KR100505414B1 - method for forming align key - Google Patents
method for forming align key Download PDFInfo
- Publication number
- KR100505414B1 KR100505414B1 KR10-2002-0084401A KR20020084401A KR100505414B1 KR 100505414 B1 KR100505414 B1 KR 100505414B1 KR 20020084401 A KR20020084401 A KR 20020084401A KR 100505414 B1 KR100505414 B1 KR 100505414B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- alignment key
- trench
- substrate
- photoresist pattern
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 웨이퍼에 패턴 형성 시, 상기 패턴에 대한 정렬을 실시하는 정렬(align) 키 형성 방법에 관해 개시한 것으로서, 기판에 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 결과물에 식각 공정을 진행하여 트렌치 내부의 산화막을 제거하는 단계와, 트렌치 내부에 적어도 기판 표면보다 낮게 정렬키를 형성하는 단계를 포함한다.The present invention relates to a method of forming an alignment key for performing alignment on a pattern when forming a pattern on a wafer, and forming a trench by etching a portion of the substrate on the substrate, and etching the resultant. Proceeding to remove the oxide film in the trench and forming an alignment key in the trench at least below the surface of the substrate.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로는 웨이퍼에 패턴 형성 시, 상기 패턴에 대한 정렬을 실시하는 정렬(align) 키 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming an alignment key for performing alignment on a pattern when forming a pattern on a wafer.
도 1은 종래 기술에 따른 정렬 키에 화학적 기계적 연마 공정을 진행한 경우, 상기 정렬 키에 변형이 발생되어 웨이퍼의 위치에 따라 시그널이 불규칙적인 것을 보인 도면이다.1 is a view showing that when a chemical mechanical polishing process is performed on an alignment key according to the prior art, deformation occurs in the alignment key, and thus the signal is irregular according to the position of the wafer.
반도체 제조 공정 중에서 웨이퍼에 패턴 형성 시, 정렬을 실시한다. 이때, 상기 정렬 시 사용하는 정렬키는 후속의 화학적 기계적 연마 공정에서 부분적인 연마로 인해 변형된다. Alignment is performed when the pattern is formed on the wafer in the semiconductor manufacturing process. At this time, the alignment key used in the alignment is deformed due to partial polishing in a subsequent chemical mechanical polishing process.
따라서, 도 1에 도시된 바와 같이, 상기 변형된 정렬 키는 동일 웨이퍼의 각각의 위치(A위치-정상 및 B위치-변형)에서 다른 모양과 깊이를 가지며, 웨이퍼의 B위치에서 시그널이 불규칙하게 나타나므로, 정렬 시 페일 유발 및 정확도 불량을 야기시킨다.Thus, as shown in FIG. 1, the modified alignment key has a different shape and depth at each position (A position-normal and B position-deformation) of the same wafer, and the signal is irregular at the B position of the wafer. Appear, causing alignment and poor accuracy in alignment.
도 2a 내지 도 2c는 종래 기술에 따른 정렬 키 형성 방법을 설명하기 위한 공정단면도이다.2A to 2C are cross-sectional views illustrating a method of forming an alignment key according to the related art.
도 2a에 도시된 바와 같이, 기판의 스크라이브라인영역(미도시)에 정렬 키(1)를 형성한다. 이때, 상기 정렬 키(1)는 격리(isolation) 공정에서 제작되며, 후속 공정에서 정렬 시 사용된다.As shown in FIG. 2A, an alignment key 1 is formed in a scribe brain region (not shown) of the substrate. In this case, the alignment key 1 is manufactured in an isolation process and used for alignment in a subsequent process.
이어, 도 2b에 도시된 바와 같이, 상기 정렬 키(1) 위에 BPSG막(2)을 증착하고 나서, 상기 BPSG막(2)을 선택적으로 식각하여 상기 정렬 키(1)의 매립을 방지한다. 그런 후, 상기 BPSG막(2) 및 정렬 키(1) 위에 랜딩 플러그용 다결정 실리콘막(3)을 증착한다.Subsequently, as illustrated in FIG. 2B, after the BPSG film 2 is deposited on the alignment key 1, the BPSG film 2 is selectively etched to prevent the alignment key 1 from being embedded. Thereafter, a landing plug polycrystalline silicon film 3 is deposited on the BPSG film 2 and the alignment key 1.
이 후, 도 2c에 도시된 바와 같이, 상기 BPSG막(2) 및 다결정 실리콘막(3)을 화학적 기계적 연마하여 평탄화시킨다.Thereafter, as shown in FIG. 2C, the BPSG film 2 and the polycrystalline silicon film 3 are chemically mechanically polished to be flattened.
도 3은 종래 기술의 문제점을 설명하기 위한 도면으로서, 화학적 기계적 연마 공정 진행 시, 연마 공정 특성 상 나타나는 디슁(dishing) 현상으로 인해 정렬 키가 변형된 것을 보인 공정단면도이다.3 is a cross-sectional view illustrating a problem of the prior art, in which the alignment key is deformed due to a dishing phenomenon that occurs during the chemical mechanical polishing process.
그러나, 종래의 정렬 키는 후속의 화학적 기계적 연마 공정에서 부분적인 연마로 인해 변형됨으로써, 도 3에 도시된 바와 같이, 동일 웨이퍼의 각각의 위치에서 다른 모양과 깊이를 가진다. 따라서, 정렬 키의 변형에 따른 정렬 시 페일 유발 및 정확도가 저하되는 문제점이 있었다.However, conventional alignment keys are deformed due to partial polishing in subsequent chemical mechanical polishing processes, so that they have different shapes and depths at each location of the same wafer, as shown in FIG. Therefore, there is a problem that the cause of the failure and accuracy is reduced when the alignment by the deformation of the alignment key.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 후속의 화학적 기계적 연마 공정에서 변형이 발생되지 않는 정렬 키 형성 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide an alignment key forming method in which deformation does not occur in a subsequent chemical mechanical polishing process.
상기 목적을 달성하기 위한 본 발명에 따른 정렬 키 형성 방법은 기판에 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 결과물에 식각 공정을 진행하여 트렌치 내부의 산화막을 제거하는 단계와, 트렌치 내부에 적어도 기판 표면보다 낮게 정렬키를 형성하는 단계를 포함한 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming an alignment key, forming a trench by etching a portion of the substrate on a substrate, and performing an etching process on the resultant to remove an oxide film inside the trench, and Forming an alignment key at least below the surface of the substrate.
상기 식각 공정은 결과물 상에 상기 트렌치영역을 노출시키는 제 1감광막 패턴을 형성하는 단계와, 제 1감광막 패턴을 마스크로 하여 트렌치 내부의 산화막을 식각하는 단계와, 제 1감광막 패턴을 제거하는 단계를 포함한다.The etching process includes forming a first photoresist layer pattern exposing the trench region on the resultant, etching an oxide layer in the trench using the first photoresist layer pattern as a mask, and removing the first photoresist layer pattern. Include.
상기 정렬 키 형성 공정은 산화막 제거 공정이 완료된 기판 위에 도전막을 형성하는 단계와, 도전막 위에 정렬 키 형성영역에 연마 방지용 단차 조절 패턴이 구비된 제 2감광막 패턴을 형성하는 단계와, 제 2감광막 패턴을 마스크로 하여 도전막을 식각하여 정렬 키를 형성하는 단계와, 제 2감광막 패턴을 제거하는 단계를 포함한다.The alignment key forming process may include forming a conductive film on the substrate on which the oxide film removing process is completed, forming a second photoresist film pattern having a polishing preventing step adjustment pattern on the alignment key forming region on the conductive film, and forming a second photoresist film pattern. Forming an alignment key by etching the conductive film using the mask as a mask, and removing the second photoresist pattern.
상기 연마 방지용 단차 조절 패턴은 100×1000㎛ 크기를 가진다.The polishing preventing step adjusting pattern has a size of 100 × 1000 μm.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4a 내지 도 4e는 본 발명에 따른 정렬 키 형성 방법을 설명하기 위한 공정단면도이다.4A to 4E are cross-sectional views illustrating a method of forming an alignment key according to the present invention.
본 발명에 따른 정렬 키 형성 방법은, 도 4a에 도시된 바와 같이, 기판(10)의 스크라이브라인영역(미도시)에 STI 공정에 의해 트렌치(trench)(11)를 형성한다. In the method of forming an alignment key according to the present invention, as illustrated in FIG. 4A, a trench 11 is formed in an scribe brain region (not shown) of the substrate 10 by an STI process.
이어, 상기 도 4b에 도시된 바와 같이, 상기 결과의 기판 상에 감광막을 도포하고 노광 및 현상하여 상기 트렌치(11)를 노출시키는 제 1감광막 패턴(20)을 형성한다. 그런 다음, 상기 제 1감광막 패턴(20)을 마스크로 하여 상기 트렌치(11) 내의 산화막(12)을 식각하여 제거한다.Subsequently, as illustrated in FIG. 4B, a photoresist film is coated on the resultant substrate, exposed to light, and developed to form a first photoresist pattern 20 exposing the trench 11. Thereafter, the oxide film 12 in the trench 11 is etched and removed using the first photoresist pattern 20 as a mask.
이 후, 상기 제 1감광막 패턴을 제거하고 나서, 도 4c에 도시된 바와 같이, 상기 결과의 기판 전면에 다결정 실리콘막 또는 금속막 등의 도전막(13)을 형성한 다음, 상기 도전막(13) 위에 정렬 키 형성영역에 연마 방지용 단차 조절 패턴이 구비된 제 2감광막 패턴(22)를 형성한다.Thereafter, after removing the first photoresist film pattern, as shown in FIG. 4C, a conductive film 13 such as a polycrystalline silicon film or a metal film is formed on the entire surface of the resultant substrate, and then the conductive film 13 The second photosensitive film pattern 22 having the polishing preventing step adjustment pattern is formed in the alignment key forming region.
이어, 상기 제 2감광막 패턴을 마스크로 하여 상기 도전막을 식각하여, 도 4d에 도시된 바와 같은 정렬 키(13a)를 형성한다. 이때, 상기 정렬 키(13a)는 기판 표면보다 낮게 형성된다. 즉, 정렬 키(13a)는 기판 표면과 비교해서 적어도 트렌치(11) 깊이만큼 단차지게 형성된다.Subsequently, the conductive film is etched using the second photosensitive film pattern as a mask to form an alignment key 13a as shown in FIG. 4D. At this time, the alignment key 13a is formed lower than the surface of the substrate. That is, the alignment key 13a is formed stepped at least by the depth of the trench 11 as compared with the substrate surface.
그런 다음, 상기 제 2감광막 패턴을 제거한다.Then, the second photoresist pattern is removed.
따라서, 본 발명의 정렬 키는, 도 4e에 도시된 바와 같이, 후속의 화학적 기계적 연마 공정 시, 디슁 현상이 발생되어도 주변 단차보다 낮게 형성됨으로써, 상기 연마 공정에서 연마되지 않는다. 이때, 점선 처리된 부분은 화학적 기계적 연마 공정을 진행할 경우, 연마 디슁된 라인을 표시한 것이다.Therefore, the alignment key of the present invention, as shown in Fig. 4E, is formed lower than the peripheral step even if a dip phenomenon occurs in the subsequent chemical mechanical polishing process, thereby not being polished in the polishing process. In this case, the dotted line portion indicates the polished line when the chemical mechanical polishing process is performed.
도 5는 본 발명에 따른 중첩 검출 버니어(overlay reading vernier)를 도시한 도면이다.5 illustrates an overlay reading vernier according to the present invention.
본 발명에서는 트렌치 구조를 정렬키 외에도 중첩 검출 모 버니어에도 적용가능하다.In the present invention, the trench structure can be applied to the overlapping detection vernier in addition to the alignment key.
본 발명에 따른 중첩 검출 모 버니어(32)는, 도 5에 도시된 바와 같이, 기판(30)의 트렌치(31) 내부에 형성되며, 이 후의 연마 공정에서 중첩 검출 모 버니어의 시그널 검출 부분에서 연마(A)가 되는 것을 방지하여 버니어 검출 오차를 최소화한다.The overlap detection parent vernier 32 according to the present invention is formed in the trench 31 of the substrate 30 as shown in FIG. 5, and is polished at the signal detection portion of the overlap detection parent vernier in a subsequent polishing process. (A) is prevented to minimize the vernier detection error.
본 발명에 따르면, 트렌치 내부에 정렬 키를 형성함으로써, 이 후의 연마 공정에서 연마되지 않아 정렬 키 변형이 방지된다. 따라서, 정렬 페일을 방지하고 정렬 정확도를 향상시킨다.According to the present invention, by forming the alignment key inside the trench, the alignment key is prevented from being polished in a subsequent polishing process. Thus, it prevents alignment failure and improves the alignment accuracy.
이상에서와 같이, 본 발명은 트렌치 내부에 적어도 기판 표면보다 낮게 정렬키를 형성함으로써, 화학적 기계적 연마 공정에 의해 정렬 키가 변형되는 것을 방지할 수 있다. As described above, the present invention can prevent the alignment key from being deformed by the chemical mechanical polishing process by forming the alignment key in the trench at least lower than the substrate surface.
따라서, 본 발명에서는 정렬 페일이 방지되고 정렬 정확도를 향상시킨 이점이 있다.Therefore, in the present invention, there is an advantage that alignment fail is prevented and alignment accuracy is improved.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
도 1은 종래 기술에 따른 정렬 키에 화학적 기계적 연마 공정을 진행한 경우, 상기 정렬 키에 변형이 발생되어 웨이퍼의 위치에 따라 시그널이 불규칙적인 것을 보인 도면.1 is a view showing that when a chemical mechanical polishing process is performed on an alignment key according to the prior art, deformation is generated in the alignment key and the signal is irregular according to the position of the wafer.
도 2a 내지 도 2c는 종래 기술에 따른 정렬 키 형성 방법을 설명하기 위한 공정단면도.2A to 2C are cross-sectional views illustrating a method of forming an alignment key according to the related art.
도 3은 종래 기술의 문제점을 설명하기 위한 도면.Figure 3 is a view for explaining the problems of the prior art.
도 4a 내지 도 4e는 본 발명에 따른 정렬 키 형성 방법을 설명하기 위한 공정단면도.4A through 4E are cross-sectional views illustrating a method of forming an alignment key according to the present invention.
도 5는 본 발명에 따른 중첩 검출 버니어(overlay reading vernier)를 도시한 단면도.5 is a cross-sectional view illustrating an overlay reading vernier in accordance with the present invention.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0084401A KR100505414B1 (en) | 2002-12-26 | 2002-12-26 | method for forming align key |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0084401A KR100505414B1 (en) | 2002-12-26 | 2002-12-26 | method for forming align key |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040057634A KR20040057634A (en) | 2004-07-02 |
KR100505414B1 true KR100505414B1 (en) | 2005-08-04 |
Family
ID=37350195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0084401A KR100505414B1 (en) | 2002-12-26 | 2002-12-26 | method for forming align key |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100505414B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7485543B2 (en) | 2005-12-30 | 2009-02-03 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor device with overlay vernier |
KR100802221B1 (en) * | 2005-12-30 | 2008-02-11 | 주식회사 하이닉스반도체 | Method for forming semiconductor device |
KR20130062720A (en) | 2011-12-05 | 2013-06-13 | 삼성전기주식회사 | Substrate and method for manufacturing the same, and probe card having the substrate |
-
2002
- 2002-12-26 KR KR10-2002-0084401A patent/KR100505414B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20040057634A (en) | 2004-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6271602B1 (en) | Method for reducing the susceptibility to chemical-mechanical polishing damage of an alignment mark formed in a semiconductor substrate | |
KR100281213B1 (en) | Method for manufacturing semiconductor device | |
KR100871801B1 (en) | alignment key and the forming method for semiconductor device | |
KR100505414B1 (en) | method for forming align key | |
KR20050052631A (en) | Method for forming align pattern of semiconductor device | |
US20040033689A1 (en) | Method for defining a dummy pattern around an alignment mark on a wafer | |
KR100632422B1 (en) | Method for forming a structure in a semiconductor substrate | |
KR100905160B1 (en) | A method for forming a semiconductor device | |
KR100398576B1 (en) | A method for improving alignment accuracy | |
KR100632627B1 (en) | Manufacturing method of semiconductor device | |
KR100356474B1 (en) | Method of forming overlay vernier in semiconductor device | |
WO2004082000A1 (en) | Method for forming pattern in semi-conductor device | |
KR100299516B1 (en) | Method for forming overlay measurement pattern of semiconductor device | |
KR100227634B1 (en) | Method of fabricating semiconductor device | |
KR100579852B1 (en) | Method for fabricating metal pattern to prevent form alignment mark shift phenomenon | |
KR100349365B1 (en) | Method for forming metal wiring of semiconductor device | |
KR100289664B1 (en) | Manufacturing Method of Exposure Mask | |
KR19980045163A (en) | Manufacturing Method of Semiconductor Device | |
KR100299518B1 (en) | Method for forming alignment key of semiconductor device | |
KR20050033682A (en) | Method for forming wafer alignment key | |
KR20050035361A (en) | Method for forming alignment key | |
KR20010083476A (en) | Method of defining micropatterns | |
KR20110045913A (en) | Method for forming semiconductor apparatus | |
KR19990042687A (en) | Method for manufacturing isolation region of semiconductor device | |
KR19990019502A (en) | Manufacturing Method of Semiconductor Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |