KR19980047023A - 고선명 텔레비젼(hdtv)과 sdtv 인코더를 위한 위상고정루프 회로 - Google Patents

고선명 텔레비젼(hdtv)과 sdtv 인코더를 위한 위상고정루프 회로 Download PDF

Info

Publication number
KR19980047023A
KR19980047023A KR1019960065460A KR19960065460A KR19980047023A KR 19980047023 A KR19980047023 A KR 19980047023A KR 1019960065460 A KR1019960065460 A KR 1019960065460A KR 19960065460 A KR19960065460 A KR 19960065460A KR 19980047023 A KR19980047023 A KR 19980047023A
Authority
KR
South Korea
Prior art keywords
clock
output
hdtv
comparing
sdtv
Prior art date
Application number
KR1019960065460A
Other languages
English (en)
Other versions
KR100224319B1 (ko
Inventor
이진환
박상규
이영선
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019960065460A priority Critical patent/KR100224319B1/ko
Publication of KR19980047023A publication Critical patent/KR19980047023A/ko
Application granted granted Critical
Publication of KR100224319B1 publication Critical patent/KR100224319B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/015High-definition television systems
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
고선명 텔레비젼(HDTV)과 SDTV 인코더를 위한 위상고정루프회로.
2. 발명이 해결하려고 하는 기술적 과제
HDTV의 클록과 SDTV 클록을 제공하며, 시스템에 데이터가 입력되지 않거나 입력 영상 소스가 바뀌더라도 항상 안정된 클록을 제공하도록 함.
3. 발명의 해결방법의 요지
HDTV의 입력클록과 궤환클록을 각각 512 분주하는 제1 및 제2 분주수단; 상기 제1 및 제2 분주수단의 출력 위상을 비교하는 제1 위상 검출수단; 상기 제1 위상검출수단의 출력전압을 비교하는 제1전압비교수단; 상기 제1전압비교수단의 출력에 제어되어 HDTV 출력클록을 발생하는 제1발진수단; HDTV의 입력클록을 704 분주하는 제3 분주수단; SDTV의 궤환 클록을 256 분주하는 제4 분주수단; 상기 제3및 제4분주수단의 출력의 위상을 비교하는 제2위상검출수단; 상기 제2위상검출수단의 출력전압을 비교하는 제2전압비교수단; 상기 제2전압비교수단의 출력에 제어되어 SDTV 출력클록을 발생하는 제2 발진수단을 구비함.
4. 발명의 중요한 용도
HDTV와 SDTV의 인코더에 이용됨.

Description

고선명 텔레비젼(HDTV)과 SDTV 인코더를 위한 위상고정루프 회로
본 발명은 고선명 텔레비젼(HDTV: High Definition Television)과 SDTV 인코더를 위한 위상고정루프(PLL: Phase Locked Loop) 회로에 관한 것이다.
디지털 고선명 텔레비젼(HDTV) 신호의 클록은 74.25MHz이며, 디지털 SDTV 신호의 클록은 27MHz이다. 대부분의 고선명 텔레비젼(HDTV) 인코더는 입력 클록인 74.25MHz 보다 낮은 주파수로 동작시킨다.
기존의 고선명 텔레비젼(HDTV) 인코더는 SDTV 인코더와 별도로 개발하고 있으나, 향후에 고선명 텔레비젼(HDTV)과 SDTV 동시 방송을 실시하려면 시스템간 클록의 동기가 맞아야 한다.
따라서, 본 발명은 고선명 텔레비젼(HDTV)의 클록을 고선명 텔레비젼(HDTV)의 입력 클록인 74.25MHz와 SDTV의 입력 클록인 27MHz를 같이 사용할 수 있으며, 시스템에 데이터가 입력되지 않거나 입력 영상 소스가 바뀌더라도 항상 안정된 클록을 제공할 수 있는 고선명 텔레비젼(HDTV)과 SDTV 인코더를 위한 위상고정루프(PLL) 회로를 제공하는데 그 목적이 있다.
도 1 은 본 발명에 따른 HDTV와 SDTV 인코더를 위한 위상고정루프(PLL) 회로도.
*도면의 주요 부분에 대한 부호의 설명
1, 2 : 512 분주기 3, 8 : 위상 검출기
4, 9 :전압 비교기 5 : 74.25MHz 전압제어발진기(VCXO)
6 : 704 분주기 7 : 256 분주기
10 : 27MHz 전압제어발진기(VCXO)
상기 목적을 달성하기 위한 본 발명은, 고선명 텔레비젼의 입력클록을 입력받아 512 분주하는 제1 분주수단; 고선명 텔레비젼의 동기된 출력클록을 궤환 클록으로 입력받아 512 분주하는 제2 분주수단; 상기 제1 및 제2 분주수단의 입력클록과 궤환클록을 각각 입력받아 위상을 비교하여 그 비교결과를 출력하는 제1 위상 검출수단; 상기 제1 위상검출수단의 출력을 입력받아 입력클록과 궤환클록의 전압을 비교하는 제1 전압비교수단; 상기 제1 전압비교수단의 출력에 제어되어 고선명 텔레비젼의 출력클록을 출력하는 제1 발진수단; 고선명 텔레비젼의 입력클록을 입력받아 704 분주하는 제3 분주수단; SDTV의 출력클록을 궤환 클록으로 입력받아 256 분주하는 제4 분주수단; 상기 제3 및 제4 분주수단의 입력클록과 궤환클록을 각각 입력받아 위상을 비교하여 그 비교결과를 출력하는 제2 위상 검출수단; 상기 제2 위상검출수단의 출력을 입력받아 입력클록과 궤환클록의 전압을 비교하는 제2 전압비교수단; 및 상기 제2 전압비교수단의 출력에 제어되어 고선명 텔레비젼의 출력클록을 출력하는 제2 발진수단을 구비한 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.
도 1 은 본 발명에 따른 HDTV와 SDTV 인코더를 위한 위상고정루프(PLL) 회로도로서, 도면에서 1,2,6,7은 분주기, 3,8은 위상 검출기, 4,9는 전압 비교기, 5,10은 전압제어발진기를 각각 나타낸다.
제1 512 분주기(11)는 고선명 텔레비젼(HDTV)의 입력클록 신호인 74.25MHz를 입력받는다. 아날로그 소자인 전압비교기(4)는 수백KHz 이하의 낮은 주파수만 처리할 수 있으므로 제1 및 제2 512분주기(1,2)는 입력클록(11)과 전압제어발진기(VCXO)(5)에서 발생하여 궤환된 74.25 MHz 클록(17)을 각각 512분주시켜 74.25/512MHz의 낮은 클록으로 만든다.
위상검출기(3)는 제1 및 제2 512분주기(1,2)에서 분주된 낮은 클록신호(12, 13)의 위상을 비교하여 위상검출신호를 각각 출력한다. 즉, 제1 512 분주기(1)의 클록(12)과 제2 512 분주기의 궤환된 클록(13)을 비교하여 제1 512 분주기(1)의 클록(12)이 빠르면 위상 검출기의 제1 출력(14)을 로우(Low)로 만들고, 제2 512 분주기(2)의 궤환된 클록(13)이 빠르면 제2 출력(15)을 로우(Low)로 만든다.
전압비교기(4)의 출력신호(16)는 위상검출기(3)의 출력신호인 제1 출력(14)과 제2 출력(15)의 전압을 비교하여 제1 출력(14)이 낮으면 하이(High)가 되며, 제2 출력(15)이 낮으면 로우(Low)가 된다.
전압제어 발진기(VCXO)(5)에서는 전압비교기(4)의 출력신호(16)의 전압에 따라서 74.25MHz의 출력 클록신호를 발생시킨다. 즉, 입력클록(11)에 동기된 출력 클록신호(17)을 발생시킨다.
고선명 텔레비젼(HDTV)의 입력클록 신호인 74.25MHz(11) (또는 궤환된 클록 신호(17)는 704 분주기(6)에 입력되고, 전압제어발진기(VCXO)(10)에서 발생하여 궤환된 27MHz 클록(23)은 256 분주기(7)에 입력되며, 704 분주기(6)와 256 분주기(7)는 입력된 클록을 각각 74.25/704MHz(18)과 27/256MHz(19)의 낮은 클록으로 분주시켜 출력한다.
위상검출기(8)는 704 분주기(6)의 출력(18)과 256 분주기(7)의 출력(19)의 위상을 비교하여 위상검출 신호인 (20)과 (21)을 출력한다. 즉, 704 분주기(6)의 입력 클록(18)과 256 분주기(7)의 궤환된 클록(19)을 비교하여 704 분주기(6)의 입력 클록이 더 빠르면 위상 검출기(8)의 제1 출력(20)이 로우(Low)로 되며, 256 분주기(7)의 궤환 클록(19)이 더 빠르면 위상검출기(8)의 제2 출력(21)이 로우(Low)로 된다.
전압비교기(9)는 위상검출기(8)의 출력신호인 제1 출력 클록(20)과 제2 출력 클록(21)의 전압을 비교하여 제1 출력(20)이 낮으면 하이(High)가 되며, 제2 출력(21)이 낮으면 로우(Low)가 된다.
전압제어발진기(VCXO)(10)에서는 전압비교기(9)의 출력신호(22)의 전압에 따라서 27MHz의 출력 클록신호를 발생시킨다. 즉, 74.25MHz인 입력클록(11)에 동기된 27MHz인 출력 클록신호(23)를 발생시킨다.
이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 도면에 한정되는 것이 아니다.
상기와 같이 이루어지는 본 발명은 방송 프로그램이 HDTV인 경우에 이를 HDTV와 SDTV 인코더를 통하여 동시에 방송할 경우에도 HDTV의 클록신호인 74.25MHz에 동기된 SDTV 인코더용 클록인 27MHz를 제공할 수 있는 효과가 있다.

Claims (1)

  1. 고선명 텔레비젼의 입력클록을 입력받아 512 분주하는 제1 분주수단;
    고선명 텔레비젼의 동기된 출력클록을 궤환 클록으로 입력받아 512 분주하는 제2 분주수단;
    상기 제1 및 제2 분주수단의 입력클록과 궤환클록을 각각 입력받아 위상을 비교하여 그 비교결과를 출력하는 제1 위상 검출수단;
    상기 제1 위상검출수단의 출력을 입력받아 입력클록과 궤환클록의 전압을 비교하는 제1 전압비교수단;
    상기 제1 전압비교수단의 출력에 제어되어 고선명 텔레비젼의 출력클록을 출력하는 제1 발진수단;
    고선명 텔레비젼의 입력클록을 입력받아 704 분주하는 제3 분주수단;
    SDTV의 출력클록을 궤환 클록으로 입력받아 256 분주하는 제4 분주수단;
    상기 제3 및 제4 분주수단의 입력클록과 궤환클록을 각각 입력받아 위상을 비교하여 그 비교결과를 출력하는 제2 위상 검출수단;
    상기 제2 위상검출수단의 출력을 입력받아 입력클록과 궤환클록의 전압을 비교하는 제2 전압비교수단; 및
    상기 제2 전압비교수단의 출력에 제어되어 고선명 텔레비젼의 출력클록을 출력하는 제2 발진수단을 구비한 고선명 텔레비젼(HDTV)과 SDTV 인코더를 위한 위상고정루프회로.
KR1019960065460A 1996-12-13 1996-12-13 고선명 텔레비젼(hdtv)과 sdtv 인코더를 위한 위상고정루프 회로 KR100224319B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960065460A KR100224319B1 (ko) 1996-12-13 1996-12-13 고선명 텔레비젼(hdtv)과 sdtv 인코더를 위한 위상고정루프 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960065460A KR100224319B1 (ko) 1996-12-13 1996-12-13 고선명 텔레비젼(hdtv)과 sdtv 인코더를 위한 위상고정루프 회로

Publications (2)

Publication Number Publication Date
KR19980047023A true KR19980047023A (ko) 1998-09-15
KR100224319B1 KR100224319B1 (ko) 1999-10-15

Family

ID=19487730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960065460A KR100224319B1 (ko) 1996-12-13 1996-12-13 고선명 텔레비젼(hdtv)과 sdtv 인코더를 위한 위상고정루프 회로

Country Status (1)

Country Link
KR (1) KR100224319B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324044B1 (ko) * 1999-08-02 2002-02-19 윤종용 멀티-레벨 동기신호 발생장치와 텔레비젼 신호 수신 시스템
KR100326290B1 (ko) * 1999-07-29 2002-03-08 윤종용 입력신호에 따라 자동 pll로킹을 수행하는 tv시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100326290B1 (ko) * 1999-07-29 2002-03-08 윤종용 입력신호에 따라 자동 pll로킹을 수행하는 tv시스템
KR100324044B1 (ko) * 1999-08-02 2002-02-19 윤종용 멀티-레벨 동기신호 발생장치와 텔레비젼 신호 수신 시스템

Also Published As

Publication number Publication date
KR100224319B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR960028380A (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
KR0172904B1 (ko) 에이치디티브이의 범용클럭발생장치
KR100224319B1 (ko) 고선명 텔레비젼(hdtv)과 sdtv 인코더를 위한 위상고정루프 회로
KR940023208A (ko) 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치
KR0126136B1 (ko) Pll 회로
KR890006059A (ko) 텔레비젼 수상기
US6670857B2 (en) Audio clock restoring apparatus and audio clock restoring method
GB2236922A (en) Frequency synthesisers
JPH0834589B2 (ja) サンプリングクロック発生回路
KR970005220B1 (ko) 텔레비젼 편향 장치 및 동기 입력 신호에 동기된 출력 신호를 발생하는 텔레비젼 장치
JP2006261898A (ja) クロック再生装置
KR930011482B1 (ko) 디지틀 비디오 광 전송장치의 동기시간 안정화를 위한 위상동기 루우프 회로
US6628345B1 (en) Automatic frequency tuning circuit
JPH11237489A (ja) 基準周波数発生装置
KR0177237B1 (ko) 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기
JPH06276089A (ja) Pll回路
KR870008464A (ko) 클력시그널을 발생시키기 위한 회로배열
KR0183944B1 (ko) 온스크린 표시장치의 위상동기루프회로
KR950008438Y1 (ko) 전압 피드백 위상 동기 루프시스템
KR0126180Y1 (ko) 영상 중간 주파회로
KR100253577B1 (ko) 삼중 위상 동기 루프
KR960035394A (ko) 편향 회로 및 모니터
KR101543379B1 (ko) 다중 위상 동기 루프 회로 구조의 주파수 합성 장치용 스케쥴러
KR0123823B1 (ko) 위상동기루프 회로의 오동작 방지회로
JP2622759B2 (ja) Pll回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070702

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee