KR19980042654A - 반도체집적회로장치 - Google Patents

Abstract

반도체집적회로장치기술에 관한 것으서, 배선층사이를 접속하기 위한 접속구멍 및 그 근방에 있어서의 EM내성을 향상시킬 수 있는 기술을 제공하고, 배선층사이를 접속하기 위한 접속구멍내에 배선주요부와는 다른 도체재료 또는 알루미늄합금을 매립하는 것에 의해 구성된 접속구멍 및 그 근방의 EM내성을 향상시킬 수 있는 기술을 제공하기 위해, 접속구멍에 있어서 전유가 흐르는 방향과 직교하는 방향의 길이가 전류가 흐르는 방향과 수평인 방향의 길이보다 길게 형성되고, 접속구멍 및 배선층의 주요부와는 다른 재료로 이루어지는 도전막을 거쳐서 상층 및 하층배선이 전기적으로 접속되며, 또 접속구멍의 평면적을 그 접속구멍과 동시에 형성되는 최소구멍직경의 접속구멍의 평면적과 거의 동일하게 되도록 하였다.

이렇게 하는 것에 의해, 접속구멍부분에 있어서 전류를 분산시킬 수 있어 접속구멍 및 그 근방의 배선부분에 있어서 상하2층이 국소적으로 고밀도로 되는 것을 억제하는 것이 가능하며, 또 접속부의 신뢰성을 향상시킬 수 있다는 효과가 얻어진다.

Description

반도체집적회로장치

본 발명은 반도체집적회로장치기술에 관한 것으로서, 특히 반도체집적회로장치에 있어서의 다른 배선층사이를 전기적으로 접속하기 위한 접속기술에 적용해서 유효한 기술에 관한 것이다.

반도체집적회로장치의 고집적화, 고속화를 위채 MISFET(Metal-Insulator-Semiconductor Field Effect Transister)등의 반도체소자의 미세화, 축소화가 진점됨과 동시에 배선층과 층간절연막을 적층한 다층배치구조가 채용되고 있다.

다른 배선층사이는 접속구멍에 의해 전기적으로 접속된다. 이 접속구멍은 그 배선층사이에 형성된 층간절역막에 하층의 배선이 노출되는 구멍을 뚫는 것에 의해 형성되고, 그 접속구멍내에 상층배선이 형성되어 있다.

이 접속구멍내에 형성되는 도체막은 종래 배선이 알루미늄(Al) 또는 Al합금의 단일체막으로 구성되어 있었으므로, 배선재료로 구성되는 단일체막이었다.

그러나, 소자집적도의 향상요구 등에 따라 소자나 배선이 미세화, 더 나아가서는 그것에 수반되는 접속구멍의 미세화에 따라서 접곡구멍내에 형성되는 도체막이 종래의 배선재료 뿐만 아니라 이종(異種)의 도체막이 형성되는 구조가 채용되고 있다.

예를 들면, 응력이동(stress migration)등에 기인하는 배선단선불량을 방지하기 위해 또는 절연막과의 밀착성을 향상시키기 위해 종래의 Al 등으로 이루어지는 배선의 상층 또는 하층 또는 그의 양쪽에 배리어메탈이라 불리는 Al 등과는 다른 재료(예를 들면 질화티탄(TiN))를 형성하는 구조가 채용되고 있고, 그 경우 접속구멍은 구멍내에 Al로 이루어지는 도체막 이외에 그 배리어메탈이 형성되는 구조로 된다.

또, 예를 들면, 접속구멍의 미세화에 따라 접속구멍내에 Al 등을 양호하게 피착시키는 것이 곤란하게 되어 있고, 그것을 보충하기 위해 접속구멍내에 충전시키기 쉬운 텅스텐(W) 등과 같은 Al과는 이종의 도체막을 CVD(Chemical Vapor Deposition)기술을 사용해서 매립하는 구조도 채용되고 있다.

또한, 배선 및 접속구멍의 구조에 대해서는 예를 들면 프레스저널(주), 평성 6년 11월 20일 발행, 「월간 세미컨덕터월드(Semiconductor World) 1994년 12월호」 P. 152~P. 157 등에 기재된 것이 있다.

그런데, 접속구멍내에 이종도체막이 형성되는 구조에 있어서는 전자이동(Electromigration : 이하, EM이라 한다)에 의한 Al원자의 흐름이 불연속으로 되므로 배선부분에 비해 EM불량이 발생하기 쉽다는 문제가 있다.

즉, 전류가 접속구멍을 통과해서 상하층의 배선 사이를 흐를 때에 텅스텐이나 TiN 등의 이종도체막이 EM에 의한 Al원자의 흐름을 저지하기 때문에 접속구멍과 배선의 계면에 있어서 Al원자의 흐름이 불연속으로 된다.

그 때문에, Al배선에 있어서 접속구멍에서 전자가 흘러나가는 개소에서는 Al원자의 이동에 의해 보이드가 형성된다. 특히, 접속구멍의 직경이 작아지면 접속구멍부분에서의 아주 작은 보이드라도 저항증대, 또는 단선의 원인으로 된다. 따라서, 이들로부터의 배선기술에 있어서는 접속구멍에서의 EM내성이 배선계의 신뢰성에 있어서 보다 중요한 과제로 된다.

본 발명의 목적은 배선층사이를 접속하기 위한 접속구멍 및 그 근방에 있어서의 EM내성을 향상시킬 수 있는 기술을 제공하는 것이다.

또, 본 발명의 목적은 배선층사이를 접속하기 위한 접속구멍내에 배선주요부와는 다른 도체재료 또는 알루미늄합금을 매립하는 것에 의해 구성된 접속구멍 및 그 근방의 EM내성을 향상시킬 수 있는 기술을 제공하는 것이다.

본 발명의 상기 및 그 밖의 목적과 새로운 특징을 본 명세서의 기술 및 첨부도면에서 명확하게 될 것이다.

도 1은 본 발명의 반도체집적회로장치에 있어서 배선계의 주요부평면도,

도 2 는 도 1 의 Ⅱ-Ⅱ선의 단면도,

도 3 은 본 발명자가 검토한 배선 및 매립도체막을 갖는 접속구멍을 모식적으로 도시한 주요부단면도,

도 4 는 전류밀도와 EM수명의 관계를 접속구멍내에 있어서의 매립도체막의 유무에 의해 비교한 그래프도,

도 5 는 EM수명의 온도의존성을 접속구멍내에 있어서의 매립도체막의 유무에 의해 비교한 그래프도,

도 6 은 EM수명의 편차를 도시한 그래프도,

도 7 은 EM시험에 의해 단선에 도달한 자료의 고장개소를 관찰한 사진,

도 8 은 도 7 의 단선에 도달한 경우의 전자 흐름을 도시한 설명도,

도 9 는 매립도체막을 갖는 접속구멍 및 그 근방에 있어서의 2차원 전류밀도분포의 시뮬레이션결과를 도시한 설명도,

도 10a 및 도 10b는 각각 매립도체막을 갖는 접속구멍을 1개 마련한 경우와 2개 마련한 경우에 있어서의 전류밀도분포의 시뮬레인션 결과를 도시한 설명도,

도 11 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 12 는 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 13 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 14 는 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 15 는 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 16 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 17 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 18 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 19 는 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 20a 및 도 20b는 각각 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부단면도,

도 21 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 형성공정중에 있어서의 주요부단면도,

도 22 는 도 21 에 계속되는 반도체집적회로장치의 배선계의 형성공정중에 있어서의 주요부단면도,

도 23 은 도 22 에 계속되는 반도체집적회로장치의 배선계의 형성공정중에 있어서의 주요부단면도,

도 24 는 도 23 에 계속되는 반도체집적회로장치의 배선계의 형성공정중에 있어서의 주요부단면도,

도 25 는 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부단면도,

도 26 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 27 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 28 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 29 는 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 30 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 31 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 32a 및 도 32b 는 각각 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 33 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 34 는 본 발명의 다른 실시예인 반도체집적회로장치의 접속구멍부분에 있어서의 전류밀도분포의 시뮬레이션의 설명도,

도 35 는 본 발명의 다른 실시예인 반도체집적회로장치의 접속구멍부분에 있어서의 전류밀도분포의 시뮬레이션의 설명도,

도 36 은 본 발명의 다른 실시예인 반도체집적회로장치의 접속구멍부분에 있어서의 전류밀도분포의 시뮬레이션의 설명도,

도 37 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 38 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 39 는 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 40 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 41 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 42 는 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 43 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 44 는 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 45 는 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부단면도,

도 46 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 47 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 48 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 49 는 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 50 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도,

도 51 은 본 발명의 다른 실시예인 반도체집적회로장치의 주요부단면도,

본원에 있어서 개시되는 발명 중 대표적인 것의 개요를 간단히 설명하면 다음과 같다.

본 발명의 반도체집적회로장치는 서로 평행하게 배치된 상하2층의 배선의 중첩영역에 배치되고 상기 상하2층의 배선을 전기적으로 접속하는 접속구멍에 있어서, 상기 배선에 흐르는 전류 방향과 교차하는 면의 면적이 상기 배선에 흐르는 전류 방향을 따른 면의 면적보다 크게 되도록 상기 접속구멍을 마련한 것이다.

또, 본 발명의 반도체집적회로장치는 서로 교차하는 상하2층의 배선의 중첩영역에 배치되고 상기 상하2층의 배선을 전기적으로 접속하는 접속구멍을 갖는 반도체집적회로장치로서, 상기 접속구멍에 있어서 상기 상하2층의 배선중 상대적으로 단면적이 작은 쪽의 배선에 흐르는 전류방향을 따른 면의 면적이 상기 상대적으로 단면적이 작은 쪽의 배선에 흐르는 전류방향과 교차하는 면의 면적과 동등하거나 또는 그 이상으로 되도록 상기 접속구멍을 마련한 것이다.

또, 본 발명의 반도체집적회로장치는 서로 교차하는 상하2층의 배선의 중첩영역에 배치되고 상기 상하2층의 배선을 전기적으로 접속하는 접속구멍을 갖는 반도체집적회로장치로서, 상기 상하2층의 배선의 중첩영역에 있어서는 상기 상하2층의 배선중 한쪽의 배선의 선단부를 다른쪽의 배선의 연장방향과 평행하게 되도록 연장시켜서 쌍방의 배선을 중첩시키고 또한 상기 접속구멍에 있어서 상기 배선에 흐른 전류방향과 교차하는 면의 면적이 상기 접속구멍에 있어서 상기 배선에 흐르는 전류방향을 따른 면의 면적보다 크게 되도록 상기 접속구멍을 마련한 것이다.

또, 본 발명의 반도체집적회로장치는 상하2층의 배선, 상기 상하2층의 배선에 형성된 절연막 및 상기 절연막에 형성됨과 동시에 상기 상하2층의 배선사이를 전기적으로 접속하는 접속구멍을 갖는 반도체집적회로장치로서, 상기 상층배선의 제1 배선은 상기 제1 배선에 흐르는 전류방향과 교차하는 방향으로 제1 길이를 갖는 제1 접속구멍을 통해서 하층배선에 전기적으로 접속하도록 구성되고, 상기 제1 길이는 상기 절연막에 형성되는 접속구멍의 기준구멍직경으로 구성되고, 상기 상층배선의 제2 배선은 상기 제2 배선과 상기 하층배선의 중첩영역의 폭이 상기 제1 배선과 상기 하층배선의 중첩영역의 폭보다 크고 또한 2배보다 작게 되도록 구성되고, 상기 제2 배선은 상기 제2 배선에 흐르는 전류방향과 교차하는 방향으로 상기 제1 길이보다 큰 제2 길이를 갖는 제2 접속구멍을 통해서 하층배선에 전기적으로 접속되는 것이다.

또, 본 발명의 반도체집적회로장치는 상하2층의 배선, 상기 상하2층의 배선에 형성된 절연막 및 상기 절연막에 형성되고 또한 상기 상하2층의 배선을 전기적으로 접속하는 접속구멍을 갖는 반도체집적회로장치로서, 상기 상층배선의 제1 배선은 상기 상층배선의 최소배선폭을 가짐과 동시에 상기 제1 배선에 흐르는 전류방향과 교차하는 방향으로 제1 길이를 갖는 제1 접속구멍을 통해서 하층배선에 전기적으로 접속하도록 구성되고, 상기 상층배선의 제2 배선은 상기 상하2층의 배선의 중첩영역의 폭이 상기 상층배선의 최소배선폭보다 크고 또한 최소배선폭이 2배보다 작게 되도록 구성되고, 상기 제 2 배선은 상기 제2 배선에 흐르는 전류방향과 교차하는 방향으로 상기 제1 길이보다 큰 제2 길이를 갖는 제2 접속구멍을 통해서 하층배선에 전기적으로 접속되는 것이다.

또, 본 발명의 반도체집적회로장치는 상기 배선의 주용부의 재료와는 다른 재료로 이루어지는 도체막 및 접속구멍을 거쳐서 상층 및 하층배선의 주요부가 전기적으로 접속되는 것이다.

[발명의 실시예]

이하, 본 발명의 실시예를 도면에 따라서 상세하게 설명한다(또한, 실시예를 설명하기 위한 전 도면에 있어서 동일기능을 갖는 것은 동일부호를 붙이며 그의 반복설명은 생략한다).

[실시예 1]

도 1은 본 발명의 1 실시예인 반도체집적회로장치의 배선계의 주요부평면도, 도 2 는 도 1 의 Ⅱ-Ⅱ선의 주요부단면도, 도 3 은 본 발명자가 검토한 배선 및 매립도체막을 갖는 접속구멍을 모식적으로 도시한 주요부단면도, 도 4 는 전류밀도와 EM수명의 관계를 접속구멍내에 있어서의 매립도체막의 유무에 의해 비교한 그래프도, 도 5 는 EM수명의 온도의존성을 접속구멍내에 있어서의 매립도체막의 유무에 의해 비교한 그래프도, 도 6 은 EM수명의 편차를 도시한 그래프도, 도 7 은 EM시험에 의해 단선에 도달한 자료의 고장개소를 관찰한 사진, 도 8 은 도 7 의 단선에 도달한 경우의 전자 흐름을 도시한 설명도, 도 9 는 매립도체막을 갖는 접속구멍 및 그 근방에 있어서의 2차원 전류밀도분포의 시뮬레이션결과를 도시한 설명도, 도 10 은 매립도체막을 갖는 접속구멍을 1개 마련한 경우와 2개 마련한 경우에 있어서의 전류밀도분포의 시뮬레인션 결과를 도시한 설명도이다.

우선, 본 발명의 실시예를 설명하기에 앞서 다른 배선층사이를 접속하는 접속구멍에 있어서의 신뢰성에 대해 본 발명자가 검토한 과제에 대해서 설명한다.

본 발명자는 예를 들면 텅스텐 등과 같은 매립도체막을 갖는 구조의 접속구멍(이하, W플러그라고도 한다)에 초점을 맞춰 그 신뢰성에 대해서 검토하였다(또한, 접속구멍에 매립된 매립도체막을 플러그라 한다).

알루미늄(Al)등으로 이루어지는 배선의 전자이동(이하, EM이하 한다)내성은 적절한 적층재료의 선택에 의한 적층구조를 채용하는 것에 의해 최근 10년간 크게 향상되어 왔다.

이것에 대해 W플러그를 마련하면, EM내성의 저하가 관측된다. EM에 의해서 결정되는 배선수명의 전류밀도의존성이 평탄배선에 비해 작아지는 것이 특징이고, 가속시험에서 예상되는 사용상태에서의 수명이 짧아진다.

고장해석의 결과, 전류경로에 있어서의 재료의 불연속에 의해서 Al원자의 이동의 수급균형이 깨어지는 것과 접속구멍근방에서의 전류집중이 그와 같은 EM내성의 저하를 야기시키고 있는 것을 알 수 있었다.

따라서, 메탈원자의 이동에 대해서 불연속성을 일으키지 않는것과 전류집중을 일으키지 않는 것이 처방전으로 된다고 고려된다. 이것은 W플러그에 한정되지 않으며 금후의 메탈배선에 있어서의 접속구멍의 신뢰성을 고려하는데에 있어서 공통과제라고 고려된다.

도 3 에 이번에 평가한 배선과 W플러그의 구조를 모식적으로 도시한다. 제1층배선M1, 제 2층배선M2의 쌍방 모두 예를 들면 Al-동(Cu)-실리콘(Si)를 질화티탄(TiN)과 티탄(Ti) 사이에 배치한 적층구조로 구성하고 있다.

즉, 제1층배선M1은 도체막M1a~M1f가 하층부터 순서대로 적층되어 이루어진다. 도체막M1a, M1c, M1e는 예를 들면 Ti로 이루어지고, 도체막M1b, M1f는 예를 들면 TiN으로 이루어지며, 도체막M1d는 예를 들면 Al-Si-Cu로 이루어진다.

또, 제2층배선M2는 도체막M2a~M2e가 하층부터 순서대로 적층되어 이루어진다. 도체막M2a, M2c는 예를 들면 Ti로 이루어지고, 도체막M2b, M2e는 예를 들면 TiN으로 이루어지며, 도체막M2d는 예를 들면 Al-Si-Cu로 이루어진다.

접속구멍TH내에는 제2층배선M2의 도체막M2a, M2b 및 매립도체막M3이 매립되어 있다. 매립도체막M3은 예를 들면 텅스텐 등으로 이루어진다. 이 매립도체막M3은 접속구멍TH를 를 블랭킷 W-CVD법과 에치백법의 조합에 의해 형성하였다. 배선폭은 예를 들면 0.6 ㎛정도, 접속구멍TH의 직경은 예를 들면 0.4 ~0.6 ㎛정도이다.

도 4 에서 EM수명의 전류밀도의존성의 W플러그의 유무에 의한 차이를 비교하였다. 전류밀도는 양자모두 평탄부의 배선에 있어서의 전류밀도이다. 언뜻보기에 W플러그가 있는쪽이 EM내성이 없는 것에 비해 나쁘다는 것을 알 수 있다. 또, W플러그가 있는 배선의 EM수명의 전류밀도의존성이 작아지는 것도 특징이다. 통상, 사용상태에서의 EM수명을 예측하는데 다음의 블랙식(Black's formula)이 사용된다.

여기서, τ는 수명, A는 비례함수, j는 전류밀도, Ea는 활성화에너지, k는 볼츠만정수, T는 절대온도이다.

W플러그의 영향이 없는 평탄배선에서는 이 전류밀도의존성을 나타내는 지수 n는 2에 가까운 값으로 되지만, W플러그를 갖는 배선인 경우에는 도 4 에서 알 수 있는 바와 같이 1 에 가까운 값으로 된다. 통상의 메탈배선에 있어서 이 지수 n이 왜 2 로 되는지에 대해서는 여전히 의론의 여지가 있다고 고려되지만, 우선 Al의 보이드의 밀도가 전류밀도에 비례하는 것과 보이드의 성장속도가 역시 전류밀도와 비례하므로 지수 n이 2의 값을 취한다는 설명을 하면, W플러그의 경우, Al보이드의 이동이 W에 의해서 중단되므로 보이드밀도는 전류밀도와 비례하지 않게 되고 보이드의 성장속도만이 전류밀도와 비례하므로 지수 n이 1에 가까운 값으로 된다는 설명이 가능할지도 모른다.

도 5 는 예를 들면 접속구멍의 직경이 0.6 ㎛인 경우에 있어서의 EM수명의 온도의존성을 W플러그의 유무에 의해 비교한 것이다. 흰 동그라미(○)는 W-플러그가 없는 경우, 검은 동그라미(●)는 W플러그가 있는 경우를 나타내고 있다. 도 5 로부터 본 실시예에 있어서는 접속구멍(플러그)이 있는 경우의 온도의존성(활성화에너지)도 없는 경우의 온도의존성(활성화에너지)도 거의 변함이 없다는 것을 알 수 있다. 즉, W플러그유무에 관계없이 EM현상은 배선부에서 일어나고 있는 것을 알 수 있다.

도 6 에 EM수명의 편차를 도시한다. 흰 네모(□)는 W플러그가 없는 경우, 검은 네모(■)은 W플러그가 있는 경우를 나타낸다. 이 도 6 의 측정조건으로서 예를 들면 200℃정도, 30mA정도, 제1층배선M1에서 제2층배선M2를 향해서 전자를 흐르게 한 경우로 하였다. W플러그가 있는 것의 편차가 작다는 것을 알 수 있다. 이것은 후술하는 바와 같이, 단선이 일어나고 있는 장소가 W플러그근방의 임의의 결정된 Al부분이므로 편차가 작다고 해석되고 있다.

이와 같이, W플러그를 갖는 배선의 EM수명의 전류밀도의존성이 작으므로, 이들을 파라미터로 하는 가속시험에서 예측되는 사용상태에서의 수명은 짧아진다. 가장 간단한 회피책은 W플러그의 개수를 증가시켜서 W플러그의 전류밀도(후술하는 바와 같이 정확하게 W플러그근방의 메탈의 전류밀도)를 저감하는 것이지만, 배치상의 허용면적과 트레이드오프(trade off)로 된다.

다음에, EM시험에 의해 단선에 도달한 시료의 고장개소를 관찰한 결과를 도 7 에 도시한다. 또, 그 경우에 흐르게 한 전류(전자)의 방향을 도 8 에 모식적으로 도시한다. 이 도 7의 측정조건으로서는 예를 들면 200℃정도, 40mA, 접속구멍의 구멍직경은 0.6 ㎛정도, 전류는 도 8에 도시한 바와 같이 제2층배선M2에서 제1층배선M1를 방향으로 흐르게 한 경우로 하고, 830000sec응력인가 후의 경우로 하였다. 또한, 도 8 에 있어서 화살표는 전자의 이동방향을 나타내고 있다.

도 7 에서 알 수 있는 바와 같이, 전자의 흐름에 있어서의 하류에 있는 제2층배선M2에서 단선이 일어나고 또한 W플러그의 근방이었다. 극성을 바꾸어 제1층배선M1에서 제2층배선M2의 방향으로 전류를 흐르게 하면, 전자의 흐름의 하류에 있는 제1층배선M1의 W플러그의 근방에서 단선이 일어났다. 이들로부터 Al원자의 공급이 없는 W플러그의 하류측에서 보이드가 성장하기 쉬워 단선에 도달한다고 고려할 수 있다.

도 7 과 같은 고장개소를 관찰하면, 단선개소가 상당히 결정된 장소에서 일어나고 있는 것을 알 수 있었으므로, 배선중의 전류밀도의 분포에도 주목하였다. 2차원 전류밀도분포의 시뮬레이션결과를 도 9 에 도시한다. 이 도 9 의 측정조건으로서는 제2층배선M2의 좌단이 인가전압을 0.01V정도로 하고, 제1층배선M1의 우단의 전압을 0V정도로 하였다.

W플러그의 근방에서는 전류집중이 일어나고 있고, 국소적으로 전류밀도가 높은 부분이 존재하며 그 부분이 단선개소와 일치한다는 것을 알 수 있었다. 이 결과로부터 전류집중도 고려해서 접속구멍을 마련할 필요가 있다고 할 수 있다.

도 10a, 도 10b는 각각 W플러그를 1개 마련한 경우와 전류방향을 따라서 W플러그를 2개 마련한 경우의 전류밀도분포를 도시한 것이다. 도 10a, 도 10b에 있어서 배선에 흐르는 평균전류가 동일값으로 되도록 전압을 설정하고 있다. 도 10a의 전압설정조건으로서는 예를 들면 제2층배선M2의 좌단의 인가전압을 0.138V 정도로 하고, 제1층배선M1의 우단의 인가전압을 0V정도로 하였다. 또 도 10b의 전압설정조건으로는TJ를 들면 제2층배선M2의 좌단의 인가전압을 0.00859V정도로 하고, 제1층배선M1의 우단의 인가전압을 0V 정로였다.

단순히 생각하면, W플러그가 2개인 경우(도 10b)의 쪽이 각각의 W플러그에 흐르는 전류가 1/2로 되므로 EM내성이 그것에 따라서 강해진다고 예상된다. 그러나 도면중의 전류밀도의 최대값을 비교하면 알 수 있는 바와 같이 반드시 그 비가 예상한 바와 같은 2 : 1 로 되는 것은 아니고, 예상한 정도로 EM내성의 향상이 얻어지지 않게 되므로 주의를 요한다.

접속구멍의 매립방법으로서 W이외에 Al의 매립도 주목받고 있다. Al의 매립기술로서는 고온리플로, 고압에 의한 것, CVD Al등이 있다. W플러그에 대한 Al플러그의 이점은 프로세스를 간단화할 수 있는 가능성이 있는 것과 플러그저항을 작게 할 수 있다는 것이다. 단, 이 저항저감에 의한 회로동작속도의 향상에 관해서는 그 효과를 정량화하고, Al플러그 프로세스로 하는 것에 의한 문제점에 비해 손득계산을 할 필요가 있다고 고려된다.

Al플러그 프로세스의 보고에는 EM내성의 향상에 대해 언급하고 있는 것이 많지만, Al의 매립프로세스에 의해 평탄부의 Al막질 그 자체가 변화하는 것이나 앞서 기술한 전류집중부분의 전류밀도가 적층을 구성하는 각층의 두께나 저항률에 의존하고 있으므로, 그들을 고려한 경우에 있어서의 공평한 비교로 되어 있는지 주의를 요한다.

고압의 Al매립이나 CVD에 의한 Al매립은 아직 양산을 경험하고 있지 않은 새로운 프로세스로서 이 단계에서 명확한 것은 말할 수 없지만, 지금까지 기술해 온 내용의 연장선상에 고려하면, Al플러그에서도 전류집중은 일어나고 있는 것으로, 접착층 등의 존재에 의해서 Al원자의 이동에 불연속성이 있는 한 W플러그에 비해 EM내성이 크게 향상된다는 것은 상상하기 어렵다. 또한, Al플러그에 대해서는 예를 들면 TECHNICAL REPORT OF IEICE. SDM96-64(1996년 7월)의 P.1~P.8에 기재된 것이 있다.

이상과 같이 W플러그에 초점을 맞춰 그 신뢰성에 관한 문제에 대해서 기술하였다. W플러그에 의해 EM내성이 저하하는 것, 그 원인이 Al원자의 이동이 W를 사이에 두고 불연속으로 되는 것과 접속구멍근방에서의 전류집중이라는 것을 명확하게 하였다.

따라서, Al원자의 이동에 불연속을 일으키지 않는 것과 전류집중을 경감시키는 것이 바람직하고, 이들의 것은 W플러그에 한정되지 않고 금후에 메탈배선에 있어서의 접속구멍의 EM내성을 고려하는데에 있어서 공통과제라고 고려된다.

다음에, 본 실시예 1의 반도체집적회로장치를 도 1 및 도 2 에 의해서 설명한다.

도 1 에는 서로 평행하게 연장하는 제1층배선M1과 제2층배선M2가 그 쌍방의 중첩영역에 있어서 1개의 접속구멍TH1을 통해서 전기적으로 접속되어 있는 상태가 도시되어 있다. 이 제1층배선M1 및 제2층배선M2의 배선폭은 거의 동일하고, 예를 들면 0.6 ㎛이다.

또, 도 2 에는 도 1 의 Ⅱ-Ⅱ선의 단면도가 도시되어 있다. 반도체기판(1)은 예를 들면 Si단결정으로 이루어지고, 그 주면상의 소자형성영역에는 소정의 반도체집적소자가 형성되어 있다.

반도체기판(1)의 상면에는 예를 들면 이산화실리콘(SiO₂) 등으로 이루어지는 절연막(2)가 형성되어 있고, 그의 상면에는 제1층배선M1이 형성되어 있다. 이 제1층배선M1은 도체막M1a~M1f가 하층부터 순서대로 적층되어 형성되어 있다.

최하층의 도체막M1a는 예를 들면 주로 제1층배선M1과 절연막(2)의 접착성을 높이고 또한 도체막M1a의 상층에 양호한 막질의 도체막M1b를 형성하기 위한 막으로서, 예를 들면 Ti 등으로 이루어진다.

도체막M1b, M1f는 예를 들면 주로 응력이동 등에 의한 배선의 단선불량을 방지하기 위한 배리어막으로서, 예를 들면 TiN 등으로 이루어진다. 도체막M1c는 주로 도체막M1c의 상층에 양호한 막질의 도체막M1d를 형성하기 위한 막으로서, 예를 들면 Ti로 이루어진다.

도체막M1d는 배선의 주요부를 구성하는 막으로서, 예를 들면 Al 또는 Al-Cu-Si합금 등으로 이루어진다. 도체막M1e는 예를 들면 Ti로 이루어진다.

제1층배선M1은 층간절연막(3)에 의해서 피복되어 있다. 이 층간절연막(3)은 예를 들면 SiO₂등으로 이루어진다. 이 층간절연막(3)의 상면에 제2층배선M2가 형성되어 있다. 제2층배선M2는 도체막M2a~M2e가 하층부터 순서대로 적층되어 형성되어 있다.

최하층의 도체막M2a는 예를 들면 주로 제1층배선M2와 층간절연막(3)의 접착성을 높이고 또한 도체막M2a의 상측에 양호한 막질의 도체막M2b를 형성하기 위한 막으로서, 예를 들면 Ti 등으로 이루어진다.

도체막M2b, M2e는 예를 들면 주로 응력이동 등에 의한 배선의 단선불량을 방지하기 위한 배리어막으로서, 예를 들면 TiN 등으로 이루어진다.

도체막M2c는 주로 도체막M2c의 상층에 양호한 막질의 도체막M2d형성하기 위한 막으로서, 예를 들면 Ti로 이루어진다. 도체막M2d는 배선의 주요부를 구성하는 막으로서, 예를 들면 Al 또는 Al-Cu-Si합금 등으로 이루어진다.

접속구멍TH1은 층간절연막(3)에 포토리도그래피 기술 및 드라이에칭 등의 에칭기술에 의해서 형성되고, 이 접속구멍TH1내에 제2층배선의 도체막M2a, M2b 및 매립도체막M3이 매립되어 형성되어 있다. 이 매립도체막M3은 예를 들면 텅스텐 또는 텅스텐합금 등과 같은 텅스텐계의 도체막으로 이루어지고, 예를 들면 블랭킷 W-CVD법과 에치백법의 조합에 의해 형성되어 있다.

즉, 접속구멍TH1내에는 배선주요부를 구성하는 Al과는 다른 금속이 형성되어 있고, 제1층배선M1과 제2층배선M2 사이에 접속구멍TH1을 통해서 전류를 흐르게 했을 때에 도체막M2a, M2b나 매립도체막M3이 EM에 의한 Al원자의 흐름을 저지하므로 접속구멍TH1과 제1층배선M1 및 제2층배선M2의 계면에서 Al원자의 흐름이 불연속으로 되어 있다.

그런데, 본 실시예 1 에 있어서는 접속구멍TH1에 있어서 전류가 흐르는 방향과 직교하는 방향의 길이Y가 전류가 흐르는 방향과 수평인 방향의 길이X보다 길게 형성되어 있다.

즉, 접속구멍TH1에 있어서 전류가 흐르는 방향과 수직인 면의 면적이 전류가 흐르는 방향과 수평인 면의 면적보다 크게 되도록 형성되어 있다. 이것에 의해 접속구멍TH1부분에 있어서 전류를 분산시킬 수 있고, 접속구멍TH1 및 그 근방의 배선부분에 있어서 전류밀도가 국소적으로 고밀도로 되는 것을 억제하는 것이 가능하게 되어 있다.

이 때문에 배선계에 있어서 접속구멍TH1에서 전자가 흘러 나가는 개소에서의 Al원자의 이동을 억제할 수 있으므로, 접속구멍TH1의 근방에 보이드가 형성되어 버리는 것을 억제하는 것이 가능하게 된다. 또, 배선계에 있어서 접속구멍TH1로 전자가 흘러들어가는 개소에서의 Al원자의 축적을 억제할 수 있으므로, 접속구멍TH1의 근방에 작은언덕(hillock)이 형성되어 버리는 것을 억제하는 것이 가능하게 된다.

즉, 배선계(배선 및 접속구멍부분)에 있어서의 EM내성을 향상시킬 수 있으므로, 반도체집적회로장치의 신뢰성 및 양품율을 향상시키는 것이 가능하게 된다.

[실시예 2]

도 11 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도이다.

본 실시예 2 에 있어서는 도 11에 도시한 바와 같이, 제1층배선M1과 제2층배선M2의 중첩영역에 예를 들면 제1층배선M1과 제2층배선M2을 전기적으로 접속하기 위해 접속구멍TH2, TH2가 전류가 흐르는 방향에 대해 직교하는 방향을 따라서 배치되어 있다. 또한, 단면구조는 단기 실시예 1 의 설명에서 사용한 도 2 와 동일하므로 설명을 생략한다.

즉, 본 실시예 2 에 있어서는 제1층배선M1과 제2층배선M2을 전기적으로 접속하는 접속구멍에 있어서 전류가 흐르는 방향과 수직인 면의 면적이 전류가 흐르는 방향과 수평인 면의 면적보다 크게 되도록 접속구멍TH2, TH2가 배치되어 있다.

이것에 의해, 접속구멍TH2 부분에 있어서 전류를 분산시킬 수 있고, 접속구멍TH2 및 그 근방의 배선부분에 있어서 전류밀도가 국소적으로 고밀도로 되는 것을 억제하는 것이 가능하게 되어 있다.

이 때문에, 배선계에 있어서 접속구멍TH2에서 전자가 흘러나가는 개소에서는 Al원자의 이동을 억제할 수 있으므로, 보이드의 발생을 억제하는 것이 가능하게 된다. 또, 배선계에 있어서 접속구멍TH2로 전자가 흘러들어가는 개소에서는 Al원자의 축적을 억제할 수 있으므로 작은 언덕의 발생을 억제하는 것이 가능하게 된다.

따라서, 배선계에 있어서의 EM내성을 향상시킬 수 있으므로 반도체집적회로장치의 신뢰성 및 양품율을 향상시키는 것이 가능하게 된다.

[실시예 3]

도 12은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도이다.

본 실시예 3 에 있어서는 서로 수직으로 연장하는 제1층배선M1과 제2층배선M2가 그 쌍방의 중첩영역에 있어서 1개의 접속구멍TH3을 통해서 전기적으로 접속되어 있는 상태가 도시되어 있다. 또한, 단면구조는 상기 실시예 1의 설명에서 사용한 도 2 와 동일하므로 설명을 생략한다.

또, 본 실시예 3에 있어서는 하층의 제1층배선M1 쪽이 상층의 제2층배선M2보다 가늘게 형성되어 있다. 그리고, 접속구멍TH3에 있어서 배선폭이 좁은 제1층배선M1로 흐르는 전류방향과 직교하는 방향의 길이X쪽부터 먼저 높은 EM내성이 얻어지는 길이로 결정되며, 접속구멍TH3에 있어서 배선폭이 넓은 제2층배선M2에 흐르는 전류방향과 직교하는 방향의 길이Y는 그 길이X와 동등하거나 또는 그 이상의 길이로 되도록 설정되어 있다.

즉, 본 실시예 3 에서는 접속구멍TH3에 있어서 배선폭이 좁은 제1층배선M1에 흐르는 전류방향과 수직인 면의 면적을 EM내성이 향상하도록 설정하고 있다.

또, 접속구멍TH3에 있어서 배선폭이 넓은 제2층배선M2에 흐르는 전류방향과 수직인 면의 면적은 제1층배선M1에 흐르는 전류방향과 수직인 면의 면적보다 크게 되도록 설정되어 있으므로, 제2층배선M2측에서의 접속구멍TH3의 EM내성도 향상하도록 설정되어 있다.

이것에 의해, 접속구멍TH3부분에 있어서 전류를 양호하게 분산시킬 수 있고, 접속구멍TH3 및 그 근방의 배선부분에 있어서 전류밀도가 국소적으로 고밀도로 되는 것을 엑제하는 것이 가능하게 되어 있다.

이 때문에, 배선계에 있어서 접속구멍TH3에서 전자가 흘러나가는 개소에서는 Al원자의 이동을 억제할 수 있으므로, 보이드의 발생을 억제하는 것이 가능하게 된다. 또, 배선계에 있어서 접속구멍TH3으로 전자가 흘러들어가는 개소에는 Al원자의 축적을 억제할 수 있으므로 작은 언덕의 발생을 억제하는 것이 가능하게 된다.

즉, 배선계에 있어서의 EM내성을 향상시킬 수 있으므로, 반도체집적회로장치의 신뢰성 및 양품율을 향상시키는 것이 가능하게 된다

[실시예 4]

도 13 ~ 도 18 의 각각은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도이다. 또한, 본 실시예 4 에 있어서는 도 13 ~ 도 18의 각각의 예에 있어서 배선계의 상태는 상기 실시예 3 과 동일하다. 또, 단면구조는 상기 실시예 1 의 설명에서 사용한 도 2 와 동일하므로 설명을 생략한다.

우선, 도 13에 도시한 실시예에 있어서는 제1층배선M1과 제2층배선M2의 중첩영역의 예를 들면 4개의 접속구멍TH4가 정방형상격자의 교점에 배치되어 있다.

이 경우, 접속구멍길이의 설정방법은 상기 실시예 3 과 동일하다. 즉, 배선폭이 좁은 제1층배선M1에 흐르는 전류방향과 직교하는 방향의 접속구멍길이쪽부터 우선 높은 EM내성이 얻어지는 길이로 결정되고, 배선폭이 넓은 제2층배선M2에 흐르는 전류방향과 직교하는 방향의 접속구멍길이는 제1층배선M1에 흐르는 전류방향과 직교하는 방향의 접속구멍길이와 동등하게 설정되어 있다.

또한, 여기에서의 제2층배선M2에 흐르는 전류방향과과 직교하는 방향의 접속구멍길이 및 제1층배선M1에 흐르는 전류방향과 직교하는 방향의 접속구멍길이는 모두 2개의 접속구멍TH4의 한변의 합으로 되어 있다.

다음에, 도 14에 도시한 실시예에 있어서는 제1층배선M1과 제2층배선M2의 중첩영역에 예를 들면 6개의 접속구멍TH6이 정방형상격자의 교점에 배치되어 있다. 접속구멍길이의 설정방법은 상기 실시예3과 동일하다.

단, 이 경우에 EM내성의 효과를 고려하면, 제1층배선M1의 폭방향으로 2개의 접속구멍TH5가 배치되고, 제2층배선M2의 폭방향으로 3개의 접속구멍TH5가 배치되어 있는 것과 동일하게 되어 있다.

따라서, 배선폭이 넓은 제2층배선M2에 흐르는 전류방향과 직교하는 방향의 접속구멍길이는 제1층배선M1에 흐르는 전류방향과 직교하는 방향의 접속구멍길이보다 길게 설정되어 있다.

도한, 여기에서의 제2층배선M2에 흐르는 전류방향과 직교하는 방향의 접속구멍길이는 3개의 접속구멍TH5의 한변의 합으로서, 제1층배선M1에 흐르는 전류방향과과 직교하는 접속구멍길이는 2개의 접속구멍TH5의 한변의 합으로 되어 있다.

다음에, 도 15 도시한 실시예에 있어서는 제1층배선M1과 제2층배선M2의 중첩영역에 예를 들면 3개의 접속구멍TH7이 각각 L자형상의 선상의 양끝 및 각부(角部)에 배치되어 있다. 접속구멍길이의 설정방법은 상기 실시예 3 과 동일하다.

이 경우에는 EM내성의 효과를 고려하면, 제1층배선M1의 폭방향으로 2개의 접속구멍TH6이 배치되고, 제2층배선M2의 폭방향으로 2개의 접속구멍TH6 배치되어 있는 것과 동일하게 되어 있다.

따라서, 배선폭이 넓은 제2층배선M2에 흐르는 전류방향과 직교하는 방향의 접속구멍길이는 제1층배선M1에 흐르는 전류방향과 직교하는 방향의 접속구멍길이와 동등하게 설정되어 있다.

또한, 여기에서의 제2층배선M2에 흐르는 전류방향과 직교하는 방향의 접속구멍길이는 2개의 접속구멍TH6의 한변의 합이고, 제1층배선M1에 흐르는 전류방향과 직교하는 방향의 접속구멍길이는 2개의 접속구멍TH6의 한변의 합으로 되어 있다.

다음에, 도 17 에 도시한 실시예에 있어서는 제1층배선M1과 제2층배선M2의 중첩영역의 예를 들면 2개의 접속구멍TH7이 서로 경사방향으로 위치하도록 배치되어 있다. 접속구멍길이의 설정방법은 상기 실시예 3 과 동일하다.

이 경우에는 2개의 접속구멍TH7이 제1층배선M1 및 제2층배선M2의 각각에 있어서 그 폭방향으로 어긋나 서로 경사방향으로 되도록 배치되어 있다. 이 때문에 배선폭이 넓은 제2층배선M2에 흐르는 전류방향과 직교하는 방향의 접속구멍길이는 제1층배선M1에 흐르는 전류방향과 직교하는 방향의 접속구멍길이와 동등하게 설정되어 있다.

또한, 여기에서의 제2층배선M2에 흐르는 전류방향과 직교하는 방향의 접속구멍길이는 2개의 접속구멍TH7이 한변의 합이고, 제1층배선M1에 흐르는 전류방향과 직교하는 방향의 접속구멍길이는 2개의 접속구멍TH7의 한변의 합으로 되어 있다.

다음에, 도 17 에 도시한 실시예에 있어서는 제1층배선M1과 제2층배선M2의 중첩영역에 예를 들면 3개의 접속구멍TH8이 삼각형상 격자상의 교점의 각각에 배치되어 있다. 접속구멍길이의 설정방법은 상기 실시예 3 과 동일하다.

단, 이 경우에는 인접하는 접속구멍TH8이 제2층배선M2에 흐르는 전류방향을 따라서 직선상에 배치되어 있지 않고, 서로 경사방향으로 어긋나 위치하도록 배치되어 있다. 그리고, EM내성의 효과를 고려하면, 제1층배선M1의 폭방향으로 2개의 접속구멍TH8이 배치되고, 제2층배선M2의 폭방향으로 3개의 접속구멍TH8이 배치되어 있는 것과 동일하게 되어 있다.

따라서, 배선폭이 넓은 층배선M2에 흐르는 전류방향과 직교하는 방향의 접속구멍길이는 제1층배선M1에 흐르는 전류방향과 직교하는 방향의 접속구멍길이보다 길게 설정되어 있다.

또한, 여기에서의 제2층배선M2에 흐르는 전류방향과 직교하는 방향의 접속구멍길이는 3개의 접속구멍TH8의 한변의 합이고, 제1층배선M1에 흐르는 전류방향과 직교하는 방향의 접속구멍길이는 2개의 접속구멍TH8의 한변의 합으로 되어 있다.

다음에, 도 18에 도시한 실시예에 있어서는 제1층배선M1과 제2층배선M2의 중첩영역에 예를 들면 4개의 접속구멍TH9가 평행사변형상 격자상의 교점의 각각에 배치되어 있다. 접속구멍길이의 설정방법은 상기 실시예 3 과 동일하다.

단, 이 경우에는 인접하는 접속구멍TH9가 제2층배선M2에 흐르는 전류방향을 따라서 직선상에 배치되어 있지 않고, 서로 경사방향으로 어긋나 위치하도록 배치되어 있다.

그리고, EM내성의 효과를 고려하면, 제1층배선M1의 폭방향으로 2개의 접속구멍TH9가 배치되고, 제2층배선M2의 폭방향으로 4개의 접속구멍TH9가 배치되어 있는 것과 동일하게 되어 있다.

따라서, 배선폭이 넓은 제2층배선M2에 흐르는 전류방향과 직교하는 방향의 접속구멍길이는 제1층배선M1에 흐르는 전류방향과 직교하는 방향의 접속구멍길이보다 길게 설정되어 있다.

이상과 같은 도 13~ 도 18 의 실시예에 있어서도 상기 실시예 3 과 마찬가지로 배선계에 있어서의 EM내성을 향상시킬 수 있으므로, 반도체집적회로장치의 신뢰성 및 양품율을 향상시키는 것이 가능하게 되어 있다.

[실시예 5]

도 19 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선계의 주요부평면도이다.

본 실시예 5 에 있어서는 도 19 에 도시한 바와 같이, 서로 직교하는 제1층배선M1과 제2층배선M2가 접속구멍TH10을 통해서 전기적으로 접속되어 있다.

본 실시예 5 에 있어서도 예를 들면 하층의 제1층배선M1 쪽이 상층의 제2층배선M2보다 가늘게 형성되어 있다. 또한, 단면구조는 상기 실시예 1 의 설명에서 사용한 도 2 와 동일하므로 설명을 생략한다.

단, 본 실시예 5 에 있어서는 예를 들면 제2층배선M2의 선단이 하층의 제1층배선M1의 선단과 평행하게 중첩하도록 제1층배선M1의 연장방향으로 연장해서 형성되어 있고, 서로 평행하게 중첩하는 제2층배선M2의 연장부분과 제1층배선M1의 중첩영역에 2개의 접속구멍TH10이 제1층배선M1의 폭방향을 따라서 배치되어 있다.

즉, 본 실시예 5 에 있어서는 서로 직교하는 방향으로 연장하는 제1층배선M1과 제2층배선M2의 직교교차영역에 접속구멍을 배치하지 않고, 그들이 평행하게 교차하는 영역을 형성해서 그 영역의 접속구멍TH10을 배치하고 있다. 이것에 의해 접속구멍TH10의 배치시에 상기 실시예3과 같은 2방향의 배선을 고려할 필요가 없어지므로, 접속구멍TH10의 설정 및 배치를 용이하게 하는 것이 가능하게 된다.

따라서, 본 실시예 5에 있어서는 접속구멍TH10의 배치개수 제1층배선M1 또는 제2층배선M2 중 어느 한쪽의 배선 중 전류가 많은 쪽에 따라서 설정하면 좋다.

이와 같이 본 실시예 5 에 있어서는 상기 실시예 1 에서 얻어진 효과 이외에 접속구멍TH10의 설정 및 배치를 용이하게 할 수 있게 된다는 효과를 얻는 것이 가능하게 된다.

[실시예 6]

도 20a 및 도 20b 는 본 발명의 다른 실시예인 반도체집적회로장치의 주요부단면도, 도 21~도 24는 도 20a의 반도체집적회로장치의 배선계의 형성공정중에 있어서의 주요부단면도이다.

본 실시예 6 의 반도체집적회로장치에 있어서는 도 20a 에 도시한 바와 같이, 제1층배선M1, 접속구멍TH1부분 및 제2층배선M2의 구조가 상시 실시예 1 의 구조와는 다르다. 즉, 제1층배선M1은 도체막M1g~M1i가 하층부터 순서대로 적층되어 형성되고, 제2층배선M2는 도체막M2g~M2i가 하층부터 순서대로 적층되어 형성되며, 또 접속구멍TH1내에는 제2층배선M2의 도체막M2g 및 매립도체막M3이 매립되어 있다.

제1층배선M1에 있어서의 맨아래(最下)의 얇은 도체막M1g는 예를 들면 주로 제1층배선M1과 절연막(2)의 접착성을 향상시키고 또한 도체막M1g의 상층에 양호한 막질의 도체막M1h를 형성하기 위한 막으로서, 예를 들면 Ti 또는 TiN등으로 이루어진다. 또, 중간의 두꺼운 도체막M1h는 배선의 주요부를 구성하는 막으로서, 예를 들면 Al, Al-Cu합금 또는 Al-Cu-Si합금 등으로 이루어진다. 맨위의 얇은 도체막M1i는 예를 들면 TiN으로 이루어진다.

제2층배선M2에 있어서의 맨아래의 얇은 도체막M2g는 예를 들면 주로 제2층배선M2와 층간절연막(3)의 접착성을 향상시키고 또한 도체막M2g의 상층에 양호한 막질의 도체막M2h를 형성하기 위한 막으로서, 예를 들면 Ti 또는 TiN 또는 Ti와 TiN의 적층막 등으로 이루어진다. 또, 중간의 두꺼운 도체막M2h는 배선의 주요부를 구성하는 막으로서, 예를 들면 Al, Al-Cu합금 또는 Al-Cu-Si합금 등으로 이루어진다. 맨위의 얇은 도체막M2i는 예를 들면 TiN으로 이루어진다.

접속구멍TH1내에 있어서의 매립도체막M3은 예를 들면 텅스텐(W) 또는 텅스텐합금 등으로 이루어지고, 후술하는 바와 같이, 예를 들면 블랭킷 W-CVD법과 에치백법의 조합에 의해 형성되어 있다. 따라서, 본 실시예 6 의 경우에도 접속구멍TH1 내에 배선주요부를 구성하는 Al(도체막M2h, M1h)과는 다른 금속이 매립되어 있다. 이 때문에, 제1층배선M1과 제2층배선M2 사이에 형성된 접속구멍TH1을 통해서 전류를 흐르게 했을 때에 도체막M2g나 매립도체막M3이 EM에 의한 Al원자의 흐름을 저지하므로 접속구멍TH1과 제1층배선M1 및 제2층배선M2의 계면에서 Al원자의 흐름이 불연속으로 된다.

그러나, 본 실시예 6에 있어서도 상기 실시예 1 ~ 5 중의 어느 하나와 동일하게 하는 것에 의해, 접속구멍TH1부분에 있어서 전류를 분산시킬 수 있고, 접속구멍TH1 및 그 근방의 배선부분에 있어서 전류밀도가 국소적으로 고밀도로 되는 것을 억제하는 것이 가능하게 되어 있다. 이 때문에 배선계(배선 및 접속구멍부분)에 있어서 접속구멍TH1에서 전자가 흘러나가는 개소에서의 Al원자의 이동을 억제할 수 있어 접속구멍TH의 근방에 보이드가 형성되어 버리는 것을 억제하는 것이 가능하게 되어 있다. 또, 배선계에 있어서 접속구멍TH1로 전자가 흘러들어가는 개소에서의 Al원자의 축적을 억제할 수 있으므로, 접속구멍TH1의 근방에 작은 언덕이 형성되어 버리는 것을 억제하는 것이 가능하게 되어 있다.

따라서, 본 실시예 6 에 있어서도 반도체집적회로장치를 구성하는 배선계의 EM내성을 향상시킬 수 있으므로, 반도체집적회로장치의 신뢰성 및 양품율을 향상시키는 것이 가능하게 되어 있다.

다음에, 도 20a의 반도체집적회로장치의 제조공정을 1예로 해서 접속구멍의 매립방법을 도 21~도24에 의해서 설명한다.

도21은 반도체집적회로장치의 제조공정중에 있어서의 주요부단면을 도시한 것이다. 반도체기판(1)은 예를 들면 Si단결정으로 이루어지고, 그 주면상의 소자형성영역에는 소정의 반도체집적회로소자가 형성되어 있다. 반도체기판(1)의 상면에는 예를 들면 이산화실리콘(SiO₂) 등으로 이루어지는 절연막(2)가 형성되어 있고, 그의 상면에는 제1층배선M1이 형성되어 있다. 이 제1층배선M1은 도체막M1g~M1i가 하층부터 순서대로 적층되어 형성되어 있다. 또, 절연막(2)의 상면에는 예를 들면 이산화실리콘(SiO₂) 등으로 이루어지는 층간절연막(3)가 형성되어 있으며, 이것에 의해 제1층배선M1의 표면이 피복되어 있다.

우선, 도 22에 도시한 바와 같이, 층간절연막(3)의 소정의 위치에 제1층배선M1의 상면(도체막M1i의 상면)이 노출되는 접속구멍TH1을 포토리도그래피기술 및 드라이에칭기술에 의해서 뚫는다.

계속해서, 도 23 에 도시한 바와 같이, 반도체기판(1)상에 예를 들면 Ti 도는 TiN 등으로 이루지는 얇은 도체막M2g를 스퍼터링법 등에 의해서 형성한 후, 그 얇은 도체막M2g상에 예를 들면 텅스텐 또는 텅스텐합금 등으로 이루어지는 두꺼운 매립도체막M3을 CVD법 등에 의해서 형성한다. 이 단계에서는 매립도체막M3은 접속구멍TH1 내측 및 접속구멍TH1 외측 영역에도 형성되어 있다.

매립도체막M3의 막두께가 매립하는 구멍의 직경의 1/2보다 크게 되도록 CVD법에 의해 형성하는 것에의해 접속구멍TH2내에 매립도체막이 매립된다.

그 후, 그 매립도체막M3의 상층부를 예를 들면 CMP(Chemical Mechanical Polishing)법 또는 이방성 드라이에칭법에 의해서 제거하는 것에 의해 도 24 에 도시한 바와 같이, 매립도체막M3을 접속구멍TH1내에만 남도록 한다. 또한, 여기에서는 도체막M2g가 층간절연막(3)상에 남도록 하고 있다.

그 후, 도 20에 도시한 바와 같이, 도체막M2g 및 매립도체막M3상에 예를 들면 Al, Al-Cu합금 또는 Al-Cu-Si합금으로 이루어지는 두꺼운 도체막M2h를 스퍼터링법 등에 의해 형성한 후, 그의 상면에 예를 들면 TiN 등으로 이루어지는 얇은 도체막M2i를 스퍼터링법에 의해 형성하고, 또 그 도체막M2h, M2i를 포토리도그래피기술 및 드라이에칭기술에 의해서 패터닝하는 것에 의해 제2층배선M2를 형성한다.

또한, 도 20b 에 도시한 바와 같이, 매립도체막M3을 Al로 형성(Al플러그)해도 좋다. 도체막M1g, M1i, M2g, M2i는 Ti 또는 TiN 또는 Ti와 TiN 적층막 등으로 구성된다. 이 경우에도 접속구멍TH1 및 배선주요부를 구성하는 Al(도체막M2h, M1h)과는 다른 재료로 이루어지는 도체막M2h, M1i를 거쳐서 배선주요부를 구성하는 Al사이(즉, 도체막M2h 와 M1h 사이)가 접속된다.

이 때문에, 제1층배선M1과 제2층배선M2 사이에 형성된 접속구멍TH1을 통해서 전류를 흐르게 했을 때에 도체막M2g, M1i가 EM에 의한 Al원자의 흐름을 저지하므로, 접속구멍TH1와 제1층배선M1 및 제2층배선M2의 계면에서 Al원자의 흐름이 불연속으로 된다. 그러나, 상기 실시예1~5중 어느 하나와 동일하도록 하는 것에 의해 마찬가지로 EM내성을 향상시킬 수 있다.

[실시예 7]

도 25 는 본 발명의 다른 실시예인 반도체집적회로장치의 주요부단면도이다.

본 실시예 7의 반도체집적회로장치에 있어서는 도 25에 도시한 바와 같이, 제1층배선M1, 접속구멍TH1부분 및 제2층배선M2의 구조가 상기 실새예1의 구조와는 다르다. 즉, 제1층배선M1은 도체막M1j, M1k, Mlm이 하층부터 순서대로 적층되어 형성되고, 제2층배선M2는 도체막M2j, M2k, M2m이 하층부터 순서대로 적층되어 형성되며, 또 접속구멍TH1내에는 제2층배선M2의 도체막M2j, M2k가 매립되어 있다.

제1층배선M1에 있어서의 맨아래의 얇은 도체막M1j는 예를 들면 주로 제1층배선M1와 절연막2의 접착성을 향상시키고 또한 도체막M1j의 상층에양호한 막질의 도체막M1k를 형성하기 위한 막으로서, 예를 들면 Ti 또는 TiN 등으로 이루어진다. 또, 중간의 두꺼운 도체막M1k 는 배선의 주요부를 구성하는 막으로서, 예를 들면 Al, Al-Cu합금 또는 Al-Cu-Si합금 등으로 이루어진다. 맨위의 얇은 도체막 M1m은 예를 들면 TiN으로 이루어진다.

제2층배선M2에 있어서의 맨아래의 얇은 도체막M21j는 예를 들면 주로 제2층배선M2와 층간절연막(3)의 접착성을 높이고 또한 도체막M2j의 상층에 양호한 막질의 도체막M2k를 형성하기 위한 막으로서, 예를 들면 Ti 또는 TiN 등으로 이루어진다. 또, 그상층의 도체막M2k는 배선의 주요부를 구성하는 막으로서, 예를 들면 텅스텐 또는 텅스텐합금으로 이루어진다. 이 도체막M2k의 일부는 접속구멍TH1내에 매립되어 있다. 또, 그 상층의 도체막M2k의 주요부를 구성하는 막으로서, 예를 들면 Al, Al-Cu합금 또는 Al-Cu-Si합금 등으로 이루어진다. 맨위의 얇은 도체막M2n은 예를 들면 TiN으로 이루어진다.

본 실시예 7에 있어서도 접속구멍TH1내에 배선주요부를 구성하는 Al과는 다른 금속이 매립되어 있다. 이 때문에 제1층배선M1과 제2층배선M2 사이에 접속구멍TH1을 통해서 전류를 흐르게 했을 때에 도체막M2j, M2k가 EM에 의한 Al원자의 흐름을 저지하므로 접속구멍TH1과 제1층배선M1 및 제2층배선M2의 계면에서 Al원자의 흐름이 불연속으로 된다.

그러나, 본 실시예 7 에 있어서도 상기 실시예1~5와 마찬가지의 구조로 하는 것에 의해 접속구멍TH1부분에 있어서 전류를 분산시킬 수 있고, 접속구멍TH 및 그 근방의 배선부분에 있어서 전류밀도가 국소적으로 고밀도로 되는 것을 억제하는 것이 가능하게 되어 있다. 이 때문에, 배선계에 있어서 접속구멍TH1에서 전자가 흘러나가는 개소에의 Al원자의 이동을 억제할 수 있으며, 접속구멍TH1의 근방에 보이드가 형성되어 버리는 것을 억제하는 것이 가능하게 되어 있다. 또, 배선계에 있어서 접속구멍TH1로 전자가 흘러 들어가는 개소에서의 Al원자의 축적을 억제할 수 있으므로, 접속구멍TH1의 근방에 작은 언덕이 형성되어 버리는 것을 억제하는 것이 가능하게 되어 있다.

따라서, 본 실시예 7에 있어서도 반도체집적회로장치를 구성하는 배선계의 EM내성을 향상시킬 수 있으므로, 반도체집적회로장치의 신뢰성 및 양품율을 향상시키는 것이 가능하게 된다.

이와 같은 구조를 형성하기 위해서는 먼저 얇은 도체막M2j를 형성한 후, 그의 상면에 예를 들면 텅스텐 또는 텅스텐합금으로 이루어지는 도체막을 CVD법 등에 의해 형성하고, 또 그 도체막의 상층부를 CMP법 또는 이방성 드라이에칭법에 의해서 제거하는 경우에 상기 도체막이 층간절연막(3)상에도 남도록 한다. 이것에 의해 도체막M2k를 형성한다. 그 후, 도체막M2k상에 예를 들면, Al, Al-Cu합금 또는 Al-Cu-Si합금 등으로 이루어지는 두꺼운 도체막M2m을 스퍼터링법 등에 의해 형성한 후, 그의 상면에 예를 들면 TiN등으로 이루어지는 얇은 도체막M2n을 스퍼터링법에 의해 형성하고, 또 그 도체막M2k, M2m, M2n을 포토리도그래피기술 및 드라이에칭기술에 의해서 패터닝하는 것에 의해 제2층배선M2를 형성한다.

[실시예 8]

도 26 ~ 도33 은 본 발명의 다른 실시예인 반도체집적회로장치의 배선구조를 설명하기 위한 배선의 주요부평면도, 도 34~도 36 은 접속구멍부분에 있어서의 전류분포의 시뮬레이션도이다.

이하, 본 실시예 8 의 반도체집적회로장치의 배선구조를 도 26 ~ 도 33 에 의해 설명한다. 도 26~ 도 33 에는 1개의 반도체집적회로장치에 마련되어 있는 배선계의 평면도가 도시되어 있고, 각 도면의 접속구멍TH는 층간절연막(3)에 동시에 형성되며, 또한 이 접속구멍TH내에 매립도체막M3이 동시에 매립되어 있다(동일층의 접속구멍). 즉, 도 26 ~도 33 은 층간절연막(3)상에 배선폭W가 다른 여러개의 제2층배선M2가 형성되고, 층간절연막(3)에 접속구멍TH가 형성되어 있는 예이다. 또한, 접속구멍부분의 단면구조는 상기 실시예 1, 6, 7 등에서 설명한 도 2 도 20 또는 도 25 등과 동일하므로 설명을 생략한다. 즉, 접속구멍TH에는 상기 실시예 1, 6, 7 과 마찬가지로 매립도체막M3이 매립되어 있다.

도 26 에는 서로 수직으로 연장하는 제1층배선M1과 제2층배선M2가 그 쌍방의 중첩영역에 있어서 1개의 접속구멍TH11을 통해서 전기적으로 접속되어 있는 상태가 도시되어 있다. 이 경우의 제1층배선M1 및 제2층배선M2는 모두 최소선폭의 배선이고, 그 각각에 있어서 배선폭은 접속구멍TH1에 배치되어 있는 부분과 배치되지 않은 부분 모두 동일하고, 그의 전체적인 형상은 폭이 동일한 띠형상으로 되어 있다.

또, 도 26중의 부호 α는 접속구멍TH11과 제1층배선M1 및 제2층배선M2의 맞춤여유를 나타내고 있다. 상기한 제1층배선M1 및 제2층배선M2의 배선폭W0, W1은 접속구멍TH11의 길이X1, Y1과 맞춤여유 α의 관계에 있어서 각각 W0=X1+2α, W1=Y1+2α 조건을 만족하도록 설정되어 있다. 이 배선폭W0, W1은 상기한 조건을 만족하면 좋고, 특히 한정되지 예를 들면 0.4 ㎛ 정도이다.

또, 이 경우의 접속구멍TH11은 최소치수의 접속구멍(즉, 층간절연막(3)에 형성되는 접속구멍의 기준구멍직경)이며, 제2층배선M2의 연장방향의 길이X1과 제2층배선M2의 연장방향과 직교하는 길이Y1이 거의 동일하고(X1=Y1), 그 설계상의 전체적인 형상은 정방형상으로 되어 있다. 길이X1, Y1은 예를 들면 0.32 ㎛ 정도이다. 즉, W1=W0. 또한, 접속구멍TH11의 형상은 실제로 전사된 상태에서는 원형 또는 타원형 등과 같은 둥그스름한 형상으로 된다.

도 27에는 서로 평행하게 연장하는 제1층배선M1과 제2층배선M2가 그 쌍방의 중첩영역에 있어서 1개의 접속구멍TH11을 통해서 전기적으로 접속되어 있는 상태가 도시되어 있다. 이 경우의 제1층배선M1 및 제2층배선M2는 모두 최소선폭의 배선이며, 그 각각에 있어서 배선폭은 접속구멍TH11이 배치되어 있는 부분과 배치되지 않은 부분 모두 동일하고, 그의 전체적인 형상은 폭이 동일한 띠형상으로 되어 있다.

이 제1층배선M1 및 제2층배선M2의 배선폭W1은 서로 동일하고, 접속구멍TH11의 치수Y1과 맞춤여유α의 관계에 있어서 W1=Y1+2α의 조건을 만족하도록 설정되어 있다. 이 배선폭W1은 상기한 조건을 만족하면 좋고, 특히 한정되지 않지만 예를 들면 0.4 ㎛정도이다.

또, 이 경우의 접속구멍TH11은 최소치수의 접속구멍이며, 제2층배선M2의 연장방향의 길이X1과 제2층배선M2의 연장방향과 직교하는 길이Y1이 거의 동일하고, 그의 설계상의 전체적인 형상은 정방형상으로 되어 있다. 단, 접속구멍TH11의 형상은 실제로 전사된 상태에서는 상기와 마찬가지로 둥그스름한 형상으로 된다.

도 28 에는 서로 수직으로 연장하는 제1층배선M1과 제2층배선M2가 그 쌍방의 중첩영역에 있어서 1개의 접속구멍TH12를 통해서 전기적으로 접속되어 있는 상태가 도시되어 있다. 제1층배선M1 및 제2층배선M2에 있어서 배선폭W0, W2는 접속구멍TH12가 배치되는 부분과 배치되지 않은 부분 모두 동일하고, 그의 전체적인 형상은 폭이 동일한 띠형상으로 되어 있다. 이 도 28 에 있어서 제1층배선M1의 배선폭W0(W0=W1)은 도 26 의 경우와 마찬가지로 최소선폭이지만, 제2층배선M2의 배선폭W2는 최소선폭보다 크고 또한 최소선폭의 2배보다 작은 치수, 즉 2W1-αW2W1로 되어 있다. 이 제2층배선M2의 배선폭W2는 접속구멍TH12의 길이Y2와 맞춤여유 α의 관계에 있어서 W2=Y2+Wα의 조건을 만족하도록 설정되어 있다. 즉, 2Y1+αY2Y1의 관계를 만족한다. 이와 같이, 배선폭W2를 갖는 제2층배선M2와 제1층배선M1의 중첩영역의 폭은 배선폭W1을 갖는 제2층배선M2와 제1층배선M1의 중첩영역의 폭보다 크고, 또한, 2배보다 작게 구성된다. 이와 같이, 이 배선폭W2, 치수Y2는 상기한 조건을 만족하면 좋고, 특히 한정되지 않지만 배선폭W2는 예를 들면 0.6 ㎛ 정도이다.

또, 이 경우의 접속구멍TH12는 제2층배선M2의 연장방향과 수직인 방향의 길이Y2쪽이 제2층배선M2의 연장방향의 길이X2보다 길게 되어 있다. 즉, 접속구멍TH12에 있어서 배선폭이 넓은 제2층배선M2에 흐르는 전류방향과 수직인 면의 면적은 제1층배선M1에 흐른는 전류방향과 수직인 면의 면적보다 크게 되도록 설정되어 있다.

현재, 반도체집적회로장치의 설계에 있어서는 접속구멍을 갖는 배선의 허용전류값(EM내성)의 낮음이 큰 문제로 되고 있다. 서크미크론 프로세스 이후 사용되고 있는 고융점재료와 Al합금층의 적층배선에 있어서는 상층배선과 하층배선의 Al합금층이 접속구멍에 있어서 반드시 불연속으로 되므로 접속구멍근방이 배선부로의 전류집중에 의해서 보이드(또는 작은 언덕)가 발생하기 쉽고, 그것이 허용전류값을 내리는 큰 원인으로 되고 있다. 이 때문에, 이 전류집중을 어떻게 완화할지가 EM내성의 향상 즉 허용전류값의 향상의 포인트로 되어 있다.

본 실시예 8 에 있어서는 접속구멍TH12에 있어서 배선폭이 넓은 제2층배선M2에 흐르는 전류방향과 수직인 면의 면적이 제1층배선M1에 흐르는 전류방향과 수직인 면의 면적보다 크게 되도록 설정되어 있으므로, 제2층배선M2에서의 접속구멍TH12의 EM내성을 향상시킬 수 있어 허용전류값을 향상시키는 것이 가능하게 되어 있다.

그런데, EM내성을 향상시키기 위해서는 접속구멍의 평면적이 큰 쪽이 유리하고, 미세배선부와 전원배선에서 여러가지 지름의 접속구멍을 혼재시키는 쪽이 좋지만, 접속구멍내에 도체막을 매립하는 프로세스에 있어서는 동일층의 접속구멍의 치수가 다르면 예를 들면 다음과 같은 불합리가 생긴다.

첫번째로, 상기 실시예 6 에 기재한 바와 같이, 에치백 등에 의해 도체막을 접속구멍TH에 매립할 때, 접속구멍의 지름의 대소에 의해 매립도체막의 에칭레이트(etching rate)가 다르고, 구멍직경이 상대적으로 큰 접속구멍내의 매립도체막쪽이 구멍직경이 상대적으로 작은 접속구멍내의 매립도체막보다 박리하기 쉽다.

이 때문에, 여러가지의 구멍직경의 접속구멍을 배치하는것은 상기 매립도체막의 박리증대의 원인으로 되고 그 박리된 매립도체막이 이물로 되어 양품율의 저하를 초래한다. 두번째로, 동일층의 접속구멍의 구멍직경이 다르면 도체막의 매립공정시에 그 구멍직경에 따라서 도체막의 성장속도가 다르므로, 접속구멍마다 매립된 도체막의 상태(높이나 두께 등)가 다르게 되어 버린다. 이들 때문에 현상(現狀)의 배치방식에서는 동일층의 접속구멍의 직경은 1종류밖에 인정받고 있지 않다.

따라서, 본래는 허용전류를 증가시키기 위해 구멍직경이 작은 접속구멍(예를 들면 최소구멍직경의 접속구멍)을 배선폭방향으로 여러개 배열해서 배치하는 것이 유리하다. 이것에 의해 허용전류를 증가시킬 수 있고 또한 매립도체막의 박리의 문제도 억제할 수 있다. 그러나, 도 28 의 경우에는 제2층배선M2의 배선폭W2가 최소선폭W1 의 2배보다 작은, 즉 2W1-αW2의 관계에 있으므로 그 배선폭방향으로 최수구멍직경의 접속구멍TH11을 2개 배열해서 배치하는 것은 불가능하다. 즉, 배선폭W가 W2Y1+3α=2W1-α이면, 최소구멍직경의 접속구멍TH11을 2개 배열해서 배치할 수 있지만, 배선폭W2Y+3α이면, 최소구멍직경의 접속구멍TH11을 2개 배열해서 배치할 수 없다. 이와 같이, 배선폭W2를 갖는 제2층배선M2와 제1층배선M1의 중첩영역의 폭은 배선폭W1을 갖는 제2층배선M2와 제1층배선M1의 중첩영역의 폭보다 크고 또한 2배보다 작게 구성된다.

여기서, 도 28의 경우에는 접속구멍에서의 EM내성을 향상시켜 허용전류의 향상을 도모하는 것을 고려하면, 본 발명의 사상에서 접속구멍에 있어서 제2층배선M2의 폭방향의 길이를 제2층배선M2의 연장방향의 길이보다 길게 하는 것이 고려된다. 그러나, 단지 단순하게 치수의 설정을 정한 것에서는 상기한 매립도체의 박리 등의 문제는 여전히 남게 된다. 한편, 매립도체막의 박리 문제를 고려해서 도 28 의 경우에도 최소구멍직경의 접속구멍TH11을 1개 배치한 것에서는 접속구멍에서의 허용전류값은 도 26의 경우의 허용전류값과 큰 차이가 없어지므로 가장 불리한 구조로 되어 버린다.

그래서, 본 실시예 8 에 있어서는 접속구멍TH12에 있어서의 길이Y2를 길이 X2보다 길게 하지만, 그의 평면적은 최소치수의 접속구멍TH11의 평면적과 거의 동일하게(X1×Y1=X2×Y2)되도록 하고 있다. 즉, 접속구멍TH2에 있어서는 최소치수의 접속구멍TH11의 길이Y1을 길게 해서 길이Y2로 하고, 그 길게 한 분만틈 최소치수의 접속구멍TH1의 길이X1을 짧게 해서 길이X2로 하고 있다.

이것에 의해, 전류집중 완화효과를 유지하면서 또한 접속구멍TH12내에 매립되는 매립도체막의 에칭레이트를 통상의 정방형의 접속구멍TH11과 거의 동일하게 할 수 있다. 이 때문에 EM내성(허용전류값)을 향상시킬 수 있고 또한 매립도체막의 박리의 문제를 회피하는 것이 가능하게 된다.

이와 같이 층간절연막(3)상에 배선폭W1,W2가 다른 여러개의 배선폭W2가 배치될 때 배선폭W1의 접속구멍을 접속구멍TH11로 형성하고, 배선폭W2(2W1-αW2W1)의 접속구멍을 접속구멍TH12로 형성하는 것에 의해 EM내성을 향상시킬 수 있다.

특히 한정되지 않지만, 접속구멍TH12의 길이X2는 예를 들면 0.2 ㎛정도, 길이Y2는 예를 들면 0.5 ㎛정도이다. 접속구멍TH12의 형상은 실제로 전사된 상태에서는 상기와 마찬가지로 둥그스름한 형상으로 된다. 이 도 28 과 같은 접속구멍TH12는 예를 들면 최소선폭의 배선과 전원배선의 접속부에 유효하다.

도 28 에는 서로 평행하게 연장하는 제1층배선M1과 제2층배선M2가 그 쌍방의 중첩영역에 있어서 1개의 접속구멍TH12를 통해서 전기적으로 접속되어 있는 상태가 도시되어 있다. 이 제1층배선M1 및 제2층배선M2의 배선폭W2는 서로 동일하다. 그 이외는 도 28의 경우와 동일하므로 설명을 생략한다.

도 30 에는 서로 수직으로 연장하는 제1층배선M1과 제2층배선M2가 그 쌍방의 중첩영역에 있어서 동일치수의 2개의 접속구멍TH11(도 26 과 동일)을 통해서 전기적으로 접속되어 있는 상태가 도시되어 있다. 2개의 접속구멍TH1은 전류가 흐르는 방향에 대해 직교하는 방향을 따라서 배치되어 있다. 즉, 접속구멍TH11은 제1층배선M1과 제2층배선M2를 전기적으로 접속하는 접속구멍에 있어서 상대적으로 단면적이 큰 제2층배선M2에 흐르는 전류방향과 수직인 면의 면적이 상대적으로 단면적이 큰 제2층배선M2에 흐르는 전류방향과 수평인 면의 면적보다 크게 되도록 배치되어 있다. 이것에 의해, 제1층배선M1과 제2층배선M2의 접속부에 있어서 EM내성을 향상시킬 수 있고, 허용전류값을 향상시키는 것이 가능하게 되어 있다. 또, 이 경우에는 배치되어 있는 접속구멍TH11은 도 26 의 경우와 동일하므로 상술한 접속구멍내에 도체막을 매립하는 프로세스시에 매립도체막이 박리하는 등의 문제도 발생하지 않는다.

이 도 30 에 있어서, 제1층배선M1의 배선폭W0은 도 26 의 경우와 마찬가지로 최소선폭이지만, 제2층배선M2의 배선폭W3은 최소선폭의 2배보다 큰 치수로 되어 있다. 제1층배선M1 및 제2층배선M2에 있어서 배선폭W0, W3은 2개의 접속구멍TH11이 배치되는 부분과 배치되지 않은 부분 모두 동일하고, 그의 전체적인 형상은 폭이 동일한 띠형상으로 되어 있다. 이 제2층배선M2의 배선폭W3은 접속구멍TH11의 길이Y2와 맞춤여유 α, β의 관계에 있어서, W3=2Y1+2α+β의 조건을 만족하도록 설정되어 있다. 이 배선폭W3은 상기한 조건을 만족하면 좋고, 특히 한정되지 않지만 예를 들면 0.8 ㎛정도이다. 또한, 맞춤여유β는 접속구멍TH11 사이의 맞춤여유로서, 맞춤여유 α와 동일하다.

도 31 에는 서로 평행하게 연장하는 제1층배선M1과 제2층배선M2가 그 쌍방의 중첩영역에 있어서 2개의 접속구멍TH11을 통해서 전기적으로 접속되어 있는 상태가 도시되어 있다. 이 제1층배선M1 및 제2층배선M2의 배선폭W3은 서로 동일하다. 그 이외는 도 30의 경우와 동일하므로 설명을 생략한다.

이와 같이 층간절연막(3)상에 배선폭이 W1, W2, W3으로 다른 여러개의 제2층배선M2가 배치될 때, 그 층간절연막(3)에 형성되는 최소구멍직경(기준구멍직경)TH11에 따라 배선폭에 따라서 접속구멍TH11 또는 접속구멍TH11과 거의 동일한 평면적을 갖는 접속구멍TH12를 마련하는 것에 의해, 배선의 EM내성을 향상할 수 있다. 또한, 제2층배선M2의 배선폭이 W3이상인 경우에는 본 발명의 주지(主旨)를 변경하지 않는 범위에서 여러가지 접속구멍TH의 배치가 가능하다.

도 32a 에는 도 30에 있어서 접속구멍TH11을 2개 배치한 것 대신에 장방형상의 접속구멍TH13이 배치되어 있다. 이 경우의 접속구멍TH13은 제2층배선M2의 연장방향과 수직인 방향의 길이Y2 쪽이 제2층배선M2의 연장방향의 길이X2보다 길게 되어 있다. 즉, 접속구멍TH13에 있어서 배선폭이 넓은 제2층배선M2에 흐르는 전류방향과 수직인 면의 면적은 제1층배선M1에 흐르는 전류방향과과 수직인 면의 면적보다 크게 되도록 설정되어 있다.

또, 접속구멍TH13에 있어서의 길이Y3의 길이X3보다 길게 하지만, 그의 평면적은 최소치수의 접속구멍TH11의 평면적과 거의 동일하게 되도록 하고 있다. 즉, 접속구멍TH13에 있어서는 최소치수 접속구멍TH1의 길이Y1 길게 해서 길이Y3으로 하고, 그 길게 한 분만큼 최소치수의 접속구멍TH11의 길이X1을 짧게 해서 길이X3으로 하고 있다.

이들에 의해, 전류집중 완화효과를 유지하면서 또한 접속구멍TH13내에 매립되는 매립도체막의 에칭레이트를 통상의 정방형의 접속구멍TH1과 거의 동일하게 할 수 있으므로, EM내성(허용전류값)을 향상시킬 수 있고 도한 매립도체막의 박리의 문제를 회피하는 것이 가능하게 된다.

특히 한정되지 않지만, 접속구멍TH13의 길이X3은 예를 들면 0.43 ㎛정도, 길이Y3은 예를 들면 0.21㎛정도이다. 접속구멍TH13의 형상은 실제로 전사된 상태에서는 상기한 것과 마찬가지로 둥그스름한 형상으로 된다.

도 32b 에는 서로 평행하게 연장하는 제1층배선M1과 제2층배선M2가 그 쌍방의 중첩영역에 있어서 1개의 접속구멍TH1을 통해서 전기적으로 접속되어 있는 상태가 도시되어 있다. 이 제1층배선M1 및제2층배선M2의 배선폭W3은 서로 동일하다. 그 이외는 도 32a 의 경우와 동일하므로 설명을 생략한다.

도 33은 제1층배선M1의 배선폭W4가 접속구멍TH12을 2개 배열해서 배치할 수 없는 바와 같은 배선폭W3보다 클 때의 배선폭의 예이다. 이 경우, 접속구멍TH11과 TH12를 배열해서 배치하는 것에 의해 EM내성을 향상시킬 수 있다. 또한, 배선폭W4가 접속구멍TH12를 2개 배열해서 배치할 수 있는 배선폭인 경우에는 접속구멍TH12를 2개 배열해서 배치해도 좋은 것은 물론이다.

본 실시예 8 에 의하면, 배선계의 접속부의 EM내성을 향상시킬 수 있고 또한 접속구멍내의 매립도체막의 박리 등의 문제를 회피하는 것이 가능하게 되므로, 반도체집적회로장치의 양품율 및 신뢰성을 향상시키는 것이 가능하게 된다.

다음에, 접속구멍부분에 있어서의 전류밀도분포의 시뮬레이션결과를 도 34~도 36에 의해서 설명한다. 도 34 는 시뮬레이션한 직교배선의 외형사시도이다. 즉, 제1층배선M1과 제2층배선M2는 서로 직교하는 방향으로 연장해서 형성되어 있고, 그의 중첩영역에 접속구멍TH가 배치되고, 그것을 통해서 쌍방의 배선이 전기적으로 접속되어 있는 상태가 도시되어 있다. 제1층배선M1의 폭은 예를 들면 0.6 ㎛정도, 제2층배선M2의 폭은 예를 들면 1 ㎛정도이다.

도 35에는 도 28의 경우에 있어서의 시뮬레이션결과가 도시되어 있다. 빗금부분은 전류밀도분포를 나타내고 빗금농도의 짙음이 전류밀도의 짙음에 대응하고 있다. 도, 도 36 에는 접속구멍의 평면형상이 정방형인 경우에 있어서의 시뮬레이션결과가 도시되어 있다. 도 36 에 있어서는 도 35 와 거의 동일한 전류밀도영역에는 도 35 와 동일한 빗금을 치고 있다. 이 도 35 및 도 36 에서 평면형상이 장방형인 접속구멍 쪽이 평면형상이 정방형인 접속구멍에 비해 전류집중이 완화되어 있는 것을 알 수 있다. 즉, 도 36에는 접속구멍의 끝부에 전류밀도가 높은 영역이 존재하고 있는 것에 반해 도 35 에는 이것에 대응하는 전류밀도가 분포가 존재하고 있지 않다.

도 51 은 본 실시예의 반도체집적회로장치의 주요부단면도이다. MISFET Tr은 소스, 드레인인 한쌍의 n형 반도체영역(10), 게이트절연막(12), 게이트전극(14)를 갖는다. 반도체영역(10)은 기판(1)내에 형성되고, 한쌍의 반도체영역(10) 사이에서 게이트절연막(12)아래의 기판(1)은 채널형성영역으로서 작용한다. 게이트절연막(12)는 기판(1)의 주면상에 형성되고, 게이트절연막(12)상에 게이트전극(14)가 형성된다. 절연막(2)상에 제1층배선M1이 형성되고, 제1층배선M1은 절연막(2)에 형성된 접속구멍THa를 거쳐서 MISFET Tr의 반도체영역(10) 또는 게이트전극(14)에 전기적으로 접속된다. 접속구멍TH내에는 매립도체막M0이 형성된다. 층간절연막(3)상에 제2층배선이 형성되고, 제2층은 층간절연막(3)에 형성된 접속구멍TH6을 거쳐서 제1층배선M1에 전기적으로 접속된다. 접속구멍TH6 내에는 매립도체막M3이 형성된다. 층간절연막(6)상에는 제3층배선 M10이 형성되고 제3층배선M10은 층간절연막(6)에 형성된 절연구멍THc를 거쳐서 제2층배선M2에 전기적으로 접속된다. 접속구멍THc내에는 매립도체막M12가 형성된다. 또한, 절연막(2), 층간절연막(6), (8)은 예를 들면 CMP 등에 의해서 그의 표면이 평탄화되어 있다. 도 26~도 36 을 사용해서 주로 제2층배선M2와 제1층배선M1 사이의 접속구멍TH에 대해서 설명하였지만, 제2층배선M2와 제3층배선M3 사이의 접속구멍TH 등, 제2층배선M2보다 상층의 배선층사이의 접속구멍도 마찬가지로 구성된다.

[실시예 9]

도 37~도 44는 본 발명의 다른 실시예인 반도체집적회로장치의 배선구조를 설명하기 위한 배선의 주요부평면도이다.

본 실시예 9 에 있어서는 배선에 있어서 접속구멍이 배치되는 부분이 다른 부분에 비해 폭넓게(dog bone) 형성되어 있는 경우에 대해서 설명한다. 그 이외는 상기 실시예 8 과 동일하다.

도 37 에는 서로 수직으로 연장하는 제1층배선M1과 제2층배선M2가 그 쌍방의 중첩영역에 있어서 1개의 접속구멍TH11을 통해서 전기적으로 접속되어 있는 상태가 도시되어 있다. 이 경우의 제1층배선M1 및 제2층배선M2는 모두 최소선폭의 배선이며, 그 각각에 있어서 접속구멍TH1이 배치되는 부분의 폭이 배치되지 않은 부분의 폭보다 넓게 되어 있다.

제1층배선M1 및 제2층배선M2의 폭이 넓은 부분의 폭은 상기 실시예 8 에서 설명한 배선폭W0, W1에 상당하고, 이 배선폭W0, W1은 접속구멍TH11의 길이X1, Y1과 맞춤여유 α 의 관계에 있어서 각각 W0=X1+2α, W1=Y1+2α의 조건을 만족하도록 설정되어 있다. 이 배선폭W0, W1은 상기한 조건을 만족하면 좋고, 특히 한정되지 않지만 예를 들면 0.4 ㎛정도이다. 또, 제1층배선M1 및 제2층배선M2의 폭이 가느다란 부분이 배선폭W00, W10은 서로 동일하고, 배선의 폭이 넓은 부분의 배선폭W0, W1과의 관계에 있어서 각각 W00=W0-2α, W10=W1-2α의 조건을 만족하도록 설정되어 있다.

또, 이 경우의 접속구멍TH11은 최소치수의 접속구멍이며, 제2층배선M2의 연장방향의 길이X1과 제2층배선M2의 연장방향과 직교하는 길이Y1이 거의 동일하고, 그 설계상에 있어서 전체적인 형상은 정방형상으로 되어 있다. 길이X1, Y1은 예를 들면 0.32㎛정도이다. 또한, 접속구멍TH11의 형상은 실제로 전사된 상태에서는 상기와 마찬가지로 둥그스름한 형상으로 된다.

도 38 에는 서로 평행하게 연장하는 제1층배선M1과 제2층배선M2가 그 쌍방의 중첩영역에 있어서 1개의 접속구멍TH11을 통해서 전기적으로 접속되어 있는 상태가 도시되어 있다. 그 이외는 도 37의 경우와 동일하므로 설명을 생략한다.

도 39 에는 서로 수직으로 연장하는 제1층배선M1과 제2층배선M2가 그 쌍방의 중첩영역에 있어서 1개의 접속구멍TH12를 통해서 전기적으로 접속되어 있는 상태가 도시되어 있다. 도 39의 경우에도 제1층배선M1 및 제2층배선M2에 있어서 접속구멍TH12가 배치되는 부분의 폭이 배치되지 않은 부분의 폭보다 넓게 되어 있다.

제1층배선M1은 도 37 의 경우와 마찬가지로 최소선폭의 배선이지만, 제2층배선M2의 폭이 넓은 부분의 배선폭W2는 최소선폭보다 크고 또한 최소선폭의 2배보다 작은 치수로 되어있다. 이 제2층배선M2의 폭이 넓은 부분의 배선폭W2는 접속구멍TH12의 길이Y2와 맞춤여유 α의 관계에 있어서 W2=Y2+2α의 조건을 만족하도록 설정되어 있다. 이 배선폭W2는 상기한 조건을 만족하면 좋고, 특히 한정되지 않지만 예를 들면 0.6㎛정도이다. 또 제2층배선M2의 폭이 가느다란 부분의 배선폭W20은 배선의 폭이 넓은 부분의 배선폭W2와의 관계에 있어서 W20=W2-2α의 조건을 만족하도록 설정되어 있다.

또, 이 경우의 접속구멍TH12는 제2층배선M2의 연장방향과 수직인 방향의 길이Y2 쪽이 제2층배선M2의 연장방향의 길이X2보다 길게 되어 있다. 즉, 접속구멍TH12에 있어서 배선폭이 넓은 제2층배선M2에 흐르는 전류방향과 수직인 면적은 제1층배선M1에 흐르는 전류방향과 수직인 면적보다 크게 되도록 설정되어 있다. 이것에 의해, 제2층배선M2측에서의 접속구멍TH12의 EM내성을 향상시킬 수 있어 전류허용값을 향상시키는 것이 가능하게 되어 있다.

또, 본 실시예 9 에 있어서도 본 실시예 8 과 마찬가지로 접속구멍TH12에 있어서 길이Y2를 길이X2보다 길게 하지만, 그의 평면적은 최소치수의 접속구멍TH11의 평면적과 거의 동일하게 되도록 하고 있다. 즉, 접속구멍TH12에 있어서는 최소치수의 접속구멍TH11의 길이Y1을 길게 해서 길이Y2로하고 , 그 길게한 분만큼 최소치수의 접속구멍TH11의 길이X1을 짧게 해서 길이X로 하고 있다. 이것에 의해, 전류집중 완화효과를 유지하면서 또한 접속구멍TH12내에 매립되는 매립도체막의 에칭레이트를 통상의 정방형의 접속구멍TH11과 거의 동일하게 할 수 있다. 이 때문에 EM내성(허용전류값)을 향상시킬 수 있고 또한 매립도체막의 박리의 문제를 회피하는 것이 가능하게 된다.

특히 한정되지 않지만, 접속구멍TH12의 길이X2는 예를 들면 0.2㎛정도, 길이Y2는 예를 들면 0.5㎛정도이다. 접속구멍TH12의 형상은 실제로 전사된 상태에서는 상기와 마찬가지로 둥그스름한 형상으로 된다. 이 도 39와 같은 접속구멍TH12을 예를 들면 최소선폭의 배선과 전원배선의 접속부에 유효하다.

도 40 에는 서로 평행하게 연장하는 제1층배선M1과 제2층배선M2가 그 쌍방의 중첩영역에 있어서 1개의 접속구멍TH12를 통해서 전기적으로 접속되어 있는 상태가 도시되어 있다. 이 제1층배선M1 및 제2층배선M2의 폭이 넓은 부분의 배선폭W2 및 폭이 가느다란 부분의 배선폭W20은 서로 동일하다. 그 이외는 도 39의 경우와 동일하므로 설명을 생략한다.

도 41에는 서로 수직으로 연장하는 제1층배선M1과 제2층배선M2가 그 쌍방의 중첩영역에 있어서 동일치수의 2개의 접속구멍TH11(도 37과 동일)을 통해서 전기적으로 접속되어 있는 상태가 도시되어 있다. 도 41의 경우에도 제1층배선M1 및 제2층배선M2에 있어서 접속구멍TH11이 배치되는 부분의 폭이 배치되지 않은 부분의 폭보다 넓게 되어 있다.

2개의 접속구멍TH11은 제2층배선M2에 흐르는 전류방향에 대해서 직교하는 방향을 따라 배치되어 있다. 즉 접속구멍TH11은 제1층배선M1과 제2층배선M2를 전기적으로 접속하는 접속구멍에 있어서 상대적으로 단면적이 큰 제2층배선M2에 흐르는 전류방향과 수직인 면의 면적이 상대적으로 단면적이 큰 제2층배선M2에 흐르는 전류방향과 수직인 면의 면적보다 크게 되도록 배치되어 있다. 이것에 의해 제1층배선M1과 제2층배선M2의 접속부에 있어서의 EM내성을 향상시킬 수 있으며 허용전류값을 향상시키는 것이 가능하게 되어 있다. 또, 이 경우에는 배치되어 있는 접속구멍TH11은 도 37 의 경우와 동일하므로 접속구멍내에 도체막을 매립하는 프로세스시에 매립도체막이 박리하는 등의 문제도 발생하지 않는다.

이 도 41 에 있어서 제1층배선M1은 도 37 의 경우와 마찬가지로 최소선폭의 배선이지만, 제2층배선M2의 폭이 넓은 부분의 배선폭W3은 최소선폭의 2배보다 큰 치수로 되어 있다. 이 제2층배선M2의 폭이 넓은 부분의 배선폭W3은 접속구멍TH11의 길이Y2와 맞춤여유 α, β의 관계에 있어서 각각 W3=2Y1+ 2α+β의 조건을 만족하도록 설정되어 있다. 이 배선폭W3은 상기한 조건을 만족하면 좋고, 특히 한정되지 않지만 예를 들면 0.8 ㎛정도이다. 또한, 맞춤여유β는 접속구멍TH11사이의 맞춤여유로서, 맞춤여유 α와 동일하다. 또, 제2층배선M2의 폭이 가느다란 부분의 배선폭W30은 폭이 넓은 부분의 배선폭W3과의 관계에 있어서 W30=W3-2α의 조건을 만족하도록 설정되어 있다.

도 42 에는 서로 평행하게 연장하는 제1층배선M1과 제2층배선M2가 그 쌍방의 중첩영역에 있어서 2개의 접속구멍TH11을 통해서 전기적으로 접속되어 있는 상태가 도시되어 있다. 이 제1층배선M1 및 제2층배선M2의 폭이 넓은 부분의 배선폭W3 및 폭이 가느다란 부분의 배선폭W30은 서로 동일하다. 그 이외는 도 41 의 경우와 동일하므로 설명을 생략한다.

도 43 에는 도 42 에 있어서 접속구멍TH1을 2개 배치한 것 대신에 장방형상의 접속구멍TH13이 배치되어 있다. 이 경우의 접속구멍TH13은 제2층배선M2의 연장방향과 수직인 방향의 길이Y2쪽이 제2층배선M2의 연장방향의 길이X2보다 길게 되어 있다. 즉, 접속구멍TH13에 있어서 배선폭이 넓은 제2층배선M2에 흐르는 전류방향과 수직인 면적은 제1층배선M1에 흐르는 전류방향과 수직인 면의 면적보다 크게 되도록 설정되어 있다.

또, 접속구멍TH13에 있어서의 길이Y3을 길이X3보다 길게 하지만, 그이 평면적은 최소치수의 접속구멍TH1의 평면적과 거의 동일하게 되도록 하고 있다. 즉, 접속구멍TH13에 있어서는 최소치수의 접속구멍TH1의 길이Y1을 길게해서 길이Y3으로 하고, 그 길게 한 분만큼 최소치수의 접속구멍TH11의 길이X1을 짧게 해서 길이X3으로 하고 있다.

이들에 의해, 전류집중 완화효과를 유지하면서 또한 접속구멍TH13내에 매립되는 매립도체막의 에칭레인트를 통상의 정방형의 접속구멍TH11과 거의 동일하게 할 수 있으므로, EM내성(허용전류값)을 향상시킬 수 있고 또한 매립도체막의 박리 등의 문제를 회피하는 것이 가능하게 된다.

특히 한정되지 않지만, 접속구멍TH13의 길이X3은 예를 들면 0.43㎛정도, 길이Y3은 예를 들면 0.21㎛정도이다. 접속구멍TH13의 형상은 실제로 전사된 상태에서는 상기한 것과 마찬가지로 둥그스름한 형상으로 된다.

도 44 에는 서로 평행하게 연장하는 제1층배선M1과 제2층배선M2가 그 쌍방의 중첩영역에 있어서 1개의 접속구멍TH13을 통해서 전기적으로 접속되어 있는 상태가 도시되어 있다. 이 제1층배선M1 및 제2층배선M2의 폭이 넓은 부분의 배선폭W3 및 폭이 가느다란 부분의 배선폭W30은 서로 동일하다. 그 이외는 도 43 의 경우와 동일하므로 설명을 생략한다.

이상, 본 발명자에 의해서 이루어진 발명을 실시예에 따라 구체적으로 설명햇지만, 본 발명은 상기 실시예1~5에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러가지로 변경가능한 것은 물론이다.

예를 들면, 상기 실시예 1~5에 있어서는 제1층배선M1과 제2층배선M2을 전기적으로 접속하는 경우를 예로서 설명했지만, 이것에 한정되는 것은 아니고 여러가지로 변경가능하며, 예를 들면 제2층배선과 제3층배선을 전기적으로 접속하는 경우나 제1층배선과 제3층배선을 전기적으로 접속하는 경우에도 본 발명을 적용할 수 있다.

또, 상기 실시예 1~5에 있어서는 배선의 주요부의 상하에 형성된 배리어기능을 자는 도체막을 TiN으로 한 경우에 대해서 설명했지만, 이것에 한정되는 것은 아니고 여러가지로 변경가능하며, 예를 들면 티탄텅스텐(TiW)도는 텅스텐으로 해도 좋다.

또, 상기 실시예 1~9에 있어서는 접속구멍내에 텅스텐을 매립한 경우에 대해서 설명했지만, 이것에 한정되는 것은 아니고 여러가지로 변경가능하며 예를 들면 Al을 매립하는 경우에도 본 발명을 적용할 수 있다.

또, 도 45에 도시한 바와 같이, 매립도체막이 없는 접속구멍구조에 본 발명을 적용해도 좋다. 이 경우, 제1층배선M1은 배리어기능을 가는 도체막M1a상에 주요부를 구성하는 도체막M1d가 적층되어 구성되어 있다. 또, 제2층배선M2는 배리어기능을 갖는 도체막M2a상에 주요부를 구성하는 도체막M2d가 적층되어 구성되어 있다. 접속구멍내에는 텅스텐 등이 매립되어 있지 않다.

또, 주요부를 Cu로 구성하는 배선에도 본 발명을 적용할 수 있다. Cu배선인 경우, Cu의 확산방지를 위해 배선 주위에 텅스텐 등과 같은 배리어막이 피복되어 있다. 따라서, 상기 실시예 1~9와 마찬가지로 접속구멍 또는 그 근방에 있어서 Cu원자의 흐름이 불연속으로 되는 개소가 발생하기 때문이다.

또, 상기 실시예3에 있어서는 접속구멍의 형상을 장방형으로 하였지만, 이것에 한정되는 것은 아니고 여러가지로 변경가능하며, 예를 들면 도 46 에 도시한 접속구멍TH14와 같이 T자형상으로 해도 좋다. 또, 도 47에 도시한 접속구멍TH15와 같이 역L자형상으로 해도 좋다. 또, 도 48 에 도시한 접속구멍TH6과같이 갈고리형상으로 해도 좋다.

또, 도 49 에 도시한 바와 같이, 제1층배선M1과 제2층배선M2의 중첩영역의 대각선상을 따라서 연장하는 형상으로 해도 좋다. 이 경우, 배선폭을 증가시키지 않고 접속구멍TH17에 있어서 전류와 교차하는 면의 면적을 증대시키는 것이 가능하게 되어 있다.

또, 도 50 에 도시한 바와 같이, 상기 실시예 1과 같이 제1층배선M1과 제2층배선M2가 수평으로 배치되어 있는 경우의 예에도 평행사변형상의 접속구멍TH18을 마련해도 좋다. 이 경우에도 배선폭을 증가시키지 않고 접속구멍TH18에 있어서 전류와 교차하는 면의 면적을 증대시키는 것이 가능하게 되어 있다.

본원에 의해서 개시되는 발명 중 대표적인 것에 의해서 얻어지는 효과를 간단히 설명하면 다음과 같다.

1. 본 발명의 반도체집적회로장치에 의하면, 서로 평행한 상하2층의 배선을 전기적으로 접속하는 접속구멍에 있어서 전류가 흐르는 방향과 수직인 면의 면적이 전류가 흐르는 전류 방향과 수평인 면의 면적보다 크게 되도록 한 것에 의해, 접속구멍부분에 있어서 전류를 분산시킬 수 있어서 접속구멍 및 그 근방의 배선부분에 있어서 전류밀도가 국소적으로 고밀도로 되는 것은 억제할 수 있으므로 배선계에 EM내성을 향상시킬 수 있으며 반도체집적회로장치의 신뢰성 및 양품을 향상시키는 것이 가능하게 된다.

2. 본 발명의 반도체집적회로장치에 의하면 서로 교차하는 상하2층의 배선을 전기적으로 접속하는 접속구멍에 있어서 상기 상하2층의 배선중 상대적으로 단면적이 작은 쪽의 배선에 흐르는 전류방향과 교차하는 면의 면적에 비해 상기 단면적이 작은쪽의 배선에 흐르는 전류방향을 따른 면의 면적이 동등하거나 또는 그 이상으로 되도록 한 것에 의해, 접속구멍부분에 있어서 전류를 양호하게 분산시킬 수 있어 접속구멍 및 그 근방의 배선부분에 있어서 전류밀도가 국소적으로 고밀도로 되는 것은 억제할 수 있으므로 배선계에 EM내성을 향상시킬 수 있으며 반도체집적회로장치의 신뢰성 및 양품을 향상시키는 것이 가능하게 된다.

3. 본 발명의 반도체집적회로장치에 의하면, 서로 교차하는 상하2층의 배선을 전기적으로 접속하는 접속구멍의 배치영역에 있어서는 상기 상하2층의 배선이 서로 평행하게 중첩하도록 한쪽 배선의 선단부를 다른쪽의 배선의 연장방향으로 연장시키고 또한 상기 접속구멍을 상기 배선에 상기 배선에 흐르는 전류방향과 교차하는 면의 면적이 상기 배선에 흐르는 전류방향을 따른 면의 면적보다 크게 되도록 배치한 것에 의해, 상기 1의 효과가 얻어지고 또한 접속구멍의 설계 및 배치를 용이하게 하는 것이 가능하게 된다.

4. 본 발명의 반도체집적회로장치에 의하면 서로 평행한 상하2층의 배선의 중첩영역의 폭이 최소배선폭보다 크고 최소배선폭의 2배보다 작은 경우에는 상기 접속구멍에 있어서 상기 배선에 흐르는 전류방향과 교차하는 면의 면적이 상기 접속구멍에 있어서 상기배선에 흐르는 전류방향을 따른 면의 면적보다 크게 되도록 상기 접속구멍에 있어서의 상기 배선의 폭방향을 따른 길이를 상기 접속구멍에 있어서의 상기 배선의 긴쪽방향을 길게 한 것에 의해, 상기 접속구멍부분에 있어서 전류를 양호하게 분산시킬 수 있어 접속구멍 및 그 근방의 배선부분에 있어서 전류밀도가 국소적으로 고밀도로 되는 것은 억제할 수 있으므로 배선계에 EM내성을 향상시킬 수 있으며 반도체집적회로장치의 신뢰성 및 양품을 향상시키는 것이 가능하게 된다.

5. 본 발명의 반도체집적회로장치에 의하면, 서로 교차하는 상하2층의 배선의 중첩영역의 폭이 최소배선폭보다 크고 최소배선폭의 2배보다 작은 경우에는 상기 접속구멍에 있어서 상기 배선에 흐르는 전류방향과 교차하는 면의 면적이 상기 접속구멍에 있어서 상기에 배선에 흐르는 전류방향을 따른 면의 면적보다 크게 되도록 상기 접속구멍에 있어서의 상기 배선의 폭방향을 따른 길이를 상기 접속구멍에 있어서의 상기 배선의 긴쪽방향을 길게 한 것에 의해, 접속구멍부분에 있어서 전류를 양호하게 분산시킬 수 있어 접속구멍 및 그 근방의 배선부분에 있어서 전류밀도가 국소적으로 고밀도로 되는 것은 억제할 수 있으므로 배선계에 EM내성을 향상시킬 수 있으며 반도체집적회로장치의 신뢰성 및 양품을 향상시키는 것이 가능하게 된다.

6. 본 발명의 반도체집적회로장치에 의하면, 상기 접속구멍을 포함한 동일평면내의 접속구멍의 평면적이 모두 거의 동일한 것에 의해 상기 4 등의 효과에 부가해서 동일평면내의 접속구멍을 도체막으로 매립하는 프로세스에 있어서의 도체막의 제거공정(평탄화공정)시에 모든 접속구멍에 있어서 도체막의 제거량을 거의 균일하게 할 수 있고, 또 동일평면내의 접속구멍내에 도체막을 매립하는 경우에 모든 접속구멍에 있어서 도체막의 성막속도를 거의 균일하게 할 수 있다. 이 때문에, 예를 들면 상기 도체막의 제거량이 접속구멍마다 불균일하게 되는 것에 기인해서 소정의 접속구멍내의 도체막이 박리해 버리는 문제를 회피하는 것이 가능하게 된다. 따라서, 반도체집적회로장치의 신뢰성 및 양품율을 향상시키는 것이 가능하게 된다.

7. 본 발명의 반도체집적회로장치에 의하면, 상기 1~6에 있어서, 접속구멍 및 상기 배선의 주요부의 재료와는 다른 재료로 이루어지는 도체막을 거쳐서 상층 및 하층배선의 주요부의 재료 사이를 전기적으로 접속하고 있음므로, EM내성을 향상시킬 수 있으며 반도체집적회로장치의 신뢰성을 향상시킬 수 있다.

Claims (22)

1. 상하2층, 상기 상하2층 사이에 형성된 절연막 및 상기 절연막에 형성됨과 동시에 상기 상하2층의 배선 사이를 전기적으로 접속하는 접속구멍을 갖는 반도체집적회로장치로서,

   상기 상층배선의 제1 배선은 상기 제1 배선에 흐르는 전류방향과 교차하는 방향으로 제1 길이를 갖는 제1 접속구멍을 통해서 하층배선에 전기적으로 접속하도록 구성되고,

   상기 제1 길이는 상기 절연막에 형성되는 접속구멍의 기준구멍직경으로 구성되고,

   상기 상층배선의 제2 배선은 상기 제2 배선과 상기 하층배선의 중첩영역의 폭이 상기 제1 배선과 상기 하층배선의 중첩영역의 폭보다 크고 또한 2배보다 작게 되도록 구성되고,

   상기 제2 배선은 상기 제2 배선에 흐르는 전류방향과 교차하는 방향으로 상기 제1 길이보다 큰 제2 길이를 갖는 제2 접속구멍을 통해서 하층배선에 전기적으로 접속되는 반도체집적회로장치.
2. 제 1 항에 있어서,

   상개 배선의 주요부의 재료와는 다른 재료로 이루어지는 도전막과 상기 접속구멍을 거쳐서 상기 상층배선의 주요부와 상기 하층배선의 주요부는 전기적으로 접속되는 반도체집적회로장치.
3. 제 1 항에 있어서,

   상기 도전막은 상기 접속구멍내에 매립되어 있는 반도체집적회로장치.
4. 제 2 항 도는 제 3 항에 있어서,

   상기 도전막은 티탄계의 제 1 도전막과 텅스턴계의 제 2 도전막으로 구성되는 반도체집적회로장치.
5. 제 1 항 ~ 제 4 항중의 어느 한 항에 있어서,

   상기 제 1 접속구멍의 상기 제 1 길이와 교차하는 방향의 길이는 상기 제 2 접속구멍의 상기 제2의 길이와 교차하는 방향의 길이보다 크게 구성되는 반도체집적회로장치.
6. 제 1 항 ~ 제 4 항중의 어느 한 항에 있어서,

   상기 제1 접속구멍의 평면적과 상기 제2 접속구멍의 평면적은 동일한 반도체집적회로장치.
7. 제 1 항 ~ 제 4 항중의 어느 한 항에 있어서,

   상기 제 1 배선에 흐르는 전류방향은 상기 제 1 배선에 연장하는 방향과 평행하고,

   상기 제 2 배선에 흐르는 전류방향은 상기 제 2 배선에 연장하는 방향과 평행한 반도체집적회로장치.
8. 상하2층의 배선과 상기 상하2층의 배선을 전기적으로 접속하는 접속구멍을 갖는 반도체집적회로장치로서,

   상기 상층배선의 제1 배선은 상기 상층배선의 최소배선폭을 가짐과 동시에 상기 제 1 배선에 흐르는 전류방향과 교차하는 방향으로 제1 길이를 갖는 제1 접속구멍을 통해서 하층배선에 전기적으로 접속하도록 구성되고,

   상기 상층배선의 제2 배선은 상기 상하 2 층의 중첩영역의 폭이 상기 상층배선의 최소배선폭보다 크고 도한 최소배선폭의 2배보다 작게 되도록 구성되고,

   상기 제2 배선은 상기 제2 배선에 흐르는 전류방향과 교차하는 방향으로 상기 제1 길이보다 큰 제2 길이를 갖는 제2 접속구멍을 통해서 하층배선에 전기적으로 접속되는 반도체집적회로장치.
9. 제 9 항에 있어서,

   상기 배선의 주요부의 재료와는 다른 재료로 이루어지는 도전막과 상기 접속구멍을 거쳐서 상기 상층배선의 주요부와 상기 하층배선의 주요부는 전기적으로 접속되는 반도체집적회로장치.
10. 제 8 항 또는 제 9 항에 있어서,

    상기 제 1 접속구멍의 평면적과 상기 제 2 접속구멍의 평면적은 동일하고, 상기 도전막은 상기 접속구멍내에 매립되어 있는 반도체집적회로장치.
11. 서로 평행하게 배치된 상하2층의 배선의 중첩영역에 배치되고 상기 상하2층의 배선을 전기적으로 접속하는 접속구멍에 있어서 상기 배선에 흐르는 전류 방향과 교차하는 면의 면적이 상기 배선에 흐르는 전류 방향을 따른 면의 면적보다 크게 되도록 상기 접속구멍을 마련한 반도체집적회로장치.
12. 제 11 항에 있어서,

    상기 접속구멍에 있어서 상기 배선의 폭방향을 따른 길이를 상기 접속구멍에 있어서의 상기 배선의 긴쪽방향을 따른 길이보다 길게 한 반도체집적회로장치.
13. 제 11 항에 있어서,

    상기 접속구멍은 상기 배선의 폭방향을 따라서 배치되는 여러개의 접속구멍으로 구성되는 반도체집적회로장치.
14. 제 11 항 ~ 제 13 항중의 어느 한 항에 있어서,

    상기 접속구멍내에 상기 배선의 주요부의 재료와는 다른 재료로 이루어지는 도체막 또는 알루미늄합금이 매립되어 있는 반도체집적회로장치.
15. 서로 평행하게 배치된 상하2층의 배선의 중첩영역에 배치되고 상기 상하2층의 배선을 전기적으로 접속하는 접속구멍에 있어서, 상기 배선에 흐르는 전류 방향과 교차하는 방향의 길이가 상기 배선에 흐르는 전류방향을 따른 방향의 길이보다 길게 되도록 상기 접속구멍을 마련한 반도체집적회로장치.
16. 제 15 항에 있어서,

    상기 접속구멍은 상기 배선의 폭방향을 따라서 배치되는 여러개의 접속구멍으로 구성되는 반도체집적회로장치.
17. 제 15 항에 있어서,

    상기 접속구멍내에 상기 배선의 주요부의 재료와는 다른 재료로 이루어지는 도체막 또는 알루미늄합금이 매립되어 있는 반도체집적회로장치.
18. 서로 교차하는 상하2층의 배선의 중첩영역에 배치되고 상기 상하2층의 배선을 전기적으로 접속하는 접속구멍을 갖는 반도체집적회로장치로서,

    상기 접속구멍에 있어서 상기 상하2층의 배선중 상대적으로 단면적이 작은 쪽의 배선에 흐르는 전류방향을 따른 면의 면적이 상기 상대적으로 단면적이 작은쪽의 배선에 흐르는 전류방향과 교차하는 면의 면적과 동등하거나 또는 그 이상으로 되도록 상기 접속구멍을 마련한 반도체집적회로장치.
19. 제 18 항에 있어서,

    상기 접속구멍에 있어서 상기 상하2층의 배선중 상대적으로 단면적이 큰쪽의 배선의 폭방향을 따른 길이를 상기 접속구멍에 있어서 상기 상대적으로 단면적이 큰 쪽의 배선의 긴쪽방향을 따른 길이보다 길게 한 반도체집적회로장치.
20. 제 18 항에 있어서,

    상기 접속구멍은 상기 상하2층의 배선 중 상대적으로 단면적이 큰쪽의 배선의 폭방향을 따라 배치되는 여러개의 접속구멍으로 구성되는 반도체집적회로장치.
21. 제 18 항에 있어서,

    상기 접속구멍내에 상기 배선의 주요부의 재료와는 다른 재료로 이루어지는 도체막 또는 알루미늄합금이 매립되어 있는 반도체집적회로장치.
22. 서로 교차하는 상하2층의 배선의 중첩영역에 배치되고 상기 상하2층의 배선을 전기적으로 접속하는 접속구멍을 갖는 반도체집적회로장치로서,

    상기 상하2층의 배선의 중첩영역에 있어서는 상기 상하2층의 배선 중 한쪽배선의 선단부를 다른쪽의 배선의 연장방향과 평행하게 되도록 연장시켜서 쌍방의 배선을 중첩시키고 또한 상기 접속구멍에 있어서 상기 배선에 흐르는 전류방향과 교차하는 면의 면적이 상기 접속구멍에 있어서 상기 배선에 흐르는 전류방향을 따른 면의 면적보다 크게 되도록 상기 접속구멍을 마련한 반도체집적회로장치.