KR19980042229A - 집적 회로 절연체 및 그 제조 방법 - Google Patents

집적 회로 절연체 및 그 제조 방법 Download PDF

Info

Publication number
KR19980042229A
KR19980042229A KR1019970058897A KR19970058897A KR19980042229A KR 19980042229 A KR19980042229 A KR 19980042229A KR 1019970058897 A KR1019970058897 A KR 1019970058897A KR 19970058897 A KR19970058897 A KR 19970058897A KR 19980042229 A KR19980042229 A KR 19980042229A
Authority
KR
South Korea
Prior art keywords
metal
polymer
fluorinated
deposition
oxide
Prior art date
Application number
KR1019970058897A
Other languages
English (en)
Inventor
켈리제이. 테일러
모나 에이자
Original Assignee
윌리암비.켐플러
텍사스인스트루먼츠인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리암비.켐플러, 텍사스인스트루먼츠인코포레이티드 filed Critical 윌리암비.켐플러
Publication of KR19980042229A publication Critical patent/KR19980042229A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 금속 라인 (112-120) 간에 파릴렌 (142)의 플루오르화 (공)중합체를 지닌 인터메탈 수준 유전체, 및 (공)중합체의 플루오르화를 수반하는 (공)중합체의 증기 증착 방법에 관한 것이다.

Description

집적 회로 절연체 및 그 제조 방법
함께 출원된 하기 특허 출원은 관련 발명을 개시한다. 본 출원은 본 출원인의 양수인에게 양도한다.
본 발명은 반도체 소자, 더 구체적으로는 집적 회로 절연체 및 그 제조 방법에 관한 것이다.
집적회로는 통상적으로 실리콘 기판에 형성된 소스 (source)/드레인 (drain)을 갖는, 전계 효과 트랜지스터, 및 기판 상의 절연 게이트와 레벨로 형성된 다중 적층 금속 (또는 폴리실리콘) 상호 접속부를 포함한다. 절연층은 게이트/소스/드레인과 제1 금속 레벨 (프리메탈(premetal) 유전체)로 부터 형성된 상호 접속부 사이에 위치하고, 또한 연속되는 금속 레벨 (인터메탈(Intermetal) 레벨 유전체) 사이에 위치한다. 금속 (또는 폴리실리콘)으로 충전된 절연층 중의 수직 비아 (via)는 인접한 금속 레벨에 형성된 상호 접속부 사이 및 게이트/소스/드레인과 제1 금속 레벨 상호 접속부 사이를 연결시킨다. 각 절연층은 금속 레벨의 상호 접속부 또는 게이트의 울퉁불퉁한 형상을 덮어야하는데, 이는 동일 금속 레벨에서 밀접한 간격으로 위치하고 있는 접속부 사이의 갈라진 틈을 포함한다. 또한, 절연층의 유전 상수는 동일 금속 레벨 및 인접한 상부층과 하부층 금속 레벨에서 간격이 인접한 상호 접속부 사이의 용량성 결합을 제한할 정도로 낮아야한다.
울퉁불퉁한 형상 위에 절연층을 형성하기 위한 다양한 접근 방법이 개발되어 왔는데, 이는 모두 이산화(산화)규소형 절연체를 형성하는 것으로서, 증착된 보로포스포실리케이트 글래스 (BPSG)의 재유동, 통상적으로 실록산인 스핀-온 글래스 (SOG)의 사용, 테트라에톡시실란 (TEOS)를 사용하여 플라즈마 증진된 화학 증착 (PECVD)으로 증착시키면서 스퍼터링, 증착된 글래스 및 스펀-온 (spun-on) 평면화 광저항체 축적물(stack)의 에칭백(etching back), 및 화학 기계적 연마 (CMP)이 있다.
이러한 모든 방법들은 이산화규소가 비교적 높은 유전 상수, 대략 약 3.9인 것을 비록한 문제를 수반한다. 이는 상호 접속부를 밀접하게 패킹시키면서 용량성 결합을 낮게 유지시키는 것을 제한다.
문헌 [락스만 (Laxman), 낮은ε유전성: CVD 플루오르화 이산화규소, 18 Semiconductor International 71 (1995년 5월)]dpsms 이산화규소 보다 유전 상수가 낮은 인터메탈 레벨 유전체로서 사용하기 위한 플루오르화 이산화규소에 관한 보고가 요약되어 있다. 특히, 사플루오르화규소(SiF4), 실란(SiH4) 및 산소(O2)원 기체를 사용하는 PECVD는 10% 이하의 불소를 갖고 유전 상수 범위가 3.0 내지 3.7인 SiOXFY를 증착시킬 수 있다. 그러나, 이 유전 상수도 여전히 상호 접속부의 패킹 밀도를 제한한다.
유기 중합체 절연체는 낮은 유전 상수 절연체에 대한 다른 접근 방법을 제공한다. 화학 증착 (CVD)에 의한 형성은 간격이 밀접한 상호 접속부 사이의 틈을 충전시킨다. 일부 집적 회로 제조 방법은 이미 보호성적 상부 코팅으로서 폴리이미드를 포함한다. 그러나, 폴리이미드는 유전 상수가 약 3.2-3.4이고 인터메탈 레벨 유전체로서 사용되는 경우 후속 과정을 방해하는 물에 대한 흡수 친화성을 갖는다는 문제가 있다. 긍정적인 측면으로는, 약 500℃ 이하의 온도에는 견딜 수 있다는 것이다.
파릴렌(parylene)은 하기 구조를 갖는 폴리-파라-크실리렌군의 일반명이다.
이들 중합체는 유전 상수 (예: 2.35-3.15)와 수친화성이 낮은 열경화성 중합체 계의 열에 속하고, 용매 및 고온 경화 없이 증기로부터 고르게 증착될 수 있다. 지방족 탄소 상에 수소를 갖는 파릴렌은 N2분위기 하 온도 약 400℃ 이하에서 사용될 수 있는 반면, 지방족 과플루오르화는 사용 온도를 약 530℃까지 상승시킨다.
유 (You) 등의 문헌 [전구체로부터 파릴렌 막의 증착, Chemical Perspectives of Microelectronic Materials III, Materials Research Society Symposium Proceedings, 1992년 11월 30일]에는 액체 디브로모테트라-풀루오로-p-크실렌 전구체를 출발 물질로 사용한 후, 350℃에서 전구체를 전환시켜 -15℃, 기판 상에서 흡착 중합하는 활성 단량체로 만드는 플루오르화 파릴렌의 제조 방법이 개시되어 있다. 반응은 다음과 같다.
유 등은 디알데히드 (테레프탈알데히드)로부터 전구체를 합성한다.
또한, 표준 할로겐화 방법을 사용하여 벤젠 고리를 (부분적으로) 플루오르화시킬 수 있다. 이러한 플루오르화는 유전 상수를 낮추고 사용 온도를 상승시킬 것이다.
또한, 활성 단량체의 이량체를 사용하여 중간 생성물로서 파릴렌 막을 증착시킬 수 있다 (유 및 돌비에르 (Dolbier) 등, 미국 특허 제5210341호 참조).
그러나, 이 플루오르화 파릴렌법은 비효율적인 전구체 제조 및 전구체가 시판되지 않는 등의 문제가 있다.
본 발명은 상기 문제를 극복하고, 증착 후, 플루오르화된 간단한 전구체로 부터 중합체 막을 간단히 증기 증착시키는 것이다. 본 발명은 막을 증착시킨 후, 막을 직접 플루오르화시켜 플루오르화 파릴렌 및 관련 중합체와 공중합체 막을 2단계로 형성하는 것에 관한 것이다.
도 1a-e는 바람직한 제1 실시 태양 및 제조 방법의 단계를 설명하는 정면 단면도.
도 2는 증착 장치의 도면.
도 3는 바람직한 제2 실시 태양 및 제조 방법의 단계를 설명하는 도면.
도 4a-c는 바람직한 제2 실시 태양의 연속 적용법을 나타내는 도면.
도 5a-d는 세번째 바람직한 실시 태양의 연속 적용법을 설명하는 도면.
매봉(imbeded) 중합체의 바람직한 실시 태양
도 1a-e는 집적 회로 제작 과정에서 금속 라인들 사이에 절연 유전체를 형성하는 방법에 대한 바람직한 제1 실시 태양을 설명하는 정면 단면도이다. 구체적으로, 부분적으로 제작된 도 1a의 회로로 시작하는데, 이 회로는 폴리실리콘 게이트 (104), 실리콘 기판 (102)와 프리메탈 레벨 유전체 (PMD) (110) 사이에 놓인 필드 산화물 (106), PMD (110) 상의 금속 라인들 (112-120), 및 PMD (110)을 통과하는 금속 충전된 비아 (122 및 124)를 포함한다. PMD (110)은 이산화규소일 수 있고, 붕소 및 인과 같은 도핑 물질을 함유하여 BPSG를 형성할 수 있고, 도핑 물질은 유동성 이온을 포획하는데 도움을 준다. 실제로 PMD (110)은 게이트 및 비도핑된 산화물 상의 BPSG와 접촉하는 비도핑된 이산화규소를 함유하는 적층 구조일 수 있다. 금속 라인들은 상하에 TiN이 피복된 알루미늄으로 이루어질 수 있다. 금속 라인들 (112-120)은 폭이 0.25-0.5 ㎛이고, 높이가 0.5 ㎛이며, 라인 (112-116)과 라인 (118-120) 간의 간격은 0.25-0.5 ㎛이다. 따라서 금속 라인들 간의 절연체의 유전 상수는 용량성 결합을 제한할 수 있도록 작아야 한다.
도 1b에서와 같이 PMD (110) 및 금속 라인들 (112-120) 상에 두께 0.15-0.25 ㎛의 파릴렌층 (130)을 고르게 증착시킨다. 금속 라인들 (112 및 114) 사이에 나타나있는 바와 같이 증착이 최소 간격의 상부에서 조여짐에 따라 기공기 발생할 수 있음이 주목된다. 또한, 일부 최소 간격은 금속 라인들 (114 및 116) 간에 나타난 바와 같이 완전히 채워지지 않을 수 있다.
도 2에 나타난 바와 같이 증착은 시스템 (200)과 같은 저압력(약 13 밀리토르) 증착계에서 일어난다. 시스템 (200)은 별법의 실시 태양에서 사용될 수 있는 공중합체 증착을 위한 용량을 갖고, 더 간단한 시스템이 바람직한 제1 실시 태양을 위해 사용될 수 있다. 시스템 (200)은 두개의 밸브 입구를 갖는 증착 챔버 (202)를 포함하는데, 하나는 바람직한 실시 태양에서 사용되지 않는 공단량체 증기를 위한 것이고, 하나는 챔버 (204)에서 승화된 후 노 (206)에서 단량체로 부서진 이량체로부터 유도된 파릴렌 단량체를 위한 것이다. 파릴렌 이량체는 실온에서 고체이고, 약 13 밀리토르의 증기압 하 함께 120℃에서 승화될 수 있다. 표면에서 증기 응축 또는 중합이 일어나지 않도록 120℃를 초과하는 온도에서 연결 파이핑 및 증착 챔버 (202)를 유지한다. 기판 (102)를 약 -25℃로 냉각시키고, 단량체를 노출된 표면 상에서 중합시켜서 비치환된 파릴렌 (PA-N) 막을 고르게 증식시킨다. 가열된 크래커의 온도는 약 660℃일 수 있다. 기판 (102)는 증기 응축 또는 중합이 일어나기에 충분히 낮은 온도로 단량체에 노출된 표면일 뿐이다. 전체 반응은 다음과 같다.
다음으로, 대략 50-100 밀리토르의 압력 하 실온에서 약 40-60분 동안 중합체가 도포된 기판을 5%의 불소 (F2) 및 95%의 헬륨 (희석제)의 흐름에 노출시킨다. 불소는 다음과 같은 반응에 의해 파릴렌 막 (130) 내의 지방족 및(또는) 방향족 수소와 직접 치환된다.
또는
(상기 식 중, X는 H 또는 F임)
플루오르화 반응은 증착된 파릴렌 막 (130)의 유전 상수가 약 2.7인 것과 비교할 때, 유전 상수가 약 2.3-2.4인 방향족, 지방족 및 비플루오르화 잔기의 랜덤 공중합체 막 (140)을 형성한다. 또한, 플루오르화 반응은 플루오르화 정도에 따라 막의 부피(두께)를 대략 20-40% 증가시킨다. 이 부피 증가는 최소 간격에서 빈기공 및 갭을 메꾸어서 기공 형성의 증착 문제를 해소한다. 실제로 불소는 중합체 내로 분산되고 반응 생성물, 주로 HF는 중합체 외부로 분산되며 펌핑 제거된다. 약 400℃에서 어닐링은 잔존하는 휘발 물질을 제거하고, 막 (140)을 10%만큼 수축시킨다. 후속되는 어닐링은 추가의 수축을 일으키지 않는다.
플루오르화 중합체 (140)을 형성한 후, 중합체 (140)을 불소-산소 기재 플라즈마로 이방성 에칭백시켜서 중합체가 인접 금속 라인 사이의 공간 및 가능하면 측벽 상에 남아있도록 한다 (에칭백된 중합체 영역 (142)를 나타낸 도 1d 참조).
이어서, 플라즈마 증진된 CVD에 의해 두꺼운 산화물층 또는 플루오르화 산화물층 (1 mm 초과)를 증착시킨다. 마지막으로, CMP를 사용하여 증착된 산화물을 평탄화하고 도 1e에 도시된 바와 같이 평면화된 산화물 (150)이 되도록 한다. 비아는 산화물 (150) 및 비아를 통해 금속 배선 (112-120) 아래까지 접속된 산화물 (150) 상에 형성된 금속 배선의 다른 층에서 형성될 수 있다. 이로서 금속 배선 및 (플루오르화) 산화물 (150) (플루오르화 산화물의 유전 상수는 약 3.5)에 인접한 플루오르화 중합체 (142)로 이루어진 IMD를 완성한다. 이(2) 성분 IMD는 여기서 금속 라인이 가장 인접해있는 가장 중요한 영역에서 매우 낮은 유전성 중합체를 갖는다.
플루오르화 정도는 파릴렌 막을 플루오르화 환경에 노출시키는 시간을 증가시키거나 또는 온도를 증가시키는 방법에 의해 각 벤젠 고리 상에서는 4개 이하의 불소 그리고 연속적 벤젠 고리 사이에 있는 탄소 2개에서는 4개 이하의 지방족 불소로 치환시키도록 조절하여 과플루오로화 파릴렌 중합체를 형성하도록 조절할 수 있다. 플루오르화 온도는 35℃ 미만이고, 압력은 약 1기압 미만인 것이 편리하다. 플루오르화 시간은 온도와 압력 뿐만 아니라 막 두께, 목적하는 플루오르화 정도에 따라 변한 것이다. 완전히 플루오르화된 과플루오로 중합체는 상당히 반응성이 매우 높고, 따라서 가능한 총 영역(각 벤젠 고리 상의 4개 및 연속 고리 사이의 4개의 지방족)의 약 60-70%만이 플루오르화되는 것이 바람직하다.
플루오르화의 정도는 탄소 대 불소의 몰비율 또는 탄소 대 수소의 몰비율을 측정함으로써 결정할 수 있다. 불소의 치환은 다소 무작위적이고, 따라서 몰비율은 통상적으로 중합 시에 플루오르화 단량체를 사용하는 경우에서 얻어지는 8/5와 같은 정확한 분율은 아닐 것이다. 예를 들어, 플루오르화된 탄소수 4개의 지방족을 갖는 단량체를 사용한다면, 탄소 대 불소의 몰비율은 8/4가 될 것이다.
전구체 제조
파릴렌 이량체는 1 g 당 $1 미만의 가격으로 시판되고 있다.
공중합체 변화
중합체를 증착한 후 플루오르화시키는 방법의 바람직한 실시 태양은 또한 파릴렌이외의 중합체의 경우에도 사용될 수 있는데, 이러한 중합체는 스스로 플루오르화될 수 있거나 또는 플루오르화되지 않을 수 있는 다른 단량체와 파릴렌의 공중합체를 포함한다. 실제로 하나 이상의 단량체는 부분적으로 플루오르화될 수 있고, 증착 후 플루오르화는 막을 팽윤시키고 유전 상수를 낮춘다.
블랭킷 중합체의 바람직한 실시 태양
도 3은 IMD 제작 방법에 대한 바람직한 제2 실시 태양을 나타낸다. 구체적으로, 도 1a-b에 나타난 바와 같이 제1 실시 태양에서와 같이 시작하고, 금속 라인 (112-120) 상에 파릴렌 중합체 (130)를 증착시킨다. 이어서, 도 1c에 나타나 있는 바와 같이 중합체 (130)을 플루오르화하여 플루오르화 중합체 (140)을 형성한다.
이어서, 플루오르화 중합체 (140) 상에 두께 약 1 ㎛의 (플루오르화) 산화층 (150)을 증착시킨다. 이어서, 산화물 (150)을 CMP로 평탄화한다 (도 3 참조). 다시 플라즈마 증진된 TEOS에 의해 산화물을 증착시킬 수 있고, 금속 라인 및 평탄화된 산화물 (150) (플루오르화 산화물에 대한 유전 상수 3.5 또는 비도핑된 산화물에 대한 유전 상수 4.0)에 인접한 플루오르화 파릴렌 중합체 (140) (유전 상수 2.3-2.4)로 이루어진 인터메탈 레벨 유전체를 완성한다. 따라서, IMD는 보다 중요한 영역에 유전 상수가 매우 낮은 중합체를 갖고, 평면 산화물 레벨의 강성은 배선을 형성한다. 또한, 산화물 (150)을 통과하는 수직 비아 및 플루오르화 중합체 (140)은 인터메탈 레벨 사이의 접속부를 제공할 것이다.
다중 금속층의 바람직한 실시 태양
도 4a-c는 연속적인 2개의 금속 레벨을 위하여 IMD의 바람직한 제1 실시 태양을 2회 연속 적용하는 것을 나타낸다. 특히, 도 4a는 파릴렌 (430)이 절연체 (402) 상의 금속 라인 (412-420) 위에 고르게 증착된 후, 플루오르화되고 어닐링된 것을 나타낸다. 금속 라인 (414-420)은 폭이 약 0.25 ㎛이고, 높이가 0.7 ㎛이며, 간격이 0.25 ㎛이고, 금속 라인 (412)는 폭이 약 0.4 ㎛이고, 수직 비아 접속하기 위해 금속 라인이 확장되어 있다. 또한, 금속은 상부와 하부에 모두 TiN과 같은 물질이 피착된 알루미늄일 수 있다.
도 4b는 중합체 (432)를 에칭백하여 밀접한 간격의 둔 금속 라인 사이를 메꾸고 다른 라인들 상에 측벽을 형성한 것을 나타낸다. 도 4b는 또한 금속 라인들 및 중합체를 약 0.7 ㎛의 두께로 덮고 있는 평탄화된 산화물 (450)을 나타낸다. 산화물 (450)을 플라즈마 증진에 의해 증착시키고, 이어서 CMP를 수행하여 평탄화 시킨다.
도 4c는 금속 충전된 비아 (452)가 산화물 (450) 상의 다른 제2 레벨 금속 라인 (464-470)과 함께 제2 레벨 금속 라인 (462)까지 산화물 (450)을 통하여 제1 레벨의 금속 라인 (412)을 연결시킨 것을 나타낸다. 다시, 파릴렌이 증착되고, 플루오르화되고 어닐링된 에칭백된 중합체 (482)를 밀접한 간격의 금속 라인 (462-470) 사이에 충전시키고, 다른 라인들 상에 측벽 스페이서를 형성하고, 평탄화된 산화물 (490)은 제2 레벨 금속 라인을 덮는다. 금속 충전된 비아 (492)는 제2 레벨 금속 라인 (470)을 나중에 산화물 (490) 상에 형성되는 제3 레벨 금속 라인 (도시되지 않음)과 연결시킨다. 금속 충전된 비아 (452 및 492)는 제1 포토리소그래피 패터닝 및 산화물의 에칭 후, 블랭킷 증착과 에칭백 또는 선택적 증착을 통해 텅스텐으로 충전하거나, 또는 중첩 금속 라인에 대한 CVD 알루미늄 또는 알루미늄 재흐름에 의해 형성될 수 있다. 금속 라인들은 블랭킷 금속 증착, 이어서 포토리소그래피 패터닝 및 이방성 에칭에 의해 형성된다.
중합체 재충전의 바람직한 실시 태양
도 5a-d는 연속적인 2개의 금속 레벨을 위하여 IMD의 바람직한 제3 실시 태양을 2회 연속 적용한 것을 나타내는 정면 단면도이다. 실제로 도 5a는 절연체 상 (510)의 금속 라인 (512-520) 및 금속 라인 상에 놓인 평탄화된 (플루오르화) 산화물 (530)을 나타낸다. 금속 라인 (514, 516, 518 및 520)은 최소 줄간격, 약 0.25 ㎛의 폭 및 약 0.7 ㎛의 높이를 갖는 반면, 금속 라인 (512)는 비아와 일직선상에 있도록 폭이 약 0.4 ㎛만큼 증가된 것을 나타낸다. 금속 라인쌍 (514-516 및 518-520)에서 금속 라인 사이의 간격은 최소, 약 0.25 ㎛이나, 다른 간격은 더 크다. 금속 라인은 블랭킷 증착, 이어서 포토리소그래피 패터닝에 의해 형성되고, 금속은 알루미늄에 피착될 수 있다.
최소 금속 라인 간격을 포토리소그래피적으로 위치시키고, 최소 간격에서 산화물 (530)을 에칭시킨다. 에칭은 이방성 플라즈마 에칭이거나 또는 금속에 대해 선별적일 수 있고, 금속 라인을 측면 에치스탑(etchstop)으로 사용할 수 있다. 하부 절연체 (510)으로 오버에치(overetch)시킬 수 있고 금속 라인들 사이의 가장자리 필드 (fringing field)를 억제할 것이다.
산화물을 에칭한 후, 파릴렌 중합체 (540)을 상기된 바와 같이 고르게 증착시킨다. 증착 두께가 고르게 약 0.125 ㎛ 이상이므로 가능한 기공을 제외한 최소 간격을 메꿀 것이고, 증착을 더 두껍게하여 약 0.4 ㎛의 증착을 나타내는 도 5b에서와 같이 최소 간격 위에 거의 평면 표면을 생성할 것이다. 상기한 바와 같이 파릴렌을 플루오르화하고 어닐링한다.
도 5c는 중합체 (540)을 에칭백하여서 최소 간격에서 중합체 충전제 (542)만을 남기는 것을 나타낸다. 중합체를 에칭백시킨 후, 약 0.5 ㎛의 산화물 (550)을 증착시킨다. 별법으로, 중합체 에칭백은 플루오르화 전에 수행할 수 있다. 이러한 경우, 파릴렌의 플루오르화 팽윤은 오버에칭을 다소 상해시킬 수 있다.
산화물 (530-550)에서 비아를 금속 라인 (512)와 같은 금속 라인의 광범위한 영역까지 포토리소그래피적으로 한정하고 에칭시킨 후, 선택적 금속 증착 또는 블랭킷 증착에 의해 비아를 메꾸로 에칭백하여 금속레벨을 완성하다. 비아는 장벽층을 갖고, 텅스텐으로 충전시킬 수 있다. 금속 충전된 비아 (560)은 상기 금속 레벨과 동일한 방법으로 형성된 제2 금속 레벨과 상기 금속 레벨을 접속시킨다 (도 5d 참조). 별법으로, 비아 (560)을 충전시킨 금속을 증착시키고 패턴화하여서 제2 레벨 금속 라인을 단일 단계로 형성한다. 이는 화학 증착 또는 알루미늄과 같은 금속의 재유동과 같은 임의의 균일한 금속 증착 방법일 수 있고, 임의로 스퍼터링된 장벽 금속층을 초기에 증착시킬 수 있다.
활용
금속(또는 전도체) 라인들 사이에 있는 상기 플루오르화 (공)중합체를 다양한 집적 회로형에 사용할 수 있다. 예를 들어, DRAMs는 많은 세트의 길고 평행한 전도체 라인, 예를 들어 비트라인(bitline), 워드라인 스트랩 (wordline strap), 주소 및 데이타 부스 (data busse) 등을 갖고, 플루오르화 방법은 용량성 결합을 단절하기 위한 평행한 라인들의 세트 내에서 갭 충전을 보장한다. 플루오르화 (공)중합체는 트랜지스터 (예를 들어, 도 1c에서 금속 라인 (112-114) 사이) 바로 위에 위치하거나 또는 트랜지스터 위 (도 1c에서 금속 라인 (118-120) 사이 또는 다른 금속 라인들의 위 또는 아래에서 옵셋될 수 있다.
변형
증착 후 플루오르화된 중합체는 대부분의 특성을 보유하면서 변형시킬 수 있다.
예를 들어, 산화물의 매우 얇고 고른 부착/장벽층은 파릴렌 (또는 다른 (공)중합체) 증착 전에 증착시킬 수 있다.
또한, CMP가 수반되는 산화물 증착은 별법의 평탄화에 의해 대체될 수 있다. 실제로, 스핀-온 글래스의 사용에 의해 도 1a-d (바람직한 제1 실시 태양) 또는 도 1a-c (바람직한 제2 실시 태양)에서 도시된 단계를 따르나, 산화물 증착 및 CMP 평탄화가 스핀 온 글래스 평탄화로 대체시킨다. 구체적으로, 약 0.5 ㎛의 평균 두께로 히드로겐 실세스퀴옥산 (HSQ)을 스핀 온시켜 낮게 깔린 부분 (측벽 중합체 사이에 노출된 PMD 또는 낮게 깔린 중합체에 충전되고, 근접 금속 라인 및 중합체 구조 상에 약 0.05 ㎛ 두께일 것이다. 이에 의해 대부분이 평탄화된다.
이어서, HSQ를 경화시키고, HSQ상에 플루오르화 산화물 층을 증착시킨다. 증착은 평탄화 조건 (높은 비아) 또는 CMP 와 같은 평탄화 하에서 플라즈마 증진되거나 또는 레지스트 에칭백은 큰 평면성이 요구되는 경우 사용될 수 있다. 완성된 IMD는 금속 배선에 인접한 플루오르화 중합체 (유전 상수가 약 2.3-2.4)로 이루어지고, HSQ (유전상수가 대략 3.0)를 측면 간에 충전시키고, (플루오르화) 산화물 (플루오르화 산화물의 유전 상수는 대략 3.5)은 다음 금속 레벨에 까지 확장된다.
또는, 스핀 온 글래스가 사용될 수 있고, 에칭백은 유전층을 얇게하기 위하여 포함될 수 있다. 특히, 스핀 온 글래스는 금속 라인 상의 중합체에서 전체적으로 제거될 수 있고, 금속 라인 세트 간의 균열 및 하부 영역에만 남는다.
본 발명의 잇점은 증착이 끝난 이후에야 비로서 플루오르화가 행해지기 때문에 보다 간단한 전구체로 부터 보다 중합체 막을 간단히 증착시킨 다는 것이다. 또한, 증착 후의 플루오르화에 의해 수소가 불소로 치환되고, 그 결과 막 부피를 증가시켜 좁은 틉새를 메우고 공극을 없앤다.

Claims (4)

  1. (a) 부분적으로 제작된 집적 회로 상에 공중합체를 증착시키는 단계 및
    (b) 불소를 상기 (공)중합체 내로 치환시키는 단계를 포함하는 집적 회로 절연체의 제조 방법.
  2. 제1항에 있어서, (a) 상기 (공)중합체가 파릴렌(parylene)을 함유하는 방법.
  3. 제1항에 있어서,
    (a) 상기 플루오르화 (공)중합체를 에칭시키는 단계, 및
    (b) 상기 에칭된 플루오르화 (공)중합체 상에 절연층을 형성하는 단계를 추가로 포함하는 방법.
  4. (a) 불소 함량이 (공)중합 후 플루오르화에 의해 특징지워지는, 인접한 전도체 선들 사이의 (공)중합체를 포함하는 집적 회로 절연층.
KR1019970058897A 1996-11-08 1997-11-08 집적 회로 절연체 및 그 제조 방법 KR19980042229A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2974996P 1996-11-08 1996-11-08
US60/029749 1996-11-08

Publications (1)

Publication Number Publication Date
KR19980042229A true KR19980042229A (ko) 1998-08-17

Family

ID=21850685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970058897A KR19980042229A (ko) 1996-11-08 1997-11-08 집적 회로 절연체 및 그 제조 방법

Country Status (3)

Country Link
JP (1) JPH10172966A (ko)
KR (1) KR19980042229A (ko)
TW (1) TW382762B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107184A (en) * 1998-12-09 2000-08-22 Applied Materials, Inc. Nano-porous copolymer films having low dielectric constants
CN1224092C (zh) * 2000-04-28 2005-10-19 东京毅力科创株式会社 具有低介电膜的半导体器件及其制造方法

Also Published As

Publication number Publication date
TW382762B (en) 2000-02-21
JPH10172966A (ja) 1998-06-26

Similar Documents

Publication Publication Date Title
US6030706A (en) Integrated circuit insulator and method
US5607773A (en) Method of forming a multilevel dielectric
US6265321B1 (en) Air bridge process for forming air gaps
US6159842A (en) Method for fabricating a hybrid low-dielectric-constant intermetal dielectric (IMD) layer with improved reliability for multilevel interconnections
US6278174B1 (en) Integrated circuit insulator and structure using low dielectric insulator material including HSQ and fluorinated oxide
US6114186A (en) Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
US5818111A (en) Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials
EP0881678A2 (en) Improvements in or relating to porous dielectric structures
JP4428531B2 (ja) 半導体装置の製造方法
US5858869A (en) Method for fabricating intermetal dielectric insulation using anisotropic plasma oxides and low dielectric constant polymers
US6914335B2 (en) Semiconductor device having a low-K dielectric layer
US6949456B2 (en) Method for manufacturing semiconductor device having porous structure with air-gaps
US20070202676A1 (en) Integration scheme for cu/low-k interconnects
JPH10289953A (ja) 集積回路上の多重レベル相互接続間の金属間誘電体を平坦化する方法
US5888905A (en) Integrated circuit insulator and method
US6054769A (en) Low capacitance interconnect structures in integrated circuits having an adhesion and protective overlayer for low dielectric materials
US6485815B1 (en) Multi-layered dielectric layer including insulating layer having Si-CH3 bond therein and method for fabricating the same
US7244673B2 (en) Integration film scheme for copper / low-k interconnect
US6284675B1 (en) Method of forming integrated circuit dielectric by evaporating solvent to yield phase separation
US5482900A (en) Method for forming a metallurgy system having a dielectric layer that is planar and void free
US20070232062A1 (en) Damascene interconnection having porous low k layer followed by a nonporous low k layer
JP2000223573A (ja) 平坦なレベル間誘電体層を有する集積回路素子
KR100685734B1 (ko) 다공성 스핀 온 글래스 조성물, 이의 제조 방법 및 이를이용한 다공성 실리콘 산화막 제조 방법
US6150010A (en) Integrated circuit insulator
US5723380A (en) Method of approach to improve metal lithography and via-plug integration

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid