TW382762B - Integrated circuit insulator and method - Google Patents
Integrated circuit insulator and method Download PDFInfo
- Publication number
- TW382762B TW382762B TW086116719A TW86116719A TW382762B TW 382762 B TW382762 B TW 382762B TW 086116719 A TW086116719 A TW 086116719A TW 86116719 A TW86116719 A TW 86116719A TW 382762 B TW382762 B TW 382762B
- Authority
- TW
- Taiwan
- Prior art keywords
- polymer
- metal
- fluorinated
- oxide
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
序號 五、發明説明( 相關申請案之交互參考 下列美國專利申請揭示相關主題: 1--——’申請曰 讓與本發明之讓受人。 〜--β這些申請 發明背景 本發明與半導體裝 路的絕緣與製造方法有關。f,更特別的,對積體電 積體電路典型的包括將源極 成及在基底上_間 Μ ^基底上形 各層之相互連絡的場效應電金屬間(或多切)形成 源極/漏極且相互間的 ;~絕緣層介於閘極/ )形成並也在連續金3層(預金屬介電質 絕緣層中的Φ古》1層介電值質)間形成。在 近金屬層(中間層介二 == 或多元扪提供形成於鄰 漏極和第電貝)連絡的連接及閘極/源極/ 間的互相連絡ι-絕緣層必需覆蓋 此勺之互相連絡相對料不平的表面,且 ' a 5金屬層上緊密間隔互相連絡的縫隙。同時 ’絕緣a的介電常數應低到實際限制在同―金屬層上及 在鄰近,、上和其下金屬層緊密間隔互相連絡間的電容性 耦合。 各種在對崎啦不平的地形表面形成絕緣層 的方法均 已形成發展出一二氣化矽(氧化矽)变式的絕緣體:回流 沉積硼碌娃酸鹽玻璃(BPSG),使用添加劑玻璃(5ρι·η-οη g1ass,S0G) ’其典型的為硅氧烷,當以電漿增強化學蒸 氣沉積法(PECVD)沉積時以四乙氧基甲硅烷(TEOS)濺蝕 本紙張尺度適用中國國家標準(CN'S ) A4規格(210x 297公釐) ---------裝------訂------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A 7 —____B7 五、發明説明(2 ) ,回蝕一沉積玻璃及添加劑平面化光敏電阻之堆疊,並 化學機械磨光(CMP)。 所有這些方法均有包括二氧化矽相對高的介電常數 的問題:大約為3.9。此限制了在維持低耦合電容下可 封裝之相互連絡緊密度。 在 Laxman 的 Low e Dielectric: CVD Fluodnated Silicon
Dioxides, 18 Semiconductor International 71(May 1995), 一文中,結淪报告使用氟化二氡化矽作為中間金屬層介 電質其介電常數較二氧化矽介電常數為低。特別是pE〇/D 使用四氟化矽(SIR)、硅烷(s^4) '及氧(〇2)氣體源可 將Si 0XFY沉積至10%的氟及一在3.0至3· 7範圍的介電常 數。但此介電常數仍限制相互連絡的封襄密度。 有機聚合物絕緣體提供另一種降低介電常數絕緣體 的方法。以化學蒸氣沉積(Ο/D)形成確保填充在緊密間 隔相互連絡的縫隙。一些積體電路製造方法已經包括聚 跌亞胺。但是聚跳亞•包括其介電常數約為3 2_3 4 及當用作一中間金屬層介電質因其吸收水份之親和力將 分裂稍後處理的問題。在積極的方面,它具有高達5〇〇 °(:的溫度容許度。 經濟部中央標準局員工消費合作社印製 ----------批衣------訂 {請先閲讀背面之注意事項再填荈本1)
Parylene (聚對笨二甲撐)為如下所示結構p〇iy_ para-xylylenes 類的總稱:
A7 B7
F
Π 經濟部中央標準扃員工消費合作社印装 五、發明説明( 這些聚合物為熱塑聚合物族的成員具有低介電質(例如 2.35-3.15),低水親和性,且可一致性的由一蒸氣沉積 而不需溶劑及高溫固化。在脂族碳具有氫的聚對苯二甲 撐可在吣大氣高至400°C的溫度下使用,而脂族全氟化 增加可使用的溫度約至530°C。 在 You 等人,Vapor Deposition of Parylene Films from Precursors, in Chemical Perspectives of Microelectronic Materials III, Materials Research Society Symposium Proceeding November 30, 1992之報告中階示一製造氟化 聚對苯二甲撐(parylene)的方法,以液態二溴四氟對二 曱笨(dibromotet「a-fluo「o-p-xy1ene)先質開始並接著 在350°C的溫度下轉化此先質來活化在-15°C吸附及聚合 化在基底上的單體。其反應如下所示:
Λ ξ. 3吨 \y-cSr C — F / Ρ 2-u F
You等人解析來自二醛基-dialdehyde (對醛基-terephthalaldehyde)的先質:
笨環也可(部分的)以標準的齒化作用來氟化。此種 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) —裝------訂 (請先聞讀背面之注意事項再填寫本頁) 五、發明説明(4 A7 B7 氣化作用將會降低介電質常數及增加可使用的溫度。 聚對苯二甲撐薄膜也可使用活化單體的二聚體作為 一中間介質產品來沉積。參見Ycm等人及Ddbier等人美 國專利申請號5,21〇,341之反應式: -04
- I* Υ\ 經濟部中央標準局員工消費合作社印製 然而,這些氟化之聚對苯二甲撐(parylene)方法有許多 問題包括先質預備效率不佳及缺乏商業上可獲得之先質 之問題。 發明概述 本發明提供以沉積一薄膜接著直接氟化此薄骐之兩 個步驟以形成氟化聚對苯二甲撐(pa「ylene)及有關之共 聚物薄獏。 本發明的優點包括由一簡單的先質以一較簡單之蒸 氣沉積共聚物薄臈延展氟化直到蒸氣沉積之後。此外, 蒸氣沉積之後之氟化以氟取代氫且一後續薄膜體積的增 加有助於填充狹窄縫隙並免除空隙。-圖例之詳細說明 下列各概要圖係為清晰之目的。 圖la-e為第一較佳實施例及方法各步驟之橫斷面立 視圖; -6- 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) n I 訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局貝工消費合作社印裝 A7 B7 ^ " ------- 五、發明説明(5 ) 圖2顯示一沉積裝置; 圖3描述一第二較佳實施例及方法; 圖4a-c顯示第二較佳實施例的連續應用; 圖5a-d說明第三較佳實施例的連續應用; 較佳實施例之說明 嵌入聚合物佳實施例 圖la-e描述在積體電路製造期間絕緣體介電質形 成於金屬線間之第一較佳實施例方法各步驟之橫斷面立 視圖。特別的,由如圖la部分製成的電路開始,包括 在基底102上的多元矽閘極104及場氧化物1〇6,和位 於預金屬層介電質(PMD) 110下’在PMD 110上具金 屬線112-120及延伸過(PMD)ll〇填充金屬的通路122_ 124 °PMD 110可為二氧化矽且包括摻質諸如蝴及雄以 形成BPSG;摻質有助於捕捉移動離子。事實上,PMD nQ 可為一分層的結構以未摻雜的二乳化砍在未摻雜的氧化 物上與閘極和BPSG接觸。金屬線可為鋁質在其頂部及 底部包覆以TiN(氮酸鈦)。金屬線112-120的寬度為 0.25-0.5 # m,高度為 0.7 # m 而線 112-116 間及 118-120 間的間隔僅為0.25-0.5 μ m。因此在金屬線間絕緣體的 介電質常數應儘可能的小以限制電容耦合。 在PMD 110上均勻沉積厚度為0.15-0.25/zm(至少約 為一半的金屬線間最小間隔)的聚對苯二曱撐(parylene) 層130及金屬線112-1202如圖lb所示。注意空隙可能 發生於如所述金屬線112-114間最小間隔的頂部沉積收 縮。同時,如所述在金屬線112-114間的一些最小空隙 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) ---------裝------訂------^ (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(6 ) 也無法完全的填充。 沉積發生在低壓沉積系統200(約為13毫托)如圖2 所示。系統200具有可用於其它具體實施例共聚物沉積 的能力,且一較簡單的系統可用於此第一較佳實施例。 系統200包括具有兩個活門調節的入口沉積腔202 : — 個供未在本實施例中使用的共單體蒸氣及另一供由在空 腔204中之二聚體昇華導出之聚對苯二甲撐單體接著並 分餾進入融爐206中的單體。聚對苯二曱撐單體在室溫 下為固態且在12CTC時以蒸氣壓力約為13毫托昇華。 保持配管連接及沉積腔202溫度在120°C以上以預防在 其表面液化及聚合化。將基底102冷卻降溫至-25°C且 在曝露之表面將單體共聚合化及共形的生長一未被取代 的聚對苯二曱撐薄膜(PA-N)。加熱裂解爐的溫度約為 660°C。基底102是唯一以足夠的低溫供蒸氣縮合或聚 合曝露給單體的表面。整體的反應式如下:
其次,將共聚物覆蓋之基底於室溫及壓力約為50-1〇〇毫托下曝露40-60分鐘給5%的氟印2)流及95%的氦 (作為稀釋劑)。氟以如下的反應式直接取代在聚對苯二 甲撐薄膜130的脂肪族的及/或芳香族的氫: -8- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ^衣 訂 (請先閱讀背面之注意事項再填寫本頁) B7 五、發明説明(7 B7
C- f- Ή F ι_
KF 或
—^
HF (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作杜印製 其中X代表氟(F)或氫(H)。 與同樣沉積其介電質常數約為2.7的薄膜130相 較,氟化反應產生隨機二分的芳香族的、脂肪族的、及 非氟的共聚合物薄膜,其介電質常數約為2.3-2.4。此 外,氟化增加薄膜的體積(厚度)大約為20 - 40%,視氟 化的程度而定。薄膜體積的增加將最小間隔的孔隙及空 隙關閉並使得蒸氣沉積中的形成孔隙的問題解除。事實 上,氟擴散至共聚物且其反應產生物主要為HF,擴散 至聚合物外並被抽出。在400°C時的退火將揮發的剩餘 物排出並縮減10%薄膜140的體積。後續的退火將不會 造成進一步的縮減。 形成氟化共聚物140後,以氟-氧基電漿異向性的 回蝕聚合物140使得聚合物僅留在鄰近金屬線和可能為 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 經濟部中央標準局貝工消費合作社印製 A7 ______________B7__ 五、發明説明(8 ) 一^ 邊牆之間;參看圖Id顯示回蝕之共聚物部分142。 在回蝕共聚物132上以電漿曾增強q^d沉積一厚(大 於1以m)氧化層或氟化的氧化層。最後,使用CMP平 面化沉積的氧化物以留下平面的氧化物15()如圖le^ 不。通路可在氧化物150上形成且另一金屬線層在氧化 物150上形成經由通路往下連接至金屬線112_12〇。氧 化物沉積可經由電漿增強TE〇s(及氟來源)沉積且完成 含有共聚物132及氧化物(氟化的)142的第一中間金屬 層介電質(IMD)。低介電質常數共聚物材料132填充金 屬線間最小的空隙。此完成IMD鄰近於金屬線加(氟化 的)氧化物150 (氟化的氧化物介電質常數約為3 5)的氟 化聚合物142的製造(介電質常數2.3-2.4)。此兩種成份 IMD在最重要區域具有非常低介電質聚合物:在此金 廣線最為緊密。 氟化的程度可用增加聚對笨二甲撐薄膜曝露於氟的 環境的時間或增加溫度來控制取代每一苯環多至四個氟 及連續笨環間兩個碳上多至四個脂肪族氟以產生全氟聚 對本二甲撑聚合物。氟化溫度以低於3 5 °C方便的溫_度 及低於約_大氣壓的壓力。氟化的時間視薄膜的厚度及 氟化的程度和溫度及壓力而定。一完全氟化的全氟聚合 物非常的活性的,因此氟化最好僅氟化約可用位置的 60-70%(每一苯環有四個及連續苯環間四個脂肪族)。 氟化的程度可由量度碳對氟或碳對氫的摩爾比(克分 子比)來決定。氟的取代為隨機的,因此摩爾比通常不 為諸如8/5準確的分數,當聚合化使用一氟化的單體時 -10- 本紙張尺度適用中ii"家標準(CNS ) A4規格(210X 297公釐) -- C請先閱讀背面之注意事項再填駕本頁) 装. 訂 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(9 即為一例。例如,一具有四個脂肪族碳的氟化單體,碳 對氟的摩爾比將為8/4。 預備先皙 聚對苯二甲撐N-二聚體為商用可獲得的產品其價袼 少於每克1.00美元。 共聚合物之綈 聚合物的蒸氣沉積較佳實施例方法後續的氟化也可 使用聚合物而非聚對笨二甲撐,包括聚對笨二曱撐的共 聚物具有其它本身可或不可氟化的單體。事實上,—或 多個單體可部分的氟化,且沉積後氟化使得薄膜膨脹及 介電質常數降低。 覆蓋聚合物敕佳實施你丨 圖3描述一第二較佳實施例IMD結構及製造方法。特 別是,開始如同第一較佳實施例並如圖la_b所示在金屬 線上沉積聚對苯二甲撐聚合物130。接著氟化聚合物13〇 以形成如圖lc所述之氟化之聚合物14〇。 接著在氟化之聚合物140上沉積至少約為0 2 #爪厚 的氧化物層150 ;接著以CMP平面化氧化物15〇,見圖3 。氧化物的沉積再次可以電漿增強TE〇s沉積法並完成 中間金屬介電質,在其上含有聚對笨二甲撐聚合物14〇( 介電質常數2.3-2.4)鄰近於金屬線加平面化氧化物15〇( 氟化介電質常數3.5或未摻雜的氧化物為(ο)。因此ΙΜβ 在較重要區域有非f _介電質倾聚合物及強固的平 面氧化騎錢域錯。再料,#直通路經由氧化 物150及氟化聚合物14〇將提供中間層的連接。 拍衣 訂 (請先閱讀背面之注意事項再填寫本頁} 11 經濟部中央標準局員工消费合作社印製 A7 ___ B7__ 五、發明説明(10 ) 多重金屬層較佳實施例 圖4a-c顯示兩連續金屬層IMD型式第〆較佳實施例 的兩個連續應用。特別是,圖4a顯示在絕緣體402之金 屬線412-420上聚對苯二甲撐-TVTMCTS 430共形的沉 積。金屬線414-420寬約0.25/zm、高約〇.7/zm其間隔為 〇.25em ’金屬線412寬約0.4/zm且代表一為垂直通路連 接加寬的金屬線。再次的,金屬可為鋁質在其頂部及底 部包覆以Τ·ίΝ(氮酸鈦)。 圖牝顯示聚合物432回蝕以填充金屬線間的緊密間 隔並在互相間形成邊牆。圖4b也顯示平面化氧化物450 覆蓋金屬線和聚合物至約為0.7ym的厚度。氧化物450 可為電漿增強沉積同時噴濺以平面化。 圖4c顯示金屬-填充的通路452經由氧化物450連接 第一層金屬線412至第二層金屬線462及其它在氧化物 450上的第二層金屬線464-470。回触的共聚物482(再次 的’聚對笨二甲樓蒸氣沉積、氟化、及退火)填充金屬 線462-470間緊密隔間及在相互間形成邊牆間隔,且平 面化的氧化層490覆蓋第二層金屬線。金屬填充的通路 492將第二層金屬線47〇連接至稍後形成在氧化物49〇上 的第三層金屬線(未顯示)。金屬填充的通路452及492 可經由首先以光蝕刻法樣式化及蝕刻氧化物接著經由覆 蓋沉積加蝕刻或選擇性的沉積填充鎢或以CVD鋁或鋁的 回流覆蓋金屬線來形成。金屬線經由覆蓋金屬沉積接著 光蚀刻法樣式化及異向性的蝕刻來形成。 回填較佳實施例 -12· 本紙張尺度適用中國( CNs ) A4規格(210X297公釐) ~~ 裝 訂 (請先閱讀背面之注意事項再填寫本頁) A7 —____B7___ 五 '發明説明(11 ) 圖5a-d描述IMD型式兩連續金屬層的一第三較佳實 施例兩個連續應用的橫載面立體圖。事實上,圖5&顯示 在絕緣層510上的金屬線512-520及在金屬線上具平面化 的氡化層530。金屬線514、516、518及520具有最小約 為0.25 的線寬,及線高0.7 ;然而,金屬線512 顯示為使通路易於對準增加寬度約為〇.4#m。在金屬 線對514-516及518-520之金屬線間的空間間隔最小約為 〇·25以m,但其它的間隔稍大。金屬線經由覆蓋金屬沉 積接著光蝕刻法樣式化來形成;金屬可為包覆的鋁質材 料。 光蝕刻法安置最小金屬線間隔並將氧化物5 3〇由最 小間隔蝕刻出。蝕刻可為異向性電漿蝕刻或町相對於金 屬選擇並以金屬線作為橫向的停止蝕刻。可能使用/ ΰ 度蝕刻進入其下之絕緣體510且將有助於壓制金肩,線_ 條紋電場。 經濟部中央標準局員工消費合作社印製 ---------'裝------灯 {請先閱讀背面之注意事項再填寫本頁) 在蝕刻氧化物後,如前所述共形的沉積聚對客/甲 撐聚合物540。共形沉積的厚度至少為0.125 將填充 除了可能隙孔外最小的空間間隔;且較厚的沉積將在最 小間隔上產生較為粗糙的平面,圖5b描述一約為 的沉積。接著以前述方法氟化聚對苯二甲撐|退火° 圏5c顯示一聚合物540的回蝕以僅在最小空間間隔内 留下聚合填充物542。在聚合物回蝕後,沉積約為0·5〆 m的氧化物550。另一方面,在氟化之前執行聚合物的 回飯;此狀況下聚對苯二甲撐因氟化脹大玎補償’法過 度钱刻。 _ -13- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央樣準局員工消費合作社印製 A7 B7 五、發明説明(12) 金屬層的完成係以光蝕刻來定義及蝕刻氧化物530-550中通路至金屬線的寬廣部分(諸如金屬線512);接著 可以選擇性的金屬沉積或覆蓋沉積和蝕回填充通道。通 道可以鎢的阻隔層來填充。此金屬填充的通路560提供 一與方才所述金屬層同樣方式形成的第二金屬層;參考 圖5d所示。另一項選擇為填充通路560的沉積金屬層方 式且將之樣式化來形成第二層金屬線的單一步驟。此可 為任何共形的金屬沉積方法諸如化學蒸氣沉積或一金屬 回流諸如鋁;可起始沉積一非必須的喷濺阻隔金屬層。 應用 前述介於金屬(或其它導體)線間的共聚物可用於不 同型式的積體電路。例如,D_有許多組的長平行導體 線諸如位元線、字元線帶、位址及資料匯流排等,且共 聚物確保粘著和縫隙填充降低在該等平行線組的電容性 辆合。氟化共聚物可直接置於電晶體(例如在圖1C的金 屬線112-114間)或平版印刷在電晶體上(例如在圖lc的 金屬線118-120間)或在其它金屬線之上方或下方。 修訂 在蒸氣沉積後可以氟化來作聚合物的修訂而仍保持 其大多數的特性。 例如,一非常薄共形的氧化物粘著/阻隔層可於沉 積聚對笨二甲撐(或其它共聚合物)之前先行沉積。 更甚者,氧化物沉積後續的CMP可以其它的平面化 方法來取代。實際上,在如圖la-d(第一較佳實施例)或 圖la-c(第二較佳實施例)所示之步驟後接著另一添加玻 -14 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝. -*δ 域 五、發明説明(13 璃纖維之方法但接著以添加 沉積加cpm平面化。特別是螭纖維平面化取代氧化物 一約為的厚度將會填^氫娃倍半廢(_至 合物之間曝露的PMD或低窪沾氐窪的部为(在邊牆聚 及聚合物結構上將僅會有G(^合物)且在狹窄金屬線 要的平面化。 ·〇5心的厚度。此提供了主 ”接著固化HSQ並沉積—(氧化氟)薄層在HSQ上。此 "u積可為電聚增強並在平面化條件下(高偏壓)或諸如 CMP的平面化或可使用防回姓如果需求為高平面率。 完整的IMD由鄰近金屬線氟化之聚合物(介電質常數約 為2.3-2.4)、橫向間填充HSQ(介電質常數約為3 〇)、及( 氟化的)氧化物(氟化之氧化物介電質常數大約 伸至下一金屬層來達成。 可使用另一添加玻璃纖維之方法並包括一回蝕使得 介電質層變薄。特別疋可元全移去在金屬線上聚合物的 添加玻璃纖維且僅留下在金屬線組間的縫隙及低窪區 ---------批衣------1T------h (諳先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標隼(CMS ) A4規格(210x297公釐)
Claims (1)
- A8 B8 C8 D8 申請專利範圍 I -種形成㈣電路絕緣材料的方法,包括下列 a) 在部分製成的積體電路上沉積一(共)聚 及 n以 b) 將氟取代該(共)聚合物。 2·如申請專利範圍第1項所述之方法,其中 a)該(共)聚合物包含聚對苯二甲樓。 3. 如申請專利範圍第丨項所述之方法,更包括下列步驟·· a) 蝕刻該氟化之(共)聚合物;以及 b) 在5玄姓刻的氟化之(共)聚合物上形成一絕緣層。 4. 一積體電路絕緣層,包含: a)鄰近導線間之(共)聚合物,該(共)聚合物之氟内含 物由聚合化作用後之氟化所特性化。 (請先閲讀背面之注意事項再填寫本頁) 絮- 、va 經濟部中央標準局属工消費合作社印袈 本紙張尺度逋用中國國家橾準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US2974996P | 1996-11-08 | 1996-11-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW382762B true TW382762B (en) | 2000-02-21 |
Family
ID=21850685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086116719A TW382762B (en) | 1996-11-08 | 1997-11-19 | Integrated circuit insulator and method |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH10172966A (zh) |
KR (1) | KR19980042229A (zh) |
TW (1) | TW382762B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6107184A (en) * | 1998-12-09 | 2000-08-22 | Applied Materials, Inc. | Nano-porous copolymer films having low dielectric constants |
US20040065957A1 (en) * | 2000-04-28 | 2004-04-08 | Kaoru Maekawa | Semiconductor device having a low dielectric film and fabrication process thereof |
-
1997
- 1997-11-08 KR KR1019970058897A patent/KR19980042229A/ko not_active Application Discontinuation
- 1997-11-10 JP JP9307308A patent/JPH10172966A/ja active Pending
- 1997-11-19 TW TW086116719A patent/TW382762B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH10172966A (ja) | 1998-06-26 |
KR19980042229A (ko) | 1998-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW411559B (en) | Integrated circuit dielectric and method | |
US6291334B1 (en) | Etch stop layer for dual damascene process | |
US6914335B2 (en) | Semiconductor device having a low-K dielectric layer | |
US6030706A (en) | Integrated circuit insulator and method | |
TW388099B (en) | Integrated circuit dielectrics | |
TW410425B (en) | Method for forming dual damascene contacts | |
KR100956718B1 (ko) | 에어 갭을 갖는 반도체 장치를 형성하는 방법 및 이에 의해형성된 구조물 | |
US6008540A (en) | Integrated circuit dielectric and method | |
US6025263A (en) | Underlayer process for high O3 /TEOS interlayer dielectric deposition | |
US8241991B2 (en) | Method for forming interconnect structure having airgap | |
US7226853B2 (en) | Method of forming a dual damascene structure utilizing a three layer hard mask structure | |
US6624053B2 (en) | Damascene-type interconnection structure and its production process | |
US6278174B1 (en) | Integrated circuit insulator and structure using low dielectric insulator material including HSQ and fluorinated oxide | |
JPH0777219B2 (ja) | 半導体装置における金属層間絶縁膜の形成方法 | |
US6114186A (en) | Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits | |
KR100292403B1 (ko) | 반도체소자의층간절연막및그제조방법 | |
JP2005175491A (ja) | 金属−絶縁体−金属キャパシタを含む半導体素子及びその製造方法 | |
US5888905A (en) | Integrated circuit insulator and method | |
TW460976B (en) | Method of manufacturing a semiconductor device | |
TW382762B (en) | Integrated circuit insulator and method | |
JP2000091330A (ja) | 集積回路誘電体及びその製法 | |
JP4738349B2 (ja) | 低kのcvd材料の勾配堆積 | |
US6150010A (en) | Integrated circuit insulator | |
KR100518988B1 (ko) | 집적회로절연체및그제조방법 | |
JP2000299318A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |