KR100518988B1 - 집적회로절연체및그제조방법 - Google Patents

집적회로절연체및그제조방법 Download PDF

Info

Publication number
KR100518988B1
KR100518988B1 KR1019970016238A KR19970016238A KR100518988B1 KR 100518988 B1 KR100518988 B1 KR 100518988B1 KR 1019970016238 A KR1019970016238 A KR 1019970016238A KR 19970016238 A KR19970016238 A KR 19970016238A KR 100518988 B1 KR100518988 B1 KR 100518988B1
Authority
KR
South Korea
Prior art keywords
metal
dielectric material
fluorinated
oxide
layer
Prior art date
Application number
KR1019970016238A
Other languages
English (en)
Other versions
KR970072310A (ko
Inventor
로버트 에이취. 헤이브맨
마노즈 케이. 제인
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍사스 인스트루먼츠 인코포레이티드 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR970072310A publication Critical patent/KR970072310A/ko
Application granted granted Critical
Publication of KR100518988B1 publication Critical patent/KR100518988B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 메탈 레벨내의 갭 충전용의 하나의 절연체(140)와 메탈 레벨 사이용의 다른 절연체(150)인 두개의 상이한 저 유전률의 절연체를 갖는 메탈 레벨간 유전체에 관한 것이다. 본 발명의 양호한 실시예에서는 갭 충전용의 저 유전률 절연체로서의 HSQ(140), 및 메탈 레벨간의 저 유전률 절연체로서의 불소첨가 실리콘 산화물(150)을 포함한다.

Description

집적 회로 절연체 및 그 제조 방법
본 발명은 반도체 장치에 관한 것이며, 특히 집적 회로의 절연 및 그 제조 방법에 관한 것이다.
집적 회로는 보편적으로 실리콘 기판 내에 형성된 소스/드레인과 기판 위에 형성된 절연 게이트를 갖는 전계 효과 트랜지스터와 함께 여러 레벨(levels)에 형성된 다수의 메탈(혹은 폴리실리콘) 상호접속부를 포함한다. 절연층은 게이트/소스/드레인과 제1 메탈 레벨로부터 형성된 상호접속부 사이에 배치되며(프리메탈 유전체: premetal dielectric(PMD)) 및/또한 연속적인 메탈 레벨 사이에 배치된다(메탈 레벨간 유전체: metal-level dielectric). 메탈(혹은 폴리실리콘)로 채워진 절연충내의 수직 비아는 인접한 메탈 레벨에 형성된 상호접속부 사이 및 또한 게이트/소스/드레인과 제1 메탈 레벨의 상호접속부 사이에 접속을 제공한다. 각각의 절연층은 메탈 레벨의 상호접속부 혹은 게이트의 비교적 융기가 많은 형상(bumpy topography)을 덮어야 하지만, 이러한 형상 중에는 동일한 메탈 레벨 내에서의 근접 간격의 상호 접속부 간의 간극(crevice)도 포함한다. 또한 절연층의 유전률은 동일한 메탈 레벨이나 인접한 상부 및 하부 메탈 레벨에서 근접 간격의 상호접속부사이의 용량 결합을 제한하도록 가능한 한 낮아야 한다.
융기가 많은 형상 위에 실리콘 이산화물(산화물)의 절연층을 형성하기 위해서, 피착된 보로포스포실리케이트 유리(borophosphosilicate glass: BPSG)를 리플로우(reflow)하는 방법, 스핀-온 유리(spin-on glass: SOG)를 사용하는 방법, 소스(source) 가스로서 테트라에톡실란(tetraethoxysilane: TEOS) 및 산소를 사용하여 플라즈마 강화 화학적 기상 성장(PECVD)으로 피착하면서 스퍼터링(sputtering)하는 방법, 피착된 유리와 스핀-온된 평탄화 포토레지스트 적층을 에칭백(etching back)하는 방법, 및 피착된 산화물을 화학적-기계적 연마(chemical-mechanical polishing: CMP)하는 방법 등 다양한 방법이 시도되었다.
상기 모든 산화물의 방법은, 실리콘 산화물이 대략 3.9-4.2의 비교적 높은 유전률을 갖게 되는 문제점이 있다. 이것은 상호접속부들을 아무리 근접하여 패키징하더라도 용량 결합을 낮게 유지하는 것을 제한한다.
랙스맨(Laxman)에 의한 저 유전률의 유전체(low ε dielectrics)에는: CVD 불소첨가 실리콘 이산화물에 대하여, 18 반도체 인터내셔널 71(1995. 5)에서 불소첨가 실리콘 이산화물을, 실리콘 이산화물의 유전률보다 더 낮은 유전률을 갖는 메탈 레벨간 유전체로서 사용한 보고서들을 요약하고 있다. 특히, 실리콘 테트라플루오라이드(silicon tetrafluoride: SiF4), 실란(SiH4), 및 산소(O2) 소스 가스들을 사용한 PECVD는 불소를 10%까지 유전률이 3.0-3.7 범위 내인 SiOxFy를 피착할 수 있다. 다른 방법은 컨퍼멀하게 피착된 실리콘 이산화물의 층 사이에 불소 첨가된 산화물을 삽입하는 것이다.
유기 중합체 절연체는 저 유전률 절연체에 대한 또다른 방법을 제공한다. 기상 성장에 의한 형성은 근접 간격의 상호접속부들 사이의 간극의 충전을 보장한다. 예를 들면, 파릴렌(parylene)은 저 유전률(예를 들면, 2.35-3.15), 저 웨이퍼 친화력을 갖는 열가소성 중합체이고, 용매 및 고온 경화 없이 컨퍼멀하게 기상 성장될 것이다. 지방족 탄소에 수소를 갖는 파릴렌은 N2 대기하에서 약 400℃ 까지의 온도에서 사용될 수 있으며, 지방족 과플루오르화(perfluorination)는 가용 온도를 약 530℃로 증가시킨다. 그러나, 상기의 컨퍼멀한 피착은 평탄화되어야 하고, 보편적으로 중합체는 에치백(etch back)되며 중합체 위에 평탄화 실리콘 산화물이 피착된다.
마지막으로, 중합체, 및 스핀-온-유리(spin-on-glasses)의 일종의 혼성인 수소 실세스퀴옥산(silsesquioxane: HSQ)을 스핀-온(spin-on)시키고 경화시켜 약 3.0의 유전률을 갖는 절연체를 산출한다. 실제로, 먼저 융기가 많은 형상 위에 실리콘 산화물의 컨퍼멀한 막(TEOS의 PECVD)을 피착하고, 그 다음 평탄화를 위해 갭(gap)들을 채우도록 HSQ를 스핀-온하고, HSQ 경화시키고 마지막으로 산화물의 덮개층을 피착한다. HSQ는 우수한 갭 충전능력을 가지나 예를 들면 대략 1㎛인 두꺼운 층을 균열(crack)시킬 가능성이 있다. 그러나, HSQ/덮개 산화물 구조는 순수한 HSQ의 유전률보다 훨씬 더 높은 유효 유전률을 가지며, HSQ의 몇가지 이점은 상실된다.
본 발명은 갭을 충전하기 위한 하나의 절연 재료 및 상부 메탈 레벨까지 충전하기 위한 다른 절연 재료인 두개의(혹은 그 이상의) 저 유전률 절연 재료들을 갖는 메탈 레벨간 유전체 혹은 프리메탈 레벨 유전체를 포함하는 집적회로의 상호 접속 구조를 제공한다. 양호한 실시예들은 PECVD 불소첨가 산화물과 같은 레벨 충전 재료들과 함께 HSQ와 같은 스핀-온 재료들을 갭 충전에 이용한다.
장점으로는 두꺼운 층의 균열과 같은 제약을 갖는 갭-충전이 우수한 저 유전률 재료를 이용하여 낮은 유효 유전률을 갖는 절연 구조를 포함한다.
〈제1 양호한 실시예〉
도 1a-d는 집적 회로 제조중에 메탈 배선들 사이에 절연체를 형성하는 제1양호한 실시예의 각 단계를 횡단면도로 도시한다. 특히, 실리콘 기판(102)상에 배치되고 프리메탈 레벨 유전체(PMD: 110)상의 메탈 배선(112-120) 및 PMD(110)를 통해 연장된 메탈 충전 비아들(vias: 122, 124)을 갖는 PMD(110)(실리콘 이산화물)의 아래 배치된 폴리실리콘 게이트(104) 및 필드 산화물(106)을 포함하는 도 1a의 부분적으로 제조된 회로에서 시작한다. 메탈 배선은 상하에 TiN을 피복한 알루미늄으로 제조된다. 메탈 배선(112-120)은 배선(112-116) 사이 및 배선(118-120) 사이에 0.35-0.5㎛ 간격으로 0.35-0.5㎛ 및 0.75-0.5㎛의 높이를 갖는다. 물론, 0.25㎛ 폭 및 0.8㎛ 높이와 같이 다른 높이, 폭, 및 간격이 또한 이용될 수 있다. 그러므로, 메탈 배선 사이의 절연체의 유전률은 용량 결합을 제한할 정도로 가능한한 작아져야 한다. 또한 PMD는 도핑되지 않은 산화물의 박막 컨퍼멀층, 도핑된 산화물(BPSG 혹은 PSG)의 컨퍼멀층, 및 두꺼운 불소첨가 산화물의 적층 구조일 수 있다. 이러한 적층은 도 1e와 같이 불소첨가 산화물의 사용에 의해 보다 낮은 유효 유전률을 제공하고 또한 도핑된 산화물층을 사용하여 이온 게터링(gettering)을 제공한다.
수소 실세스퀴옥산(HSQ)의 총(140)을 약 0.3-0.5㎛의 평균 두께로 스핀-온하여, HSQ(140)의 두께는 메탈 배선 위에서 약 0.05㎛이지만 갭들은 채워지고, 큰 메탈 구조(예를 들면, 커패시터판) 상에서 두께는 평균값에 한층 근접될 것이다. 약 400℃에서 HSQ를 경화시켜, HSQ는 교차 결합 구조에서 대략 [SiHO3/2]N의 화학 조성을 갖는다. HSQ(140)은 균열을 피할 정도로 충분히 얇게 된다.
그 후, 불소첨가 테트라에톡실란(불소첨가 TEOS) 및 산소 소스 가스를 사용하여 플라즈마 강화 피착에 의해 HSQ(140)상에 0.95㎛의 두꺼운 불소첨가 실리콘 산화물(fluorinated silicon oxide: FSG) 층(150)을 피착한다. (비평형) 반응은 다음과 같다.
Si(C2H2F3)4 + O2 → SiOxFy+ H2O + HF + CO2 +...
실란, 산소, 및 실리콘 테트라플루오라이드(tetrafluoride) 및 아르곤 불활성 가스와 같은 다른 많은 소스 가스가 존재한다. (비평형) 반응은 다음과 같다.
SiH4 + O2 + SiF4 → SiOxFy+ H2O + HF +...
플라즈마 가열은 약 330℃로 유지된 기판 온도를 증가시킨다. 소스(source) 가스의 흐름은 대략 SiH4이 30sccm, O2가 45sccm, SiF4가 15sccm, 및 Ar가 15 sccm이다. 반응 챔버 내의 총 압력은 약 4-5 mTorr이다. 도 1c에서 불소첨가 산화물은 약 290nm/min로 피착되고 2-6%의 불소 함유량을 가지며 약 3.5의 유전률을 갖는다. 불소첨가 산화물(150)의 표면을 평탄화하기 위해 화학적 기계적 연마(CMP)가 적용될 수 있으며, 불소첨가 산화물의 또다른 장점은 도핑되지 않은 산화물보다 더 빠르게 연마한다는 것이다.
메탈 레벨간 유전체(140, 150)를 완성한 후에, 포토리소그래픽으로 패턴화하여 금속 배선(112-120)으로부터 상부 메탈 레벨에 접속하기 위한 비아(160, 162)를 에칭한다. 그후,비아를 메탈로 충전하고 제2 레벨의 메탈을 피착한다. 그 후, 제2 레벨 메탈을 포토리소그래픽으로 패턴화하여 절연체 적층(140, 150)상에 제2 메탈 레벨의 배선(172-174)을 형성하고 비아(160, 162)를 통해 제1 메탈 레벨 배선에 접속한다. 비아 충전은, 에치백(etchback)으로 텅스텐의 선택적인 혹은 전체적인 화학적 기상 성장 후에 제2 메탈 레벨에 대한 덮개 알루미늄층을 피착하거나, 또는 알루미늄 리플로우 등에 의해 제2 메탈 레벨의 피착과 동시에 이루어질 수 있을 것이다. 또한, 비아는 충전 이전에 형성되는 배리어-라이너(barrier-liner)를 갖는다. Ti, TiN, TiW와 같은 라이너들이 스퍼터 온될 것이다. 제2 메탈 레벨 배선(172-174)이 도시되어 있는 도 1d를 참조하라. 비아는 주로 HSQ(140)이 아닌 불소첨가 산화물(150)을 통해 통과되고, 불소첨가 산화물은 비불소첨가 산화물과 유사한 에칭 특성들을 갖는다는 사실을 주의하라.
HSQ를 갭 충전재로서 사용하고 (비불소첨가) 산화물을 메탈 레벨 충전재로서 사용하면 갭 충전재 및 메탈 레벨간 충전재 양자의 (비불소첨가) 산화물의 결합 용량에 비해 0.5㎛의 간격의 0.5㎛ 폭의 메탈 배선 사이의 결합 용량을 약 13% 감소시킨다. 대조적으로, 메탈 레벨 충전재 사이에서 불소첨가 산화물과 함에 HSQ 갭 충전재를 사용하는 양호한 실시예는 결합 용량을 약 22% 감소시킨다. 그러므로 2개의 저 유전률 절연체를 사용하면 산화물과 함께 하나의 저 유전률 절연체만을 사용하는 것보다 효과적인 유전률을 제공한다.
멀티 레벨 메탈 구조들에 대해 비아 및 패터닝된 메탈층과 함께 HSQ 및 불소첨가 산화물 피착이 반복 이용될 수 있다.
〈라이너 및 세퍼레이터의 양호한 실시예〉
도 2a-2d는 메탈 배선에 대한 유전체 라이너 및 두개의 저 유전률 절연체 사이의 유전체 세퍼레이터를 포함하는 레벨간 유전체(inter-level dielectric: ILD)를 제조하는 방법의 제2 양호한 실시예를 도시한다. 특히, 제1 양호한 실시예에서와 같이 프리메탈 레벨 유전체(110)상에 제1 레벨 메탈 배선(112-120)에서 시작한다. 그 후 도 2a와 같이, 50-100nm 두께 (비불소첨가) 산화물(210)을 컨퍼멀하게 피착한다. 산화물(210)은 PETEOS에 의해 피착될 수도 있으며 메탈 배선(112-120)에 대한 보호 라이너를 제공한다.
그 후, 제1 레벨 메탈 배선(112-120) 사이의 갭들을 충전하도록 약 0.5㎛의 두께로 HSQ(140)을 스핀-온 한다. 그 후, HSQ를 경화한다. 그 후, 도 2b와 같이, HSQ(140)상에 산화물의 50-100nm 두께의 세퍼레이터층(240)을 피착한다. 세퍼레이터(240)는 HSQ(140) 및 상부 불소첨가 산화물 사이에 분리 장벽(separator barrier)을 제공한다. 세퍼레이터는 불소의 HSQ로의 확산 및 열화를 막는다.
그 후, 1㎛ 이상의 불소첨가 산화물(150)을 피착하고 세퍼레이터(240) 상에 불소첨가 산화물을 0.85㎛의 두께까지 연마한다. 이러한 피착은 제1 양호한 실시예에서 이미 설명되었다. 그 후, 불소첨가 산화물(150) 상에 50-100㎛ 두께의 또 다른 세퍼레이터 산화물(250)을 피착한다. 이 경우, 세퍼레이터(250)는 불소가 상부의 메탈로 확산되는 것을 방지할 수 있다.
제1 양호한 실시예에서와 같이, 메탈 배선(112-120)으로부터 상부 메탈 레벨로 접속을 위해서 세퍼레이터(250), 불소첨가 산화물(150), 세퍼레이터(240), HSQ(140), 및 라이너(210)를 통해 포토리소그래픽으로 비아(160, 162)를 패턴화하고 에칭한다. 그후,비아를 메탈로 충전하고 제2 레벨의 메탈을 피착한다. 이 경우, 충전 및 제2 메탈 피착은 동시에 발생될 수도 있고 비아는 라이너를 가질 수도 있다. 다음에, 세퍼레이터들(240 및 250) 및 라이너(210)를 갖는 절연체 적충(140, 150)상에 제2 메탈 레벨의 배선(172-174)을 형성하도록 포토리소그래픽으로 패턴화하고 비아(160, 162)를 통해 제1 메탈 레벨 배선에 접속한다. 마지막으로, 제2 레벨의 메탈 배선(172-174)상에 50-100nm 두께의 메탈 라이너(270)를 피착한다. 이러한 피착은 도 2d에 도시된 바와 같이 PECVD 산화물일 수도 있다.
HSQ, 세퍼레이터, 불소첨가 산화물, 세퍼레이터, 비아, 비아 충전, 제2 메탈 피착 및 패턴화, 및 메탈 라이너의 단계를 반복하여 저 유전률의 절연 구조들을 갖는 제3, 제4, 제5 레벨 등의 메탈 배선을 형성한다.
세퍼레이터층(240 및 250) 및 라이너층(210 및 270) 중 임의의 하나 혹은 그이상이 생략될 수 있다. 세퍼레이터 흑은 라이너는 실리콘 질화물과 같은 절연체로 만들어지지만, 질화물의 유전률은 약 7.9이므로 이러한 층은 매우 얇아져야 한다.
〈삽입의 양호한 실시예〉
도 3a-c는 3개의 유전체를 사용하는 저 유전률의 절연 구조의 제조 방법의 제3 실시예를 도시한다. 특히, 도 3a는 도 1a의 두개의 메탈 배선(112-120) 및 파릴렌(폴리-파락시릴렌: poly-paraxylylene) 상부 메탈 배선과 같은 컨퍼멀 피착된 중합체(330)를 도시한다. 파릴렌들은 매우 작은 유전률을 가지므로 불소첨가 파릴렌에서 2.35 이하이며 활성 단량체(monomer)의 기상(vapor phase)으로부터 피착될 수 있다.
도 3b는 중합체(330)의 이방성(anisotropic) 에칭 후 측벽 및 최소 공간 충전 중합체(332)를 남긴 구조를 도시한다. 그러므로, 하부 PMD 및 메탈의 접착과 중합체(332)의 기계적인 강도는, 다음 층에 대한 주요 지지 재료가 아니므로 클 필요가 없다.
이와 달리, 충분한 접착성 및 기계적인 강도를 갖는 중합체에서는, 이방성 에치백이 생략되어, HSQ 혹은 불소첨가 산화물 흑은 양자 모두와 같은 다음 층이 직접 도 3a에 도시된 구조에 적용될 수 있다.
도 3c는 중합체의 측벽의 메탈 배선과 HSQ(342) 상에 피착된 불소첨가 산화물(FSG: 352) 사이에 충전하여 제1 양호한 실시예와 같이 상부 메탈 레벨까지 충전재를 제공하도록 스핀-온된 평탄화 HSQ(342)를 도시한다. 물론, 제2 양호한 실시예에서와 같이 라이너 및 세퍼레이터가 또한 부가되며, CMP를 사용하여 불소첨가 산화물이 평탄화될 수 있다.
측벽 및 최소 갭 충전재로서 중합체를 이용하는 레벨간 유전체(ILD)는 기계적인 강도의 부족과 같은 제약을 갖는 다수의 중합체를 이용할 수 있게 하며, HSQ과 FSG의 조합은 유효 유전률을 낮게 유지할 수 있다.
〈중합체의 양호한 실시예〉
도 4a-c는 두개의 연속적인 메탈 레벨에 대한 ILD의 제3 양호한 실시예 형태의 간단한 버전(version)을 연속하여 2회 적용한 것을 도시한다. 특히, 도 4a는 절연체(402)상의 메탈 배선(412-420) 위에 컨퍼멀하게 피착된 불소첨가 중합체(430)를 도시한다. 메탈 배선(414-420)은 0.25㎛ 간격의 약 0.25㎛ 폭 및 0.7㎛ 높이이고, 메탈 배선(412)은 0.4㎛ 폭이고 수직 비아 접속을 위해 메탈 배선을 넓힌 것을 나타낸다. 이 경우, 메탈은 상하에 TiN과 같은 피복된 알루미늄일 수 있다.
도 4b는 근접 간격의 메탈 배선 사이를 충전하고 다른 메탈 배선에 측벽을 형성하도록 에치백된 불소첨가 중합체(432)를 도시한다. 도 4b는 또한 약 0.7㎛의 두께로 메탈 배선 및 불소첨가 중합체를 덮는 평탄화된 불소첨가 산화물(450)을 도시한다. 불소첨가 산화물(450)은 평탄화를 위해 동시 스퍼터링으로 플라즈마 강화 피착되거나(소스 가스는 불소첨가 TEOS 혹은 실란과 산소와 실리콘 테트라플루오라이드를 사용하여), 혹은 평탄화를 위해 회생(sacrificial)층 에치백 혹은 CMP를 사용할 수 있다.
도 4c는 불소첨가 산화물(450)상의 다른 제2 레벨 메탈 배선(464-470)과 함께, 제1 레벨 메탈 배선(412)을 불소첨가 산화물(450)을 통해 제2 레벨 금속 배선(462)에 접속하는 메탈 충전된 비아(452)를 도시한다. 에치백된 불소첨가 중합체(482)는 근접 간격의 메탈 배선(462-470) 사이를 충전하여 다른 메탈 배선에 측벽을 형성하고, 평탄화된 불소첨가 산화물(490)은 제2 레벨의 메탈 배선을 덮는다. 메탈 충전된 비아(492)는 제2 레벨 메탈 배선(470)을, 이후에 불소첨가 산화물(490)상에 형성되는 제3 레벨의 메탈 배선(도시생략)에 접속한다. 메탈 충전된 비아(452 및 492)는 제1 포토리소그래픽 패턴화 및 전체적인 피착과 에치백 혹은 선택적인 피착에 의한 산화물의 에칭에 의해 형성될 수도 있다. 메탈 배선은 포토리소그래픽 패턴화 및 이방성 에칭에 의한 전체적인 피착에 의해 형성된다. 이들의 반복에 의해 다른 레벨이 제조될 수 있다.
〈중합체 재충전(refill)의 양호한 실시예〉
도 5a-d는 두개의 연속적인 메탈 레벨에 대한 메탈간 유전체(inter-metal dielectric: IMD)의 중합체 재충전의 양호한 실시예의 두개의 연속적인 적용의 횡단면도를 도시한다. 실제로, 도 5a는 절연층(510)상에 형성되고 메탈 배선의 상부에 불소첨가 산화물층(530)을 갖는 메탈 배선(512-520)을 도시한다. 메탈 배선(514, 516, 518, 및 520)은 약 0.25㎛의 최소 선폭, 및 약 0.7㎛의 높이를 가지므로, 메탈 배선(512)은 비아 정렬을 쉽게 하기 위해 약 0.4㎛로 증가된 폭을 표시한다. 메탈 배선쌍(514-516 및 518-520)에서 메탈 배선 사이의 간격은 최소 약 0.25㎛이나, 다른 간격은 더 크다. 메탈 배선은 포토리소그래픽 패턴화에 의한 전체적인 피착에 의해 형성된다. 메탈은 피복된 알루미늄일 수 있다.
포토리소그래픽으로 최소 메탈배선 간격을 정하고 최소 간격으로부터 불소첨가 산화물(530)을 에칭한다. 이 에칭은 이방성 플라즈마 에칭이거나 혹은 메탈에 따라 선택될 수 있어서 횡방향 에치스톱(lateral etch-stops)으로서 메탈 배선을 사용한다. 하부 절연체(510)로의 오버에치(over-etch)가 이용될 것이다. 불소첨가 산화물 에칭 후에, 상기 기술된 바와 같이, 불소첨가 중합체(540)가 컨퍼멀하게 피착된다. 최소한 0.125㎛ 두께의 컨퍼멀 피착은 최소 간격을 충전할 것이다. 도 5b는 약 0.4㎛의 중합체의 피착을 도시한다.
도 5c는 최소 간격 내에 중합체 충전재(542)만을 남기는 중합체(540)의 에치백을 도시한다. 중합체 에치백 후에, 약 0.5㎛의 불소첨가 산화물(550)을 피착한다. 불소첨가 산화물들(530및 550)은 하나의 불소첨가 산화물(580)을 형성한다.
포토리소그래픽으로 정하고 메탈 배선(512)과 같은 메탈 배선의 넓은 부분까지 불소첨가 산화물(580)의 비아를 에칭하는 것에 의해 메탈 레벨이 완료된다. 그 다음 선택적인 메탈 피착 혹은 전체적인 피착 및 에치백에 의해 비아를 충전한다. 비아는 장벽층을 갖는 텅스텐으로 충전된다. 메탈 충전된 비아(560)는 도 5d에 도시된 바와 같이, 기술된 메탈 레벨과 동일한 방법으로 형성된 재충전된 중합체(582)와 제2 메탈 레벨과 상부 불소첨가 산화물(590)에 접속을 제공한다. 다른 방법은 비아(560)를 충전하고 단일 단계에서 제2 레벨의 메탈 배선을 형성하도록 패턴화되는 메탈을 피착하는 것이다. 이것은 화학적 기상 성장 혹은 알루미늄과 같은 메탈의 리플로우 같은 임의의 컨퍼멀한 금속 피착 방법일 수 있다. 선택적으로 스퍼터링된 장벽 메탈층이 초기에 피착될 수 있다.
상기 기술된 바와 같이, 유전체 재료 사이의 금속 배선 및/또는 세퍼레이터에 대한 라이너가 사용될 수 있다.
〈리세스된 메탈의 양호한 실시예〉
도 6a-c는 리세스된 메탈(상감)의 양호한 실시예의 IMD 및 제조 방법의 횡단면도를 도시한다. 특히, 도 6a는 세퍼레이터층(604)상의 메탈 레벨 사이의 충전재로서의 불소첨가 산화물층(602) 및 유전체층(610)에 삽입된 라이너층(606)과 메탈 배선(608)을 도시한다. 유전체층(620)은 불소첨가 산화물(602)상에 위치하고, 유전체층(620)에는 배선 홈(630-632)이 포토리소그래피로 패턴화되고 에칭된다. 홈(630-632)은 0.3㎛ 폭일 수도 있다. 세퍼레이터(604) 및 라이너(606)은 약 10nm의 두께의 플라즈마 강화 피착된 TEOS 산화물일 수도 있다. 불소첨가 산화물층(602)은 1㎛두께이고, 유전체층(620)은 두께가 0.8㎛일 수도 있으며, 불소첨가 산화물 혹은 경화된 HSQ 혹은 중합체와 같은 저 유전률의 재료로 제조될 수도 있다. 또한 홈(630-632)은 더 두꺼운 유전체층에서는 유전체층(620)을 완전하게 통하여 확장될 필요가 없다.
도 6b는 유전체충(620) 위와 홈 내의 컨퍼멀 라이너충(626)을 충전하도록 피착된 메탈(628)을 도시한다. 메탈(628)은 화학적 기상 성장되거나 혹은 리플로우되어 홈을 채운다. 그 후, 적용된 CMP는 홈의 모든 외부 메탈(628)을 평탄화하여, 도 6c에 도시된 바와 같이 홈내에 메탈 배선(627, 629)을 남긴다.
도 6d는 메탈 배선(627, 629)과 불소첨가 산화물(622) 위에 형성될 메탈 배선 사이의 IMD를 완성하기 위해, 평탄화된 표면상에 피착된 세퍼레이터층(624) 및 메탈 레벨간 충전재로서의 불소화 산화물층(622)을 도시한다. 이 때, 세퍼레이터층(626)은 매우 얇아(10nm) 질 것이고 PETEOS가 될 수 있으며, 불소첨가 산화물(622)은 약 1㎛ 두께가 될 것이다.
〈변형〉
낮은 유효 유전률을 유지하면서 레벨간 유전체(PMD 혹은 IMD)에 대한 두개 흑은 그 이상의 저 유전률 재료들의 양호한 실시예의 변형이 이루어질 수 있다. 예를 들면, 사용된 불소첨가 산화물은 보다 적은 혹은 보다 많은 유효 불소 함유량을 가지므로 그 유전률이 3.0까지 저하되거나 3.6 혹은 3.7 까지 증가된다. 메탈 및 폴리실리콘 배선의 크기, 및 수직과 수평 모두에서 배선 사이의 간격은 변경될 수 있다. 메탈 배선층 사이에 사용된 다른 절연체의 수는 변경될 수 있고, 불소첨가 산화물에서의 불소 함유량이 변하는 것과 같이 조성을 변경할 수 있다.
더우기, 완성된 집적 회로를 덮는 패시베이션(passivation) 오버코트의 적어도 부분으로써 저 유전률 절연체가 이용될 수 있다. 실제로, 상부 실리콘 질화물층을 갖는 상부 레벨 메탈 배선 사이의 갭을 충전하는 제1 SiOxFy층이 이용될 수 있거나, 혹은 중합체 혹은 스핀-온 유리 갭 충전 및 SiOxFy상층 및 상부 실리콘 질화물이 이용될 수 있다.
도 1a-e는 제1 양호한 실시예 및 방법의 각 단계를 도시한 횡단면도.
도 2a-d는 제2 양호한 실시예 및 방법의 각 단계를 도시한 횡단면도.
도 3a-c는 제3 양호한 실시예 및 방법의 각 단계를 도시한 횡단면도,
도 4a-c는 제4 양호한 실시예 및 방법의 각 단계를 도시한 횡단면도.
도 5a-d는 제5 양호한 실시예 및 방법의 각 단계를 도시한 횡단면도.
도 6a-d는 리세스된(recessed) 배선의 양호한 실시예 및 방법을 도시한 횡단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
104: 게이트
106: 필드 산화물
110: 프리메탈 레벨 유전체
112: 메탈
122: 비아

Claims (4)

  1. 집적 회로의 상호접속 구조에 있어서,
    상기 구조는 하나의 면에 메탈 배선들이 존재하고,
    상기 메탈 배선들은 실리콘 이산화물(실리콘 질화물)의 박막 컨퍼멀(conformal)층에 의해 피복되며 또한 제1 유전체 재료의 영역들에 의해 분리되며,
    상기 제1 유전체 재료는 상기 실리콘 이산화물보다 유전률이 낮고,
    상기 제1 유전체 재료의 층은 상기 메탈 배선들의 상부 및 상기 메탈 배선들
    을 분리시키는 상기 제1 유전체 재료의 영역의 상부에 존재하며.
    상기 메탈 배선들의 상부 및 상기 메탈 배선들을 분리시키는 상기 제1 유전체 재료의 영역의 상부에 존재하는 층의 유전체 재료는 상기 제1 유전체 재료와는 다른 제2 유전체 재료로 치환되고,
    상기 제1 유전체 재료 및 상기 제2 유전체 재료는 모두 상기 실리콘 이산화물보다 유전률이 낮은 것을 특징으로 하는 집적 회로의 상호접속 구조.
  2. 제1항에 있어서,
    상기 제1 유전체 재료는 수소 실세스퀴옥산(silsesquioxane: HSQ)이며, 상기 제2 유전체 재료는 불소첨가 실리콘 산화물(fluorinated silicon oxide)인 것을 특징으로 하는 집적 회로의 상호접속 구조.
  3. 집적 회로의 상호접속 구조 형성 방법에 있어서,
    상기 구조는 메탈 배선들이 하나의 면에 형성되고,
    상기 메탈 배선들을 박막의 실리콘 이산화물(실리콘 질화물)의 층에 의해 컨퍼멀(conformal)하게 피복하는 단계;
    상기 피복된 메탈 배선들 사이의 영역들을 상기 실리콘 이산화물보다 유전률이 낮은 제1 유전체 재료에 의해 충전하는 단계;
    상기 제1 유전체 재료의 층을 상기 메탈 배선들의 상부 및 상기 메탈 배선들을 분리시키는 상기 제1 유전체 재료의 영역의 상부에 형성하는 단계; 및
    상기 메탈 배선들의 상부 및 상기 메탈 배선들을 분리시키는 상기 제1 유전체 재료의 영역의 상부에 존재하는 층의 유전체 재료를 상기 제1 유전체 재료에 대신하여 상기 제1 유전체 재료와는 다른 제2 유전체 재료를 사용하여 형성하는 단계를 포함하며,
    상기 제1 유전체 재료 및 상기 제2 유전체 재료는 모두 상기 실리콘 이산화물보다 유전률이 낮은 것을 특징으로 하는 집적 회로의 상호접속 구조 형성 방법.
  4. 제3항에 있어서,
    상기 제1 유전체 재료는 수소 실세스퀴옥산(silsesquioxane: HSQ)이며, 상기 제2 유전체 재료는 불소첨가 실리콘 산화물(fluorinated silicon oxide)인 것을 특징으로 하는 집적 회로의 상호접속 구조 형성 방법.
KR1019970016238A 1996-04-29 1997-04-29 집적회로절연체및그제조방법 KR100518988B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1640396P 1996-04-29 1996-04-29
US60/016,403 1996-04-29

Publications (2)

Publication Number Publication Date
KR970072310A KR970072310A (ko) 1997-11-07
KR100518988B1 true KR100518988B1 (ko) 2005-12-01

Family

ID=21776953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970016238A KR100518988B1 (ko) 1996-04-29 1997-04-29 집적회로절연체및그제조방법

Country Status (4)

Country Link
EP (1) EP0805491A3 (ko)
JP (1) JPH1041382A (ko)
KR (1) KR100518988B1 (ko)
TW (1) TW391048B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3159093B2 (ja) 1996-12-25 2001-04-23 日本電気株式会社 半導体装置およびその製造方法
JPH10189723A (ja) * 1996-12-25 1998-07-21 Nec Corp 半導体装置およびその製造方法
US6770975B2 (en) 1999-06-09 2004-08-03 Alliedsignal Inc. Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
US6391795B1 (en) * 1999-10-22 2002-05-21 Lsi Logic Corporation Low k dielectric composite layer for intergrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
KR100326814B1 (ko) * 1999-12-30 2002-03-04 박종섭 반도체 소자의 금속배선간 층간 절연막 형성방법
JP4752108B2 (ja) * 2000-12-08 2011-08-17 ソニー株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476817A (en) * 1994-05-31 1995-12-19 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers
KR950034532A (ko) * 1994-04-28 1995-12-28
KR960015788A (ko) * 1994-10-03 1996-05-22 반도체장치용 층간절연막 구조

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950034532A (ko) * 1994-04-28 1995-12-28
US5476817A (en) * 1994-05-31 1995-12-19 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers
KR960015788A (ko) * 1994-10-03 1996-05-22 반도체장치용 층간절연막 구조

Also Published As

Publication number Publication date
TW391048B (en) 2000-05-21
EP0805491A3 (en) 1997-11-12
KR970072310A (ko) 1997-11-07
EP0805491A2 (en) 1997-11-05
JPH1041382A (ja) 1998-02-13

Similar Documents

Publication Publication Date Title
US6278174B1 (en) Integrated circuit insulator and structure using low dielectric insulator material including HSQ and fluorinated oxide
US6191050B1 (en) Interlayer dielectric with a composite dielectric stack
US7564136B2 (en) Integration scheme for Cu/low-k interconnects
US6265303B1 (en) Integrated circuit dielectric and method
US6030706A (en) Integrated circuit insulator and method
US5759906A (en) Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits
US6787911B1 (en) Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US6351039B1 (en) Integrated circuit dielectric and method
US6570257B2 (en) IMD film composition for dual damascene process
US5716890A (en) Structure and method for fabricating an interlayer insulating film
US6914335B2 (en) Semiconductor device having a low-K dielectric layer
US6627996B1 (en) Semiconductor device having fluorine containing silicon oxide layer as dielectric for wiring pattern having anti-reflective layer and insulating layer thereon
EP0881678A2 (en) Improvements in or relating to porous dielectric structures
US6114186A (en) Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
US20040251549A1 (en) Hybrid copper/low k dielectric interconnect integration method and device
US5994776A (en) Interlevel dielectric with multiple air gaps between conductive lines of an integrated circuit
US20030143832A1 (en) Dielectric between metal structures and method therefor
US7244673B2 (en) Integration film scheme for copper / low-k interconnect
US5888905A (en) Integrated circuit insulator and method
KR100518988B1 (ko) 집적회로절연체및그제조방법
US7351653B2 (en) Method for damascene process
US6800928B1 (en) Porous integrated circuit dielectric with decreased surface porosity
US20050140029A1 (en) Heterogeneous low k dielectric
US20030222349A1 (en) Semiconductor device with multilayer interconnection structure
US5817571A (en) Multilayer interlevel dielectrics using phosphorus-doped glass

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 12

EXPY Expiration of term