KR19980038763A - 가입자정합보드와 가입자제어보드간의 정합회로 - Google Patents
가입자정합보드와 가입자제어보드간의 정합회로 Download PDFInfo
- Publication number
- KR19980038763A KR19980038763A KR1019960057691A KR19960057691A KR19980038763A KR 19980038763 A KR19980038763 A KR 19980038763A KR 1019960057691 A KR1019960057691 A KR 1019960057691A KR 19960057691 A KR19960057691 A KR 19960057691A KR 19980038763 A KR19980038763 A KR 19980038763A
- Authority
- KR
- South Korea
- Prior art keywords
- subscriber
- data
- bus
- address
- matching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0435—Details
- H04Q11/0471—Terminal access circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13299—Bus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
본 발명은 L버스를 사용하여 가입자정합보드와 가입자제어보드를 정합하기 위한 정합회로에 관한 것으로, 본 회로는 가입자정합보드와 가입자제어보드간에 송수신되는 어드레스 및 데이터를 다중화하고, 기타 제어신호를 전송하기 위한 엘(L)버스, L버스를 통해 가입자 제어보드와 제 1 및 제 2 공유메모리간에 전송되는 데이터 및 어드레스를 바이트 또는 워드단위로 처리하기 위한 버스 트랜시버수단, 버스 트랜시버 수단으로부터 전송되는 어드레스를 상위와 하위로 나누어 래치하여 제 1 및 제 2 공유메모리로 전송하기 위한 래치수단, L버스를 통해 가입자제어보드로부터 전송되는 어드레스 및 데이터를 제외한 제어신호와 래치수단으로부터 제공되는 최하위 어드레스신호를 입력신호로하여 버스 트랜시버수단, 래치수단, 제 1 및 제 2 공유메모리의 동작을 제어하기 위한 제어신호를 제공하는 신호제어부를 포함하도록 구성된다.
Description
본 발명은 교환기에 있어서 종합정보망(Integrated Service Digital Network, 이하 ISDN이라 약함) 가입자정합보드와 가입자제어보드간의 정합회로에 관한 것으로, 특히, L-BUS(이하 L버스라고 칭함)를 이용하여 ISDN 가입자정합보드와 가입자제어보드간을 정합하기 위한 정합회로에 관한 것이다.
ISDN 가입자용 교환기(이하 교환기라고 약함)에는 ISDN가입자와의 정합을 위해 OSI(Open Systems Interconnection, 이하 OSI라고 약함)의 물리계층인 레이어(Layer) 1 및 데이터링크계층인 레이어 2에 대한 계층처리를 하는 ISDN가입자정합보드와 ISDN가입자를 제어하기 위하여 OSI의 네트워크계층인 레이어 3에 대한 계층처리를 하는 가입자제어보드가 있다. 그리고 이들 보드들간에 병렬버스인 유사 VME(Versa Module Europe)버스를 접속하여 정보를 송수신하도록 되어 있다.
그러나 VME버스는 데이터버스, 어드레스버스 및 각종 신호들을 해당 전송로를 통해 전송하므로 각 보드의 정합부분에서 사용되는 커넥터의 핀이 많이 소요되므로 하드웨어 설계시 많은 제약을 받게 되며, 가입자 회로팩의 가격을 상승시키는 요인이 되기도 한다.
따라서 본 발명의 목적은 상술한 바와 같은 문제를 해결하기 위하여 L버스를 사용하여 가입자정합보드와 가입자제어보드를 정합하기 위한 정합회로를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 정합회로는, 가입자에 대한 제어처리를 하기 위한 가입자제어보드와 가입자제어보드로부터 제공되는 하위데이타를 저장할 수 있는 제 1 공유메모리, 가입자 제어보드로부터 제공되는 상위데이타를 저장할 수 있는 제 2 공유메모리를 구비하여 가입자와 정합처리를 하기 위한 가입자정합보드간의 정합회로에 있어서, 가입자정합보드와 가입자제어보드간에 송수신되는 어드레스 및 데이터를 다중화하고, 기타 제어신호를 전송하기 위한 엘(L)버스, L버스를 통해 가입자 제어보드와 제 1 및 제 2 공유메모리간에 전송되는 데이터 및 어드레스를 바이트 또는 워드단위로 처리하기 위한 버스 트랜시버수단, 버스 트랜시버 수단으로부터 전송되는 어드레스를 상위와 하위로 나누어 래치하여 제 1 및 제 2 공유메모리로 전송하기 위한 래치수단, L버스를 통해 가입자제어보드로부터 전송되는 어드레스 및 데이터를 제외한 제어신호와 래치수단으로부터 제공되는 최하위 어드레스신호를 입력신호로하여 버스 트랜시버수단, 래치수단, 제 1 및 제 2 공유메모리의 동작을 제어하기 위한 제어신호를 제공하는 신호제어부를 포함하는 것을 특징으로 한다.
도 1은 본 발명에 따른 가입자정합보드와 가입자제어보드간의 정합에 대한 개략적인 블럭도
도 2는 본 발명에 따른 가입자정합보드와 가입자제어보드간의 정합회로의 상세 블럭도
* 도면의 주요부분에 대한 부호의 설명
100 : 종합정보망(ISDN) 가입자정합보드
110 : 가입자제어보드 200 : 필터
210 : 신호제어부 220 : 버스 트랜시버 수단
221 : 제 1 버스 트랜시버 222 : 제 2 버스 트랜시버
223 : 제 3 버스 트랜시버 230 : 래치수단
231 : 제 1 래치수단 232 : 제 2 래치수단
240, 250 : 제 1, 2 공유메모리
본 발명의 상술한 목적 및 기타 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다.
도 1는 종합정보망(Integrated Service Digital Network, 이하 ISDN이라 약함)가입자와 종래기술에서 언급한 바와 같이 정합처리를 하기 위한 ISDN가입자 정합보드(100)와 가입자를 제어하기 위한 가입자제어보드(110)를 L버스를 통해 정합한 개략도로서, L버스는 어드레스와 데이터를 다중화하여 전송하는 특징을 갖는다.
도 2는 본 발명에 따른 가입자정합보드(100)와 가입자제어보드(110)간의 정합회로의 상세 블록도로서, 가입자정합보드(100)내에 구비된다.
도 2를 참조하면, 도 2는 L버스측으로부터 인가되는 제어신호를 필터링하기 위한 필터(200), L버스측과 양방향으로 접속되어 바이트 또는 워드단위로 어드레스 및 데이터를 전송하기 위한 버스 트랜시버수단(220), 버스 트랜시버수단(220)으로부터 전송되는 어드레스를 상위 또는 하위로 나누어 래치처리하기 위한 래치수단(230), 래치수단(230)으로부터 제공되는 어드레스 영역에 상기 버스 트랜시버수단(220)으로부터 전송되는 데이터중 하위데이타를 저장하기 위한 제 1 공유메모리(240), 래치수단(230)으로부터 전송되는 어드레스영역에 상기 버스 트랜시버수단(220)으로부터 전송되는 데이터중 상위데이타를 저장하기 위한 제 2 공유메모리(250), 필터(200)를 통해 전송되는 제어신호와 래치수단(230)으로부터 전송되는 최하위 어드레스(A0)를 입력신호로하여 버스 트랜시버수단(220)과 래치수단(230), 제 1 및 제 2 공유메모리(240, 250)의 동작을 제어하는 제어신호를 제공하기 위한 신호제어부(210)로 구성된다.
특히, 버스 트랜시버수단(220)은 L버스를 통해 워드 또는 바이트단위로 데이터 및 어드레스를 전송하기 위하여 제 1~3 버스 트랜시버(221~223)를 구성하고, 래치수단(230)은 상·하위 어드레스를 각각 래치하여 전송할 수 있도록 제 1 및 제 2 래치회로(231, 232)를 구성한다. 그리고 신호제어부(210)로부터 제공되는 제어신호들은 가입자정합보드 선택신호(SEL), 어드레스 유휴기간을 제어하기 위한 어드레스 인에이블신호(AE), 데이터 유휴기간을 제어하기 위한 데이터 인에이블신호(DE), 가입자정합보드(100)가 데이터를 쓰고 있는 상태를 나타내기 위한 쓰기모드제어신호(SWR), 가입자정합보드가 데이터를 읽고 있는 상태를 나타내기 위한 읽기모드제어신호(SRD) 및 바이트모드와 워드모드를 제어하기 위한 BW신호 등이다.
이와 같이 구성된 정합회로는 다음과 같이 동작한다.
우선, ISDN 가입자 제어보드(110, 이하 가입자제어보드라고 약함)로부터 L버스를 통해 전송되는 어드레스와 데이터를 제외한 기타 제어신호들은 필터(200)로 인가된다. 필터(200)는 인가되는 기타 제어신호들에 포함되어 있는 각종 노이즈들을 제거하고, 노이즈가 제거된 기타 제어신호들을 신호제어부(210)로 전송한다.
쓰기모드에 의하여 L버스를 통해 다중화된 어드레스 및 데이터 AD0~AD15신호가 인가되면, 버스트랜시버수단(220)으로 전송된다. 전송된 신호중 AD0~AD7은 제 1 버스 트랜시버(221)로 전송하고, AD8~AD15는 제 2 및 제 3 버스 트랜시버(222, 223)로 전송한다. 제 1 ~ 3 버스 트랜시버(221~223)는 가입자제어보드(110)가 데이터를 쓰거나 읽을 때 신호제어부(210)에 의해 모두 인에이블되도록 제어되고, 어드레스 인에이블신호(AE)가 액티브 '로우'인 구간동안에는 어드레스만 전송하고, 데이터 인에이블신호(DE)가 액티브 '로우'인 구간동안에는 데이터만 전송하도록 구성된다. 그리고 제 1 ~ 3 버스 트랜시버(221~223)는 신호제어부(210)에 의해 제어되어 바이트 또는 워드단위로 어드레스 및 데이터를 전송한다.
즉, 바이트단위로 쓰기할 때, L버스의 특성상 항상 상위 8비트인 D8~D15에 데이터를 실어 전송하므로 신호제어부(210)는 제 1 버스 트랜시버(221)가 하위어드레스(A0~A7)만 전송하도록 제어하고, 제 2 버스 트랜시버(222)는 하위데이타(D0~D7)만 전송하도록 제어하고, 제 3 버스 트랜시버(223)는 상위어드레스(A8~A15)와 상위데이타(D8~D15)를 전송하도록 제어한다.
이와 같은 제어에 의하여 제 1 버스 트랜시버(221)로부터 출력되는 하위 8비트의 어드레스 A0~A7은 래치수단(230)내의 제 1 래치회로(231)로 전송되고, 제 2 버스 트랜시버(222)로부터 출력되는 하위 8비트의 데이터 D0~D7은 제 1 공유메모리(240)로 전송되고, 제 3 버스 트랜시버(223)로부터 출력되는 상위 8비트의 어드레스 A8~A15는 래치수단(230)내의 제 2 래치회로(232)로 전송되고, 제 3 버스 트랜지시버(223)로부터 출력되는 상위 8비트 데이터 D8~D15는 제 2 공유메모리(250)로 전송된다.
제 1 및 제 2 래치회로(231, 232)는 가입자제어보드(110)의 클럭(SCLK)과 어드레스인에이블신호가 모두 '로우'상태에서 '하이'상태로 천이될 때, 제 1,3 버스 트랜시버(221, 223)로부터 전송된 어드레스를 래치하도록 구동된다. 그리고 제 1 래치회로(231)는 출력되는 하위어드레스신호중 A0신호는 신호제어부(210)로도 전송하여 바이트 전송시 하위데이타 전송구간과 상위데이타 전송구간을 제어한다.
즉, 바이트단위로 데이터를 전송할 때, 최하위 어드레스비트 A0가 '하이'이고 칩선택신호인 SEL이 '로우'이면, 하위데이타인 D0~D7이 유효한 상태이므로 신호제어부(210)는 제 1 공유메모리(240)에 하위데이타가 저장되도록 제어하고, A0가 '로우'이고 상술한 SEL신호가 '로우'이면, 상위데이타인 D8~D15가 유효한 상태이므로 신호제어부(210)는 제 2 공유메모리(250)에 데이터가 저장되도록 제어한다.
한편, 워드단위로 데이터를 쓸때에는, 제 1 버스 트랜시버(221)는 하위 어드레스와 데이터가 모두 전송되도록 구동하고, 제 2 버스 트랜시버(222)는 워드단위 전송시에는 구동되지 않는다. 그리고 제 3 버스 트랜시버(223)는 상위어드레스와 상위 데이터를 모두 전송하도록 구동된다.
이와 같은 쓰기모드 수행으로 제 1 공유메모리(240)는 신호제어부(210)에 의해 제어되어 제 1 래치회로(231)로부터 전송되는 하위어드레스영역에 하위데이타를 저장시키고, 제 2 공유메모리(250)는 신호제어부(210)에 의해 제어되어 제 2 래치회로(232)로부터 전송되는 상위어드레스영역에 상위데이타를 저장시킨다.
이와 같이 저장된 데이터를 바이트단위로 읽을 때에도 신호제어부(210)에 의해 제어되는데, 어드레스 전송은 상술한 바이트단위의 쓰기모드시와 동일하게 이루어지고, 데이터 전송경로만 상이하게 이루어진다. 즉, 제 1 공유메모리(240)로부터 하위데이타를 읽어 제 2 버스 트랜시버(222)를 통해 L버스의 D8~D15로 전송하고, 제 2 공유메모리(250)로부터 상위데이타를 읽어 제 3 버스 트랜시버(223)를 통해 L버스의 D8~D15로 전송한다.
또한 워드단위로 읽을 때에도 워드단위의 쓰기모드시와 동일하게 동작되고, 단지 데이터전송경로가 상이하게 이루어진다. 즉, 제 1 공유메모리(240)로부터 읽혀진 하위데이타는 제 1 버스 트랜시버(221)를 통해 L버스의 D0~D7로 전송되고, 제 2 공유메모리(250)로부 읽혀진 하위데이타는 제 3 버스 트랜시버(223)를 통해 L버스의 D8~D15로 전송된다.
이와 같은 쓰기모드와 읽기모드를 제어하기 위하여 신호제어부(210)는 버스 트랜시버수단(220)으로 쓰기 및 읽기 모드제어신호를 제공한다.
상술한 동작설명에서 언급된 논리관계는 시스템 설계시 다르게 설정될 수 있다.
이상, 상술한 바와 같이 본 발명은 ISDN가입자정합보드와 가입자제어보드간에 어드레스버스와 데이터버스를 다중화하여 전송하는 L버스를 이용한 정합회로를 제공함으로써, 정합부분에 사용되는 커넥터의 핀 수를 기존에 비해 줄일 수 있어 하드웨어 설계를 용이하게 할 수 있으며 가입자회로팩의 가격경쟁력을 상승시킬 수 있는 효과가 있다.
Claims (3)
- 가입자에 대한 제어처리를 하기 위한 가입자제어보드(110)와 상기 가입자제어보드(110)로부터 제공되는 하위데이타를 저장할 수 있는 제 1 공유메모리(240), 상기 가입자 제어보드(110)로부터 제공되는 상위데이타를 저장할 수 있는 제 2 공유메모리(250)를 구비하여 가입자와 정합처리를 하기 위한 가입자정합보드(100)간의 정합회로에 있어서, 상기 가입자정합보드(100)와 상기 가입자제어보드(110)간에 송수신되는 어드레스 및 데이터를 다중화하고, 기타 제어신호를 전송하기 위한 엘(L)버스, 상기 L버스를 통해 상기 가입자 제어보드(110)와 상기 제 1 및 제 2 공유메모리(240, 250)간에 전송되는 데이터 및 어드레스를 바이트 또는 워드단위로 처리하기 위한 버스 트랜시버수단(220), 상기 버스 트랜시버 수단(220)으로부터 전송되는 어드레스를 상위와 하위로 나누어 래치하여 상기 제 1 및 제 2 공유메모리(240, 250)로 전송하기 위한 래치수단(230), 상기 L버스를 통해 상기 가입자제어보드(110)로부터 전송되는 상기 어드레스 및 데이터를 제외한 제어신호와 상기 래치수단(230)으로부터 제공되는 최하위 어드레스신호(A0)를 입력신호로하여 상기 버스 트랜시버수단(220), 래치수단(230), 제 1 및 제 2 공유메모리(240, 250)의 동작을 제어하기 위한 제어신호를 제공하는 신호제어부(210)를 포함하는 것을 특징으로 하는 가입자정합보드와 가입자제어보드간의 정합회로.
- 제 1 항에 있어서, 상기 버스트랜시버수단(220)은 바이트단위로 데이터 전송시에는 하위 어드레스만 전송하고, 워드단위로 데이터 전송시에는 하위어드레스 및 하위데이타를 모두 전송하도록 구성된 제 1 버스트랜시버(221), 상기 바이트단위로 데이터 전송시에만 인에이블되어 상기 L버스의 상위데이타버스(D8~D15)를 통해 하위데이타를 전송하도록 구성된 제 2 버스 트랜시버(222), 상기 바이트단위로 데이터 전송시와 워드단위로 데이터 전송시 모두 상위어드레스 및 상위데이타를 전송하도록 구성된 제 3 버스 트랜시버(223)로 이루어지는 것을 특징으로 하는 가입자정합보드와 가입자제어보드간의 정합회로.
- 제 1 항에 있어서, 상기 정합회로는 상기 L버스로부터 제공되는 상기 제어신호의 노이즈를 제거하기 위하여 상기 신호제어부로 전송하기 전에 필터링하는 필터(200)를 더 구비하는 것을 특징으로 하는 가입자정합보드와 가입자제어보드간의 정합회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960057691A KR100203348B1 (ko) | 1996-11-26 | 1996-11-26 | 가입자정합보드와 가입자제어보드간의 정합회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960057691A KR100203348B1 (ko) | 1996-11-26 | 1996-11-26 | 가입자정합보드와 가입자제어보드간의 정합회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980038763A true KR19980038763A (ko) | 1998-08-17 |
| KR100203348B1 KR100203348B1 (ko) | 1999-06-15 |
Family
ID=19483684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960057691A KR100203348B1 (ko) | 1996-11-26 | 1996-11-26 | 가입자정합보드와 가입자제어보드간의 정합회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100203348B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100425985B1 (ko) * | 1999-12-28 | 2004-04-03 | 엘지전자 주식회사 | 교환 시스템에서 디 채널 패킷 데이터 처리장치 |
-
1996
- 1996-11-26 KR KR1019960057691A patent/KR100203348B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100425985B1 (ko) * | 1999-12-28 | 2004-04-03 | 엘지전자 주식회사 | 교환 시스템에서 디 채널 패킷 데이터 처리장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100203348B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6934785B2 (en) | High speed interface with looped bus | |
| US6882082B2 (en) | Memory repeater | |
| US5261059A (en) | Crossbar interface for data communication network | |
| US5778195A (en) | PC card | |
| KR20010071040A (ko) | 브리지 모듈 | |
| US5684792A (en) | Echo canceller system in an ATM network | |
| KR100561119B1 (ko) | 신호 전송 장치 | |
| EP0097028A2 (en) | Multiple-microcomputer communications system | |
| US5088089A (en) | Apparatus for programmably accessing and assigning time slots in a time division multiplexed communication system | |
| US6202116B1 (en) | Write only bus with whole and half bus mode operation | |
| KR100203348B1 (ko) | 가입자정합보드와 가입자제어보드간의 정합회로 | |
| KR100230902B1 (ko) | 고 처리 능력의 주변 구성 요소 상호 접속 버스를가진데이터 처리 및 통신 시스템 | |
| US6807601B2 (en) | Data processing device having a plurality of state-machine parts | |
| GB2128850A (en) | Time slot assignment facilities | |
| CN115312094A (zh) | Sram控制系统、方法、fpga芯片及电子设备 | |
| JPH10262272A (ja) | 時分割多重化通信媒体の簡単なインターフェース | |
| US5379395A (en) | Semiconductor integrated circuit for central processor interfacing which enables random and serial access to single port memories | |
| JPS60138664A (ja) | 所要デ−タバス幅の異なる装置群のためのデ−タバス方式 | |
| KR100323371B1 (ko) | 교환 시스템에서 기본 가입자 정합의 인터페이스 정합 시스템 및 방법 | |
| AU736765B2 (en) | Method and arrangement for connecting processor to ASIC | |
| KR100216402B1 (ko) | 음성사서함 시스템에서 통신 데이타 처리를 위한 단일 복합형 라인 카드 | |
| KR940003845B1 (ko) | 하위레벨 프로세서의 통화로계 버스 선택방법 | |
| US20020125501A1 (en) | Integrated circuit | |
| KR100288752B1 (ko) | 가입자 보드와 가입자 제어 인터페이스 보드간의 정합장치 | |
| US6216194B1 (en) | Information processing unit for separately controlling a plurality of shared buses |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020322 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |