KR19980035927A - 반도체 소자의 데이터 출력 버퍼 - Google Patents

반도체 소자의 데이터 출력 버퍼 Download PDF

Info

Publication number
KR19980035927A
KR19980035927A KR1019960054383A KR19960054383A KR19980035927A KR 19980035927 A KR19980035927 A KR 19980035927A KR 1019960054383 A KR1019960054383 A KR 1019960054383A KR 19960054383 A KR19960054383 A KR 19960054383A KR 19980035927 A KR19980035927 A KR 19980035927A
Authority
KR
South Korea
Prior art keywords
region
data output
junction
junction region
type mos
Prior art date
Application number
KR1019960054383A
Other languages
English (en)
Inventor
최영중
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960054383A priority Critical patent/KR19980035927A/ko
Publication of KR19980035927A publication Critical patent/KR19980035927A/ko

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 데이터 출력 버퍼에 관한 것으로, 정전기로 인한 접합 누설(Junction Leakage)의 발생을 최소화시키기 위하여 외곽부에 형성된 트랜지스터의 접합영역과 채널 스톱영역 사이에 누설 방지용 불순물 주입영역을 형성하므로써 소자의 전기적 특성 및 신뢰성이 향상될 수 있는 반도체 소자의 데이터 출력 버퍼에 관한 것이다.

Description

반도체 소자의 데이터 출력 버퍼
본 발명은 반도체 소자의 데이터 출력 버퍼에 관한 것으로, 특히 정전기로 인한 접합 누설의 발생을 최소화시킬 수 있도록 한 반도체 소자의 데이터 출력 버퍼에 관한 것이다.
일반적으로 반도체 소자의 데이터 출력 버퍼는 도 1에 도시된 바와 같이 전원전압(Vcc) 및 접지간에 P형 모스(MOS) 트랜지스터(P) 및 N형 모스 트랜지스터(N1)가 직렬 접속되며 상기 P형 모스 트랜지스터(P) 및 N형 모스 트랜지스터(N1)의 게이트 전극은 데이터 입력단자(Din)에 접속된다. 그리고 상기 P형 모스 트랜지스터(P) 및 N형 모스 트랜지스터(N1)의 접속점은 데이터 출력단자(Dout)에 접속되며 상기 데이터 출력단자(Dout) 및 접지간에는 게이트 전극이 상기 데이터 입력단자(Din)에 접속된 N형 모스 트랜지스터(N2)가 접속되는데, 그러면 회로적으로 상기와 같이 이루어진 데이터 출력 버퍼가 실리콘 기판상에 형성된 상태를 도 2를 통해 설명하면 다음과 같다.
도 2는 종래 반도체 소자의 데이터 출력 버퍼를 설명하기 위한 소자의 단면도로서, N 웰(2) 및 P 웰(3)이 형성된 실리콘 기판(1)의 상기 N 웰(2)상에 게이트 산화막 및 폴리실리콘층으로 이루어진 게이트 전극(10)과 상기 게이트 전극(10) 양측부의 상기 실리콘 기판(1)에 형성된 P+ 접합영역(6)으로 이루어진 P 형 모스 트랜지스터(P)가 형성되며 상기 P+ 접합영역(6)의 일측부로부터 소정 거리 이격된 상기 실리콘 기판(1)에는 N+ 픽업영역(7) 및 P+ 픽업영역(8)이 각각 형성된다. 그리고 상기 실리콘 기판(1)에 형성된 P 웰(3)상에는 게이트 산화막 및 폴리실리콘층을 이루어진 게이트 전극(10)과 상기 게이트 전극(10) 양측부에 상기 실리콘 기판(1)에 형성된 N+ 접합영역(5) 이루어진 N형 모스 트랜지스터(N1 및 N2)가 각각 형성되며 상기 N형 모스 트랜지스터(N2)의 N+ 접합영역(5)으로부터 소정 거리 이격된 상기 실리콘 기판(1)에는 P+ 픽업영역(8)이 형성된다. 그리고 상기 P형 및 N형 모스 트랜지스터(P, N1 및 N2) 각각은 상기 실리콘 기판(1)의 상부에 형성된 소자분리막(4)에 의해 전기적으로 분리되며 상기 소자분리막(4) 하부의 상기 실리콘 기판(1)에는 채널 스톱영역(9)이 형성된다. 또한 상기 P형 모스 트랜지스터(P) 및 N형 모스 트랜지스터(N1)의 게이트 전극(10)은 데이터 입력단자(Din)에 접속되며 상기 N형 모스 트랜지스터(N2)의 게이트 전극(10)은 데이터 입력단자(Din)에 접속된다. 그리고 상기 P형 모스 트랜지스터(P)의 한 P+ 접합영역(6)과 상기 N형 모스 트랜지스터(N1 및 N2) 각각의 한 N+ 접합영역(5)은 데이터 출력단자(Dout)에 접속되며 상기 P형 모스 트랜지스터(P)의 다른 하나의 P+ 접합영역(6) 및 상기 N+ 픽업영역(7)은 전원전압(Vcc)과 접속되고 상기 N형 모스 트랜지스터(N1 및 N2) 각각의 다른 한 N+ 접합영역(5)과 상기 P+ 픽업영역(8)은 접지된다.
그런데 반도체 소자의 출력 패드(Output Pad)를 통해 상기 데이터 출력단자(Dout)에 정전기가 유입되는 경우 상기 데이터 출력단자(Dout)와 접속된 N+ 접합영역(5)을 통한 접합 누설이 발생되어 소자의 신뢰성이 저하되며 심한 경우 불량이 야기된다. 그래서 이를 방지하기 위하여 N+ 접합영역(5)의 크기를 증가시키는 경우 N+ 접합영역(5)의 캐패시턴스(Capacitance)가 증가되어 정전기에 의한 피해는 감소되지만 첫째, 데이터 출력 버퍼의 크기가 증가되고, 둘째, 캐패시턴스의 증가로 인해 소자의 동작 속도가 저하되며, 셋째, 순간적인 전류의 흐름이 증가되어 노이즈(Noise) 발생의 원인으로 작용한다.
따라서 본 발명은 데이터 출력 버퍼를 구성하는 트랜지스터중 외곽부에 형성된 트랜지스터의 접합영역과 채널 스톱영역 사이에 누설 방지용 불순물 주입영역을 형성하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 데이터 출력 버퍼를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 데이터 출력 버퍼는 실리콘 기판의 외곽부에 형성된 트랜지스터의 접합영역과 채널 스톱영역 사이에 정전기로 인한 접합 누설의 발생을 최소화시키기 위한 누설 방지용 불순물 주입영역이 형성된 것을 특징으로 하며, 본 발명에 따른 다른 반도체 소자의 데이터 버퍼는 N 웰 및 P 웰이 형성된 실리콘 기판과, 상기 N 웰상에 형성되며 게이트 전극은 데이터 입력단자에 접속되고 하나의 P+ 접합영역은 데이터 출력단자에 접속되며 다른 하나의 P+ 접합영역은 전원전압에 접속된 P형 모스 트랜지스터(P)와, 상기 P+ 접합영역의 일측부로부터 소정 거리 이격된 상기 실리콘 기판에 형성되며 상기 전원전압과 접속된 N+ 픽업영역과, 상기 N+ 픽업영역으로부터 소정 거리 이격된 상기 실리콘 기판에 형성되며 접지된 P+ 픽업영역과, 상기 P 웰상에 형성되며 게이트 전극은 상기 데이터 입력단자에 접속되며 하나의 N+ 접합영역은 상기 데이터 출력단자에 접속되고 다른 하나의 N+ 접합영역은 접지된 N형 모스 트랜지스터(N1)과, 상기 N 웰상에 형성되며 게이트 전극은 상기 데이터 입력단자에 접속되며 하나의 N+ 접합영역은 상기 데이터 출력단자에 접속되고 다른 하나의 N+ 접합영역은 접지된 N형 모스 트랜지스터(N2)와, 상기 N형 모스 트랜지스터(N2)의 N+ 접합영역으로부터 소정 거리 이격된 상기 실리콘 기판에 형성되며 접지된 P+ 픽업영역과, 상기 P형 및 N형 모스 트랜지스터(P, N1 및 N2) 사이의 상기 실리콘 기판 상부에 각각 형성된 소자분리막과, 상기 소자분리막 하부의 상기 실리콘 기판에 형성된 채널 스톱영역으로 이루어진 반도체 소자의 데이터 출력 버퍼에 있어서, 상기 N형 모스 트랜지스터(N2)의 N+ 접합영역과 상기 채널 스톱영역 그리고 상기 P형 모스 트랜지스터(P)의 P+ 접합영역과 상기 채널 스톱영역 사이에 누설 방지용 이온 주입영역이 각각 형성된 것을 특징으로 하며, 상기 누설 방지용 불순물 주입영역에는 인접하는 접합영역에 주입된 불순물 이온과 동일한 불순물 이온이 주입된 것을 특징으로 한다.
도 1은 일반적인 데이터 출력 버퍼의 회로도.
도 2는 종래 반도체 소자의 데이터 출력 버퍼를 설명하기 위한 소자의 단면도.
도 3은 본 발명에 따른 반도체 소자의 데이터 출력 버퍼를 설명하기 위한 소자의 단면도.
도 4는 도 3을 설명하기 위한 그래프도.
*도면의 주요부분에 대한 부호의 설명*
1 및 11 : 실리콘 기판2 및 12 : N 웰
3 및 13 : P웰4 및 14 : 소자분리막
5 및 15 : N+ 접합영역6 및 16 : P+ 접합영역
7 및 17 : N+ 픽업영역8 및 18 : P+ 픽업영역
9 및 19 : 채널 스톱영역20 : 게이트 전극
21 : 누설 방지용 이온 주입영역
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3은 본 발명에 따른 반도체 소자의 데이터 출력 버퍼를 설명하기 위한 소자의 단면도로서, N 웰(12) 및 P 웰(13)이 형성된 실리콘 기판(11)이 상기 N 웰(12)상에 게이트 산화막 및 폴리실리콘층으로 이루어진 게이트 전극(20)과 상기 게이트 전극(20) 양측부의 상기 실리콘 기판(11)에 형성된 P+ 접합영역(16)으로 이루어지며 상기 게이트 전극(20)은 데이터 입력단자(Din)에 접속되고 하나의 상기 P+ 접합영역(16)은 데이터 출력단자(Dout)에 접속되며 다른 하나의 P+ 접합영역(16)은 전원전압(Vcc)에 접속된 P형 모스 트랜지스터(P)가 형성된다. 그리고 상기 P+ 접합영역(16)의 일측주보루터 소정 거리 이격된 상기 실리콘 기판(11)에는 상기 전원전압(Vcc)과 접속된 N+ 픽업영역(17) 및 접지된 P+ 픽업영역(18)이 각각 형성된다. 또한 상기 실리콘 기판(11)에 형성된 P 웰(13)상에는 게이트 산화막 및 폴리실리콘층을 이루어진 게이트 전극(20)과 상기 게이트 전극(20) 양측부의 상기 실리콘 기판(11)에 형성된 N+ 접합영역(15)으로 이루어진 N형 모스 트랜지스터(N1 및 N2)가 각각 형성되는데, 상기 N형 모스 트랜지스터(N1)의 게이트 전극(20)은 상기 데이터 입력단자(Din)에 접속되며 하나의 N+ 접합영역(15)은 상기 데이터 출력단자(Dout)에 접속되고 다른 하나의 N+ 접합영역(15)은 상기 데이터 출력단자(Dout)에 접속되고 다른 하나의 N+ 접합영역(15)은 접지된다. 그리고 상기 N형 모스 트랜지스터(N2)의 게이트 전극(20)은 상기 데이터 입력단자(Din)에 접속되며 하나의 N+ 접합영역(15)은 접지된다. 또한 상기 N형 모스 트랜지스터(N2)의 N+ 접합영역(15)으로부터 소정거리 이격된 상기 실리콘 기판(11)에는 접지된 P+ 픽업영역(18)이 형성되며 상기 P형 및 N형 모스 트랜지스터(P, N1 및 N2) 각각은 상기 실리콘 기판(11)의 상부에 형성된 소자분리막(14)에 의해 전기적으로 분리되고 상기 소자분리막(14) 하부의 상기 실리콘 기판(11)에는 채널 스톱영역(19)이 형성된다. 그리고 상기 N형 모스 트랜지스터(N2)의 N+ 접합영역(15)과 상기 채널 스톱영역(19) 그리고 상기 P형 모스 트랜지스터(P)의 P+ 접합영역(16)과 상기 채널 스톱영역(19) 사이에는 누설 방지용 이온 주입영역(21)이 각각 형성되는데, 상기 누설 방지용 이온 주입영역(21)에는 인접되는 N+ 또는 P+ 접합영역(15 또는 16)에 주입된 불순물 이온과 동일한 이온이 주입된다. 예를들어 상기 N+ 접합영역(15)과 인접된 누설 방지용 이온 주입영역(21)에는 P31과 같은 이온을 100 내지 150KeV의 에너지 및 2.5 내지 3.5E13의 도즈(Dose)량으로 주입하여 형성하며 상기 P+ 접합영역(16)과 인접된 누설 방지용 이온 주입영역(21)에는 B12와 같은 불순물 이온을 40 내지 80KeV의 에너지 및 4 내지 5E13의 도즈량을 주입하여 형성한다.
상기와 같이 이루어진 데이터 출력 버퍼는 출력패드를 통해 정전기가 유입되더라도 상기 누설 방지용 이온 주입영역에 의해 도 4에 도시된 바와 같이 누설전류의 발생이 종래에 비해 효과적으로 감소된다. 여기서 곡선 A는 종래의 데이터 출력 버퍼의 출력패드에 순간적인 고전압이 인가되는 경우 누설전류의 발생을 도시한 것이고 곡선 B는 본 발명에 따른 데이터 출력 패드의 출력패드에 순간적인 고전압이 인가되는 경우 누설전류의 발생을 도시한 것이다.
상술한 바와 같이 본 발명에 의하면 데이터 출력 버퍼를 구성하는 트랜지스터중 외곽부에 형성된 트랜지스터의 접합영역과 채널 스톱영역 사이에 누설 방지용 불순물 주입영역을 형성하므로써 N+ 접합영역의 크기를 증가시키지 않고 정전기로 인한 접합누설의 발생을 최소화시킬 수 있으며, 따라서 소자의 전기적 특성 및 신뢰성이 향상될 수 있는 탁월한 효과가 있다.

Claims (8)

  1. 반도체 소자의 데이터 출력 버퍼에 있어서,
    실리콘 기판의 외곽부에 형성된 트랜지스터의 접합영역과 채널 스톱영역 사이에 정전기로 인한 접합 누설의 발생을 최소화시키기 위한 누설 방지용 불순물 주입영역 형성된 것을 특징으로 하는 반도체 소자의 데이터 출력 버퍼.
  2. 제1항에 있어서,
    상기 누설 방지용 불순물 주입영역에서는 인접하는 접합영역에 주입된 불순물 이온과 동일한 불순물 이온이 주입된 것을 특징으로 하는 반도체 소자의 데이타 출력 버퍼.
  3. 제1 또는 제2항에 있어서
    상기 누설 방지용 불순물 주입영역에서는 P31및 B12중 하나의 불순물 이온이 주입된 것을 특징으로 하는 반도체 소자의 데이터 출력 버퍼.
  4. 제3항에 있어서,
    상기 P31은 100 내지 150KeV의 에너지 및 2.5 내지 3.5E13의 도즈량으로 주입되며 상기 B12는 40 내지 80KeV의 에너지 및 4 내지 5E13의 도즈량으로 주입된 것을 특징으로 하는 반도체 소자의 데이터 출력 버퍼.
  5. N 웰 및 P 웰이 형성된 실리콘 기판과,
    상기 N 웰상에 형성되며 게이트 전극은 데이터 입력단자에 접속되고 하나의 P+ 접합영역은 데이터 출력단자에 접속되며 다른 하나의 P+ 접합영역은 전원전압에 접속된 P형 모스 트랜지스터(P)와,
    상기 P+ 접합영역의 일측부로부터 소정 거리 이격된 상기 실리콘 기판에 형성되며 상기 전원전압과 접속된 N+ 접합영역과,
    상기 N+ 픽업영역으로부터 소정 거리 이격된 상기 실리콘 기판에 형성되며 접지된 P+ 픽업영역과,
    상기 P 웰상에 형성되며 게이트 전극은 상기 데이터 입력단자와 접속되며 하나의 N+ 접합영역은 상기 데이터 출력단자에 접속되고 다른 하나의 N+ 접합영역은 접지된 N형 모스 트랜지스터(N1)와,
    상기 N 웰상에 형성되며 게이트 전극은 상기 데이터 입력단자에 접속되며 하나의 N+ 접합영역은 상기 데이터 출력단자에 접속되고 다른 하나의 N+ 접합영역은 접지된 N형 모스 트랜지스터(N2)와,
    상기 N형 모스 트랜지스터(N2)의 N+ 접합영역으로부터 소정 거리 이격된 상기 실리콘 기판에 형성되며 접지된 P+ 픽업영역과,
    상기 P형 및 N형 모스 트랜지스터(P, N1 및 N2) 사이의 상기 실리콘 기판 상부에 각각 형성된 소자분리막과,
    상기 소자분리막 하부의 상기 실리콘 기판에 형성된 채널 스톱영역으로 이루어진 반도체 소자의 데이터 출력 버퍼에 있어서,
    상기 N형 모스 트랜지스터(N2)와 N+ 접합영역과 상기 채널 스톱영역 그리고 상기 P형 모스 트랜지스터(P)의 P+ 접합영역과 상기 채널 스톱영역 사이에 누설 방지용 이온 주입영역이 각각 형성된 것을 특징으로 하는 반도체 소자의 데이터 출력 버퍼.
  6. 제5항에 있어서,
    상기 누설 방지용 불순물 주입영역에는 인접하는 접합영역에 주입된 불순물 이온과 동일한 불순물 이온의 주입된 것을 특징으로 하는 반도체 소자의 데이터 출력 버퍼.
  7. 제5 또는 제6항에 있어서,
    상기 누설 방지용 불순물 주입영역에는 P31및 B12중 하나의 불순물 이온이 주입된 것을 특징으로 하는 반도체 소자의 데이터 출력 버퍼.
  8. 제7항에 있어서,
    상기 P31은 100 내지 150KeV의 에너지 및 2.5 내지 3.5E13의 도즈량으로 주입되며 상기 B12는 40 내지 80KeV의 에너지 및 4 내지 5E13의 도즈량으로 주입된 것을 특징으로 하는 반도체 소자의 데이터 출력 버퍼.
KR1019960054383A 1996-11-15 1996-11-15 반도체 소자의 데이터 출력 버퍼 KR19980035927A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960054383A KR19980035927A (ko) 1996-11-15 1996-11-15 반도체 소자의 데이터 출력 버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960054383A KR19980035927A (ko) 1996-11-15 1996-11-15 반도체 소자의 데이터 출력 버퍼

Publications (1)

Publication Number Publication Date
KR19980035927A true KR19980035927A (ko) 1998-08-05

Family

ID=66320553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960054383A KR19980035927A (ko) 1996-11-15 1996-11-15 반도체 소자의 데이터 출력 버퍼

Country Status (1)

Country Link
KR (1) KR19980035927A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101159115B1 (ko) * 2005-12-29 2012-06-25 매그나칩 반도체 유한회사 고전압 트랜지스터 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101159115B1 (ko) * 2005-12-29 2012-06-25 매그나칩 반도체 유한회사 고전압 트랜지스터 및 그 제조방법

Similar Documents

Publication Publication Date Title
US4734752A (en) Electrostatic discharge protection device for CMOS integrated circuit outputs
KR100220385B1 (ko) 정전기 보호 소자
US6768619B2 (en) Low-voltage-triggered SOI-SCR device and associated ESD protection circuit
KR100348928B1 (ko) 전계 효과 트랜지스터 및 비대칭 정전기 방전 보호 디바이스 형성 방법
EP0043284A2 (en) Semiconductor integrated circuit device having a high tolerance of abnormal high input voltages
US10163888B2 (en) Self-biased bidirectional ESD protection circuit
US5349227A (en) Semiconductor input protective device against external surge voltage
KR100329895B1 (ko) 디커플링 캐패시턴스 형성 방법 및 반도체 소자
US6921950B2 (en) Semiconductor device
US6884688B2 (en) Method for producing a MOS transistor and MOS transistor
CN101364596A (zh) 半导体器件
US6664599B1 (en) ESD protection device
US7067888B2 (en) Semiconductor device and a method of manufacturing the same
KR19980035927A (ko) 반도체 소자의 데이터 출력 버퍼
KR20070052912A (ko) 반도체회로용 정전기 보호소자
US5311073A (en) High voltage CMOS circuit with NAND configured logic gates and a reduced number of N-MOS transistors requiring drain extension
EP0257347B1 (en) Semiconductor device equipped with a trench capacitor for preventing circuit misoperation
KR100591125B1 (ko) 정전기적 방전으로부터의 보호를 위한 게이트 접지 엔모스트랜지스터
KR100367394B1 (ko) 반도체장치의cmos논리게이트및그제조방법
KR0171107B1 (ko) Esd 입력부 보호회로 및 그 제조방법
KR100661671B1 (ko) 플래쉬 메모리 소자의 정전기 방전 보호 회로
KR0186179B1 (ko) 이에스디 보호회로
US20020005526A1 (en) Electrostatic discharge protective structure and a method for producing it
KR100235970B1 (ko) 반도체 소자의 정전기 방지용 트랜지스터 제조방법
KR100685603B1 (ko) 플래쉬 메모리 소자의 정전기 방전 보호 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination