KR19980029390A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- KR19980029390A KR19980029390A KR1019960048645A KR19960048645A KR19980029390A KR 19980029390 A KR19980029390 A KR 19980029390A KR 1019960048645 A KR1019960048645 A KR 1019960048645A KR 19960048645 A KR19960048645 A KR 19960048645A KR 19980029390 A KR19980029390 A KR 19980029390A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- semiconductor substrate
- film
- forming
- nitride film
- Prior art date
Links
Abstract
본 발명은 반도체 소자의 제조 방법에 대해 기재되어 있다.The present invention is described with respect to a method for manufacturing a semiconductor device.
이는 반도체 기판 상에 제 1 산화막, 질화막 및 제 2 산화막을 차례로 증착하는 단계, 사진 식각 방법을 이용하여 상기 제 2 산화막/질화막/제 1 산화막의 소정 영역을 식각하는 단계, 상기 제 2 산화막/질화막/제 1 산화막을 마스크로하여 상기 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계, 상기 공정들로 형성된 결과물의 구조를 따라 물질층을 형성하는 단계 상기 반도체 기판 전면에 이온을 주입하여 상기 트렌치 하부의 반도체 기판 중 소정 영역에 채널 정지층을 형성하는 단계, 상기 반도체 기판 상에 절연막을 형성하는 단계 및 상기 제 1 산화막이 드러날 때까지 상기 절연막/물질층과 상기 제 2 산화막/질화막을 에치백(Etch Back), 화학 기계적 연마(CMP) 방법중 어느 하나를 실시하는 단계로 이루어진다.The method may include depositing a first oxide film, a nitride film, and a second oxide film on a semiconductor substrate, sequentially etching a predetermined region of the second oxide film / nitride film / first oxide film using a photolithography method, and the second oxide film / nitride film. Forming a trench by etching the semiconductor substrate to a predetermined depth using the first oxide film as a mask, and forming a material layer along the structure of the resultant process by implanting ions into the entire surface of the semiconductor substrate. Forming a channel stop layer in a predetermined region of the lower semiconductor substrate, forming an insulating film on the semiconductor substrate, and etching back the insulating film / material layer and the second oxide film / nitride film until the first oxide film is exposed. (Etch Back), chemical mechanical polishing (CMP) method of any one of the steps are carried out.
그 결과, 확산층과 채널 정지층 사이에 기생 용량(capacitance)이 발생하지 않아 반도체 소자의 동작 속도 및 리프레쉬(refresh) 특성을 개선시킬 수 있다.As a result, parasitic capacitance does not occur between the diffusion layer and the channel stop layer, thereby improving operation speed and refresh characteristics of the semiconductor device.
Description
본 발명은 반도체 소자에 관한 것으로, 특히 이온 주입으로 채널 정지층을 형성할 때 소자 분리 이외에 부가적으로 발생하는 문제점으로 인해 소자 특성이 저하되는 것을 방지하기 위한 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device for preventing deterioration of device characteristics due to an additional problem other than device isolation when forming a channel stop layer by ion implantation.
고집적 반도체 소자에 있어서 소자 사이의 분리는 필수적이고, 집적도를 증가시키기 위하여 여러 종류의 소자 분리 방법이 사용되고 있다.Separation between devices is essential in highly integrated semiconductor devices, and various types of device separation methods have been used to increase the degree of integration.
반도체 소자의 제조에 사용되는 소자 분리 방법은 집적도를 증가시키기 위하여 로코스(Local Oxidation of Silicon) 기술, 변형된 LOCOS 기술, 트렌치(trench) 기술 등이 이용되고 있다.In the device isolation method used to manufacture a semiconductor device, a local oxide of silicon (LOC) technology, a modified LOCOS technology, a trench technology, etc. are used to increase the degree of integration.
소자 분리 방법은 이온 주입에 의한 채널 정지층 형성 공정을 포함하는데, 이러한 채널 정지층은 반도체 소자의 특성에 영향을 미쳐 집적도의 증가에 따라 심각한 문제를 야기한다.The device isolation method includes a channel stop layer forming process by ion implantation, which affects the characteristics of the semiconductor device and causes serious problems as the degree of integration increases.
도 1a 내지 도 1d는 종래 기술에 의한 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도들이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.
도면 참조 번호 1은 반도체 기판을, 3·7은 산화막을, 5는 질화막을, 8은 트렌치(tranch)를, 9는 채널 정지층을, 11·11a는 절연막을, 13은 확산층을 각각 나타낸다.Reference numeral 1 denotes a semiconductor substrate, 3 · 7 an oxide film, 5 a nitride film, 8 a trench, 9 a channel stop layer, 11 · 11a an insulating film, and 13 a diffusion layer.
도 1a를 참조하면, 반도체 기판(1) 상에 산화막, 질화막 및 산화막을 차례로 증착하는 공정, 사진 식각 방법을 이용하여 상기 산화막/ 질화막/ 산화막을 패터닝하여 산화막(7)/ 질화막(5)/ 산화막(3)을 형성하는 공정, 상기 산화막(7) /질화막(5) /산화막(3)을 마스크로하여 상기 반도체 기판(1)을 소정 깊이로 식각하여 트렌치(8)를 형성하는 공정을 차례로 진행한다.Referring to FIG. 1A, an oxide film, a nitride film, and an oxide film are sequentially deposited on a semiconductor substrate 1, and the oxide film / nitride film / oxide film is patterned using a photolithography method to form an oxide film 7, a nitride film 5, and an oxide film. (3), and sequentially forming the trench 8 by etching the semiconductor substrate 1 to a predetermined depth using the oxide film 7 / nitride film 5 / oxide film 3 as a mask. do.
도 1b를 참조하면, 상기 트렌치(8)가 형성된 반도체 기판(1) 전면에 이온을 주입하여 상기 트렌치(8) 하부의 반도체 기판(1)에 채널 정지층(9)을 형성한다.Referring to FIG. 1B, a channel stop layer 9 is formed in the semiconductor substrate 1 under the trench 8 by implanting ions into the entire surface of the semiconductor substrate 1 on which the trench 8 is formed.
도 1c를 참조하면, 상기 트렌치(8)가 형성된 반도체 기판(1) 전면에 절연막(11)을 형성한다.Referring to FIG. 1C, an insulating film 11 is formed on the entire surface of the semiconductor substrate 1 on which the trench 8 is formed.
상기 절연막(13)은 산화막 또는 질화막으로 형성한다.The insulating film 13 is formed of an oxide film or a nitride film.
도 1d를 참조하면, 상기 절연막(11)과 상기 산화막(7)/질화막(5)을 상기 산화막(3)이 드러날 때까지 에치백(Etch Back) 또는 화학 기계적 연마(CMP)함으로써 상기 트렌치(8)에 절연막(11a)을 형성한다.Referring to FIG. 1D, the trench 8 may be etched back or chemical mechanical polishing (CMP) between the insulating film 11 and the oxide film 7 / nitride film 5 until the oxide film 3 is exposed. Is formed on the insulating film 11a.
이어서 상기 반도체 기판(1) 전면에 이온을 주입하여 트랜지스터의 소오스/드레인 영역이 되는 확산층(13)을 형성한다.Subsequently, ions are implanted into the entire surface of the semiconductor substrate 1 to form a diffusion layer 13 serving as a source / drain region of the transistor.
그 결과 상기 확산층(13), 절연막(11a)과 채널 정지층(9)에 기생 용량(capacitance)이 발생하고, 이는 동작 속도 등의 반도체 소자의 특성을 저하시키는 요인이 된다.As a result, parasitic capacitance is generated in the diffusion layer 13, the insulating layer 11a, and the channel stop layer 9, which causes deterioration of characteristics of the semiconductor device such as an operating speed.
본 발명이 이루고자 하는 기술적 과제는, 채널 정지층을 형성할 때 기생 용량이 발생하는 것을 방지하기 위한 반도체 소자의 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of manufacturing a semiconductor device for preventing parasitic capacitance from occurring when a channel stop layer is formed.
도 1a 내지 도 1d는 종래 기술에 의한 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도들이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도들이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.
상기 과제를 이루기 위하여 본 발명은, 반도체 기판 상에 제 1 산화막, 질화막 및 제 2 산화막을 차례로 증착하는 단계, 사진 식각 방법을 이용하여 상기 제 2 산화막/질화막/제 1 산화막의 소정 영역을 식각하는 단계, 상기 제 2 산화막/질화막/제 1 산화막을 마스크로하여 상기 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계, 상기 공정들로 형성된 결과물의 구조를 따라 물질층을 형성하는 단게, 상기 반도체 기판 전면에 이온을 주입하여 상기 트렌치 하부의 반도체 기판 중 소정 영역에 채널 정지층을 형성하는 단계, 상기 반도체 기판 상에 절연막을 형성하는 단계, 및 상기 제 1 산화막이 드러날 때까지 상기 절연막/물질층과 상기 제 2 산화막/질화막을 에치백(Etch Back), 화학 기계적 연마(CMP) 방법중 어느 하나를 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.In order to achieve the above object, the present invention, the step of sequentially depositing a first oxide film, a nitride film and a second oxide film on a semiconductor substrate, by etching a predetermined region of the second oxide film / nitride film / first oxide film using a photolithography method Forming a trench by etching the semiconductor substrate to a predetermined depth using the second oxide film / nitride film / first oxide film as a mask, and forming a material layer along the structure of the resultant process. Implanting ions into the entire surface of the substrate to form a channel stop layer in a predetermined region of the semiconductor substrate under the trench; forming an insulating film on the semiconductor substrate; and forming the insulating film / material layer until the first oxide film is exposed. And performing any one of an etching back and chemical mechanical polishing (CMP) method of the second oxide film / nitride film. It provides a method for manufacturing a semiconductor device, characterized in that.
상기 물질층은 HTO(High Temperature Oxide), SiH4, USG(Undoped Silicate Glass)중에서 어느 하나를 사용하여 형성하는 것이 바람직하다.The material layer is preferably formed using any one of HTO (High Temperature Oxide), SiH 4, USG (Undoped Silicate Glass).
따라서, 본 발명에 의한 반도체 소자의 제조 방법은, 확산층과 채널 정지층 사이에 기생 용량(capacitance)이 발생하지 않아 반도체 소자의 동작 속도 및 리프레쉬(refresh) 특성을 개선시킬 수 있다.Accordingly, in the method of manufacturing a semiconductor device according to the present invention, no parasitic capacitance is generated between the diffusion layer and the channel stop layer, thereby improving the operating speed and the refresh characteristics of the semiconductor device.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도들이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.
도면 참조 번호 21은 반도체 기판을, 23·27은 산화막을, 25는 질화막을, 28은 트렌치(tranch)를, 29·29a는 물질층을, 31은 채널 정지층을, 33·33a는 절연막을, 35는 확산층을 각각 나타낸다.Reference numeral 21 is a semiconductor substrate, 23.27 is an oxide film, 25 is a nitride film, 28 is a trench, 29.29a is a material layer, 31 is a channel stop layer, and 33.33a is an insulating film. And 35 represent a diffusion layer, respectively.
도 2a를 참조하면, 반도체 기판(21) 상에 산화막, 질화막 및 산화막을 차례로 증착하는 공정, 사진 식각 방법을 이용하여 상기 산화막/ 질화막/ 산화막을 패터닝하여 산화막(27)/ 질화막(25)/ 산화막(23)을 형성하는 공정, 상기 산화막(27) /질화막(25) /산화막(23)을 마스크로하여 상기 반도체 기판(21)을 소정 깊이로 식각하여 트렌치(28)를 형성하는 공정을 차례로 진행한다.Referring to FIG. 2A, an oxide film 27, a nitride film 25, and an oxide film are patterned by sequentially depositing an oxide film, a nitride film, and an oxide film on a semiconductor substrate 21 by using a photolithography method. (23), and the process of forming the trench 28 by etching the semiconductor substrate 21 to a predetermined depth using the oxide film 27 / nitride film 25 / oxide film 23 as a mask. do.
도 2b를 참조하면, 상기 트렌치(28)가 형성된 반도체 기판(21) 상에 물질층(29)을 형성하는 공정, 상기 물질층(29)이 형성된 반도체 기판(21) 전면에 이온을 주입하여 상기 반도체 기판(21)중 상기 트렌치(28) 하부의 소정 영역에 채널 정지층(31)을 형성하는 공정을 진행한다.Referring to FIG. 2B, a process of forming the material layer 29 on the semiconductor substrate 21 on which the trench 28 is formed, and implanting ions into the entire surface of the semiconductor substrate 21 on which the material layer 29 is formed The process of forming the channel stop layer 31 in the predetermined region under the trench 28 in the semiconductor substrate 21 is performed.
상기 물질층(29)은 HTO(High Temperature Oxide), SiH4 또는 USG(Undoped Silicate Glass)를 사용하여 형성하는데, 이는 상기 이온 주입 공정시 마스크 역할을 하기 위한 것으로 상기 트렌치(28) 측벽에 형성된 물질층(29)의 두께에따라 상기 채널 정지층(31)이 형성되는 영역이 결정된다.The material layer 29 is formed using HTO (High Temperature Oxide), SiH 4 or USG (Undoped Silicate Glass), which serves as a mask in the ion implantation process and is formed on the sidewalls of the trench 28. The area where the channel stop layer 31 is formed is determined according to the thickness of (29).
즉, 종래에 비해 상기 채널 정지층(31)의 폭이 작아지므로 이후, 후속되는 확산층 형성 공정시 상기 채널 정지층(31)과 확산층 사이에 기생 용량이 발생하는 것을 방지할 수 있다.That is, since the width of the channel stop layer 31 is smaller than in the related art, parasitic capacitance may be prevented from occurring between the channel stop layer 31 and the diffusion layer in a subsequent diffusion layer forming process.
도 2c를 참조하면, 상기 물질층(29)이 형성된 반도체 기판(21) 전면에 절연막(33)을 형성한다.Referring to FIG. 2C, an insulating film 33 is formed on the entire surface of the semiconductor substrate 21 on which the material layer 29 is formed.
상기 절연막(33)은 산화막 또는 질화막으로 형성한다.The insulating film 33 is formed of an oxide film or a nitride film.
도 2d를 참조하면, 상기 절연막(33)/물질층(29)과 상기 산화막(27)/질화막(25)을 상기 산화막(23)이 드러날 때까지 에치백(Etch Back) 또는 화학 기계적 연마(CMP)함으로써 상기 트렌치(28)에 절연막(33a)/물질층(29a)을 형성한다.Referring to FIG. 2D, the insulating film 33 / material layer 29 and the oxide film 27 / nitride film 25 are etched back or chemical mechanical polishing (CMP) until the oxide film 23 is exposed. ) To form an insulating film 33a / material layer 29a in the trench 28.
이어서 상기 반도체 기판(21) 전면에 이온을 주입하여 트랜지스터의 소오스/드레인이 되는 확산층(35)을 형성한다.Subsequently, ions are implanted into the entire surface of the semiconductor substrate 21 to form a diffusion layer 35 serving as a source / drain of the transistor.
본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to this, and it is apparent that many modifications are possible by those skilled in the art within the technical idea of the present invention.
이상, 설명된 바와 같이 본 발명에 의한 반도체 소자의 제조 방법은, 확산층과 채널 정지층 사이에 기생 용량(capacitance)이 발생하지 않아 반도체 소자의 동작 속도 및 리프레쉬(refresh) 특성을 개선시킬 수 있다.As described above, in the method of manufacturing the semiconductor device according to the present invention, parasitic capacitance does not occur between the diffusion layer and the channel stop layer, thereby improving the operating speed and refresh characteristics of the semiconductor device.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960048645A KR19980029390A (en) | 1996-10-25 | 1996-10-25 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960048645A KR19980029390A (en) | 1996-10-25 | 1996-10-25 | Manufacturing method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980029390A true KR19980029390A (en) | 1998-07-25 |
Family
ID=66315354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960048645A KR19980029390A (en) | 1996-10-25 | 1996-10-25 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980029390A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010046070A (en) * | 1999-11-10 | 2001-06-05 | 박종섭 | Method for forming isolation region of semiconductor device |
-
1996
- 1996-10-25 KR KR1019960048645A patent/KR19980029390A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010046070A (en) * | 1999-11-10 | 2001-06-05 | 박종섭 | Method for forming isolation region of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003523629A (en) | Method for eliminating stress-induced dislocations in CMOS devices | |
| US6764917B1 (en) | SOI device with different silicon thicknesses | |
| KR100842470B1 (en) | Method for manufacturing capacitance of semiconductor device | |
| KR19980084215A (en) | Method of manufacturing transistor of semiconductor device | |
| US7064387B2 (en) | Silicon-on-insulator (SOI) substrate and method for manufacturing the same | |
| US7704892B2 (en) | Semiconductor device having local interconnection layer and etch stopper pattern for preventing leakage of current | |
| KR100433488B1 (en) | method for fabricating transistor | |
| KR100293453B1 (en) | How to Form Dual Gate Oxide | |
| US20130270680A1 (en) | Method for forming semiconductor devices with active silicon height variation | |
| US5705440A (en) | Methods of fabricating integrated circuit field effect transistors having reduced-area device isolation regions | |
| KR100498644B1 (en) | Method for manufacturing semiconductor device with pip capacitor | |
| KR100275732B1 (en) | Method for forming a trench type device isolation film uisng an anneling | |
| US6830987B1 (en) | Semiconductor device with a silicon-on-void structure and method of making the same | |
| KR19990080168A (en) | Shallow Trench Fabrication Method for Semiconductor Device Isolation | |
| KR19980029390A (en) | Manufacturing method of semiconductor device | |
| KR101032115B1 (en) | Method for forming plug of semiconductor device | |
| US7078314B1 (en) | Memory device having improved periphery and core isolation | |
| US6255147B1 (en) | Silicon on insulator circuit structure with extra narrow field transistors and method of forming same | |
| KR100403350B1 (en) | Method for forming borderless contact hole in a semiconductor device | |
| KR100344825B1 (en) | Method for fabricating of semiconductor device | |
| KR100321758B1 (en) | Method for fabricating semiconductor device | |
| KR100312656B1 (en) | Method for fabricating bc-soi device | |
| KR100477786B1 (en) | Method for forming contact in semiconductor device | |
| KR20010073704A (en) | Method for trench isolation in semiconductor device without void | |
| KR20050002439A (en) | Manufacturing method for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |