KR19980028655A - Polymer removal cleaning liquid and method for manufacturing semiconductor device using same - Google Patents
Polymer removal cleaning liquid and method for manufacturing semiconductor device using same Download PDFInfo
- Publication number
- KR19980028655A KR19980028655A KR1019960047793A KR19960047793A KR19980028655A KR 19980028655 A KR19980028655 A KR 19980028655A KR 1019960047793 A KR1019960047793 A KR 1019960047793A KR 19960047793 A KR19960047793 A KR 19960047793A KR 19980028655 A KR19980028655 A KR 19980028655A
- Authority
- KR
- South Korea
- Prior art keywords
- solution
- film
- polymer
- tmah
- hydrogen peroxide
- Prior art date
Links
- 229920000642 polymer Polymers 0.000 title claims abstract description 56
- 238000004140 cleaning Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000007788 liquid Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 24
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims abstract description 60
- 239000000243 solution Substances 0.000 claims abstract description 38
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000007864 aqueous solution Substances 0.000 claims abstract description 22
- 239000008367 deionised water Substances 0.000 claims abstract description 13
- 229910021641 deionized water Inorganic materials 0.000 claims abstract description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 239000004094 surface-active agent Substances 0.000 claims description 5
- 238000005406 washing Methods 0.000 claims 4
- 239000010410 layer Substances 0.000 description 25
- 125000006850 spacer group Chemical group 0.000 description 13
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 8
- 235000011114 ammonium hydroxide Nutrition 0.000 description 8
- 239000000908 ammonium hydroxide Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 239000000356 contaminant Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- C—CHEMISTRY; METALLURGY
- C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
- C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
- C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
- C11D7/02—Inorganic compounds
- C11D7/04—Water-soluble compounds
-
- C—CHEMISTRY; METALLURGY
- C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
- C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
- C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
- C11D2111/10—Objects to be cleaned
- C11D2111/14—Hard surfaces
- C11D2111/22—Electronic devices, e.g. PCBs or semiconductors
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Oil, Petroleum & Natural Gas (AREA)
- Wood Science & Technology (AREA)
- Organic Chemistry (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
중합체 제거용 세정액 및 이를 사용하는 반도체소자의 제조방법이 개시되어 있다. 이 세정액은 TMAH(tetra methyl ammonium hydroxide) 수용액, 과산화수소 수용액, 및 탈이온수가 각각 소정의 부피비율로 혼합된 것을 특징으로 하며, 이를 사용하여 건식 식각된 도전막 패턴의 측벽에 생성된 중합체를 제거하면, 도전막 패턴의 측벽에 손상이 가해지는 현상을 방지할 수 있다. 이에 따라, 도전막 패턴의 측벽에 생성된 중합체를 완전히 제거시키면서 측벽에 손상이 가해지는 현상을 방지할 수 있으므로 수직한 측벽 프로파일을 갖는 양호한 도전막 패턴을 형성할 수 있다.Disclosed are a polymer removal cleaning liquid and a method of manufacturing a semiconductor device using the same. The cleaning solution is characterized in that the aqueous solution of tetra methyl ammonium hydroxide (TMAH), aqueous hydrogen peroxide solution, and deionized water are each mixed in a predetermined volume ratio, thereby removing the polymer formed on the sidewall of the dry-etched conductive film pattern. In addition, damage to the sidewall of the conductive film pattern can be prevented. Accordingly, it is possible to prevent the phenomenon of damage to the sidewall while completely removing the polymer formed on the sidewall of the conductive film pattern, thereby forming a good conductive film pattern having a vertical sidewall profile.
Description
본 발명은 반도체소자의 제조에 사용되는 세정액에 관한 것으로, 특히 건식 식각공정시 발생하는 다중합체를 제거하는 세정액에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cleaning liquid used in the manufacture of semiconductor devices, and more particularly, to a cleaning liquid for removing a polypolymer generated during a dry etching process.
최근 반도체소자의 집적도가 증가함에 따라 패턴의 폭 및 패턴들 사이의 간격이 점점 작아지고 있다. 이러한 미세 패턴을 구비하는 고집적 반도체소자를 제조하는 공정에 있어서, 반도체기판, 즉 웨이퍼의 표면에 생성된 오염물질 또는 오염입자들을 제거하는 세정공정은 매우 중요하다. 이는 웨이퍼의 표면에 오염물질 또는 오염입자가 존재할 경우에 후속공정시 패턴불량 또는 브릿지 등을 유발시키어 반도체소자의 수율을 저하시키기 때문이다.Recently, as the degree of integration of semiconductor devices increases, the width of the pattern and the gap between the patterns become smaller. In the process of manufacturing a highly integrated semiconductor device having such a fine pattern, a cleaning process of removing contaminants or contaminants generated on the surface of the semiconductor substrate, that is, the wafer, is very important. This is because when contaminants or contaminants are present on the surface of the wafer, pattern defects or bridges are caused in subsequent processes, thereby lowering the yield of semiconductor devices.
일반적으로, 고집적 반도체소자의 미세 패턴을 형성하기 위한 방법으로는 건식 식각공정이 널리 사용되고 있으며, 이러한 건식 식각공정을 진행하고 나면 식각된 패턴의 측벽에 원하지 않는 중합체(polymer)가 형성된다. 따라서, 상기 중합체를 제거하기 위한 세정액으로 수산화암모늄(NH4OH) 수용액, 과산화수소(H2O2) 수용액, 및 탈이온수(de-ionized water)가 각각 1:4:20의 부피비율로 혼합된 수산화암모늄 세정액이 널리 사용되고 있다.In general, a dry etching process is widely used as a method for forming a fine pattern of a highly integrated semiconductor device. After the dry etching process, an unwanted polymer is formed on the sidewall of the etched pattern. Therefore, ammonium hydroxide (NH4OH) aqueous solution, hydrogen peroxide (H2O2) aqueous solution, and de-ionized water are mixed in a volume ratio of 1: 4: 20, respectively. It is used.
도 1 및 도 2는 종래의 중합체 제거용 세정용액인 수산화암모늄 세정액을 사용하여 반도체소자를 제조하는 방법을 설명하기 위한 단면도들이다.1 and 2 are cross-sectional views illustrating a method of manufacturing a semiconductor device using a conventional ammonium hydroxide cleaning solution, which is a cleaning solution for polymer removal.
도 1은 폴리실리콘막 패턴(5) 및 텅스텐 실리사이드막 패턴(7)이 차례로 적층된 게이트 전극을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 반도체기판(1) 상에 게이트 산화막(3)을 형성하고, 그 결과물 전면에 폴리실리콘막, 비저항이 수십 μΩ-㎝의 낮은 값을 보이는 텅스텐 실리사이드막, 및 캐핑 산화막을 차례로 형성한다. 다음에, 상기 캐핑 산화막 상의 소정영역을 덮는 포토레지스트 패턴(11)을 형성하고, 이를 식각 마스크로하여 상기 캐핑 산화막, 텅스텐 실리사이드막, 및 폴리실리콘막을 연속적으로 건식 식각함으로써, 상기 게이트 산화막(3)의 소정영역을 덮는 폴리실리콘 패턴(5) 및 텅스텐 실리사이드 패턴(7)으로 구성된 게이트 전극과, 상기 게이트 전극 상에 캐핑 산화막 패턴(9)을 형성한다. 이때, 도시된 바와 같이 게이트 전극 측벽 및 캐핑 산화막 패턴(9) 측벽에 중합체(13)가 형성된다. 이러한 중합체(13)는 건식 식각공정 진행중에 상기 포토레지스트 패턴(11)과 식각 가스들과의 반응에 의해 생성되는 것으로, 후속공정시 패턴 불량과 같은 문제점을 발생시키므로 반드시 제거하여야 한다.1 is a cross-sectional view for explaining a step of forming a gate electrode in which a polysilicon film pattern 5 and a tungsten silicide film pattern 7 are sequentially stacked. First, a gate oxide film 3 is formed on the semiconductor substrate 1, and then a polysilicon film, a tungsten silicide film having a low specific resistance of several tens of OMEGA-cm, and a capping oxide film are sequentially formed on the entire surface of the resultant product. Next, a photoresist pattern 11 covering a predetermined region on the capping oxide film is formed, and the capping oxide film, the tungsten silicide film, and the polysilicon film are continuously dry-etched using the photoresist pattern 11 as an etching mask, thereby forming the gate oxide film 3. A gate electrode composed of a polysilicon pattern 5 and a tungsten silicide pattern 7 covering a predetermined region of the substrate is formed, and a capping oxide layer pattern 9 is formed on the gate electrode. At this time, as shown, the polymer 13 is formed on the sidewalls of the gate electrode and the sidewalls of the capping oxide layer pattern 9. The polymer 13 is generated by the reaction between the photoresist pattern 11 and the etching gases during the dry etching process, and thus must be removed because it causes a problem such as a pattern defect during the subsequent process.
도 2는 상기 게이트 전극 및 캐핑 산화막 패턴(9)의 측벽에 스페이서(15)를 형성하고, 패드 도전막을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로 설명하면, 상기 포토레지스트 패턴(111)을 제거하고, 그 결과물을 수산화 암모늄 세정액에 담구어 상기 중합체(13)를 제거한다. 이때, 상기 수산화 암모늄 세정액에 대한 텅스텐 실리사이드막의 식각률이 폴리실리콘막 및 캐핑 산화막의 식각률보다 더욱 빠르므로 도시된 바와 같이 그 폭이 작아진 변형된 텅스텐 실리사이드막 패턴(7a)이 형성된다. 따라서, 게이트 전극의 측벽 프로파일이 불량하게 형성됨을 알 수 있다. 상기 수산화 암모늄 세정액에 대한 텅스텐 실리사이드막의 식각률 및 다른 물질막, 예컨대 폴리실리콘막, 플라즈마 산화막(PE-oxide), 및 고온산화막(HTO)에 대한 식각률이 도 5에 도시되어 있다. 이에 대한 설명은 본 발명에 대한 상세한 설명에서 자세히 하기로 한다.FIG. 2 is a cross-sectional view for describing a process of forming a spacer 15 and forming a pad conductive film on sidewalls of the gate electrode and the capping oxide layer pattern 9. Specifically, the photoresist pattern 111 is removed, and the resultant is immersed in an ammonium hydroxide cleaning solution to remove the polymer 13. At this time, since the etch rate of the tungsten silicide film with respect to the ammonium hydroxide cleaning solution is faster than that of the polysilicon film and the capping oxide film, a modified tungsten silicide film pattern 7a having a smaller width is formed as shown. Thus, it can be seen that the sidewall profile of the gate electrode is poorly formed. The etching rate of the tungsten silicide film with respect to the ammonium hydroxide cleaning solution and the etching rate with respect to other material films such as polysilicon film, plasma oxide film (PE-oxide), and high temperature oxide film (HTO) are shown in FIG. 5. Description of this will be described in detail in the detailed description of the present invention.
이어서, 상기 중합체(13)가 제거된 결과물 전면에 CVD 산화막을 형성하고, 이를 이방성 식각하여 게이트 전극 및 캐핑 절연막 패턴(9) 측벽에 스페이서(15)를 형성하고 스페이서(15) 옆에 노출된 게이트 산화막을 과도식각하여 반도체 기판(1)의 소정영역, 즉 소오스/드레인 영역을 노출시킨다. 이때, 도시된 바와 같이 스페이서(15)의 외측면은 상기 변형된 텅스텐 실리사이드막 패턴(7a)에 의해 요부가 형성된다. 이와 같이 외측면에 요부를 구비하는 스페이서(15)가 형성된 결과물 상에 도전막, 예컨대 도우핑된 폴리실리콘막을 형성하고 이를 통상의 사진/식각 공정으로 패터닝하여 상기 노출된 반도체기판(1)과 접촉하는 패드 전극(도시하지 않음)을 형성한다. 여기서, 상기 패드 전극은 트랜지스터의 소오스/드레인 전극으로 사용된다. 이와 같이 패드 전극을 형성하고 나면, 상기 도전막이 식각되어 노출되는 스페이서(15)의 외측면에 형성된 요부에 도전막이 식각되지 않은 상태로 잔존하는 도전막 잔여물(17)이 형성된다.Subsequently, a CVD oxide film is formed on the entire surface of the product from which the polymer 13 has been removed, and then anisotropically etched to form a spacer 15 on the sidewalls of the gate electrode and the capping insulating layer pattern 9, and to expose the gate next to the spacer 15. The oxide film is excessively etched to expose a predetermined region of the semiconductor substrate 1, that is, a source / drain region. At this time, as shown in the figure, the outer surface of the spacer 15 is formed by the deformed tungsten silicide layer pattern 7a. As such, a conductive film, such as a doped polysilicon film, is formed on the resultant spacer 15 having recesses on the outer surface thereof, and patterned by a conventional photo / etching process to contact the exposed semiconductor substrate 1. A pad electrode (not shown) is formed. Here, the pad electrode is used as a source / drain electrode of the transistor. After the pad electrode is formed as described above, a conductive film residue 17 is formed on a recess formed on the outer surface of the spacer 15 to which the conductive film is etched and exposed.
상술한 바와 같이 종래의 중합체 제거용 세정액을 사용하여 반도체소자의 트랜지스터를 제조하면, 게이트 전극 측벽에 형성된 스페이서의 외측면에 도전막 잔여물이 형성되어 서로 이웃한 패드 전극 사이에 브릿지가 형성된다. 따라서, 이들 패드 전극이 서로 전기적으로 연결되어 서로 이웃한 소오스/드레인 영역이 격리되지 않으므로 반도체소자의 오동작을 유발시킨다.As described above, when a transistor of a semiconductor device is manufactured using a conventional polymer removal cleaning liquid, a conductive film residue is formed on an outer surface of a spacer formed on a sidewall of a gate electrode to form a bridge between adjacent pad electrodes. Therefore, these pad electrodes are electrically connected to each other, so that adjacent source / drain regions are not isolated from each other, causing malfunction of the semiconductor device.
따라서, 본 발명의 기술적 과제는 텅스텐 실리사이드막이 과도하게 식각되는 현상을 방지할 수 있는 중합체 제거용 세정액을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a cleaning solution for polymer removal that can prevent the phenomenon that the tungsten silicide film is excessively etched.
본 발명의 다른 기술적 과제는 상기 중합체 제거용 세정액을 사용하는 반도체소자의 제조방법을 제공하는 데 있다.Another technical problem of the present invention is to provide a method of manufacturing a semiconductor device using the cleaning solution for removing the polymer.
도 1 및 도 2는 종래의 중합체 제거용 세정액을 사용하는 반도체소자의 제조방법을 설명하기 위한 단면도들이다.1 and 2 are cross-sectional views for explaining a method of manufacturing a semiconductor device using a conventional polymer cleaning solution.
도 3 및 도 4는 본 발명에 따른 중합체 제거용 세정액을 사용하는 반도체소자의 제조방법을 설명하기 위한 단면도들이다.3 and 4 are cross-sectional views illustrating a method of manufacturing a semiconductor device using a polymer removal cleaning liquid according to the present invention.
도 5는 종래의 중합체 제거용 세정액 및 본 발명에 따른 중합체 제거용 세정액에 대한 여러 가지 물질막의 식각률을 비교 도시한 그래프이다.5 is a graph illustrating an etching rate of various material films with respect to a conventional polymer removing cleaning solution and a polymer removing cleaning solution according to the present invention.
상기 과제를 이루기 위하여 본 발명에 의한 중합체 제거용 세정액은 TMAH(tetra methyl ammonium hydroxide) 수용액, 과산화수소 수용액, 및 탈이온수가 각각 소정의 부피비율로 혼합된 것을 특징으로 한다.In order to achieve the above object, the cleaning solution for removing the polymer according to the present invention is characterized in that a TMAH (tetra methyl ammonium hydroxide) aqueous solution, a hydrogen peroxide aqueous solution, and deionized water are mixed in a predetermined volume ratio.
바람직하게는, 상기 소정의 부피비율은 상기 TMAH 수용액의 부피가 1일 때 상기 과산화수소 수용액 및 상기 탈이온수의 부피가 각각 0.01 내지 10 및 0.1 내지 10인 것을 특징으로 한다.Preferably, the predetermined volume ratio is characterized in that when the volume of the aqueous TMAH solution is 1, the volume of the aqueous hydrogen peroxide solution and the deionized water is 0.01 to 10 and 0.1 to 10, respectively.
또한 바람직하게는, 상기 TMAH 수용액은 계면활성제(surfactant)를 함유하는 것을 특징으로 하고, 상기 TMAH 수용액 및 상기 과산화수소 수용액은 각각 1wt% 내지 20wt%의 TMAH 용액 및 10wt% 내지 50wt%의 과산화수소 용액을 함유하는 것을 특징으로 한다.Also preferably, the TMAH aqueous solution contains a surfactant, and the TMAH aqueous solution and the hydrogen peroxide aqueous solution each contain 1 wt% to 20 wt% TMAH solution and 10 wt% to 50 wt% hydrogen peroxide solution. Characterized in that.
상기 다른 과제를 이루기 위하여 본 발명에 의한 중합체 제거용 세정액을 사용하는 반도체소자의 제조방법은 반도체기판 상에 절연막을 형성하는 단계와, 상기 절연막 상에 도전막 및 캐핑 절연막을 차례로 형성하는 단계와, 상기 캐핑 절연막의 소정영역을 덮는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로하여 상기 캐핑 절연막 및 상기 도전막을 연속적으로 건식 식각함으로써, 상기 절연막의 소정영역 상에 차례로 적층되고 그 측벽에 중합체가 생성된 도전막 패턴 및 캐핑 절연막 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계와, 상기 결과물을 TMAH(tetra methyl ammonium hydroxide) 수용액, 과산화수소 수용액, 및 탈이온수가 각각 소정의 부피비율로 혼합된 세정액에 담구어 상기 중합체를 제거하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of fabricating a semiconductor device using a polymer removal cleaning liquid, the method including forming an insulating film on a semiconductor substrate, sequentially forming a conductive film and a capping insulating film on the insulating film; Forming a photoresist pattern covering a predetermined region of the capping insulating layer; and successively dry etching the capping insulating layer and the conductive layer using the photoresist pattern as an etching mask to sequentially stack the predetermined region of the insulating layer. Forming a conductive film pattern and a capping insulating film pattern on which a polymer is formed on the sidewalls, removing the photoresist pattern, and treating the resultant with a tetramethyl ammonium hydroxide (TMAH) solution, an aqueous hydrogen peroxide solution, and deionized water, respectively. To remove the polymer by immersing in the mixed solution at a volume ratio of Characterized in that it comprises a step.
바람직하게는, 상기 도전막은 폴리실리콘막 및 금속 실리사이드막이 차례로 적층된 것을 특징으로 하며, 특히 상기 금속 실리사이드막은 텅스텐 실리사이드막인 것을 특징으로 한다.Preferably, the conductive film is characterized in that the polysilicon film and the metal silicide film is sequentially stacked, in particular the metal silicide film is characterized in that the tungsten silicide film.
본 발명에 의하면, 상기 도전막 패턴의 측벽에 생성된 중합체를 완전히 제거시키면서 측벽에 손상이 가해지는 현상을 방지할 수 있으므로 수직한 측벽 프로파일을 갖는 양호한 도전막 패턴을 형성할 수 있다.According to the present invention, it is possible to prevent the phenomenon of damage to the sidewall while completely removing the polymer formed on the sidewall of the conductive film pattern, thereby forming a good conductive film pattern having a vertical sidewall profile.
이하, 본 발명에 의한 중합체 제거용 세정액 및 이를 사용하는 반도체소자의 제조방법에 대한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings, an embodiment of a polymer removing cleaning solution and a method for manufacturing a semiconductor device using the same will be described in detail.
먼저, 본 발명에 의한 중합체 제거용 세정액은 TMAH(tetra methyl ammonium hydroxide) 용액 및 탈이온수가 혼합된 TMAH 수용액, 과산화수소(H2O2) 용액 및 탈이온수가 혼합된 과산화수소 수용액, 및 탈이온수가 각각 소정의 부피비율로 혼합된 것을 특징으로 한다. 여기서, 상기 소정의 부피비율은 상기 TMAH 수용액의 부피가 1일 때 상기 과산화수소 수용액 및 상기 탈이온수의 부피가 각각 0.01 내지 10 및 0.1 내지 10인 것이 바람직하다. 또한, 상기 TMAH 수용액은 1wt% 내지 20wt%의 TMAH 용액을 함유하고, 상기 과산화수소 수용액은 10wt% 내지 50wt%의 과산화수소 용액을 함유한다. 그리고, 상기 TMAH 수용액은 친수성 및 친유성을 모두 가지면서 화학반응을 촉진시키는 계면활성제(surfactant)를 함유하는 것이 바람직하다.First, the cleaning solution for removing the polymer according to the present invention is a TMAH (tetra methyl ammonium hydroxide) solution and a TMAH aqueous solution mixed with deionized water, a hydrogen peroxide (H 2 O 2) solution and a hydrogen peroxide aqueous solution mixed with deionized water, and deionized water, respectively, a predetermined volume. It is characterized by mixing in proportion. Here, the predetermined volume ratio is preferably the volume of the aqueous hydrogen peroxide solution and the deionized water is 0.01 to 10 and 0.1 to 10 when the volume of the TMAH aqueous solution is 1, respectively. In addition, the TMAH aqueous solution contains 1wt% to 20wt% TMAH solution, and the hydrogen peroxide aqueous solution contains 10wt% to 50wt% hydrogen peroxide solution. And, the TMAH aqueous solution preferably contains a surfactant (surfactant) to promote the chemical reaction while having both hydrophilicity and lipophilic.
다음에, 상기 본 발명에 의한 중합체 제거용 세정액을 사용하여 반도체소자를 제조하는 방법을 첨부도면을 참조하여 설명하기로 한다.Next, a method of manufacturing a semiconductor device using the polymer removal cleaning liquid according to the present invention will be described with reference to the accompanying drawings.
도 3은 폴리실리콘막 패턴(105) 및 금속 실리사이드막 패턴(107)이 차례로 적층된 도전막 패턴 및 상기 도전막 패턴 상에 캐핑절연막 패턴(109)을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로 설명하면, 반도체기판(101)의 전면에 절연막(103), 예컨대 게이트 산화막 또는 층간절연막을 형성하고, 그 결과물 전면에 도전막, 예컨대 폴리실리콘막 및 텅스텐 실리사이드막과 같은 금속 실리사이드막이 차례로 적층된 구조를 갖는 도전막과, CVD 산화막 또는 CVD 질화막으로 이루어진 캐핑절연막을 차례로 형성한다. 여기서, 상기 도전막은 폴리실리콘막, 금속 실리사이드막, 및 금속막으로 이루어진 일 군중 선택된 어느 하나로 이루어진 단일 도전막일 수도 있다. 이어서, 상기 캐핑절연막의 소정영역 상에 통상의 사진공정을 사용하여 포토레지스트 패턴(111)을 형성하고, 이를 식각 마스크로하여 캐핑절연막 및 도전막을 연속적으로 건식 식각함으로써, 상기 절연막(103)의 소정영역 상에 폴리실리콘막 패턴(105) 및 금속 실리사이드막 패턴(107)으로 구성된 도전막 패턴을 형성함과 동시에 상기 금속 실리사이드막 패턴(107) 상에 위치하는 캐핑 절연막 패턴(109)을 형성한다. 이때, 상기 도전막 패턴 및 캐핑절연막 패턴(109) 측벽에 상기 포토레지스트 패턴(111) 및 식각 가스들의 화학반응에 의해 중합체(113)가 형성된다. 이러한 중합체(113)는 미세한 선폭을 요구하는 고집적 반도체소자의 제조에 적합한 건식 식각공정, 특히 이방성 건식 식각공정에 있어서 필연적으로 발생한다.FIG. 3 is a cross-sectional view for describing a conductive film pattern in which a polysilicon film pattern 105 and a metal silicide film pattern 107 are sequentially stacked and a capping insulating film pattern 109 formed on the conductive film pattern. Specifically, an insulating film 103, for example, a gate oxide film or an interlayer insulating film, is formed on the entire surface of the semiconductor substrate 101, and a conductive film such as a polysilicon film and a metal silicide film such as a tungsten silicide film are sequentially stacked on the resultant film. And a capping insulating film made of a CVD oxide film or a CVD nitride film are formed in this order. Here, the conductive film may be a single conductive film made of any one selected from a polysilicon film, a metal silicide film, and a metal film. Subsequently, the photoresist pattern 111 is formed on a predetermined region of the capping insulation layer by using a general photolithography process, and the capping insulation layer and the conductive layer are successively dry-etched by using the photoresist pattern 111 as an etching mask. A conductive film pattern including the polysilicon film pattern 105 and the metal silicide film pattern 107 is formed on the region, and a capping insulation film pattern 109 is formed on the metal silicide film pattern 107. In this case, the polymer 113 is formed on the sidewalls of the conductive layer pattern and the capping insulating layer pattern 109 by a chemical reaction between the photoresist pattern 111 and the etching gases. The polymer 113 inevitably occurs in a dry etching process, particularly an anisotropic dry etching process, suitable for manufacturing a highly integrated semiconductor device requiring a fine line width.
도 4는 상기 도전막 패턴 및 캐핑절연막 패턴(109)의 측벽에 스페이서(115)를 형성하는 단계를 설명하기 위한 단면도이다. 좀 더 상세히 설명하면, 상기 포토레지스트 패턴(111)을 황산용액을 사용하여 제거하고, 그 결과물을 상술한 본 발명에 의한 중합체 제거용 세정액에 담구어 상기 중합체(113)를 완전히 제거한다. 여기서, 중합체(113)를 제거하는 공정은 상술한 본 발명에 의한 중합체 제거용 세정액의 온도를 50℃로 유지시킨 상태에서 약 10분정도 실시하는 것이 바람직하다. 이와 같이 중합체(113)를 제거하고 나면, 도시된 바와 같이 도전막 패턴 및 캐핑절연막 패턴(109)의 측벽은 수직한 프로파일을 가짐을 알 수 있다. 이는 본 발명의 중합체 제거용 세정액에 대한 폴리실리콘막 패턴(105), 금속 실리사이드막 패턴(107), 및 캐핑절연막 패턴(109)의 식각률이 모두 2Å/minute 이하의 값을 보이기 때문이다. 이에 대한 측정결과가 첨부한 도 5의 그래프에 도시되었다.4 is a cross-sectional view for describing a step of forming the spacer 115 on sidewalls of the conductive layer pattern and the capping insulating layer pattern 109. In more detail, the photoresist pattern 111 is removed using a sulfuric acid solution, and the resultant is immersed in the polymer removal cleaning solution according to the present invention to completely remove the polymer 113. Here, the step of removing the polymer 113 is preferably performed for about 10 minutes while the temperature of the cleaning liquid for removing the polymer according to the present invention described above is maintained at 50 ° C. After removing the polymer 113 as described above, it can be seen that the sidewalls of the conductive layer pattern and the capping insulating layer pattern 109 have vertical profiles as shown. This is because the etch rates of the polysilicon film pattern 105, the metal silicide film pattern 107, and the capping insulation film pattern 109 with respect to the polymer removal cleaning liquid of the present invention all show values of 2 μm / minute or less. The measurement results are shown in the attached graph of FIG. 5.
도 5는 종래의 중합체 제거용 세정액인 수산화암모늄 세정액 및 상술한 본 발명의 중합체 제거용 세정액, 즉 TMAH 수용액을 함유하는 세정액에 대한 여러 가지 물질막의 식각률을 측정한 결과를 도시한 그래프이다. 여기서, 종래기술에 대한 측정결과는 수산화암모늄 세정액의 온도를 65℃로 유지시킨 상태에서 10분간 실시한 결과이며, 본 발명에 대한 측정결과는 상술한 바와 같이 본 발명에 의한 중합체 제거용 세정액의 온도를 50℃로 유지시킨 상태에서 10분간 실시한 결과이다.FIG. 5 is a graph showing the results of measuring the etch rate of various material films with respect to the conventional ammonium hydroxide cleaning solution, which is a cleaning solution for polymer removal, and the cleaning solution containing the polymer removal cleaning solution of the present invention, that is, TMAH aqueous solution. Here, the measurement result of the prior art is a result of performing for 10 minutes while maintaining the temperature of the ammonium hydroxide cleaning solution at 65 ℃, the measurement result of the present invention is the temperature of the cleaning solution for removing the polymer according to the present invention as described above It is the result of carrying out for 10 minutes in the state maintained at 50 degreeC.
도 5를 참조하면, 종래의 중합체 제거용 세정액에 대한 폴리실리콘막, 플라즈마 산화막, 고온산화막, 및 텅스텐 실리사이드막의 식각률은 각각 3Å/minute, 6Å/minute, 4Å/minute, 및 25Å/minute의 값을 보이는 반면에, 본 발명에 의한 중합체 제거용 세정액에 대한 폴리실리콘막, 플라즈마 산화막(PE-oxide), 고온산화막(HTO; high temperature oxide), 및 텅스텐 실리사이드막(WSix)의 식각률은 모두 2Å/minute 이하의 값을 보임을 알 수 있다.Referring to FIG. 5, the etching rates of the polysilicon film, the plasma oxide film, the high temperature oxide film, and the tungsten silicide film with respect to the conventional polymer removal cleaning liquid are set to 3 mW / minute, 6 mW / minute, 4 mW / minute, and 25 mW / minute, respectively. On the other hand, the etching rate of the polysilicon film, the plasma oxide film (PE-oxide), the high temperature oxide film (HTO), and the tungsten silicide film (WSix) for the polymer removal cleaning liquid according to the present invention are all 2 s / minute. It can be seen that the following values are shown.
계속해서, 상기 중합체(113)가 제거된 결과물 전면에 CVD 산화막을 형성하고, 이를 이방성 식각하여 상기 도전막 패턴 및 캐핑절연막 패턴(109) 측벽에 스페이서(115)를 형성한다. 이때, 상기 CVD 산화막이 식각된 부분은 그 아래의 캐핑 절연막 패턴(109) 및 절연막(103)이 노출된다. 이와 같이 스페이서(115)를 형성하고 나면, 도시된 바와 같이 스페이서(115)의 외측벽에 요부가 형성되는 것을 방지할 수 있다. 이어서, 상기 노출된 절연막(103)이 게이트 산화막일 경우에는 이를 선택적으로 패터닝하여 반도체기판(101)의 소정영역, 즉 불순물 영역(도시하지 않음)을 노출시킨다. 다음에, 상기 결과물 전면에 도우핑된 폴리실리콘막과 같은 도전막을 형성하고, 이를 패터닝하여 상기 노출된 불순물 영역을 덮는 패드전극(도시하지 않음)을 형성한다. 이때, 도 4에 도시된 바와 같이 상기 도전막이 식각되어 노출되는 스페이서(115)의 외측벽에는 도전막 잔여물이 잔존하지 않음을 알 수 있다. 이는, 상기한 바와 같이 스페이서(115)의 외측벽에 요부가 형성되지 않기 때문이다.Subsequently, a CVD oxide film is formed on the entire surface of the product from which the polymer 113 is removed, and then anisotropically etched to form spacers 115 on sidewalls of the conductive film pattern and the capping insulating film pattern 109. In this case, the capping insulation layer pattern 109 and the insulation layer 103 below the portion where the CVD oxide layer is etched are exposed. After the spacer 115 is formed in this manner, it is possible to prevent the recessed portion from being formed on the outer wall of the spacer 115 as shown. Subsequently, when the exposed insulating layer 103 is a gate oxide layer, the exposed insulating layer 103 is selectively patterned to expose a predetermined region, that is, an impurity region (not shown) of the semiconductor substrate 101. Next, a conductive film, such as a doped polysilicon film, is formed on the entire surface of the resultant product, and then patterned to form a pad electrode (not shown) covering the exposed impurity region. In this case, as shown in FIG. 4, it can be seen that no residue of the conductive film remains on the outer wall of the spacer 115 where the conductive film is etched and exposed. This is because recesses are not formed on the outer wall of the spacer 115 as described above.
본 발명은 상기 실시예에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다. 예를 들어, 상기 도전막 및 캐핑 절연막 이외에 층간절연막의 소정영역을 선택적으로 건식 식각하여 콘택홀을 형성하는 반도체소자의 제조방법에 있어서도 상기 콘택홀 측벽에 생성된 중합체를 본 발명의 중합체 제거용 세정액으로 제거할 수 있으며, 상기 캐핑절연막을 사용하지 않고 도전막 패턴만을 형성하기 위한 건식 식각공정 이후에도 본 발명의 중합체 제거용 세정액을 사용하여 상기 도전막 패턴 측벽에 생성된 중합체를 제거할 수 있다.The present invention is not limited to the above embodiments, and modifications and improvements are possible at the level of those skilled in the art. For example, in the method of manufacturing a semiconductor device in which a predetermined area of an interlayer insulating film is selectively dry-etched in addition to the conductive film and the capping insulating film to form a contact hole, the polymer produced on the sidewall of the contact hole may be used as the cleaning liquid for removing the polymer of the present invention. The polymer generated on the sidewalls of the conductive film pattern may be removed using the polymer removing cleaning solution of the present invention after the dry etching process for forming only the conductive film pattern without using the capping insulating layer.
상술한 바와 같이 본 발명의 중합체 제거용 세정액을 사용하여 반도체소자의 도전막 패턴 측벽에 생성된 중합체를 제거하면, 수직한 측벽 프로파일을 갖는 도전막 패턴을 형성할 수 있다. 따라서, 상기 패드전극을 형성하기 위한 후속공정시 서로 이웃한 패드전극 사이에 브릿지가 형성되는 것을 방지할 수 있으므로, 반도체소자의 수율을 개선시킬 수 있다.As described above, when the polymer generated on the sidewall of the conductive film pattern of the semiconductor device is removed using the polymer removing cleaning solution of the present invention, a conductive film pattern having a vertical sidewall profile may be formed. Therefore, in the subsequent process of forming the pad electrode, it is possible to prevent the bridge from being formed between the pad electrodes adjacent to each other, thereby improving the yield of the semiconductor device.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960047793A KR19980028655A (en) | 1996-10-23 | 1996-10-23 | Polymer removal cleaning liquid and method for manufacturing semiconductor device using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960047793A KR19980028655A (en) | 1996-10-23 | 1996-10-23 | Polymer removal cleaning liquid and method for manufacturing semiconductor device using same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980028655A true KR19980028655A (en) | 1998-07-15 |
Family
ID=66289326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960047793A KR19980028655A (en) | 1996-10-23 | 1996-10-23 | Polymer removal cleaning liquid and method for manufacturing semiconductor device using same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980028655A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990075991A (en) * | 1996-06-27 | 1999-10-15 | 김영환 | Metal wiring formation method of semiconductor device |
| KR100675733B1 (en) * | 1999-12-16 | 2007-01-29 | 엘지.필립스 엘시디 주식회사 | Method for fabricating array substrate in Liquid crystal display |
-
1996
- 1996-10-23 KR KR1019960047793A patent/KR19980028655A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990075991A (en) * | 1996-06-27 | 1999-10-15 | 김영환 | Metal wiring formation method of semiconductor device |
| KR100675733B1 (en) * | 1999-12-16 | 2007-01-29 | 엘지.필립스 엘시디 주식회사 | Method for fabricating array substrate in Liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050139233A1 (en) | Cleaning solution and method of cleaning a semiconductor device using the same | |
| JP2004096117A (en) | Projecting spacers for self-aligning contact | |
| KR100470722B1 (en) | Method of Manufacturing Contact Hole of Semiconductor Device | |
| KR100769415B1 (en) | Method of fabricating semiconductor device | |
| KR100585148B1 (en) | Fine pattern forming method of a semiconductor device using SiGe layer as a sacrificing layer and forming method for self-aligned contacts using the fine pattern forming method | |
| KR100342641B1 (en) | Method of manufacturing a semiconductor device | |
| US6369008B1 (en) | Cleaning solutions for removing contaminants from the surfaces of semiconductor substrates and cleaning methods using the same | |
| US6194326B1 (en) | Low temperature rinse of etching agents | |
| US6828187B1 (en) | Method for uniform reactive ion etching of dual pre-doped polysilicon regions | |
| KR19980028655A (en) | Polymer removal cleaning liquid and method for manufacturing semiconductor device using same | |
| KR100801744B1 (en) | Method for fabricating metal gate in semicondutor device | |
| KR100620458B1 (en) | Method for removing organic matter in wafer which is exposure BN layer and method for forming contact hole and spacer | |
| KR20030075745A (en) | Method of Forming Metal Gate in Semiconductor Device | |
| KR100267396B1 (en) | Gate polysilicon etch method for forming gate electrode of semiconuctor devices | |
| KR100438768B1 (en) | Method for selectively forming silicide to form silicide only on gate electrode without using photolithography process | |
| KR100341593B1 (en) | Method for forming contact hole in semiconductor device | |
| KR100314810B1 (en) | A method for fabricating semiconductor device using to damascene gate | |
| KR100800944B1 (en) | Gate electrode manufacturing method for flash memory device | |
| KR20020076563A (en) | Cleaning Method of Semiconductor Wafer | |
| JP2005057035A (en) | Manufacturing method of semiconductor device | |
| KR20050068363A (en) | Method for fabricating thin pattern using the hard mask | |
| KR100266900B1 (en) | DRAM manufacturing method | |
| KR100332647B1 (en) | Method of forming a contact hole in a semiconductor device | |
| KR20040075372A (en) | Method of manufacturing semiconductor device | |
| US20110053372A1 (en) | Low Temperature Surface Preparation for Removal of Organometallic Polymers in the Manufacture of Integrated Circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| WITB | Written withdrawal of application |