KR19980026496A - 리드 솔로몬 복호기의 체인즈 검출 장치 - Google Patents
리드 솔로몬 복호기의 체인즈 검출 장치 Download PDFInfo
- Publication number
- KR19980026496A KR19980026496A KR1019960044935A KR19960044935A KR19980026496A KR 19980026496 A KR19980026496 A KR 19980026496A KR 1019960044935 A KR1019960044935 A KR 1019960044935A KR 19960044935 A KR19960044935 A KR 19960044935A KR 19980026496 A KR19980026496 A KR 19980026496A
- Authority
- KR
- South Korea
- Prior art keywords
- multiplier
- field
- gates
- register
- adder
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 최소한의 하드웨어를 사용하여 구성되어 단시간 내에 에러를 검출하는 리드 솔로몬 복호기(Reed Solomon decoder)의 체인즈 검출 장치에 관한 것으로서, 이를 구현하는데 하나의 원소 승산기(40)와, 하나의 필드 승산기(44)와, 두 개의 제1 및 제2 레지스터(42, 48)와, 계수 입력 버퍼(50)와, 갈로아 필드 상의 가산기(46)를 포함하여 구성된다.
Description
본 발명은 리드 솔로몬 복호기(Reed Solomon decoder)에 관한 것으로서, 구체적으로는 최소한의 하드웨어를 사용하여 구성되어 단시간 내에 에러를 검출하는 리드 솔로몬 복호기(Reed Solomon decoder)의 체인즈 검출 장치에 관한 것이다.
최근의 디지털 영상 신호 압축 기술의 발달은 좁은 주파수 대역에서 다량의 영상 신호를 전송하는 것을 가능하게 하였다. 압축된 영상 신호가 잡음이 존재하는 전송로를 통하여 전송 될 때에는 잡음으로 인한 오류가 발생하게 된다. 수신시에 오류가 크지 않더라도 이를 압축 복원을 할 경우 무시할 수 없는 오류로 발전할 수 있다. 따라서 압축된 데이터의 전송시에는 매우 낮은 오류 확률을 요구하게 된다.
디지털 텔레비전과 같은 방송 시스템에서는 오류가 발생한다 하더라도 제전송이 불가능하다. 그러므로 어느 정도의 오류가 있을 경우에도 올바른 오류 정정을 가능하게 하는 전진 에러 검출(FEC, forward error correction) 기술이 많이 쓰이게 되었다. 전진 에러 검출 기술 중에 가장 많이 사용되는 것 중 하나가 리드-솔로몬 코드(Reed Solomon code; 이하 'RS 코드'라 약칭함)이다.
RS 코드를 사용하는 RS 복호기(RS decoder)내에는 체인즈 검출 블록(Chien's searching block)이 구비되어 체인즈 검출 방법을 이용하여 오류의 위치를 찾아내는 기능을 수행한다. 이의 연산 방법은 오류 위치 다항식(error location polynomial)에 갈로아 필드(Galois Field)상의 원소(element)들을 대입하여 그 결과 값으로 오류의 위치를 찾아내는 것이다.
이를 구체적으로 표현하면 이하 수학식 1과 같다.
이상과 같은 체인즈 검출 방법에 따라 구현된 종래의 체인즈 검출 블록이 도 1에 도시되어 있다.
도 1은 종래의 RS 복호기의 체인즈 검출 블록의 회로 구성을 보여주는 도면이다.
도 1에 도시된바와 같이, 종래의 체인즈 검출 블록은 에러 위치 다항식의 계수가 저장되는 계수 입력 버퍼(10)와, 복수개의 원소 승산기(20-1∼20-8)와, 복수개의 레지스터(25-1∼25-8)와, Mod-2 가산기(30)를 포함하여 구성된다.
상기 원소 승산기(20-1∼20-8)는 상기 계수 입력 버퍼(10)로 부터 해당되는 계수를 입력받고 상기 레지스터(25-1∼25-8)로 부터 궤환되는 데이터를 입력받아 승산을 수행하여 상기 Mod-2 가산기(30)로 출력한다. 상기 Mod-2 가산기(30)는 해당 입력을 받아 가산하여 출력한다. 이때 출력되는 값은 에러의 위치를 나타내는 값이다.
이상과 같은 체인즈 검출 블록을 구현하는데 필요한 하드웨어의 크기는 이하 표 1 및 표 2와 같다.
원소 승산기 | 레지스터(1바이트) | Mod-2 가산기 |
109 게이트 | 8 개 | 56 게이트 |
원소 승산기 | 레지스터(1바이트) | Mod-2 가산기 |
293 게이트 | 16 개 | 112 게이트 |
표 1은 채널상의 오류가 삭제(erasure)는 존재하지 않고 오직 에러만 존재하는 경우 필요한 하드웨어의 크기를 나타내는 표이다. 그리고 표 2는 채널 상에 삭제와 에러가 동시에 존재하는 경우 필요한 하드웨어의 크기를 나타내는 표이다. 표 1 및 표 2에 나타난바와 같이, 채널 상에 삭제와 에러가 동시에 존재한다면 필요한 하드웨어의 크기는 적어도 그렇지 않은 경우보다 2배 이상이 더 커지게 된다.
한편, RS 복호기에 사용되는 승산기는 2가지가 있는데 하나는 원소 승산기로 승산기의 입력값 중 하나가 고정된 상수 값일 때 사용되는 것이다. 다른 하나는 필드(field) 승산기로서 입력 값이 2개 모두 변수 일 때 사용하는 것이다. 하드웨어의 크기는 원소 승산기가 필드 승산기에 비하여 상당히 적다.
이상과 같은 종래의 기술에서 사용되는 갈로아 필드상의 승산기는 원소 승산기이다. 원소 승산기의 하드웨어 크기가 필드 승산기에 비하여 작지만 체인즈 검출 블록에 사용되는 원소 승산기의 수가 t 또는 2t개인 점을 감안한다면 체인즈 검출 블록에 사용되는 승산기의 크기를 줄이는 방법이 필요하다.
본 발명의 목적은 상술한 문제점을 해결하기 위해 제안된 것으로서, 최소한의 하드웨어를 사용하여 체인즈 검출 방법에 의한 에러 위치를 검출할 수 있는 RS 복호기의 체인즈 검출 장치를 제공하는데 있다.
도 1은 종래의 RS 복호기의 체인즈 검출 블록의 회로 구성을 보여주는 도면,
도 2는 본 발명의 바람직한 실시예에 따른 RS 복호기의 체인즈 검출 블록의 회로 구성을 보여주는 도면,
도 3은 도 2에 도시된 각 부분의 동작에 따른 타이밍도.
*도면의 주요 부분에 대한 부호의 설명*
10, 50 : 계수 입력 버퍼20-1∼20-8, 40 : 원소 승산기
30 : Mod-2 가산기42, 48, 52 : 제1 내지 제3 레지스터
44 : 필드 승산기46 : 갈로아 필드상의 가산기
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 리드 솔로몬 복호기의 체인즈 검출 장치는 : 갈로아 필드상의 원소를 입력받아 승산하는 원소 승산기와; 상기 원소 승산기에 해당 데이터를 입력하며, 상기 원소 승산기로부터 소정의 주기마다 해당되는 데이터를 입력받는 제1 레지스터와; 상기 원소 승산기와 해당 레지스터로부터 제공되는 각각의 데이터를 입력받아 승산하여 출력하는 필드 승산기와; 오류 위치 다항식의 계수값이 임시 저장되는 계수 입력 버퍼와; 상기 필드 승산기와 상기 계수 입력 버퍼로 부터 제공되는 각각의 데이터를 입력받아 가산하는 갈로아 필드상의 가산기와; 상기 갈로아 필드상의 가산기의 출력값을 입력으로 받아들이고, 상기 주기마다 상기 오류 위치 다항식의 최고 차수의 계수값을 입력받아 상기 필드 승산기로 제공하는 제2 레지스터와; 상기 갈로아 필드상의 가산기로부터 상기 주기마다 에러 위치 데이터를 입력받아 출력하는 제3 레지스터를 포함하여 구성된다.
이 실시예에 있어서, 상기 필드 승산기는 64개의 AND 게이트와, 83개의 EOR 게이트로 구성되어 1 사이클에 승산이 이루어진다.
이 실시예에 있어서, 상기 필드 승산기는 32개의 AND 게이트와, 48개의 EOR 게이트와소정의 비트 수의 8개의 레지스터와, 8비트 입력의 멀티플렉서로 구성되어 2 사이클에 승산이 이루어진다.
이 실시예에 있어서, 상기 필드 승산기는 16개의 AND 게이트와, 14개의 EOR 게이트와, 소정 비트 수의 10개의 레지스터와, 2개의 4비트 입력의 멀티플렉서로 구성되어 4 사이클에 승산이 이루어진다.
이 실시예에 있어서, 상기 필드 승산기는 8개의 AND 게이트와, 12개의 EOR 게이트와, 소정의 비트 수의 8개의 레지스터를 포함하여 구성되어 8 사이클에 승산이 이루어진다.
이 실시예에 있어서, 상기 갈로아 필드상의 가산기는 8개의 EOR 게이트로 구성된다.
실시예
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 체인즈 검출 블록의 회로 구성을 보여주는 도면이고 도 3은 도 2에 도시된 각 부분의 동작에 따른 타이밍도 이다.
도 2에 도시된바와 같이 본 발명의 실시예에 따른 체인즈 검출 블록은 원소 승산기(40)와, 제1 레지스터(42)와, 필드 승산기(44)와, 갈로아 필드 상의 가산기(46)와, 제2 레지스터(48)와, 계수 입력 버퍼(50)와, 제3 레지스터(52)를 포함하여 구성된다.
상기 원소 승산기(40)에 의한 계산 방법은 다음 수학식 2와 같다.
상기 제1 레지스터(42)는 8 사이클마다 데이터를 입력하다. 상기 제1 레지스터(42)의 초기값은 1이다.
상기 필드 승산기(44)는 구현 방법에 따라 하드웨어의 크기가 달라진다. 이하 표 3은 필드 승산기의 구현 방법에 따른 하드웨어의 크기를 나타내는 것이다.
구현방법게이트 | 1 사이클 | 2 사이클 | 4 사이클 | 8 사이클 |
AND | 64 | 32 | 16 | 8 |
EOR | 83 | 48 | 14 | 12 |
레지스터 | 0 | 8 | 10 | 8 |
그 외 | 0 | 8 입력멀티플렉서1 개 | 4 입력멀티플렉서2 개 | 0 |
상기 갈로아 필드상의 가산기(46)는 8개의 EOR 게이트로 구성이 가능하다.
상기 제2 레지스터(48)는 상기 갈로아 필드상의 가산기(46)의 출력값을 입력으로 받아들인다. 8 사이클마다 레지스터의 값은 오류 위치 다항식의 최고 차수의 계수값이다.
오류 위치 다항식의 계수값이 임시 저장되는 상기 계수 입력 버퍼(50)는 1 사이클마다 입력이 이루어진다.
상기 제3 레지스터(52)는 출력 레지스터로 8 사이클마다 데이터를 입력받아 출력이 이루어진다. 출력되는 값은 에러의 위치를 나타내는 값이다.
이상과 같은 체인즈 검출 블록의 동작에 따라 타이밍도가 도 3에 도시되어 있다.
도 3을 참조하여, 본 발명의 실시예에 따른 RS 복호기의 체인즈 검출 장치의 동작에 있어서 해당 클락에서 수행되는 연산은 이하 표 4와 같다.
클락 | 연 산 |
(1) | |
(2) | |
(3) | |
(4) | |
(5) | |
(6) | |
(7) | |
(8) | |
(9) | |
(10) | |
(11) | |
(12) | |
(13) | |
(14) | |
(15) | |
(16) | |
(17) | |
(18) | |
(19) |
이상과 같은 본 발명에 의하면, 간략한 하드웨어의 구성으로 체인즈 블록을 구성할 수 있게 되며, 이상과 같은 본 발명의 체인즈 검출 장치에 의하면 최소한의 시간(8사이클)에 에러의 위치를 검출 할 수 있게 된다.
Claims (6)
- 리드 솔로몬 복호기의 체인즈 검출 장치에 있어서:갈로아 필드상의 원소를 입력받아 승산하는 원소 승산기(40)와;상기 원소 승산기(40)에 해당 데이터를 입력하며, 상기 원소 승산기(40)로부터 소정의 주기마다 해당되는 데이터를 입력받는 제1 레지스터(42)와;상기 원소 승산기(40)와 해당 레지스터(48)로부터 제공되는 각각의 데이터를 입력받아 승산하여 출력하는 필드 승산기(44)와;오류 위치 다항식의 계수값이 임시 저장되는 계수 입력 버퍼(50)와;상기 필드 승산기(44)와 상기 계수 입력 버퍼(50)로 부터 제공되는 각각의 데이터를 입력받아 가산하는 갈로아 필드상의 가산기(46)와;상기 갈로아 필드상의 가산기(46)의 출력값을 입력으로 받아들이고, 상기 주기마다 상기 오류 위치 다항식의 최고 차수의 계수값을 입력받아 상기 필드 승산기(44)로 제공하는 제2 레지스터(48)와;상기 갈로아 필드상의 가산기(46)로부터 상기 주기마다 에러 위치 데이터를 입력받아 출력하는 제3 레지스터(52)를 포함하는 것을 특징으로 하는 리드 솔로몬 복호기의 체인즈 검출 장치.
- 제 1 항에 있어서,상기 필드 승산기(44)는 64개의 AND 게이트와, 83개의 EOR 게이트로 구성되어 1 사이클에 승산이 이루어지는 것을 특징으로 하는 리드 솔로몬 복호기의 체인즈 검출 장치.
- 제 1 항에 있어서,상기 필드 승산기(44)는 32개의 AND 게이트와, 48개의 EOR 게이트와, 소정의 비트수의 8개의 레지스터와, 8비트 입력의 멀티플렉서로 구성되어 2 사이클에 승산이 이루어지는 것을 특징으로 하는 리드 솔로몬 복호기의 체인즈 검출 장치.
- 제 1 항에 있어서,상기 필드 승산기(44)는 16개의 AND 게이트와, 14개의 EOR 게이트와, 소정 비트 수의 10개의 레지스터와, 2개의 4비트 입력의 멀티플렉서로 구성되어 4 사이클에 승산이 이루어지는 것을 특징으로 하는 리드 솔로몬 복호기의 체인즈 검출 장치.
- 제 1 항에 있어서,상기 필드 승산기(44)는 8개의 AND 게이트와, 12개의 EOR 게이트와, 소정의 비트 수의 8개의 레지스터를 포함하여 구성되어 8 사이클에 승산이 이루어지는 것을 특징으로 하는 리드 솔로몬 복호기의 체인즈 검출 장치.
- 제 1 항에 있어서,상기 갈로아 필드상의 가산기(46)는 8개의 EOR 게이트로 구성되는 것을 특징으로 하는 리드 솔로몬 복호기의 체인즈 검출 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960044935A KR0175274B1 (ko) | 1996-10-09 | 1996-10-09 | 리드 솔로몬 복호기의 체인즈 검출 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960044935A KR0175274B1 (ko) | 1996-10-09 | 1996-10-09 | 리드 솔로몬 복호기의 체인즈 검출 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980026496A true KR19980026496A (ko) | 1998-07-15 |
KR0175274B1 KR0175274B1 (ko) | 1999-04-01 |
Family
ID=19476862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960044935A KR0175274B1 (ko) | 1996-10-09 | 1996-10-09 | 리드 솔로몬 복호기의 체인즈 검출 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0175274B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100448404B1 (ko) * | 2001-08-22 | 2004-09-13 | 기아자동차주식회사 | 차량의 루프랙 고정장치 |
-
1996
- 1996-10-09 KR KR1019960044935A patent/KR0175274B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100448404B1 (ko) * | 2001-08-22 | 2004-09-13 | 기아자동차주식회사 | 차량의 루프랙 고정장치 |
Also Published As
Publication number | Publication date |
---|---|
KR0175274B1 (ko) | 1999-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3775746A (en) | Method and apparatus for detecting odd numbers of errors and burst errors of less than a predetermined length in scrambled digital sequences | |
US5951677A (en) | Efficient hardware implementation of euclidean array processing in reed-solomon decoding | |
JPH0728227B2 (ja) | Bch符号の復号装置 | |
KR970078044A (ko) | 리드 솔로몬 복호기의 에러 위치 다항식 계산 장치 | |
KR0175274B1 (ko) | 리드 솔로몬 복호기의 체인즈 검출 장치 | |
US6880121B2 (en) | Parallel processing syndrome calculating circuit and reed-solomon decoding circuit | |
JP3279624B2 (ja) | Crc演算に基づく1ビット誤り訂正回路 | |
KR0175273B1 (ko) | 리드 솔로몬 복호기의 에러값 계산 장치 | |
KR100204801B1 (ko) | 리드 솔로몬 복호기의 에러 보정 장치 | |
CA2037219A1 (en) | Electronic circuit for generating error detection codes for digital signals | |
JPH06276106A (ja) | 誤り訂正復号装置 | |
US6145113A (en) | Series reed-solomon decoder synchronized with bit clock signal | |
US6574771B1 (en) | Galios field processor having dual parallel data path for Bose Chaudhuri Hocquenghem/Reed-Solomon decoder | |
JP3253381B2 (ja) | 誤り訂正回路 | |
KR0169396B1 (ko) | 갈로아 필드 곱셈기를 이용한 리드-솔로몬 디코더 | |
KR910000350B1 (ko) | 단일에러 정정용 디코더회로 | |
KR100212825B1 (ko) | 리드 솔로몬 복호기의 신드롬 계산장치 | |
KR100265949B1 (ko) | 리드-솔로몬 디코더의 N+α개 피포 설계 방법 | |
KR19990018192A (ko) | 리드솔로몬 복호기의 오증연산회로 | |
JP3268926B2 (ja) | 誤り訂正回路 | |
KR100226837B1 (ko) | 디지털 티브이의 에러 정정 장치 | |
RU2035123C1 (ru) | Устройство для декодирования линейных кодов | |
KR0175370B1 (ko) | 단축부호를 사용하는 리드-솔로몬 복호기 | |
KR0152055B1 (ko) | 이레이저정정용 디코더 | |
KR0185850B1 (ko) | 리드 솔로몬 복호기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |