KR0185850B1 - 리드 솔로몬 복호기 - Google Patents

리드 솔로몬 복호기 Download PDF

Info

Publication number
KR0185850B1
KR0185850B1 KR1019950033359A KR19950033359A KR0185850B1 KR 0185850 B1 KR0185850 B1 KR 0185850B1 KR 1019950033359 A KR1019950033359 A KR 1019950033359A KR 19950033359 A KR19950033359 A KR 19950033359A KR 0185850 B1 KR0185850 B1 KR 0185850B1
Authority
KR
South Korea
Prior art keywords
syndrome
polynomial
error
scaled
multiplier
Prior art date
Application number
KR1019950033359A
Other languages
English (en)
Other versions
KR970019130A (ko
Inventor
임용희
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950033359A priority Critical patent/KR0185850B1/ko
Publication of KR970019130A publication Critical patent/KR970019130A/ko
Application granted granted Critical
Publication of KR0185850B1 publication Critical patent/KR0185850B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

내용없음.

Description

리드 솔로몬 복호기
제1도는 일반적인 디지탈 송신 시스템의 개략적인 구성도,
제2도는 일반적인 리드 솔로몬 복호기의 개략적인 구성도,
제3도는 본 발명에 따른 신드롬 계산부가 구비된 리드 솔로몬 복호기의 개략적인 구성도,
제4도는 본 발명에 따른 스케일드 신드롬 계산부의 개략적인 구성도,
제5도는 본 발명에 따른 신드롬 보상부의 개략적인 구성도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 신드롬 계산부 120 : 스케일드 신드롬 계산부
130 : 스케일 신드롬 계산용 셀 132 : 가산기
134 : 래치 136 : 롬
138 : 곱셈기 140 : 신드롬 보상부
142 : 롬 144 : 곱셈기
146 : 레지스터 148 : 곱셈기
200 : 에러위치 추출부 300 : 에러값계산부
400 : 지연부 500 : 배타논리합
본 발명은 리드 솔로몬 부호기(R-S encoder : Reed-Solomen encoder)에 의해 에러 정정 부호화된 데이타를 다시 에러 정정 복호화하는 리드 솔로몬 복호기(R-S decoder)에 관한 것으로, 특히 리드 솔로몬 부호화된 수신신호(즉, 수신심볼)의 순서를 역순으로 변환시키지 않고 심볼클럭에 따라 수신된 순서대로 입력받아 신드롬을 계산함으로써 신드롬을 계산하는 구조가 간단하게 된 리드 솔로몬 복호기에 관한 것이다.
일반적인 디지탈 송신 시스템은 제1도에 도시된 바와 같이, 신호원을 디지탈 데이타로 변환한 다음 압축하여 출력하는 소스엔코더(2)와; 소스엔코더(2)에서 압축되어 출력된 데이타를 에러 정정 부호화하여 출력하는 채널엔코더(4); 채널엔코더(4)에서 출력된 데이타를 변조하여 출력하는 변조기(6) 및; 변조기(6)에서 변조된 신호를 송신하는 안테나(8)로 구성된다.
여기서 채널엔코더(4)는 전송로를 통해 데이터를 전송할 경우에 전송중에 발생된 에러를 검출하거나 정정하기 위한 검사 데이타를 부가하여 데이터 전송의 신뢰도를 높이는 작용을 한다.
상기와 같은 채널 엔코더에서 많이 사용하는 채널 부호화 방식으로는 리드솔로몬(RS) 부호화 기술과 김쌈 부호화(convolutional coding) 기술이 알려져 있는데, 본 발명은 리드 솔로몬 부호화 방식에 관한 것이다. 리드 솔로몬 부호화 방식은 통신 및 컴퓨터 기억시스템등에 폭넓게 사용될 뿐만 아니라 재밍에 대항하기 위한 한 방법으로서 비밀 통신 시스템에서 사용되기도 한다.
리드 솔로몬 코드에 사용되는 갈로이스체 GF(2m)는 2m개의 원소를 갖는 수체계(number system)이다. 이러한 수체계를 하드웨어로 구현시에 각 원소들은 모두 m개의 바이너리 디짓트로 표현될 수 있다는 장점이 있으므로, 리드 솔로몬 코드와 같은 에러 정정 코딩 및 데이타 암호화 분야에 갈로이스체 GF(2m)가 널리 사용되고 있다.
상기와 같은 갈로이스체 GF(2m)에 의한 코드 심볼을 가지는 리드 솔로몬 코드에서, 정보 다항식을 d(x)=Cn-kXn-k+Cn-k+1xn-k+1+··· +Cn-1xn-1라 하고, 검사 다항식을 p(x)=C0+C1x +···+Cn-k+1xn-k+1라고 하면, 엔코딩된 리드 솔로몬 코드 다항식은 하기 제1식과 같이 정보 다항식과 검사 다항식을 더한 값으로 표현된다.
따라서, n개 심볼의 벡터 (c0, c1, ···cn-1)에 대응되는 엔코딩된 리드 솔로몬 코드 다항식 c(x)이 발생 다항식 g(x)의 곱이라면 상기 n개 심볼의 벡터 (c0, c1, ···cn-1)가 코드 워드가 된다.
상기와 같이 리드 솔로몬 엔코딩하는 방법은 정보 다항식 d(x)과 발생 다항식 g(x)으로부터 검사 다항식 p(x)을 찾는 것이며, 이것은 d(x)를 g(x)로 나눔으로써 성취될 수 있고, 그 결과는 몫 q(x)와 나머지(x)로 나타난다.
즉, 하기 제2식과 같이 표현되는 것이다.
d(x) = q(x)g(x) +(x) ·······제 2 식
그리고 상기 제2식을 상기 제1식에 대입함으로써, 하기 제3식이 얻어진다.
c(x) = p(x) +q(x)g(x) +(x) ·······제 3 식
만약, 검사 디지트 p(x)를 -(x)라고 정의하면 하기 제4식이 얻어진다.
c(x) = q(x)g(x) ·······제 4 식
즉, 코드 다항식 c(x)은 다항식 q(x)와 발생 다항식 g(x)의 곱이다.
따라서, 리드 솔로몬 엔코더는 상기 검사 다항식 p(x)를 얻기 위해 위에서 언급한 나눗셈 수행하며, 정보다항식 d(x)를 발생다항식 g(x)로 나눔으로써 나머지(x)를 얻기 위한 하드웨어는 시프트 레지스터를 g(x)를 따라 연결하여 구현할 수 있다.
상기와 같은 방법으로 리드 솔로몬 부호화된 코드를, 리드 솔로몬 디코딩하기 위한 일반적인 종래의 리드 솔로몬 복호기는 제2도에 도시된 바와 같이, 리드 솔로몬 부호화된 수신신호(r(x))로부터 신드롬(S )을 계산하여 출력하는 신드롬계산부(10)와; 신드롬(S )을 입력받아 에러가 발생한 위치인 에러위치 다항식(σ(x))을 찾아 출력하는 에러위치 추출부(20); 에러위치 다항식(σ(x))을 입력받아 에러값(e(x))을 찾아 출력하는 에러값 계산부(30); 수신신호(r(x))를 타임 딜레이시켜 출력하는 지연부(40) 및; 지연부(40)를 통해 출력된 수신신호(r(x))와 에러계산부(30)에서 출력된 에러값(e(x))을 배타 논리합하여 리드 솔로몬 복호화(에러정정)된 데이타(c(x))를 출력하는 배타논리합(50)으로 구성된다.
이때, 신드롬계산부(20)로 입력되는 수신신호(r(x))의 순서는 리드 솔로몬 부호화된 순서의 역순으로 입력된다. 즉, N개의 코드 워드인 경우, 솔로몬 부호화된 순서인 r0,r1, ···, rN-1대신에 역순인 rN-1, rN-2, ···, r0순으로 신드롬계산부(20)로 입력된다.
그러나 상기와 같이 역순으로 코드 워드를 입력하기 위해서는 리드 솔로몬 복호기에 선입후출(FILO: First In Last Out) 버퍼가 지원되어야 하는데, 이러한 버퍼를 초대규모 집적 회로(VLSI)로 구현하기가 매우 어렵다.
따라서, 리드솔로몬 복호기에 선입후출 버퍼를 추가하는 대신에 리드솔로몬 복호기의 전단에서 미리 수신신호의 순서를 변환시킨 다음 리드솔로몬 복호기의 신드롬계산부(20)로 전달하는 방법이 사용되었으나, 이러한 종래의 시스템도 결국은 메모리를 필요로 하므로 구조가 복잡하여 시스템의 비용을 증가시키는 문제점이 있었다.
이에, 본 발명은 상기와 같은 종래의 제 문제점을 해소하기 위한 것으로, 리드 솔로몬 부호화된 수신신호(즉, 수신심볼)의 순서를 역순으로 변환시키지 않고 심볼클럭에 따라 수신된 순서대로 입력받아 신드롬을 계산함으로써 신드롬을 계산하는 구조가 간단하게 된 리드 솔로몬 복호기를 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 리드 솔로몬 복호기는, N개의 수신심볼(r0,r1, ···, rN-1)을 심볼클럭에 따라 순차적으로 입력받아 신드롬 계산부가 신드롬(S )을 계산하여 출력하고, 에러위치 추출부가 상기 신드롬값을 이용하여 에러위치 다항식을 구하며, 에러값 계산부가 상기 에러위치 다항식으로부터 에러값을 계산한 후 지연된 수신심볼과 연산하여 t개의 심볼을 정정할 수 있도록 된 리드 솔로몬 복호기에 있어서, 상기 신드롬 계산부가, 2t개의 스케일드신드롬 계산용 셀들과, 신드롬 보상용 셀로 이루어지고, 하나의 스케일드신드롬 계산용 셀이, 수신신호(r(x))를 심볼클럭에 따라 리드 솔로몬 부호화된 순서(r0,r1, ···, rN-1)대로 피드백된 값과 가산하는 갈아로체 가산기와; 상기 가산기의 출력을 1심볼클럭 지연시키는 래치; 발생 다항식(g(x))의 근(α)이 저장되어 있는 롬 및; 상기 래치의 출력과 상기 롬에 저장되어 있는 발생 다항식(g(x))의 근(α)을 곱하여 상기 가산기로 다시 제공하는 갈로아체 곱셈기를 포함하고, 하나의 신드롬 보상용 셀이, 발생다항식의 해당 근(ai)을 저장하는 롬과; 근(ai)을 심볼클럭에 따라 N-1회 반복해서 곱해 해당 보상값(ai(N-1))을 구하기 위한 갈로아체 곱셈기 및 레지스터; 스케일드 신드롬값(S'1~S'd-1)과 상기 보상값(ai(N-1))을 곱해 신드롬값(S1~Sd-1)을 구하기 위한 갈로아체 곱셈기를 포함하는 것을 특징으로 한다 .
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 자세히 설명한다.
제3도는 본 발명에 따른 신드롬 계산부가 구비된 리드 솔로몬 복호기의 개략적인 구성도이고, 제4도는 본 발명에 따른 스케일드 신드롬 계산부의 개략적인 구성도이며, 제5도는 본 발명에 따른 신드롬 보상부의 개략적인 구성도이다.
본 발명에 따른 리드 솔로몬 복호기는, 제3도에 도시된 바와 같이, 리드 솔로몬 부호화된 수신신호(r(x))를 리드 솔로몬 부호화된 순서(r0,r1, ···, rN-1)대로 입력받아 스케일드 신드롬(S' )을 계산하여 출력하는 스케일드 신드롬 계산부(120)와, 스케일드 신드롬(S' )으로부터 신드롬(S )을 산출하는 신드롬 보상부(140)로 이루어진 신드롬계산부(100)와; 신드롬(S )을 입력받아 에러가 발생한 위치인 에러위치다항식(σ(x))을 찾아 출력하는 에러위치 추출부(200); 에러위치다항식(σ(x))을 입력받아 에러값(e(x))을 계산하여 출력하는 에러계산부(300); 수신신호(r(x))를 타임 딜레이시켜 출력하는 지연부(400) 및; 상기 지연부(400)를 통해 출력된 수신신호(r(x))와 상기 에러계산부(30)에서 출력된 에러값(e(x))을 배타 논리합하여 리드 솔로몬 복호화(에러정정)된 데이타(c(x))를 출력하는 배타논리합 논리소자(50)를 포함하여 구성된다. 알려진 바와 같이, 리드 솔로몬 부호화기술에서는 갈로아체 연산을 사용하므로, 본 발명의 실시예에서 각 연산수단들은 갈로아체 연산수단을 의미한다.
그리고 스케일드 신드롬 계산부(120)는 제4도에 도시된 바와 같이, 리드 솔로몬 부호화된 수신신호(r(x))를 리드 솔로몬 부호화된 순서(r0,r1, ···, rN-1)대로 입력받아 다수개의 스케일드 신드롬 구성요소(S'1~S'd-1)를 각각 출력하는 다수개의 스케일드 신드롬 계산용 셀(130-1 ~ 130(d-1))로 이루어진다. 여기서, d=2t로서 t개의 오류심볼을 정정할 수 있도록 설계될 경우에, 발생다항식의 근(a1, a2, ... a2t-1)만큼의 셀이 필요한 것을 알 수 있고, 각 셀들은 순서대로 입력되는 N개의 수신신호에 대해 연산을 수행하여 스케일드 신드롬 S'1, S'2, ...., S'2t-1을 제공한다.
그리고 상기 각 셀(130-1 ~ 130-(d-1))들은 모두 동일한 구성으로 이루어져 있는데, 예컨대 제1셀(130-1)은 리드 솔로몬 부호화된 수신신호(r(x))를 리드 솔로몬 부호화된 순서(r0,r1, ···, rN-1)대로 피드백된 신호와 가산하여 스케일드 신드롬(S' )를 출력하는 가산기(132-1)와; 가산기(132-1)에서 출력된 스케일드 신드롬(S' )을 딜레이시켜 출력하는 래치(134-1); 발생 다항식(g(x))의 근(α)이 저장되어 있는 롬(136-1) 및; 래치(134-1)를 통해 출력된 스케일드 신드롬(S' )과 롬(136-1)에 저장되어 있는 발생 다항식(g(x))의 근(α)을 곱하여 가산기(132-1)로 피드백하는 곱셈기(138-1)를 포함하여 구성된다.
신드롬 보상부(140)는 스케일드 신드롬값(S'1~S'd-1)을 각각 연산하기 위하여 d-1개의 셀을 필요로 하는데, 각 셀은 제5도에 도시된 바와 같이, 발생다항식의 해당 근(ai)을 저장하는 롬(142)과 근(ai)을 N-1회 반복해서 곱해 해당 보상값(ai(N-1))을 구하기 위한 곱셈기 및 레지스터(144,146)와 스케일드 신드롬값(S'1~S'd-1)과 상기 보상값(ai(N-1))을 곱해 신드롬값(S1~Sd-1)을 구하기 위한 곱셈기(148)로 구성된다.
이어서, 상기와 같이 구성된 본 발명에 따른 리드 솔로몬 복호기의 작용 및 효과를 상세히 설명하면 다음과 같다.
신드롬을 구하는 종래의 식은 하기 제5식과 같다.
S={···((rN-1α+rN-2)α+rN-3)α+···+r1}α+r0··제5식
상기 제5식을 변형하면 하기 제6식을 얻을 수 있다.
S=α (N-1){···((r0α_ +r1)α_ +r2)α_ +···+rN-2)α_ +rN-1·
············· 제6식
그리고 상기 제6식은 하기 제7식과 같이 변형될 수 있다.
S=α (N-1)S'······제7식
상기 제7식에서 S'가 새롭게 도입된 스케일드 신드롬이며, 상기 제6식에서 알 수 있듯이 스케일드 신드롬(S')은 수신 신호(r0,r1, ···, rN-1)를 그대로 입력받아 계산할 수 있는 것이다.
즉, 수신 신호(r0,r1, ···, rN-1)를 그대로 입력으로 받아 스케일드 신드롬(S')을 계산한 후 α (N-1) )를 구할 수 있는 것이다.
본 발명에 따른 리드 솔로몬 복호기의 신드롬 계산부(100)는 상기 제6식, 제7식을 계산하도록 하드웨어적으로 구현한 것이다.
즉, 신드롬 계산부(100)의 스케일드 신드롬 계산부(120)는 리드 솔로몬 부호화된 수신신호(r(x))를 리드 솔로몬 부호화된 순서(r0,r1, ···, rN-1)대로 입력받아 다수개의 스케일드 신드롬 구성요소(S'1~S'd-1)를 각각 출력하는 다수개의 셀(130-1 ~ 130(d-1))로 이루어진다. 그리고 각 셀(130-1 ~ 130-(d-1))에 있어서, 각 가산기(132-1~132-(d-1))는 리드 솔로몬 부호화된 수신신호(r(x))를 리드 솔로몬 부호화된 순서(r0,r1, ···, rN-1)대로 피드백된 신호와 가산하여 스케일드 신드롬(S' )를 출력하고, 래치(134-1~134-(d-1))는 가산기에서 출력된 스케일드 신드롬(S' )을 딜레이시켜 출력하며, 곱셈기(138-1~138-(d-1))는 상기 래치를 통해 출력된 스케일드 신도롬(S')과 롬(136-1∼136-(d-1))에 저장되어 있는 발생 다항식(g(x))의 근(α)을 곱하여 상기 가산기로 피드백한다.
즉, 상기와 같은 스케일드 신드롬 계산부(120)는 상기 제6식과 제7식에 표시된 스케일드 신드롬을 하기 제8식에 따라 계산하는 것이다.
S'={···((r0α_ +r1)α_ +r2)α_ +···+rN-2)α_ +rN-1)··제8식
여기서, i=0,1,2, ...., d-1,
S'0 =r0+r1+···+rN-1=S0
S'1 ={···((r0α-1+r1)α-1+r2)α-1+···+rN-2)α-1+rN-1·····
S'd-1 ={···((r0α-d-1+r1)α-d-1+r2)α-d-1+···+rN-2)α-d-1+rN-1
상기 제8식을 풀어보면 S'0부터 S'd-1까지 모두 d(=2t)개의 스케일드신드롬 계산용 셀이 필요한 것을 알 수 있으나, S'0는 S0와 같고 누산기(혹은 상기 셀에서 a0=1을 사용하여)에 의해 쉽게 구현될 수 있으므로, 본 발명의 실시예에서는 S'1로부터 S'd-1을 구하는 셀들을 위주로 설명한다.
다시 제4도를 참조하면, 수신신호(r0,r1, ···, rN-1)는 심볼클럭에 따라 N개가 순차적으로 입력되고, 각 셀들(130-1~130-(d-1))은 심볼클럭에 따라 N회 연산을 반복하여 해당 스케일드 신드롬값(S'1~S'd-1)을 연산한 후 보상부(140)로 출력한다. 따라서 하나의 블록(N개의 심볼)에 대한 신드롬값이 출력되기까지는 N 심볼클럭이 소요되는 것을 알 수 있다.
제5도를 참조하면, 신드롬 보상부의 각 셀에서 곱셈기(144)는 롬(142)에 저장된 발생 다항식(g(x))의 근(ai)과 피드백된 값을 곱하여 출력하고, 레지스터(146)는 곱셈기(144)의 출력을 딜레이시켜 곱셈기(144)로 다시 피드백시킨다. 이와 같이 곱셈기와 레지스터는 심볼클럭에 따라 N-1회의 곱셈을 반복하여 보상값을 구한다.
곱셈기(148)는 입력된 하나의 블록(N개의 수신신호)에 대한 스케일드 신드롬 연산 수행이 완료되면, 상기 레지스터(146)로부터 제공되는 보상값과 상기 스케일드 신드롬 계산부(120)에서 출력된 스케일드 신드롬(S' )을 곱하여 신드롬(S )을 출력한다. 이와 같이 상기 신드롬 보상부(140)는 상기 제7식에 따라 신드롬(S )을 계산하여 출력하는 것이다.
그리고 에러위치 추출부(200)는 상기와 같이 얻어진 신드롬(S )을 입력받아 에러가 발생한 위치인 에러위치다항식(σ(x))을 찾아 출력한다. 이때 에러위치 추출부(200)는 REA(Recurisive Euclid's Algorithm) 또는 RBA(Recursive Berlekamp Algorithm)을 사용하여 에러위치다항식(σ(x))을 찾아 출력하는 것이다.
한편, 에러 계산부(300)는 상기 에러위치 다항식(σ(x))을 입력받아 에러값(e(x))을 구해 출력하고, 배타논리합(500)는 지연부(400)를 통해 출력된 지연된 수신신호(r'(x))와 상기 에러계산부(300)에서 출력된 에러값(e(x))을 배타 논리합하여 리드 솔로몬 복호화(에러 정정)된 데이타(c(x))를 최종적으로 출력하는 것이다.
이상에서 살펴본 바와 같이, 본 발명에 따르면 리드 솔로몬 부호화된 수신신호의 순서를 역순으로 변환시키지 않고 수신신호의 순서대로 입력받아 신드롬을 계산함으로써 신드롬을 계산하는 하드웨어 구성을 간단하게 할 수 있는 효과가 있다.

Claims (4)

  1. (정정) N개의 수신심볼(r0,r1, ···, rN-1)을 심볼클럭에 따라 순차적으로 입력받아 신드롬 계산부(100)가 신드롬(S )을 계산하여 출력하고, 에러위치 추출부(200)가 상기 신드롬값을 이용하여 에러위치 다항식을 구하며, 에러값 계산부(300)가 상기 에러위치 다항식으로부터 에러값을 계산한 후 지연된 수신심볼과 연산하여 t개의 심볼을 정정할 수 있도록 된 리드 솔로몬 복호기에 있어서, 상기 신드롬 계산부(100)가, 2t개의 스케일드신드롬 계산용 셀들과, 신드롬 보상용 셀로 이루어지고, 하나의 스케이드신드롬 계산용 셀이, 수신신호(r(x))를 심볼클럭에 따라 리드 솔로몬 부호화된 순서(r0,r1, ···, rN-1)대로 피드백된 값과 가산하는 갈로아체 가산기와; 상기 가산기의 출력을 1심볼클럭 지연시키는 래치; 발생 다항식(g(x))의 근(α)이 저장되어 있는 롬 및; 상기 래치의 출력과 상기 롬에 저장되어 있는 발생 다항식(g(x))의 근(α)을 곱하여 상기 가산기로 다시 제공하는 갈로아체 곱셈기(138)를 포함하고, 하나의 신드롬 보상용 셀이, 발생다항식의 해당 근(ai)을 저장하는 롬(142)과; 근(ai)을 심볼클럭에 따라 N-1회 반복해서 곱해 해당 보상값(ai(N-1))을 구하기 위한 갈로아체 곱셈기 및 레지스터(144, 146); 스케일드 신드롬값(S'1~S'd-1)과 상기 보상값(ai(N-1))을 곱해 신드롬값(S1~Sd-1)을 구하기 위한 갈로아체 곱셈기(148)를 포함하는 것을 특징으로 하는 리드 솔로몬 복호기.
  2. (삭제)
  3. (삭제)
  4. (삭제)
KR1019950033359A 1995-09-30 1995-09-30 리드 솔로몬 복호기 KR0185850B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950033359A KR0185850B1 (ko) 1995-09-30 1995-09-30 리드 솔로몬 복호기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033359A KR0185850B1 (ko) 1995-09-30 1995-09-30 리드 솔로몬 복호기

Publications (2)

Publication Number Publication Date
KR970019130A KR970019130A (ko) 1997-04-30
KR0185850B1 true KR0185850B1 (ko) 1999-04-15

Family

ID=19428825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033359A KR0185850B1 (ko) 1995-09-30 1995-09-30 리드 솔로몬 복호기

Country Status (1)

Country Link
KR (1) KR0185850B1 (ko)

Also Published As

Publication number Publication date
KR970019130A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
EP0620654B1 (en) Circuit for performing the Euclidian algorithm in decoding of arithmetical codes
US8176396B2 (en) System and method for implementing a Reed Solomon multiplication section from exclusive-OR logic
US5818855A (en) Galois field multiplier for Reed-Solomon decoder
US5535225A (en) Time domain algebraic encoder/decoder
WO2000057561A1 (en) Pipelined high speed reed-solomon error/erasure decoder
US5272661A (en) Finite field parallel multiplier
KR100192795B1 (ko) 리드 솔로몬 복호기의 에러 위치 다항식 계산 장치
JPH07202723A (ja) デコーダ、これに使用するエラー探知シーケンス・ジェネレータおよびデコーディング方法
US6263471B1 (en) Method and apparatus for decoding an error correction code
US20020002693A1 (en) Error correction structures and methods
US6735737B2 (en) Error correction structures and methods
EP1175015B1 (en) Decoding circuit and decoding method thereof
KR0185850B1 (ko) 리드 솔로몬 복호기
US6598201B1 (en) Error coding structure and method
KR100195749B1 (ko) 리드 솔로몬 복호기
KR100212825B1 (ko) 리드 솔로몬 복호기의 신드롬 계산장치
KR100212830B1 (ko) 리드 솔로몬 복호기의 신드롬 계산장치
KR100191248B1 (ko) 리드 솔로몬 부호기
KR100335482B1 (ko) 에러정정시스템
Lee et al. An efficient recursive cell architecture of modified Euclid's algorithm for decoding Reed-Solomon codes
KR100226837B1 (ko) 디지털 티브이의 에러 정정 장치
KR0167390B1 (ko) 복호화 장치
KR100212829B1 (ko) 리드 솔로몬 복호기의 신드롬 계산장치
KR100212828B1 (ko) 리드 솔로몬 복호기의 신드롬 계산장치
WO2004059851A1 (en) An encoder for high rate parallel encoding

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111201

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee