KR19980025745A - 반도체 에칭챔버의 커버 - Google Patents

반도체 에칭챔버의 커버 Download PDF

Info

Publication number
KR19980025745A
KR19980025745A KR1019960043985A KR19960043985A KR19980025745A KR 19980025745 A KR19980025745 A KR 19980025745A KR 1019960043985 A KR1019960043985 A KR 1019960043985A KR 19960043985 A KR19960043985 A KR 19960043985A KR 19980025745 A KR19980025745 A KR 19980025745A
Authority
KR
South Korea
Prior art keywords
cover
etching
etching chamber
semiconductor
chamber
Prior art date
Application number
KR1019960043985A
Other languages
English (en)
Other versions
KR100240021B1 (ko
Inventor
허노현
이두원
오영묵
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960043985A priority Critical patent/KR100240021B1/ko
Publication of KR19980025745A publication Critical patent/KR19980025745A/ko
Application granted granted Critical
Publication of KR100240021B1 publication Critical patent/KR100240021B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32807—Construction (includes replacing parts of the apparatus)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 에칭챔버의 커버에 관한 것이다.
본 발명의 반도체 에칭챔버의 커버는 에칭챔버의 하면 중심부를 하부의 설비와 차폐하는 원반형으로 성형된 것으로서 재질이 흑연(Graphite)으로 이루어진 것을 특징으로 한다.
따라서, 반도체 에칭장비의 중요 부품에 대한 재질의 다양화를 통해 성형을 보다 쉽게 하고 비용을 절감하는 효과를 거둘 수 있다.

Description

반도체 에칭챔버의 커버.
본 발명은 반도체 에칭챔버의 커버에 관한 것으로서, 보다 상세하게는 반도체 건식 에칭장비의 에칭챔버에서 중앙부에 놓여 챔버의 하부를 차폐하고 있는 커버에 관한 것이다.
반도체장치의 제조공정에서 많이 이루어지는 에칭의 경우 그 방법에 따라 크게 건식 에칭과 습식 에칭으로 나눌 수 있다. 건식 에칭의 경우 기체상태의 혹은 플라즈마 상태의 에천트(Etchant)가 웨이퍼 상의 반응 막질과 작용하여 이루어진다. 에칭 반응을 돕기 위해 에칭은 에천트와 온도 및 압력을 달리하며 이루어지는데 이러한 환경을 제공하는 것이 에칭장비의 에칭챔버가 된다.
도1은 종래의 일반적 건식 에칭장비에서 에칭챔버의 하면 캐소드(Cathode)부를 나타내는 도면이다. 중심부에 원형으로 놓여 있는 것이 에칭챔버의 커버(11)이고, 그 주변으로 설치된 다수의 원형들은 에칭이 이루어질 때 웨이퍼가 놓이는 위치로 전극판(Electrode Stage: 12)이다. 전극판(12)은 하부의 구동장치에 의해 그 상면에 놓이는 웨이퍼를 상하로 이동시킬 수 있다. 전극판 주변의 부채꼴 형태의 부분이 전극커버(Electrode Cover: 13)이다.
이러한 에칭챔버의 하면 아래쪽에는 에칭장비를 이루는 여러 기계적인 장치들이 설치되어 있다. 대개의 에천트는 이들 기계적인 장치에 대해 부식성을 가지며 에칭챔버의 커버는 에천트로부터 이들을 보호하기 위한 차폐의 역할을 하고 있다.
종래의 커버는 탄화규소(SiC)로 이루어지며 이는 절연성이 강한 물질로서, 에칭이 이루어질 때 에칭챔버에 발생되는 플라즈마의 분포를 웨이퍼가 위치하는 전극판쪽으로 집중시키는 역할을 한다고 알려져 있다.
커버를 이루고 있는 탄화규소는 경도가 높고 에천트의 부식작용에 저항성이 강한 물질이지만 사용함에 따라 서서히 부식되어 주기적으로 교체가 필요하고, 사용상 부주의 등으로 깨지기 쉽다. 또한 탄화규소는 가공이 어렵고 고가의 재료이므로 전체 에칭장비의 관리에 에칭챔버의 커버가 차지하는 비용이 높은 비율을 차지하게 되고, 반도체장치 제조상의 원가상승요인으로 작용하게 된다.
본 발명의 목적은, 탄화규소로 이루어진 에칭챔버 커버의 기능적인 장점을 유지하면서도 저렴한 비용으로 제작될 수 있는 반도체 에칭챔버의 커버를 제공하는 데 있다.
도1은 종래의 일반적 건식 에칭장비에서 에칭챔버의 하면 캐소드(Cathode)를 나타내는 도면이다.
도2 및 도3은 본 발명의 일 실시예에 따르는 반도체 에칭챔버의 커버의 배면과 측면을 각각 나타내는 도면이다.
※도면의 주요부분에 대한 부호의 설명
11: 커버 12: 전극판(Electrode Stage)
13: 전극커버(Electrode Cover)
상기 목적을 달성하기 위한 본 발명에 따른 반도체 에칭챔버의 커버는, 에칭챔버의 하면 중심부를 하부의 설비와 차폐하는 원반형으로 성형된 것으로서 재질이 흑연(Graphite)으로 이루어진 것을 특징으로 한다.
도2 및 도3은 본 발명의 일 실시예에 따르는 반도체 에칭챔버의 커버의 배면도와 측면도를 나타내는 도면이다.
이하, 본 발명의 흑연재질 커버를 사용한 경우의 에칭챔버의 구체적인 공정데이터를 탄화규소 커버를 사용한 경우의 공정데이터와 비교하여 살펴보기로 한다.
(실시예)
커버를 제외한 다른 시험조건을 살펴보면, 시험 웨이퍼로는 실리콘기판에 열산화막 6000Å을 성장시킨 후, 포토레지스트 콘택 패턴을 현상시킨 것을 사용하여 에치 백(Etch Back)을 실시하였다.
에치 백 공정은 일반적으로 산화막에 대한 식각율 580±50Å/min, 균일성의 정도는 7%이내, 포토레지스트에 대한 산화막의 선택비는 1.04 내지 1.1을 기준으로 하고 있다.
우선, 종래의 탄화규소 커버를 사용한 경우에서 공정의 조건(Recipe)은 압력 113mT, 전력 1700W, 에천트의 조성비는 CHF3: O2가 68 : 32로 되도록 하였을 때, 웨이퍼 각 부분에 대한 5분간의 식각량은 아래의 표1과 같은 양상을 나타냈다.
(표1)
막질\위치 L LC C RC R T TC FC F
산화막 2825 2759 2764 2766 2757 2803 2866 2885 3088
포토레지스트 2724 2634 2638 2511 3074
이상에서 산화막에 대한 식각율은 567Å/min±5.8%, 선택비 1.04를 나타내고 있다.
다음으로, 탄소로 성형한 커버를 사용한 경우, 에칭공정의 조건(Recipe)는 탄화규소 커버를 사용한 경우와 동일하고, 웨이퍼 각 부분에 대한 5분간의 식각량은 아래의 표2와 같다.
(표2)
막질\위치 L LC C RC R T TC FC F
산화막 2807 2728 2715 2714 2694 2775 2741 2725 2907
포토레지스트 2745 2610 2453 2446 2771
이상에서는 산화막에 대한 식각율은 551Å/min±3.9%, 선택비 1.05를 나타내고 있다.
이상의 예에서는, 결과 데이터는 두 가지 경우에서의 에칭공정의 특성과 경향이 거의 동일한 것을 나타내고 있다.
따라서, 종래의 탄화규소 커버를 흑연재질의 커버로 변경사용하는 경우에도 공정상의 문제를 일으키지 않을 것임을 알 수 있다.
따라서, 본 발명에 의하면 반도체 에칭장비의 중요 부품에 대한 재질의 다양화를 통해 성형을 보다 쉽게하고 비용을 절감하는 효과를 거둘 수 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (1)

  1. 에칭챔버의 하면 중심부를 하부의 설비와 차폐하는 원반형으로 성형된 반도체 에칭챔버의 커버에 있어서, 상기 커버의 재질이 흑연(Graphite)으로 이루어진 것을 특징으로 하는 반도체 에칭챔버의 커버.
KR1019960043985A 1996-10-04 1996-10-04 반도체 에칭챔버의 커버 KR100240021B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960043985A KR100240021B1 (ko) 1996-10-04 1996-10-04 반도체 에칭챔버의 커버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043985A KR100240021B1 (ko) 1996-10-04 1996-10-04 반도체 에칭챔버의 커버

Publications (2)

Publication Number Publication Date
KR19980025745A true KR19980025745A (ko) 1998-07-15
KR100240021B1 KR100240021B1 (ko) 2000-01-15

Family

ID=19476238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043985A KR100240021B1 (ko) 1996-10-04 1996-10-04 반도체 에칭챔버의 커버

Country Status (1)

Country Link
KR (1) KR100240021B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232084A (ja) * 1993-01-29 1994-08-19 Ibiden Co Ltd プラズマエッチング用電極板
JPH0758086A (ja) * 1993-08-11 1995-03-03 Ibiden Co Ltd プラズマエッチング用電極板

Also Published As

Publication number Publication date
KR100240021B1 (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
US6322716B1 (en) Method for conditioning a plasma etch chamber
CN100474521C (zh) 温控热边缘环组件，包含该组件的装置及其用途
US6183655B1 (en) Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon
US20070077724A1 (en) Etching methods and apparatus and substrate assemblies produced therewith
US20060118044A1 (en) Capacitive coupling plasma processing apparatus
KR20030074833A (ko) 반도체 처리용 포커스링 및 플라즈마 처리 장치
CN1522465A (zh) 碳化硅的等离子体刻蚀
KR19990013557A (ko) 시레인 에칭 처리
CN112136202B (zh) 用于在等离子体增强化学气相沉积腔室中抑制寄生等离子体的设备
EP0047395A2 (en) System for reactive ion etching
US6329292B1 (en) Integrated self aligned contact etch
US5209803A (en) Parallel plate reactor and method of use
US6787475B2 (en) Flash step preparatory to dielectric etch
US7344652B2 (en) Plasma etching method
KR19980025745A (ko) 반도체 에칭챔버의 커버
KR100428813B1 (ko) 플라즈마 발생장치 및 이를 이용한 ＳｉＯ₂박막 식각방법
US5640038A (en) Integrated circuit structure with self-planarized layers
KR20050038898A (ko) 반도체 기판의 건식 식각 장치
KR19980071376A (ko) Rf 플라즈마 반응기내의 전극들 사이에서의 전력 분배를 이용한 저온 에칭 방법
KR100994476B1 (ko) 정전척 및 그 제조방법
KR100519675B1 (ko) 유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트선택비를 구현할 수 있는 식각 방법
KR0155905B1 (ko) 하부 전극에 아이솔레이션 링을 구비한 건식 에칭 장치
KR200211254Y1 (ko) 건식각장치의 석영원판구조
Yoon Dry etching of thermal SiO2 using SF6-based plasma for VLSI fabrication
KR100228374B1 (ko) 반도체 장치의 고밀도 플라즈마 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee