KR19980023180A - 인쇄회로 패턴이 형성된 히트싱크 및 이를 이용한 멀티칩 패키지 - Google Patents

인쇄회로 패턴이 형성된 히트싱크 및 이를 이용한 멀티칩 패키지 Download PDF

Info

Publication number
KR19980023180A
KR19980023180A KR1019960042620A KR19960042620A KR19980023180A KR 19980023180 A KR19980023180 A KR 19980023180A KR 1019960042620 A KR1019960042620 A KR 1019960042620A KR 19960042620 A KR19960042620 A KR 19960042620A KR 19980023180 A KR19980023180 A KR 19980023180A
Authority
KR
South Korea
Prior art keywords
printed circuit
heat sink
circuit pattern
circuit board
chip package
Prior art date
Application number
KR1019960042620A
Other languages
English (en)
Inventor
서정우
정문채
김영대
송영재
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960042620A priority Critical patent/KR19980023180A/ko
Publication of KR19980023180A publication Critical patent/KR19980023180A/ko

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 히트싱크를 갖고 있은 멀티 칩 패키지에 있어서, 고밀도 실장을 위해 히트싱크에 인쇄 회로 패턴을 형성하여 회로 패턴의 집적도를 향상시키고, 히트싱크 상면에 형성한 인쇄 회로 패턴과 인쇄회로 기판과의 전기적 연결을 통하여 인쇄회로 기판 설계의 자유도를 향상시켜 고열방출 멀티 칩 패키지에 적합한 구조를 지니게하며, 회로 패턴의 직접도를 높혀 설계의 자유와 전기적 신호거리를 단축시켜 전기적 특성을 개선할 수 있는 이점을 가지고 있는 멀티 칩 패키지를 제공한다.

Description

인쇄회로 패턴이 형성된 히트싱크 및 이를 이용한 멀티 칩 패키지
본 발명은 히트싱크를 갖는 멀티 칩(multi chip) 패키지에 관한 것으로서, 보다 상세하게는 히트싱크(heat sink)에 인쇄회로 패턴을 갖는 멀티 칩 패키지를 구성하여 종래 보다 고밀도 실장이 가능한 고방열 멀티 칩 패키지를 제공하는 것이다.
멀티 칩 패키지는 두 개 이상 복수 개의 칩(chip)을 하나의 패키지에 넣어 봉지 하는 것을 말하며, 인쇄회로 기판을 이용하여 각 칩들과의 상호 전기적연결을 하여 고성능 및 다기능 칩 패키로 개발되었다.
고속 동작 및 고직접화를 통한 반도체 디바이스의 발달로 인하여 고열을 발생하는 파워 칩(power chip)들이 등장하게 되었다. 특히, 이러한 파워 칩들의 원활한 열 방출을 위하여 히트싱크(heat sink) 또는 히트슬러그(heat slug) 등의 열 방출 수단을 부착한 멀티 칩 파워 패키지(power package)가 등장하게 되었다.
이하, 도면을 참조하여 종래의 멀티 칩 패키지를 설명하기로 한다.
도 1은 종래 기술에 의한 히트싱크를 갖는 멀티 칩 패키지의 평면 절개도 이다.
도 2는 도 1의 A - A' 선을 따라 자른 단면도이다.
먼저, 도 1과 도2를 참조하면, 인쇄회로 기판(printed circuit board)(50)상에 캐비티(cavity; 空洞)를 가공하고, 그 캐비티가 형성된 인쇄회로 기판(50)이 히트싱크(20) 상면에 전기 절연 접착제(45)로 접착 고정되어 있다.
상기 인쇄회로 기판(50)의 캐비티로 노출된 상기 히트싱크상면(20)에 복수 개의 본딩패드들(12)를 갖고 있는 두 개 이상의 반도체 칩(10)들이 전기 절연 접착제(40)로 접착고정 되어 있다.
상기 전기 절연 접착제(40)는 일반적인 패키지 공정에서 사용되고 있는 에폭시계 전기 절연 접착제를 도팅(dotting)하는 방법으로 접착 고정할 수 있다.
상기 본딩패드들(12)과 상기 인쇄회로 기판(50)상에 형성된 전기적 연결 본딩패드(도면에 도시 안됨)부를 전기적 접속하기 위하여, 와이어(30)로 와이어 본딩(wire bonding)이 되어 있다.
또한, 상기 전기적 연결부를 외부 환경으로부터 보호하기 위하여, 상기 칩(10), 와이어(30), 와이어 본딩부가 있는 상기 인쇄회로 기판(50)의 캐비티 부분을 에폭시 수지(70)로 봉지 한다.
상기 봉지 수지(70)로 봉지 되지 않은 인쇄회로 기판(50)상면 부분에 솔더 볼(solder ball)(60)을 형성하여 실장이 용이하도록 되어 있다.
상기 전술한 바와 같이, 종래의 기술에 의한 히트싱크를 갖는 멀티 칩 패키지는 인쇄회로 기판에만 금속패턴(matal pattern)이 형성되어 있어 설계의 자유를 저해(沮害)한다. 또한, 인쇄회로 기판 설계에 많은 공간적인 제약이 따르며, 특히 다수의 칩을 탑재하는 멀티 칩 패키지 형태로 설계하는데 많은 어려움이 따른다.
또한, 인쇄회로 패턴을 따라 전기적 신호가 흐르는 신호 거리(signal path)가 길어지게 되어 전기적 특성의 저하를 가져오게 되는 단점이 있다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위해 발명한 것으로서, 히트싱크를 갖는 멀티 칩 패키지의 고밀도 실장을 위해 히트싱크에 인쇄회로 패턴을 형성하여 회로패턴의 집적도를 향상시키는데 그 목적이 있다.
또한, 히트싱크 상면에 형성한 인쇄회로 패턴과 인쇄회로 기판과의 전기적 연결을 통하여 인쇄회로 기판 설계의 자유도를 향상시켜 고열방출 멀티 칩 패키지에 적합한 구조를 지니게 하는데 그 목적이 있다.
도 1은 종래 기술에 의한 히트싱크를 갖는 멀티 칩 패키지의 평면 부분 절개도.
도 2는 도1의 A - A' 의 단면도.
도 3는 본 발명에 의한 회로 패턴이 형성된 히트싱크와 인쇄회로 기판의 분리 사시도.
도 4는 본 발명에 의한 회로 패턴이 형성된 히트싱크와 인쇄회로 기판이 접촉되는 면을 나타내는 분리 측면도.
도 5는 본 발명에 의한 회로 패턴이 형성된 히트싱크를 갖는 멀티 칩 패키지의 사시도.
도 6는 도 5의 B - B'의 단면도.
도 7과 도 8는 본 발명에 의한 인쇄회로 패턴이 형성된 히트싱크를 갖는 멀티 칩 패키지의 다른 예시를 나타내는 단면도.
도면의 주요 부호에 대한 설명
10 : 칩 12 : 본딩 패드
20 : 히트 싱크 30 : 본딩 와이어
40 : 다이 접착제 45 : 인쇄회로 기판 접착제
50 : 인쇄회로 기판
60 : 솔더 볼 65 : 클립 리드
70 : 봉지 수지
200 : 회로 패턴이 형성된 방열판
210 : 히트싱크 본체 220 : 절연층
230 : 인쇄 회로 패턴층 240 : 칩 패드
250 : 인쇄회로 연결 패드 260 : 와이어 본딩부
270 : 인쇄회로 패턴(히트 싱크)
300 : 인쇄회로 기판
340 : 캐비티 350 : 홀
360 : 와이어 본딩부 370 : 회로
상기 목적을 달성하기 위하여, 고열 방출을 하기 위한 히트싱크; 그 히트싱크 상면에 형성된 전기 절연층; 상기 전기 절연층 위에 형성된 인쇄회로 패턴; 상기 히트싱크, 전기 절연층, 인쇄회로 패턴을 포함하고 있는 것을 특징으로 하는 인쇄회로 패턴이 형성된 방열판을 제공한다.
또한 상기 다른 목적을 달성하기 위하여, 고열 방출을 하기 위한 히트싱크; 그 히트싱크 상면에 형성된 전기 절연층; 상기 전기 절연층 위에 형성된 인쇄회로 패턴; 상기 히트싱크, 전기 절연층, 인쇄회로 패턴을 갖고 있는 인쇄회로 패턴이 형성된 방열판; 상기 전기 절연층에 형성된 복수 개의 다이패드부들; 그 다이패드부들에 접착고정되는 복수개의 본딩패드들을 갖는 칩; 상기 인쇄회로 패턴이 형성된 방열판에 접착고정 되는 캐비티를 갖고 있는 인쇄회로 기판; 상기 본딩패드들과 인쇄회로 기판을 전기적으로 연결하는 와이어들; 을 포함하고 전기적 연결 부위가 봉지 되어 있는 것을 특징으로 하는 멀티 칩 패키지를 제공한다.
이하, 도면을 참조하여 본 발명을 상세히 설명하고자 한다.
도 3는 본 발명에 의한 회로 패턴이 형성된 히트싱크와 인쇄회로 기판의 분리 사시도 이다.
도 4는 본 발명에 의한 회로 패턴이 형성된 히트싱크와 인쇄회로 기판이 접촉되는 면을 나타내는 분리 측면도이다.
도 5는 본 발명에 의한 회로 패턴이 형성된 히트싱크를 갖는 멀티 칩 패키지의 부분 절개 사시도이다.
도 6는 도 5의 B - B'의 단면도이다.
도 7와 도 8는 본 발명에 의한 인쇄회로 패턴이 형성된 히트싱크를 갖는 멀티 칩 패키지의 다른 예시를 나타내는 단면도이다.
먼저, 도 3와 도 4를 살펴보면, 본 발명에 의한 인쇄회로 패턴이 형성된 방열판(200)의 구조와 인쇄회로 기판(300)이 전기적으로 연결되는 모양이 도시되어 있다.
즉, 히트싱크(210) 상면에 전기 절연층(220)이 형성되어 있고, 그 전기 절연층(220)의 상면에 인쇄회로 패턴(270)이 형성되어 있다.
상기 전기 절연층(220)은 전기적 절연성이 우수하고 열전도율이 좋은 이산화 규소(SiO2) 등의 재료를 이용하여 형성할 수 있다.
상기 인쇄회로 패턴층(270)은 칩이 접착제에 의하여 접착 고정될 다이패드부(240)가 형성되어 있고, 그 칩 상면에 있는 본딩패드들과 직접 전기적으로 연결될 와이어 본딩부들(260)이 형성되어 있다.
상기 다이패드(240)부들은 각 적재할 수 있는 칩의 크기에 따라 두 개 이상의 복수 개를 특성에 따라 형성할 수 있다.
또한, 상기 와이어 본딩부들(260)을 특성에 알맞게 필요한 수만큼 형성할 수 있으며, 이는 인쇄회로 패턴 설계의 자유로움이 확장됨을 의미한다.
또한, 인쇄회로 기판(300)과 상기 인쇄회로 패턴이 형성된 방열판(200)의 전기적 연결을 용이하게 하기 위하여, 상기 회로패턴(230)층에 인쇄회로 연결 패드(250)가 형성되어 있다.
상기 히트싱크(210)는 파워 칩 등의 고열이 발생하는 칩의 신뢰성 및 빠른 열 방출을 위하여 위하여 구리(Cu) 및 알미늄합금 등의 재료로 되어 있다.
또한, 캐비티(340)가 형성되어 있는 상기 인쇄회로 기판(300)이 상기 인쇄회로 패턴이 형성된 방열판(200) 상면에 전기 절연 접착제(도면에 도시안됨)에 의해 접착고정 된다.
이때, 상기 인쇄회로 기판(300)에 형성된 홀(350)은 상기 인쇄회로 연결 패드(250)와 대응되어 인쇄회로 기판(300)과 인쇄회로 패턴이 형성된 방열판(200)이 전기적으로 연결되어 신호를 전달할 수 있다.
도 5를 살펴보면, 상기 도 3와 도 4에서 설명한 상기 캐비티(340)를 갖고 있는 인쇄회로 기판(300)과 회로 패턴이 형성된 방열판(200)이 접착 고정하다 되어 있다.
상기 캐비티(340)로 노출된 회로 패턴이 형성된 방열판(200) 상부에 형성되어 있는 다이패드부(240)들에 복수 개의 본딩패드(12)들을 갖는 칩(10)이 접착제로 접착 고정되어 있다.
그리고, 상기 본딩패드(12)들의 한 측과 회로 패턴이 형성된 방열판(200)상에 있는 상기 와이어 본딩부(260)가 본딩 와이어(30)에 의해 전기적으로 연결돼 있다.
또한, 상기 본딩패드(12)들의 다른 한 측은 인쇄회로 기판(300)상면에 형성된 상기 와이어 본딩부(360)에 와이어(30)들로 전기적으로 연결되어 있다.
상기 칩(10), 와이어(30), 와이어 본딩부(360, 260) 등을 포함하는 전기적 연결 부분과 상기 캐비티(340)부분이 에폭시 수지(70)로 봉지 수지 되어 있다.
상기 에폭시 수지(70)로 봉지 수지 되지 않은 부분인 상기 인쇄회로 기판(300)의 상면 부에는 솔더볼(60)을 형성하여 실장이 용이한 구조로 되어 있다.
도 6를 살펴보면, 히트싱크(210) 상면에 전기 절연층(220)이 형성되어 있고, 그 전기 절연층(220) 위에 인쇄회로 패턴(230)이 형성되어 있다.
캐비티가 형성된 인쇄회로 기판(300)이 상기 인쇄회로 패턴(230) 상면에 전기 절연 접착제(45)로 접착고정 되어 있다.
복수 개의 본딩패드들(12)를 갖는 두 개의 칩들(10)이 상기 인쇄회로 패턴(230)상의 다이패드부(240)에 전기절연 접착제(40)로 접착고정되어 있다.
또한, 상기 본딩패드들(12)의 일 측과 상기 회로 패턴이 형성된 방열판(200)상에 형성된 와이어 본딩부(260)가 와이어(30)에 의해 전기적으로 연결되어 있으며, 상기 본딩패드들(12)의 다른 일 측과 인쇄회로 기판(300) 상에 형성된 와이어 본딩부(360)에 와이어(30)에 의해 전기적으로 연결되어 있다.
상기 캐비티(340)와 상기 전기적 연결 부위를 에폭시 수지로 봉지하며, 상기 인쇄회로 기판(300)상면 일부는 노출되어 있다.
또한, 상기 인쇄회로 기판(300)과 상기 회로 패턴이 형성된 방열판(200)의 전기적 연결을 하기 위하여 상기 인쇄회로 기판 상(300)에 비아 홀(via hole)(350)이 형성되어 있다.
상기 비아 홀(350)에 솔더(solder)와 같은 전도성 물질을 주입시키며, 그 주입된 솔더는 상기 비아 홀(350) 하면에 볼(320)이 형성되어 회로 패턴이 형성된 방열판(200)과 전기적 연결이 된다.
또한, 상기 인쇄회로 기판(300)이 노출된 부위에 솔더볼(60)을 형성하여, 실장이 용이하도록 형성할 수 있다.
상기 솔더 볼(60)을 형성하는 방법은 공지 기술로 알려진 스크린을 이용하는 방법 등을 이용하여 형성할 수 있다.
제 7도는 본 발명에 따른 다른 실시예 이며, 상기 인쇄 회로 패턴이 형성된 방열판(200)과 상기 인쇄 회로 기판(300)과의 접착 방법이 열 압착(thermo - compression)하는 방법으로 접착 고정되어 있다.
또한, 실장 및 외부와 전기적 신호전달 수단으로 이용하기 위하여 상기 인쇄회로 기판(300)에 클립 리드(clip lead)(65)가 형성되어 있다.
상기 클립 리드(65)는 솔더볼 형성하는 방법보다 간단한 기계적인 방법을 적용하여 형성할 수 있는 이점(利點)이 있다.
또한, 제 8도는 본 발명에 따른 또 다른 실시예 이며, 상기 제 5a도에서 전술한 멀티 칩 패키지의 실장 및 외부와 전기적 연결 수단인 솔더볼(60)을 이용하지 않고, 클립 리드(65)가 적용된 예를 나타내고 있다.
상술한 바와 같이 본 발명은 히트싱크 상면에 인쇄회로 기판을 형성하여 회로 패턴의 설계의 자유도를 확장하고, 회로 길이가 줄어들어 신호를 전달하는 전기적 특성이 향상되는 이점(利點)이 있다.
또한, 고방열을 위한 멀티 칩 패키지에서 패턴간의 집적도를 향상시켜 보다 작은 크기의 고방열 멀티 칩 패키지를 구현할 수 있는 이점이 있다.

Claims (16)

  1. 고열 방출을 하기 위한 히트싱크;
    그 히트싱크 상면에 형성된 전기 절연층; 및
    상기 전기 절연막층 위에 형성된 인쇄회로 패턴;
    을 포함하고 있는 것을 특징으로 하는 회로 패턴이 형성된 방열판.
  2. 제 1항에 있어서, 상기 전기 절연층이 전기 절연성 물질인 이산화 규소으로 이루어지는 것을 특징으로 하는 회로 패턴이 형성된 방열판.
  3. 제 1항에 있어서, 상기 전기 절연층에 두 개 이상 복수 개의 칩이 접착할 수 있도록 복수개의 다이패드부가 형성되어 있는 것을 특징으로 하는 회로 패턴이 형성된 방열판.
  4. 제 1항에 있어서, 상기 왼쇄회로 패턴 층이 다수 개의 와이어 본딩부를 갖고 있는 것을 특징으로 하는 회로 패턴이 형성된 방열판.
  5. 고열 방출을 위한 히트싱크, 그 히트싱크 상면에 형성된 전기 절연층 및 상기 전기 절연층 상부면에 형성된 인쇄회로 패턴을 갖는 방열판;
    상기 전기 절연층에 형성된 복수 개의 다이패드부들;
    그 다이패드부들에 접착 고정되는 복수 개의 본딩패드들을 갖는 칩;
    상기 인쇄회로 패턴이 형성된 방열판에 접착 고정되는 캐비티를 갖고 있는 인쇄회로 기판; 및
    상기 본딩패드들과 인쇄회로 기판을 전기적으로 연결하는 와이어들;
    을 포함하고 전기적 연결 부위가 봉지되어 있는 것을 특징으로 하는 멀티 칩 패키지.
  6. 제 5항에 있어서, 상기 전기 절연층이 전기 절연성 물질인 이산화 규소로 이루어지는 것을 특징으로 하는 멀티 칩 패키지.
  7. 제 5항에 있어서, 상기 전기 절연층에 형성된 상기 다이패드부가 두 개 이상 형성되어 있는 것을 특징으로 하는 멀티 칩 패키지.
  8. 제 5항에 있어서, 상기 인쇄회로 패턴 층이 다수 개의 와이어 본딩부를 갖고 있는 것을 특징으로 하는 멀티 칩 패키지.
  9. 제 5항에 있어서, 상기 인쇄회로 가판 상에 복수 개의 비아홀들이 형성되어 있는 것을 특징으로 하는 멀티 칩 패키지.
  10. 제 9항에 있어서, 상기 비아 홀에 솔더를 주입하여 전기적 신호 통로를 형성하고, 상기 비아 홀에 주입된 솔더중 어느 한쪽에 볼이 형성되어 있는 것을 특징으로 하는 멀티 칩 패키지.
  11. 제 10 항에 있어서, 상기 형성된 볼이 상기 인쇄회로 패턴이 형성된 방열판과 전기적으로 연결되는 것을 특징으로 하는 멀티 칩 패키지.
  12. 제 5항에 있어서, 상기 인쇄회로 기판과 상기 회로 패턴이 형성된 방열판과의 전기 절연 접착제로 접착되는 것을 특징으로 하는 멀티 칩 패키지.
  13. 제 5항에 있어서, 상기 인쇄회로 기판과 상기 회로 패턴이 형성된 방열판이 전기적으로 연결된 것을 특징으로 하는 멀티 칩 패키지.
  14. 제 5항에 있어서, 상기 본딩패드들의 일 측과 상기 회로 패턴이 형성된 방열판이 와이어 본딩에 의하여 전기적으로 연결된 것을 특징으로 하는 멀티 칩 패키지.
  15. 제 5항에 있어서, 상기 인쇄회로 기판 상에 솔더 볼이 형성되어 외부와 전기적으로 연결되는 것을 특징으로 하는 멀티 칩 패키지.
  16. 제 5항에 있어서, 상기 인쇄회로 기판 상에 클립리드가 형성되어 외부와 전기적으로 연결되는 것을 특징으로 하는 멀티 칩 패키지.
KR1019960042620A 1996-09-25 1996-09-25 인쇄회로 패턴이 형성된 히트싱크 및 이를 이용한 멀티칩 패키지 KR19980023180A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960042620A KR19980023180A (ko) 1996-09-25 1996-09-25 인쇄회로 패턴이 형성된 히트싱크 및 이를 이용한 멀티칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960042620A KR19980023180A (ko) 1996-09-25 1996-09-25 인쇄회로 패턴이 형성된 히트싱크 및 이를 이용한 멀티칩 패키지

Publications (1)

Publication Number Publication Date
KR19980023180A true KR19980023180A (ko) 1998-07-06

Family

ID=66325943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960042620A KR19980023180A (ko) 1996-09-25 1996-09-25 인쇄회로 패턴이 형성된 히트싱크 및 이를 이용한 멀티칩 패키지

Country Status (1)

Country Link
KR (1) KR19980023180A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400826B1 (ko) * 1999-08-24 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR101524546B1 (ko) * 2015-01-27 2015-06-01 페어차일드코리아반도체 주식회사 멀티 칩 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400826B1 (ko) * 1999-08-24 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR101524546B1 (ko) * 2015-01-27 2015-06-01 페어차일드코리아반도체 주식회사 멀티 칩 패키지

Similar Documents

Publication Publication Date Title
US6528882B2 (en) Thermal enhanced ball grid array package
US5583377A (en) Pad array semiconductor device having a heat sink with die receiving cavity
US5285352A (en) Pad array semiconductor device with thermal conductor and process for making the same
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US6521990B2 (en) Ball grid array package comprising a heat sink
US6566164B1 (en) Exposed copper strap in a semiconductor package
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
US5903052A (en) Structure for semiconductor package for improving the efficiency of spreading heat
US6781242B1 (en) Thin ball grid array package
US7579217B2 (en) Methods of making a die-up ball grid array package with printed circuit board attachable heat spreader
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
US6501164B1 (en) Multi-chip semiconductor package with heat dissipating structure
US6858932B2 (en) Packaged semiconductor device and method of formation
US8031484B2 (en) IC packages with internal heat dissipation structures
KR19980023180A (ko) 인쇄회로 패턴이 형성된 히트싱크 및 이를 이용한 멀티칩 패키지
JPH06204355A (ja) 半導体装置用パッケージ及び半導体装置
KR100203932B1 (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JP2000058699A (ja) 半導体装置およびその製造方法
KR19980025868A (ko) 메탈 볼 그리드 어레이 패키지
KR20000011420U (ko) 적층형 반도체 패키지
KR20030077784A (ko) 테이프 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application