KR19980017374A

KR19980017374A - Manufacturing Method of Antistatic Liquid Crystal Display

Info

Publication number: KR19980017374A
Application number: KR1019960037150A
Authority: KR
Inventors: 차상훈; 방상연
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1996-08-30
Filing date: 1996-08-30
Publication date: 1998-06-05

Abstract

본 발명은 액정 표시 장치의 제조 방법에 관한 것으로서, 특히, 저항으로 배선을 숏팅하여 정전기로부터 회로를 보호하는 액정 표시 장치 및 그 제조 방법에 관한 것이다. 제조 방법은 저항을 제작하고자하는 부분에 n+ 비정질 실리콘을 형성하고 그 위에 데이터선을 형성한 후 데이터선이 하부의 n+ 비정질 실리콘에 의해 연결되도록 데이터선을 식각하여 데이터 저항을 제작하는 1단계와, 게이트선을 형성하고, 가운데 부분이 n+ 비정질 실리콘으로 연걸된 금속선과 게이트선이 병렬 연결되도록 패터닝하여 게이트 저항을 제작하는 2단계를 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a liquid crystal display device, and more particularly, to a liquid crystal display device and a method of manufacturing the same, which protect a circuit from static electricity by shorting wiring with a resistor. In the manufacturing method, a step of fabricating a data resistor by forming n + amorphous silicon in a portion where a resistor is to be fabricated, forming a data line thereon and etching the data line so that the data line is connected by the lower n + amorphous silicon, Forming a gate line, and patterning the metal line connected to n + amorphous silicon and the gate line in parallel to form a gate resistor.

Description

Manufacturing Method of Antistatic Liquid Crystal Display

본 발명은 정전기 방지용 액정 표시 장치의 제조 방법에 관한 것으로서, 특히, 저항으로 배선을 쇼팅하여 공정시 발생하는 정전기로부터 회로를 보호하는 액정 표시 장치의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an antistatic liquid crystal display device, and more particularly, to a method for manufacturing a liquid crystal display device that protects a circuit from static electricity generated during a process by shorting wiring with a resistor.

일반적으로 박막 트랜지스터 기판의 제조 공정중에 수작업시나 또는 러빙천 등의 장비에 의해서 정전기가 발생한다. 기판에 정전기가 발생하면 대전 전하에 의해 배선이 단락되어 화소 불량의 원인이 된다. 이러한 정전기로 인한 피해를 최소화하기 위하여 게이트선과 데이터선을 숏팅바를 이용하여 직접 연결시켜 주거나 저항이나 다이오드 또는 박막 트랜지스터로 연결하기도 한다.In general, static electricity is generated during the manufacturing process of the thin film transistor substrate or by equipment such as a rubbing cloth. If static electricity is generated on the substrate, the wiring is shorted by the charge to cause pixel defects. In order to minimize the damage caused by static electricity, the gate line and the data line may be directly connected by using a shorting bar, or may be connected by a resistor, a diode, or a thin film transistor.

그러면, 첨부한 도면을 참고로 하여 종래의 정전기 방지용 액정 표시 장치 에 대하여 더욱 상세하게 설명한다.Next, a conventional antistatic liquid crystal display device will be described in detail with reference to the accompanying drawings.

도1은 종래의 쇼팅바를 이용한 박막 트랜지스터 기판의 평면도이다.1 is a plan view of a thin film transistor substrate using a conventional shorting bar.

도1에 도시한 바와 같이, 기판(2) 위에 다수의 게이트선(6)이 가로로 평행하게 형성되어 있고, 절연층을 사이에 두고 교차하는 다수의 데이터선(4)이 세로로 평행하게 형성되어 있다.As shown in Fig. 1, a plurality of gate lines 6 are formed parallel to each other on the substrate 2, and a plurality of data lines 4 intersecting with an insulating layer interposed are formed to be vertically parallel. It is.

각 게이트선(6)과 데이터선(4)의 한쪽 끝에는 신호가 입력되는 입력 패드(8)가 형성되어 있다. 입력 패드(8)가 형성되어 있는 쪽의 기판(2) 가장자리에는 숏팅바가 형성되어 데이터선(4) 및 게이트선(6)과 연결되어 있다.At one end of each gate line 6 and data line 4, an input pad 8 through which a signal is input is formed. A shorting bar is formed at the edge of the substrate 2 on the side where the input pad 8 is formed, and is connected to the data line 4 and the gate line 6.

그러나 이러한 종래의 정전기 방지용 액정 표시 장치에서는 데이터선의 오픈/단락 테스트는 가능하나 게이트선에 있어서는 오픈/단락 테스트가 불가능하다. 또한 활성 영역 내에 형성되어 있는 박막 트랜지스터의 성능을 중간 테스트할 수 없는 문제점을 가지고 있다.However, in the conventional antistatic liquid crystal display device, the open / short test of the data line is possible, but the open / short test is impossible in the gate line. In addition, there is a problem in that the performance of the thin film transistor formed in the active region cannot be intermediately tested.

그러므로 본 발명은 저항으로 숏팅하여 회로를 정전기로부터 보호함과 동시에 박막 트랜지스터의 성능 테스트가 가능하여 화소 불량을 조기에 발견함으로써 공정수율을 높이는데 있다.Therefore, the present invention protects the circuit from static electricity by shorting it with a resistor and at the same time enables the performance test of the thin film transistor to increase the process yield by early detection of pixel defects.

도1은 종래의 액정 표시 장치의 정전기 방지용 숏팅바를 도시한 박막 트랜지스터 기판의 평면도이고,1 is a plan view of a thin film transistor substrate illustrating an antistatic shorting bar of a conventional liquid crystal display device.

도2는 본 발명의 실시예에 따른 액정 표시 장치의 정전기 방지용 저항이 형성된 박막 트랜지스터 기판의 평면도이고,2 is a plan view of a thin film transistor substrate on which an antistatic resistor is formed in a liquid crystal display according to an exemplary embodiment of the present invention;

도3은 게이트선과 데이터선에 형성된 저항의 구조를 도시한 단면도이다.3 is a cross-sectional view showing the structure of a resistor formed in the gate line and the data line.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

2 : 기판 4 : 데이터선 6 : 게이트선2 substrate 4 data line 6 gate line

8 : 입력패드 10 : 데이터 저항 12 : 게이트 저항8 input pad 10 data resistance 12 gate resistance

14 : n+ 비정질 실리콘 16 : 크롬선14: n + amorphous silicon 16: chromium wire

이러한 과제를 달성하기 위한 본 발명에 따른 정전기 방지용 액정 표시 장치는 기판의 가장자리에 형성되어 있는 숏팅바와 입력 패드 사이에 형성된 저항을 포함하고 있다.The antistatic liquid crystal display device according to the present invention for achieving this problem includes a resistor formed between the shorting bar and the input pad formed on the edge of the substrate.

이러한 구조에 따르는 액정 표시 장치의 제조 방법은 먼저 데이터 저항을 형성하는 단계로서, 기판에 n+ 비정질 실리콘을 형성하는 단계, 그 위에 데이터선을 형성하는 단계, 데이터선이 n+ 비정질 실리콘에 의해 연결되도록 데이터선을 식각하는 단계를 포함하고 있다.A method of manufacturing a liquid crystal display device having such a structure includes first forming a data resistor, forming n + amorphous silicon on a substrate, forming a data line thereon, and connecting the data lines so that the data lines are connected by n + amorphous silicon. Etching the line.

게이트 저항을 형성하는 단계는 기판에 게이트선을 형성하는 단계, 게이트선 한쪽면에 간격을 두고 n+ 비정질 실리콘을 패터닝하는 단계, n+ 비정질 실리콘과 일부가 중첩되며 양끝이 게이트선과 중첩되도록 크롬선을 형성하는 단계, 크롬선에서 n+ 비정질 실리콘과 중첩된 부분을 식각하는 단계, 크롬선과 게이트선이 병렬 연결되도록 게이트선의 일부를 식각하는 단계를 포함하고 있다.Forming a gate resistor includes forming a gate line on a substrate, patterning n + amorphous silicon at intervals on one side of the gate line, and forming a chromium line so that a portion of the n + amorphous silicon overlaps and both ends thereof overlap the gate line. And etching a portion of the chromium line overlapped with n + amorphous silicon, and etching a portion of the gate line so that the chromium line and the gate line are connected in parallel.

본 발명에 따른 이러한 정전기 방지용 액정 표시 장치의 제조 방법에서는 n+ 비정질 실리콘을 이용하여 저항을 제작하여 숏팅함으로써 기판상의 정전기를 방전시키고 박막 트랜지스터 성능 테스트가 가능하여 화소 단위의 불량 검출이 가능하게 된다.In the method of manufacturing an antistatic liquid crystal display device according to the present invention, a resistor is manufactured and shorted using n + amorphous silicon to discharge static electricity on a substrate and to perform thin film transistor performance test, thereby enabling defect detection on a pixel-by-pixel basis.

그러면 첨부한 도면을 참고로 하여 본 발명에 따른 정전기 방지용 액정 표시장치 및 그 제조 방법의 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.Then, embodiments of the antistatic liquid crystal display device and a method for manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can be easily carried out.

도2는 본 발명의 실시예에 따른 정전기 방지용 액정 표시 장치의 박막 트랜지스터 기판의 평면도이다.2 is a plan view of a thin film transistor substrate of an antistatic liquid crystal display according to an exemplary embodiment of the present invention.

도2에 도시한 바와 같이, 박막 트랜지스터 기판(2) 위에 다수의 게이트선(6)이 가로로 평행하게 형성되어 있고, 절연층을 사이에 두고 교차하는 다수의 데이터선(4)이 세로로 평행하게 형성되어 있다.As shown in Fig. 2, a plurality of gate lines 6 are formed to be parallel to each other on the thin film transistor substrate 2, and a plurality of data lines 4 intersecting with an insulating layer are vertically parallel to each other. It is formed.

각 게이트(6)선과 데이터선(4)의 한쪽 끝에는 신호가 입력되는 입력 패드(8)가 형성되어 있다. 입력 패드(8)가 형성되어 있는 쪽의 기판(2) 가장자리에는 숏팅바(16)가 형성되어 있으며 쇼팅바(16)는 저항(10, 12)을 매개로 하여 각각의 데이터선(4) 및 게이트선(6)과 연결되어있다.At one end of each gate 6 line and data line 4, an input pad 8 through which a signal is input is formed. A shorting bar 16 is formed at the edge of the substrate 2 on the side where the input pad 8 is formed, and the shorting bar 16 is formed by the data lines 4 and the resistors 10 and 12. It is connected to the gate line 6.

데이터선(4)에서의 저항(10)은 도3의 (가)에 도시한 바와 같이 데이터선(4)이 절단되어 있고 절단 부분이 n+ 비정질 실리콘(14)을 매개로 직렬 연결됨으로써 형성되어 있다.The resistor 10 in the data line 4 is formed by cutting the data line 4 and connecting the cut portions in series via n + amorphous silicon 14 as shown in Fig. 3A. .

게이트선(6)에서의 저항은 도3의 (나)에 도시한 바와 같이 게이트선(6)이 절단되어 있고, 절단 부분이 n+ 비정질 실리콘(14)으로 연결된 크롬선(16)으로 병렬 연결됨으로써 형성되어 있다.As shown in (b) of FIG. 3, the resistance in the gate line 6 is cut by the gate line 6, and the cut portions are connected in parallel with the chromium line 16 connected by n + amorphous silicon 14. Formed.

이러한 데이터선과 게이트선의 저항 제조 방법은 먼저, 기판(2)에 게이트선(6)을 형성한다.In such a method of manufacturing the data line and the gate line resistance, first, the gate line 6 is formed on the substrate 2.

입력 패드(8) 바깥 부위에 박막 트랜지스터의 n+ 비정질 실리콘(14)의 증착단계에서 게이트 저항(12)용 n+ 비정질 실리콘(14)과 데이터 저항(10)용 n+ 비정질 실리콘(14)을 각각 패터닝한다.The n + amorphous silicon 14 for the gate resistor 12 and the n + amorphous silicon 14 for the data resistor 10 are patterned in the deposition step of the n + amorphous silicon 14 of the thin film transistor outside the input pad 8, respectively. .

크롬으로 된 데이터선(4)을 패터닝한다. 이때 데이터선(4)의 일부분이 상기 n+ 비정질 실리콘(14)과 중첩된다.The data line 4 made of chrome is patterned. A portion of the data line 4 overlaps the n + amorphous silicon 14 at this time.

이때 입력 패드(8) 바깥 부위의 게이트선(6)에 양끝이 연결되며 n+ 비정질 실리콘(14)과 중첩되도록 크롬선(16)을 패터닝한다.At this time, both ends are connected to the gate line 6 outside the input pad 8, and the chrome line 16 is patterned to overlap the n + amorphous silicon 14.

n+비정질 실리콘(14)과 중첩된 부분의 데이터선(4) 및 크롬선(16)을 식각한다.The data line 4 and the chromium line 16 of the portion overlapped with the n + amorphous silicon 14 are etched.

게이트선(6)이 n+비정질 실리콘(14)을 매개로 연결된 크롬선(16)과 직렬로 이어지도록 게이트선(6) 중간을 식각한다.The middle of the gate line 6 is etched so that the gate line 6 is in series with the chromium line 16 connected through the n + amorphous silicon 14.

이상과 같은 방법에서는 데이터선(4)과 게이트선(6)을 n+비정질 실리콘(14)으로 연결하여 저항(10, 12)을 형성하게 된다. 이때 저항의 크기는 100kΩ이 되도록 한다.In the above method, the resistors 10 and 12 are formed by connecting the data line 4 and the gate line 6 with n + amorphous silicon 14. At this time, the resistance should be 100kΩ.

따라서 본 발명에 따른 정전기 방지용 액정 표시 장치의 제조 방법에서는 기판내의 정전기를 최소화하고 각 배선 마다 일정한 수치를 가지는 저항이 형성되어 있어 이와 연결된 박막 트랜지스터의 성능 테스트가 가능하여 최종 액정 표시 장치의 신뢰성과 수율을 향상시키는 효과가 있다.Therefore, in the method of manufacturing an antistatic liquid crystal display device according to the present invention, a resistance having a predetermined value is formed for each wiring to minimize static electricity in the substrate, and thus performance test of the thin film transistor connected thereto is possible, thereby providing reliability and yield of the final liquid crystal display device. Has the effect of improving.

Claims

Forming n + amorphous silicon on the substrate,

Forming a data line on the n + amorphous silicon;

Fabricating a data resistor by etching the data line such that the data line is connected by the n + amorphous silicon

Method of manufacturing an antistatic liquid crystal display device comprising a.

Forming a gate line on the substrate,

Patterning n + amorphous silicon at intervals on one side of the gate line,

Forming a chromium wire so that a portion of the n + amorphous silicon overlaps with both ends of the n + amorphous silicon;

Etching the portion of the chromium wire overlapped with the n + amorphous silicon,

Manufacturing a gate resistor by etching a portion of the gate line so that the chromium line and the gate line are connected in parallel

In claim 2,

The gate resistance and the data resistance of the n + amorphous silicon have a size of 100 kΩ of the antistatic liquid crystal display device manufacturing method.