KR19980015118A - METHOD AND APPARATUS DOUBLING NODE IN FULL ELECTRONIC SWITCHING SYSTEM - Google Patents
METHOD AND APPARATUS DOUBLING NODE IN FULL ELECTRONIC SWITCHING SYSTEM Download PDFInfo
- Publication number
- KR19980015118A KR19980015118A KR1019960034351A KR19960034351A KR19980015118A KR 19980015118 A KR19980015118 A KR 19980015118A KR 1019960034351 A KR1019960034351 A KR 1019960034351A KR 19960034351 A KR19960034351 A KR 19960034351A KR 19980015118 A KR19980015118 A KR 19980015118A
- Authority
- KR
- South Korea
- Prior art keywords
- node
- communication node
- processor board
- present
- power
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
- H04Q3/54558—Redundancy, stand-by
Abstract
본 발명은 통신 노드 보드의 전원 오프 절체시의 이중화를 거선하도록 하기에 적합한 전전자 교환기의 노드 이중화 방법 및 그 장치에 관한 것으로서, 종래의 기술에 있어서는 소프트웨어에 의한 제어를 통해 이중화 절체가 일어나는 경우에는 절체 시간이 오래 걸리기 때문에 이에 따른 문제 발생 소지가 많아지게 되는 결점이 있었으나, 본 발명에서는 자신의 전원이 오프 상태로 되기 전에 전원이 공급되는 측의 통신 노드를 모두 액티브 상태로 만들어 놓고 자신도 전원 오프에 의해 기능을 상실하므로 상대 프로세서 보드 B가 액티브 잡 초기화에 의해 늦게 액티브 상태로 천이 되더라도 상대 통신 노드의 기능은 이미 절체가 완료되어 있기 때문에 정상 동작을 수행하고 있기 때문에 문제 발생의 소지를 최소화 할 수 있으므로 상술한 결점을 개선시킬 수 있는 것이다.The present invention relates to a node duplication method and apparatus for an electronic exchanger that is suitable for making redundancy in power off switching of a communication node board, and in the related art, when redundancy switching occurs through control by software However, in the present invention, all of the communication nodes on the power supply side are turned on before the power is turned off, and the power supply is turned off Even if the relative processor board B transitions to the active state later due to the active job initialization, the function of the counterpart communication node has been already completed, so that the operation of the counterpart communication node can be minimized As a result, That would be.
Description
도1은 본 발명에 따른 전전자 교환기의 노드 이중화 방법 및 그 장치가 적용될 수 있는 전체 블록도BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a node duplexing method according to the present invention;
도2는 본 발명에 따른 전전자 교환기의 노드 이중화 장치의 일 실시 예를 나타낸 블록도2 is a block diagram showing an embodiment of a node duplication apparatus of an all-electronic exchanger according to the present invention.
도3은 본 발명에 따른 전전자 교환기의 노드 이중화 방법의 일 실시 예를 단계별로 나타낸 순서도FIG. 3 is a flow chart showing steps of an embodiment of a node duplication method of the entire electronic exchanger according to the present invention
* 도면의 중요 부분에 대한 부호 설명[0002] DESCRIPTION OF REFERENCE NUMBERS
10 : 전원팩 A 12 : 프로세서 보드 A10: Power pack A 12: Processor board A
14 : 전원팩 B 16 : 프로세서 보드 B14: Power pack B 16: Processor board B
20 : 인터럽트 제어부 30 : 중앙 처리 장치20: interrupt control unit 30: central processing unit
40 : 저장부 50 :M-버스 통신 포트40: storage unit 50: M-bus communication port
본 발명은 전전자 교환기의 노드(Node) 이중화 방법 및 그 장치에 관한 것으로서, 특히, 통신 노드 보드의 전원 오프 절체시의 이중화를 개선하도록 하기에 적합한 전전자 교환기의 노드 이중화 방법 및 그 장치에 관한 것이다.The present invention relates to a node duplication method and apparatus, and more particularly, to a node duplication method and apparatus for an electronic exchanger which is suitable for improving redundancy in power off switching of a communication node board will be.
이와 관련하여, 동일 전원 장치에는 일반적으로 여러 종류 및 여러 개의 하드웨어(Hard ware) 장치가 연결되어 동작되고 있다.In this connection, a plurality of types and hardware devices are generally connected to the same power supply device.
따라서 전원 장치 오프시 이에 연결되어 동작하고 있는 다수의 하드웨어 장치들이 자신의 기능을 상실하게 된다.Thus, when a power supply is turned off, a plurality of hardware devices connected to the power supply unit lose their functions.
특히, 하드웨어가 아닌 소프트웨어(Soft ware)에 의한 제어를 통해 이중화 절체가 일어나는 경우에는 절체 시간이 오래 걸리기 때문에 이에 따른 문제 발생 소지가 많아지게 되는 결점이 있다.Particularly, when redundancy switching occurs through control by software (software) rather than hardware, it takes a long time to switch, which leads to a problem in that a problem occurs.
본 발명은 이와 같은 종래 기술의 결점을 해결하기 위하여 안출한 것으로서, 전원 장치로부터 제공되는 AC 장애 신호를 이용하여 프로세서 보드로부터 이중화 제어를 받는 통신 노드 보드의 전원 오프 절체시의 이중화를 개선하도록 할 수 있는 전전자 교환기의 노드 이중화 방법 및 그 장치를 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the drawbacks of the related art, and it is an object of the present invention to improve the redundancy in power off switching of a communication node board receiving duplication control from a processor board The present invention provides a node duplication method and an apparatus therefor.
이하, 이와 같은 목적을 달성하기 위한 본 발명의 실시 예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
AC 장애 신호는 전전자 교환기의 전원팩이 제공하는 것으로서, 전원팩 오프시 출력 전원이 끊어지기 약 20msec 이전에 AC 장애 신호가 출력되는데 본 발명은 이와 같은 AC 장애 신호 출력 기능을 이용하여 전전자 교환기의 IPC(Inter Processor Connnunication) 통신 노드의 이중화 절체 방식을 개선하기 위한 것으로 특히, 프로세서 보드도 함께 이중화되어 있는 경우에 대한 것이다.The AC fault signal is provided by the power pack of the electronic exchanger. When the power pack is turned off, an AC fault signal is output about 20 msec before the output power is cut off. In the present invention, (IPC) communication node, and more particularly, a case in which a processor board is also redundant.
도1을 참조하면, 도1은 본 발명에 따른 전전자 교환기의 노드 이중화 방법 및 그 장치가 적용될 수 있는 전체 블록도로서, A-사이드(Side) 및 B-사이드로 나뉘어 A-사이드의 전원팩 A(10)에는 프로세서 보드 A(12)와 다수의 제1, 제2, 제n 통신 노드가 연결되어 있으며, B-사이드의 전원팩 B(14)에는 프로세서 보드 B(16)와 다수의 제1, 제2, 제n 통신 노드가 연결되어 이루어진다.1 is a block diagram of a node duplexing method according to the present invention and an overall block diagram to which the present invention can be applied. As shown in FIG. 1, an A-side power pack is divided into an A-side and a B- A 10 is connected to the processor board A 12 and a plurality of first, second and n-th communication nodes. The B-side power source pack B 14 is connected to the processor board B 16, 1, and the second and nth communication nodes are connected.
이와 같이 이루어지는 본 발명을 상세하게 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail.
먼저, A-사이드의 전원팩 A(10)에는 프로세서 보드 A(12)와 다수의 제1, 제2, 제n 통신 노드가 연결되어 있으며, B-사이드의 전원팩B(14)에는 프로세서 보드 B(16)와 다수의 제1, 제2, 제n 통신 노드가 연결되어 있다.First, a plurality of first, second, and n-th communication nodes are connected to the A-side power supply pack A 10 and the processor board A 12, and the B- B 16 and a plurality of first, second, and nth communication nodes.
이에, 프로세서 보드A(12) 및 프로세서 보드B(16)는 상호 액티브(Active)/스탠 바이(Atand-by) 형태로 구성되며, 액티브인 프로세서 보드만이 제어용 공통 버스인 M-버스를 통해서 통신 노드의 액티브/스탠바이 제어를 수행한다.Accordingly, the processor board A 12 and the processor board B 16 are configured in an active / standby mode, and only the active processor board communicates with the M- And performs active / standby control of the node.
다음, 각각의 A-사이드의 통신 노드와 B-사이드의 통신 노드가 서로 쌍으로 액티브/스탠바이 형태로 운영되며, 이의 결정은 현저 액티브로 동작하는 프로세서 보드에 의해 결정된다.Next, the communication node of each A-side and the communication node of the B-side are operated in an active / standby manner in pairs with each other, and the determination thereof is determined by the processor board which is actively operating.
이때, A-사이드의 프로세서 보드 A(12) 및 제1, 제2, 제n 통신 노드가 액티브이고 B-사이드의 프로세서 보드 B(16) 및 제1, 제2, 제n 통신 노드가 스탠바이 상태라고 할 경우를 생각해 보자.At this time, the A-side processor board A 12 and the first, second, and n-th communication nodes are active and the B-side processor board B 16 and the first, Let 's think about it.
먼저, AC 장애 신호 출력 기능을 이용하지 않는 종래 기술에 따른 절체 방식의 경우에 있어서 전원팩 A(10)를 오프시키면 A-사이드의 프로세서 보드 A(12)와 제1, 제2, 제n 통신 노드의 액티브 기능이 상실된다.First, when the power supply pack A 10 is turned off in the case of the switching method according to the related art that does not use the AC fault signal output function, the A-side processor board A 12 and the first, The active function of the node is lost.
이에, 프로세서 보드 B(16)는 프로세서 보드 A(12)가 장애 상태임을 감지한 후, 스탠바이 상태에서 액티브 상태로 천이되어 M-버스를 통해 B-사이드의 제1, 제2, 제n 통신 노드를 액티브 상태로 제어해야 이중화된 통신 노드의 기능이 수행될 수 있는 것이다.After the processor board B (16) detects that the processor board A (12) is in a failure state, the processor board B (16) transitions from the standby state to the active state and transmits the first, second, It is necessary to control the active communication node to perform the function of the redundant communication node.
그러나 이때까지는 소프트웨어에 의한 프로세서 보드 B(15)의 액티브 잡(Job) 초기화 시간 및 B-사이드의 각 제1, 제2, 제n 통신 노드 액티브로 인해 통신 노드의 기능이 이중화되어 있지만 상당 시간 중지될 수 밖에 없으며, 이로 인하여 통신 노드를 사용하는 해당 하드웨어 장치에 영향을 주게 된다.However, up to this time, although the function of the communication node is duplicated due to the active job initialization time of the processor board B 15 by the software and the first, second, and nth communication node active of the B-side, , Which affects the corresponding hardware device using the communication node.
본 발명은 이와 같은 문제점을 개선하기 위한 것으로, 프로세서 보드에서 AC 장애 신호를 이용하여 전원이 오프될 경우 AC 장애 신호 출력 후, 전원이 유지되는 20msec 시간을 이용하여 이중화된 통신노드의 절체 시간을 단축시키기 위한 방안에 대한 것으로, 이를 도2에서 보면 다음과 같다.SUMMARY OF THE INVENTION The present invention has been made in order to solve such problems, and it is an object of the present invention to shorten the switching time of a duplicated communication node by using a 20 msec period after the AC failure signal is output, This is shown in FIG. 2 as follows.
도2는 본 발명에 따른 전전자 교환기의 노드 이중화 장치의 일 실시 예를 나타낸 블록도로서, AC 장애 신호를 인가받아 우선 순위가 가장 높은 인터럽트 레벨을 구동하는 소스(Source)로 출력하는 인터럽트(Interrupt) 제어부(20)와, 인터럽트 제어부(20)의 출력을 인가받아 이에 따른 프로그램을 동작시킬 제어 기능을 수행하는 중앙 처리장치 (Central Processing Unit: CPU)(30)와, 인터럽트를 수행하는 프로그램을 저장하고 있어, 중앙 처리 장치(30)의 제어를 받아 AC 장애 신호가 출력된 후, 전원이 공급되는 동안의 시간을 이용하여 기설정된 M-버스 통신 포트(50) 및 M-버스를 통해 통신 노드의 절체 기능이 수행되도록 하는 저장부(40)를 포함하여 이루어진다.FIG. 2 is a block diagram showing an embodiment of a node duplication apparatus of an electronic exchanger according to the present invention. The interrupt duplication apparatus includes an interrupt (AC) interrupt signal for outputting an AC fault signal to a source A central processing unit (CPU) 30 for performing a control function for operating the program according to the output of the interrupt control unit 20, a program for executing an interrupt, Bus communication port 50 and the M-bus using the time during which the power is supplied after the AC failure signal is output under the control of the central processing unit 30, And a storage unit 40 for performing a switching function.
이와 같이 이루어지는 본 발명을 도3을 참조하여 보면 다음과 같다.Hereinafter, the present invention will be described with reference to FIG.
먼저, 인터럽트 제어부(20)는 AC 장애 신호를 인가받아 우선 순위가 가장 높은 인터럽트 레벨인 레벨 7 신호(IRQ7)를 구동하는 소스로 사용하여 이를 중앙 처리 장치(30)로 알려주며, 중앙 처리 장치(30)는 인터럽트 제어부(20)로부터 인터럽트 정보를 인가받아 이에 따른 프로그램을 동작시킬 제어 기능을 수행한다.First, the interrupt control unit 20 receives the AC fault signal and uses it as a source for driving the level 7 signal IRQ7 having the highest priority level, and notifies the central processing unit 30 of the signal. Receives the interrupt information from the interrupt control unit 20 and performs a control function to operate the corresponding program.
다음, 저장부(40)는 인터럽트를 수행하는 프로그램을 저장하고 있어, 중앙 처리 장치(30)의 제어를 받아 AC 장애 신호가 출력된 후, 전원이 공급되는 20msec 동안의 시간을 이용하여 기설정된 M-버스 통신 프트(50) 및 M-버스를 통해 통신 노드의 절체 기능이 수행되도록 한다.Next, the storage unit 40 stores a program for performing an interruption. After the AC failure signal is output under the control of the central processing unit 30, the storage unit 40 stores a predetermined M - The switching function of the communication node is performed through the bus communication 50 and the M-bus.
이와 같은 인터럽트를 수행하는 프로그램은 도3과 같다.A program for performing such an interrupt is shown in FIG.
도3은 본 발명에 따른 전전자 교환기의 노드 이중화 방법의 일 실시 예를 단계별로 나타낸 순서도이다.FIG. 3 is a flowchart showing an embodiment of a node duplication method of the entire electronic exchanger according to the present invention.
먼저, AC 장애 인터럽트(IRQ7)가 발생될 경우 프로세서 보드의 실장 위치를 판단한다(100).First, when an AC fault interrupt (IRQ7) is generated, a mounting position of the processor board is determined (100).
다음, 상술한 단계(100)에서 프로세서 보드의 실장 위치가 A-사이드이면 A-사이드의 모든 전원이 20msec 내에 오프 상태로 되기 때문에 B-사이드의 통신 노드를 액티브 상태가 되도록 한다(110).Next, when the mounting position of the processor board is A-side in the above-described step 100, since all power sources of the A-side are turned off within 20 msec, the B-side communication node is brought into the active state (110).
또한, 상술한 단계(100)에서 프로세서 보드의 실장 위치가 B-사이드이면 B-사이드의 모든 전원이 20msec 내에 오프 상태로 되기 때문에 A-사이드의 통신 노드를 액티브 상태가 되도록 한다(120).If the mounting position of the processor board is B-side in the above-described step 100, since all the power of the B-side is turned off within 20 msec, the A-side communication node is made active (120).
이때, 이와 같은 프로그램의 수행은 짧은 시간에 수행될 수 있도록 만들어져야 할 것이다.At this time, the execution of such a program should be performed in a short time.
이상에서 설명한 바와 같이 본 발명은 자신의 전원이 오프 상태로 되기 전에 전원이 공급되는 측의 통신 노드를 모두 액티브 상태로 만들어 놓고 자신도 전원 오프에 의해 기능을 상실하므로 상대 프로세서 보드 B가 액티브 잡 초기화에 의해 늦게 액티브 상태로 천이 되더라도 상대 통신 노드의 기능은 이미 절체가 완료되어 있기 때문에 정상동작을 수행하고 있으므로 문제 발생의 소지를 최소화 할 수 있는 효과가 있다.As described above, according to the present invention, all the communication nodes on the power supply side are made active before the power is turned off, and since the function itself is lost due to the power-off, The function of the counterpart communication node performs the normal operation because the switching is already completed, so that it is possible to minimize the possibility of occurrence of a problem.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034351A KR100197447B1 (en) | 1996-08-20 | 1996-08-20 | Method and apparatus doublling node in full electronic switching system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034351A KR100197447B1 (en) | 1996-08-20 | 1996-08-20 | Method and apparatus doublling node in full electronic switching system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980015118A true KR19980015118A (en) | 1998-05-25 |
| KR100197447B1 KR100197447B1 (en) | 1999-06-15 |
Family
ID=19470024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960034351A KR100197447B1 (en) | 1996-08-20 | 1996-08-20 | Method and apparatus doublling node in full electronic switching system |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100197447B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418342B1 (en) * | 1998-12-16 | 2004-06-10 | 엘지전자 주식회사 | Redundant transfer method by power off in exchange |
-
1996
- 1996-08-20 KR KR1019960034351A patent/KR100197447B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418342B1 (en) * | 1998-12-16 | 2004-06-10 | 엘지전자 주식회사 | Redundant transfer method by power off in exchange |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100197447B1 (en) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980015118A (en) | METHOD AND APPARATUS DOUBLING NODE IN FULL ELECTRONIC SWITCHING SYSTEM | |
| KR100194979B1 (en) | Determination of Operation Mode of Redundant Processor System | |
| KR100388965B1 (en) | Apparatus for cross duplication of each processor board in exchange | |
| KR100278703B1 (en) | Device access bus redundancy control circuit at exchange | |
| KR100378593B1 (en) | Double Switch Board and A method of switch board redundancy | |
| KR100239059B1 (en) | Duplexing active/standby control method | |
| JP2606107B2 (en) | Processor redundancy | |
| KR100291033B1 (en) | Clock redundancy management device and method of network system | |
| JP3125864B2 (en) | Redundant system | |
| KR100247008B1 (en) | Circuit for controlling switching between duplicated modules | |
| KR100487242B1 (en) | Redundant Implement Device | |
| KR19990059294A (en) | Redundant switching system at the exchange | |
| KR100233903B1 (en) | Method for decision of active/standby for duplex and circuit thereof | |
| JP3107104B2 (en) | Standby redundancy method | |
| KR100374721B1 (en) | Dual board device and method of cellbus and block state | |
| JPH0675653A (en) | Computer redundancy control system | |
| KR100220228B1 (en) | Apparatus for controlling state transfer in the duplication architecture | |
| JPH0836551A (en) | Parallel processor | |
| KR20050070171A (en) | Processor duplexed board | |
| KR20030056105A (en) | Duplication board system and active/standby decision method and thereof | |
| JPS61184619A (en) | Power source control system | |
| JPH05100882A (en) | Information processor | |
| JPS6075952A (en) | Bus test system | |
| JPH0520256A (en) | Information processing system | |
| KR19990030149U (en) | AT port redundancy device in switching system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020225 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |