KR19980013689A - 벡터 프로세서를 이용한 K탭 FIR 필터의 구현 방법(Method for emboding K-tap FIR Filter Using Vector Processor) - Google Patents

Abstract

본 발명은 벡터 프로세서를 이용한 k탭 FIR 필터의 구현 방법에 관한 것으로서, 특히 벡터 프로세서를 이용하여 제 1 벡터 레지스터의 시프트된 k탭 벡터 엘리먼트들과 그에 대응되는 제 2 벡터 레지스터의 계수와 각각 승산하는 승산단계; 상기 승산단계에서 승산된 k탭 벡터 엘리먼트들을 모두 가산하는 가산단계; 및 상기 가산된 값을 제 3 벡터 레지스터에 저장하는 저장단계를 수행하는 것을 특징으로 한다.

따라서, 본 발명에서의 FIR 필터의 벡터 프로세서는 기존의 스칼라 DSP를 사용할 때 보다 출력 계산이 탭 수와 출력을 곱한 것에서 벡터 요소인 데이터의 갯수를 나눈 것 만큼이나 줄어들어 계산 속도가 향상되는 효과가 있다.

Description

벡터 프로세서를 이용한 k탭 FIR 필터의 구현 방법

본 발명은 벡터 프로세서를 이용한 k탭 유한충격응답(Finite Impulse Response; 이하 FIR) 필터의 구현 방법에 관한 것으로서, 특히 벡터 프로세서의 벡터 레지스터에는 벡터 엘리먼트(Vector element)를 저장하고 스칼라 레지스터에는 승산계수를 넣어서 승산동작과 가산동작을 반복 수행하여 여러개의 출력을 한꺼번에 얻는 벡터 프로세서를 이용한 k탭 FIR 필터의 구현 방법에 관한 것이다.

일반적으로, 벡터 프로세서(Vector Processor)는 하나의 명령어로 여러개의 데이터를 한꺼번에 처리하는 프로세서이므로, 데이터를 잘 정렬하여 한 번에 처리될 수 있도록 하는 방법이 중요하고 이를 벡터화(Vectorization)라고 한다.

상기 벡터화 방법에는 벡터 레지스터(Vector Register)에 입력과 계수를 넣어서 승산한 후 그 결과를 벡터 레지스터에 각 엘리먼트(element)를 모두 더하는 수평 벡터화(horizontal vectorization) 방법이 있고, 또한 벡터 레지스터(VR)에는 벡터 엘리먼트를 저장하고, 스칼라 레지스터(SR)에는 계수를 넣어서 승산과 가산(MAC;multiply and add) 동작을 반복 수행하여 벡터 레지스터(VR)에 여러개의 출력을 한꺼번에 얻는 수직 벡터화(vertical vectorization) 방법이 있다.

종래에는, 유한충격응답 필터(FIR Filter)를 기존의 스칼라 디지털사인프로세서(Scalar DSP)를 사용하면 탭(tap) 수와 출력 만큼의 프로덕트(Product)를 수행해야하는 등의 복잡하고 계산상의 처리 속도가 지연되는 문제점이 있었다.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 벡터 프로세서의 벡터 레지스터에는 벡터 엘리먼트를 저장하고 스칼라 레지스터에는 승산계수를 넣어서 승산동작과 가산동작을 반복 수행하여 여러개의 출력을 한꺼번에 얻는 벡터 프로세서를 이용한 k탭 FIR 필터의 구현 방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여 본 발명의 k탭 FIR 필터의 구현 방법은, 벡터 프로세서를 이용하여 제 1 벡터 레지스터의 시프트된 k탭 벡터 엘리먼트들과 그에 대응되는 제 2 벡터 레지스터의 계수와 각각 승산하는 승산단계; 상기 승산단계에서 승산된 k탭 벡터 엘리먼트들을 모두 가산하는 가산단계; 및 상기 가산된 값을 제 3 벡터 레지스터에 저장하는 저장단계를 수행하는 것을 특징으로 한다.

도 1 은 본 발명에 의한 복수의 탭을 가진 FIR 필터를 수직 벡터화를 이용하여 구현하는 방법을 나타낸 도면.

이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.

도 1 은 본 발명에 의한 8비트 벡터 레지스터를 이용하여 복수의 탭을 가진 FIR 필터를 수직 벡터화(vertical vectorization)를 이용하여 구현하는 방법을 나타낸 것으로서, 제 1 벡터 레지스터(10)와, 제 2 벡터 레지스터(20), 및 제 3 벡터 레지스터(30)를 포함한다.

한편, 상기 제 1 벡터 레지스터(10)는 복수의 탭에 각각 대응되는 k비트 시프트된 8비트 벡터 엘리먼트들(11, 13, 15, 17, 19)이 저장되도록 구성되어 있고, 또한 제 2 벡터 레지스터(20)는 복수의 탭에 각각 대응되는 계수들(21, 23, 25, 27, 29)이 저장되도록 구성되어 있고, 또한 제 3 벡터 레지스터(30)는 상기 제 1 벡터 레지스터(10)의 벡터 엘리먼트(11∼19)와 제 2 벡터 레지스터(20)의 계수(21∼29)를 각각 승산한 후 동일한 클럭의 각 탭의 승산된 벡터 엘리먼트들을 가산하여 저장하도록 구성되어 있다.

상기와 같이 구성되어 있는 본 발명의 k탭-FIR 필터의 한 클럭신호 동안의 각 탭의 1비트 출력값(Y(n))은 아래와 같은 식으로 표현된다.

[수식1]

Y(n) = a₀X(n) + a₁X(n-1) + a₂X(n-2) + a₃X(n-3) + ... + a_kX(n-k)

상기 수식1에서 보는 바와 같이 a₀X(n)항은 0탭 벡터 엘리먼트(X(n))와 승산계수(a₀)이고, 또한 a₁X(n-1)항은 1탭 시프트된 벡터 엘리먼트(X(n-1))와 승산계수(a₁)이고, 또한 a₂X(n-2)항은 2탭 시프트된 벡터 엘리먼트(X(n-2))와 승산계수(a₂)이고, 또한 a₃X(n-3)항은 3탭 시프트된 벡터 엘리먼트(X(n-3))와 승산계수(a₃)이고, 또한 a_kX(n-k)항은 k탭 시프트된 벡터 엘리먼트(X(n-k))와 승산계수(a_k)이다.

상기와 같이 제 3 벡터 레지스터(30)의 출력값(Y(n))은 탭 수 만큼의 MAC(multiply and add)를 반복해야 하며 슈도 코드(pseudo code)의 루프를 사용하여 출력값을 나타내면 다음과 같다.

loop(k+1회)

{

① VR1에 벡터 엘리먼트 X(7-k) ∼ X(-k)를 로드하고, VR2에 승산계수 a_k를 로드한다.

② 상기 벡터 엘리먼트와 승산계수를 승산하고 가산한다.

③ VR1에 로드할 데이터의 포인터와 VR2에 로드할 계수의 포인터를 증가시켜서 다음 VR1, VR2에 로드할 준비를 시킨다.

}

④ VR3에는 8개의 결과가 자동적으로 저장된다.

상기와 같이 본 발명에서는 제 1 벡터 레지스터(10)의 벡터 엘리먼트(11∼19)와 제 2 벡터 레지스터(20)의 승산계수(21∼29)를 벡터 프로세서의 병렬 MAC를 이용하면 복수의 탭에 해당되는 여러개의 출력(30)을 한꺼번에 얻을 수 있다.

따라서, 상술한 바와 같이 본 발명에서의 FIR 필터의 벡터 프로세서는 기존의 스칼라 DSP를 사용할 때 보다 출력 계산이 탭 수와 출력을 곱한 것에서 벡터 엘리먼트 갯수를 나눈 것 만큼이나 줄어들어 계산 속도가 향상되는 효과가 있다.

Claims (2)

1. 벡터 프로세서를 이용하여 제 1 벡터 레지스터의 시프트된 k탭 벡터 엘리먼트들과 그에 대응되는 제 2 벡터 레지스터의 계수와 각각 승산하는 승산단계; 상기 승산단계에서 승산된 k탭 벡터 엘리먼트들을 모두 가산하는 가산단계; 및 상기 가산된 값을 제 3 벡터 레지스터에 저장하는 저장단계를 수행하는 것을 특징으로 하는 벡터 프로세서를 이용한 k탭 FIR 필터의 구현 방법.
2. 제 1 항에 있어서, 벡터 프로세서는 수직 벡터화 방법인 것을 특징으로 하는 벡터 프로세서를 이용한 k탭 FIR 필터의 구현 방법.