KR102851908B1 - 기판 프로세싱 챔버들을 위한 페디스털 - Google Patents

기판 프로세싱 챔버들을 위한 페디스털

Info

Publication number
KR102851908B1
KR102851908B1 KR1020217017723A KR20217017723A KR102851908B1 KR 102851908 B1 KR102851908 B1 KR 102851908B1 KR 1020217017723 A KR1020217017723 A KR 1020217017723A KR 20217017723 A KR20217017723 A KR 20217017723A KR 102851908 B1 KR102851908 B1 KR 102851908B1
Authority
KR
South Korea
Prior art keywords
pedestal
electrode
coating
support surface
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020217017723A
Other languages
English (en)
Other versions
KR20210104696A (ko
Inventor
벤카타 샤라트 찬드라 패리미
사라 미셸 보벡
프라샨트 쿠마르 쿨쉬레쉬타
비나이 케이. 프라바카르
광덕 더글라스 리
성원 하
지안 리
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20210104696A publication Critical patent/KR20210104696A/ko
Application granted granted Critical
Publication of KR102851908B1 publication Critical patent/KR102851908B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/503—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using DC or AC discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Plasma Technology (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 개시내용의 양상들은 일반적으로, 페디스털들, 페디스털들의 컴포넌트들, 및 기판 프로세싱 챔버들을 위해 이들을 사용하는 방법들에 관한 것이다. 일 구현에서, 기판 프로세싱 챔버에서의 배치를 위한 페디스털은 바디를 포함한다. 바디는 지지 표면을 포함한다. 바디는 또한, 지지 표면으로부터 상방향으로 돌출되는 단차 표면을 포함한다. 단차 표면은 지지 표면을 둘러싸도록 지지 표면 주위에 배치된다. 단차 표면은, 에지 링이 페디스털과 통합되어 모놀리식인 바디를 형성하도록, 에지 링을 정의한다. 페디스털은 또한, 바디에 배치된 전극, 및 바디에 배치된 하나 이상의 가열기들을 포함한다.

Description

기판 프로세싱 챔버들을 위한 페디스털
[0001] 본 개시내용의 양상들은 일반적으로, 페디스털(pedestal)들, 페디스털들의 컴포넌트들, 및 기판 프로세싱 챔버들을 위해 이들을 사용하는 방법들에 관한 것이다.
[0002] 페디스털들은 반도체 애플리케이션들에서 사용되는 기판들을 프로세싱하기 위한 기판 프로세싱 챔버들에서 사용된다. 프로세싱 방법, 이를테면, PECVD(plasma-enhanced chemical vapor deposition)가 그러한 기판 프로세싱 챔버들에서 사용될 수 있다. 그러나, 많은 페디스털 설계들은 기판 프로세싱 동안 기판 프로세싱 챔버 내의 다른 컴포넌트들과 기판 사이의 아킹 또는 용량성 방전을 겪는다. 예컨대, 기판과 기판에 인접하게 배치된 에지 링 사이에서 아킹이 발생할 수 있다. 아킹은 몇몇 동작 문제들, 이를테면, 기판 상의 더 적은 막 증착, 기판의 에지 근처에서의 막 증착의 손실(막 증착의 프로파일의 불균일성을 초래함), 에지 링의 치핑(chipping), 또는 기판에 대한 에지 링의 융합(fusing)을 초래할 수 있다. 이러한 문제들을 해결하기 위한 시도들이 이루어졌지만, 감소된 처리량, 더 낮은 기판 당 다이(die-per-substrate) 효율, 불충분한 막 증착, 또는 높은 운영 비용들과 같은 문제들을 초래하였다.
[0003] 따라서, 기판 프로세싱 챔버들을 위한 개선된 페디스털이 필요하다.
[0004] 본 개시내용의 구현들은 일반적으로, 기판 프로세싱 챔버들을 위한 페디스털들에 관한 것이다.
[0005] 일 구현에서, 기판 프로세싱 챔버에서의 배치를 위한 페디스털은 바디를 포함한다. 바디는 지지 표면을 포함한다. 바디는 또한, 지지 표면으로부터 상방향으로 돌출되는 단차 표면(stepped surface)을 포함한다. 단차 표면은 지지 표면을 둘러싸도록 지지 표면 주위에 배치된다. 단차 표면은, 에지 링이 페디스털과 통합되어 모놀리식(monolithic)인 바디를 형성하도록, 에지 링을 정의한다. 페디스털은 또한, 바디에 배치된 전극, 및 바디에 배치된 하나 이상의 가열기들을 포함한다.
[0006] 일 구현에서, 기판 프로세싱 챔버에서의 배치를 위한 페디스털은 지지 표면을 갖는 바디를 포함한다. 페디스털은 지지 표면 아래의 제1 깊이로 바디에 배치된 제1 전극을 포함한다. 페디스털은 제1 전극의 적어도 일부 상에 코팅된 코팅을 포함한다. 코팅은 제1 전극의 체적 전기 저항률(volumetric electrical resistivity)보다 더 큰 체적 전기 저항률을 갖는다.
[0007] 일 구현에서, 기판 프로세싱 챔버는 내부 볼륨을 갖는 챔버 바디, 및 내부 볼륨에 배치된 페디스털을 포함한다. 페디스털은 지지 표면을 포함한다. 기판 프로세싱 챔버는 또한, 에지 링을 포함한다. 에지 링은 내측 표면, 외측 표면, 상부 표면, 및 내측 표면의 상부 단부 상의 베벨(bevel)을 포함한다. 베벨은 내측 표면과 상부 표면 사이에서 연장된다.
[0008] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 구현들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 일반적인 구현들만을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 구현들을 허용할 수 있기 때문이다.
[0009] 도 1은 일 구현에 따른, 페디스털이 내부에 배치된 챔버의 개략적인 단면도이다.
[0010] 도 2는 일 구현에 따른, 도 1의 챔버에서 사용될 수 있는 페디스털의 일부의 개략적인 부분 단면도이다.
[0011] 도 3은 일 구현에 따른, 도 1의 챔버에서 사용될 수 있는 페디스털의 일부의 개략적인 부분 단면도이다.
[0012] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 구현에 개시된 엘리먼트들은 특정 언급 없이 다른 구현들에 대해 유리하게 활용될 수 있다는 점이 고려된다.
[0013] 본 개시내용의 양상들은 기판 프로세싱 챔버들을 위한 페디스털들에 관한 것이다. 도 1은 일 구현에 따른, 페디스털(138)이 내부에 배치된 챔버(100)의 개략적인 단면도이다. 챔버(100)는, 예컨대 반도체들을 제조하기 위한 기판 프로세싱 챔버이다. 챔버(100)는 증착 챔버, 이를테면, 기상 증착 챔버, 예컨대 CVD(chemical vapor deposition) 챔버 또는 PECVD(plasma enhanced CVD) 챔버일 수 있다. 챔버(100)는 챔버 바디(102) 및 챔버 덮개(104)를 갖는다. 챔버 바디(102)는 챔버 바디(102) 내의 내부 볼륨(106), 및 펌핑 경로(108)를 포함한다. 내부 볼륨(106)은, 챔버 바디(102)와 챔버 덮개(104)에 의해 적어도 부분적으로 정의된 공간이다. 펌핑 경로(108)는 펌핑 플레이트(114)에 형성된 펌핑 볼륨(112)에 커플링된 챔버 바디(102)에 형성된 경로이다. 펌핑 경로(108)는 내부 볼륨(106)으로부터의 가스들의 제거를 가능하게 한다.
[0014] 챔버(100)는 프로세싱 구역(110) 내로 하나 이상의 가스들의 유동을 전달하기 위해 챔버 덮개(104)에 커플링된 또는 챔버 덮개(104)에 배치된 가스 분배 조립체(116)를 포함한다. 가스 분배 조립체(116)는 챔버 덮개(104)에 형성된 가스 유입 통로(120)에 커플링된 가스 매니폴드(118)를 포함한다. 가스 매니폴드(118)는 하나 이상의 가스 소스들(122)(2개가 도시됨)로부터의 가스들의 유동을 수용한다. 하나 이상의 가스 소스들(122)로부터 수용된 가스들의 유동은 가스 박스(124)에 걸쳐 분배되고, 백킹 플레이트(126)의 복수의 개구들을 통해 유동하고, 추가로, 백킹 플레이트(126)와 페이스플레이트(130)에 의해 정의된 플레넘(plenum)(128)에 걸쳐 분배된다. 그런 다음, 가스들의 유동은 페이스플레이트(130)의 복수의 개구들(132)을 통해 내부 볼륨(106)의 프로세싱 구역(110) 내로 유동한다. 펌프(133)가, 프로세싱 구역(110) 내의 압력을 제어하기 위해 그리고 펌핑 볼륨(112) 및 펌핑 경로(108)를 통해 프로세싱 구역(110)으로부터 가스들 및 부산물들을 배기하기 위해 도관(134)에 의해 펌핑 경로(108)에 연결된다.
[0015] 내부 볼륨(106)은 챔버(100) 내의 기판(136)을 지지하는 페디스털(138)을 포함한다. 페디스털(138)은 페디스털(138) 내에 배치된 전극(140) 및 가열기(198)를 포함한다. 전극(140)은 전도성 메시(conductive mesh), 이를테면, 텅스텐-함유, 구리-함유, 또는 몰리브덴-함유 전도성 RF(radio frequency) 메시를 포함할 수 있다. 가열기(198)는, 교류(AC) 코일을 포함하는, 가열을 위해 사용되는 임의의 재료를 포함할 수 있다. 도 1은 가열기(198)가 전극(140) 아래에 배치된 것으로 예시한다. 그러나, 가열기(198)가 대안적으로 전극(140) 위에 배치될 수 있다는 것이 고려된다.
[0016] 페디스털(138)은, 리프트 시스템에 커플링된 스템(142)에 의해 내부 볼륨(106) 내에서 이동가능하게 배치된다. 페디스털(138)의 이동은 챔버 바디(102)를 관통해 형성된 슬릿 밸브를 통한 내부 볼륨(106)으로의 그리고 내부 볼륨(106)으로부터의 기판(136)의 이송을 가능하게 한다. 페디스털(138)은 또한, 기판(136)의 프로세싱, 삽입, 및/또는 제거를 위해 상이한 포지션들로 이동될 수 있다. 페디스털(138)은 또한, 페디스털(138)을 관통해 배치된 개구들을 가질 수 있으며, 그 개구들을 통해 복수의 리프트 핀들(150)이 이동가능하게 배치될 수 있다. 하강된 포지션에서, 복수의 리프트 핀들(150)은 챔버 바디의 최하부(154)에 커플링된 리프트 플레이트(152)와 접촉함으로써 페디스털(138)로부터 돌출된다. 리프트 핀들(150)의 돌출은, 기판(136)의 이송을 가능하게 하기 위해, 기판(136)을 페디스털(138)로부터 이격된 관계로 배치한다.
[0017] 도 1에 도시된 구현에서의 페디스털(138)은, 상부에 기판(136)을 지지하도록 구성된 지지 표면(138a)을 포함한다. 지지 표면(138a) 및/또는 페디스털(138)은 가열될 수 있다. 프로세싱 동안, 기판(136)은 지지 표면(138a) 상에 배치되어 있다. 페디스털(138)은 또한, 지지 표면(138a) 상에서 기판(136) 둘레에 배치된 에지 링(139)을 포함한다. 기판 프로세싱 동안, 가스들이 프로세싱 구역(110) 내로 유동함에 따라, 가열기(198)는 페디스털(138) 및 지지 표면(138a)을 가열한다. 또한, 기판 프로세싱 동안, 전극(140)은, 프로세싱 구역(110)에서의 플라즈마 생성을 가능하게 하고 그리고/또는 페디스털(138)에 대한 기판(136)의 척킹을 가능하게 하기 위해, 라디오 주파수(RF) 에너지, 교류(AC), 또는 직류(DC)를 전파시킨다. 전극(140)으로부터의 열, 가스들, 및 에너지는 기판 프로세싱 동안 기판(136) 상으로의 막의 증착을 가능하게 한다.
[0018] 도시된 구현에서, 라디오 주파수(RF) 소스(156)가 매칭 회로(158)를 통해, 페디스털(138) 내에 배치된 전극(140)에 커플링된다. RF 소스(156)가 예시되지만, 본 개시내용은 교류(AC) 전력 소스 또는 직류(DC) 전력 소스와 같은 다른 전력 소스들이 사용될 수 있다는 것을 고려한다. 매칭 회로(158)는 전도성 로드(conductive rod)(160)에 의해 전극(140)에 전기적으로 커플링된다. 매칭 회로(158)는 또한 가열기(198)에 전기적으로 커플링된다. 전력 소스(159)가 가열기(198)에 전력을 제공하도록 구성된다. 전력 소스(159)는, 열을 생성하도록 AC 전력 또는 DC 전력을 가열기(198)에 제공할 수 있다. 챔버 바디(102) 및 전극(140)에 대한 커플링을 통해 접지되는 페이스플레이트(130)는 용량성 플라즈마 결합의 형성을 가능하게 한다. 예컨대, RF 소스(156)는, 가스 분배 조립체(116)의 페이스플레이트(130)와 페디스털(138) 사이의 용량성 결합 플라즈마의 생성을 가능하게 하기 위해, RF 에너지를 페디스털(138) 내의 전극(140)에 제공한다. RF 소스(156)는 접지(171)에 연결된다. 제2 RF 소스(166)가 또한, RF 에너지를 챔버(100)에 제공하도록 구성된다. 제2 RF 소스(166)는 접지(173)에 연결된다. 제2 RF 소스(166)가 예시되지만, 본 개시내용은 교류(AC) 전력 소스 또는 직류(DC) 전력 소스와 같은 다른 전력 소스들이 사용될 수 있다는 것을 고려한다.
[0019] RF 전력이 전극(140)에 공급될 때, 페이스플레이트(130)와 페디스털(138) 사이에 전기장이 생성되어서, 프로세싱 구역(110)에서 페디스털(138)과 페이스플레이트(130) 사이에 존재하는 가스들의 원자들이 이온화되어 전자들을 방출한다. 이온화된 원자들은 기판(136) 상의 막 형성을 가능하게 하기 위해 페디스털(138)로 가속된다. 일 예에서, 프로세싱 구역(110)은 프로세싱 구역(110)의 제1 측면 상의 페이스플레이트(130)와 프로세싱 구역(110)의 제2 측면 상의 지지 표면(138a) 및 에지 링(139) 사이에 있다.
[0020] 도 2는 일 구현에 따른, 도 1의 챔버(100)에서 사용될 수 있는 페디스털(238)의 일부의 개략적인 부분 단면도이다. 페디스털(238)은 지지 표면(238a)을 갖는 바디(270)를 포함한다. 페디스털(238)은 페디스털(238)의 바디(270)에 배치된 전극(240)을 포함한다. 지지 표면(238a) 및/또는 페디스털(238)은 가열될 수 있다. 페디스털(238)은 또한, 페디스털(238)에 배치된 가열기(298)를 포함한다. 가열기(298)는 페디스털(238) 및/또는 지지 표면(238a)을 가열한다. 지지 표면(238a)은, 예컨대 기판(136)의 프로세싱 동안 지지 표면(238a) 상의 기판(136)을 지지하도록 구성된다. 위에서 논의된 바와 같이, 전극(240)은 RF 에너지를 전파하기 위한 전도성 메시를 포함할 수 있다. 가열기(298)는, 교류(AC) 코일을 포함하는, 가열을 위해 사용되는 임의의 재료를 포함할 수 있다. 가열기(298)는 전극(240) 아래에 배치된다. 프로세싱 동안, 기판(136)은 페디스털(238)의 지지 표면(238a) 상에 배치된다. 기판(136)의 외측 에지(246)는, 기판(136)의 중심으로부터 측정된, 기판(136)의 반경(R1)을 정의한다. 페디스털(238)은 또한, 페디스털(238)의 지지 표면(238a) 상에 그리고 기판(136) 둘레에 배치된 에지 링(239)을 포함한다. 에지 링(239)의 내측 표면(247)은 에지 링(239)의 내측 반경(IR1)을 정의한다. 일 예에서, 에지 링(239)의 내측 반경(IR1)은 에지 링(239)의 중심으로부터 측정된다. 다른 실시예들과 조합될 수 있는 일 실시예에서, 기판(136)의 프로세싱 동안, 지지 표면(238a)의 중심은 기판(136)의 중심과 정렬된다. 다른 실시예들과 조합될 수 있는 일 실시예에서, 지지 표면(238a)의 중심은 에지 링(239)의 중심과 정렬된다. 에지 링(239)은 지지 표면(238a)에 대해 동심(concentric)이다. 다른 실시예들과 조합될 수 있는 일 실시예에서, 내측 반경(IR1)은 5.9 인치 내지 6.5 인치의 범위 내에 있다. 다른 실시예들과 조합될 수 있는 일 실시예에서, 반경(R1)은 5.9 인치 내지 6.0 인치의 범위 내에 있다.
[0021] 에지 링(239)의 내측 반경(IR1)과 기판(136)의 반경(R1)은 에지 링(239)의 내측 표면(247)과 기판(136)의 외측 에지(246) 사이의 거리(D1)를 정의한다. 에지 링(239)은 기판(136)으로부터 갭만큼 이격된다. 에지 링(239)과 기판(136) 사이의 특정 거리(D1)를 사용함으로써, 프로세싱 가스들에 노출되는, 기판(136)과 에지 링(239) 사이의 지지 표면(238a)의 양이 제어될 수 있다. 노출되는 지지 표면(238a)의 양을 제어하는 것은, 기판 프로세싱 동안 기판(136)과 에지 링(239) 사이에서 발생할 수 있는 용량성 방전 또는 아킹을 제한할 수 있다. 노출되는 지지 표면(238a)의 양을 제어하는 것은 또한, 기판(136) 상의 더 두껍고 더 균일한 막 증착을 촉진한다. 다른 실시예들과 조합될 수 있는 일 실시예에서, 거리(D1)는 적어도 약 0.01 인치이다. 일 예에서, 거리(D1)는 약 0.02 인치 내지 약 1.5 인치의 범위 내에 있다. 일 예에서, 거리(D1)는 0.1 인치 내지 0.7 인치의 범위 내에 있다. 일 예에서, 거리(D1)는 약 0.3 인치이다.
[0022] 거리(D1)와 기판(136)의 반경(R1)은 거리(D1) 대 기판(136)의 반경(R1)의 비(ratio)(RA)를 정의한다. 다른 실시예들과 조합될 수 있는 일 실시예에서, 비(RA)는 약 0.00167 내지 약 0.210의 범위 내에 있다. 일 예에서, 비(RA)는 약 0.003 내지 약 0.2의 범위 내에 있다. 일 예에서, 비(RA)는 약 0.02이다.
[0023] 도 2에 예시된 에지 링(239)은 에지 링(239)의 내측 표면(247)의 상부 단부 상의 베벨(241)을 포함한다. 내측 표면(247)은 지지 표면(238a)의 중심에 대해 에지 링(239)의 외측 표면(250)의 반경방향 내측에 배치된다. 베벨(241)은 에지 링(239)의 내측 표면(247)과 상부 표면(255) 사이에서 연장된다. 에지 링(239)의 상부 표면(255)은 지지 표면(238a)의 일부 위에 배치된다. 베벨(241)은, 각도(A)로 연장되는 경사진 프로파일(241c)에 의해 적어도 부분적으로 정의된다. 각도(A)는, 지지 표면(238a)으로부터 상방향으로 그리고 직각으로(예컨대, 에지 링(239)의 중심 축에 평행하게) 연장되는 제1 축(241a)과 베벨(241)의 경사진 프로파일(241c)을 따라 연장되는 제2 축(241b) 사이에서 측정된다. 베벨을 포함함으로써, 기판 프로세싱 동안 아킹이 감소될 수 있고, 기판(136)의 외측 에지(246) 근처의 막 증착의 손실이 감소될 수 있으며, 이에 의해, 기판(136) 상으로의 더 두껍고 더 균일한 막 증착을 촉진할 수 있다. 추가적으로, 베벨(241)의 특정 각도(A)를 사용함으로써, 아킹 및 막 두께 손실이 감소될 수 있다. 에지 링(239) 상의 베벨(241)을 활용하는 것은 또한, 프로세싱되는 주어진 기판(136)으로부터 획득될 수 있는 기판 당 다이를 증가시킬 수 있다. 다른 실시예들과 조합될 수 있는 일 실시예에서, 베벨(241)의 각도(A)는 약 0도 내지 약 90도의 범위 내에 있다. 일 예에서, 베벨(241)의 각도(A)는 약 3도 내지 약 65도의 범위 내에 있다. 일 예에서, 베벨(241)의 각도(A)는 약 10도 내지 약 60도, 이를테면, 약 10도 내지 약 30도, 약 30도 내지 약 60도, 약 20도 내지 약 50도, 또는 약 30도 내지 약 40도의 범위 내에 있다. 일 예에서, 베벨(241)의 각도(A)는 약 15도이며, 예컨대 12도 내지 18도의 범위 내에 있다.
[0024] 도 2에 예시된 구현에서 도시된 전극(240)은 지지 표면(238a) 아래의 깊이(MD1)로 페디스털(238) 내에 배치된다. 깊이(MD1)는 페디스털(238)의 지지 표면(238a)과 전극(240)의 상부 단부(240a) 사이에서 측정된다. 일 예에서, 전극(240)이 RF 메시를 포함할 때, 상부 단부(240a)는 RF 메시의 상부 단부이다. 깊이(MD1)는, 용량성 전하(예컨대, 아킹)를 감소시키면서 기판 프로세싱 동안 막 증착 두께를 증가시키도록 선택될 수 있다. 전극(240)의 특정 깊이(MD1)를 사용하는 것은 또한, 기판(136)에 대한 플라즈마 결합을 제한함으로써 기판 프로세싱 챔버의 처리량을 증가시킬 수 있다. 다른 실시예들과 조합될 수 있는 일 실시예에서, 전극(240)의 깊이(MD1)는 약 0.5 mm 내지 약 4 mm의 범위 내에 있다. 다른 실시예들과 조합될 수 있는 일 실시예에서, 전극(240)의 깊이(MD1)는 적어도 약 1.2 mm이다.
[0025] 도 2에 예시된 구현에서, 전극(240)의 적어도 일부는 코팅(249)으로 코팅된다. 그러한 코팅(249)은, 기판(136)과 에지 링(239) 사이의 용량성 방전을 감소시키고 기판(136)에 대한 플라즈마 결합을 감소시킬 수 있다. 위에서 논의된 바와 같이, 전극(240)은 RF 메시를 포함할 수 있다. 코팅(249)은 내측 반경(249a) 및 외측 반경(249b)을 포함한다. 일 예에서, 전극(240)은 전극(240)의 전체 체적 전기 저항률을 증가시키기 위해 코팅(249)으로 코팅된다. 전극(240)은 내측 반경(249a)과 외측 반경(249b) 사이에서 코팅된다. 일 예에서, 코팅(249)의 내측 반경(249a)은 기판(136)의 반경(R1)과 거의 동일하다. 일 예에서, 코팅(249)은 전극(240)의 반경방향 외측 부분 상에 배치되는 반면, 전극(240)의 반경방향 내측 부분들은 코팅되지 않는다. 코팅(249)의 내측 반경(249a)은 또한, 기판(136)의 반경(R1)보다 더 클 수 있다. 일 예에서, 코팅(249)은 기판(136)의 반경(R1) 미만인 내측 반경(249a)을 갖는다.
[0026] 일 예에서, 코팅(249)의 외측 반경(249b)은 에지 링(239)의 내측 반경(IR1)과 거의 동일하다. 일 예에서, 코팅(249)의 외측 반경(249b)은 에지 링(239)의 내측 반경(IR1)보다 더 크다. 코팅(249)의 외측 반경(249b)은 또한, 에지 링(239)의 내측 반경(IR1)보다 더 작을 수 있다. 다른 실시예들과 조합될 수 있는 일 실시예에서, 코팅(249)의 외측 반경(249b)과 코팅(249)의 내측 반경(249a) 사이의 차이(D2)는 에지 링(239)의 내측 표면(247)과 기판(136)의 외측 에지(246) 사이의 거리(D1)와 거의 동일할 수 있다. 일 예에서, 차이(D2)는 약 40 mm 내지 약 80 mm의 범위 내에 있다. 도 2에 예시된 구현에서, 전극(240)은, 기판(136)의 외측 에지(246)와 에지 링(239)의 내측 표면(247) 사이에 정렬되는, 전극(240)의 부분(248) 상의 코팅(249)으로 코팅된다. 부분(248)은 에지 링(239)의 내측 표면(247)의 반경방향 내측에 정렬된다.
[0027] 전극(240)은 에지 링(239) 아래에 정렬되는, 전극(240)의 부분(251) 상의 코팅(249)으로 코팅된다. 부분(251)은 에지 링(239)의 내측 표면(247)의 반경방향 외측에 정렬된다. 전극(240)은 또한, 기판(136)의 반경(R1) 외측에 정렬되는, 전극(240)의 부분(261) 상의 코팅(249)으로 코팅된다. 코팅(249)은 (도 2의 구현에 도시된 바와 같이) 전극(240)의 최상부 및 최하부 상에 배치되지만, 코팅(249)은 대안적으로 전극(240)의 최상부 또는 최하부 중 하나 상에 배치될 수 있다. 코팅(249)은 전극(240) 전체 상에 배치될 수 있거나, 코팅(249)은 전극(240)의 특정 부분들 상에 배치될 수 있다.
[0028] 다른 실시예들과 조합될 수 있는 일 실시예에서, 코팅(249)의 내측 반경(249a)은 약 100 mm 내지 약 140 mm의 범위 내에 있다. 다른 실시예들과 조합될 수 있는 일 실시예에서, 코팅(249)의 외측 반경(249b)은 약 140 mm 내지 약 180 mm의 범위 내에 있다.
[0029] 위의 예들에서 논의된 바와 같이, 전극(240)의 코팅은 스킨 코팅, 표면 케미스트리 개질, 전기도금, 에칭, 산화, 진공-기반 금속 증착, 플라스틱 코팅, 산 침지(acid dipping)와 같은 방법들, 및/또는 재료의 체적 전기 저항률을 증가시키는 다른 방법들에 의해 수행될 수 있다. 코팅(249)은 내화성 산화물들 및 고온 중합체들과 같은 재료들을 포함하는(그러나 이에 제한되지 않음) 조성으로 제조될 수 있다. 일 예에서, 코팅(249)은 전극(240)의 체적 전기 저항률보다 더 큰 체적 전기 저항률을 갖는다. 일 예에서, 코팅(249)의 체적 전기 저항률은 전극(240)의 체적 전기 저항률보다 약 1.005배 내지 약 4.65배 더 큰 범위 내에 있다. 본 개시내용은, 전극(240)의 전체 체적 전기 저항률을 각각 증가 또는 감소시키기 위해 코팅(249)의 두께가 증가 또는 감소될 수 있다는 것을 고려한다.
[0030] 다른 실시예들과 조합될 수 있는 일 실시예에서, 페디스털(238)은 페디스털(238)의 체적 전기 저항률을 향상시키는 하나 이상의 재료들로 제조된다. 페디스털(238)의 체적 전기 저항률을 증가시킴으로써, 지지 표면(238a)으로부터 접지(171)(도 1에 도시됨)까지의 경로는 더 높은 체적 전기 저항률을 수반하여, 기판(136)과 에지 링(239) 사이의 아킹이 더 적어지게 한다. 일 예에서, 페디스털(238)은 알루미늄 질화물을 포함하고, 페디스털(238)의 불순물 농도가 변화되어 페디스털(238)의 체적 전기 저항률을 4.0 이상의 10배만큼 변화시킨다. 페디스털(238)의 불순물 농도를 변화시키기 위한 불순물로서 도펀트가 사용될 수 있다. 일 예에서, 도펀트는 마그네슘을 포함한다. 페디스털(238)은, 약 1E6 Ohm-cm 내지 약 1E12 Ohm-cm의 범위 내에 있는 체적 전기 저항률을 갖는다. 일 예에서, 페디스털(238)은, 약 1E7 Ohm-cm 내지 약 1E10 Ohm-cm의 범위 내의 체적 전기 저항률을 갖는다. 페디스털(238)은 약 8 내지 약 10의 유전 상수를 가질 수 있다.
[0031] 다른 실시예들과 조합될 수 있는 일 실시예에서, 에지 링(239)은, 페디스털(238)의 체적 전기 저항률에 비해 에지 링(239)의 체적 전기 저항률을 변화시키는 하나 이상의 재료들로 제조된다. 일 예에서, 에지 링(239)은 페디스털(238)의 재료 조성과 상이한 재료 조성을 포함한다. 에지 링(239)과 페디스털(238) 사이에 불균일한(heterogeneous) 체적 전기 저항 값들을 갖는 것은 기판(136)의 외측 에지(246)에 인접한 플라즈마 시스 불균일성을 완화시킴으로써 막 에지 불균일성을 감소시킨다. 기판(136)의 외측 에지(246) 근처의 플라즈마 농도를 감소시키는 것은 기판의 외측 에지(246) 근처에서의 막 증착 두께 손실을 감소시킬 수 있다. 기판(136)의 외측 에지(246) 근처에서의 막 증착 두께 손실을 감소시키는 것은 기판(136) 상의 더 두껍고 더 균일한 막 증착을 유발할 수 있다.
[0032] 다른 실시예들과 조합될 수 있는 일 실시예에서, 에지 링(239)은 페디스털(238)의 체적 전기 저항률과 상이한 체적 전기 저항률을 갖는다. 일 예에서, 에지 링(239)은 페디스털(238)의 체적 전기 저항률보다 더 작은 체적 전기 저항률을 갖는다. 일 예에서, 에지 링(239)은 페디스털(238)의 체적 전기 저항률의 약 절반인 체적 전기 저항률을 갖는다. 일 예에서, 에지 링(239)은 페디스털(238)의 체적 전기 저항률의 약 1%(1 퍼센트)인 체적 전기 저항률을 갖는다. 일 예에서, 에지 링(239)은 약 9.9E7 Ohm-cm 내지 약 9.999E11 Ohm-cm의 범위 내에 있는 값만큼 페디스털(238)의 체적 전기 저항률과 상이한 체적 전기 저항률을 갖는다.
[0033] 일 예에서, 에지 링(239)은, 약 1E6 Ohm-cm 내지 약 1E12 Ohm-cm의 범위 내에 있는 체적 전기 저항률을 갖는다.
[0034] 다른 실시예들과 조합될 수 있는 일 실시예에서, 에지 링(239)은 페디스털(238)의 체적 전기 저항률보다 더 큰 체적 전기 저항률을 갖는다. 일 예에서, 에지 링(239)은 페디스털(238)의 체적 전기 저항률보다 약 10,000배 더 큰 체적 전기 저항률을 갖는다.
[0035] 일 예에서, 에지 링(239)은 (도 3을 참조하여 논의되는 바와 같이) 단일 바디를 형성하기 위해 페디스털(238)에 본딩된다. 일 예에서, 에지 링(239)은 세라믹-세라믹 본드를 사용하여 페디스털(238)에 본딩된다.
[0036] 도 3은 일 구현에 따른, 도 1의 기판 프로세싱 챔버(100)에서 사용될 수 있는 페디스털(338)의 일부의 개략적인 부분 단면도이다. 페디스털(338)은, 예컨대 기판(136)의 프로세싱 동안, 상부에 기판(136)을 지지하도록 구성된 지지 표면(338a)을 포함한다. 페디스털(338) 및/또는 지지 표면(338a)은 가열될 수 있다. 페디스털(338)은 또한, 지지 표면(338a)으로부터 상방향으로 돌출되는 단차 표면(338b)을 포함한다. 단차 표면(338b)은 지지 표면(338a) 주위에 그리고 지지 표면(338a)의 반경방향 외측에 배치되어 지지 표면(338a)을 둘러싼다. 단차 표면(338b)은 기판(136) 둘레에 배치된 에지 링(339)을 정의한다. 다른 실시예들과 조합될 수 있는 일 실시예에서, 에지 링(339)은 페디스털(338)의 바디와 통합된다(예컨대, 단일 재료 조각임). 다른 실시예들과 조합될 수 있는 일 실시예에서, 에지 링(339)이 페디스털(338)의 일부여서, 에지 링(339)과 페디스털(338)은 모놀리식인 바디(370)를 형성한다. 일 예에서, 에지 링(339)과 페디스털(338)은, 에지 링(339)이 바디(370)의 제1 부분이고 페디스털(338)이 바디(370)의 제2 부분이도록 바디(370)를 형성한다. 일 예에서, 에지 링(339)은 바디(370)를 형성하기 위해 페디스털(338)에 본딩된다. 에지 링(339)은 세라믹-세라믹 본드를 사용하여 페디스털(338)에 본딩될 수 있다. 일 예에서, 에지 링(339) 및 페디스털(338)을 갖는 바디(370)를 형성하도록 세라믹 블록이 기계가공된다. 바디(370)는, 에지 링(339)이 바디(370)의 재료 조성과 상이한 재료 조성을 포함하도록 재료 그레디언트 또는 불순물 그레디언트를 포함할 수 있다. 불순물 그레디언트를 확립하기 위해 불순물로서 도펀트가 사용될 수 있다. 일 예에서, 도펀트는 마그네슘을 포함한다. 바디(370)는, 에지 링(339)이 바디(370)의 체적 전기 저항률과 상이한 체적 전기 저항률을 포함하도록 재료 그레디언트 또는 불순물 그레디언트를 포함할 수 있다.
[0037] 에지 링(339)과 페디스털(338)을 통합함으로써, 또는 페디스털(338) 및 에지 링(339)을 갖는 모놀리식 바디(370)를 형성함으로써, 에지 링(339)은 손상 및 설치 에러에 덜 취약하여, 기판 프로세싱 동작들 동안의 챔버(100)의 더 적은 비용 및 더 높은 처리량을 유발한다. 그러한 구성은 또한, 에지 링(339)의 더 적은 치핑을 유발하며, 이는 결국, 기판(136)과 에지 링(339) 사이에 더 적은 아킹을 유발한다. 단차 표면(338b) 상의 전위는 또한, 지지 표면(338a) 상의 전위에 더 가깝고, 이는 기판(136)과 에지 링(339) 사이에 더 적은 아킹을 유발한다.
[0038] 도 3은 지지 표면(338a)으로부터 상방향으로 연장되는 내측 표면(347)을 포함하는 에지 링(339)(단차 표면(338b)에 의해 정의됨)을 예시한다. 베벨(241)은 내측 표면(347)의 상부 단부에 배치된다. 베벨(241)은 내측 표면(347)과 단차 표면(338b) 사이에서 연장된다. 내측 표면(347)은 에지 링(339)의 내측 반경(IR2)을 정의한다. 도시된 기판(136)은 기판(136)의 중심으로부터 측정된 반경(R1)을 정의하는 외측 에지(246)를 포함한다. 페디스털(338)은 가열기(398)를 포함하며, 가열기(398)는 임의의 가열 재료로 제조될 수 있고, 예컨대 AC 코일로 형성될 수 있다. 가열기(398)는 페디스털(338) 및/또는 지지 표면(338a)을 가열할 수 있다. 제1 전극(345) 및 제2 전극(344)이 페디스털(338)에 배치된다. 가열기(398)는 제1 전극(345) 및 제2 전극(344) 아래에 배치된다.
[0039] 제1 전극(345) 및 제2 전극(344)은 RF 에너지를 전파시키기 위한 전도성 메시를 포함할 수 있다. 도 3에 예시된 구현에서, 제1 전극(345)은 제1 깊이(MD3)로 페디스털(338) 내에 배치된다. 제1 깊이(MD3)는 지지 표면(338a)과 제1 전극(345)의 상부 단부(345a) 사이에서 측정된다. 제2 전극(344)은 제2 깊이(MD2)로 페디스털(338) 내에 배치된다. 제2 깊이(MD2)는 지지 표면(338a)과 제2 전극(344)의 상부 단부(344a) 사이에서 측정된다.
[0040] 다른 실시예들과 조합될 수 있는 일 실시예에서, 제1 전극(345)은, 제2 전극(344)이 배치된 제2 깊이(MD2)보다 더 큰 제1 깊이(MD3)로 배치된다. 일 예에서, 제1 전극(345)은 제2 전극(344)의 제2 깊이(MD2)보다 적어도 약 1.5배 더 큰 제1 깊이(MD3)로 배치된다. 일 예에서, 제1 전극(345)은 제2 전극(344)의 제2 깊이(MD2)보다 약 1 mm 더 큰 제1 깊이(MD3)로 배치된다. 다른 실시예들과 조합될 수 있는 일 실시예에서, 제1 깊이(MD3)는 제2 깊이(MD2)와 거의 동일하다. 다른 실시예들과 조합될 수 있는 일 실시예에서, 제1 깊이(MD3)는 약 1.25 mm 내지 약 7 mm의 범위 내에 있다. 일 예에서, 제1 깊이(MD3)는 약 1.4 mm 내지 약 5 mm의 범위 내에 있다. 일 예에서, 제1 깊이(MD3)는 약 3 mm이다. 제1 전극(345)은 제2 전극(344)의 반경방향 외측에 배치된다.
[0041] 제1 전극(345)은 내측 반경(349a) 및 외측 반경(349b)을 포함한다. 제1 전극(345)은 코팅(349)으로 적어도 부분적으로 코팅된다. 그러한 코팅(349)은, 기판(136)과 에지 링(339) 사이의 용량성 방전을 감소시키고 기판(136)에 대한 플라즈마 결합을 감소시킬 수 있다. 일 예에서, 코팅(349)은 제1 전극(345)의 전체 체적 전기 저항률을 증가시킨다. 제1 전극(345)은, 제1 전극(345)의 내측 반경(349a)과 외측 반경(349b) 사이에서 코팅(349)으로 코팅된다. 일 예에서, 제1 전극(345)의 내측 반경(349a)은 기판(136)의 반경(R1)과 거의 동일하다. 일 예에서, 제1 전극(345)의 내측 반경(349a)은 기판(136)의 반경(R1)보다 더 크다. 일 예에서, 제1 전극(345)의 내측 반경(349a)은 기판(136)의 반경(R1)보다 더 작다.
[0042] 일 예에서, 제1 전극(345)의 외측 반경(349b)은 에지 링(339)의 내측 반경(IR2)보다 더 크다. 일 예에서, 제1 전극(345)의 외측 반경(349b)은 에지 링(339)의 내측 반경(IR2)보다 더 작다. 다른 실시예들과 조합될 수 있는 일 실시예에서, 제1 전극(345)의 외측 반경(349b)은 에지 링(339)의 내측 반경(IR2)과 거의 동일하다.
[0043] 코팅(349)은 내측 반경(349c) 및 외측 반경(349d)을 포함한다. 일 예에서, 코팅(349)의 내측 반경(349c)은 약 100 mm 내지 약 140 mm의 범위 내에 있다. 일 예에서, 코팅(349)의 외측 반경(349d)은 약 140 mm 내지 약 180 mm의 범위 내에 있다.
[0044] 일 예에서, 코팅(349)의 내측 반경(349c)은 기판(136)의 반경(R1)과 거의 동일하다. 일 예에서, 코팅(349)의 내측 반경(349c)은 기판(136)의 반경(R1)보다 더 작다. 일 예에서, 코팅(349)의 내측 반경(349c)은 기판(136)의 반경(R1)보다 더 크다.
[0045] 일 예에서, 코팅(349)의 외측 반경(349d)은 에지 링(339)의 내측 반경(IR2)과 거의 동일하다. 일 예에서, 코팅(349)의 외측 반경(349d)은 에지 링(339)의 내측 반경(IR2)보다 더 크다. 일 예에서, 코팅(349)의 외측 반경(349d)은 에지 링(339)의 내측 반경(IR2)보다 더 작다.
[0046] 다른 실시예들과 조합될 수 있는 일 실시예에서, 코팅(349)의 외측 반경(349d)과 코팅(349)의 내측 반경(349c) 사이의 차이(D3)는 약 40 mm 내지 약 80 mm의 범위 내에 있다. 다른 실시예들과 조합될 수 있는 일 실시예에서, 코팅(349)은 제1 전극(345) 상에서 내측 반경(349a)과 외측 반경(349b) 사이에 배치된다.
[0047] 일 예에서, 제1 전극(345)은 에지 링(339) 아래에 정렬되는, 제1 전극(345)의 부분(351) 상의 코팅(349)으로 코팅된다. 일 예에서, 제1 전극(345)은 기판(136)의 반경(R1) 외측에 정렬되는, 제1 전극(345)의 부분(361) 상의 코팅(349)으로 코팅된다. 코팅(349)은 (도 3의 구현에서 도시된 바와 같이) 제1 전극(345)의 최상부 및 최하부 상에 배치될 수 있거나, 또는 코팅(349)은 제1 전극(345)의 최상부 또는 최하부 중 하나 상에 배치될 수 있다. 일 예에서, 제1 전극(345)은 에지 링(339)과 기판(136) 사이에 정렬되는, 제1 전극(345)의 부분(348) 상의 코팅(349)으로 코팅된다.
[0048] 제2 전극(344)은 또한, 제2 전극(344)의 전체 체적 전기 저항률을 증가시키기 위해 코팅으로 코팅될 수 있다.
[0049] 위의 예들에서 논의된 바와 같이, 제1 전극(345) 및/또는 제2 전극(344)의 코팅은 스킨 코팅, 표면 케미스트리 개질, 전기도금, 에칭, 산화, 진공-기반 금속 증착, 플라스틱 코팅, 산 침지와 같은 방법들, 및/또는 재료의 체적 전기 저항률을 증가시키는 다른 방법들에 의해 수행될 수 있다. 다른 실시예들과 조합될 수 있는 일 실시예에서, 코팅(349)은 제1 전극(345)의 체적 전기 저항률보다 더 큰 체적 전기 저항률을 갖는다. 일 예에서, 코팅(349)의 체적 전기 저항률은 제1 전극(345)의 체적 전기 저항률보다 약 1.005배 내지 약 4.65배 더 큰 범위 내에 있다. 본 개시내용은, 제1 전극(345)의 전체 체적 전기 저항률을 각각 증가 또는 감소시키기 위해 코팅(349)의 두께가 증가 또는 감소될 수 있다는 것을 고려한다.
[0050] 위의 양상들 중 하나 이상은 다음의 예들에서 표현될 수 있다.
[0051] 예 1은 기판 프로세싱 챔버를 동작시키는 방법을 포함한다. 방법은 챔버 바디의 내부 볼륨에 배치된 페디스털 상에 에지 링을 배치하는 단계를 포함한다. 방법은 또한, 페디스털의 지지 표면 상에 그리고 에지 링의 반경방향 내측에 기판을 배치하는 단계를 포함한다. 기판은 에지 링으로부터 일정 거리에 배치된다.
[0052] 예 2는 예 1의 방법을 포함하며, 거리는 기판의 외측 에지와 에지 링의 내측 표면 사이에서 측정된다.
[0053] 예 3은 예 2의 방법을 포함하며, 거리는 적어도 0.01 인치이다.
[0054] 예 4는 예 2의 방법을 포함하며, 기판은 기판의 외측 에지와 중심 사이에서 측정된 반경을 포함한다. 방법은 또한, 거리 대 반경의 비를 포함하며, 그 비는 0.00167 내지 0.210의 범위 내에 있다.
[0055] 본 개시내용의 이익들은, 감소된 아킹, 기판들에 대한 감소된 또는 제한된 플라즈마 결합, 균일한 막 증착, 후막 증착, 더 적은 에지 두께 손실, 향상된 처리량, 및 더 낮은 운영 비용들을 포함한다. 본 개시내용의 양상들은, 페디스털과 통합된 에지 링; 기판으로부터 다양한 거리들에 배치된 에지 링; 베벨을 갖는 에지 링; 페디스털의 체적 전기 저항률과 상이한 체적 전기 저항률을 갖는 에지 링; 페디스털의 재료와 상이한 재료로 제조된 에지 링; 코팅이 상부에 배치된 전극을 갖는 페디스털; 및 전극들이 다양한 깊이들로 내부에 배치된 페디스털을 포함한다. 본원에 개시된 다양한 에지 링 예들의 하나 이상의 양상들 및/또는 다양한 페디스털 예들의 하나 이상의 양상들이 조합될 수 있다는 것이 고려된다. 더욱이, 다양한 에지 링 예들의 하나 이상의 양상들 및/또는 다양한 페디스털 예들의 하나 이상의 양상들이, 위에서 언급된 이익들 중 일부 또는 전부를 포함할 수 있다는 것이 고려된다.
[0056] 전술한 바가 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 실시예들이, 본 개시내용의 기본적인 범위를 벗어나지 않으면서 안출될 수 있다. 본 개시내용은 또한, 본원에서 설명된 실시예들의 하나 이상의 양상들이 설명된 다른 양상들 중 하나 이상으로 대체될 수 있다는 것을 고려한다. 예컨대, 에지 링(339)에 대해 설명된 실시예들의 하나 이상의 양상들은 에지 링(239)에 대해 설명된 실시예들의 하나 이상의 양상들 및/또는 에지 링(139)에 대해 설명된 실시예들의 하나 이상의 양상들로 대체되거나 이들과 조합될 수 있다. 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.

Claims (41)

  1. 기판 프로세싱 챔버에서의 배치를 위한 페디스털로서,
    바디 ― 상기 바디는 지지 표면, 및 상기 지지 표면으로부터 상방향으로 돌출되는 단차 표면(stepped surface) 및 상기 지지 표면으로부터 상방향으로 연장되는 최내측 표면을 포함하고, 상기 단차 표면은 상기 지지 표면을 둘러싸도록 상기 지지 표면 주위에 배치되고, 그리고 상기 단차 표면은, 에지 링이 상기 페디스털과 통합되어 모놀리식(monolithic)인 상기 바디를 형성하도록, 상기 에지 링을 정의함 ―;
    상기 지지 표면 아래의 깊이로 상기 바디에 배치된 전극 ― 상기 전극의 코팅되지 않은 중심 부분은 상기 바디와 접촉함 ―;
    상기 바디에 배치된 하나 이상의 가열기들; 및
    상기 바디와 다른 재료로 구성되고 상기 전극의 코팅되지 않은 중심 부분의 반경방향 외측에 배치되어 상기 전극의 적어도 일부 상에 코팅된 코팅을 포함하며,
    상기 코팅은 상기 전극의 체적 전기 저항률(volumetric electrical resistivity)보다 더 큰 체적 전기 저항률을 가지고, 상기 코팅은 상기 전극의 제1 표면 및 상기 제1 표면의 반대편의 제2 표면에 배치되며, 상기 코팅은:
    상기 바디의 중심의 반경방향 외측에 그리고 상기 최내측 표면의 반경방향 내측에 정렬된 내측 반경, 및
    상기 최내측 표면의 반경방향 외측으로 정렬된 외측 반경을 갖는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  2. 제1 항에 있어서,
    상기 에지 링은 상기 바디의 제1 부분이고, 그리고 상기 바디의 제2 부분은 상기 지지 표면을 포함하는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  3. 제2 항에 있어서,
    상기 에지 링을 갖는 상기 제1 부분은 상기 지지 표면을 갖는 상기 제2 부분의 체적 전기 저항률과 상이한 체적 전기 저항률을 갖는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  4. 제3 항에 있어서,
    상기 에지 링을 갖는 상기 제1 부분의 체적 전기 저항률은 상기 지지 표면을 갖는 상기 제2 부분의 체적 전기 저항률보다 더 작은,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  5. 제2 항에 있어서,
    상기 에지 링을 갖는 상기 제1 부분은 상기 최내측 표면의 상부 단부 상의 베벨(bevel)을 포함하며, 상기 베벨은 상기 최내측 표면과 상기 단차 표면 사이에서 연장되는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  6. 제1 항에 있어서,
    상기 코팅은 내화성 산화물 또는 중합체(polymer) 중 하나 이상으로 형성되는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  7. 제1 항에 있어서,
    상기 코팅의 내측 반경은 100 mm 내지 140 mm인,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  8. 기판 프로세싱 챔버에서의 배치를 위한 페디스털로서,
    지지 표면을 포함하는 바디 ― 상기 지지 표면은 기판을 지지하도록 구성된 내측 영역 및 에지 링을 지지하도록 구성된 외측 영역을 포함하고, 상기 외측 영역은 상기 내측 영역의 외측으로 배치됨 ―;
    상기 지지 표면 아래의 제1 깊이로 상기 바디에 배치된 제1 전극 ― 상기 제1 전극의 코팅되지 않은 중심 부분은 상기 바디와 접촉함 ―; 및
    상기 바디와 다른 재료로 구성되고 상기 제1 전극의 코팅되지 않은 중심 부분의 반경방향 외측에 배치되어 상기 제1 전극의 적어도 일부 상에 코팅된 코팅을 포함하며,
    상기 코팅은 상기 제1 전극의 체적 전기 저항률보다 더 큰 체적 전기 저항률을 가지고, 상기 코팅은 상기 제1 전극의 제1 표면 및 상기 제1 표면의 반대편의 제2 표면에 배치되며, 상기 코팅은:
    상기 바디의 중심의 반경방향 외측에 그리고 상기 지지 표면의 외측 영역의 반경방향 내측에 정렬된 내측 반경, 및
    상기 지지 표면의 외측 영역 아래에 정렬된 외측 반경을 갖는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  9. 제8 항에 있어서,
    상기 제1 깊이는 0.5 mm 내지 4 mm의 범위 내에 있는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  10. 제8 항에 있어서,
    상기 제1 깊이는 적어도 1.2 mm인,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  11. 제8 항에 있어서,
    상기 코팅은, 스킨 코팅, 표면 케미스트리 개질, 전기도금, 에칭, 산화, 진공-기반 금속 증착, 플라스틱 코팅, 또는 산 침지(acid dipping) 중 하나 이상을 사용하여 상기 제1 전극의 적어도 일부 상에 코팅되는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  12. 제8 항에 있어서,
    상기 코팅은 상기 지지 표면의 외측 영역의 반경방향 내측에 정렬되는, 상기 제1 전극의 부분 상에 코팅되는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  13. 제8 항에 있어서,
    상기 코팅은 상기 지지 표면의 외측 영역 아래에 정렬되는 상기 제1 전극의 부분 상에 코팅되는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  14. 제12 항에 있어서,
    상기 지지 표면 아래의 제2 깊이로 상기 바디에 배치된 제2 전극을 더 포함하며,
    상기 제1 깊이는 상기 제2 깊이보다 더 큰,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  15. 기판 프로세싱 챔버로서,
    내부 볼륨을 포함하는 챔버 바디;
    상기 내부 볼륨에 배치된 페디스털 ― 상기 페디스털은 지지 표면, 상기 지지 표면 아래의 깊이로 배치된 전극, 상기 바디와 접촉하는 상기 전극의 코팅되지 않은 중심 부분, 및 상기 바디와 다른 재료로 구성되고 상기 전극의 코팅되지 않은 중심 부분의 반경방향 외측에 배치되어 상기 전극의 적어도 일부 상에 코팅된 코팅을 포함하고, 상기 코팅은 상기 전극의 체적 전기 저항률보다 더 큰 체적 전기 저항률을 가지고, 상기 코팅은 상기 전극의 제1 표면 및 상기 제1 표면의 반대편의 제2 표면 상에 배치되고, 그리고 상기 코팅은 내측 반경 및 외측 반경을 가짐 ―; 및
    에지 링을 포함하며,
    상기 에지 링은 최내측 표면, 외측 표면, 상부 표면, 및 상기 최내측 표면의 상부 단부 상의 베벨을 포함하고, 상기 베벨은 상기 최내측 표면과 상기 상부 표면 사이에서 연장되고,
    상기 코팅의 내측 반경은 상기 페디스털의 중심의 반경방향 외측에 그리고 상기 에지 링의 최내측 표면의 반경방향 내측에 정렬되고, 그리고 상기 코팅의 외측 반경은 상기 최내측 표면의 반경방향 외측으로 정렬되는,
    기판 프로세싱 챔버.
  16. 제15 항에 있어서,
    상기 에지 링을 갖는 상기 바디의 제1 부분은 제1 재료를 포함하고, 그리고 상기 지지 표면을 갖는 상기 바디의 제2 부분은 상기 제1 재료와 상이한 제2 재료를 포함하는,
    기판 프로세싱 챔버.
  17. 제15 항에 있어서,
    상기 베벨은 상기 에지 링의 최내측 표면과 상기 상부 표면 사이에서 일정 각도로 연장되는 경사진 프로파일을 포함하고, 그리고 상기 각도는 상기 지지 표면으로부터 상방향으로 그리고 수직으로 연장되는 제1 축과 상기 베벨의 상기 경사진 프로파일을 따라 연장되는 제2 축 사이에서 측정되는,
    기판 프로세싱 챔버.
  18. 제17 항에 있어서,
    상기 각도는 10도 내지 90도의 범위 내에 있는,
    기판 프로세싱 챔버.
  19. 제18 항에 있어서,
    상기 각도는 12도 내지 18도의 범위 내에 있는,
    기판 프로세싱 챔버.
  20. 제18 항에 있어서,
    상기 에지 링은 상기 페디스털과 통합되어 모놀리식인 바디를 형성하고, 상기 에지 링의 상기 상부 표면은 상기 지지 표면을 둘러싸도록 상기 지지 표면 주위에 배치되는,
    기판 프로세싱 챔버.
  21. 제15 항에 있어서,
    상기 에지 링의 체적 전기 저항률은 상기 페디스털의 체적 전기 저항률보다 더 작은,
    기판 프로세싱 챔버.
  22. 반도체 제조에 사용하는데 적합한 기판 프로세싱 챔버에서의 배치를 위한 페디스털로서,
    바디 ― 상기 바디는 지지 표면 및 상기 지지 표면으로부터 상방향으로 돌출되는 단차 표면을 포함하고, 상기 단차 표면은 상기 지지 표면으로부터 상방향으로 연장되는 최내측 표면을 가지고, 상기 단차 표면은 상기 지지 표면을 둘러싸도록 상기 지지 표면 주위에 배치되고, 그리고 상기 단차 표면은, 에지 링이 상기 바디와 모놀리식으로 통합되도록, 상기 에지 링을 정의함 ―;
    상기 지지 표면 아래의 깊이로 상기 바디에 배치된 복수의 전극들; 및
    상기 바디에 배치된 하나 이상의 가열기들을 포함하며,
    상기 복수의 전극들 중 제1 전극은 코팅되지 않고 상기 바디와 접촉하고, 상기 복수의 전극들 중 제2 전극은 상기 제1 전극 아래의 제2 깊이에 배치되고, 상기 제2 전극은, 상기 바디와 다른 재료로 구성되고 그리고 제1 전극의 원위 단부의 반경방향 외측에 배치된 코팅을 가지고, 상기 코팅은 상기 제2 전극의 체적 전기 저항률보다 더 큰 체적 전기 저항률을 가지고, 상기 코팅은 상기 제2 전극의 제1 표면 및 상기 제1 표면의 반대편의 상기 제2 전극의 제2 표면 상에 배치되고, 상기 코팅은:
    상기 바디의 중심의 반경방향 외측에 그리고 상기 최내측 표면의 반경방향 내측에 정렬된 내측 반경, 및
    상기 최내측 표면의 반경방향 외측에 정렬된 외측 반경을 가지는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  23. 제22 항에 있어서,
    상기 에지 링은 상기 최내측 표면의 상부 단부 상의 베벨을 포함하는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  24. 제23항에 있어서,
    상기 에지 링은 상기 지지 표면의 체적 전기 저항률과 상이한 체적 전기 저항률을 갖는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  25. 제24 항에 있어서,
    상기 에지 링의 체적 전기 저항률은 상기 지지 표면의 체적 전기 저항률보다 더 작은,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  26. 제23 항에 있어서,
    상기 베벨은 상기 최내측 표면과 상기 단차 표면 사이에서 연장되는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  27. 제22 항에 있어서,
    상기 코팅은 내화성 산화물 또는 중합체 중 하나 이상으로 형성되는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  28. 제22 항에 있어서,
    상기 코팅의 내측 반경은 100 mm 내지 140 mm인,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  29. 반도체 제조에 사용하는데 적합한 기판 프로세싱 챔버에서의 배치를 위한 페디스털로서,
    지지 표면을 포함하는 바디 ― 상기 지지 표면은 기판을 지지하도록 구성된 내측 영역 및 에지 링을 지지하도록 구성된 외측 영역을 포함하고, 상기 외측 영역은 상기 내측 영역의 외측으로 배치됨 ―;
    상기 지지 표면 아래의 제1 깊이로 상기 바디에 배치된 제1 전극 ― 상기 제1 전극은 코팅되지 않고 상기 바디와 접촉함 ―; 및
    상기 지지 표면 아래의 제2 깊이로 상기 바디에 배치된 제2 전극을 포함하며,
    상기 제2 깊이는 상기 제1 깊이보다 더 크고, 상기 제2 전극은, 상기 바디와 다른 재료로 구성되고 그리고 상기 제1 전극의 원위 단부의 반경방향 외측에 배치된 코팅을 가지고, 상기 코팅은 상기 제2 전극의 체적 전기 저항률보다 더 큰 체적 전기 저항률을 가지고, 상기 코팅은 상기 제2 전극의 제1 표면 및 상기 제1 표면의 반대편의 상기 제2 전극의 제2 표면 상에 배치되고, 상기 코팅은:
    상기 바디의 중심의 반경방향 외측에 그리고 상기 지지 표면의 외측 영역의 반경방향 내측에 정렬된 내측 반경, 및
    상기 지지 표면의 외측 영역 아래에 정렬된 외측 반경을 가지는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  30. 제29 항에 있어서,
    상기 제2 깊이는 1.25 mm 내지 7 mm의 범위 내에 있는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  31. 제29 항에 있어서,
    상기 제2 깊이는 상기 제1 깊이보다 1 mm 더 큰,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  32. 제29항에 있어서,
    상기 코팅은 스킨 코팅, 표면 케미스트리 개질, 전기도금, 에칭, 산화, 진공-기반 금속 증착, 플라스틱 코팅, 또는 산 침지 중 하나 이상을 사용하여 상기 제2 전극 상에 코팅되는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  33. 제29 항에 있어서,
    상기 제2 전극은 상기 지지 표면의 외측 영역의 반경방향 내측에 정렬되는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  34. 제33항에 있어서,
    상기 제2 전극은 상기 지지 표면의 외측 영역 아래에 정렬되는,
    기판 프로세싱 챔버에서의 배치를 위한 페디스털.
  35. 반도체 제조에 사용하기에 적합한 페디스털 바디로서,
    지지 표면; 및
    상기 지지 표면 아래의 깊이로 배치된 복수의 전극들을 포함하며,
    상기 복수의 전극들 중 제1 전극은 코팅되지 않고 상기 페디스털 바디와 접촉하고, 상기 복수의 전극들 중 제2 전극은, 상기 페디스털 바디와 다른 재료로 구성되고 그리고 상기 제1 전극의 반경방향 외측에 배치된 코팅을 가지고,
    상기 코팅은 상기 제2 전극의 체적 전기 저항률보다 더 큰 체적 전기 저항률을 가지고, 상기 코팅은 상기 제2 전극의 제1 표면 및 상기 제1 표면의 반대편의 상기 제2 전극의 의 제2 표면 상에 배치되고,
    상기 코팅은 내측 반경 및 외측 반경을 가지고, 상기 코팅의 내측 반경은 상기 페디스털 바디의 중심의 반경방향 외측에 정렬되는,
    페디스털 바디.
  36. 제35 항에 있어서,
    에지 링을 더 포함하고,
    상기 에지 링은 최내측 표면, 외측 표면, 상부 표면, 및 상기 최내측 표면의 상부 단부 상의 베벨을 포함하고, 상기 베벨은 상기 최내측 표면과 상기 상부 표면 사이에서 연장되고,
    상기 베벨은 상기 에지 링의 최내측 표면과 상기 상부 표면 사이에서 일정 각도로 연장되는 경사진 프로파일을 포함하고, 그리고 상기 각도는 상기 지지 표면으로부터 상방향으로 그리고 수직으로 연장되는 제1 축과 상기 베벨의 상기 경사진 프로파일을 따라 연장되는 제2 축 사이에서 측정되는,
    페디스털 바디.
  37. 제36 항에 있어서,
    상기 각도는 10도 내지 90도의 범위 내에 있는,
    페디스털 바디.
  38. 제37 항에 있어서,
    상기 각도는 12도 내지 18도의 범위 내에 있는,
    페디스털 바디.
  39. 제37 항에 있어서,
    상기 에지 링은 상기 페디스털 바디와 통합되어 모놀리식인 바디를 형성하고, 상기 에지 링의 상기 상부 표면은 상기 지지 표면을 둘러싸도록 상기 지지 표면 주위에 배치되는,
    페디스털 바디.
  40. 제36 항에 있어서,
    상기 에지 링의 체적 전기 저항률은 상기 페디스털 바디의 체적 전기 저항률보다 더 작은,
    페디스털 바디.
  41. 제36 항에 있어서,
    상기 에지 링을 갖는 상기 페디스털 바디의 제1 부분은 제1 재료를 포함하고, 그리고 상기 지지 표면을 갖는 상기 페디스털 바디의 제2 부분은 상기 제1 재료와 상이한 제2 재료를 포함하는,
    페디스털 바디.
KR1020217017723A 2019-01-15 2019-12-16 기판 프로세싱 챔버들을 위한 페디스털 Active KR102851908B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962792746P 2019-01-15 2019-01-15
US62/792,746 2019-01-15
PCT/US2019/066551 WO2020149972A1 (en) 2019-01-15 2019-12-16 Pedestal for substrate processing chambers

Publications (2)

Publication Number Publication Date
KR20210104696A KR20210104696A (ko) 2021-08-25
KR102851908B1 true KR102851908B1 (ko) 2025-08-27

Family

ID=71516045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217017723A Active KR102851908B1 (ko) 2019-01-15 2019-12-16 기판 프로세싱 챔버들을 위한 페디스털

Country Status (6)

Country Link
US (2) US11584994B2 (ko)
JP (2) JP7493516B2 (ko)
KR (1) KR102851908B1 (ko)
CN (3) CN111434799B (ko)
TW (2) TWI880910B (ko)
WO (1) WO2020149972A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7541005B2 (ja) 2018-12-03 2024-08-27 アプライド マテリアルズ インコーポレイテッド チャックとアーク放電に関する性能が改良された静電チャック設計
KR102851908B1 (ko) 2019-01-15 2025-08-27 어플라이드 머티어리얼스, 인코포레이티드 기판 프로세싱 챔버들을 위한 페디스털
DE102021103245A1 (de) * 2021-02-11 2022-08-11 Aixtron Se CVD-Reaktor mit einem in einer Vorlaufzone ansteigenden Prozesskammerboden

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030071260A1 (en) * 2001-10-17 2003-04-17 Sumitomo Osaka Cement Co., Ltd. Susceptor with built-in electrode and manufacturing method therefor
US20030180459A1 (en) * 1997-03-27 2003-09-25 Applied Materials, Inc. Technique for improving chucking reproducibility
US20170358431A1 (en) * 2016-06-13 2017-12-14 Applied Materials, Inc. Systems and methods for controlling a voltage waveform at a substrate during plasma processing

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235438U (ko) * 1988-08-29 1990-03-07
US6108189A (en) * 1996-04-26 2000-08-22 Applied Materials, Inc. Electrostatic chuck having improved gas conduits
US5846332A (en) * 1996-07-12 1998-12-08 Applied Materials, Inc. Thermally floating pedestal collar in a chemical vapor deposition chamber
US6189482B1 (en) 1997-02-12 2001-02-20 Applied Materials, Inc. High temperature, high flow rate chemical vapor deposition apparatus and related methods
US5897752A (en) 1997-05-20 1999-04-27 Applied Materials, Inc. Wafer bias ring in a sustained self-sputtering reactor
US6363882B1 (en) * 1999-12-30 2002-04-02 Lam Research Corporation Lower electrode design for higher uniformity
US6461435B1 (en) 2000-06-22 2002-10-08 Applied Materials, Inc. Showerhead with reduced contact area
JP4559595B2 (ja) * 2000-07-17 2010-10-06 東京エレクトロン株式会社 被処理体の載置装置及びプラズマ処理装置
JP4686867B2 (ja) 2001-02-20 2011-05-25 東京エレクトロン株式会社 プラズマ処理装置
US6656838B2 (en) 2001-03-16 2003-12-02 Hitachi, Ltd. Process for producing semiconductor and apparatus for production
JP3972710B2 (ja) 2002-03-28 2007-09-05 信越半導体株式会社 サセプタ、エピタキシャルウェーハの製造装置および製造方法
US20040112544A1 (en) * 2002-12-16 2004-06-17 Hongwen Yan Magnetic mirror for preventing wafer edge damage during dry etching
JP4547182B2 (ja) 2003-04-24 2010-09-22 東京エレクトロン株式会社 プラズマ処理装置
JP2004327761A (ja) 2003-04-25 2004-11-18 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長用サセプタ
US7024105B2 (en) 2003-10-10 2006-04-04 Applied Materials Inc. Substrate heater assembly
JP4666473B2 (ja) 2005-05-12 2011-04-06 大日本スクリーン製造株式会社 基板熱処理装置
US8475625B2 (en) * 2006-05-03 2013-07-02 Applied Materials, Inc. Apparatus for etching high aspect ratio features
KR100794308B1 (ko) 2006-05-03 2008-01-11 삼성전자주식회사 반도체 플라즈마 장치
US20070266945A1 (en) 2006-05-16 2007-11-22 Asm Japan K.K. Plasma cvd apparatus equipped with plasma blocking insulation plate
US20080041312A1 (en) * 2006-08-10 2008-02-21 Shoichiro Matsuyama Stage for plasma processing apparatus, and plasma processing apparatus
US20080179288A1 (en) 2007-01-30 2008-07-31 Collins Kenneth S Process for wafer backside polymer removal and wafer front side scavenger plasma
JP2008198739A (ja) 2007-02-09 2008-08-28 Tokyo Electron Ltd 載置台構造、これを用いた処理装置及びこの装置の使用方法
US7837827B2 (en) * 2007-06-28 2010-11-23 Lam Research Corporation Edge ring arrangements for substrate processing
JP5142914B2 (ja) * 2008-09-25 2013-02-13 東京エレクトロン株式会社 載置台及びプラズマ処理装置
JP5657262B2 (ja) * 2009-03-27 2015-01-21 東京エレクトロン株式会社 プラズマ処理装置
DE202010014805U1 (de) * 2009-11-02 2011-02-17 Lam Research Corporation (Delaware Corporation) Heissrandring mit geneigter oberer Oberfläche
DE202010015933U1 (de) * 2009-12-01 2011-03-31 Lam Research Corp.(N.D.Ges.D.Staates Delaware), Fremont Eine Randringanordnung für Plasmaätzkammern
US8274017B2 (en) 2009-12-18 2012-09-25 Applied Materials, Inc. Multifunctional heater/chiller pedestal for wide range wafer temperature control
US20120164834A1 (en) * 2010-12-22 2012-06-28 Kevin Jennings Variable-Density Plasma Processing of Semiconductor Substrates
US10276410B2 (en) 2011-11-25 2019-04-30 Nhk Spring Co., Ltd. Substrate support device
US8941969B2 (en) 2012-12-21 2015-01-27 Applied Materials, Inc. Single-body electrostatic chuck
KR20140004724U (ko) * 2013-02-12 2014-08-20 어플라이드 머티어리얼스, 인코포레이티드 실리콘 기판들의 프로세스를 위한 고성능 및 긴 수명의 에지 링
US10068791B2 (en) 2013-03-08 2018-09-04 Semiconductor Components Industries, Llc Wafer susceptor for forming a semiconductor device and method therefor
US10804081B2 (en) * 2013-12-20 2020-10-13 Lam Research Corporation Edge ring dimensioned to extend lifetime of elastomer seal in a plasma processing chamber
WO2016036497A1 (en) 2014-09-05 2016-03-10 Applied Materials, Inc. Upper dome for epi chamber
US20170250099A1 (en) * 2014-10-14 2017-08-31 Evatec Ag Film stress uniformity control by rf coupling and wafer mount with adapted rf coupling
US10782214B2 (en) 2015-03-03 2020-09-22 King Abdullah University Of Science And Technology Methods of analyzing carbon nanostructures, methods of preparation of analytes from carbon nanostructures, and systems for analyzing carbon nanostructures
KR102380156B1 (ko) * 2015-06-30 2022-03-29 삼성디스플레이 주식회사 플라즈마 화학 기상 증착 장치
US10950477B2 (en) 2015-08-07 2021-03-16 Applied Materials, Inc. Ceramic heater and esc with enhanced wafer edge performance
JP2019504481A (ja) 2015-12-07 2019-02-14 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 静電チャックを使用した基板の固定と開放のための方法及び装置
US20170353994A1 (en) 2016-06-06 2017-12-07 Applied Materials, Inc. Self-centering pedestal heater
US10655224B2 (en) 2016-12-20 2020-05-19 Lam Research Corporation Conical wafer centering and holding device for semiconductor processing
JP2020516770A (ja) * 2017-04-07 2020-06-11 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板端部上のプラズマ密度制御
JP7541005B2 (ja) 2018-12-03 2024-08-27 アプライド マテリアルズ インコーポレイテッド チャックとアーク放電に関する性能が改良された静電チャック設計
KR102851908B1 (ko) 2019-01-15 2025-08-27 어플라이드 머티어리얼스, 인코포레이티드 기판 프로세싱 챔버들을 위한 페디스털
US20200234928A1 (en) 2019-01-17 2020-07-23 Applied Materials, Inc. Semiconductor plasma processing equipment with wafer edge plasma sheath tuning ability
WO2020149936A1 (en) 2019-01-18 2020-07-23 Applied Materials, Inc. Heated pedestal design for improved heat transfer and temperature uniformity

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030180459A1 (en) * 1997-03-27 2003-09-25 Applied Materials, Inc. Technique for improving chucking reproducibility
US20030071260A1 (en) * 2001-10-17 2003-04-17 Sumitomo Osaka Cement Co., Ltd. Susceptor with built-in electrode and manufacturing method therefor
US20170358431A1 (en) * 2016-06-13 2017-12-14 Applied Materials, Inc. Systems and methods for controlling a voltage waveform at a substrate during plasma processing

Also Published As

Publication number Publication date
CN111434799A (zh) 2020-07-21
CN212199413U (zh) 2020-12-22
JP2024102072A (ja) 2024-07-30
US20200224310A1 (en) 2020-07-16
US12000048B2 (en) 2024-06-04
JP7493516B2 (ja) 2024-05-31
US20230203659A1 (en) 2023-06-29
KR20210104696A (ko) 2021-08-25
TW202530467A (zh) 2025-08-01
JP2022523630A (ja) 2022-04-26
US11584994B2 (en) 2023-02-21
WO2020149972A1 (en) 2020-07-23
TWI880910B (zh) 2025-04-21
CN111434799B (zh) 2023-12-29
CN117702090A (zh) 2024-03-15
TW202035783A (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
TWI831061B (zh) 高溫雙極靜電卡盤
US8988848B2 (en) Extended and independent RF powered cathode substrate for extreme edge tunability
US12000048B2 (en) Pedestal for substrate processing chambers
CN1252792C (zh) 电极组件
JP7382329B2 (ja) 基板支持体のためのプロセスキット
CN101242702A (zh) 具有采用vhf源的离子分布均匀性控制器的等离子体反应器
US20170162422A1 (en) Amalgamated cover ring
US20240249924A1 (en) Bipolar electrostatic chuck electrode designs
CN116490964A (zh) 用于半导体加工的高热量损失加热器与静电卡盘
TWI867253B (zh) 具有雙極靜電卡緊以限制直流放電的基板支撐組件
US11499231B2 (en) Lid stack for high frequency processing
US20230071494A1 (en) Conductive Member for Cleaning Focus Ring of a Plasma Processing Apparatus
TW202427537A (zh) 用於基板支撐件的處理套組

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601