KR102700289B1 - analog signal input device - Google Patents

analog signal input device Download PDF

Info

Publication number
KR102700289B1
KR102700289B1 KR1020247013827A KR20247013827A KR102700289B1 KR 102700289 B1 KR102700289 B1 KR 102700289B1 KR 1020247013827 A KR1020247013827 A KR 1020247013827A KR 20247013827 A KR20247013827 A KR 20247013827A KR 102700289 B1 KR102700289 B1 KR 102700289B1
Authority
KR
South Korea
Prior art keywords
analog signal
pulse transformer
reset
signal
input device
Prior art date
Application number
KR1020247013827A
Other languages
Korean (ko)
Other versions
KR20240060850A (en
Inventor
준 니시지마
요시히로 아케보시
다카시 구와하라
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20240060850A publication Critical patent/KR20240060850A/en
Application granted granted Critical
Publication of KR102700289B1 publication Critical patent/KR102700289B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017509Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

아날로그 신호 입력 장치(1)는, 외부로부터 입력된 아날로그 신호(W1)를 절연하는 제 1 펄스 트랜스(3)와, 제 1 펄스 트랜스(3)의 1차 측에 접속되는 제 1 스위치 소자(5)와, 제 1 펄스 트랜스(3)의 2차 측에 있어서 당해 제 1 펄스 트랜스(3)와 병렬로 접속되고, 서로 직렬로 접속된 저항 소자(61) 및 제 2 스위치 소자(62)를 갖는 리셋 회로(6)와, 제 1 스위치 소자(5)에 대하여, 당해 제 1 스위치 소자(5)를 ON/OFF 제어하기 위한 드라이브 신호(W2)를 출력하고, 제 2 스위치 소자(62)에 대하여, 당해 제 2 스위치 소자(62)를 ON/OFF 제어하기 위한 리셋 신호(W4)를 출력하는 제어 회로(11)를 구비하고, 제어 회로(11)는, 제 1 스위치 소자(5)를 OFF로 할 때에, 제 2 스위치 소자(62)를 ON으로 한다An analog signal input device (1) comprises a first pulse transformer (3) for insulating an analog signal (W1) input from the outside, a first switching element (5) connected to the primary side of the first pulse transformer (3), a reset circuit (6) connected in parallel with the first pulse transformer (3) on the secondary side of the first pulse transformer (3) and having a resistance element (61) and a second switching element (62) connected in series with each other, and a control circuit (11) for outputting a drive signal (W2) for ON/OFF control of the first switching element (5) to the first switching element (5) and for outputting a reset signal (W4) for ON/OFF control of the second switching element (62) to the second switching element (62), and when the first switching element (5) is turned OFF, the control circuit (11) turns ON the second switching element (62).

Description

아날로그 신호 입력 장치analog signal input device

본 개시는, 아날로그 신호 입력 장치에 관한 것이다.The present disclosure relates to an analog signal input device.

아날로그 신호 입력 장치는, 산업 용도의 제어 감시 기기 등에서 사용되는 일이 많다. 이 아날로그 신호 입력 장치는, 예컨대, 온도 센서 등의 기기로부터 출력된 아날로그 신호를, 높은 정밀도로 AD 변환기에 입력한다. 이때, 아날로그 신호를 AD 변환하기 위해서는, 절연이 필요하게 된다. 아날로그 신호 입력 장치에 있어서는, 일반적으로 엄격한 설치 환경에서 사용되는 것을 상정하여, 대지(어스) 등을 통한 그라운드 루프에 기인하는 장애를 피하기 위해, 입력부와 내부 회로의 사이에, 절연의 조치가 이루어지고 있다.Analog signal input devices are often used in industrial control and monitoring equipment. These analog signal input devices input analog signals output from devices such as temperature sensors with high precision into an AD converter. At this time, in order to convert analog signals to AD, insulation is necessary. In analog signal input devices, it is generally assumed that they will be used in a strict installation environment, and in order to avoid failures caused by ground loops through the ground, etc., insulation measures are taken between the input section and the internal circuit.

그래서, 아날로그 신호를 수신할 때, 트랜스 소자를 절연 수단으로서 이용한 절연 방식을, 아날로그 신호 입력 장치에 채용하는 것이 제안되어 있다. 특허문헌 1에는, 절연 방식을 채용한 아날로그 신호 입력 장치가 개시되어 있다.Therefore, when receiving an analog signal, it is proposed to adopt an insulation method using a transformer element as an insulation means in an analog signal input device. Patent document 1 discloses an analog signal input device that adopts an insulation method.

특허문헌 1: 일본 특허 공개 2013-145509호 공보Patent Document 1: Japanese Patent Publication No. 2013-145509

특허문헌 1에 개시된 아날로그 신호 입력 장치는, 펄스 트랜스의 2차 측에, 파형 정형 회로를 구비하고 있다. 이 파형 정형 회로는, 펄스 트랜스의 자성 코어를 소자(消磁)시키는 것이다. 그렇지만, 그 파형 정형 회로는, 아날로그 신호를 AD 변환기에 출력할 때에, 항상 전기적으로 접속된 상태로 되어 있기 때문에, 그 파형 정형 회로로부터 출력된 아날로그 신호의 파형에는, 왜곡이 발생하기 쉽다. 이와 같이, 아날로그 신호의 파형에 왜곡이 발생하면, AD 변환기에 의한 아날로그 신호의 센싱 정밀도가 저하할 우려가 있다.The analog signal input device disclosed in Patent Document 1 has a waveform shaping circuit on the secondary side of a pulse transformer. This waveform shaping circuit demagnetizes the magnetic core of the pulse transformer. However, since the waveform shaping circuit is always electrically connected when outputting an analog signal to an AD converter, distortion easily occurs in the waveform of the analog signal output from the waveform shaping circuit. In this way, if distortion occurs in the waveform of the analog signal, there is a concern that the sensing precision of the analog signal by the AD converter may deteriorate.

본 개시는, 상기와 같은 과제를 해결하기 위해 이루어진 것이고, 아날로그 신호의 왜곡을 억제할 수 있는 아날로그 신호 입력 장치를 제공하는 것을 목적으로 하고 있다.The present disclosure was made to solve the above problems, and has as its purpose the provision of an analog signal input device capable of suppressing distortion of an analog signal.

본 개시에 따른 아날로그 신호 입력 장치는, 외부로부터 입력된 아날로그 신호를, 절연을 통해서 AD 변환기에 입력하는 아날로그 신호 입력 장치로서, 아날로그 신호를 절연하는 펄스 트랜스와, 일단으로부터 아날로그 신호가 입력되고, 타단이 펄스 트랜스의 1차 측에 접속되는 제 1 스위치 소자와, 펄스 트랜스의 2차 측에 있어서 당해 펄스 트랜스와 병렬로 접속되고, 서로 직렬로 접속된 저항 소자 및 제 2 스위치 소자를 갖는 리셋 회로와, 제 1 스위치 소자에 대하여, 당해 제 1 스위치 소자를 ON/OFF 제어하기 위한 드라이브 신호를 출력하고, 제 2 스위치 소자에 대하여, 당해 제 2 스위치 소자를 ON/OFF 제어하기 위한 리셋 신호를 출력하는 제어 회로를 구비하고, 제어 회로는, 제 1 스위치 소자를 OFF로 할 때에, 제 2 스위치 소자를 ON으로 함으로써, 펄스 트랜스의 2차 측에 있어서 발생한 리셋 전류를, 저항 소자에 흐르게 하고, 제 2 스위치 소자는, AD 변환기에 아날로그 신호가 입력되는 타이밍 이외에 도통하는 것이다.An analog signal input device according to the present disclosure is an analog signal input device that inputs an analog signal input from the outside to an AD converter through insulation, the device comprising: a pulse transformer that insulates the analog signal; a first switching element from which an analog signal is input at one end and the other end is connected to the primary side of the pulse transformer; a reset circuit that is connected in parallel with the pulse transformer on the secondary side of the pulse transformer and has a resistance element and a second switching element that are connected in series with each other; and a control circuit that outputs a drive signal for controlling ON/OFF of the first switching element to the first switching element and a reset signal for controlling ON/OFF of the second switching element to the second switching element, wherein the control circuit turns ON the second switching element when the first switching element is turned OFF, thereby causing a reset current generated on the secondary side of the pulse transformer to flow to the resistance element, and the second switching element is conductive other than at a timing when the analog signal is input to the AD converter.

본 개시에 따르면, 아날로그 신호의 왜곡을 억제할 수 있다. 이 결과, 본 개시에 따른 아날로그 신호 입력 장치는, 아날로그 신호를 높은 정밀도로 센싱할 수 있다.According to the present disclosure, distortion of an analog signal can be suppressed. As a result, the analog signal input device according to the present disclosure can sense an analog signal with high precision.

도 1은 실시의 형태 1에 따른 아날로그 신호 입력 장치의 구성을 나타내는 회로 구성도이다.
도 2는 실시의 형태 1에 따른 아날로그 신호 입력 장치에 있어서의 각 부의 동작 파형을 나타내는 타이밍 차트이다.
도 3(a)는 제 1 펄스 트랜스의 구동 상태를 나타내는 회로 구성도이다. 도 3(b)는 제 1 펄스 트랜스의 구동 상태에 있어서의 각 부의 동작 파형을 나타내는 타이밍 차트이다.
도 4(a)는 제 1 펄스 트랜스의 리셋 상태를 나타내는 회로 구성도이다. 도 4(b)는 제 1 펄스 트랜스의 리셋 상태에 있어서의 각 부의 동작 파형을 나타내는 타이밍 차트이다.
도 5는 실시의 형태 2에 따른 아날로그 신호 입력 장치의 구성을 나타내는 회로 구성도이다.
도 6은 종래의 아날로그 신호 입력 장치를 나타내는 회로 구성도이다.
도 7은 종래의 리셋 회로를 나타내는 회로 구성도이다.
Fig. 1 is a circuit diagram showing the configuration of an analog signal input device according to embodiment 1.
Fig. 2 is a timing chart showing the operation waveforms of each part in the analog signal input device according to embodiment 1.
Fig. 3(a) is a circuit configuration diagram showing the driving state of the first pulse transformer. Fig. 3(b) is a timing chart showing the operating waveforms of each part in the driving state of the first pulse transformer.
Fig. 4(a) is a circuit diagram showing the reset state of the first pulse transformer. Fig. 4(b) is a timing chart showing the operation waveforms of each part in the reset state of the first pulse transformer.
Fig. 5 is a circuit diagram showing the configuration of an analog signal input device according to embodiment 2.
Figure 6 is a circuit diagram showing a conventional analog signal input device.
Figure 7 is a circuit diagram showing a conventional reset circuit.

이하, 본 개시를 보다 상세하게 설명하기 위해, 본 개시를 실시하기 위한 형태에 대하여, 첨부된 도면에 따라서 설명한다.Hereinafter, in order to explain the present disclosure in more detail, a form for implementing the present disclosure will be described according to the attached drawings.

실시의 형태 1.Implementation form 1.

실시의 형태 1에 따른 아날로그 신호 입력 장치(1)에 대하여, 도 1 내지 도 4, 도 6, 도 7을 이용하여 설명한다.An analog signal input device (1) according to embodiment 1 will be described using FIGS. 1 to 4, FIG. 6, and FIG. 7.

우선 먼저, 트랜스 절연 방식을 이용한 아날로그 신호 입력 장치의 동작 개요에 대하여, 특허문헌 1에 개시된 기술을 예로 들어 설명한다.First, an overview of the operation of an analog signal input device using a transformer insulation method will be explained using the technology disclosed in Patent Document 1 as an example.

센서 소자로부터 출력된 아날로그 신호는, 스위치 소자 및 펄스 트랜스를 거쳐서, 최종적으로 AD 변환기에 전달된다. 센서 소자는, 예컨대, 온도 센서를 상정하고 있다. 이때, 센서 소자로부터 출력되는 아날로그 신호가 매우 저주파수 신호(실질적으로 직류 신호)인 경우, 당해 아날로그 신호가 저주파수 신호인 채라면, 트랜스를 통한 절연 전송을 할 수 없거나, 또는, 펄스 트랜스를 극단적으로 크게 할 필요가 있다. 그래서, 특허문헌 1에 개시된 기술에 있어서는, 아날로그 신호를 과도 펄스 파형의 형상으로 하는(변조하는) 것에 의해, 소형의 펄스 트랜스를 이용하여, 아날로그 신호의 절연 전송을 행하고 있다.The analog signal output from the sensor element is finally transmitted to the AD converter through the switching element and the pulse transformer. The sensor element is assumed to be, for example, a temperature sensor. At this time, if the analog signal output from the sensor element is a very low-frequency signal (substantially a DC signal), insulation transmission via the transformer is not possible if the analog signal remains a low-frequency signal, or the pulse transformer needs to be made extremely large. Therefore, in the technology disclosed in Patent Document 1, insulation transmission of the analog signal is performed using a small pulse transformer by forming (modulating) the analog signal into a transient pulse waveform.

도 1은 실시의 형태 1에 따른 아날로그 신호 입력 장치(1)의 구성을 나타내는 회로 구성도이다. 이 아날로그 신호 입력 장치(1)는, 입력 단자(1a, 1b)를 갖고 있다. 이 입력 단자(1a, 1b)에는, 1개 이상의 센서 소자(2)가 케이블 등을 통해서 접속되어 있다.Fig. 1 is a circuit diagram showing the configuration of an analog signal input device (1) according to Embodiment 1. This analog signal input device (1) has input terminals (1a, 1b). One or more sensor elements (2) are connected to the input terminals (1a, 1b) via a cable or the like.

아날로그 신호 입력 장치(1)는, 제 1 펄스 트랜스(3), 제 2 펄스 트랜스(4), 제 1 스위치 소자(5), 리셋 회로(6), 앰프 소자(7), 멀티플렉서(8), 버퍼 소자(9a, 9b), AD 변환기(10), 및, 제어 회로(11)를 구비하고 있다. 이 아날로그 신호 입력 장치(1)는, 트랜스 절연 방식을 채용한 것이다.An analog signal input device (1) comprises a first pulse transformer (3), a second pulse transformer (4), a first switch element (5), a reset circuit (6), an amplifier element (7), a multiplexer (8), a buffer element (9a, 9b), an AD converter (10), and a control circuit (11). This analog signal input device (1) adopts a transformer insulation method.

이와 같은, 아날로그 신호 입력 장치(1)는, 센서 소자(2)로부터 출력된 아날로그 신호(센서 소자 신호) W1을, 절연을 통해서, AD 변환기(10)에 정밀하게 입력하는 장치이다. 또한, 아날로그 신호 입력 장치(1)는, 입력 채널의 수(아날로그 채널의 수)에 따른 수의 회로를 갖고 있다. 도 1은 입력 채널의 수가 8개인(Ch1~Ch8) 예를 나타내고 있다.An analog signal input device (1) of this type is a device that precisely inputs an analog signal (sensor element signal) W1 output from a sensor element (2) to an AD converter (10) through insulation. In addition, the analog signal input device (1) has a number of circuits according to the number of input channels (the number of analog channels). Fig. 1 shows an example in which the number of input channels is 8 (Ch1 to Ch8).

제 1 펄스 트랜스(3)는, 센서 소자(2)로부터 입력된 아날로그 신호 W1을 절연하는 것이다. 또, 제 1 펄스 트랜스(3)는, 펄스 트랜스를 구성하는 것이다.The first pulse transformer (3) is to insulate the analog signal W1 input from the sensor element (2). In addition, the first pulse transformer (3) constitutes a pulse transformer.

제 2 펄스 트랜스(4)는, 후술하는 제 1 스위치 소자(5)를 제어하는 것이다.The second pulse transformer (4) controls the first switching element (5) described later.

제 1 스위치 소자(5)는, 제 1 펄스 트랜스(3)의 1차 측(절연 측)에 접속되어 있다. 이 제 1 스위치 소자(5)는, 아날로그 신호 W1을 제 1 펄스 트랜스(3)에 인가하는 것이다. 또한, 제 1 스위치 소자(5)에는, 제 2 펄스 트랜스(4)로부터 드라이브 신호 W2가 입력될 수 있게 되어 있다. 드라이브 신호 W2는, 제 1 스위치 소자(5)를 ON/OFF(개폐) 제어하기 위한 신호이다.The first switching element (5) is connected to the primary side (insulation side) of the first pulse transformer (3). The first switching element (5) applies an analog signal W1 to the first pulse transformer (3). In addition, the first switching element (5) can receive a drive signal W2 from the second pulse transformer (4). The drive signal W2 is a signal for controlling the ON/OFF (opening and closing) of the first switching element (5).

리셋 회로(6)는, 제 1 펄스 트랜스(3)의 2차 측(내부 회로 측)에 있어서, 당해 제 1 펄스 트랜스(3)와 병렬로 접속되어 있다. 이 리셋 회로(6)는, 제 1 펄스 트랜스(3)를 구성하는 자성 코어를 소자하는 것이다. 다시 말해서, 리셋 회로(6)는, 제 1 펄스 트랜스(3)에 흐르는 여자 전류 W6(도 3 참조)을 리셋하는 것이다.The reset circuit (6) is connected in parallel with the first pulse transformer (3) on the secondary side (internal circuit side) of the first pulse transformer (3). This reset circuit (6) demagnetizes the magnetic core constituting the first pulse transformer (3). In other words, the reset circuit (6) resets the excitation current W6 (see Fig. 3) flowing in the first pulse transformer (3).

또한, 리셋 회로(6)는, 서로 직렬로 접속된 저항 소자(61) 및 제 2 스위치 소자(62)를 갖고 있다. 구체적으로는, 저항 소자(61)와 제 2 스위치 소자(62)는, 제 1 펄스 트랜스(3)로부터의 신호 라인에 대하여, 직렬로 접속되어 있다. 그리고, 제 2 스위치 소자(62)에는, 리셋 신호 W4가 입력될 수 있게 되어 있다. 리셋 신호 W4는, 제 2 스위치 소자(62)를 ON/OFF(개폐) 제어하기 위한 신호이다.In addition, the reset circuit (6) has a resistance element (61) and a second switch element (62) that are connected in series with each other. Specifically, the resistance element (61) and the second switch element (62) are connected in series with respect to a signal line from the first pulse transformer (3). Then, a reset signal W4 can be input to the second switch element (62). The reset signal W4 is a signal for controlling ON/OFF (opening/closing) of the second switch element (62).

앰프 소자(7)는, 리셋 회로(6)의 후단에 접속되어 있다. 이 앰프 소자(7)는, 제 1 펄스 트랜스(3)로부터 출력된 아날로그 신호 W1을 증폭시키는 것이다.The amplifier element (7) is connected to the rear end of the reset circuit (6). This amplifier element (7) amplifies the analog signal W1 output from the first pulse transformer (3).

멀티플렉서(8)는, 복수의 입력 채널 중, 어느 1개의 채널을 선택하는 것이다. 이 멀티플렉서(8)는, 후술하는 제어 회로(11)에 의해 제어된다.A multiplexer (8) selects one channel among multiple input channels. This multiplexer (8) is controlled by a control circuit (11) described later.

AD 변환기(10)는, 멀티플렉서(8)의 후단에 접속되어 있다. 이 AD 변환기(10)는, 멀티플렉서(8)로부터 출력된 아날로그 신호 W1을, 디지털 신호로 변환한다. 또한, AD 변환기(10)는, 변환한 디지털 신호를 제어 회로(11)에 출력한다. 또, 도 1에 있어서는, 멀티플렉서(8)로부터 출력되는 아날로그 신호 W1을, AD 변환 입력 신호 W3으로 나타내고 있다.The AD converter (10) is connected to the rear end of the multiplexer (8). This AD converter (10) converts the analog signal W1 output from the multiplexer (8) into a digital signal. In addition, the AD converter (10) outputs the converted digital signal to the control circuit (11). In addition, in Fig. 1, the analog signal W1 output from the multiplexer (8) is represented as an AD conversion input signal W3.

제어 회로(11)는, 처리부(111), 타이밍 제어부(112), 및, Ch 선택부(113)를 갖고 있다.The control circuit (11) has a processing unit (111), a timing control unit (112), and a Ch selection unit (113).

처리부(111)는, AD 변환기(10)로부터 출력된 디지털 신호를 처리하는 것이다. 또한, 처리부(111)는, 처리 결과를 타이밍 제어부(112) 및 Ch 선택부(113)에 출력한다.The processing unit (111) processes the digital signal output from the AD converter (10). In addition, the processing unit (111) outputs the processing result to the timing control unit (112) and the Ch selection unit (113).

타이밍 제어부(112)는, 처리부(111)에 의해 처리된 디지털 신호에 기초하여, 샘플 신호 W8, 드라이브 신호 W2, 및, 리셋 신호 W4를 출력하는 것이다.The timing control unit (112) outputs a sample signal W8, a drive signal W2, and a reset signal W4 based on the digital signal processed by the processing unit (111).

샘플 신호 W8은, AD 변환기(10)가 AD 변환 입력 신호 W3을 샘플링하기 위한 신호이다. 이 샘플 신호 W8은, 타이밍 제어부(112)에 의해, AD 변환기(10)에 출력된다. 드라이브 신호 W2는, 타이밍 제어부(112)에 의해, 버퍼 소자(9a), 멀티플렉서(8), 및, 제 2 펄스 트랜스(4)를 거쳐서, 제 1 펄스 트랜스(3)에 출력된다. 리셋 신호 W4는, 타이밍 제어부(112)에 의해, 버퍼 소자(9b) 및 멀티플렉서(8)를 거쳐서, 리셋 회로(6)에 출력된다.The sample signal W8 is a signal for the AD converter (10) to sample the AD conversion input signal W3. This sample signal W8 is output to the AD converter (10) by the timing control unit (112). The drive signal W2 is output to the first pulse transformer (3) by the timing control unit (112) through the buffer element (9a), the multiplexer (8), and the second pulse transformer (4). The reset signal W4 is output to the reset circuit (6) by the timing control unit (112) through the buffer element (9b) and the multiplexer (8).

여기서, 제어 회로(11)가, 제 1 스위치 소자(5)를 ON/OFF 제어하기 위해서는, 드라이브 신호 W2를 절연할 필요가 있다. 이 때문에, 아날로그 신호 입력 장치(1)는, 제 2 펄스 트랜스(4)를 구비하고 있다. 도 1에 나타내는 바와 같이, 아날로그 신호 입력 장치(1)에 있어서의 제 1 펄스 트랜스(3) 및 제 2 펄스 트랜스(4)의 1차 측은, 트랜지스터를 이용한 제 1 스위치 소자(5)만으로 구성되어 있다.Here, in order for the control circuit (11) to control the ON/OFF of the first switching element (5), it is necessary to insulate the drive signal W2. For this reason, the analog signal input device (1) is equipped with a second pulse transformer (4). As shown in Fig. 1, the primary sides of the first pulse transformer (3) and the second pulse transformer (4) in the analog signal input device (1) are composed only of the first switching element (5) using a transistor.

이것에 비하여, 도 6은 종래의 아날로그 신호 입력 장치(1B)를 나타내는 회로 구성도이다. 이 도 6에 나타내는 종래의 아날로그 신호 입력 장치(1B)는, 포토커플러 절연 방식을 채용하는 것이다. 종래의 아날로그 신호 입력 장치(1B)는, 앰프 소자(7), 멀티플렉서(8), 버퍼 소자(9a, 9b), AD 변환기(10), 제어 회로(11), 포토커플러(12), 및, 절연 전원 회로(13)를 구비하고 있다. 아날로그 신호 입력 장치(1B)에 있어서의 1차 측에는, AD 변환기(10) 및 절연 전원 회로(13)가 배치되어 있다.In comparison, Fig. 6 is a circuit configuration diagram showing a conventional analog signal input device (1B). The conventional analog signal input device (1B) shown in this Fig. 6 adopts a photocoupler insulation method. The conventional analog signal input device (1B) has an amplifier element (7), a multiplexer (8), a buffer element (9a, 9b), an AD converter (10), a control circuit (11), a photocoupler (12), and an insulated power circuit (13). On the primary side of the analog signal input device (1B), an AD converter (10) and an insulated power circuit (13) are arranged.

따라서, 도 1 및 도 6에 나타내는 바와 같이, 트랜스 절연 방식의 아날로그 신호 입력 장치(1)의 회로 구성과, 포토커플러 절연 방식의 아날로그 신호 입력 장치(1B)의 회로 구성을 대비하면, 아날로그 신호 입력 장치(1)는, 아날로그 신호 입력 장치(1B)에 비하여, 부품의 수 및 제조 비용의 면에서 유리하다.Therefore, as shown in FIG. 1 and FIG. 6, when comparing the circuit configuration of the analog signal input device (1) of the transformer insulation method and the circuit configuration of the analog signal input device (1B) of the photocoupler insulation method, the analog signal input device (1) is advantageous in terms of the number of parts and manufacturing cost compared to the analog signal input device (1B).

또한, 제어 회로(11)는, 제 1 펄스 트랜스(3)를 구동시킨 직후에, 당해 제 1 펄스 트랜스(3)의 자성 코어의 소자가 필요하게 되는 타이밍에만, 리셋 회로(6)가 기능하도록, 제 2 스위치 소자(62)를 제어한다.In addition, the control circuit (11) controls the second switch element (62) so that the reset circuit (6) functions only at the timing when the element of the magnetic core of the first pulse transformer (3) is required immediately after driving the first pulse transformer (3).

다음으로, 아날로그 신호 입력 장치(1)의 동작에 대하여, 도 2를 이용하여 설명한다.Next, the operation of the analog signal input device (1) will be explained using Fig. 2.

도 2는 실시의 형태 1에 따른 아날로그 신호 입력 장치(1)의 각 부에 있어서의 동작 파형을 나타내는 타이밍 차트이다. 도 2의 세로축은, 입력 단자(1a, 1b)에 입력된 아날로그 신호 W1, 타이밍 제어부(112)로부터 출력된 드라이브 신호 W2, AD 변환기(10)에 입력되는 AD 변환 입력 신호 W3, 및, 타이밍 제어부(112)로부터 출력된 리셋 신호 W4를 나타내고 있다. 또한, 도 2의 가로축은, 시간 경과를 나타내고 있다.Fig. 2 is a timing chart showing the operation waveforms in each part of the analog signal input device (1) according to Embodiment 1. The vertical axis of Fig. 2 represents the analog signal W1 input to the input terminal (1a, 1b), the drive signal W2 output from the timing control unit (112), the AD conversion input signal W3 input to the AD converter (10), and the reset signal W4 output from the timing control unit (112). In addition, the horizontal axis of Fig. 2 represents the passage of time.

아날로그 신호 W1은, 센서 소자(2)로부터의 출력 신호이고, 시간의 경과와 함께, 완만하게 변화하고 있다.The analog signal W1 is an output signal from the sensor element (2) and changes gradually over time.

드라이브 신호 W2는, 버퍼 소자(9a), 멀티플렉서(8), 및, 제 2 펄스 트랜스(4)를 거쳐서, 제 1 스위치 소자(5)를 ON 또는 OFF로 한다. 즉, 드라이브 신호 W2가 고전위가 되는 기간은, 제 1 펄스 트랜스(3)가 구동하는 기간이 된다. 그 기간에 있어서는, 아날로그 신호 W1의 진폭에 대응한 전압이, 제 1 펄스 트랜스(3)의 2차 측으로 전달된다. 또한, 드라이브 신호 W2가 저전위가 되는 기간은, 제 1 펄스 트랜스(3)가 리셋되는 기간이 된다.The drive signal W2 turns the first switch element (5) ON or OFF via the buffer element (9a), the multiplexer (8), and the second pulse transformer (4). That is, the period during which the drive signal W2 becomes high potential becomes a period during which the first pulse transformer (3) is driven. During that period, a voltage corresponding to the amplitude of the analog signal W1 is transmitted to the secondary side of the first pulse transformer (3). In addition, the period during which the drive signal W2 becomes low potential becomes a period during which the first pulse transformer (3) is reset.

AD 변환 입력 신호 W3의 파형은, 제 1 펄스 트랜스(3)의 2차 측에서 관측된다. AD 변환 입력 신호 W3은, 드라이브 신호 W2가 고전위가 되는 기간에 있어서, 아날로그 신호 W1의 진폭에 대응한 값이 된다. 이때, AD 변환 입력 신호 W3의 진폭은, AD 변환기(10)에 의해 샘플링된다. 또한, AD 변환 입력 신호 W3에는, 리셋 신호 W4가 고전위가 되는 시각에 있어서, 백스윙이 발생한다. 이 백스윙은, 제 1 펄스 트랜스(3)의 여자 전류 W6(도 3 참조)의 잔류로서 발생하는 리셋 전류 W7(도 4 참조)에 기인하는 것이다. 리셋 회로(6)는, 그 백스윙의 과대 진폭 및 장기 진동을 억제하기 위해 마련되어 있다.The waveform of the AD conversion input signal W3 is observed on the secondary side of the first pulse transformer (3). The AD conversion input signal W3 becomes a value corresponding to the amplitude of the analog signal W1 during a period in which the drive signal W2 becomes high potential. At this time, the amplitude of the AD conversion input signal W3 is sampled by the AD converter (10). In addition, a backswing occurs in the AD conversion input signal W3 during the time in which the reset signal W4 becomes high potential. This backswing is caused by a reset current W7 (see Fig. 4) that is generated as a residual of the excitation current W6 (see Fig. 3) of the first pulse transformer (3). The reset circuit (6) is provided to suppress excessive amplitude and long-term vibration of the backswing.

리셋 신호 W4는, 버퍼 소자(9b) 및 멀티플렉서(8)를 거쳐서, 리셋 회로(6)의 제 2 스위치 소자(62)를 ON 또는 OFF로 한다. 즉, 리셋 신호 W4가 고전위가 되는 기간은, 제 1 펄스 트랜스(3)의 자성 코어가 소자(리셋)되는 기간이 된다. 백스윙은, 그 제 1 펄스 트랜스(3)의 자성 코어가 소자되는 기간에 있어서, 리셋 회로(6)의 저항 소자(61)에 의한 전력 소비에 의해, 빠르게 감쇠 수축한다.The reset signal W4 turns the second switch element (62) of the reset circuit (6) ON or OFF via the buffer element (9b) and the multiplexer (8). That is, the period during which the reset signal W4 is at a high potential is the period during which the magnetic core of the first pulse transformer (3) is demagnetized (reset). The backswing is rapidly damped and contracted by power consumption by the resistance element (61) of the reset circuit (6) during the period during which the magnetic core of the first pulse transformer (3) is demagnetized.

다음으로, 제 1 펄스 트랜스(3)의 동작에 대하여, 도 3 및 도 4를 이용하여 상세하게 설명한다.Next, the operation of the first pulse transformer (3) will be described in detail using FIGS. 3 and 4.

도 3(a)는 제 1 펄스 트랜스(3)의 구동 상태를 나타내는 회로 구성도이다. 도 3(b)는 제 1 펄스 트랜스(3)의 구동 상태(구동 기간)에 있어서의 각 부의 동작 파형을 나타내는 타이밍 차트이다. 도 3(b)의 세로축은, 아날로그 신호 W1, 드라이브 신호 W2, AD 변환 입력 신호 W3, 및, 샘플 신호 W8, 및, 여자 전류 W6을 나타내고 있다. 도 3(b)의 가로축은, 시간의 경과를 나타내고 있다.Fig. 3(a) is a circuit configuration diagram showing the driving state of the first pulse transformer (3). Fig. 3(b) is a timing chart showing the operating waveforms of each part in the driving state (driving period) of the first pulse transformer (3). The vertical axis of Fig. 3(b) represents the analog signal W1, the drive signal W2, the AD conversion input signal W3, the sample signal W8, and the exciting current W6. The horizontal axis of Fig. 3(b) represents the passage of time.

도 3에 나타내는 바와 같이, 제 1 펄스 트랜스(3)에는, 아날로그 신호 W1이 일정한 값으로 입력되고 있다. 또한, 제 1 펄스 트랜스(3)의 구동 기간에 있어서는, 제 1 스위치 소자(5)는, 드라이브 신호 W2를 도통시키는 ON 상태로 되어 있다. 한편, 제 2 스위치 소자(62)는, 리셋 신호 W4를 차단하는 OFF 상태로 되어 있다.As shown in Fig. 3, an analog signal W1 is input as a constant value to the first pulse transformer (3). In addition, during the driving period of the first pulse transformer (3), the first switch element (5) is in an ON state for conducting the drive signal W2. On the other hand, the second switch element (62) is in an OFF state for blocking the reset signal W4.

제 1 스위치 소자(5)에 대하여 드라이브 신호 W2가 도통하면, 제 1 펄스 트랜스(3)의 1차 측에는, 여자 전류 W6이 흐른다. 제 1 펄스 트랜스(3)의 구동 기간(제 1 스위치 소자(5)의 도통 기간)에 있어서는, 여자 전류 W6은, 패러데이(전자 유도)의 법칙에 따라서 선형적으로 증가하고, 당해 여자 전류 W6의 총합은, Idr이 된다.When the drive signal W2 is conducted to the first switching element (5), an exciting current W6 flows to the primary side of the first pulse transformer (3). During the driving period of the first pulse transformer (3) (the conducting period of the first switching element (5)), the exciting current W6 increases linearly according to Faraday's law (electromagnetic induction), and the sum of the exciting currents W6 becomes Idr.

또한, 제 1 펄스 트랜스(3)의 구동 기간에 있어서는, 당해 제 1 펄스 트랜스(3)의 2차 측에는, 아날로그 신호 W1에 대응한 AD 변환 입력 신호 W3이 발생한다. 이 AD 변환 입력 신호 W3의 전위는, Vin에서 일정하게 된다. 또한, 샘플 신호 W8에 의한 샘플 기간은, AD 변환 입력 신호 W3의 도통 기간 이내로 되어 있다.In addition, during the driving period of the first pulse transformer (3), an AD conversion input signal W3 corresponding to the analog signal W1 is generated on the secondary side of the first pulse transformer (3). The potential of this AD conversion input signal W3 becomes constant at Vin. In addition, the sample period by the sample signal W8 is set within the conduction period of the AD conversion input signal W3.

도 4(a)는 제 1 펄스 트랜스(3)의 리셋 상태를 나타내는 회로 구성도이다. 도 4(b)는 제 1 펄스 트랜스(3)의 리셋 상태(리셋 기간)에 있어서의 각 부의 동작 파형을 나타내는 타이밍 차트이다. 도 4(b)의 세로축은, 아날로그 신호 W1, 리셋 신호 W4, AD 변환 입력 신호 W3, 및, 리셋 전류 W7을 나타내고 있다. 도 4(b)의 가로축은, 시간의 경과를 나타내고 있다.Fig. 4(a) is a circuit configuration diagram showing the reset state of the first pulse transformer (3). Fig. 4(b) is a timing chart showing the operation waveforms of each part in the reset state (reset period) of the first pulse transformer (3). The vertical axis of Fig. 4(b) represents the analog signal W1, the reset signal W4, the AD conversion input signal W3, and the reset current W7. The horizontal axis of Fig. 4(b) represents the passage of time.

제 1 펄스 트랜스(3)를 구성하는 자성 코어의 포화 또는 편자(偏磁)를 방지하기 위해서는, 리셋 신호 W4에 의한 리셋 기간에 있어서, 자성 코어를 소자시킬 필요가 있다.In order to prevent saturation or demagnetization of the magnetic core constituting the first pulse transformer (3), it is necessary to demagnetize the magnetic core during the reset period by the reset signal W4.

도 4에 나타내는 바와 같이, 제 1 펄스 트랜스(3)에는, 아날로그 신호 W1이 일정한 값으로 입력되고 있다. 또한, 제 1 펄스 트랜스(3)의 리셋 기간에 있어서는, 제 1 스위치 소자(5)는, 드라이브 신호 W2를 차단하는 OFF 상태로 되어 있다. 한편, 제 2 스위치 소자(62)는, 리셋 신호 W4를 도통시키는 ON 상태로 되어 있다.As shown in Fig. 4, an analog signal W1 is input as a constant value to the first pulse transformer (3). In addition, during the reset period of the first pulse transformer (3), the first switch element (5) is in an OFF state that blocks the drive signal W2. On the other hand, the second switch element (62) is in an ON state that conducts the reset signal W4.

제 2 스위치 소자(62)에 대하여 리셋 신호 W4가 도통하면, 제 1 펄스 트랜스(3)의 2차 측에는, 리셋 전류 W7이 흐른다. 제 1 펄스 트랜스(3)의 리셋 기간에 있어서의 제 2 스위치 소자(62)의 도통 기간에 있어서는, 리셋 전류 W7의 총합은, Irst가 된다. 이때, 리셋 전류 W7이 리셋 회로(6)의 저항 소자(61)에 흐르는 것에 의해, 당해 리셋 전류 W7에는, 전력 소비가 발생한다. 이 때문에, AD 변환 입력 신호 W3의 백스윙은, 빠르게 수렴된다.When the reset signal W4 is conducted to the second switching element (62), a reset current W7 flows to the secondary side of the first pulse transformer (3). During the conduction period of the second switching element (62) in the reset period of the first pulse transformer (3), the sum of the reset currents W7 becomes Irst. At this time, power consumption occurs in the reset current W7 because the reset current W7 flows to the resistance element (61) of the reset circuit (6). For this reason, the backswing of the AD conversion input signal W3 converges quickly.

즉, 리셋 회로(6)는, 저항 소자(61) 및 제 2 스위치 소자(62)를 갖고 있고, 리셋 기간에서만, 저항 소자(61)에 리셋 전류 W7이 흐른다. 이 때문에, 제 1 펄스 트랜스(3)는, 당해 제 1 펄스 트랜스(3)의 구동 기간에 있어서, 저항 소자(61)에 의한 전력 소비의 영향을 받는 일이 없다. 이 결과, AD 변환기(10)가 AD 변환 입력 신호 W3에 대하여 샘플링하는 경우, 당해 AD 변환기(10)는, AD 변환 입력 신호 W3의 파형에 대하여, 왜곡을 억제할 수 있고, AD 변환 입력 신호 W3을 높은 정밀도로 센싱할 수 있다.That is, the reset circuit (6) has a resistance element (61) and a second switch element (62), and the reset current W7 flows through the resistance element (61) only during the reset period. For this reason, the first pulse transformer (3) is not affected by power consumption by the resistance element (61) during the driving period of the first pulse transformer (3). As a result, when the AD converter (10) samples the AD conversion input signal W3, the AD converter (10) can suppress distortion of the waveform of the AD conversion input signal W3 and sense the AD conversion input signal W3 with high precision.

또, 아날로그 신호 입력 장치(1)에 있어서는, 제 1 펄스 트랜스(3)의 2차 측에, 리셋 회로(6)를 배치시키고 있기 때문에, 제 2 스위치 소자(62)를 제어하는 리셋 회로(6)에 대하여, 절연 소자를 마련할 필요는 없다.In addition, in the analog signal input device (1), since the reset circuit (6) is arranged on the secondary side of the first pulse transformer (3), there is no need to provide an insulating element for the reset circuit (6) that controls the second switch element (62).

여기서, 도 7은 종래의 리셋 회로(6B)를 나타내는 회로 구성도이다. 이 종래의 리셋 회로(6B)는, 제 1 스위치 소자(5)로부터의 신호 라인에 대하여, 저항 소자(61), 및, 다이오드 등의 정류 소자(64)를 직렬로 접속하는 것이다. 이것에 비하여, 리셋 회로(6)는, 종래의 리셋 회로(6B)가 구비하는, 정류 소자(64)를 갖고 있지 않기 때문에, 만일, 아날로그 신호 W1이 다이오드의 순방향 강하 전압보다 미소 진폭이었다고 하더라도, 상기 리셋 기능을 발휘할 수 있다.Here, Fig. 7 is a circuit configuration diagram showing a conventional reset circuit (6B). This conventional reset circuit (6B) connects a resistance element (61) and a rectifying element (64) such as a diode in series with respect to a signal line from the first switch element (5). In contrast, since the reset circuit (6) does not have the rectifying element (64) that the conventional reset circuit (6B) has, even if the analog signal W1 has a microamplitude greater than the forward drop voltage of the diode, the reset function can be exerted.

이상, 실시의 형태 1에 따른 아날로그 신호 입력 장치(1)는, 외부로부터 입력된 아날로그 신호 W1을 절연하는 제 1 펄스 트랜스(3)와, 제 1 펄스 트랜스(3)의 1차 측에 접속되는 제 1 스위치 소자(5)와, 제 1 펄스 트랜스(3)의 2차 측에 있어서 당해 제 1 펄스 트랜스(3)와 병렬로 접속되고, 서로 직렬로 접속된 저항 소자(61) 및 제 2 스위치 소자(62)를 갖는 리셋 회로(6)와, 제 1 스위치 소자(5)에 대하여, 당해 제 1 스위치 소자(5)를 ON/OFF 제어하기 위한 드라이브 신호 W2를 출력하고, 제 2 스위치 소자(62)에 대하여, 당해 제 2 스위치 소자(62)를 ON/OFF 제어하기 위한 리셋 신호 W4를 출력하는 제어 회로(11)를 구비하고, 제어 회로(11)는, 제 1 스위치 소자(5)를 OFF로 할 때에, 제 2 스위치 소자(62)를 ON으로 한다. 이 때문에, 아날로그 신호 입력 장치(1)는, 아날로그 신호 W1(AD 변환 입력 신호 W3)의 왜곡을 억제할 수 있다. 이 결과, 아날로그 신호 입력 장치(1)는, 아날로그 신호 W1을 높은 정밀도로 센싱할 수 있다.Above, the analog signal input device (1) according to embodiment 1 comprises a first pulse transformer (3) for insulating an analog signal W1 input from the outside, a first switching element (5) connected to the primary side of the first pulse transformer (3), a reset circuit (6) connected in parallel with the first pulse transformer (3) on the secondary side of the first pulse transformer (3) and having a resistance element (61) and a second switching element (62) connected in series with each other, and a control circuit (11) for outputting a drive signal W2 for ON/OFF control of the first switching element (5) to the first switching element (5) and for outputting a reset signal W4 for ON/OFF control of the second switching element (62) to the second switching element (62), and the control circuit (11) turns the second switching element (62) ON when the first switching element (5) is turned OFF. For this reason, the analog signal input device (1) can suppress distortion of the analog signal W1 (AD conversion input signal W3). As a result, the analog signal input device (1) can sense the analog signal W1 with high precision.

실시의 형태 2.Implementation form 2.

실시의 형태 2에 따른 아날로그 신호 입력 장치(1A)에 대하여, 도 5를 이용하여 설명한다. 도 5는 실시의 형태 2에 따른 아날로그 신호 입력 장치(1A)의 구성을 나타내는 회로 구성도이다. 또, 상술한 실시의 형태에서 설명한 구성과 동일한 기능을 갖는 구성에 대해서는, 동일한 부호를 부여하고, 그 설명을 생략한다.An analog signal input device (1A) according to Embodiment 2 will be described using Fig. 5. Fig. 5 is a circuit configuration diagram showing the configuration of an analog signal input device (1A) according to Embodiment 2. In addition, configurations having the same function as those described in the above-described embodiment are given the same reference numerals and their descriptions are omitted.

실시의 형태 2에 따른 아날로그 신호 입력 장치(1A)는, 실시의 형태 1에 따른 아날로그 신호 입력 장치(1)의 리셋 회로(6) 대신에, 리셋 회로(6A)를 구비하고 있다.An analog signal input device (1A) according to embodiment 2 has a reset circuit (6A) instead of the reset circuit (6) of the analog signal input device (1) according to embodiment 1.

리셋 회로(6A)는, 제 1 펄스 트랜스(3)의 2차 측에 배치되어 있다. 이 리셋 회로(6A)는, 제 1 펄스 트랜스(3)를 구성하는 자성 코어를 소자하는 것이다. 또한, 리셋 회로(6A)는, 저항 소자(61), 제 2 스위치 소자(62), 및, 반전 버퍼 소자(63)를 갖고 있다. 저항 소자(61), 제 2 스위치 소자(62), 및, 반전 버퍼 소자(63)는, 제 1 펄스 트랜스(3)로부터의 신호 라인에 대하여, 직렬로 접속되어 있다.The reset circuit (6A) is arranged on the secondary side of the first pulse transformer (3). This reset circuit (6A) is configured to have a magnetic core constituting the first pulse transformer (3). In addition, the reset circuit (6A) has a resistance element (61), a second switch element (62), and an inverting buffer element (63). The resistance element (61), the second switch element (62), and the inverting buffer element (63) are connected in series to a signal line from the first pulse transformer (3).

제어 회로(11)의 타이밍 제어부(112)로부터 출력된 드라이브 신호 W2는, 버퍼 소자(9a), 멀티플렉서(8), 및, 제 2 펄스 트랜스(4)를 거쳐서, 제 1 스위치 소자(5)에 입력된다. 또한, 그 드라이브 신호 W2는, 버퍼 소자(9a), 멀티플렉서(8), 및, 반전 버퍼 소자(63)를 거쳐서, 제 2 스위치 소자(62)에 입력된다.The drive signal W2 output from the timing control unit (112) of the control circuit (11) is input to the first switch element (5) through the buffer element (9a), the multiplexer (8), and the second pulse transformer (4). In addition, the drive signal W2 is input to the second switch element (62) through the buffer element (9a), the multiplexer (8), and the inverting buffer element (63).

즉, 제 2 스위치 소자(62)를 ON/OFF 제어하는 리셋 신호 W4는, 반전 버퍼 소자(63)를 이용하여, 드라이브 신호 W2의 극성을 반전시키는 것에 의해 생성된다. 이 때문에, 타이밍 제어부(112)는, 리셋 신호 W4를 생성하기 위한 회로, 및, 그 리셋 신호 W4의 출력 타이밍을 조정하기 위한 회로를, 구비할 필요가 없다. 이 결과, 아날로그 신호 입력 장치(1A)는, 제어 회로(11)의 회로 구성을 간소하게 할 수 있다.That is, the reset signal W4 for controlling the ON/OFF of the second switch element (62) is generated by inverting the polarity of the drive signal W2 using the inverting buffer element (63). For this reason, the timing control unit (112) does not need to have a circuit for generating the reset signal W4 and a circuit for adjusting the output timing of the reset signal W4. As a result, the analog signal input device (1A) can simplify the circuit configuration of the control circuit (11).

이상, 실시의 형태 2에 따른 아날로그 신호 입력 장치(1A)에 있어서는, 리셋 회로(6A)는, 드라이브 신호 W2의 극성을 반전시킴으로써, 리셋 신호 W4를 생성하는 반전 버퍼 소자(63)를 갖는다. 이 때문에, 아날로그 신호 입력 장치(1A)는, 제어 회로(11)의 회로 구성을 간소하게 할 수 있다.Above, in the analog signal input device (1A) according to embodiment 2, the reset circuit (6A) has an inversion buffer element (63) that generates a reset signal W4 by inverting the polarity of the drive signal W2. For this reason, the analog signal input device (1A) can simplify the circuit configuration of the control circuit (11).

또, 본 개시는 그 개시의 범위 내에 있어서, 각 실시의 형태의 자유로운 조합, 혹은 각 실시의 형태의 임의의 구성 요소의 변형, 또는 각 실시의 형태에 있어서 임의의 구성 요소의 생략이 가능하다.In addition, the present disclosure allows for free combination of each embodiment, modification of any component of each embodiment, or omission of any component in each embodiment, within the scope of the disclosure.

(산업상 이용가능성)(Industrial applicability)

본 개시에 따른 아날로그 신호 입력 장치는, 드라이브 신호가 입력되는 제 1 스위치 소자를 OFF로 할 때에, 리셋 신호가 입력되는 제 2 스위치 소자를 ON으로 하는 것에 의해, 아날로그 신호의 왜곡을 억제할 수 있고, 아날로그 신호 입력 장치 등에 이용하기에 적합하다.An analog signal input device according to the present disclosure can suppress distortion of an analog signal by turning a second switch element, into which a reset signal is input, ON when a first switch element, into which a drive signal is input, is turned OFF, and is suitable for use in an analog signal input device, etc.

1, 1A, 1B: 아날로그 신호 입력 장치, 1a, 1b: 입력 단자, 2: 센서 소자, 3: 제 1 펄스 트랜스, 4: 제 2 펄스 트랜스, 5: 제 1 스위치 소자, 6, 6A, 6B: 리셋 회로, 61: 저항 소자, 62: 제 2 스위치 소자, 63: 반전 버퍼 소자, 64: 정류 소자, 7: 앰프 소자, 8: 멀티플렉서, 9a, 9b: 버퍼 소자, 10: AD 변환기, 11: 제어 회로, 111: 처리부, 112: 타이밍 제어부, 113: Ch 선택부, 12: 포토커플러, 13: 절연 전원 회로, W1: 아날로그 신호, W2: 드라이브 신호, W3: AD 변환 입력 신호, W4: 리셋 신호, W6: 여자 전류, W7: 리셋 전류, W8: 샘플 신호1, 1A, 1B: analog signal input device, 1a, 1b: input terminal, 2: sensor element, 3: first pulse transformer, 4: second pulse transformer, 5: first switch element, 6, 6A, 6B: reset circuit, 61: resistance element, 62: second switch element, 63: inverting buffer element, 64: rectifier element, 7: amplifier element, 8: multiplexer, 9a, 9b: buffer element, 10: AD converter, 11: control circuit, 111: processing unit, 112: timing control unit, 113: channel selection unit, 12: photocoupler, 13: isolated power circuit, W1: analog signal, W2: drive signal, W3: AD conversion input signal, W4: reset signal, W6: excitation current, W7: reset current, W8: sample signal

Claims (2)

외부로부터 입력된 아날로그 신호를, 절연을 통해서 AD 변환기에 입력하는 아날로그 신호 입력 장치로서,
상기 아날로그 신호를 절연하는 펄스 트랜스와,
일단으로부터 상기 아날로그 신호가 입력되고, 타단이 상기 펄스 트랜스의 1차 측에 접속되는 제 1 스위치 소자와,
상기 펄스 트랜스의 2차 측에 있어서 당해 펄스 트랜스와 병렬로 접속되고, 서로 직렬로 접속된 저항 소자 및 제 2 스위치 소자를 갖는 리셋 회로와,
상기 제 1 스위치 소자에 대하여, 당해 제 1 스위치 소자를 ON/OFF 제어하기 위한 드라이브 신호를 출력하고, 상기 제 2 스위치 소자에 대하여, 당해 제 2 스위치 소자를 ON/OFF 제어하기 위한 리셋 신호를 출력하는 제어 회로
를 구비하고,
상기 제어 회로는, 상기 제 1 스위치 소자를 OFF로 할 때에, 상기 제 2 스위치 소자를 ON으로 함으로써, 상기 펄스 트랜스의 2차 측에 있어서 발생한 리셋 전류를, 상기 저항 소자에 흐르게 하고,
상기 제 2 스위치 소자는, 상기 AD 변환기에 상기 아날로그 신호가 입력되는 타이밍 이외에 도통하는
것을 특징으로 하는 아날로그 신호 입력 장치.
An analog signal input device that inputs an analog signal input from the outside to an AD converter through insulation.
A pulse transformer that insulates the above analog signal,
A first switching element, from which the analog signal is input and the other end is connected to the primary side of the pulse transformer,
A reset circuit having a resistance element and a second switch element connected in parallel with the pulse transformer and connected in series with each other on the secondary side of the pulse transformer,
A control circuit that outputs a drive signal for controlling ON/OFF of the first switch element, and outputs a reset signal for controlling ON/OFF of the second switch element, for the first switch element.
Equipped with,
The above control circuit causes the reset current generated on the secondary side of the pulse transformer to flow to the resistance element by turning the second switch element ON when the first switch element is turned OFF.
The above second switching element is conductive other than the timing at which the analog signal is input to the AD converter.
An analog signal input device characterized by:
제 1 항에 있어서,
상기 리셋 회로는, 상기 드라이브 신호의 극성을 반전시킴으로써, 상기 리셋 신호를 생성하는 반전 버퍼 소자를 갖는 것을 특징으로 하는 아날로그 신호 입력 장치.
In paragraph 1,
An analog signal input device characterized in that the reset circuit has an inverting buffer element that generates the reset signal by inverting the polarity of the drive signal.
KR1020247013827A 2021-11-09 2021-11-09 analog signal input device KR102700289B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/041061 WO2023084557A1 (en) 2021-11-09 2021-11-09 Analog signal input device

Publications (2)

Publication Number Publication Date
KR20240060850A KR20240060850A (en) 2024-05-08
KR102700289B1 true KR102700289B1 (en) 2024-08-28

Family

ID=85503248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247013827A KR102700289B1 (en) 2021-11-09 2021-11-09 analog signal input device

Country Status (4)

Country Link
JP (1) JP7237246B1 (en)
KR (1) KR102700289B1 (en)
GB (1) GB2626100A (en)
WO (1) WO2023084557A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100164772A1 (en) 2007-05-29 2010-07-01 Mitsubishi Electric Corporation Analog input device
JP2011227615A (en) 2010-04-16 2011-11-10 Mitsubishi Electric Corp Analogue input device
JP2013145509A (en) 2012-01-16 2013-07-25 Mitsubishi Electric Corp Transformer-isolated analog input device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5124938A (en) * 1974-08-26 1976-02-28 Mitsubishi Electric Corp Nenshokino seigyosochi
JPS5651307B2 (en) * 1975-01-06 1981-12-04
JPS6050306B2 (en) * 1978-10-20 1985-11-07 株式会社山武 Analog input device diagnostic device
JPS55124938U (en) * 1979-02-22 1980-09-04
JPS58147233A (en) * 1982-02-26 1983-09-02 Yokogawa Hokushin Electric Corp Analog input device
JP2002044946A (en) * 2000-07-25 2002-02-08 Tdk Corp Switching power unit
CN101454980B (en) * 2006-05-26 2011-09-07 三菱电机株式会社 Analog insulation/multiplexer
JP2014082710A (en) * 2012-10-18 2014-05-08 Mitsubishi Electric Corp Analog input device and method for adjusting offset voltage of analog input device
JP6019379B1 (en) * 2016-03-11 2016-11-02 株式会社エム・システム技研 Pulse isolator using piezoelectric transformer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100164772A1 (en) 2007-05-29 2010-07-01 Mitsubishi Electric Corporation Analog input device
JP2011227615A (en) 2010-04-16 2011-11-10 Mitsubishi Electric Corp Analogue input device
JP2013145509A (en) 2012-01-16 2013-07-25 Mitsubishi Electric Corp Transformer-isolated analog input device

Also Published As

Publication number Publication date
JPWO2023084557A1 (en) 2023-05-19
WO2023084557A1 (en) 2023-05-19
JP7237246B1 (en) 2023-03-10
KR20240060850A (en) 2024-05-08
GB2626100A (en) 2024-07-10

Similar Documents

Publication Publication Date Title
JP5285602B2 (en) Driving signal generation method for synchronous rectifier switch of flyback converter
JP4640495B2 (en) Electrically isolated switching element drive device
JP6460231B2 (en) Power converter
JP6723175B2 (en) Gate drive device and gate drive method for power semiconductor
EP3734823A1 (en) Method and a device for suppressing magnetic bias
CN105099417A (en) Arrangement and method for a power semiconductor switch
US20130049815A1 (en) Method For Transmitting A Binary Signal Via A Transformer
KR102700289B1 (en) analog signal input device
CN110365216A (en) Current sampling circuit and full-bridge switching power supply circuit
CN104242608A (en) Power semiconductor module
KR101067180B1 (en) Analog input device
JP4651711B2 (en) Analog isolation multiplexer
US20200044649A1 (en) Device for controlling a transistor
CN112383297B (en) IGBT driver
CN204046559U (en) High-power IGBT driver
KR101970870B1 (en) Gate voltage control device
JP5858797B2 (en) Transformer isolated analog input device
JP5489835B2 (en) Analog input device
CN100426653C (en) Quick current-sensing device for motor control
JP2017118814A (en) Control system of power conversion device
JP2013172286A (en) Signal transmitter
JP4245478B2 (en) Device for measuring chopped current
JPH06112766A (en) Signal insulating device
JP4839725B2 (en) Electronic switch
Zhang et al. Digital Gate ICs for Driving and Sensing Power Devices to Achieve Low-Loss, Low-Noise, and Highly Reliable Power Electronic Systems

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant