JP5858797B2 - Transformer isolated analog input device - Google Patents

Transformer isolated analog input device Download PDF

Info

Publication number
JP5858797B2
JP5858797B2 JP2012006222A JP2012006222A JP5858797B2 JP 5858797 B2 JP5858797 B2 JP 5858797B2 JP 2012006222 A JP2012006222 A JP 2012006222A JP 2012006222 A JP2012006222 A JP 2012006222A JP 5858797 B2 JP5858797 B2 JP 5858797B2
Authority
JP
Japan
Prior art keywords
transformer
signal
inductor
input device
analog input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012006222A
Other languages
Japanese (ja)
Other versions
JP2013145509A (en
Inventor
慶洋 明星
慶洋 明星
大橋 英征
英征 大橋
浩主 野本
浩主 野本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012006222A priority Critical patent/JP5858797B2/en
Publication of JP2013145509A publication Critical patent/JP2013145509A/en
Application granted granted Critical
Publication of JP5858797B2 publication Critical patent/JP5858797B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、FA(Factory Automation)分野において、センサ等から出力されるアナログ信号を、絶縁トランスを介して収集するトランス絶縁アナログ入力装置に関する。   The present invention relates to a transformer-isolated analog input device that collects an analog signal output from a sensor or the like via an isolation transformer in the field of FA (Factory Automation).

FA分野で多用されるアナログ入力装置は、例えば、温度センサ等から出力されるアナログ信号を、AD変換器に対して高い精度で入力する機能を有する。一般に、アナログ入力装置は、グランドループに起因する障害を避けるため、絶縁が必要となる。この絶縁をとる手法としては、フォトカプラ絶縁とトランス絶縁が知られている。   An analog input device frequently used in the FA field has a function of inputting an analog signal output from a temperature sensor or the like to an AD converter with high accuracy. In general, an analog input device requires insulation in order to avoid a failure caused by a ground loop. Photocoupler insulation and transformer insulation are known as methods for this insulation.

フォトカプラ絶縁は、容易に回路を構成できるメリットがあるが、絶縁側にAD変換器や増幅素子が必要であり、回路規模が大きくなる。
その一方、トランス絶縁は、絶縁側を簡易的なパッシブ素子のみで構成できるため、回路の小型化および高密度化の面で有利である。
Photocoupler insulation has an advantage that a circuit can be easily configured, but an AD converter and an amplifying element are required on the insulation side, which increases the circuit scale.
On the other hand, the transformer insulation is advantageous in terms of miniaturization and high density of the circuit because the insulation side can be constituted only by simple passive elements.

例えば、下記特許文献1および下記特許文献2では、トランス素子を絶縁手段として用いたアナログ入力装置が記載されている。この先行事例に記載される方式の構成図を図6に、また、波形シーケンスを図7に示す。   For example, Patent Document 1 and Patent Document 2 below describe an analog input device using a transformer element as an insulating means. FIG. 6 shows a configuration diagram of the system described in the preceding case, and FIG. 7 shows a waveform sequence.

センサ3から出力されるアナログ信号は、トランス絶縁アナログ入力装置101のスイッチ6および信号トランス7を介してAD変換器12へ伝達される。
センサ3からのアナログ信号は、非常に低周波数信号(実質DC)となる場合があり、このままでは交流素子である信号トランス7を介した絶縁伝送ができない(またはトランスが極端に大きくなる)。
The analog signal output from the sensor 3 is transmitted to the AD converter 12 via the switch 6 and the signal transformer 7 of the transformer isolated analog input device 101.
The analog signal from the sensor 3 may be a very low frequency signal (substantially DC), and insulation transmission through the signal transformer 7 that is an AC element cannot be performed (or the transformer becomes extremely large).

そこで、制御回路113は、シーケンス手段1131を備え、アナログ信号を入力するタイミングで、制御パルスW2を発生する。制御パルスW2は、制御トランス8を介して絶縁伝送された後、スイッチ6をオン状態にして、センサ信号に対してスイッチイング処理を行う。
このように、スイッチ6のオン/オフ制御を行い、センサ3からの入力信号W1を過渡パルス波形の形状にすることにより、信号トランス7を介した絶縁伝送が可能となる。
Therefore, the control circuit 113 includes a sequence unit 113 1 and generates a control pulse W2 at the timing of inputting an analog signal. The control pulse W2 is insulated and transmitted through the control transformer 8, and then the switch 6 is turned on to perform a switching process on the sensor signal.
In this way, by performing on / off control of the switch 6 and making the input signal W1 from the sensor 3 have a transient pulse waveform shape, isolated transmission through the signal transformer 7 becomes possible.

信号トランス7から出力されたアナログ信号は、後段の増幅器10およびサンプル/ホールド回路11等を経由して、AD変換器12へ入力される。これらのアナログ信号を入力のための一連の回路は、入力誤差が例えば±0.1%と非常に高精度な仕様を満足できるように構成される必要がある。   The analog signal output from the signal transformer 7 is input to the AD converter 12 via the subsequent amplifier 10 and the sample / hold circuit 11. A series of circuits for inputting these analog signals needs to be configured so that an input error can satisfy a very high-precision specification, for example, ± 0.1%.

図7に示した波形シーケンスにおいて、信号トランス7の出力部で観測される入力信号W1は、スイッチング処理により過渡パルスの形状をしている。図7では、センサ電圧値の3つの例として、10V、5V、2Vの場合を示しており、過渡パルスの振幅は、それぞれのセンサ電圧値と対応している。   In the waveform sequence shown in FIG. 7, the input signal W1 observed at the output section of the signal transformer 7 has a shape of a transient pulse by switching processing. FIG. 7 shows the cases of 10 V, 5 V, and 2 V as three examples of sensor voltage values, and the amplitude of the transient pulse corresponds to each sensor voltage value.

特開平03−044507号公報Japanese Patent Laid-Open No. 03-044507 特公昭60−10449号公報Japanese Patent Publication No. 60-10449

従来のトランス絶縁アナログ入力装置は、以下のような課題があった。
スイッチ6のスイッチング処理に伴い、過渡パルス波形W1の振幅レベルにサグ(振幅劣化)が生じるという課題がある。
The conventional transformer-insulated analog input device has the following problems.
With the switching process of the switch 6, there is a problem that a sag (amplitude deterioration) occurs in the amplitude level of the transient pulse waveform W1.

従来のサグの様子を図7の入力誤差の波形に示す。入力誤差として、W1とVsの差分(W1−Vs)を拡大表示すると、センサ電圧Vsに応じてサグ(振幅劣化)が生じている。
一般に、信号トランスには、巻き線抵抗に代表される寄生インピーダンスが存在し、この寄生成分に伴う電圧降下が、サグの要因となる。
この信号トランスの寄生インピーダンスに伴うサグは、入力信号の精度劣化の要因となるため、±0.1%の入力精度仕様に対して大きな課題となる。
The state of the conventional sag is shown in the input error waveform of FIG. When the difference (W1−Vs) between W1 and Vs is enlarged and displayed as an input error, a sag (amplitude deterioration) occurs according to the sensor voltage Vs.
In general, a signal transformer has a parasitic impedance typified by a winding resistance, and a voltage drop caused by the parasitic component causes a sag.
The sag due to the parasitic impedance of the signal transformer becomes a cause of deterioration of the accuracy of the input signal, which is a big problem for the input accuracy specification of ± 0.1%.

本発明は、以上のような課題を解消するためになされたものであり、信号トランスの寄生インピーダンスに伴うサグを補償し、入力信号の精度劣化を抑制するトランス絶縁アナログ入力装置を得ることを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a transformer-isolated analog input device that compensates for sag due to parasitic impedance of a signal transformer and suppresses deterioration in accuracy of an input signal. And

本発明のトランス絶縁アナログ入力装置は、信号トランスの2次側に配置された波形整形回路を備え、波形整形回路は、信号ラインに直列接続されたインダクタと、インダクタの後段にシャント接続され、抵抗およびキャパシタからなるスナバ回路とにより構成されたものである。   The transformer-isolated analog input device of the present invention includes a waveform shaping circuit arranged on the secondary side of the signal transformer, and the waveform shaping circuit is connected in series with the signal line and shunt-connected to the subsequent stage of the inductor, and has a resistance. And a snubber circuit composed of a capacitor.

本発明によれば、波形整形回路のインダクタは、該インダクタに流れる電流変化に応じて逆起電力を発生する。ここで、インダクタに流れる電流および電流変化は、後段に配置されたスナバ回路に依存する。よって、インダクタおよびスナバ回路の素子値を適切に設定すれば、インダクタの両端に生じる逆起電力により、信号トランスの寄生インピーダンスに伴うサグを補償することができる。
このように、信号トランスの寄生インピーダンスに伴うサグを補償し、入力信号の精度劣化を抑制することができる効果がある。
According to the present invention, the inductor of the waveform shaping circuit generates a back electromotive force according to a change in current flowing through the inductor. Here, the current flowing through the inductor and the current change depend on the snubber circuit arranged in the subsequent stage. Therefore, if the element values of the inductor and the snubber circuit are appropriately set, the sag accompanying the parasitic impedance of the signal transformer can be compensated by the back electromotive force generated at both ends of the inductor.
Thus, there is an effect that the sag accompanying the parasitic impedance of the signal transformer can be compensated and the accuracy deterioration of the input signal can be suppressed.

本発明の実施の形態1によるトランス絶縁アナログ入力装置を示す構成図である。It is a block diagram which shows the transformer insulation analog input device by Embodiment 1 of this invention. 本発明の実施の形態1によるトランス絶縁アナログ入力装置の要部等価回路を示す回路図である。It is a circuit diagram which shows the principal part equivalent circuit of the transformer insulation analog input device by Embodiment 1 of this invention. 本発明の実施の形態1によるトランス絶縁アナログ入力装置の各部に流れる電流波形を示す波形図である。It is a wave form diagram which shows the current waveform which flows into each part of the transformer insulation analog input device by Embodiment 1 of this invention. 本発明の実施の形態1によるトランス絶縁アナログ入力装置の各部の波形を示す波形図である。It is a wave form diagram which shows the waveform of each part of the transformer insulation analog input device by Embodiment 1 of this invention. 本発明の実施の形態2によるトランス絶縁アナログ入力装置の要部等価回路を示す回路図である。It is a circuit diagram which shows the principal part equivalent circuit of the transformer insulation analog input device by Embodiment 2 of this invention. 従来のトランス絶縁アナログ入力装置を示す構成図である。It is a block diagram which shows the conventional transformer insulation analog input device. 従来のトランス絶縁アナログ入力装置の各部の波形を示す波形図である。It is a wave form diagram which shows the waveform of each part of the conventional transformer insulation analog input device.

実施の形態1.
図1は本発明の実施の形態1によるトランス絶縁アナログ入力装置を示す構成図である。
図において、トランス絶縁アナログ入力装置1は、入力端子21,22を備え、センサ3からのアナログ信号がケーブル4を介して入力される。
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a transformer-insulated analog input device according to Embodiment 1 of the present invention.
In the figure, a transformer-insulated analog input device 1 includes input terminals 2 1 and 2 2, and an analog signal from a sensor 3 is input via a cable 4.

トランス絶縁アナログ入力装置1において、キャパシタ5は、アナログ信号の高周波ノイズを除去する。
スイッチ6は、信号トランス7の1次側に配置され、制御トランス8を介して入力される制御パルスW2に応じて駆動される。
In the transformer-isolated analog input device 1, the capacitor 5 removes high-frequency noise from the analog signal.
The switch 6 is disposed on the primary side of the signal transformer 7 and is driven according to a control pulse W2 input via the control transformer 8.

波形整形回路9は、信号トランス7の2次側に配置され、信号ラインに直列接続されたインダクタ91と、インダクタ91の後段にシャント接続され、抵抗921およびキャパシタ922からなるスナバ回路92とにより構成される。
増幅器10は、アナログ信号を増幅する。
The waveform shaping circuit 9 is disposed on the secondary side of the signal transformer 7 and is a snubber circuit including an inductor 9 1 connected in series to the signal line and a shunt connected to a subsequent stage of the inductor 9 1 , and including a resistor 9 21 and a capacitor 9 22. 9 2 .
The amplifier 10 amplifies the analog signal.

サンプル/ホールド回路11は、スイッチ111と、アナログ信号の高周波ノイズを除去する抵抗112およびキャパシタ113とにより構成され、スイッチ111は、入力される制御パルスW3に応じて駆動される。
AD変換器12は、アナログ信号をデジタル信号に変換する。
The sample / hold circuit 11 includes a switch 11 1 , a resistor 11 2 that removes high-frequency noise from an analog signal, and a capacitor 11 3, and the switch 11 1 is driven according to an input control pulse W 3.
The AD converter 12 converts an analog signal into a digital signal.

制御回路13は、AD変換器12からのデジタル信号を入力する。
また、制御回路13のシーケンス手段131は、制御パルスW2を制御トランス8を介してスイッチ6に発生すると共に、制御パルスW3をサンプル/ホールド回路11のスイッチ111に発生する。
The control circuit 13 inputs the digital signal from the AD converter 12.
Further, the sequence means 13 1 of the control circuit 13 generates a control pulse W 2 to the switch 6 through the control transformer 8 and generates a control pulse W 3 to the switch 11 1 of the sample / hold circuit 11.

次に動作について説明する。
トランス絶縁アナログ入力装置1は、例えば、センサ3等の監視デバイスがケーブル4を介して接続される。ここで、センサ3からのアナログ信号を入力するにあたり、グラウンドループに伴う障害を避ける目的で、信号トランス7を介した絶縁伝送が必要となる。
Next, the operation will be described.
In the transformer-isolated analog input device 1, for example, a monitoring device such as a sensor 3 is connected via a cable 4. Here, when inputting an analog signal from the sensor 3, isolated transmission through the signal transformer 7 is necessary for the purpose of avoiding a failure associated with the ground loop.

このとき、センサ3からのアナログ信号は、場合によっては非常に低い周波数(実質DC)となることがあるため、交流素子である信号トランス7を介して絶縁伝送を行うためには、スイッチ6によるスイッチイング処理が必要となる。
センサ3からのアナログ信号Vsをスイッチイング処理することにより、過渡パルス波形W1にして信号トランス7を伝送する際の波形シーケンスを図4に示す。
At this time, since the analog signal from the sensor 3 may have a very low frequency (substantially DC) in some cases, the switch 6 is used to perform the isolated transmission via the signal transformer 7 that is an AC element. Switching processing is required.
FIG. 4 shows a waveform sequence when the signal transformer 7 is transmitted as a transient pulse waveform W1 by switching the analog signal Vs from the sensor 3.

従来の装置で課題となっていたサグ(振幅劣化)は、主に信号トランス7の巻き線抵抗等の寄生インピーダンスに起因する。
信号トランス7の等価回路を図2に示す。信号トランス7は、1次巻き線の寄生成分である第1の寄生インピーダンス71、2次巻き線の寄生成分である第2の寄生インピーダンス72、相互インダクタ73により、等価的に構成されるものとした。
信号トランス7のそれぞれの寄生インピーダンス71,72に、流れる電流に起因して、電圧降下が発生し、これがサグの要因となる。
The sag (amplitude deterioration) that has been a problem with conventional devices is mainly caused by parasitic impedance such as winding resistance of the signal transformer 7.
An equivalent circuit of the signal transformer 7 is shown in FIG. The signal transformer 7 is equivalently configured by a first parasitic impedance 7 1 that is a parasitic component of the primary winding, a second parasitic impedance 7 2 that is a parasitic component of the secondary winding, and a mutual inductor 7 3. It was supposed to be.
A voltage drop occurs in each of the parasitic impedances 7 1 and 7 2 of the signal transformer 7 due to the flowing current, and this causes a sag.

本実施の形態1では、従来のアナログ入力装置に対して、波形整形回路9を信号トランス7の後段に配置することにより、前記のサグの課題を解決する。
図1および図2に示したとおり、波形補償回路9は、信号ラインに直列接続されたインダクタ91と、その後段にシャント接続されたスナバ回路92から構成される。ここで、スナバ回路92は、抵抗921とキャパシタ922の直列接続からなる。
In the first embodiment, the problem of the sag is solved by arranging the waveform shaping circuit 9 in the subsequent stage of the signal transformer 7 with respect to the conventional analog input device.
As shown in FIGS. 1 and 2, the waveform compensation circuit 9 includes an inductor 9 1 connected in series to the signal line and a snubber circuit 9 2 shunt connected to the subsequent stage. Here, the snubber circuit 9 2 comprises a serial connection of a resistor 9 21 and the capacitor 9 22.

また、相互インダクタ73に流れる電流をI1、信号トランス7の2次側に流れる電流をI2とし、それぞれの電流波形を図3に示した。
相互インダクタ73に流れる励磁電流I1は、インダタンス値L1の逆数に比例した変化率で線形に増加する。一方、信号トランス7の2次側に流れる電流I2は、スナバ回路92の時定数に応じた曲線で低下する時間特性となる。
The current flowing through the mutual inductor 7 3 is I 1 , the current flowing through the secondary side of the signal transformer 7 is I 2 , and the respective current waveforms are shown in FIG.
The exciting current I 1 flowing through the mutual inductor 7 3 increases linearly at a rate of change proportional to the reciprocal of the inductance value L 1 . On the other hand, the current I 2 flowing through the secondary side of the signal transformer 7 is a time characteristic to decrease a curve corresponding to the time constant of the snubber circuit 9 2.

波形整形回路9を構成するインダクタ91には、スナバ回路92の時定数に応じた電流I2が流れるため、I2の時間変化に比例した逆起電力が生じる。電流I2の波形は時間と共に、減少する傾向にあるため、インダクタ91に生じる逆起電力は、信号波形を昇圧する方向となる。よって、インダクタ91の逆起電力は、信号トランス7のサグによる振幅劣化を補償し、入力誤差を改善させる。 Since the current I 2 corresponding to the time constant of the snubber circuit 9 2 flows through the inductor 9 1 constituting the waveform shaping circuit 9, a back electromotive force proportional to the time change of I 2 is generated. With current I 2 is the waveform time, since there is a tendency to decrease, back electromotive force generated in the inductor 9 1 is a direction to boost the signal waveform. Thus, the counter electromotive force of the inductor 9 1 compensates the amplitude deterioration due sag of the signal transformer 7, thereby improving the input error.

本実施の形態1における各部の波形を図4に示す。図4では、センサ電圧Vsの3つの例として、10V、5V、2Vの場合を示している。信号トランス7の出力として得られる入力信号W1は、過渡パルスの形状であり、その振幅は、それぞれのセンサ電圧値と対応している。   FIG. 4 shows waveforms at various parts in the first embodiment. In FIG. 4, the case of 10V, 5V, and 2V is shown as three examples of the sensor voltage Vs. An input signal W1 obtained as an output of the signal transformer 7 has a shape of a transient pulse, and its amplitude corresponds to each sensor voltage value.

インダクタ91の逆起電力によりサグが改善される様子を、図4の入力誤差の波形に示した。入力誤差として、W1とVsの差分(W1−Vs)を拡大表示すると、逆起電力に伴う振幅昇圧とサグがバランスし、誤差が補償されている様子が見て取れる。
AD変換器12へ信号を入力するにあたり、サンプル/ホールド回路11にて、前記の誤差がバランスしているタイミングで電圧監視(サンプル)するように、制御回路13のシーケンス手段131により、制御パルスW3を発生する。
The manner in which sag is improved by the counter electromotive force of the inductor 9 1, shown in the waveform of the input error of FIG. When the difference (W1−Vs) between W1 and Vs is enlarged and displayed as an input error, it can be seen that the amplitude boost and sag accompanying back electromotive force are balanced and the error is compensated.
When inputting a signal to the AD converter 12, the sample / hold circuit 11 controls the control pulse by the sequence means 13 1 of the control circuit 13 so that the voltage is monitored (sampled) at the timing when the error is balanced. W3 is generated.

以上のように、本実施の形態1によれば、波形整形回路9のインダクタ91は、インダクタ91に流れる電流変化に応じて逆起電力を発生する。ここで、インダクタ91に流れる電流および電流変化は、後段に配置されたスナバ回路92に依存する。よって、インダクタ91およびスナバ回路92の素子値を適切に設定すれば、インダクタ91の両端に生じる逆起電力により、信号トランス7の寄生インピーダンスに伴うサグを補償することができる。
このように、信号トランス7の寄生インピーダンスに伴うサグを補償し、入力信号の精度劣化を抑制することができる。
As described above, according to the first embodiment, the inductor 9 1 of the waveform shaping circuit 9 generates a back electromotive force in accordance with a change in the current flowing through the inductor 9 1 . Here, the current flowing through the inductor 9 1 and the current change depend on the snubber circuit 9 2 disposed in the subsequent stage. Therefore, if the element values of the inductor 9 1 and the snubber circuit 9 2 are set appropriately, the sag accompanying the parasitic impedance of the signal transformer 7 can be compensated by the back electromotive force generated at both ends of the inductor 9 1 .
In this way, it is possible to compensate for the sag associated with the parasitic impedance of the signal transformer 7 and to suppress deterioration in accuracy of the input signal.

また、制御回路13は、信号トランス7によるサグと波形整形回路9のインダクタ91の逆起電力による振幅昇圧とがバランスした時間に、サンプル/ホールド回路11にて、波形整形回路9の後段の信号ラインにおける電圧を監視するように制御するので、サグを補償するタイミングで電圧を読み取ることができ、アナログ信号の入力精度を大幅に向上させることができる。 Further, the control circuit 13, the time in which the amplitude boosting was balanced by the signal transformer 7 according to sag and the inductor 9 1 of the counter electromotive force of the waveform shaping circuit 9, at the sample / hold circuit 11, the subsequent waveform shaping circuit 9 Since the control is performed so as to monitor the voltage in the signal line, the voltage can be read at the timing of compensating the sag, and the input accuracy of the analog signal can be greatly improved.

実施の形態2.
図5は本発明の実施の形態2によるトランス絶縁アナログ入力装置の要部等価回路を示す回路図である。
図において、漏れインダクタ74は、信号トランス7の相互インダクタ73に寄与しないインダクタである。
本実施の形態2は、前記実施の形態1において、波形整形回路9を構成していたインダクタ91を削除し、代わりに、信号トランス7の漏れインダクタ74を利用して、サグを補償する構成である。
その他の構成については、前記実施の形態1に記載の構成と同一である。
Embodiment 2. FIG.
FIG. 5 is a circuit diagram showing an equivalent circuit of a main part of a transformer-insulated analog input device according to Embodiment 2 of the present invention.
In the figure, the leakage inductance 7 4 is a inductor that does not contribute to the mutual inductance 7 3 signal transformer 7.
Embodiment 2 In the first embodiment, remove the inductor 9 1 constituted the waveform shaping circuit 9, instead, by using the leakage inductance 7 4 signal transformer 7, to compensate for sag It is a configuration.
Other configurations are the same as those described in the first embodiment.

次に動作について説明する。
漏れインダクタ74は、本来、相互インダクタ73として寄与できない寄生インダクタンスの成分であるが、この寄生成分である漏れインダクタンス74に生じる逆起電力を積極的に活用し、サグによる振幅劣化を保障する。
Next, the operation will be described.
Leakage inductance 7 4 is originally a component of parasitic inductance can not contribute as a mutual inductor 7 3, a back electromotive force generated in the leakage inductance 7 4 is a parasitic component actively utilizing, guarantee the amplitude deterioration by sag To do.

以上のように、本実施の形態2によれば、波形整形回路9のインダクタ91として、信号トランス7の相互インダクタ73に寄与しない漏れインダクタ74を利用したので、前記実施の形態1の効果に加えて、逆起電力を発生させるためのインダクタ素子を、基板部品として実装する必要がなくなり、部品コストおよび部品面積を改善することができる。 As described above, according to the second embodiment, the leakage inductor 7 4 that does not contribute to the mutual inductor 7 3 of the signal transformer 7 is used as the inductor 9 1 of the waveform shaping circuit 9. In addition to the effect, it is not necessary to mount the inductor element for generating the counter electromotive force as a board component, and the component cost and the component area can be improved.

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。   In the present invention, within the scope of the invention, any combination of the embodiments, or any modification of any component in each embodiment, or omission of any component in each embodiment is possible. .

1,101 トランス絶縁アナログ入力装置、21,22 入力端子、3 センサ、4 ケーブル、5,922,113 キャパシタ、6,111 スイッチ、7 信号トランス、71 第1の寄生インピーダンス、72 第2の寄生インピーダンス、73 相互インダクタ、74 漏れインダクタ、8 制御トランス、9 波形整形回路、91 インダクタ、92 スナバ回路、921,112 抵抗、10 増幅器、11 サンプル/ホールド回路、12 AD変換器、13,113 制御回路、131,1131 シーケンス手段。 1 , 101 transformer isolated analog input device, 2 1 , 2 2 input terminal, 3 sensor, 4 cable, 5, 9 22 , 11 3 capacitor, 6, 11 1 switch, 7 signal transformer, 7 1 first parasitic impedance, 7 2nd parasitic impedance, 7 3 mutual inductor, 7 4 leakage inductor, 8 control transformer, 9 waveform shaping circuit, 9 1 inductor, 9 2 snubber circuit, 9 21 , 11 2 resistance, 10 amplifier, 11 sample / hold Circuit, 12 AD converter, 13, 113 control circuit, 13 1 , 113 1 sequence means.

Claims (3)

信号トランスの1次側に配置されたスイッチを駆動することにより、該信号トランスの1次側からの入力信号を2次側に絶縁伝送するトランス絶縁アナログ入力装置において、
前記信号トランスの2次側に配置された波形整形回路を備え、
前記波形整形回路は、
信号ラインに直列接続されたインダクタと、
前記インダクタの後段にシャント接続され、抵抗およびキャパシタからなるスナバ回路とにより構成されたことを特徴とするトランス絶縁アナログ入力装置。
In a transformer-isolated analog input device that transmits an input signal from the primary side of the signal transformer to the secondary side by driving a switch disposed on the primary side of the signal transformer.
A waveform shaping circuit disposed on the secondary side of the signal transformer;
The waveform shaping circuit is
An inductor connected in series to the signal line;
A transformer-isolated analog input device comprising a snubber circuit comprising a resistor and a capacitor shunt-connected to the subsequent stage of the inductor.
信号トランスによるサグと波形整形回路のインダクタの逆起電力による振幅昇圧とがバランスした時間に、前記波形整形回路の後段の信号ラインにおける電圧を監視するように制御する制御回路を備えたことを特徴とする請求項1記載のトランス絶縁アナログ入力装置。   And a control circuit that controls to monitor a voltage in a signal line subsequent to the waveform shaping circuit at a time when the sag by the signal transformer and the amplitude boost by the back electromotive force of the inductor of the waveform shaping circuit are balanced. The transformer-insulated analog input device according to claim 1. 波形整形回路のインダクタは、
信号トランスの相互インダクタに寄与しない漏れインダクタであることを特徴とする請求項1または請求項2記載のトランス絶縁アナログ入力装置。
The inductor of the waveform shaping circuit is
3. The transformer isolated analog input device according to claim 1, wherein the transformer isolated analog input device is a leakage inductor that does not contribute to a mutual inductor of the signal transformer.
JP2012006222A 2012-01-16 2012-01-16 Transformer isolated analog input device Active JP5858797B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012006222A JP5858797B2 (en) 2012-01-16 2012-01-16 Transformer isolated analog input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012006222A JP5858797B2 (en) 2012-01-16 2012-01-16 Transformer isolated analog input device

Publications (2)

Publication Number Publication Date
JP2013145509A JP2013145509A (en) 2013-07-25
JP5858797B2 true JP5858797B2 (en) 2016-02-10

Family

ID=49041258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012006222A Active JP5858797B2 (en) 2012-01-16 2012-01-16 Transformer isolated analog input device

Country Status (1)

Country Link
JP (1) JP5858797B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2943754B2 (en) * 1997-01-27 1999-08-30 日本電気株式会社 Radar equipment
JP3498669B2 (en) * 2000-03-03 2004-02-16 株式会社村田製作所 Switching power supply
JP4085662B2 (en) * 2002-03-15 2008-05-14 富士ゼロックス株式会社 Laser light source, lighting control method, drive circuit, and image forming apparatus

Also Published As

Publication number Publication date
JP2013145509A (en) 2013-07-25

Similar Documents

Publication Publication Date Title
Xue et al. A compact planar Rogowski coil current sensor for active current balancing of parallel-connected silicon carbide MOSFETs
US8649193B2 (en) Leakage current reducing apparatus
TWI597942B (en) High-frequency insulated gate driver circuit, and method for driving gate circuit
US9570991B2 (en) Bidirectional DC/DC converter
TWI547080B (en) Noise filter
CN104184312A (en) Active emc filter
CN111585525B (en) Class D transconductance amplifier
JP6460231B2 (en) Power converter
AU2016354860B2 (en) Combined common mode inductor and differential signal transformer
JP2019045152A (en) Current measuring device
ATE469460T1 (en) CHARGE MODE CONTROL FOR A SERIES RESONANT CONVERTER
JP5858797B2 (en) Transformer isolated analog input device
TW201243533A (en) Power source equipment
EP3167295B1 (en) Sensing current flowing through a capacitor
Lemmon et al. Technique for embedding current measurement and ringing suppression within multichip modules
JP2013172286A (en) Signal transmitter
WO2023084557A1 (en) Analog signal input device
KR102635055B1 (en) switchable amplifier
JP6832894B2 (en) Power converter
US20230387792A1 (en) Ac-voltage sensor circuit, pfc circuit, and power supply circuit
JP5578353B2 (en) Field equipment
KR20170032687A (en) Apparatus for generating signal
WO2013011903A1 (en) Amplification circuit and amplification method
KR101519490B1 (en) full bridge converter comprising switching cells and electronic device using the full bridge converter
KR100985552B1 (en) Power amplifier and method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151215

R150 Certificate of patent or registration of utility model

Ref document number: 5858797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250