JP2017118814A - Control system of power conversion device - Google Patents

Control system of power conversion device Download PDF

Info

Publication number
JP2017118814A
JP2017118814A JP2016242499A JP2016242499A JP2017118814A JP 2017118814 A JP2017118814 A JP 2017118814A JP 2016242499 A JP2016242499 A JP 2016242499A JP 2016242499 A JP2016242499 A JP 2016242499A JP 2017118814 A JP2017118814 A JP 2017118814A
Authority
JP
Japan
Prior art keywords
signal
drive circuit
output
temperature information
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016242499A
Other languages
Japanese (ja)
Other versions
JP6772810B2 (en
Inventor
智貴 鈴木
Tomotaka Suzuki
智貴 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of JP2017118814A publication Critical patent/JP2017118814A/en
Application granted granted Critical
Publication of JP6772810B2 publication Critical patent/JP6772810B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To materialize a control system capable of transmitting a signal showing temperature information and a signal showing abnormality information while decreasing the number of insulative elements in a power conversion device having a plurality of semiconductor switching elements.SOLUTION: A control system of a power conversion device comprises: a first drive circuit Da including a temperature information transmit part 21 which transmits temperature information of a switch SW in synchronization with a synchronizing signal, and an abnormality information transmit part 22 which transmits abnormality information of the switch SW in synchronization with the synchronizing signal; and a second drive circuit Db including an abnormality information transmit part 22. Output signals from the drive circuits Da, Db are output to a controller 40 through a common route after the logical sum thereof is taken. The abnormality information transmit part 22 starts outputting abnormality information in a period during which no temperature information is output according to the synchronizing signal. The controller 40 determines whether or not abnormality occurs on the switch SW in the period during which no temperature information is output.SELECTED DRAWING: Figure 4

Description

複数の半導体スイッチング素子を備える電力変換装置に適用され、その複数の半導体スイッチング素子の開閉状態を制御する制御装置を備える電力変換装置の制御システムに関するものである。   The present invention relates to a control system for a power conversion device that is applied to a power conversion device including a plurality of semiconductor switching elements and includes a control device that controls an open / close state of the plurality of semiconductor switching elements.

車載電動機を駆動するインバータ装置は高圧システムを構成し、インバータ装置を制御する制御装置は、高圧システムと絶縁された低圧システムを構成する。インバータ装置を構成する半導体スイッチング素子の温度情報や半導体スイッチング素子の異常を通知する異常情報を表す信号を、インバータ装置から制御装置に伝達する場合、高圧システムから低圧システムに信号を伝達することになる。高圧システムと低圧システムとは絶縁されているため、インバータ装置から制御装置への信号伝達は、絶縁素子を介して行うことになる。   The inverter device that drives the in-vehicle motor constitutes a high voltage system, and the control device that controls the inverter device constitutes a low voltage system insulated from the high voltage system. When a signal representing temperature information of the semiconductor switching elements constituting the inverter device or abnormality information notifying the abnormality of the semiconductor switching elements is transmitted from the inverter device to the control device, the signal is transmitted from the high voltage system to the low voltage system. . Since the high-voltage system and the low-voltage system are insulated, signal transmission from the inverter device to the control device is performed via an insulating element.

特許文献1には、用いる絶縁素子の数の低減を目的として、共通の絶縁素子を介して、温度情報を表す信号、及び、異常情報を表す信号を伝達する構成が記載されている。さらに、特許文献1の構成では、パルス信号の時比率によって、半導体スイッチング素子の温度情報を表す。また、温度情報を表す信号より短いパルス信号によって、温度情報より緊急度の高い半導体スイッチング素子の異常情報を表す。そして、温度情報を表す信号と異常情報を表す信号とを重畳し、その重畳信号にローパスフィルタを適用した信号と、重畳信号にディレイ回路を適用した信号とを比較することで、異常情報を表す信号を復元している。   Patent Document 1 describes a configuration for transmitting a signal representing temperature information and a signal representing abnormality information through a common insulating element for the purpose of reducing the number of insulating elements to be used. Further, in the configuration of Patent Document 1, the temperature information of the semiconductor switching element is represented by the time ratio of the pulse signal. Further, the abnormal information of the semiconductor switching element having a higher degree of urgency than the temperature information is represented by a pulse signal shorter than the signal representing the temperature information. Then, a signal representing temperature information and a signal representing abnormality information are superimposed, and the abnormality information is represented by comparing a signal obtained by applying a low-pass filter to the superimposed signal and a signal obtained by applying a delay circuit to the superimposed signal. The signal is restored.

特開2009−136115号公報JP 2009-136115 A

特許文献1では、半導体スイッチング素子における異常の発生と異常の終了を短いパルス信号で伝える構成としている。しかし、特許文献1は、複数の半導体スイッチング素子を備える構成において、どのように絶縁素子の数を低減しつつ、温度情報を表す信号と異常情報を表す信号とを伝達するかについて何ら開示してない。   Japanese Patent Laid-Open No. 2004-228561 has a configuration in which the occurrence of an abnormality in the semiconductor switching element and the end of the abnormality are transmitted with a short pulse signal. However, Patent Document 1 discloses how to transmit a signal indicating temperature information and a signal indicating abnormality information while reducing the number of insulating elements in a configuration including a plurality of semiconductor switching elements. Absent.

本発明は、上記課題に鑑みてなされたものであり、複数の半導体スイッチング素子を備える電力変換装置において、絶縁素子の数を低減しつつ、温度情報を表す信号と異常情報を表す信号とを伝達可能な制御システムを実現することを主たる目的とする。   The present invention has been made in view of the above problems, and transmits a signal representing temperature information and a signal representing abnormality information while reducing the number of insulating elements in a power conversion device including a plurality of semiconductor switching elements. The main purpose is to realize a possible control system.

本構成は、それぞれ異なる基準電位に接続されている複数の半導体スイッチング素子(SW,SWp1〜SWp3,SWn1〜SWn3)を備える電力変換装置(INV)に適用され、その複数の半導体スイッチング素子の開閉状態を制御する制御装置(40)を備える電力変換装置の制御システムであって、前記半導体スイッチング素子に対応して前記基準電位にそれぞれ接続され、その対応する前記半導体スイッチング素子をそれぞれ駆動する複数の駆動回路(Da,Db,Dp1〜Dp3,Dn1〜Dn3)を備え、前記制御装置と、前記複数の駆動回路とは、それぞれ絶縁されるとともに、前記制御装置と、前記複数の駆動回路とは、それぞれ第1絶縁素子(Ma,Mb,Mp1〜Mp3,Mn1〜Mn3)を介して接続されており、前記複数の駆動回路は、第2絶縁素子(Mc,Md,Mp1〜Mp3,Mn1〜Mn3)を介して、所定の同期信号によって同期されるとともに、前記複数の駆動回路それぞれに対応する前記半導体スイッチング素子をそれぞれ駆動し、前記複数の駆動回路として、前記同期信号に同期して、対応する前記半導体スイッチング素子の温度情報を表す信号を前記制御装置に送信する第1送信部(21)、及び、前記同期信号に同期して、対応する前記半導体スイッチング素子の異常情報を表す信号を前記制御装置に送信する第2送信部(22)を備える一の第1駆動回路(Da)と、前記第2送信部を備える第2駆動回路(Db)と、を備え、前記第1駆動回路の前記第1送信部、前記第1駆動回路の前記第2送信部、及び、前記第2駆動回路の前記第2送信部の出力信号は、論理和がとられた上で、前記制御装置に同一の経路を介して出力され、前記第2送信部は、前記同期信号に応じ、前記温度情報を表す信号が出力されない期間において、前記異常情報を表す信号の出力を開始するものであって、前記制御装置は、前記温度情報を表す信号が出力されない期間において、前記第1駆動回路及び前記第2駆動回路から入力される信号に基づいて、前記半導体スイッチング素子に異常が生じているか否かを判断する。   This configuration is applied to a power converter (INV) including a plurality of semiconductor switching elements (SW, SWp1 to SWp3, SWn1 to SWn3) connected to different reference potentials, and the open / close states of the plurality of semiconductor switching elements A control system for a power conversion device comprising a control device (40) for controlling a plurality of drives connected to the reference potential corresponding to the semiconductor switching elements and driving the corresponding semiconductor switching elements, respectively. Circuit (Da, Db, Dp1 to Dp3, Dn1 to Dn3), the control device and the plurality of drive circuits are insulated from each other, and the control device and the plurality of drive circuits are respectively Connected via first insulating elements (Ma, Mb, Mp1 to Mp3, Mn1 to Mn3) The plurality of drive circuits are synchronized by a predetermined synchronization signal via second insulating elements (Mc, Md, Mp1 to Mp3, Mn1 to Mn3), and the semiconductor switching corresponding to each of the plurality of drive circuits A first transmission unit (21) for driving each element, and transmitting a signal representing temperature information of the corresponding semiconductor switching element to the control device in synchronization with the synchronization signal as the plurality of drive circuits; and A first driving circuit (Da) including a second transmission unit (22) that transmits a signal representing abnormality information of the corresponding semiconductor switching element to the control device in synchronization with the synchronization signal; A second drive circuit (Db) including a transmission unit, the first transmission unit of the first drive circuit, the second transmission unit of the first drive circuit, and the second drive circuit. The output signal of the second transmitter is logically ORed and output to the control device via the same path, and the second transmitter receives the temperature information according to the synchronization signal. The control device starts outputting the signal representing the abnormality information during a period when the signal representing the temperature information is not output, and the control device includes the first drive circuit and the second circuit during the period when the signal representing the temperature information is not output. Based on a signal input from the drive circuit, it is determined whether or not an abnormality has occurred in the semiconductor switching element.

電力変換装置に用いる複数の半導体スイッチング素子において、各半導体スイッチング素子の温度は、ほぼ同一であるとみなすことができる。また、例えば、電力変換装置に用いる複数の半導体スイッチング素子のうち、最も温度が高くなるものの検出値を取得し、その検出値が所定値以下になるような制御を行えば、全ての半導体スイッチング素子の温度について、過上昇を抑制できる。   In the plurality of semiconductor switching elements used in the power conversion device, the temperatures of the semiconductor switching elements can be regarded as substantially the same. In addition, for example, if a detection value of the semiconductor switching element used in the power conversion device that has the highest temperature is obtained and control is performed so that the detection value becomes a predetermined value or less, all the semiconductor switching elements An excessive increase in the temperature of can be suppressed.

そこで、制御装置は、第1駆動回路と同一の基準電位に接続された半導体スイッチング素子の温度のみを取得する構成としている。さらに、上記構成では、第1駆動回路に対応する半導体スイッチング素子の温度情報を表す信号と、第1駆動回路、及び、第2駆動回路に対応する半導体スイッチング素子の異常情報を表す信号とが論理和をとられた上で、同一の経路を介して出力される。複数の信号を同一の経路で出力する構成とすることで、回路構成を簡易化できる。   Therefore, the control device is configured to acquire only the temperature of the semiconductor switching element connected to the same reference potential as that of the first drive circuit. Further, in the above configuration, the signal representing the temperature information of the semiconductor switching element corresponding to the first drive circuit and the signal representing the abnormality information of the semiconductor switching element corresponding to the first drive circuit and the second drive circuit are logically After being summed, it is output via the same route. By adopting a configuration for outputting a plurality of signals through the same path, the circuit configuration can be simplified.

さらに、上記構成では、温度情報を表す信号と、異常情報を表す信号とを、速度情報と同期して出力するとともに、温度情報を表す信号が出力されない期間において、異常情報を表す信号の出力を開始する構成とした。これにより、制御装置は、駆動回路から送信されてきた信号が、温度情報を表す情報なのか、異常情報を表す情報なのかを判断することが可能になる。即ち、絶縁素子の数を低減しつつ、温度情報を表す信号と異常情報を表す信号とを伝達可能な制御システムを実現できる。   Further, in the above configuration, the signal representing the temperature information and the signal representing the abnormality information are output in synchronization with the speed information, and the signal representing the abnormality information is output during a period in which the signal representing the temperature information is not output. The configuration was started. Thus, the control device can determine whether the signal transmitted from the drive circuit is information representing temperature information or information representing abnormality information. That is, it is possible to realize a control system capable of transmitting a signal representing temperature information and a signal representing abnormality information while reducing the number of insulating elements.

インバータ装置の電気的構成を表す図。The figure showing the electric constitution of an inverter apparatus. インバータ装置が実装される回路基板を表す概略図。Schematic showing the circuit board in which an inverter apparatus is mounted. パワーカード(半導体スイッチング素子)の構成を表す概略図。Schematic showing the structure of a power card (semiconductor switching element). 第1実施形態の駆動回路と制御装置との接続を表す電気的構成図。The electrical block diagram showing the connection of the drive circuit of 1st Embodiment and a control apparatus. 第1実施形態の速度信号、温度情報信号、異常情報信号、及び、制御装置への入力信号を表すタイミングチャート。The timing chart showing the speed signal of 1st Embodiment, a temperature information signal, an abnormality information signal, and the input signal to a control apparatus. スイッチの正常及び異常に応じた各信号の状態を表す真理値表。A truth table showing the state of each signal according to the normality and abnormality of the switch. 第2実施形態の速度信号、温度情報信号、異常情報信号、及び、制御装置への入力信号を表すタイミングチャート。The timing chart showing the speed signal of 2nd Embodiment, a temperature information signal, an abnormality information signal, and the input signal to a control apparatus. 第3実施形態の駆動回路と制御装置との接続を表す電気的構成図。The electrical block diagram showing the connection of the drive circuit and control apparatus of 3rd Embodiment.

(第1実施形態)
以下、電力変換装置をハイブリッド車に適用した実施形態について、図面を参照しつつ説明する。
(First embodiment)
Hereinafter, an embodiment in which a power conversion device is applied to a hybrid vehicle will be described with reference to the drawings.

図1に、本実施形態にかかる電力変換装置の電気的構成を示す。モータジェネレータ10は、駆動輪や内燃機関に機械的に連結されている。モータジェネレータ10は、インバータ装置INVに接続されている。インバータ装置INV(電力変換回路)は、直流電源12の出力電圧を入力電圧とし、直流電力を交流電力に変換するものである。ここで、直流電源12は、端子電圧がたとえば100V以上の高電圧となる高電圧バッテリである。なお、直流電源は、昇降圧コンバータなどであってもよい。   FIG. 1 shows an electrical configuration of the power converter according to the present embodiment. The motor generator 10 is mechanically coupled to drive wheels and an internal combustion engine. The motor generator 10 is connected to the inverter device INV. The inverter device INV (power conversion circuit) converts the DC power into AC power using the output voltage of the DC power supply 12 as an input voltage. Here, DC power supply 12 is a high voltage battery whose terminal voltage is a high voltage of, for example, 100 V or higher. The DC power source may be a buck-boost converter or the like.

インバータ装置INVは、高電圧側のスイッチング素子SWp1〜SWp3(上アームスイッチ)及び低電圧側のスイッチング素子SWn1〜SWn3(下アームスイッチ)の直列接続体が3つ並列接続されて構成されている。そして、これら各スイッチング素子SWp1〜SWp3、及び、スイッチング素子SWn1〜SWn3の接続点が、モータジェネレータ10の各相にそれぞれ接続されている。   The inverter device INV is configured by connecting three series-connected bodies of switching elements SWp1 to SWp3 (upper arm switches) on the high voltage side and switching elements SWn1 to SWn3 (lower arm switches) on the low voltage side in parallel. Connection points of these switching elements SWp <b> 1 to SWp <b> 3 and switching elements SWn <b> 1 to SWn <b> 3 are connected to respective phases of the motor generator 10.

また、上記高電圧側のスイッチング素子SWp1〜SWp3及び低電圧側のスイッチング素子SWn1〜SWn3のそれぞれの入出力端子間(コレクタ及びエミッタ間)には、高電圧側のフリーホイールダイオードFDp1〜3及び低電圧側のフリーホイールダイオードFDn1〜3のカソード及びアノードが接続されている。   Further, between the input / output terminals (between the collector and the emitter) of the switching elements SWp1 to SWp3 on the high voltage side and the switching elements SWn1 to SWn3 on the low voltage side, free wheel diodes FDp1 to 3 on the high voltage side and low The cathodes and anodes of the voltage-side freewheel diodes FDn1 to FDn1 are connected.

コンデンサCAは、上アームスイッチSWp1〜SWp3のコレクタ(高電圧側端子)と、下アームスイッチSWn1〜SWn3のエミッタ(低電圧側端子)とに接続され、その両端子間の電圧を平滑化する平滑コンデンサである。   The capacitor CA is connected to the collectors (high voltage side terminals) of the upper arm switches SWp1 to SWp3 and the emitters (low voltage side terminals) of the lower arm switches SWn1 to SWn3, and smoothes the voltage between both terminals. It is a capacitor.

なお、上記インバータ装置INVを構成する半導体スイッチSW(SWp1〜SWp3,SWn1〜SWn3)は、いずれもパワー半導体であり、より具体的には、絶縁ゲートバイポーラトランジスタ(IGBT)である。   The semiconductor switches SW (SWp1 to SWp3, SWn1 to SWn3) constituting the inverter device INV are all power semiconductors, and more specifically, insulated gate bipolar transistors (IGBTs).

制御装置40は、マイクロコンピュータであって、インバータ装置INVを操作することで、モータジェネレータ10の制御量を制御するためのデジタル処理手段である。詳しくは、制御装置40は、後述する絶縁手段としての磁気カプラMp1〜Mp3,Mn1〜Mn3を備えるインターフェース42を介して、インバータ装置INVの各スイッチSWに操作信号を出力することで、インバータ装置INVを操作する。   The control device 40 is a microcomputer and is digital processing means for controlling the control amount of the motor generator 10 by operating the inverter device INV. Specifically, the control device 40 outputs an operation signal to each switch SW of the inverter device INV via an interface 42 including magnetic couplers Mp1 to Mp3 and Mn1 to Mn3 as insulating means to be described later, whereby the inverter device INV is output. To operate.

より具体的には、制御装置40はインターフェース42を介して各スイッチSWの制御端子(ゲート)に対して駆動信号を入力する駆動回路Dp1〜Dp3,Dn1〜Dn3に操作信号を出力する。ここで、インターフェース42に絶縁手段を備えるのは、インバータ装置INVや直流電源12を備える高電圧システムと、制御装置40を備える低電圧システムとを絶縁するためである。   More specifically, the control device 40 outputs operation signals to the drive circuits Dp1 to Dp3 and Dn1 to Dn3 that input drive signals to the control terminals (gates) of the switches SW via the interface 42. Here, the reason why the interface 42 is provided with an insulating means is to insulate the high voltage system including the inverter device INV and the DC power supply 12 from the low voltage system including the control device 40.

スイッチSWp1〜SWp3,SWn1〜SWn3のエミッタはそれぞれ絶縁されており、それぞれ異なる基準電位に接続されている。また、駆動回路Dp1〜Dp3,Dn1〜Dn3は、駆動対象のスイッチSWp1〜SWp3,SWn1〜SWn3のエミッタに接続されている。駆動回路Dp1〜Dp3,Dn1〜Dn3は、駆動対象のスイッチSWp1〜SWp3,SWn1〜SWn3のエミッタの電位を基準電位として、駆動対象のスイッチSWp1〜SWp3,SWn1〜SWn3のゲートに電圧を印加する。   The emitters of the switches SWp1 to SWp3 and SWn1 to SWn3 are insulated and connected to different reference potentials. The drive circuits Dp1 to Dp3 and Dn1 to Dn3 are connected to the emitters of the switches SWp1 to SWp3 and SWn1 to SWn3 to be driven. The drive circuits Dp1 to Dp3 and Dn1 to Dn3 apply voltages to the gates of the switches SWp1 to SWp3 and SWn1 to SWn3 to be driven using the potentials of the emitters of the switches SWp1 to SWp3 and SWn1 to SWn3 to be driven as reference potentials.

図2に、本実施形態にかかるインバータ装置INVが実装される回路基板50を示す。図示される回路基板50は、インバータ装置INVに接続される高電圧回路領域HVと、低電圧回路領域LVとの双方を有する。ここで、基本的には、図中、右側(上アームスイッチSWp3に対し、上アームスイッチSWp2が設けられている方向と逆の方向)の領域が低電圧回路領域LVであり、中央及び左側(上アームスイッチSWp3に対し、上アームスイッチSWp2が設けられている方向)の領域が高電圧回路領域HVである。ただし、高電圧回路領域HV内には、磁気カプラMp1〜Mp3,Mn1〜Mn3のように、低電圧システムと高電圧システムとの双方を構成する部品も混在している。   FIG. 2 shows a circuit board 50 on which the inverter device INV according to the present embodiment is mounted. The illustrated circuit board 50 has both a high voltage circuit region HV connected to the inverter device INV and a low voltage circuit region LV. Here, basically, in the drawing, the region on the right side (the direction opposite to the direction in which the upper arm switch SWp2 is provided with respect to the upper arm switch SWp3) is the low voltage circuit region LV, and the The region in the direction in which the upper arm switch SWp2 is provided with respect to the upper arm switch SWp3 is the high voltage circuit region HV. However, in the high voltage circuit area HV, there are also components that constitute both the low voltage system and the high voltage system, such as magnetic couplers Mp1 to Mp3 and Mn1 to Mn3.

また、インバータ装置INVを構成する各スイッチSWの駆動回路Dp1〜Dp3,Dn1〜Dn3の電源回路を構成するフライバックコンバータ用の電解コンデンサ(図示略)は、低電圧システムを構成するものとして、図中右側の低電圧回路領域LVに配置されている。また、駆動回路Dp1〜Dp3,Dn1〜Dn3の電源回路を構成するフライバックコンバータ用のトランス(図示略)の1次巻線側は低電圧システムを構成するものとして低電圧回路領域LVに配置され、2次巻線側は高電圧システムを構成するものとして高電圧回路領域HVに配置されている。   Further, an electrolytic capacitor (not shown) for a flyback converter that constitutes a power supply circuit of the drive circuits Dp1 to Dp3 and Dn1 to Dn3 of each switch SW that constitutes the inverter device INV is assumed to constitute a low voltage system. It is arranged in the low voltage circuit region LV on the middle right side. Further, the primary winding side of the transformer (not shown) for the flyback converter constituting the power supply circuit of the drive circuits Dp1 to Dp3, Dn1 to Dn3 is arranged in the low voltage circuit region LV as constituting the low voltage system. The secondary winding side is arranged in the high voltage circuit area HV as a component of the high voltage system.

図3に示すように、上記インバータ装置INVを構成する各スイッチSWは、回路基板50の裏面(図2に示された面の裏面)側から回路基板50に差し込まれて接続されている。ここで、各スイッチSWは、他の素子とともに絶縁材料で被覆されてパワーカードPWC(モジュール)を構成している。パワーカードPWCには、フリーホイールダイオードFDや感温ダイオードSDも収納されているが、図3では、フリーホイールダイオードFDの記載を省略している。   As shown in FIG. 3, each switch SW constituting the inverter device INV is inserted and connected to the circuit board 50 from the back side of the circuit board 50 (the back side of the surface shown in FIG. 2). Here, each switch SW is covered with an insulating material together with other elements to constitute a power card PWC (module). The power card PWC also stores a freewheel diode FD and a temperature sensitive diode SD, but the description of the freewheel diode FD is omitted in FIG.

パワーカードPWCは、高電圧側のスイッチSWpが収納されたものと、低電圧側のスイッチSWnが収納されたものとで互いに同一構造である。パワーカードPWCは、絶縁材料から外部へ露出した複数の信号端子を有する。具体的には、スイッチSWのゲート端子G、エミッタ検出端子KE、センス端子SE、感温ダイオードSDのアノードAおよびカソードKの各端子が、回路基板50に挿入され接続されている。ここで、エミッタ検出端子KEは、スイッチSWのエミッタEに接続され、エミッタEと同電圧の電極である。コレクタ検出端子KCは、スイッチSWのコレクタに接続され、コレクタと同電圧の電極である。センス端子SEは、スイッチSWを流れる電流と相関を有する微小電流を出力するための端子である。   The power card PWC has the same structure as that in which the switch SWp on the high voltage side is accommodated and that in which the switch SWn on the low voltage side is accommodated. The power card PWC has a plurality of signal terminals exposed to the outside from the insulating material. Specifically, the gate terminal G of the switch SW, the emitter detection terminal KE, the sense terminal SE, and the anode A and cathode K terminals of the temperature-sensitive diode SD are inserted and connected to the circuit board 50. Here, the emitter detection terminal KE is an electrode connected to the emitter E of the switch SW and having the same voltage as the emitter E. The collector detection terminal KC is connected to the collector of the switch SW and is an electrode having the same voltage as the collector. The sense terminal SE is a terminal for outputting a minute current having a correlation with the current flowing through the switch SW.

図2に示すように、スイッチSWは、高電圧システムを構成するものであるため、これら各スイッチSWを他の回路と絶縁すべく、回路基板50には、絶縁領域IAが設けられている。絶縁領域IAは、回路(素子や配線や電源パターン)が配置されない領域である。   As shown in FIG. 2, since the switch SW constitutes a high voltage system, an insulating region IA is provided on the circuit board 50 in order to insulate each switch SW from other circuits. The insulating region IA is a region where a circuit (element, wiring, power supply pattern) is not arranged.

図中上の列には、上アームスイッチSWp1〜SWp3を備えるパワーカードPWCの端子が示されており、これらは互いに絶縁領域IAによって隔離されている。そして、絶縁領域IAによって囲まれた領域に上アームスイッチSWp1〜SWp3を駆動する駆動回路Dp1〜Dp3が実装されている。これは、各上アームスイッチSWp1〜SWp3同士のエミッタ検出端子KEの電圧が、対応する下アームスイッチSWn1〜SWn3がオン状態であるかオフ状態であるかに応じて、大きく変動するからである。このため、これらの駆動回路Dp1〜Dp3の動作電圧自体は小さいとはいえ、駆動回路Dp1〜Dp3同士を絶縁する必要が生じる。上記絶縁領域IAの幅は、法規による要請や、絶縁破壊等を回避する観点から定められる。   In the upper row in the figure, terminals of the power card PWC including the upper arm switches SWp1 to SWp3 are shown, which are separated from each other by an insulating region IA. Then, driving circuits Dp1 to Dp3 for driving the upper arm switches SWp1 to SWp3 are mounted in a region surrounded by the insulating region IA. This is because the voltage at the emitter detection terminal KE between the upper arm switches SWp1 to SWp3 varies greatly depending on whether the corresponding lower arm switches SWn1 to SWn3 are in the on state or the off state. For this reason, it is necessary to insulate the drive circuits Dp1 to Dp3 from each other even though the operation voltages of these drive circuits Dp1 to Dp3 are small. The width of the insulating region IA is determined from the viewpoint of avoiding legal requirements, dielectric breakdown, and the like.

また、図中下の列には、下アームスイッチSWn1〜SWn3を備えるパワーカードPWCの端子が示されている。これら下アームスイッチSWn1〜SWn3に対応するエミッタ検出端子KEの電圧が近いため、これらの間に絶縁領域IAが設けられていない。駆動回路Dn1〜Dn3の構成部品の動作電圧自体は、必ずしも低電圧回路領域LV内の部品と比較して大きいわけではない。このため、これら下アームスイッチSWn1〜SWn3の駆動回路Dn1〜Dn3同士は、回路基板50上において必ずしも絶縁領域IAを設ける必要がない。   In the lower column of the figure, terminals of the power card PWC including the lower arm switches SWn1 to SWn3 are shown. Since the voltages of the emitter detection terminals KE corresponding to these lower arm switches SWn1 to SWn3 are close, the insulating region IA is not provided between them. The operating voltages of the components of the drive circuits Dn1 to Dn3 are not necessarily higher than those of the components in the low voltage circuit region LV. For this reason, the drive circuits Dn1 to Dn3 of the lower arm switches SWn1 to SWn3 do not necessarily need to be provided with the insulating region IA on the circuit board 50.

しかしながら、駆動回路Dn1〜Dn3の基準電位(対応するスイッチSWn1〜SWn3のエミッタの電位)は、インバータ装置INVの動作中において、スイッチSWn1〜SWn3のエミッタ間の抵抗成分及び誘導成分により互いに異なるものである。このため、駆動回路Dn1〜Dn3の間において、絶縁領域IAは設けられていないものの、駆動回路Dn1〜Dn3同士は絶縁されている。   However, the reference potentials of the drive circuits Dn1 to Dn3 (the potentials of the emitters of the corresponding switches SWn1 to SWn3) are different from each other depending on the resistance component and the induction component between the emitters of the switches SWn1 to SWn3 during the operation of the inverter device INV. is there. For this reason, although the insulating region IA is not provided between the drive circuits Dn1 to Dn3, the drive circuits Dn1 to Dn3 are insulated from each other.

駆動回路Dp1〜Dp3,Dn1〜Dn3(以下、駆動回路Dとも記載する)は、対応するスイッチSWのゲート端子G、エミッタ検出端子KEに接続されて、スイッチSWのゲート端子Gに電圧を印加することで、スイッチSWを駆動する。   The drive circuits Dp1 to Dp3, Dn1 to Dn3 (hereinafter also referred to as drive circuit D) are connected to the gate terminal G and the emitter detection terminal KE of the corresponding switch SW, and apply a voltage to the gate terminal G of the switch SW. As a result, the switch SW is driven.

さらに、本実施形態の駆動回路Dは、対応するスイッチSWのセンス端子SE、並びに、感温ダイオードSDのアノードA及びカソードKに接続される。そして、駆動回路Dは、センス端子SEの電圧値に基づいて、スイッチSWに流れる電流を検出する。また、駆動回路Dは、感温ダイオードSDのアノードAとカソードKとの間の電圧に基づいて、スイッチSWの温度を検出する。また、駆動回路Dは、スイッチSWに流れる電流の検出値、及び、スイッチSWの温度の検出値に基づいて、スイッチSWの異常を判定する。そして、駆動回路Dは、スイッチSWの温度情報及び異常情報を制御装置40に送信する。   Furthermore, the drive circuit D of this embodiment is connected to the sense terminal SE of the corresponding switch SW and the anode A and cathode K of the temperature sensitive diode SD. Then, the drive circuit D detects the current flowing through the switch SW based on the voltage value of the sense terminal SE. Further, the drive circuit D detects the temperature of the switch SW based on the voltage between the anode A and the cathode K of the temperature sensitive diode SD. Further, the drive circuit D determines the abnormality of the switch SW based on the detected value of the current flowing through the switch SW and the detected value of the temperature of the switch SW. Then, the drive circuit D transmits the temperature information and abnormality information of the switch SW to the control device 40.

図4に本実施形態における駆動回路Da,Dbと、制御装置40との接続を表す概略図を示す。ここで、第1駆動回路Daは、駆動回路Dp1〜Dp3,Dn1〜Dn3の任意のものであり、例えば、駆動回路Dp1である。また、第2駆動回路Dbは、第1駆動回路Da以外の駆動回路Dp1〜Dp3,Dn1〜Dn3の任意のものであり、例えば、駆動回路Dp2である。   FIG. 4 is a schematic diagram showing the connection between the drive circuits Da and Db and the control device 40 in the present embodiment. Here, the first drive circuit Da is any one of the drive circuits Dp1 to Dp3, Dn1 to Dn3, and is, for example, the drive circuit Dp1. The second drive circuit Db is any one of the drive circuits Dp1 to Dp3 and Dn1 to Dn3 other than the first drive circuit Da, for example, the drive circuit Dp2.

駆動回路Da,Dbは、それぞれ、温度情報送信部21(第1送信部)と、異常情報送信部22(第2送信部)とを備えている。ここで、インバータ装置INVに用いるスイッチSWp1〜SWp3,SWn1〜SWn3において、各スイッチSWp1〜SWp3,SWn1〜SWn3の温度は、ほぼ同一であるとみなすことができる。このため、制御装置40は、第1駆動回路Da(第1送信回路)と同一の基準電位に接続されたスイッチSWの温度情報のみを取得する構成としている。このため、第2駆動回路Db(第2送信回路)の温度情報送信部21は、無効化されている。具体的には、駆動回路Dbの温度情報送信部21の出力端子P1は、他の素子と接続されず、フロート状態とされている。   Each of the drive circuits Da and Db includes a temperature information transmission unit 21 (first transmission unit) and an abnormality information transmission unit 22 (second transmission unit). Here, in the switches SWp1 to SWp3 and SWn1 to SWn3 used in the inverter device INV, the temperatures of the switches SWp1 to SWp3 and SWn1 to SWn3 can be regarded as substantially the same. Therefore, the control device 40 is configured to acquire only the temperature information of the switch SW connected to the same reference potential as that of the first drive circuit Da (first transmission circuit). For this reason, the temperature information transmission unit 21 of the second drive circuit Db (second transmission circuit) is invalidated. Specifically, the output terminal P1 of the temperature information transmission unit 21 of the drive circuit Db is not connected to other elements and is in a floating state.

第1駆動回路Daの温度情報送信部21の出力(出力端子P1)と、第1駆動回路Daの異常情報送信部22の出力(出力端子P2)とは、論理和をとられた上で、磁気カプラMaに接続されている。ここで、温度情報送信部21の出力端子P1、及び、異常情報送信部22の出力端子P2は、ともにオープンドレイン出力であるため、接続点P3で結線されるとともに、プルアップ抵抗R1に接続されることで、ワイヤードオアとされている。また、第2駆動回路Dbの異常情報送信部の出力端子P2は、プルアップ抵抗R2に接続された後、磁気カプラMbに接続されている。   The output (output terminal P1) of the temperature information transmission unit 21 of the first drive circuit Da and the output (output terminal P2) of the abnormality information transmission unit 22 of the first drive circuit Da are logically summed, It is connected to the magnetic coupler Ma. Here, since the output terminal P1 of the temperature information transmission unit 21 and the output terminal P2 of the abnormality information transmission unit 22 are both open drain outputs, they are connected at the connection point P3 and connected to the pull-up resistor R1. It is considered wired or The output terminal P2 of the abnormality information transmission unit of the second drive circuit Db is connected to the magnetic coupler Mb after being connected to the pull-up resistor R2.

ここで、磁気カプラMa,Mbは、絶縁素子の一種である。絶縁素子とは、絶縁素子の受信側と送信側とを絶縁した上で、受信側の素子から受信した信号を送信側の素子に対して送信する素子である。具体的には、磁気カプラMaが第1駆動回路Daから受信した信号を制御装置40に対して送信する場合に、磁気カプラMaが受信側の素子に該当し、制御装置40が送信側の素子に該当する。磁気カプラは、受信側と送信側とを磁気結合させることで、絶縁素子の受信側と送信側とを絶縁した上で、受信側の素子から受信した信号を送信側の素子に対して送信する。例えば、磁気カプラは、受信側と送信側とを磁気結合させる素子として、受信側に設けられた受信コイルと送信側に設けられた送信コイルとを有する。磁気カプラは、受信コイルに電流(信号)を流すことで磁界を変化させ、送信コイルに流れる電流又は電圧を変化させる。これにより、受信側の素子から受信した信号を送信側の素子に対して送信する。また、例えば、磁気カプラは、受信側と送信側とを磁気結合させる素子として、受信側に設けられた受信コイルと送信側に設けられた磁気抵抗効果素子とを有する。磁気カプラは、受信コイルに電流(信号)を流すことで磁界を変化させ、磁気抵抗効果素子の抵抗を変化させて送信側の電流又は電圧を変化させる。これにより、受信側の素子から受信した信号を送信側の素子に対して送信する。   Here, the magnetic couplers Ma and Mb are a kind of insulating elements. An insulating element is an element that transmits a signal received from a receiving-side element to a transmitting-side element after insulating the receiving side and the transmitting side of the insulating element. Specifically, when the magnetic coupler Ma transmits a signal received from the first drive circuit Da to the control device 40, the magnetic coupler Ma corresponds to an element on the reception side, and the control device 40 corresponds to an element on the transmission side. It corresponds to. The magnetic coupler magnetically couples the receiving side and the transmitting side to insulate the receiving side and the transmitting side of the insulating element and transmit a signal received from the receiving side element to the transmitting side element. . For example, the magnetic coupler includes a reception coil provided on the reception side and a transmission coil provided on the transmission side as elements for magnetically coupling the reception side and the transmission side. The magnetic coupler changes the magnetic field by passing a current (signal) through the receiving coil, and changes the current or voltage flowing through the transmitting coil. Thereby, the signal received from the receiving element is transmitted to the transmitting element. Further, for example, the magnetic coupler includes a receiving coil provided on the receiving side and a magnetoresistive effect element provided on the transmitting side as elements for magnetically coupling the receiving side and the transmitting side. The magnetic coupler changes the magnetic field by passing a current (signal) through the receiving coil, and changes the resistance or resistance of the magnetoresistive element to change the current or voltage on the transmission side. Thereby, the signal received from the receiving element is transmitted to the transmitting element.

磁気カプラMa,Mb(第1絶縁素子)はオープンドレイン出力の絶縁素子である。磁気カプラMaは、第1駆動回路Daから入力された信号を出力端子P4から出力し、磁気カプラMbは、第2駆動回路Dbから入力された信号を出力端子P5から出力する。磁気カプラMaの出力信号及び磁気カプラMbの出力信号は、論理和がとられた上で、制御装置40に入力される。具体的には、磁気カプラMaの出力端子P4、及び、磁気カプラMbの出力端子P5は、ともに接続点P6に接続されるとともに、プルアップ抵抗R3に接続されることで、ワイヤードオアにより論理和がとられ、制御装置40に入力される。   The magnetic couplers Ma and Mb (first insulating elements) are open drain output insulating elements. The magnetic coupler Ma outputs a signal input from the first drive circuit Da from the output terminal P4, and the magnetic coupler Mb outputs a signal input from the second drive circuit Db from the output terminal P5. The output signal of the magnetic coupler Ma and the output signal of the magnetic coupler Mb are logically summed and input to the control device 40. Specifically, the output terminal P4 of the magnetic coupler Ma and the output terminal P5 of the magnetic coupler Mb are both connected to the connection point P6 and connected to the pull-up resistor R3, so that a logical OR is performed by wired OR. Is input to the control device 40.

また、磁気カプラMaの出力信号及び磁気カプラMbの出力信号は、論理和がとられた上で、ハイインピーダンスの素子であるバッファ43に入力される。バッファ43の出力信号は、ローパスフィルタ44を介して制御装置40に入力される。   Further, the output signal of the magnetic coupler Ma and the output signal of the magnetic coupler Mb are logically summed and input to the buffer 43 which is a high impedance element. The output signal of the buffer 43 is input to the control device 40 via the low pass filter 44.

本実施形態の制御装置40は、インバータ装置INVの出力電圧Voutを検出し、その検出値に基づいて、駆動回路DによるスイッチSWの駆動速度(スイッチング速度)を変化させる。これにより、スイッチSWに過剰な電圧が印加されることを抑制しつつ、スイッチSWにおける電力損失を抑制させることができる。   The control device 40 of the present embodiment detects the output voltage Vout of the inverter device INV and changes the drive speed (switching speed) of the switch SW by the drive circuit D based on the detected value. Thereby, it is possible to suppress power loss in the switch SW while suppressing application of an excessive voltage to the switch SW.

制御装置40は、駆動回路Da,Dbに対し、磁気カプラMc,Md(第2絶縁素子)を介して、スイッチング速度を指令する速度信号を出力する。駆動回路Da,Dbに対して入力される速度信号は共通のものである。制御装置40から出力される速度信号は、磁気カプラMcの端子P7に入力され、磁気カプラMcの端子P8からオープンドレイン出力で第1駆動回路Daの端子CLKに入力される。また、制御装置40から出力される速度信号は、磁気カプラMdの端子P9に入力され、磁気カプラMcの端子P10からオープンドレイン出力で第2駆動回路Dbの端子CLKに入力される。なお、駆動回路Da,Dbの端子CLKは、プルアップ抵抗R4,R5によってプルアップされている。なお、駆動回路Da,Dbには、速度信号に加えて、制御装置40からスイッチSWのオン・オフを指令する信号が入力される(図示略)。   The control device 40 outputs a speed signal for instructing a switching speed to the drive circuits Da and Db via the magnetic couplers Mc and Md (second insulating elements). The speed signals input to the drive circuits Da and Db are common. The speed signal output from the control device 40 is input to the terminal P7 of the magnetic coupler Mc, and is input from the terminal P8 of the magnetic coupler Mc to the terminal CLK of the first drive circuit Da as an open drain output. The speed signal output from the control device 40 is input to the terminal P9 of the magnetic coupler Md, and is input from the terminal P10 of the magnetic coupler Mc to the terminal CLK of the second drive circuit Db as an open drain output. The terminals CLK of the drive circuits Da and Db are pulled up by pull-up resistors R4 and R5. In addition to the speed signal, the drive circuits Da and Db receive a signal for commanding the switch SW to be turned on / off (not shown).

図4では、説明の便宜上、磁気カプラMa,Mcを別体として記載しているが、磁気カプラMa,Mcは、同一のパッケージに封止されている。磁気カプラMb,Mdも同様に、同一のパッケージに封止されている。なお、図4に示す磁気カプラMa,Mcが封止されたパッケージが、図2に示す磁気カプラMp1〜Mp3,Mn1〜Mn3のうちの一つに相当する。   In FIG. 4, for convenience of explanation, the magnetic couplers Ma and Mc are illustrated as separate bodies, but the magnetic couplers Ma and Mc are sealed in the same package. Similarly, the magnetic couplers Mb and Md are sealed in the same package. Note that the package in which the magnetic couplers Ma and Mc shown in FIG. 4 are sealed corresponds to one of the magnetic couplers Mp1 to Mp3 and Mn1 to Mn3 shown in FIG.

ここで、本実施形態の駆動回路Dは、温度情報を表す信号、及び、異常情報を表す信号を速度信号に同期して出力する構成としている。さらに、制御装置40と複数の駆動回路Dとの間で、速度信号(クロック信号)に同期して通信を行う構成としている。即ち、駆動回路Dは、速度信号を同期信号として用いる。例えば、SPIプロトコル(Serial Periphelal Interface)を用いた通信を行うことができる(SPIは、登録商標)。   Here, the drive circuit D of the present embodiment is configured to output a signal representing temperature information and a signal representing abnormality information in synchronization with the speed signal. Further, the control device 40 and the plurality of drive circuits D are configured to communicate in synchronization with a speed signal (clock signal). That is, the drive circuit D uses the speed signal as a synchronization signal. For example, communication using an SPI protocol (Serial Peripheral Interface) can be performed (SPI is a registered trademark).

図5に速度信号、温度情報信号、異常情報信号、及び、制御装置40の入力信号の時間変化を表すタイミングチャートを示す。   FIG. 5 is a timing chart showing time changes of the speed signal, the temperature information signal, the abnormality information signal, and the input signal of the control device 40.

速度信号として、所定周期ごとに、その所定周期より短いパルスが出力される。図5の時刻T10〜T12が所定周期に相当する。制御装置40は、速度信号の周期の逆数が、スイッチSWのスイッチング速度となるように、速度信号を生成する。なお、制御装置40は、速度信号の周期の逆数の定数倍がスイッチング速度となるように速度信号を生成するものであってもよい。駆動回路Da,Dbは、速度信号に応じたスイッチング速度で、スイッチSWを駆動する。   As a speed signal, a pulse shorter than the predetermined period is output for each predetermined period. Times T10 to T12 in FIG. 5 correspond to a predetermined cycle. The control device 40 generates the speed signal so that the reciprocal of the period of the speed signal becomes the switching speed of the switch SW. Note that the control device 40 may generate the speed signal so that a constant multiple of the reciprocal of the period of the speed signal becomes the switching speed. The drive circuits Da and Db drive the switch SW at a switching speed corresponding to the speed signal.

駆動回路Dの温度情報送信部21は、速度信号に同期して温度情報を表すパルスを送信する。さらに、温度情報送信部21は、速度信号の周期に対するパルスの時比率(Duty)でスイッチSWの温度情報を送信する。具体的には、図5に示すようにスイッチSWの温度に相当する期間(時刻T10〜T11)にわたって、パルスが出力される。また、温度情報送信部21は、速度信号の2周期ごとに1のパルスを出力する。   The temperature information transmission unit 21 of the drive circuit D transmits a pulse representing temperature information in synchronization with the speed signal. Further, the temperature information transmission unit 21 transmits the temperature information of the switch SW at a pulse time ratio (Duty) with respect to the period of the speed signal. Specifically, as shown in FIG. 5, a pulse is output over a period (time T10 to T11) corresponding to the temperature of the switch SW. Further, the temperature information transmission unit 21 outputs one pulse every two cycles of the speed signal.

駆動回路Dの異常情報送信部22は、速度信号に応じて、温度情報を表すパルスが出力されない期間において、異常情報を表す信号の出力を開始する。具体的には、図5に示すように、温度情報を表すパルスが出力されない期間(時刻T12〜T14)において、異常情報送信部22によって、スイッチSWに異常が生じていると判定されると、異常情報を表す信号の出力が開始される(図5の時刻T13)。異常情報送信部22は、スイッチSWに異常が生じていると判定されると、温度情報を表すパルスが出力される期間(時刻T14以降)においても、異常情報を表す信号の出力を継続する。   The abnormality information transmission unit 22 of the drive circuit D starts outputting a signal representing abnormality information in a period in which a pulse representing temperature information is not output in accordance with the speed signal. Specifically, as shown in FIG. 5, when the abnormality information transmitting unit 22 determines that an abnormality has occurred in the switch SW in a period (time T12 to T14) in which a pulse representing temperature information is not output. Output of a signal representing the abnormality information is started (time T13 in FIG. 5). If it is determined that an abnormality has occurred in the switch SW, the abnormality information transmission unit 22 continues to output a signal indicating the abnormality information even during a period (after time T14) in which a pulse indicating the temperature information is output.

制御装置40は、温度情報を表す信号が出力されない期間(時刻T12〜T14)において、駆動回路Dから入力される信号に基づいて、スイッチSWに異常が生じているか否かを判断する。具体的には、制御装置40は、ローパスフィルタ44から入力される信号の電圧値に基づいて、速度信号の周期より長い期間にわたって、制御装置40への入力信号がロー(真)とされている場合に、スイッチSWに異常が生じていると判定する。   The control device 40 determines whether or not an abnormality has occurred in the switch SW based on a signal input from the drive circuit D during a period (time T12 to T14) in which a signal indicating temperature information is not output. Specifically, the control device 40 sets the input signal to the control device 40 to low (true) over a period longer than the period of the speed signal based on the voltage value of the signal input from the low pass filter 44. In this case, it is determined that an abnormality has occurred in the switch SW.

以下、駆動回路Dの温度情報送信部21によって設定される時比率の説明を行う。感温ダイオードSD(図3)には定電流回路が接続され、一定電流が流れるようになっている。駆動回路Dは、感温ダイオードSDのアノードA−カソードK間電圧、即ち、感温ダイオードSDの順方向降下電圧(アナログ値)を取得する。温度情報送信部21は、感温ダイオードSDの順方向降下電圧をPWM変調してデジタル信号である温度情報信号に変換し、これを制御装置40へ出力する。温度情報信号は、感温ダイオードSDの順方向降下電圧に応じた所定の時比率を有する。感温ダイオードSDの順方向降下電圧は、感温ダイオードSD、つまり、スイッチSWの温度に応じた値であるため、温度情報信号が有する時比率はスイッチSWの温度に応じた値となる。   Hereinafter, the duty ratio set by the temperature information transmission unit 21 of the drive circuit D will be described. A constant current circuit is connected to the temperature sensitive diode SD (FIG. 3) so that a constant current flows. The drive circuit D acquires the voltage between the anode A and the cathode K of the temperature sensitive diode SD, that is, the forward voltage drop (analog value) of the temperature sensitive diode SD. The temperature information transmission unit 21 performs PWM modulation on the forward voltage drop of the temperature sensitive diode SD to convert it into a temperature information signal that is a digital signal, and outputs this to the control device 40. The temperature information signal has a predetermined time ratio corresponding to the forward voltage drop of the temperature sensitive diode SD. Since the forward voltage drop of the temperature sensing diode SD is a value corresponding to the temperature of the temperature sensing diode SD, that is, the switch SW, the time ratio of the temperature information signal is a value corresponding to the temperature of the switch SW.

例えば、温度情報送信部21は、スイッチSWが最低温度A℃(例えば、−50℃)、及び、A℃より低い場合の感温ダイオードSDの順方向降下電圧を0%の時比率の信号に変換する。また、温度情報送信部21は、スイッチSWが最高温度B℃(例えば、200℃)、及び、B℃より高い温度の場合の感温ダイオードSDの順方向降下電圧を100%の時比率の信号に変換する。そして、温度情報送信部21は、スイッチSWの温度TがA℃〜B℃の間である場合の感温ダイオードSDの順方向降下電圧を、(T−A)/(B−A)%の時比率の信号に変換する。なお、スイッチSWの最低温度A℃及び最高温度B℃は、スイッチSWが使用される環境に応じて設定される。また、上述した説明では、スイッチSWの温度Tに応じて時比率を線形的に変化させるものとしたが、これを変更し、非線形的に変化させるものとしてもよい。   For example, the temperature information transmission unit 21 converts the forward drop voltage of the temperature-sensitive diode SD when the switch SW is lower than the minimum temperature A ° C. (eg, −50 ° C.) and A ° C. into a signal with a time ratio of 0%. Convert. Further, the temperature information transmission unit 21 is a signal having a time ratio of 100% for the forward voltage drop of the temperature-sensitive diode SD when the switch SW is at a maximum temperature B ° C. (for example, 200 ° C.) and higher than B ° C. Convert to Then, the temperature information transmitting unit 21 sets the forward voltage drop of the temperature sensitive diode SD when the temperature T of the switch SW is between A ° C. and B ° C. as (TA) / (BA)%. Convert to a time ratio signal. The minimum temperature A ° C and the maximum temperature B ° C of the switch SW are set according to the environment in which the switch SW is used. In the above description, the duty ratio is linearly changed according to the temperature T of the switch SW. However, the duty ratio may be changed and changed non-linearly.

図6に第1駆動回路Daに対応するスイッチング素子SWa、及び、第2駆動回路Dbに対応するスイッチング素子SWbが、それぞれ正常又は異常である場合に、回路の各部位における信号の状態を表す真理値表を示す。   FIG. 6 shows a truth representing a signal state in each part of the circuit when the switching element SWa corresponding to the first drive circuit Da and the switching element SWb corresponding to the second drive circuit Db are normal or abnormal. A value table is shown.

スイッチング素子SWaが正常な場合、第1駆動回路Daの端子P1はスイッチング素子SWaの温度に応じた時比率で状態が変化し、第1駆動回路Daの端子P2はハイインピーダンス状態とされる。このため、スイッチング素子SWaが正常な場合、第1駆動回路Daに対応する接続点P3は、スイッチング素子SWaの温度に応じた時比率で状態が変化し、第1磁気カプラMaの出力信号は、スイッチング素子SWaの温度に応じた時比率で状態が変化する。   When the switching element SWa is normal, the state of the terminal P1 of the first drive circuit Da changes at a time ratio corresponding to the temperature of the switching element SWa, and the terminal P2 of the first drive circuit Da is set to a high impedance state. Therefore, when the switching element SWa is normal, the state of the connection point P3 corresponding to the first drive circuit Da changes at a time ratio according to the temperature of the switching element SWa, and the output signal of the first magnetic coupler Ma is The state changes at a time ratio corresponding to the temperature of the switching element SWa.

スイッチング素子SWaが異常な場合、第1駆動回路Daの端子P1はスイッチング素子SWaの温度に応じた時比率で状態が変化し、第1駆動回路Daの端子P2はロー状態とされる。このため、スイッチング素子SWaが異常な場合、第1駆動回路Daに対応する接続点P3は、ロー状態とされ、第1磁気カプラMaの出力信号はロー状態とされる。   When the switching element SWa is abnormal, the state of the terminal P1 of the first drive circuit Da changes at a time ratio corresponding to the temperature of the switching element SWa, and the terminal P2 of the first drive circuit Da is set to the low state. Therefore, when the switching element SWa is abnormal, the connection point P3 corresponding to the first drive circuit Da is set to the low state, and the output signal of the first magnetic coupler Ma is set to the low state.

スイッチング素子SWbが正常な場合、第2駆動回路Dbの端子P2はハイインピーダンス状態とされる。このため、第2磁気カプラMbの出力信号は、ハイインピーダンス状態とされる。   When the switching element SWb is normal, the terminal P2 of the second drive circuit Db is in a high impedance state. For this reason, the output signal of the second magnetic coupler Mb is in a high impedance state.

スイッチング素子SWbが異常な場合、第2駆動回路Dbの端子P2はロー状態とされる。このため、第2磁気カプラMbの出力信号は、ロー状態とされる。   When the switching element SWb is abnormal, the terminal P2 of the second drive circuit Db is set to a low state. For this reason, the output signal of the second magnetic coupler Mb is set to the low state.

よって、スイッチング素子SWa,SWbがともに正常である場合、制御装置40に入力される信号(接続点P6における信号)は、磁気カプラMaから出力される時比率で状態が変化する信号と、第2磁気カプラMbから出力されるハイインピーダンス状態の信号とが、ワイヤードオアにより論理和をとられるため、時比率で状態が変化する信号となる。   Therefore, when both of the switching elements SWa and SWb are normal, the signal input to the control device 40 (the signal at the connection point P6) is a signal that changes state with the time ratio output from the magnetic coupler Ma, and the second Since the high-impedance state signal output from the magnetic coupler Mb is logically ORed with a wired OR, the signal changes state at a time ratio.

また、スイッチング素子SWaが異常であり、スイッチング素子SWbが正常である場合、制御装置40に入力される信号(接続点P6における信号)は、磁気カプラMaから出力される時比率で状態が変化する信号と、第2磁気カプラMbから出力されるロー状態の信号とが、ワイヤードオアにより論理和をとられるため、ロー状態の信号となる。   When the switching element SWa is abnormal and the switching element SWb is normal, the state of the signal input to the control device 40 (the signal at the connection point P6) changes at the time ratio output from the magnetic coupler Ma. Since the signal and the low-state signal output from the second magnetic coupler Mb are logically ORed by wired OR, the signal becomes a low-state signal.

また、スイッチング素子SWaが正常であり、スイッチング素子SWbが異常である場合、制御装置40に入力される信号(接続点P6における信号)は、磁気カプラMaから出力されるロー状態の信号と、第2磁気カプラMbから出力されるハイインピーダンス状態の信号とが、ワイヤードオアにより論理和をとられるため、ロー状態の信号となる。   In addition, when the switching element SWa is normal and the switching element SWb is abnormal, the signal input to the control device 40 (the signal at the connection point P6) is the low state signal output from the magnetic coupler Ma, The signal in the high impedance state output from the two magnetic coupler Mb is logically ORed by wired OR, so that it becomes a signal in the low state.

また、スイッチング素子SWa,SWbがともに異常である場合、制御装置40に入力される信号(接続点P6における信号)は、磁気カプラMaから出力されるロー状態の信号と、第2磁気カプラMbから出力されるロー状態の信号とが、ワイヤードオアにより論理和をとられるため、ロー状態の信号となる。   Further, when both of the switching elements SWa and SWb are abnormal, a signal input to the control device 40 (a signal at the connection point P6) is a low-state signal output from the magnetic coupler Ma and a second magnetic coupler Mb. Since the low state signal to be output is logically ORed with wired OR, it becomes a low state signal.

以下、本実施形態の効果を述べる。   The effects of this embodiment will be described below.

電源回路に用いる複数の半導体スイッチング素子において、半導体スイッチング素子のそれぞれの温度は、ほぼ同一であるとみなすことができる。そこで、回路構成を簡略化するために、一つの半導体スイッチング素子の温度情報のみを制御装置40が取得する構成としてもよい。さらに、複数の半導体スイッチング素子の異常情報を制御装置40が取得する構成とする場合に、回路構成の簡略化のために、半導体スイッチング素子の異常情報を表す各信号の論理和をとり、その論理和を制御装置40に入力する構成が考えられる。   In the plurality of semiconductor switching elements used in the power supply circuit, the temperatures of the semiconductor switching elements can be regarded as substantially the same. Therefore, in order to simplify the circuit configuration, the control device 40 may acquire only the temperature information of one semiconductor switching element. Further, when the control device 40 acquires the abnormality information of a plurality of semiconductor switching elements, in order to simplify the circuit configuration, the logical sum of each signal representing the abnormality information of the semiconductor switching elements is taken and the logic A configuration in which the sum is input to the control device 40 is conceivable.

このような構成において、上記特許文献1に記載の方法を適用した構成を想定する。特許文献1では、半導体スイッチング素子における異常の発生と異常の終了を短いパルス信号で伝える構成としている。例えば、2つの半導体スイッチング素子において異なるタイミングで異常が生じると、制御装置40に対して短いパルス信号が2回入力されることになる。この場合、1つめの半導体スイッチング素子における異常を表す1回目の短いパルス信号が異常の発生と判定され、2つめの半導体スイッチング素子における異常を表す2回目の短いパルス信号が異常の終了と判定される。このため、2つの半導体スイッチング素子において異常が継続しているにも関わらず、異常が終了したと誤判定することになる。   In such a configuration, a configuration to which the method described in Patent Document 1 is applied is assumed. Japanese Patent Laid-Open No. 2004-228561 has a configuration in which the occurrence of an abnormality in the semiconductor switching element and the end of the abnormality are transmitted with a short pulse signal. For example, if an abnormality occurs at different timings in two semiconductor switching elements, a short pulse signal is input twice to the control device 40. In this case, the first short pulse signal indicating an abnormality in the first semiconductor switching element is determined to be abnormal, and the second short pulse signal indicating an abnormality in the second semiconductor switching element is determined to be the end of the abnormality. The For this reason, it is erroneously determined that the abnormality has ended although the abnormality has continued in the two semiconductor switching elements.

インバータ装置INVに用いる複数のスイッチSWにおいて、各スイッチSWの温度は、ほぼ同一であるとみなすことができる。また、例えば、インバータ装置INVに用いる複数のスイッチSWのうち、最も温度が高くなるものの検出値を取得し、その検出値が所定値以下になるような制御を行えば、全てのスイッチSWについて、温度の過上昇を抑制できる。   In the plurality of switches SW used in the inverter device INV, the temperature of each switch SW can be regarded as substantially the same. Further, for example, if a detection value of a switch having the highest temperature among a plurality of switches SW used in the inverter device INV is acquired and control is performed so that the detection value becomes a predetermined value or less, for all the switches SW, An excessive increase in temperature can be suppressed.

そこで、制御装置40は、第1駆動回路Daと同一の基準電位に接続されたスイッチSWの温度のみを取得する構成としている。さらに、上記構成では、第1駆動回路Daに対応するスイッチSWの温度情報を表す信号と、第1駆動回路Da、及び、第2駆動回路Dbに対応するスイッチSWの異常情報を表す信号とが同一の経路(接続点P6)を介して出力される。複数の信号を同一の経路で出力する構成とすることで、回路構成を簡易化できる。   Therefore, the control device 40 is configured to acquire only the temperature of the switch SW connected to the same reference potential as that of the first drive circuit Da. Further, in the above configuration, a signal indicating the temperature information of the switch SW corresponding to the first drive circuit Da and a signal indicating the abnormality information of the switch SW corresponding to the first drive circuit Da and the second drive circuit Db are provided. It is output via the same route (connection point P6). By adopting a configuration for outputting a plurality of signals through the same path, the circuit configuration can be simplified.

また、上記構成によれば、スイッチSWがそれぞれ速度信号に応じたスイッチング速度で駆動されることになる。このため、例えば、スイッチSWに過剰な電圧が印加されることを抑制しつつ、スイッチSWにおける電力損失を抑制させることが可能になる。さらに、同期用の信号として速度信号を用いることで、制御装置40と駆動回路Dとの接続に用いる絶縁素子の数を低減できる。即ち、回路構成を簡易化しつつ、異常情報の誤判定を抑制することが可能になる。   Moreover, according to the said structure, switch SW will be driven at the switching speed according to each speed signal. For this reason, for example, it is possible to suppress power loss in the switch SW while suppressing application of an excessive voltage to the switch SW. Furthermore, the number of insulating elements used for connection between the control device 40 and the drive circuit D can be reduced by using the speed signal as the synchronization signal. That is, erroneous determination of abnormality information can be suppressed while simplifying the circuit configuration.

さらに、上記構成では、温度情報を表す信号と、異常情報を表す信号とを、速度情報と同期して出力するとともに、温度情報を表す信号が出力されない期間において、異常情報を表す信号の出力を開始する構成とした。これにより、制御装置40は、駆動回路Da,Dbから送信されてきた信号が、温度情報を表す情報なのか、異常情報を表す情報なのかを判断することが可能になる。また、同期用の信号として速度信号を用いることで、制御装置40と駆動回路Da,Dbとの接続に用いる磁気カプラMの数を低減できる。即ち、回路構成を簡易化しつつ、異常情報の誤判定を抑制することが可能になる。   Further, in the above configuration, the signal representing the temperature information and the signal representing the abnormality information are output in synchronization with the speed information, and the signal representing the abnormality information is output during a period in which the signal representing the temperature information is not output. The configuration was started. Thereby, the control device 40 can determine whether the signal transmitted from the drive circuits Da and Db is information representing temperature information or information representing abnormality information. Further, by using the speed signal as the synchronization signal, the number of magnetic couplers M used for connection between the control device 40 and the drive circuits Da and Db can be reduced. That is, erroneous determination of abnormality information can be suppressed while simplifying the circuit configuration.

第1駆動回路Daの温度情報送信部21の出力信号と、第1駆動回路Daの異常情報送信部22の出力信号とは、磁気カプラMaよりも第1駆動回路Da側で論理和がとられた上で、磁気カプラMaに出力されている。これにより、第1駆動回路Daと制御装置40との間に用いる磁気カプラMaの数を低減することができる。   The output signal of the temperature information transmitter 21 of the first drive circuit Da and the output signal of the abnormality information transmitter 22 of the first drive circuit Da are ORed on the first drive circuit Da side with respect to the magnetic coupler Ma. In addition, it is output to the magnetic coupler Ma. As a result, the number of magnetic couplers Ma used between the first drive circuit Da and the control device 40 can be reduced.

磁気カプラMa,Mbは、オープンドレイン出力であって、第1駆動回路Daの出力信号と、第2駆動回路Dbの出力信号とは、磁気カプラMa,Mbよりも制御装置40側で、ワイヤードオアがとられることで論理和がとられた上で、制御装置40に出力されている。オープンドレイン出力の磁気カプラMa,Mbの出力を結線することで、簡易な構成により、論理和(ワイヤードオア)をとることができる。   The magnetic couplers Ma and Mb are open drain outputs, and the output signal of the first drive circuit Da and the output signal of the second drive circuit Db are wired OR more on the control device 40 side than the magnetic couplers Ma and Mb. As a result of the logical sum being taken, the result is output to the control device 40. By connecting the outputs of the open drain magnetic couplers Ma and Mb, a logical sum (wired OR) can be obtained with a simple configuration.

(第2実施形態)
本実施形態の電気的構成は、第1実施形態と同様である。本実施形態における駆動回路Da,Dbは、温度情報を表す信号と干渉しないように、異常情報を表す信号を出力する。具体的には、図7に示すように、時刻T20〜T22,時刻T24〜26の期間を、温度情報を表すパルスを出力する期間とし、温度情報を表すパルスが出力されない時刻T22〜T24の期間を、異常情報を表すパルスを出力する期間としている。これにより、温度情報を表す信号と、異常情報を表す信号とを、同一の経路で出力しつつ、制御装置40は、温度情報と異常情報との双方を取得することが可能になる。
(Second Embodiment)
The electrical configuration of this embodiment is the same as that of the first embodiment. The drive circuits Da and Db in the present embodiment output a signal representing abnormality information so as not to interfere with a signal representing temperature information. Specifically, as shown in FIG. 7, the period from time T20 to T22 and time T24 to T26 is a period for outputting a pulse representing temperature information, and the period from time T22 to T24 in which a pulse representing temperature information is not output. Is a period during which a pulse representing abnormality information is output. Thereby, the control device 40 can acquire both the temperature information and the abnormality information while outputting the signal representing the temperature information and the signal representing the abnormality information through the same path.

(第3実施形態)
第1,2実施形態における駆動回路Dは、温度情報を表す信号、及び、異常情報を表す信号を制御装置40から受信した速度信号に同期して出力する。本実施形態では当該構成に代えて、駆動回路Dのそれぞれがクロック回路DC(内部発振回路)を有する構成とする。クロック回路DCは、振動子(例えば、水晶振動子やセラミック振動子)に対して電圧を印加することで、所定周期で出力されるパルス信号(クロック信号)を出力する回路である。
(Third embodiment)
The drive circuit D in the first and second embodiments outputs a signal representing temperature information and a signal representing abnormality information in synchronization with the speed signal received from the control device 40. In the present embodiment, each of the drive circuits D has a clock circuit DC (internal oscillation circuit) instead of the configuration. The clock circuit DC is a circuit that outputs a pulse signal (clock signal) output at a predetermined cycle by applying a voltage to a vibrator (for example, a crystal vibrator or a ceramic vibrator).

駆動回路Dは、その駆動回路Dが有する端子CLK(クロック信号入力端子)に対して周期的なパルス信号の入力がない場合、その駆動回路Dが有するクロック回路DCが出力するクロック信号に同期して、温度情報を表す信号、及び、異常情報を表す信号の出力を行う。また、駆動回路Dは、端子CLKに対して周期的なパルス信号の入力がある場合、その周期的なパルス信号に同期して、温度情報を表す信号、及び、異常情報を表す信号の出力を行う。詳しくは、本実施形態の駆動回路Dは、端子CLKに対して周期的なパルス信号の入力がある場合、その周期的なパルス信号の立ち上がりに同期して、温度情報を表す信号、及び、異常情報を表す信号の出力を行う。   When there is no periodic pulse signal input to the terminal CLK (clock signal input terminal) of the drive circuit D, the drive circuit D is synchronized with the clock signal output from the clock circuit DC of the drive circuit D. Then, a signal representing temperature information and a signal representing abnormality information are output. In addition, when a periodic pulse signal is input to the terminal CLK, the drive circuit D outputs a signal representing temperature information and a signal representing abnormality information in synchronization with the periodic pulse signal. Do. Specifically, when a periodic pulse signal is input to the terminal CLK, the drive circuit D of the present embodiment is synchronized with the rising edge of the periodic pulse signal and a signal indicating temperature information and an abnormality A signal representing information is output.

つまり、駆動回路Dは、端子CLKに対する周期的なパルス信号の入力の有無によって、クロック回路DCから出力される同期信号に同期して信号を出力する状態(内部発振状態)と、端子CLKに入力される信号に同期して信号を出力する状態(クロック入力状態)とが切り替えられる。また、駆動回路Dの内部発振状態とクロック入力状態との切り替えは、例えば、駆動回路Dが有する所定端子をプルアップ又はプルダウンすることで行われてもよい。   In other words, the drive circuit D outputs a signal in synchronization with the synchronization signal output from the clock circuit DC (internal oscillation state) depending on whether or not a periodic pulse signal is input to the terminal CLK, and inputs to the terminal CLK. The state of outputting a signal (clock input state) is switched in synchronization with the received signal. Further, the switching between the internal oscillation state and the clock input state of the drive circuit D may be performed, for example, by pulling up or pulling down a predetermined terminal included in the drive circuit D.

図8に本実施形態における駆動回路Da,Dbと、制御装置40との接続を表す概略図を示す。図4に示す構成と同一の構成について同一の符号を付し、適宜説明を省略する。複数の駆動回路Dのうち一つの第1駆動回路Daは、内部発振状態とされ、第1駆動回路Daとは異なる第2駆動回路Dbは、クロック入力状態とされている。なお、制御システムは、複数の第2駆動回路Dbを備えるが、図8では、その一つ第2駆動回路Dbのみを表し他の第2駆動回路Dbは省略している。   FIG. 8 is a schematic diagram showing the connection between the drive circuits Da and Db and the control device 40 in the present embodiment. The same components as those shown in FIG. 4 are denoted by the same reference numerals, and description thereof will be omitted as appropriate. Among the plurality of drive circuits D, one first drive circuit Da is in an internal oscillation state, and a second drive circuit Db different from the first drive circuit Da is in a clock input state. The control system includes a plurality of second drive circuits Db. In FIG. 8, only one of the second drive circuits Db is shown, and the other second drive circuits Db are omitted.

第1駆動回路Daは、第1駆動回路Daが備えるクロック回路DCに同期して、温度情報信号と異常情報信号とを出力する。第1駆動回路Daが正常な場合、異常情報送信部22が出力する異常情報信号はハイインピーダンス状態とされるため、接続点P3の信号は、温度情報送信部21が出力する温度情報信号と同一になる。   The first drive circuit Da outputs a temperature information signal and an abnormality information signal in synchronization with the clock circuit DC included in the first drive circuit Da. When the first drive circuit Da is normal, the abnormality information signal output from the abnormality information transmission unit 22 is in a high impedance state, so that the signal at the connection point P3 is the same as the temperature information signal output from the temperature information transmission unit 21. become.

第2駆動回路Dbのクロック信号入力端子CLKには、磁気カプラMdを介して、接続点P6の信号が入力される。駆動回路Da,Dbがともに正常な場合、駆動回路Da,Dbから出力される信号はともにハイインピーダンス状態とされるため、接続点P6の信号は、第1駆動回路Daの温度情報送信部21が出力する温度情報信号と同一になる。つまり、駆動回路Da,Dbがともに正常な場合、第2駆動回路Dbのクロック信号入力端子CLKには、第1駆動回路Daの温度情報送信部21が出力する温度情報信号が入力される。第1駆動回路Daの温度情報送信部21からは、クロック回路DCから出力されるクロック信号が2周期経過する毎に温度情報を表すパルス信号が出力される。これにより、第2駆動回路Dbの異常情報送信部22は、第1駆動回路Daの温度情報送信部21が出力する温度情報信号に同期して異常情報を出力する。   The signal of the connection point P6 is input to the clock signal input terminal CLK of the second drive circuit Db via the magnetic coupler Md. When the drive circuits Da and Db are both normal, the signals output from the drive circuits Da and Db are both in a high impedance state. Therefore, the temperature information transmitting unit 21 of the first drive circuit Da receives the signal at the connection point P6. It becomes the same as the temperature information signal to be output. That is, when both the drive circuits Da and Db are normal, the temperature information signal output from the temperature information transmission unit 21 of the first drive circuit Da is input to the clock signal input terminal CLK of the second drive circuit Db. From the temperature information transmission unit 21 of the first drive circuit Da, a pulse signal representing temperature information is output every two cycles of the clock signal output from the clock circuit DC. Thereby, the abnormality information transmission part 22 of the 2nd drive circuit Db outputs abnormality information synchronizing with the temperature information signal which the temperature information transmission part 21 of the 1st drive circuit Da outputs.

より具体的には、第2駆動回路Dbは、第1駆動回路Daの温度情報送信部21が出力する温度情報信号の立ち上がり(図5の時刻T10,T14に相当)に同期する。そして、第2駆動回路Dbは、温度情報信号が立ち上がる周期を前期と後期とに分割し、第2駆動回路Dbの異常情報送信部22は、温度情報を表す信号が出力されない期間である後期において、異常情報を表す信号の出力を開始する。なお、温度情報信号が立ち上がる周期を前期と後期とに分割した場合、前期は、図5の時刻T10〜T12に相当し、後期は、図5のT12〜T14に相当する。その前期及び後期は、クロック回路DCから出力されるクロック信号の1周期分にそれぞれ相当する。   More specifically, the second drive circuit Db is synchronized with the rise of the temperature information signal output from the temperature information transmission unit 21 of the first drive circuit Da (corresponding to times T10 and T14 in FIG. 5). Then, the second drive circuit Db divides the period in which the temperature information signal rises into the first period and the latter period, and the abnormality information transmission unit 22 of the second drive circuit Db is in a later period, which is a period in which a signal representing temperature information is not output Then, the output of the signal representing the abnormality information is started. When the period in which the temperature information signal rises is divided into the first and second periods, the first period corresponds to times T10 to T12 in FIG. 5, and the second period corresponds to T12 to T14 in FIG. The first and second periods correspond to one cycle of the clock signal output from the clock circuit DC.

本実施形態の構成では、駆動回路Dのうち一つの第1駆動回路Daが有するクロック回路DCのクロック信号に同期して、第1駆動回路Daとは異なる第2駆動回路Dbに同期用の信号を出力することができる。また、第1駆動回路Daから出力される温度情報信号を他の第2駆動回路Dbに対し同期用の信号として兼用するため、第1駆動回路Daに対応して設ける磁気カプラの数を低減することができる。   In the configuration of the present embodiment, a signal for synchronizing with a second drive circuit Db different from the first drive circuit Da in synchronization with the clock signal of the clock circuit DC included in one of the drive circuits D. Can be output. Further, since the temperature information signal output from the first drive circuit Da is also used as a signal for synchronization with the other second drive circuit Db, the number of magnetic couplers provided corresponding to the first drive circuit Da is reduced. be able to.

また、第2駆動回路Dbの異常情報送信部22から出力される異常情報信号がロー(真)とされると、接続点P6の信号がローとされる。これにより、第2駆動回路Dbの異常情報送信部22から出力される異常情報信号が、第2駆動回路Dbにより同期用の信号として扱われることが懸念される。そこで、本実施形態の異常情報送信部22は、第1実施形態と同様に、スイッチSWに異常が生じていると判定されると、温度情報を表すパルスが出力される期間(時刻T14以降)においても、異常情報を表す信号の出力を継続する。これにより、第2駆動回路Dbの異常情報送信部22から出力される異常情報信号が、第2駆動回路Dbにより同期用の信号として扱われることを抑制できる。   Further, when the abnormality information signal output from the abnormality information transmission unit 22 of the second drive circuit Db is low (true), the signal at the connection point P6 is low. As a result, there is a concern that the abnormality information signal output from the abnormality information transmitter 22 of the second drive circuit Db is handled as a synchronization signal by the second drive circuit Db. Therefore, as in the first embodiment, the abnormality information transmission unit 22 of the present embodiment outputs a pulse indicating temperature information (after time T14) when it is determined that an abnormality has occurred in the switch SW. Also, the output of the signal representing the abnormality information is continued. Thereby, it can suppress that the abnormal information signal output from the abnormal information transmission part 22 of 2nd drive circuit Db is handled as a signal for a synchronization by 2nd drive circuit Db.

なお、第1駆動回路Daが有するクロック回路DCのクロック信号を、磁気カプラを介して他の第2駆動回路Dbのクロック信号入力端子CLKに出力する構成としてもよい。第1駆動回路Daが有するクロック回路DCのクロック信号を、磁気カプラを介して他の第2駆動回路Dbのクロック信号入力端子CLKに出力する場合、第2実施形態と同様に、駆動回路Da,Dbは、温度情報を表す信号と干渉しないように、異常情報を表す信号を出力する構成とするとよい。また、温度情報信号を出力する駆動回路Dと、クロック信号を出力する駆動回路Dとを異なるものとしてもよい。   The clock signal of the clock circuit DC included in the first drive circuit Da may be output to the clock signal input terminal CLK of another second drive circuit Db via a magnetic coupler. When the clock signal of the clock circuit DC included in the first drive circuit Da is output to the clock signal input terminal CLK of the other second drive circuit Db via the magnetic coupler, as in the second embodiment, the drive circuits Da, Db may be configured to output a signal representing abnormality information so as not to interfere with a signal representing temperature information. The drive circuit D that outputs the temperature information signal may be different from the drive circuit D that outputs the clock signal.

(他の実施形態)
・第1実施形態及び第2実施形態の温度情報送信部21は、速度信号の2周期毎に温度情報を表すパルスを出力する構成としたが、これを変更してもよい。温度情報送信部21は、速度信号のn周期毎に温度情報を表すパルスを出力する構成としてもよい(nは任意の自然数)。nを大きく設定することで、異常情報を送信可能な期間が長くなるため、異常情報を表す信号をより迅速に駆動回路Da,Dbから制御装置40に送信することが可能になる。
(Other embodiments)
-Although the temperature information transmission part 21 of 1st Embodiment and 2nd Embodiment was set as the structure which outputs the pulse showing temperature information for every 2 periods of a speed signal, you may change this. The temperature information transmission part 21 is good also as a structure which outputs the pulse showing temperature information for every n period of a speed signal (n is arbitrary natural numbers). By setting n large, the period during which the abnormality information can be transmitted becomes longer, so that a signal representing the abnormality information can be transmitted from the drive circuits Da and Db to the control device 40 more quickly.

また、温度情報送信部21は、速度信号の1周期のうち所定の期間に温度情報を表すパルスを出力する構成としてもよい。例えば、速度信号の1周期のうちの所定の期間(例えば、最初のX%の期間、Xは0%より上、かつ、100%未満の任意の値)を、温度情報を送信する期間に設定する構成としてもよい。この構成では、速度信号の1周期のうち、温度情報が送信される所定の期間以外の期間において異常情報を表す信号の出力が開始される。   Moreover, the temperature information transmission part 21 is good also as a structure which outputs the pulse showing temperature information in a predetermined period among one period of a speed signal. For example, a predetermined period (for example, the first X% period, X is an arbitrary value above 0% and less than 100%) in one period of the speed signal is set as a period for transmitting temperature information It is good also as composition to do. In this configuration, output of a signal representing abnormality information is started in a period other than a predetermined period in which temperature information is transmitted in one cycle of the speed signal.

温度情報送信部21は、時比率以外で温度情報を送信する構成としてもよい。例えば、0,1の2値を表すデジタル信号によって、温度情報を送信する構成としてもよい。   The temperature information transmission part 21 is good also as a structure which transmits temperature information other than a time ratio. For example, the temperature information may be transmitted by a digital signal representing a binary value of 0 and 1.

・上記構成は、インバータ装置以外の電力変換装置に適用されるものであってもよい。例えば、DCDCコンバータ装置に適用されるものであってもよい。   -The above-mentioned composition may be applied to power converters other than an inverter device. For example, it may be applied to a DCDC converter device.

・絶縁素子として、磁気カプラに代えて、フォトカプラやトランスなどを用いてもよい。また、磁気カプラに代えて、容量カプラを用いてもよい。容量カプラは、受信側と送信側とを容量結合させることで、絶縁素子の受信側と送信側とを絶縁した上で、受信側の素子から受信した信号を送信側の素子に対して送信する。容量カプラは、受信側と送信側とを容量結合させる素子として、例えば、コンデンサを有する。   As the insulating element, a photo coupler or a transformer may be used instead of the magnetic coupler. Further, a capacitive coupler may be used instead of the magnetic coupler. The capacitive coupler capacitively couples the receiving side and the transmitting side to insulate the receiving side and the transmitting side of the insulating element and transmit a signal received from the receiving side element to the transmitting side element. . The capacitive coupler has, for example, a capacitor as an element that capacitively couples the reception side and the transmission side.

・半導体スイッチング素子として、IGBTに代えて、MOS−FETを用いてもよい。   As the semiconductor switching element, a MOS-FET may be used instead of the IGBT.

・上記構成では、第1駆動回路Daの温度情報送信部21及び異常情報送信部22の出力信号について、ワイヤードオアによって論理和をとる構成としたが、これを変更し、論理回路によって論理和をとる構成としてもよい。同様に、磁気カプラMa,Mbの出力信号について、ワイヤードオアによって論理和をとる構成としたが、これを変更し、論理回路によって論理和をとる構成としてもよい。   In the above configuration, the output signals of the temperature information transmission unit 21 and the abnormality information transmission unit 22 of the first drive circuit Da are configured to perform a logical OR by wired OR, but this is changed and a logical OR is performed by the logic circuit. It is good also as a structure to take. Similarly, the output signals of the magnetic couplers Ma and Mb are configured to take a logical sum by wired OR, but this may be changed and a logical sum may be obtained by a logic circuit.

・磁気カプラ、及び、駆動回路の温度情報送信部及び異常情報送信部は、オープンドレイン出力に代えて、オープンコレクタ出力であってもよい。また、トーテムポール出力であってもよい。   The magnetic coupler and the temperature information transmission unit and abnormality information transmission unit of the drive circuit may be open collector outputs instead of open drain outputs. Further, it may be a totem pole output.

21…温度情報送信部(第1送信部)、22…異常情報送信部(第2送信部)、40…制御装置、D…駆動回路、Da…第1駆動回路、Db…第2駆動回路、INV…インバータ装置、SW,SWp1〜SWp3,SWn1〜SWn3…スイッチング素子、Ma,Mb,Mc,Md,Mp1〜Mp3,Mn1〜Mn3…磁気カプラ。   DESCRIPTION OF SYMBOLS 21 ... Temperature information transmission part (1st transmission part), 22 ... Abnormal information transmission part (2nd transmission part), 40 ... Control apparatus, D ... Drive circuit, Da ... 1st drive circuit, Db ... 2nd drive circuit, INV... Inverter device, SW, SWp1 to SWp3, SWn1 to SWn3... Switching element, Ma, Mb, Mc, Md, Mp1 to Mp3, Mn1 to Mn3.

Claims (9)

それぞれ異なる基準電位に接続されている複数の半導体スイッチング素子(SW,SWp1〜SWp3,SWn1〜SWn3)を備える電力変換装置(INV)に適用され、その複数の半導体スイッチング素子の開閉状態を制御する制御装置(40)を備える電力変換装置の制御システムであって、
前記半導体スイッチング素子に対応して前記基準電位にそれぞれ接続され、その対応する前記半導体スイッチング素子をそれぞれ駆動する複数の駆動回路(Da,Db,Dp1〜Dp3,Dn1〜Dn3)を備え、
前記制御装置と、前記複数の駆動回路とは、それぞれ絶縁されるとともに、前記制御装置と、前記複数の駆動回路とは、それぞれ第1絶縁素子(Ma,Mb,Mp1〜Mp3,Mn1〜Mn3)を介して接続されており、
前記複数の駆動回路は、第2絶縁素子(Mc,Md,Mp1〜Mp3,Mn1〜Mn3)を介して、所定の同期信号によって同期されるとともに、前記複数の駆動回路それぞれに対応する前記半導体スイッチング素子をそれぞれ駆動し、
前記複数の駆動回路として、前記同期信号に同期して、対応する前記半導体スイッチング素子の温度情報を表す信号を前記制御装置に送信する第1送信部(21)、及び、前記同期信号に同期して、対応する前記半導体スイッチング素子の異常情報を表す信号を前記制御装置に送信する第2送信部(22)を備える一の第1駆動回路(Da)と、前記第2送信部を備える第2駆動回路(Db)と、を備え、
前記第1駆動回路の前記第1送信部、前記第1駆動回路の前記第2送信部、及び、前記第2駆動回路の前記第2送信部の出力信号は、論理和がとられた上で、前記制御装置に同一の経路を介して出力され、
前記第2送信部は、前記同期信号に応じ、前記温度情報を表す信号が出力されない期間において、前記異常情報を表す信号の出力を開始するものであって、
前記制御装置は、前記温度情報を表す信号が出力されない期間において、前記第1駆動回路及び前記第2駆動回路から入力される信号に基づいて、前記半導体スイッチング素子に異常が生じているか否かを判断する電力変換装置の制御システム。
Control applied to a power conversion device (INV) including a plurality of semiconductor switching elements (SW, SWp1 to SWp3, SWn1 to SWn3) connected to different reference potentials, and controls open / close states of the plurality of semiconductor switching elements A control system for a power converter comprising the device (40),
A plurality of drive circuits (Da, Db, Dp1 to Dp3, Dn1 to Dn3) respectively connected to the reference potential corresponding to the semiconductor switching elements and driving the corresponding semiconductor switching elements;
The control device and the plurality of drive circuits are insulated from each other, and the control device and the plurality of drive circuits are respectively separated from first insulating elements (Ma, Mb, Mp1 to Mp3, Mn1 to Mn3). Connected through
The plurality of drive circuits are synchronized by a predetermined synchronization signal via second insulating elements (Mc, Md, Mp1 to Mp3, Mn1 to Mn3), and the semiconductor switching corresponding to each of the plurality of drive circuits Drive each element,
As the plurality of drive circuits, in synchronization with the synchronization signal, a first transmission unit (21) that transmits a signal representing temperature information of the corresponding semiconductor switching element to the control device, and in synchronization with the synchronization signal A first driving circuit (Da) including a second transmission unit (22) for transmitting a signal representing abnormality information of the corresponding semiconductor switching element to the control device, and a second including the second transmission unit. A drive circuit (Db),
The output signals of the first transmission unit of the first drive circuit, the second transmission unit of the first drive circuit, and the second transmission unit of the second drive circuit are ORed. , Output to the control device via the same path,
The second transmission unit starts outputting a signal representing the abnormality information in a period in which the signal representing the temperature information is not output in response to the synchronization signal,
The control device determines whether an abnormality has occurred in the semiconductor switching element based on signals input from the first drive circuit and the second drive circuit in a period in which a signal representing the temperature information is not output. A control system for a power conversion device to judge.
前記第2送信部は、前記第1送信部から前記制御装置に送信される前記温度情報を表す信号が出力されない期間において、前記異常情報を表す信号を前記制御装置に送信する請求項1に記載の電力変換装置の制御システム。   The said 2nd transmission part transmits the signal showing the said abnormality information to the said control apparatus in the period when the signal showing the said temperature information transmitted to the said control apparatus from the said 1st transmission part is not output. Power converter control system. 前記第1駆動回路の前記第1送信部の出力信号と、前記第1駆動回路の前記第2送信部の出力信号とは、前記第1絶縁素子よりも前記第1駆動回路側で論理和がとられた上で、前記絶縁素子に出力されている請求項1に記載の電力変換装置の制御システム。   The output signal of the first transmission unit of the first drive circuit and the output signal of the second transmission unit of the first drive circuit are logically ORed on the first drive circuit side with respect to the first insulating element. The control system for the power conversion device according to claim 1, wherein the control system outputs the power to the insulating element. 前記絶縁素子は、オープンコレクタ出力、又は、オープンドレイン出力であって、
前記第1駆動回路の出力信号と、前記第2駆動回路の出力信号とは、前記第1絶縁素子よりも前記制御装置側で、ワイヤードオアがとられることで論理和がとられた上で、前記制御装置に出力されている請求項1乃至3のいずれか1項に記載の電力変換装置の制御システム。
The insulating element is an open collector output or an open drain output,
The output signal of the first drive circuit and the output signal of the second drive circuit are logically ORed by taking wired or more on the control device side than the first insulating element, The control system for a power converter according to any one of claims 1 to 3, wherein the control system is output to the controller.
前記第1送信部は、前記半導体スイッチング素子の温度情報を、所定周期において出力信号がハイ又はローとなる時比率によって前記制御装置に送信する請求項1乃至4のいずれか1項に記載の電力変換装置の制御システム。   5. The power according to claim 1, wherein the first transmission unit transmits temperature information of the semiconductor switching element to the control device at a time ratio at which an output signal is high or low in a predetermined cycle. Control system for conversion equipment. 前記制御装置と、前記複数の駆動回路とは、前記同期信号に同期して通信を行う請求項1乃至5のいずれか1項に記載の電力変換装置の制御システム。   The control system of a power converter according to any one of claims 1 to 5, wherein the control device and the plurality of drive circuits communicate in synchronization with the synchronization signal. 前記同期信号として、前記半導体スイッチング素子のスイッチング速度を表すパルス状の速度信号を用いる請求項1乃至6のいずれか1項に記載の電力変換装置の制御システム。   The control system for a power converter according to any one of claims 1 to 6, wherein a pulsed speed signal representing a switching speed of the semiconductor switching element is used as the synchronization signal. 前記制御装置は、前記第2絶縁素子を介して前記複数の駆動回路に対し、前記同期信号をそれぞれ送信する請求項1乃至7のいずれか1項に記載の電力変換装置の制御システム。   The control system of a power converter according to any one of claims 1 to 7, wherein the control device transmits the synchronization signal to the plurality of drive circuits via the second insulating element. 前記複数の駆動回路のうち一つの駆動回路は、前記第2絶縁素子を介してその一つの駆動回路とは異なる前記駆動回路に対し、前記同期信号を送信する請求項1乃至7のいずれか1項に記載の電力変換装置の制御システム。   One drive circuit among the plurality of drive circuits transmits the synchronization signal to the drive circuit different from the one drive circuit through the second insulating element. The control system of the power converter device as described in the item.
JP2016242499A 2015-12-18 2016-12-14 Power converter control system Active JP6772810B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015247797 2015-12-18
JP2015247797 2015-12-18

Publications (2)

Publication Number Publication Date
JP2017118814A true JP2017118814A (en) 2017-06-29
JP6772810B2 JP6772810B2 (en) 2020-10-21

Family

ID=59230902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016242499A Active JP6772810B2 (en) 2015-12-18 2016-12-14 Power converter control system

Country Status (1)

Country Link
JP (1) JP6772810B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019097011A (en) * 2017-11-21 2019-06-20 株式会社デンソー Signal propagation apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009136115A (en) * 2007-11-30 2009-06-18 Denso Corp Signal transmitter
JP2010273042A (en) * 2009-05-20 2010-12-02 Toyota Motor Corp Pulse density modulating and demodulating circuit and inverter controller using the modulating and demodulating circuit
US20110007537A1 (en) * 2009-07-09 2011-01-13 Martin Fornage Method and apparatus for single-path control and monitoring of an H-bridge
JP2014060594A (en) * 2012-09-18 2014-04-03 Denso Corp Switching element drive ic
JP2015053813A (en) * 2013-09-06 2015-03-19 トヨタ自動車株式会社 Power conversion device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009136115A (en) * 2007-11-30 2009-06-18 Denso Corp Signal transmitter
JP2010273042A (en) * 2009-05-20 2010-12-02 Toyota Motor Corp Pulse density modulating and demodulating circuit and inverter controller using the modulating and demodulating circuit
US20110007537A1 (en) * 2009-07-09 2011-01-13 Martin Fornage Method and apparatus for single-path control and monitoring of an H-bridge
JP2014060594A (en) * 2012-09-18 2014-04-03 Denso Corp Switching element drive ic
JP2015053813A (en) * 2013-09-06 2015-03-19 トヨタ自動車株式会社 Power conversion device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019097011A (en) * 2017-11-21 2019-06-20 株式会社デンソー Signal propagation apparatus
JP7077588B2 (en) 2017-11-21 2022-05-31 株式会社デンソー Signal propagation device

Also Published As

Publication number Publication date
JP6772810B2 (en) 2020-10-21

Similar Documents

Publication Publication Date Title
JP6428753B2 (en) Power conversion device control system
JP2013051547A (en) Semiconductor integrated circuit and driving device including the same
JP2014117065A (en) Parallel operation power unit
JP2006238546A (en) Inverter temperature detector
EP2712087B1 (en) Semiconductor device and circuit for controlling electric potential of gate of insulated-gate type switching element
JP6390691B2 (en) Signal transmission circuit
WO2017099191A1 (en) Signal transfer circuit
CN104242608A (en) Power semiconductor module
JP6772810B2 (en) Power converter control system
CN113711481B (en) Driving circuit
JP2008017650A (en) Power converter
JP2018023244A (en) Abnormality determination circuit
JP5416673B2 (en) Signal transmission circuit, switching element drive circuit, and power conversion device
US9906010B2 (en) Driving device and driving method
JP6579031B2 (en) Signal transmission circuit
JP2011030361A (en) Driver of power switching element
WO2017104544A1 (en) Control system for power conversion device
JP6601347B2 (en) Abnormal information transmission circuit
JP2018101836A (en) Level shift circuit and drive circuit
KR101970870B1 (en) Gate voltage control device
JP2013196383A (en) Gate control device, clock signal supply device, gate control method and clock signal supply method and program
JP2015033190A (en) Switching control device
JP2019097011A (en) Signal propagation apparatus
JP2017099100A (en) Switching circuit
JP2018007135A (en) Signal transfer circuit and instrumentation device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200914

R151 Written notification of patent or utility model registration

Ref document number: 6772810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250