KR102653573B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102653573B1
KR102653573B1 KR1020190180040A KR20190180040A KR102653573B1 KR 102653573 B1 KR102653573 B1 KR 102653573B1 KR 1020190180040 A KR1020190180040 A KR 1020190180040A KR 20190180040 A KR20190180040 A KR 20190180040A KR 102653573 B1 KR102653573 B1 KR 102653573B1
Authority
KR
South Korea
Prior art keywords
signal
data
channel
gate
pixel
Prior art date
Application number
KR1020190180040A
Other languages
English (en)
Other versions
KR20210086236A (ko
Inventor
여인호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190180040A priority Critical patent/KR102653573B1/ko
Publication of KR20210086236A publication Critical patent/KR20210086236A/ko
Application granted granted Critical
Publication of KR102653573B1 publication Critical patent/KR102653573B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시장치는 표시패널, 상기 표시패널에 게이트 신호 및 채널 신호를 제공하는 게이트 구동회로, 및 상기 표시패널에 데이터 신호를 제공하는 데이터 구동회로를 포함한다. 상기 표시패널은 복수의 화소들 및 데이터 멀티플렉서를 포함한다. 상기 데이터 멀티플렉서는 상기 채널 신호에 근거하여, 상기 데이터 구동회로에서 제공받은 상기 데이터 신호를 상기 복수의 화소들 중 대응하는 화소들에 제공한다. 상기 채널 신호가 스윙하는 스윙폭은 상기 데이터 신호의 전압이 양의 값인지 또는 음의 값인지에 따라 달라진다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 좀 더 구체적으로 반전 방식으로 데이터 신호를 제공하는 데이터 구동회로를 포함하는 표시장치에 관한 것이다.
표시장치는 표시화면에 다양한 이미지를 표시하여 사용자에게 정보를 제공한다. 일반적으로 표시장치는 할당된 화면 내에서 정보를 표시한다.
표시장치 중 액정 표시장치는 두 기판 사이에 개재되어 있는 액정층에 인가되는 전계의 세기를 조절하여 상기 두 기판을 투과하는 광의 양을 조절함으로써 원하는 영상을 표시한다.
액정 표시장치의 구동 방법에는 데이터 라인에 인가되는 데이터 전압의 극성에 따라 프레임 반전, 라인 반전, 및 도트 반전 등의 방식이 있다. 프레임 반전은 한 프레임 내에서 데이터 라인에 인가되는 영상 데이터들의 극성은 모두 동일한 방식이다. 라인 반전은 데이터 라인에 인가되는 영상 데이터의 극성을 화소행 마다 반전시켜 인가하는 방식이다. 도트 반전은 데이터 라인에 인가되는 영상 데이터의 극성을 화소행과 화소열 마다 반전시켜 인가하는 방식이다.
한편, 액정 표시장치는 복수의 전자부품들을 포함하는데, 전자부품들 중 일부는 높은 주파수를 갖는 클럭신호를 생성한다. 이와 같은 클럭신호가 발행함에 따라, EMI(Electro Magnetic Interference)와 같은 노이즈가 발생하는 문제점이 있었다.
본 발명은 EMI(Electro Magnetic Interference)와 같은 노이즈가 감소된 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시장치는 표시패널, 상기 표시패널에 게이트 신호 및 채널 신호를 제공하는 게이트 구동회로, 및 상기 표시패널에 데이터 신호를 제공하는 데이터 구동회로를 포함할 수 있다. 상기 표시패널은 복수의 채널 트랜지스터들, 복수의 데이터 라인들, 복수의 화소전극들, 및 공통전극을 포함할 수 있다. 상기 복수의 채널 트랜지스터들은 상기 데이터 신호를 제공받고, 각각이 입력전극, 출력전극, 및 제어전극을 포함할 수 있다. 상기 복수의 데이터 라인들은 상기 복수의 채널 트랜지스터들과 각각 대응하고, 상기 복수의 채널 트랜지스터들에서 상기 데이터 신호를 제공받을 수 있다. 상기 복수의 화소전극들은 상기 복수의 데이터 라인들에서 상기 데이터 신호를 제공을 수 있다. 상기 공통전극은 상기 복수의 화소전극들과 대응하며, 공통전압을 제공받을 수 있다. 제1 화소전극은 상기 복수의 화소전극들 중 제공받는 데이터 신호의 전압이 양의 값인 것으로 정의되고, 상기 복수의 채널 트랜지스터들 중 상기 제1 화소전극과 전기적으로 연결된 제1 채널 트랜지스터의 제어전극에 인가되는 채널신호의 전위는 제1 레벨일 수 있다. 제2 화소전극은 상기 복수의 화소전극들 중 제공받는 데이터 신호의 전압이 음의 값인 것으로 정의되고, 상기 복수의 채널 트랜지스터들 중 상기 제2 화소전극과 전기적으로 연결된 제2 채널 트랜지스터의 제어전극에 인가되는 채널신호의 전위는 상기 제1 레벨과 다른 제2 레벨일 수 있다.
본 발명의 일 실시예에서, 상기 제2 레벨은 상기 제1 레벨보다 더 작을 수 있다.
본 발명의 일 실시예에서, 상기 표시패널은 상기 복수의 화소전극들 중 적어도 어느 하나 및 상기 공통전극 사이에 형성된 전계(electric field) 의해 분자의 배열이 변하는 액정층을 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 표시패널은 상기 게이트 신호를 제공받는 복수의 게이트 라인들 및 상기 채널 신호를 제공받고 각각이 복수의 채널 트랜지스터들 중 대응하는 채널 트랜지스터의 제어전극에 전기적으로 연결된 복수의 채널 라인들을 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 표시패널은 복수의 화소 트랜지스터들을 더 포함할 수 있다. 상기 복수의 화소 트랜지스터들 각각은,
상기 복수의 데이터 라인들 중 대응하는 데이터 라인과 전기적으로 연결된 화소 입력전극, 상기 복수의 화소전극들 중 대응하는 화소전극과 전기적으로 연결된 화소 출력전극, 및 상기 복수의 게이트 라인들 중 대응하는 게이트 라인과 전기적으로 연결된 화소 제어전극을 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 화소전극은 복수개로 정의되고, 상기 제2 화소전극은 복수개로 정의되며, 상기 복수의 제1 화소전극들 및 상기 복수의 제2 화소전극들은 서로 교번하게 배치될 수 있다.
본 발명의 일 실시예에서, 상기 복수의 화소전극들 중 어느 하나는 M번째 프레임에서는 상기 제1 화소전극으로 정의되고, M+1번째 프레임에서는 상기 제2 화소전극으로 정의될 수 있다.
본 발명의 일 실시예에 따른 표시장치는 표시패널, 상기 표시패널에 게이트 신호 및 채널 신호를 제공하는 게이트 구동회로, 및 상기 표시패널에 데이터 신호를 제공하는 데이터 구동회로를 포함할 수 있다. 상기 표시패널은 복수의 채널 트랜지스터들, 복수의 데이터 라인들, 복수의 화소전극들, 및 공통전극을 포함할 수 있다. 상기 복수의 채널 트랜지스터들은 상기 데이터 신호를 제공받고, 각각이 입력전극, 출력전극, 및 제어전극을 포함할 수 있다. 상기 복수의 데이터 라인들은 상기 복수의 채널 트랜지스터들과 각각 대응하고, 상기 복수의 채널 트랜지스터들에서 상기 데이터 신호를 제공받을 수 있다. 상기 복수의 화소전극들은 상기 복수의 데이터 라인들에서 상기 데이터 신호를 제공받을 수 있다. 상기 공통전극은 상기 복수의 화소전극들과 대응하며, 공통전압을 제공받을 수 있다. 상기 복수의 화소전극들 중 어느 하나의 화소전극이 제공받는 데이터 신호의 전압이 양의 값인 경우, 상기 복수의 채널 트랜지스터들 중 상기 어느 하나의 화소전극과 전기적으로 연결된 제1 채널 트랜지스터의 제어전극에 인가되는 채널신호의 전위는 제1 레벨일 수 있다. 상기 복수의 화소전극들 중 상기 어느 하나의 화소전극이 제공받는 데이터 신호의 전압이 음의 값인 경우, 상기 제1 채널 트랜지스터의 상기 제어전극에 인가되는 채널신호의 전위는 상기 제1 레벨과 다른 제2 레벨일 수 있다.
본 발명의 일 실시예에서, 상기 제2 레벨은 상기 제1 레벨보다 더 작을 수 있다.
본 발명의 일 실시예에서, 상기 표시패널은 상기 복수의 화소전극들 중 적어도 어느 하나 및 상기 공통전극 사이에 형성된 전계(electric field) 의해 분자의 배열이 변하는 액정층을 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 표시패널은 상기 게이트 신호를 제공받는 복수의 게이트 라인들 및 상기 채널 신호를 제공받고 각각이 복수의 채널 트랜지스터들 중 대응하는 채널 트랜지스터의 제어전극에 전기적으로 연결된 복수의 채널 라인들을 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 표시패널은 복수의 화소 트랜지스터들을 더 포함할 수 있다. 상기 복수의 화소 트랜지스터들 각각은 상기 복수의 데이터 라인들 중 대응하는 데이터 라인과 전기적으로 연결된 입력전극, 상기 복수의 화소전극들 중 대응하는 화소전극과 전기적으로 연결된 출력전극, 및 상기 복수의 게이트 라인들 중 대응하는 게이트 라인과 전기적으로 연결된 제어전극을 포함할 수 있다.
본 발명의 일 실시예에서, 상기 복수의 화소전극들 중 제공받는 데이터 신호의 전압이 양의 값인 것은 제1 화소전극들로 정의되고, 제공받는 데이터 신호의 전압이 음의 값인 것은 제2 화소전극들로 정의되며, 상기 제1 화소전극들 및 상기 제2 화소전극들은 서로 교번하게 배치될 수 있다.
본 발명의 일 실시예에 따른 표시장치는 표시패널, 게이트 구동회로, 데이터 구동회로, 터치 구동회로 및 타이밍 제어부를 포함할 수 있다. 상기 표시패널은 게이트 구동회로로부터 게이트 신호 및 채널 신호를 제공받을 수 있다. 표시패널은 데이터 구동회로로부터 데이터 신호를 제공받을 수 있다. 게이트 구동회로는 터치 구동회로로부터 제1 게이트 하이 신호, 제2 게이트 하이 신호 및 게이트 로우 신호를 제공받을 수 있다. 타이밍 제어부는 게이트 구동회로, 데이터 구동회로 및 터치 구동회로를 제어하고 게이트 구동회로로 극성 확인 신호를 제공할 수 있다.
본 발명의 일 실시예에서 상기 제1 게이트 하이 신호의 전위는 상기 제2 게이트 하이 신호의 전위보다 더 클 수 있다.
본 발명의 일 실시예에서, 상기 데이터 신호의 전압이 양의 값이면 상기 채널 신호는 상기 게이트 로우 신호 및 상기 제1 게이트 하이 신호 사이에서 스윙할 수 있다.
본 발명의 일 실시예에서, 상기 데이터 신호의 전압이 음의 값이면 상기 채널 신호는 상기 게이트 로우 신호 및 상기 제2 게이트 하이 신호 사이에서 스윙할 수 있다.
본 발명의 일 실시예에서, 상기 게이트 구동회로는 데이터 멀티플렉서의 출력 순서를 결정하기 위한 채널 제어신호를 수신할 수 있다.
본 발명의 일 실시예에서, 채널 제어신호는 타이밍 제어부로부터 게이트 구동회로로 제공될 수 있다.
본 발명의 일 실시예에 따르면, 표시장치를 구성하는 전자 부품에서 EMI(Electro Magnetic Interference)와 같은 노이즈가 발생하는 것을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도를 예시적으로 도시한 것이다.
도 2는 본 발명의 일 실시예에 따른 화소의 등가회로도를 예시적으로 도시한 것이다.
도 3은 본 발명의 일 실시예에 따른 표시패널의 단면 중 일부를 예시적으로 도시한 것이다.
도 4는 본 발명의 일 실시예에 따른 게이트 구동회로 및 데이터 구동회로에서 출력하는 신호들의 파형을 예시적으로 도시한 것이다.
도 5a는 도 4에 도시된 파형 중에서 게이트 구동회로에서 출력되는 게이트 신호의 파형을 도시한 것이다.
도 5b는 도 4에 도시된 파형 중에서 데이트 구동회로에서 출력되는 데이터 신호의 파형을 도시한 것이다.
도 5c는 도 4에 도시된 파형 중에서 게이트 구동회로에서 출력되는 채널 신호의 파형을 도시한 것이다.
도 6은 본 발명의 일 실시예에 따른 화소전극들, 게이트 라인들, 데이터 라인들, 및 데이터 멀티플렉서를 예시적으로 도시한 것이다.
도 7은 게이트 구동회로가 타이밍제어부로부터 제공받는 신호들 및 게이트 구동회로가 표시패널에 제공하는 신호들을 예시적으로 도시한 것이다.
도 8은 본 발명의 일 실시예에 따른 화소전극들, 게이트 라인들, 데이터 라인들, 및 데이터 멀티플렉서를 예시적으로 도시한 것이다.
도 9는 게이트 구동회로가 타이밍제어부로부터 제공받는 신호들 및 게이트 구동회로가 표시패널에 제공하는 신호들을 예시적으로 도시한 것이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성 요소(또는 영역, 층, 부분 등)가 다른 구성 요소 "상에 있다.", "연결된다.", 또는 "결합된다."고 언급되는 경우에 그것은 다른 구성 요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성 요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면 부호는 동일한 구성 요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
"아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다." 또는 "가지다." 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치(DD)의 블록도를 예시적으로 도시한 것이다.
표시장치(DD)는 표시모듈(DM), 게이트 구동회로(GDC), 데이터 구동회로(SIC), 터치구동회로(TPIC), 타이밍제어부(TC), 전원관리회로(PMIC), 및 감마전압생성회로(PGMA)를 포함할 수 있다.
표시모듈(DM)은 표시패널(DP) 및 입력감지회로(ISC)를 포함할 수 있다.
표시패널(DP)은 이미지를 표시할 수 있다. 본 발명에서 표시패널(DP)의 종류는 특별히 한정되지 않으며, 별도의 광원이 필요한 비발광형 표시패널(예를 들어, 액정 표시패널)이거나, 별도의 발광원이 필요하지 않은 발광형 표시패널(예를 들어, 유기발광표시패널) 일 수 있다. 이하, 편의상 표시패널(DP)은 액정 표시패널인 것으로 설명한다.
표시패널(DP)은 복수의 화소들(PX, 도 2 참조) 및 데이터 멀티플렉서(MUX_D, 도 6 참조)를 포함할 수 있다. 화소(PX) 및 데이터 멀티플렉서(MUX_D)에 대해서는 이후에 자세히 설명한다.
표시패널(DP)은 데이터 구동회로(SIC)에서 데이터 신호(DS)를 수신하고, 게이트 구동회로(GDC)에서 게이트 신호(GS)를 수신할 수 있다.
입력감지회로(ISC)는 표시패널(DP) 상에 배치될 수 있다. 입력감지회로(ISC)는 사용자의 손 또는 터치 펜 등에 의한 입력을 감지할 수 있다. 본 발명의 일 실시예에서, 입력감지회로(ISC)는 표시패널(DP) 내에 실장된 In-Cell 타입일 수 있으나, 이에 제한되는 것은 아니다. 본 발명의 다른 실시예에서, 입력감지회로(ISC)는 On-Cell 타입 또는 Add-on 타입으로 표시패널(DP)에 실장될 수 있다.
게이트 구동회로(GDC)는 쉬프트 레지스터로써, 타이밍제어부(TC)에서 게이트 클럭신호(GCLK)를 수신하며, 표시패널(DP)의 화소들(PX)에 게이트 신호(GS)를 제공할 수 있다.
게이트 구동회로(GDC)는 타이밍제어부(TC)에서 채널 클럭신호(CCLK)를 수신하며, 표시패널(DP)의 데이터 멀티플렉서(MUX_D)에 채널 신호(CS)를 제공할 수 있다.
게이트 구동회로(GDC)는 타이밍제어부(TC)에서 수직개시신호(VST)를 수신하여, 이를 표시패널(DP)에 제공할 수 있다. 표시패널(DP)은 1초에 복수의 프레임들을 표시하는데, 프레임들은 수직개시신호(VST)에 의해 서로 구분될 수 있다.
게이트 구동회로(GDC)는 제1 하이 레벨(VGH1)의 신호, 제1 하이 레벨(VGH1)보다 낮은 제2 하이 레벨(VGH2)의 신호, 및 로우 레벨(VGL)의 신호를 제공받으며, 제공받은 신호들(VGH1, VGH2, VGL)을 게이트 신호(GS) 및 채널 신호(CS) 생성하는데 이용할 수 있다.
게이트 구동회로(GDC)는 데이터 극성 확인신호(MPOL)를 수신하며, 데이터 드라이버(SIC)가 표시패널(DP)에 제공하는 데이터 신호(DS)의 극성에 대한 정보를 확인할 수 있다.
게이트 구동회로(GDC)는 채널제어신호(CTRL)를 수신하며, 데이터 멀티플렉서(MUX_D, 도 6 참조)의 출력 순서를 결정할 수 있다. 게이트 구동회로(GDC)는 채널제어신호(CTRL)를 타이밍제어부(TC)로부터 제공받을 수 있으나, 이에 제한되는 것은 아니다.
데이터 구동회로(SIC)는 타이밍제어부(TC)에서 영상 데이터 신호(DATA)를 수신하며, 영상 데이터 신호(DATA)에 대응하는 데이터 신호(DS)를 표시패널(DP)에 제공할 수 있다.
데이터 구동회로(SIC)는 타이밍제어부(TC)에서 구동시작신호(EPI)를 수신하며, 데이터 신호(DS)를 정상적으로 출력할 준비가 되었는지 확인할 수 있다.
터치구동회로(TPIC)는 타이밍제어부(TC)에서 동기화 신호(TSYNC)를 수신하며, 터치-인애이블신호(ECLK)를 입력감지회로(ISC)에 제공할 수 있다.
타이밍제어부(TC)는 게이트 구동회로(GDC), 데이터 구동회로(SIC), 및 터치구동회로(TPIC)를 제어할 수 있다.
구체적으로, 타이밍제어부(TC)는 게이트 구동회로(GDC)에 게이트 클럭신호(GCLK), 채널 클럭신호(CCLK), 수직개시신호(VST), 및 데이터 극성 확인신호(MPOL)를 제공하고, 데이터 구동회로(SIC)에 영상 데이터 신호(DATA), 및 구동시작신호(EPI)를 제공하며, 터치구동회로(TPIC)에 동기화 신호(TSYNC)를 제공할 수 있다.
전원관리회로(PMIC)는 게이트 구동회로(GDC), 데이터 구동회로(SIC), 터치구동회로(TPIC), 및 감마전압생성회로(PGMA)에 구동전압(AVDD)를 제공할 수 있다.
전원관리회로(PMIC)는 터치구동회로(TPIC)에 공통전압(VCOM), 하이 레벨(VGH)의 신호 및 로우 레벨(VGL)의 신호를 제공할 수 있다. 하이 레벨(VGH)의 신호는 터치구동회로(TPIC)가 제1 하이 레벨(VGH1)의 신호 및 제2 하이 레벨(VGH2)의 신호를 출력하기 위한 것일 수 있다.
감마전압생성회로(PGMA)는 데이터 구동회로(SIC)에 감마전압(VGM)을 제공할 수 있다.
데이터 구동회로(SIC)는 구동전압(AVDD)을 입력받아 동작할 수 있고, 감마전압생성회로(PGMA)로부터 제공된 감마전압(VGM)을 이용하여 다수의 계조 전압을 생성할 수 있다. 데이터 구동회로(SIC)는 타이밍제어부(TC)로부터 데이터 제어신호가 제공되면, 생성된 계조 전압들 중 영상 데이터 신호(DATA)에 대응되는 계조 전압들을 선택하고, 선택된 계조 전압들을 데이터 신호(DS)로써 표시패널(DP)의 데이터 라인들(DL)에 제공한다.
본 발명의 일 실시예에서, 데이터 구동회로(SIC)와 터치구동회로(TPIC)는 서로 합쳐진 하나의 회로로 구성될 수 있으나, 이에 제한되는 것은 아니다.
도 2은 본 발명의 일 실시예에 따른 화소(PX)의 등가회로도를 예시적으로 도시한 것이다. 도 3는 본 발명의 일 실시예에 따른 표시패널(DP)의 단면 중 일부를 예시적으로 도시한 것이다.
도 2에 도시된 것과 같이, 화소(PX)는 화소 박막 트랜지스터(TRP, 이하 화소 트랜지스터), 액정 커패시터(Clc), 및 스토리지 커패시터(Cst)를 포함한다. 본 발명의 일 실시예에서 스토리지 커패시터(Cst)는 생략될 수 있다.
도 2 및 도 3에서는 게이트 라인(GL)과 데이터 라인(DL)에 전기적으로 연결된 화소 트랜지스터(TRP)를 예시적으로 도시하였다. 게이트 라인(GL)은 제1 방향으로 연장되고, 데이터 라인(DL)은 제1 방향과 교차하는 제2 방향으로 연장될 수 있다.
화소 트랜지스터(TRP)는 게이트 라인(GL)으로부터 수신한 게이트 신호에 응답하여 데이터 라인(DL)으로부터 수신한 데이터 신호에 대응하는 화소 전압을 출력한다.
액정 커패시터(Clc)는 화소 트랜지스터(TRP)로부터 출력된 화소 전압을 충전한다. 액정 커패시터(Clc)에 충전된 전하량에 따라 액정층(LCL)에 포함된 액정 방향자의 배열(또는, 분자들의 배열)이 변화된다. 액정 방향자의 배열(또는, 분자들의 배열)에 따라 액정층으로 입사된 광은 투과되거나 차단된다. 즉, 화전전극(PE)과 공통전극(CE) 사이에 형성된 전계(electric field)에 따라 액정층(LCL)의 분자 배열이 변화될 수 있다.
스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 병렬로 연결된다. 스토리지 커패시터(Cst)는 액정 방향자의 배열을 일정한 구간 동안 유지시킨다.
도 3에 도시된 것과 같이, 화소 트랜지스터(TRP)는 게이트 라인(GL)에 연결된 화소 제어전극(CTE), 화소 제어전극(CTE)에 중첩하는 활성화층(AL), 데이터 라인(DL)에 연결된 화소 입력전극(IE), 및 화소 입력전극(IE)과 이격되며 화소전극(PE)과 전기적으로 연결된 화소 출력전극(OTE)을 포함한다.
액정 커패시터(Clc)는 화소전극(PE)과 공통전극(CE)을 포함한다. 스토리지 커패시터(Cst)는 화소전극(PE)과 화소전극(PE)에 중첩하는 스토리지 라인(STL)의 일부분을 포함한다. 공통전극(CE)에는 공통전압(VCOM)이 인가되고, 화소전극(PE)에는 데이터 신호가 인가된다.
제1 기판(DS1)의 일면 상에 게이트 라인(GL) 및 스토리지 라인(STL)이 배치된다. 화소 제어전극(CTE)은 게이트 라인(GL)으로부터 분기된다. 게이트 라인(GL) 및 스토리지 라인(STL)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속 또는 이들의 합금 등을 포함할 수 있다. 게이트 라인(GL) 및 스토리지 라인(STL)은 다층 구조, 예컨대 티타늄층과 구리층을 포함할 수 있다.
제1 기판(DS1)의 일면 상에 화소 제어전극(CTE) 및 스토리지 라인(STL)을 커버하는 제1 절연층(10)이 배치된다. 제1 절연층(10)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제1 절연층(10)은 다층 구조, 예컨대 실리콘 나이트라이드층과 실리콘 옥사이드층을 포함할 수 있다.
제1 절연층(10) 상에 화소 제어전극(CTE)과 중첩하는 활성화층(AL)이 배치된다. 활성화층(AL)은 반도체층(미도시)과 오믹 컨택층(미도시)을 포함할 수 있다.
활성화층(AL)은 아몰포스 실리콘 또는 폴리 실리콘을 포함할 수 있다. 또한, 활성화층(AL)은 금속 산화물 반도체를 포함할 수 있다.
활성화층(AL) 상에 화소 출력전극(OTE)과 화소 입력전극(IE)이 배치된다. 화소 출력전극(OTE)과 화소 입력전극(IE)은 서로 이격되어 배치된다. 화소 출력전극(OTE)과 화소 입력전극(IE) 각각은 화소 제어전극(CTE)에 부분적으로 중첩할 수 있다.
도 3에는 스태거 구조를 갖는 화소 트랜지스터(TRP)를 예시적으로 도시하였으나, 화소 트랜지스터(TRP)의 구조는 이에 제한되지 않는다. 화소 트랜지스터(TRP)는 플래너 구조를 가질 수도 있다.
제1 절연층(10) 상에 활성화층(AL), 화소 출력전극(OTE), 및 화소 입력전극(IE)을 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 평탄면을 제공한다. 제2 절연층(20)은 유기물을 포함할 수 있다.
제2 절연층(20) 상에 화소전극(PE)이 배치된다. 화소전극(PE)은 제2 절연층(20) 및 제2 절연층(20)을 관통하는 컨택홀(CH)을 통해 화소 출력전극(OTE)에 연결된다. 제2 절연층(20) 상에 화소전극(PE)을 커버하는 배향막(30)이 배치될 수 있다.
제2 기판(DS2)의 일면 상에 컬러필터층(CF)이 배치된다. 컬러필터층(CF)의 일면에 공통전극(CE)이 배치된다. 공통전극(CE)에는 공통 전압이 인가된다. 공통 전압은 화소 전압과 다른 값을 갖는다. 공통전극(CE)의 일면에 공통전극(CE)을 커버하는 배향막(미도시)이 배치될 수 있다. 컬러필터층(CF)과 공통전극(CE) 사이에 또 다른 절연층이 배치될 수 있다.
액정층(LCL)을 사이에 두고 배치된 화소전극(PE)과 공통전극(CE)은 액정 커패시터(Clc)를 형성한다. 또한, 제1 절연층(10) 및 제2 절연층(20)을 사이에 두고 배치된 화소전극(PE)과 스토리지 라인(STL)의 일부분은 스토리지 커패시터(Cst)를 형성한다. 스토리지 라인(STL)은 화소 전압과 다른 값의 스토리지 전압을 수신한다. 스토리지 전압은 공통 전압과 동일한 값을 가질 수 있다.
한편, 도 3에 도시된 화소(PX)의 단면은 하나의 예시에 불과하다. 도 3에 도시된 것과 달리, 컬러필터층(CF) 및 공통전극(CE) 중 적어도 어느 하나는 제1 기판(DS1) 상에 배치될 수 있다. 본 발명의 다른 실시예에 따른 표시패널은 VA(Vertical Alignment)모드, PVA(Patterned Vertical Alignment) 모드, IPS(in-plane switching) 모드 또는 FFS(fringe-field switching) 모드, PLS(Plane to Line Switching) 모드 등의 화소를 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 게이트 구동회로(GDC) 및 데이터 구동회로(SIC)에서 출력하는 신호들의 파형을 예시적으로 도시한 것이다. 도 5a는 도 4에 도시된 파형 중에서 게이트 구동회로(GDC)에서 출력되는 게이트 신호(GS)의 파형을 도시한 것이다. 도 5b는 도 4에 도시된 파형 중에서 데이트 구동회로(SIC)에서 출력되는 데이터 신호(DS)의 파형을 도시한 것이다. 도 5c는 도 4에 도시된 파형 중에서 게이트 구동회로(GDC)에서 출력되는 채널 신호(CS)의 파형을 도시한 것이다.
본 발명의 일 실시예에서, 로우 레벨(VGL)은 -2.5V, 데이터 음의 값(Data_N)은 0V, 공통전압(VCOM)은 6V, 데이터 양의 값(Data_P)은 13V, 제1 하이 레벨(VGH1)은 16V, 제2 하이 레벨(VGH2)은 10V 일 수 있으나, 이에 제한되는 것은 아니다.
도 4 및 도 5a를 참조하면, 게이트 신호(GS)의 전위는 제1 하이 레벨(VGH1)과 로우 레벨(VGL) 사이를 스윙할 수 있다.
도 4 및 도 5b를 참조하면, 데이터 신호(DS)의 전위는 공통전압(VCOM)과 데이터 양의 값(Data_P) 사이를 스윙하거나, 공통전압(VCOM)과 데이터 음의 값(Data_N) 사이를 스윙할 수 있다.
데이터 신호(DS)가 공통전압(VCOM)을 기준으로, 데이터 양의 값(Data_P)과 데이터 음의 값(Data_N)을 번갈아 스윙하는 것을 반전구동이라고 지칭할 수 있다. 반전구동 방식으로 표시장치(DD)가 구동하면, 표시패널(DP)의 액정층(LCL)의 분자들이 한쪽 방향으로만 움직이지 않고, 양쪽 방향으로 움직이기 때문에, 표시패널(DP)의 내구성이 향상될 수 있다.
도 4 및 도 5c를 참조하면, 채널 신호(CS)의 전위는 제1 하이 레벨(VGH1)과 로우 레벨(VGL) 사이를 스윙하거나, 제2 하이 레벨(VGH2)과 로우 레벨(VGL) 사이를 스윙할 수 있다.
구체적으로, 데이터 신호(DS)의 전위가 공통전압(VCOM)과 데이터 양의 값(Data_P) 사이를 스윙하는 경우, 채널 신호(CS)의 전위는 제1 하이 레벨(VGH1)과 로우 레벨(VGL) 사이를 스윙하고, 데이터 신호(DS)의 전위가 공통전압(VCOM)과 데이터 음의 값(Data_N) 사이를 스윙하는 경우, 채널 신호(CS)의 전위는 제2 하이 레벨(VGH2)과 로우 레벨(VGL) 사이를 스윙할 수 있다.
도 6은 본 발명의 일 실시예에 따른 화소전극들(PE), 게이트 라인들(GL), 데이터 라인들(DL), 및 데이터 멀티플렉서(MUX_D)를 예시적으로 도시한 것이다.
화소전극들(PE) 각각은 제공받는 데이터 신호의 극성에 따라 구분되어 정의될 수 있다. 화소전극들(PE) 중 데이터 양의 값(Data_P)을 갖는 데이터 신호(DS)를 제공받는 화소전극들은 제1 화소전극들(PE1)로 정의될 수 있다. 화소전극들(PE) 중 데이터 음의 값(Data_N)을 갖는 데이터 신호를 제공받는 화소전극들은 제2 화소전극들(PE2)로 정의될 수 있다.
본 발명의 일 실시예에서, 화소전극들(PE) 중 어느 하나가 제공받는 데이터 신호의 극성은 프레임마다 변경될 수 있으며, 이에 따라 제1 화소전극(PE1)으로 정의되었던 것이 다음 프레임에서는 제2 화소전극(PE2)로 다시 정의될 수 있다.
본 발명의 일 실시예에서, 제1 화소전극들(PE1)과 제2 화소전극들(PE2)은 제1 방향 및 제1 방향과 교차하는 제2 방향에서 서로 교번하게 배치될 수 있다. 도 6에서는 도트 반전 방식으로 구동되는 표시패널(DP)을 예시적으로 도시하였으나, 이에 제한되는 것은 아니며 본 발명은 프레임 반전의 구동 방식 또는 라인 반전의 구동 방식으로 구동되는 표시패널(DP)에도 적용될 수 있다.
데이터 멀티플렉서(MUX_D)는 화소들(PX) 중 데이터 구동회로(SIC)에서 데이터 신호(DS)를 제공받을 화소들(PX)을 선택할 수 있다. 구체적으로, 데이터 멀티플렉서(MUX_D)는 화소전극들(PE) 중 데이터 구동회로(SIC)에서 데이터 신호(DS)를 제공받을 화소전극들(PE)을 선택할 수 있다.
데이터 멀티플렉서(MUX_D)는 복수의 채널 라인들(CL1~CL4) 및 복수의 채널 트랜지스터들(TRC1~TRC4)을 포함할 수 있다. 채널 트랜지스터들(TRC1~TRC4)은 데이터 라인들(DL)에 각각 대응할 수 있다.
채널 트랜지스터들(TRC1~TRC4) 각각은 데이터 양의 값(Data_P) 또는 데이터 음의 값(Data_N)을 갖는 데이터 신호(DS)를 수신하는 입력전극, 수신한 데이터 신호(DS)를 대응하는 화소전극들(PE)에 제공하는 출력전극, 및 채널 라인들(CL1~CL4) 중 대응하는 어느 하나에 전기적으로 연결된 제어전극을 포함할 수 있다.
제1 채널 트랜지스터들(TRC1)은 제1 채널 라인(CL1)과 전기적으로 연결될 수 있다. 제2 채널 트랜지스터들(TRC2)은 제2 채널 라인(CL2)과 전기적으로 연결될 수 있다. 제3 채널 트랜지스터들(TRC3)은 제3 채널 라인(CL3)과 전기적으로 연결될 수 있다. 제4 채널 트랜지스터들(TRC4)은 제4 채널 라인(CL4)과 전기적으로 연결될 수 있다.
도 7은 게이트 구동회로(GDC)가 타이밍제어부(TC)로부터 제공받는 신호들(VST, MPOL) 및 게이트 구동회로(GDC)가 표시패널(DP)에 제공하는 신호들(GSi, GSi+1, CS1~CS4)을 예시적으로 도시한 것이다.
표시패널(DP)이 1초 동안 n개(여기서, n은 1 이상의 자연수)의 이미지를 표시하는 경우, 표시패널이 n 헤르츠(Hz)로 구동한다고 할 수 있다. 예를 들어, 표시패널(DP)이 1초 동안 60개의 이미지를 표시하는 경우, 표시패널(DP)이 60헤르츠(Hz)로 구동한다고 할 수 있다. 여기서 표시패널(DP)이 표시하는 1개의 이미지가 1프레임에 해당하며, 표시패널이 60헤르츠(Hz)로 구동한다고 하면, 표시패널(DP)이 1초 동안 60개의 프레임을 표시한다고 할 수 있다.
수직개시신호(VST)는 프레임들을 구분하기 위한 신호에 해당할 수 있다. 도 7에서는 수직개시신호(VST)에 의해 M번째 프레임과 M+1번째 프레임이 구분되는 것을 예시적으로 도시하였다.
데이터 극성 확인신호(MPOL)를 통해서 데이터 라인들(DL) 각각에 제공되는 데이터 신호(DS)의 극성에 대한 정보를 게이트 구동회로(GDC)가 알 수 있다.
도 7에서는 도 6에 도시된 것과 같이 M번째 프레임에서는 데이터 라인들(DL) 중 홀수번째 데이터 라인들(DL)에는 데이터 양의 값(Data_P)을 갖는 데이터 신호(DS)가 제공되고, 짝수번째 데이터 라인들(DL)에는 데이터 음의 값(Data_N)을 갖는 데이터 신호(DS)가 제공되는 경우를 예시적으로 도시하였다.
M번째 프레임에서, 제1 채널 라인(CL1)에 인가되는 제1 채널 신호(CS1) 및 제3 채널 라인(CL3)에 인가되는 제3 채널 신호(CS3)는 제1 하이 레벨(VGH1)과 로우 레벨(VGL)을 스윙하고, 제2 채널 라인(CL2)에 인가되는 제2 채널 신호(CS2) 및 제4 채널 라인(CL4)에 인가되는 제4 채널 신호(CS4)는 제2 하이 레벨(VGH2)과 로우 레벨(VGL)을 스윙할 수 있다.
M+1번째 프레임에서, 제1 채널 라인(CL1)에 인가되는 제1 채널 신호(CS1) 및 제3 채널 라인(CL3)에 인가되는 제3 채널 신호(CS3)는 제2 하이 레벨(VGH2)과 로우 레벨(VGL)을 스윙하고, 제2 채널 라인(CL2)에 인가되는 제2 채널 신호(CS2) 및 제4 채널 라인(CL4)에 인가되는 제4 채널 신호(CS4)는 제1 하이 레벨(VGH1)과 로우 레벨(VGL)을 스윙할 수 있다.
이와 같은 일부 프레임에서 채널 신호들(CS1~CS4)이 스윙하는 폭이 작아짐에 따라, EMI(Electro Magnetic Interference)와 같은 노이즈가 발생하는 것을 감소시킬 수 있다.
도 8은 본 발명의 일 실시예에 따른 화소전극들(PE), 게이트 라인들(GL), 데이터 라인들(DL), 및 데이터 멀티플렉서(MUX_D1)를 예시적으로 도시한 것이다.
데이터 멀티플렉서(MUX_D1)는 복수의 채널 라인들(CL11~CL16) 및 복수의 채널 트랜지스터들(TRC11~TRC16)을 포함할 수 있다. 채널 트랜지스터들(TRC11~TRC16)은 데이터 라인들(DL)에 각각 대응할 수 있다.
채널 트랜지스터들(TRC11~TRC16) 각각은 데이터 양의 값(Data_P) 또는 데이터 음의 값(Data_N)을 갖는 데이터 신호(DS)를 수신하는 입력전극, 수신한 데이터 신호(DS)를 대응하는 화소전극들(PE)에 제공하는 출력전극, 및 채널 라인들(CL11~CL16) 중 대응하는 어느 하나에 전기적으로 연결된 제어전극을 포함할 수 있다.
제1 채널 트랜지스터들(TRC11)은 제1 채널 라인(CL11)과 전기적으로 연결될 수 있다. 제2 채널 트랜지스터들(TRC12)은 제2 채널 라인(CL12)과 전기적으로 연결될 수 있다. 제3 채널 트랜지스터들(TRC13)은 제3 채널 라인(CL13)과 전기적으로 연결될 수 있다. 제4 채널 트랜지스터들(TRC14)은 제4 채널 라인(CL14)과 전기적으로 연결될 수 있다. 제5 채널 트랜지스터들(TRC15)은 제5 채널 라인(CL15)과 전기적으로 연결될 수 있다. 제6 채널 트랜지스터들(TRC16)은 제6 채널 라인(CL16)과 전기적으로 연결될 수 있다.
그 외, 다른 설명은 도 6에서 설명한 내용과 실질적으로 동일한바 생략한다.
도 9는 게이트 구동회로(GDC)가 타이밍제어부(TC)로부터 제공받는 신호들(VST, MPOL) 및 게이트 구동회로(GDC)가 표시패널(DP)에 제공하는 신호들(GSi, GSi+1, CS11~CS16)을 예시적으로 도시한 것이다.
데이터 극성 확인신호(MPOL)를 통해서 데이터 라인들(DL) 각각에 제공되는 데이터 신호(DS)의 극성에 대한 정보를 게이트 구동회로(GDC)가 알 수 있다.
도 9에서는 도 6에 도시된 것과 같이 M번째 프레임에서는 데이터 라인들(DL) 중 홀수번째 데이터 라인들(DL)에는 데이터 양의 값(Data_P)을 갖는 데이터 신호(DS)가 제공되고, 짝수번째 데이터 라인들(DL)에는 데이터 음의 값(Data_N)을 갖는 데이터 신호(DS)가 제공되는 경우를 예시적으로 도시하였다.
M번째 프레임에서, 제1 채널 라인(CL11)에 인가되는 제1 채널 신호(CS11), 제3 채널 라인(CL13)에 인가되는 제3 채널 신호(CS13), 및 제5 채널 라인(CL15)에 인가되는 제5 채널 신호(CS15)는 제1 하이 레벨(VGH1)과 로우 레벨(VGL)을 스윙하고, 제2 채널 라인(CL12)에 인가되는 제2 채널 신호(CS12), 제4 채널 라인(CL14)에 인가되는 제4 채널 신호(CS14), 및 제6 채널 라인(CL16)에 인가되는 제6 채널 신호(CS16)는 제2 하이 레벨(VGH2)과 로우 레벨(VGL)을 스윙할 수 있다.
M+1번째 프레임에서, 제1 채널 라인(CL11)에 인가되는 제1 채널 신호(CS11), 제3 채널 라인(CL13)에 인가되는 제3 채널 신호(CS13), 및 제5 채널 라인(CL15)에 인가되는 제5 채널 신호(CS15)는 제2 하이 레벨(VGH2)과 로우 레벨(VGL)을 스윙하고, 제2 채널 라인(CL12)에 인가되는 제2 채널 신호(CS12), 제4 채널 라인(CL14)에 인가되는 제4 채널 신호(CS14), 및 제6 채널 라인(CL16)에 인가되는 제6 채널 신호(CS16)는 제1 하이 레벨(VGH1)과 로우 레벨(VGL)을 스윙할 수 있다.
이와 같은 일부 프레임에서 채널 신호들(CS11~CS16)이 스윙하는 폭이 작아짐에 따라, EMI(Electro Magnetic Interference)와 같은 노이즈가 발생하는 것을 감소시킬 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
DD: 표시장치
DM: 표시모듈
DP: 표시패널
ISC: 입력감지회로
GDC: 게이트 구동회로
SIC: 데이터 구동회로
TPIC: 터치구동회로
SC: 타이밍제어부
PMIC: 전원관리회로
PGMA: 감마전압생성회로
PX: 화소
MUX_D: 데이터 멀티플렉서

Claims (19)

  1. 표시패널;
    상기 표시패널에 게이트 신호 및 채널 신호를 제공하는 게이트 구동회로; 및
    상기 표시패널에 데이터 신호를 제공하는 데이터 구동회로를 포함하고,
    상기 표시패널은,
    상기 데이터 신호를 제공받고, 각각이 입력전극, 출력전극, 및 제어전극을 포함하는 복수의 채널 트랜지스터들;
    상기 복수의 채널 트랜지스터들과 각각 대응하고, 상기 복수의 채널 트랜지스터들에서 상기 데이터 신호를 제공받는 복수의 데이터 라인들;
    상기 데이터 신호를 제공받는 복수의 화소전극들; 및
    상기 복수의 화소전극들과 대응하며, 공통전압을 제공받는 공통전극을 포함하고,
    제1 화소전극은 상기 복수의 화소전극들 중 제공받는 데이터 신호의 전압이 양의 값인 것으로 정의되고, 상기 복수의 채널 트랜지스터들 중 상기 제1 화소전극과 전기적으로 연결된 제1 채널 트랜지스터의 제어전극에 인가되는 채널신호의 전위는 제1 레벨 및 저전위 레벨 사이에서 스윙하며,
    제2 화소전극은 상기 복수의 화소전극들 중 제공받는 데이터 신호의 전압이 음의 값인 것으로 정의되고, 상기 복수의 채널 트랜지스터들 중 상기 제2 화소전극과 전기적으로 연결된 제2 채널 트랜지스터의 제어전극에 인가되는 채널신호의 전위는 제2 레벨 및 상기 저전위 레벨 사이에서 스윙하며,
    상기 제2 레벨은 상기 제1 레벨보다 더 작고, 상기 복수의 채널 트랜지스터들은 데이터 멀티 플렉서에 배치되는, 표시장치.
  2. 삭제
  3. 제1 항에 있어서,
    상기 표시패널은 상기 복수의 화소전극들 중 적어도 어느 하나 및 상기 공통전극 사이에 형성된 전계(electric field) 의해 분자의 배열이 변하는 액정층을 더 포함하는 표시장치.
  4. 제3 항에 있어서,
    상기 표시패널은,
    상기 게이트 신호를 제공받는 복수의 게이트 라인들; 및
    상기 채널 신호를 제공받고, 각각이 복수의 채널 트랜지스터들 중 대응하는 채널 트랜지스터의 제어전극에 전기적으로 연결된 복수의 채널 라인들을 더 포함하는 표시장치.
  5. 제4 항에 있어서,
    상기 표시패널은 복수의 화소 트랜지스터들을 더 포함하고, 상기 복수의 화소 트랜지스터들 각각은,
    상기 복수의 데이터 라인들 중 대응하는 데이터 라인과 전기적으로 연결된 화소 입력전극;
    상기 복수의 화소전극들 중 대응하는 화소전극과 전기적으로 연결된 화소 출력전극; 및
    상기 복수의 게이트 라인들 중 대응하는 게이트 라인과 전기적으로 연결된 화소 제어전극을 포함하는 표시장치.
  6. 제3 항에 있어서,
    상기 제1 화소전극은 복수개로 정의되고, 상기 제2 화소전극은 복수개로 정의되며,
    상기 복수의 제1 화소전극들 및 상기 복수의 제2 화소전극들은 서로 교번하게 배치되는 표시장치.
  7. 제3 항에 있어서,
    상기 복수의 화소전극들 중 어느 하나는 M번째 프레임에서는 제1 화소전극으로 정의되고, M+1번째 프레임에서는 제2 화소전극으로 정의되는 표시장치.
  8. 표시패널;
    상기 표시패널에 게이트 신호 및 채널 신호를 제공하는 게이트 구동회로; 및
    상기 표시패널에 데이터 신호를 제공하는 데이터 구동회로를 포함하고,
    상기 표시패널은,
    상기 데이터 신호를 제공받고, 각각이 입력전극, 출력전극, 및 제어전극을 포함하는 복수의 채널 트랜지스터들;
    상기 복수의 채널 트랜지스터들과 각각 대응하고, 상기 복수의 채널 트랜지스터들에서 상기 데이터 신호를 제공받는 복수의 데이터 라인들;
    상기 데이터 신호를 제공받는 복수의 화소전극들; 및
    상기 복수의 화소전극들과 대응하며, 공통전압을 제공받는 공통전극을 포함하고,
    상기 복수의 화소전극들 중 어느 하나의 화소전극이 제공받는 데이터 신호의 전압이 양의 값인 경우, 상기 복수의 채널 트랜지스터들 중 상기 어느 하나의 화소전극과 전기적으로 연결된 제1 채널 트랜지스터의 제어전극에 인가되는 채널신호의 전위는 제1 레벨 및 저전위 레벨 사이에서 스윙하며,
    상기 복수의 화소전극들 중 상기 어느 하나의 화소전극이 제공받는 데이터 신호의 전압이 음의 값인 경우, 상기 제1 채널 트랜지스터의 상기 제어전극에 인가되는 채널신호의 전위는 제2 레벨 및 상기 저전위 레벨 사이에서 스윙하며
    상기 제2 레벨은 상기 제1 레벨보다 더 작고, 상기 복수의 채널 트랜지스터들은 데이터 멀티 플렉서에 배치되는, 표시장치.
  9. 삭제
  10. 제8 항에 있어서,
    상기 표시패널은 상기 복수의 화소전극들 중 적어도 어느 하나 및 상기 공통전극 사이에 형성된 전계(electric field) 의해 분자의 배열이 변하는 액정층을 더 포함하는 표시장치.
  11. 제10 항에 있어서,
    상기 표시패널은,
    상기 게이트 신호를 제공받는 복수의 게이트 라인들; 및
    상기 채널 신호를 제공받고, 각각이 복수의 채널 트랜지스터들 중 대응하는 채널 트랜지스터의 제어전극에 전기적으로 연결된 복수의 채널 라인들을 더 포함하는 표시장치.
  12. 제11 항에 있어서,
    상기 표시패널은 복수의 화소 트랜지스터들을 더 포함하고, 상기 복수의 화소 트랜지스터들 각각은,
    상기 복수의 데이터 라인들 중 대응하는 데이터 라인과 전기적으로 연결된 입력전극;
    상기 복수의 화소전극들 중 대응하는 화소전극과 전기적으로 연결된 출력전극; 및
    상기 복수의 게이트 라인들 중 대응하는 게이트 라인과 전기적으로 연결된 제어전극을 포함하는 표시장치.
  13. 제10 항에 있어서,
    상기 복수의 화소전극들 중 제공받는 데이터 신호의 전압이 양의 값인 것은 제1 화소전극들로 정의되고, 제공받는 데이터 신호의 전압이 음의 값인 것은 제2 화소전극들로 정의되며,
    상기 제1 화소전극들 및 상기 제2 화소전극들은 서로 교번하게 배치되는 표시장치.
  14. 표시패널;
    상기 표시패널에 게이트 신호 및 채널 신호를 제공하는 게이트 구동회로;
    상기 표시패널에 데이터 신호를 제공하는 데이터 구동회로;
    상기 게이트 구동회로에 제1 게이트 하이 신호, 제2 게이트 하이 신호 및 게이트 로우 신호를 제공하는 터치 구동회로; 및
    상기 게이트 구동회로, 상기 데이터 구동회로 및 상기 터치 구동회로를 제어하고, 상기 게이트 구동회로로 극성 확인 신호를 제공하는 타이밍 제어부를 포함하고,
    상기 데이터 신호의 전압이 양의 값이면 상기 채널 신호는 상기 게이트 로우 신호 및 상기 제1 게이트 하이 신호 사이에서 스윙하고, 상기 데이터 신호의 전압이 음의 값이면 상기 채널 신호는 상기 게이트 로우 신호 및 상기 제2 게이트 하이 신호 사이에서 스윙하고, 상기 제1 게이트 하이 신호의 전위는 상기 제2 게이트 하이 신호의 전위보다 더 크고,
    상기 채널 신호는 데이터 멀티 플렉서의 출력 순서를 결정하기 위한 신호인,
    표시장치.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 제14 항에 있어서,
    상기 채널 제어신호는 상기 타이밍 제어부로부터 상기 게이트 구동회로로 제공되는,
    표시장치.
KR1020190180040A 2019-12-31 2019-12-31 표시장치 KR102653573B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190180040A KR102653573B1 (ko) 2019-12-31 2019-12-31 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190180040A KR102653573B1 (ko) 2019-12-31 2019-12-31 표시장치

Publications (2)

Publication Number Publication Date
KR20210086236A KR20210086236A (ko) 2021-07-08
KR102653573B1 true KR102653573B1 (ko) 2024-04-03

Family

ID=76894142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190180040A KR102653573B1 (ko) 2019-12-31 2019-12-31 표시장치

Country Status (1)

Country Link
KR (1) KR102653573B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243439B1 (ko) * 2006-04-20 2013-03-13 엘지디스플레이 주식회사 액정표시소자 및 그의 구동 방법
KR102007818B1 (ko) * 2012-12-24 2019-08-07 엘지디스플레이 주식회사 액정표시장치
KR20140099025A (ko) * 2013-02-01 2014-08-11 삼성디스플레이 주식회사 액정 표시 장치 및 액정 표시 장치의 구동 방법
KR102364793B1 (ko) * 2015-06-11 2022-02-18 삼성디스플레이 주식회사 표시 장치
KR102372536B1 (ko) * 2015-09-30 2022-03-11 엘지디스플레이 주식회사 표시장치와 그 구동방법

Also Published As

Publication number Publication date
KR20210086236A (ko) 2021-07-08

Similar Documents

Publication Publication Date Title
US9715293B2 (en) Liquid crystal display device integrated with touch sensor
US9697786B2 (en) Display device
JP5089252B2 (ja) 電気光学素子の駆動方法、画素回路、電気光学装置および電子機器
KR101354406B1 (ko) 액정표시장치
KR102297485B1 (ko) 터치 스크린 패널 구동방법
JP5439060B2 (ja) 表示装置
US8456400B2 (en) Liquid crystal device and electronic apparatus
US9390675B2 (en) Liquid crystal display integrated with touch sensor
US9240153B2 (en) Liquid crystal device, method of driving liquid crystal device, and electronic apparatus
WO2010021210A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US9710083B2 (en) Liquid crystal display with integrated touch sensor
CN104537989B (zh) 一种双向扫描的电荷分享型像素结构及其驱动方法
US9691343B2 (en) Display device comprising display panel with bridge patterns
CN102650752A (zh) 触摸集成显示装置
JP4937333B2 (ja) 液晶表示装置およびその製造方法
JP2008065333A (ja) アレイパネル及びその駆動方法
US11163398B2 (en) Touch display device and touch driving method thereof
US9001101B2 (en) Liquid crystal display device and method of driving the same
WO2010024049A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2012063788A1 (ja) 表示装置
KR102564463B1 (ko) 광 밸브 패널과 이를 이용한 액정표시장치
KR102653573B1 (ko) 표시장치
KR101615765B1 (ko) 액정표시장치와 그 구동 방법
EP4020144A1 (en) Touch display device, touch driving circuit and display panel
WO2020066379A1 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right