KR102649437B1 - 안티-그로스 박막 및 그 제조 방법 - Google Patents
안티-그로스 박막 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102649437B1 KR102649437B1 KR1020180061713A KR20180061713A KR102649437B1 KR 102649437 B1 KR102649437 B1 KR 102649437B1 KR 1020180061713 A KR1020180061713 A KR 1020180061713A KR 20180061713 A KR20180061713 A KR 20180061713A KR 102649437 B1 KR102649437 B1 KR 102649437B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- gloss
- preliminary
- precursor
- bonds
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 258
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000002942 anti-growth Effects 0.000 title claims description 6
- 239000002243 precursor Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 claims abstract description 40
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 69
- 239000010408 film Substances 0.000 claims description 44
- 229910052782 aluminium Inorganic materials 0.000 claims description 28
- -1 aluminum alkoxide Chemical class 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- QIGBRXMKCJKVMJ-UHFFFAOYSA-N Hydroquinone Chemical compound OC1=CC=C(O)C=C1 QIGBRXMKCJKVMJ-UHFFFAOYSA-N 0.000 claims description 12
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 8
- 229910014033 C-OH Inorganic materials 0.000 claims description 7
- 229910014570 C—OH Inorganic materials 0.000 claims description 7
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 abstract description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 5
- 238000010926 purge Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 8
- 150000004703 alkoxides Chemical class 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000004148 unit process Methods 0.000 description 4
- BXAVKNRWVKUTLY-UHFFFAOYSA-N 4-sulfanylphenol Chemical compound OC1=CC=C(S)C=C1 BXAVKNRWVKUTLY-UHFFFAOYSA-N 0.000 description 3
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000011203 carbon fibre reinforced carbon Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 230000009036 growth inhibition Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 238000010000 carbonizing Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02527—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02592—Microstructure amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
안티-그로스 박막의 제조 방법이 제공된다. 상기 안티-그로스 박막의 제조 방법은 벤젠 고리를 포함하는 전구체를 기판 상에 제공하여, 상기 기판 상에 예비 박막을 형성하는 단계, 및 상기 예비 박막을 열처리하여, 상기 예비 박막이 비정질 탄소화(amorphous carbon)된 안티-그로스 박막을 형성하는 단계를 포함할 수 있다.
Description
본 발명은 안티-그로스 박막 및 그 제조 방법에 관한 것으로서, 물질의 성장을 억제하는 안티-그로스 박막 및 그 제조 방법에 관련된 것이다.
반도체 시장에서 스마트 기기의 사용량은 지속적으로 증가하고 Flash 메모리 및 DRAM 메모리의 수요 역시 계속적으로 증가하고 있다. 또한 4차 산업혁명의 시대가 도래함에 따라 AI 시대에 들어왔으며, 이에 대하여 메모리의 수요가 증가할 것이고 이를 위하여 반도체 산업은 무수한 성장을 필요로 하고 있다. 이에 따라, 미세 패턴을 이용한 단위 면적당 반도체 용량의 증가, 데이터 처리 용량의 증가가 이루어져야 하며 생산단가를 낮추었을 때 고도화된 상품으로 응용할 수 있다.
현재 실제 반도체를 집적화하는 기술로는 QPT(Quadruple Patterning Technology) 공정을 이용하여 10nm급 반도체 메모리를 양산하는 기술이 사용되고 있고, 10nm 이하 급의 반도체 소자를 위한 공정기술들은 개발 중에 있다. QPT의 응용 방법인 OPT(Octuple Patterning Technology)는 공정비용 및 PR의 물리적 한계에 의한 고집적 패턴에서의 한계점이 있고 이온빔, 전자빔, EUV를 이용한 초미세 패터닝은 생산단가가 비싸 응용하기 힘든 문제점이 있다. 이에 따라, 초미세 패터닝과 관련된 다양한 기술들이 연구 및 개발되고 있다. 예를 들어, 대한민국 특허 공개 번호 10-2014-0021138(출원번호: 10-2012-0086692, 출원인: 한국세라믹기술원, (주)솔라세라믹)에는, (a) 투명전도막이 코팅된 기판을 준비하는 단계; (b) 광폭(廣幅) 레이저 빔으로 남겨져야 하는 투명 전도선 부분 주위에 여유면을 두고 상기 투명전도막을 깎아내는 단계; (c) 협폭(狹幅) 레이저 빔으로 상기 여유 면을 깎아내는 단계;를 포함하는 레이저 스크라이빙 기술을 이용한 투명전도막 미세 패터닝 방법이 개시되어 있다. 이 밖에도, 초미세 패터닝과 관련된 기술들이 지속적으로 연구 개발되고 있다.
본 발명이 해결하고자 하는 일 기술적 과제는, 반응기의 양이 감소된 안티-그로스 박막 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 전구체의 흡착 및 반응이 억제된 안티-그로스 박막 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 다른 물질의 성장을 억제하는 안티-그로스 박막 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.
상술된 기술적 과제들을 해결하기 위해 본 발명은 안티-그로스 박막의 제조 방법을 제공한다.
일 실시 예에 따르면, 상기 안티-그로스 박막의 제조 방법은 기판을 준비하는 단계, 상기 기판 상에, 금속을 포함하는 제1 전구체를 제공하는 단계, 상기 제1 전구체가 제공된 상기 기판 상에, 벤젠 고리를 포함하는 제2 전구체를 제공하고, 상기 제1 전구체 및 상기 제2 전구체가 서로 반응하여 금속 알콕사이드(alkoxide)를 포함하는 예비 박막을 형성하는 단계, 및 상기 예비 박막을 열처리하여, 상기 예비 박막이 비정질 탄소화(amorphous carbon)된 안티-그로스 박막을 형성하는 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 예비 박막은 열처리됨에 따라, 상기 예비 박막은 환원되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 예비 박막은 열처리됨에 따라, 상기 예비 박막 내의 반응기의 양이 감소하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 안티-그로스 박막 내의 탄소 결합 중 C-H 결합의 비율은, 상기 예비 박막 내의 탄소 결합 중 C-H 결합의 비율보다 작은 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 안티-그로스 박막 내의 탄소 결합 중 C-OH 결합의 비율은, 상기 예비 박막 내의 탄소 결합 중 C-OH 결합의 비율보다 작은 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 안티-그로스 박막 내의 탄소 결합 중 C=C sp2 결합의 비율은, 상기 예비 박막 내의 탄소 결합 중 C=C sp2 결합의 비율보다 큰 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 소스 물질은, HQ(Hydroquinone) 또는 4-mercaptophenol인 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 예비 박막은 600℃ 초과 750℃ 미만의 온도에서 열처리되는 것을 포함할 수 있다.
상술된 기술적 과제들을 해결하기 위해 본 발명은 안티-그로스 박막을 제공한다.
일 실시 예에 따르면, 상기 안티-그로스 박막은 금속을 포함하는 제1 전구체 및 벤젠 고리를 포함하는 제2 전구체가 서로 반응하여 형성된 금속 알콕사이드를 포함하는 예비 박막 보다 비정질 탄소(amorphous carbon)화된 안티-그로스 박막을 포함할 수 있다.
일 실시 예에 따르면, 상기 안티-그로스 박막 내에 C=C sp2 결합 비율은 C-H보다 높은 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 금속 알콕사이드는, 알루미늄 알콕사이드인 것을 포함할 수 있다.
상술된 기술적 과제들을 해결하기 위해 본 발명은 반도체 소자를 제공한다.
일 실시 예에 따르면, 상기 반도체 소자는, 상기 실시 예에 따른 안티-그로스 박막이 배치된 제1 영역 및, 상기 제1 영역을 제외한 나머지 영역인 제2 영역을 포함하는 기판, 및 상기 기판 및 안티-그로스 박막을 덮도록 배치된 물질막을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 영역 상에 배치된 상기 물질막의 두께는, 상기 제2 영역 상에 배치된 상기 물질막의 두께보다 얇은 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 물질막은 ZnO를 포함할 수 있다.
본 발명의 실시 예에 따른 안티-그로스(anti-growth) 박막의 제조 방법은, 기판을 준비하는 단계, 상기 기판 상에 금속을 포함하는 제1 전구체를 제공하는 단계, 상기 제1 전구체가 제공된 상기 기판 상에 벤젠 고리를 포함하는 제2 전구체를 제공하고, 상기 제1 전구체 및 상기 제2 전구체가 서로 반응하여 금속 알콕사이드(alkoxide)를 포함하는 예비 박막을 형성하는 단계, 및 상기 예비 박막을 열처리하여, 상기 예비 박막이 비정질 탄소화된 안티-그로스 박막을 형성하는 단계를 포함할 수 있다. 이에 따라, 상기 안티-그로스 박막 상에 물질의 성장이 억제되는 안티-그로스 박막이 제조될 수 있다.
도 1은 본 발명의 실시 예에 따른 안티-그로스 박막의 제조 방법을 설명하는 순서도이다.
도 2는 본 발명의 실시 예에 따른 안티-그로스 박막의 제조 공정을 나타내는 도면이다.
도 3 내지 도 7은 본 발명의 실시 예에 따른 미세 패턴의 제조 공정을 나타내는 도면들이다.
도 8및 도 9는 본 발명의 변형 예에 따른 반도체 소자의 제조 공정을 나타내는 도면들이다.
도 10 및 도 11은 본 발명의 실시 예에 따른 안티-그로스 박막의 제조 공정 중 열처리 온도에 따른 특성을 비교한 그래프이다.
도 12 및 도 13은 본 발명의 실시 예에 따른 예비 박막과 안티-그로스 박막의 구성 성분을 비교한 그래프이다.
도 14 및 도 15는 본 발명의 실시 예에 따른 예비 박막과 안티-그로스 박막의 탄소 결합 구성 비율을 비교한 그래프이다.
도 16은 본 발명의 실시 예에 따른 안티-그로스 박막의 물질 성장 억제 특성을 나타내는 그래프이다.
도 2는 본 발명의 실시 예에 따른 안티-그로스 박막의 제조 공정을 나타내는 도면이다.
도 3 내지 도 7은 본 발명의 실시 예에 따른 미세 패턴의 제조 공정을 나타내는 도면들이다.
도 8및 도 9는 본 발명의 변형 예에 따른 반도체 소자의 제조 공정을 나타내는 도면들이다.
도 10 및 도 11은 본 발명의 실시 예에 따른 안티-그로스 박막의 제조 공정 중 열처리 온도에 따른 특성을 비교한 그래프이다.
도 12 및 도 13은 본 발명의 실시 예에 따른 예비 박막과 안티-그로스 박막의 구성 성분을 비교한 그래프이다.
도 14 및 도 15는 본 발명의 실시 예에 따른 예비 박막과 안티-그로스 박막의 탄소 결합 구성 비율을 비교한 그래프이다.
도 16은 본 발명의 실시 예에 따른 안티-그로스 박막의 물질 성장 억제 특성을 나타내는 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 본 명세서에서 사용되는 '환원 레벨'은, 환원된 정도를 의미한다. 즉, 환원 레벨이 높다는 것은 환원되는 대상체가 완전한 환원 상태 또는 이에 가깝다는 것을 의미하고, 환원 레벨이 낮다는 것은 환원되는 대상체가 본래의 상태 또는 이에 가깝다는 것을 의미한다.
또한, 본 명세서에서 사용되는 '비정질 탄소화'는, 물질 내의 비정질 탄소-탄소 결합 비율이 증가된 것을 의미한다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1은 본 발명의 실시 예에 따른 안티-그로스 박막의 제조 방법을 설명하는 순서도이고, 도 2는 본 발명의 실시 예에 따른 안티-그로스 박막의 제조 공정을 나타내는 도면이다.
도 1 및 도 2를 참조하면, 기판(10)이 준비된다(S100). 상기 기판(10) 상에 제1 전구체가 제공될 수 있다(S200). 이후, 상기 제1 전구체가 제공된 상기 기판(10) 상에 제2 전구체가 제공될 수 있다. 상기 제1 및 제2 전구체는 서로 반응하여 예비 박막을 형성할 수 있다(S300).
일 실시 예에 따르면, 상기 제1 전구체는 금속을 포함할 수 있다. 상기 금속은 알루미늄일 수 있다. 예를 들어, 상기 제1 전구체는 TMA(Trimethylaluminum)일 수 있다. 일 실시 예에 따르면, 상기 제2 전구체는 벤젠 고리를 포함할 수 있다. 예를 들어, 상기 제2 전구체는 HQ(Hydroquinone) 또는 4-mercaptophenol일 수 있다. 일 실시 예에 따르면, 상기 예비 박막(20)은 금속 알콕사이트(alkoxide)를 포함할 수 있다. 예를 들어, 상기 예비 박막(20)은 알루미늄 알콕사이드(alucone)을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 전구체가 제공된 이후, 및 상기 제2 전구체가 제공된 이후, 상기 제1 전구체가 제공된 상기 기판(10) 및 상기 제2 전구체가 제공된 상기 기판(10) 상에 불활성 기체를 제공하여 퍼지(purge)할 수 있다. 예를 들어, 상기 불활성 기체는 N2 가스 일 수 있다.
즉, 상기 예비 박막(20)을 형성하는 단계는, 상기 기판(10) 상에 알루미늄을 포함하는 상기 제1 전구체를 제공하는 단계, 상기 제1 전구체가 제공된 상기 기판(10)을 퍼지(purge) 하는 단계, 상기 기판(10) 상에 벤젠 고리를 포함하는 상기 제2 전구체를 제공하는 단계, 및 상기 제2 전구체가 제공된 상기 기판(10)을 퍼지(purge)하는 단계를 포함할 수 있다.
예를 들어, 상기 제1 전구체는 상기 기판(10) 상에 0.5초의 시간 동안 제공될 수 있다. 상기 제1 전구체가 제공된 상기 기판(10)을 퍼지하는 단계는 질소(N2) 가스 분위기에서 30초의 시간 동안 수행될 수 있다. 상기 제2 전구체는 상기 기판 상에 1초의 시간 동안 제공될 수 있다. 상기 제2 전구체가 제공된 상기 기판(10)을 퍼지하는 단계는 질소(N2) 가스 분위기에서 120초의 시간 동안 수행될 수 있다. 상기 예비 박막(20)이 형성되는 공정은 챔버 내에서 수행될 수 있다. 상기 챔버는 200℃의 온도 및 0.3 torr의 압력이 유지될 수 있다.
일 실시 예에 따르면, 상기 제1 전구체를 제공하는 단계, 상기 제1 전구체가 제공된 상기 기판(10)을 퍼지하는 단계, 상기 제2 전구체를 제공하는 단계, 및 상기 제2 전구체가 제공된 상기 기판(10)을 퍼지하는 단계는 하나의 유닛 공정(unit process)으로 정의될 수 있다. 상기 유닛 공정은 복수회 반복될 수 있다. 이에 따라, 상기 예비 박막(20)의 두께는 제어될 수 있다.
계속해서, 상기 예비 박막(20)은 열처리되어 안티-그로스(anti-growth) 박막(30)이 형성될 수 있다(S400). 일 실시 예에 따르면, 상기 안티-그로스 박막(30)은 상기 예비 박막(20)이 비정질 탄소화(amorphous carbon) 된 것 일 수 있다. 이에 따라, 상기 안티-그로스 박막(30) 상에 물질의 성장이 억제될 수 있다.
구체적으로, 상기 예비 박막(20)이 열처리되는 경우, 상기 예비 박막(20) 내의 반응기의 양이 감소하고, 환원 레벨이 증가할 수 있다. 또한, 상기 예비 박막(20) 이 열처리되는 경우, 상기 안티-그로스 박막(30) 내의 비정질 탄소-탄소 결합 비율이 증가될 수 있다.
즉, 상기 예비 박막(20)이 열처리되는 경우, 상기 예비 박막(20) 내의 반응기들이 제거되고, 벤젠 고리에 있던 탄소들이 서로 강하게 결합함에 따라, graphite domain을 형성할 수 있다.
이에 따라, 상기 안티-그로스 박막(30)은 다른 물질들과의 결합력이 저하될 수 있다. 그 결과, 상기 안티-그로스 박막(30) 상에 물질의 성장이 억제될 수 있다.
일 실시 예에 따르면, 상기 예비 박막(20)이 열처리되는 경우, 상기 안티-그로스 박막(30)이 포함하는 C-H 결합의 비율 및 C-OH 결합의 비율은, 상기 예비 박막(20)이 포함하는 C-H 결합의 비율 및 C-OH 결합의 비율과 비교하여 감소할 수 있다. 반면, 상기 안티-그로스 박막(30)이 포함하는 C=C sp2 결합의 비율은, 상기 예비 박막(20)이 포함하는 C=C sp2 결합의 비율과 비교하여 증가할 수 있다. 또한, 상기 안티-그로스 박막(30)이 포함하는 C=C sp2 결합의 비율은, 상기 안티-그로스 박막(30)이 포함하는 C-H 결합의 비율보다 높을 수 있다.
일 실시 예에 따르면, 상기 예비 박막(20)에서 제거되는 반응기의 양은 제어될 수 있다. 예를 들어, 상기 예비 박막(20)의 온도를 제어함에 따라, 상기 예비 박막(20)에서 제거되는 반응기의 양이 제어될 수 있다. 이에 따라, 상기 예비 박막(20) 상에서 성장되는 물질의 성장률을 제어할 수 있다.
즉, 상기 예비 박막(20) 내의 반응기는, 상기 예비 박막(20) 상에 다른 물질이 제공되는 경우, 다른 물질의 흡착 및 다른 물질과의 반응 site로 작용할 수 있다. 이에 따라, 상기 예비 박막(20) 내의 반응기의 양을 제어함으로써, 상기 예비 박막(20) 상에 성장되는 물질의 성장률이 제어될 수 있다.
일 실시 예에 따르면, 상기 예비 박막(20)은 600℃ 초과 750℃ 미만의 온도에서 열처리될 수 있다. 이와 달리, 상기 예비 박막(20)이 600℃ 이하 또는 750℃ 이상의 온도에서 열처리되는 경우, 상기 예비 박막(20)의 환원이 용이하게 이루어지지 않게 되어, 상기 예비 박막(20) 내의 반응기들이 용이하게 제거되지 않을 수 있다. 또한, 상기 예비 박막(20)이 800℃ 이상의 온도에서 열처리되는 경우, 상기 예비 박막(20)의 두께가 감소될 수 있다. 이에 따라, 상기 안티-그로스 박막(30)의 특성이 저하되는 문제가 발생할 수 있다.
본 발명의 실시 예에 따른 안티-그로스(anti-growth) 박막의 제조 방법은, 상기 기판(10)을 준비하는 단계, 상기 기판(10) 상에 금속을 포함하는 상기 제1 전구체를 제공하는 단계, 상기 제1 전구체가 제공된 상기 기판(10) 상에 벤젠 고리를 포함하는 제2 전구체를 제공하고, 상기 제1 전구체 및 상기 제2 전구체가 서로 반응하여 금속 알콕사이드(alkoxide)를 포함하는 상기 예비 박막(20)을 형성하는 단계, 및 상기 예비 박막(20)을 열처리하여, 상기 예비 박막(20)이 비정질 탄소화된 상기 안티-그로스 박막(30)을 형성하는 단계를 포함할 수 있다. 이에 따라, 상기 안티-그로스 박막(30) 상에 물질의 성장이 억제되는 안티-그로스 박막이 제조될 수 있다.
이상, 본 발명의 실시 예에 따른 안티-그로스 박막 및 그 제조 방법이 설명되었다. 이하, 본 발명의 실시 예에 따른 안티-그로스 박막의 제조 방법을 이용하여, 미세 패턴을 제조하는 방법이 도 3 내지 도 7을 참조하여 설명된다.
도 3 내지 도 7은 본 발명의 실시 예에 따른 미세 패턴의 제조 공정을 나타내는 도면들이다.
도 3을 참조하면, 베이스 패턴(110)이 형성된 베이스 기판(100)이 준비될 수 있다. 일 실시 예에 따르면, 상기 베이스 패턴(110)은 실리콘, 실리콘 산화물, 및 실리콘 질화물 중 적어도 어느 하나를 포함할 수 있다. 상기 베이스 패턴(110)은, 상기 베이스 기판(100)의 상부면과 직각 방향으로 연장될 수 있다.
도 4를 참조하면, 상기 베이스 패턴(110) 상에 소스 물질이 제공되어 예비 박막(200)이 형성될 수 있다. 상기 베이스 패턴(110) 상에 제1 전구체가 제공될 수 있다. 이후, 상기 제1 전구체가 제공된 상기 베이스 패턴(110) 상에 제2 전구체가 제공될 수 있다. 상기 제1 및 제2 전구체는 서로 반응하여 예비 박막(200)을 형성할 수 있다.
일 실시 예에 따르면, 상기 제1 전구체는 금속을 포함할 수 있다. 상기 금속은 알루미늄일 수 있다. 예를 들어, 상기 제1 전구체는 TMA(Trimethylaluminum)일 수 있다. 일 실시 예에 따르면, 상기 제2 전구체는 벤젠 고리를 포함할 수 있다. 예를 들어, 상기 제2 전구체는 HQ(Hydroquinone) 또는 4-mercaptophenol일 수 있다. 일 실시 예에 따르면, 상기 예비 박막(200)은 금속 알콕사이트(alkoxide)를 포함할 수 있다. 예를 들어, 상기 예비 박막(200)은 알루미늄 알콕사이드(alucone)을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 전구체가 제공된 이후 및 상기 제2 전구체가 제공된 이후, 상기 제1 전구체가 제공된 상기 베이스 패턴(110) 및 상기 제2 전구체가 제공된 상기 베이스 패턴(110) 상에 불활성 기체를 제공하여 퍼지(purge)할 수 있다. 예를 들어, 상기 불활성 기체는 N2 가스 일 수 있다.
즉, 상기 예비 박막(200)을 형성하는 단계는, 상기 베이스 패턴(110) 상에 알루미늄을 포함하는 상기 제1 전구체를 제공하는 단계, 상기 제1 전구체가 제공된 상기 베이스 패턴(110)을 퍼지(purge) 하는 단계, 상기 베이스 패턴(110) 상에 벤젠 고리를 포함하는 상기 제2 전구체를 제공하는 단계, 및 상기 제2 전구체가 제공된 상기 베이스 패턴(110)을 퍼지(purge)하는 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 전구체를 제공하는 단계, 상기 제1 전구체가 제공된 상기 베이스 패턴(110)을 퍼지하는 단계, 상기 제2 전구체를 제공하는 단계, 및 상기 제2 전구체가 제공된 상기 베이스 패턴(110)을 퍼지하는 단계는 하나의 유닛 공정(unit process)을 이룰 수 있다. 상기 유닛 공정은 복수회 반복될 수 있다. 이에 따라, 상기 예비 박막(200)의 두께는 제어될 수 있다.
도 4 및 도 5를 참조하면, 상기 예비 박막(200)의 제2 영역(200b)이 잔존되도록 제1 영역(200a)이 제거될 수 있다. 일 실시 예에 따르면, 상기 제1 영역(200a)은, 상기 베이스 기판(100)의 상부면과 평행한 상기 예비 박막(200)의 일 영역일 수 있다. 상기 제2 영역(200b)은 상기 예비 박막(200)에서 상기 제1 영역(200a)을 제외한 나머지 영역일 수 있다. 다시 말하면, 상기 제2 영역(200b)은 상기 베이스 패턴(110)의 측벽과 평행한 상기 예비 박막(200)의 일 영역일 수 있다. 일 실시 예에 따르면, 상기 제1 영역(200a)은 건식 식각(dry etching) 공정을 통하여 제거될 수 있다. 이에 따라, 상기 예비 박막(200)은 상기 베이스 패턴(110)의 측벽 상에 잔존될 수 있다.
계속해서, 잔존된 상기 예비 박막(200)은 열처리되어 안티-그로스(anti-growth) 박막(300)이 형성될 수 있다. 일 실시 예에 따르면, 상기 안티-그로스 박막(300)은 상기 예비 박막(200)이 비정질 탄소화(amorphous carbon) 된 것일 수 있다. 상기 안티-그로스 박막(300)은 도 1 및 도 2를 참조하여 설명된, 본 발명의 실시 예에 따른 안티-그로스 박막의 제조 방법 중 상기 안티-그로스 박막(30)과 같을 수 있다. 이에 따라, 구체적인 설명은 생략된다.
도 6을 참조하면, 상기 베이스 기판(100)의 제1 부분(100a)상에 물질막(400)이 형성될 수 있다. 일 실시 예에 따르면, 상기 제1 부분(100a)은 상기 베이스 기판(100)의 상부면 중 상기 베이스 패턴(110) 및 상기 안티-그로스 박막(300)이 형성된 부분을 제외한 부분일 수 있다. 상기 베이스 기판(100)의 제2 부분(100b)은, 상기 베이스 기판(100)의 상부면 중 상기 제1 부분(100a)을 제외한 나머지 부분일 수 있다. 즉, 상기 제2 부분(100b)은 상기 베이스 기판(100)의 상부면 중 상기 베이스 패턴(110) 및 상기 안티-그로스 박막(300)이 형성된 부분일 수 있다. 또한, 상기 물질막(400)은 상기 제2 부분(100b)과 평행한 상기 베이스 패턴(110) 및 상기 안티-그로스 박막(300)의 일 영역에도 형성될 수 있다.
일 실시 예에 따르면, 상기 물질막(400)은 금속 박막일 수 있다. 일 실시 예에 따르면, 상기 물질막(400)은 다양한 금속 증착 방법을 통하여 형성될 수 있다. 예를 들어, 상기 물질막(400)은 화학 기상 증착법(chemical vapor deposition, CVD), 물리 기상 증착법(physical vapor deposition, PVD), 원자층 증착법(atomic layer deposition, ALD) 등의 방법으로 형성될 수 있다.
상기 안티-그로스 박막(300)은 상술된 바와 같이 물질의 성장을 억제하므로, 상기 물질막(400)의 증착을 방해할 수 있다. 이에 따라, 상기 물질막(400)의 소스 물질이 상기 베이스 패턴(110), 상기 안티-그로스 박막(300), 및 상기 베이스 기판(100) 상에 제공되는 경우, 일 실시 예에 따르면, 상기 베이스 기판(100)의 상기 제1 부분(100a) 상에는 상기 금속 박막(400)이 형성되고, 상기 안티-그로스 박막(300) 상에, 제1 방향으로는 상기 금속 박막(400)이 형성되지 않을 수 있다. 예를 들어, 상기 제1 방향은 상기 안티-그로스 박막(300) 상에서 상기 기판의 상부면(100)에 평행한 방향으로 연장되는 방향일 수 있다.
즉, 상기 베이스 패턴(110), 상기 안티-그로스 박막(300), 및 상기 베이스 기판(100) 상에 상기 물질막(400)의 소스 물질이 제공되더라도, 상기 안티-그로스 박막(300)이 배치된 상기 베이스 패턴(110)의 측벽 상에는, 상기 물질막(400)이 형성되지 않을 수 있다.
다른 실시 예에 따르면, 상기 물질막(400)의 소스 물질이 상기 베이스 패턴(110), 상기 안티-그로스 박막(300), 및 상기 베이스 기판(100) 상에 제공되는 경우, 상기 제1 부분(100a) 및 상기 안티-그로스 박막(300) 상에, 상기 제1 방향으로 상기 물질막(400)이 모두 형성될 수 있다.
다만, 상기 제1 부분(100a) 상에 형성되는 상기 물질막(400)의 속도는, 상기 안티-그로스 박막(300) 상에 상기 제1 방향으로 형성되는 상기 물질막(400)의 속도보다 현저하게 빠를 수 있다. 이에 따라, 상기 제1 부분(100a) 상에 형성되는 상기 물질막(400)의 두께는, 상기 상기 안티-그로스 박막(300) 상에 상기 제1 방향으로 형성되는 상기 물질막(400)의 두께보다 현저하게 두꺼울 수 있다.
결과적으로, 상기 안티-그로스 박막(300)에 의하여, 복수의 상기 베이스 패턴(110) 사이 공간인 상기 제1 부분(100a) 상에, 보이드(void) 없이 상기 물질막(400)이 형성될 수 있다.
이와 달리, 상기 안티-그로스 박막(300)이 없는 베이스 패턴 상에 물질막이 형성되는 경우, 베이스 패턴의 측벽 상에도 물질막이 형성될 수 있다. 이에 따라, 복수의 베이스 패턴 사이 공간에 형성되는 물질막에, 보이드(void)가 형성될 수 있다. 결과적으로, 물질막의 품질이 저하되는 문제점이 발생할 수 있다.
일 실시 예에 따르면, 상기 물질막(400)의 폭(400w)은 제어될 수 있다. 상술된 바와 같이, 상기 예비 박막(200)의 두께가 조절됨에 따라 상기 안티-그로스 박막(300)의 두께 또한 제어될 수 있다. 상기 안티-그로스 박막(300)의 두께가 제어되는 경우, 상기 물질막(400)의 폭(400w) 또한 제어될 수 있다. 구체적으로, 상기 안티-그로스 박막(300)의 두께가 두꺼워지는 경우, 상기 물질막(400)의 폭(400w)은 좁아질 수 있다. 이에 따라, 상기 안티-그로스 박막(300)의 두께를 두껍게 제어하여, 미세한 폭을 갖는 상기 물질막(400)이 제조될 수 있다.
도 7을 참조하면, 상기 베이스 패턴(110) 및 상기 안티-그로스 박막(300)은 제거될 수 있다. 이 때, 상기 제2 부분(200b)과 평행한 상기 베이스 패턴(110) 및 상기 안티-그로스 박막(300)의 일 영역 상에 형성된 상기 물질막(400)은, 상기 베이스 패턴(100) 및 상기 안티-그로스 박막(300)과 함께 제거될 수 있다. 이에 따라, 상기 베이스 기판(100) 상에 물질 패턴(400)이 형성될 수 있다. 상기 물질막(400)이 미세한 폭을 가짐에 따라, 상기 물질 패턴(400) 역시 미세한 폭으로 형성될 수 있다. 결과적으로, 초미세 패턴이 제조될 수 있다.
본 발명의 실시 예에 따른 미세 패턴의 제조 방법은, 상기 베이스 패턴(110)이 형성된 상기 베이스 기판(100)을 준비하는 단계, 상기 베이스 기판(100) 상에 벤젠 고리를 포함하는 소스 물질을 제공하여 상기 예비 박막(200)을 형성하는 단계, 상기 예비 박막(200)의 제2 영역(200b)이 잔존되도록 제1 영역(200a)을 제거하는 단계, 상기 예비 막막(200)을 열처리하여 상기 안티-그로스 박막(300)을 형성하는 단계, 상기 베이스 기판(100)의 상기 제1 부분(100a) 상에 상기 물질막(400)을 형성하는 단계, 및 상기 베이스 패턴(110) 및 안티-그로스 박막(300)을 제거하여 상기 물질 패턴(400)을 형성하는 단계를 포함할 수 있다. 이에 따라, 초미세 패턴이 제공될 수 있다
이상, 본 발명의 실시 예에 따른 초미세 금속 패턴의 제조 방법이 설명되었다. 이하, 본 발명의 실시 예에 따른 안티-그로스 박막을 포함하는 반도체 소자가 도 8 및 도 9를 참조하여 설명된다.
도 8및 도 9는 본 발명의 변형 예에 따른 반도체 소자의 제조 공정을 나타내는 도면이다.
도 8을 참조하면, 기판(10) 상에 안티-그로스 박막(30)이 형성될 수 있다. 상기 안티-그로스 박막(30)은 도 1 및 도 2를 참조하여 설명된 본 발명의 실시 예에 따른 안티-그로스 박막의 제조 방법과 같은 방법으로 형성될 수 있다. 이에 따라, 구체적인 설명은 생략된다.
상기 안티-그로스 박막(30)의 일 부분은 식각될 수 있다. 이에 따라, 상기 기판(10)의 일 영역 상에 상기 안티-그로스 박막(30)이 배치될 수 있다. 구체적으로, 상기 기판(10)의 제1 영역(10a) 상에 상기 안티-그로스 박막(30)이 배치될 수 있다. 즉, 상기 기판(10)의 제1 영역(10a)은 상기 안티-그로스 박막(30)이 배치된, 상기 기판의 일 영역일 수 있다. 상기 기판(10)의 제2 영역(10b)은 상기 제1 영역(10a)을 제외한 상기 기판(10)의 일 영역 일 수 있다. 다시 말해, 상기 제2 영역(10b)은 상기 기판(10) 상에 상기 안티-그로스 박막(30)이 배치되지 않은 영역일 수 있다.
도 9를 참조하면, 상기 안티-그로스 박막(30) 및 상기 기판(10)을 덮도록 물질막(40)이 형성될 수 있다. 일 실시 예에 따르면, 상기 물질막(40)은 금속 산화물을 포함할 수 있다. 예를 들어, 상기 금속 산화물은 ZnO일 수 있다.
상기 안티-그로스 박막(30)이 배치된 상기 제1 영역(10a) 상에 형성된 상기 물질막(40)의 두께(d1)는, 상기 안티-그로스 박막(30)이 배치되지 않은 상기 제2 영역(10b) 상에 형성된 상기 물질막(40)의 두께(d2) 보다 얇을 수 있다.
즉, 상술된 바와 같이 상기 안티-그로스 박막(30)은, 상기 안티-그로스 박막(30) 상에 성장되는 물질의 성장률을 제어할 수 있다. 이에 따라, 상기 제1 영역(10a)에서의 상기 물질막(40)의 성장률은, 상기 제2 영역(10b)에서의 상기 물질막(40)의 성장률보다 작을 수 있다. 결과적으로, 특정 영역에서 선택적으로 물질막의 두께가 제어된 반도체 소자가 제공될 수 있다.
이상, 본 발명의 실시 예에 따른 안티-그로스 박막 및 그 제조 방법과 초미세 금속 패턴의 제조 방법, 및 본 발명의 변형 예에 따른 반도체 소자가 설명되었다. 이하, 본 발명의 실시 예에 따른 안티-그로스 박막의 구체적인 실험 예 및 특성 평가 결과가 설명된다.
실시 예에 따른
안티
-
그로스
박막의 제조
TMA(Trimethylaluminum) 및 HQ(Hydroquinone)가 준비된다. 챔버 내에 기판을 배치하고, 상기 기판 상에 TMA 제공(0.5초)-N2 퍼지(30초)-HQ 제공(1초)-N2 퍼지(120초) 공정을 반복하여 알루미늄 알콕사이드(alucone) 박막을 제조하였다. 이때, 챔버는 200℃의 온도 및 0.3 torr의 압력을 유지하였다.
이후, 상기 알루미늄 알콕사이드 박막을 열처리하여, 실시 예에 따른 안티-그로스 박막을 제조하였다.
도 10 및 도 11은 본 발명의 실시 예에 따른 안티-그로스 박막의 제조 공정 중 열처리 온도에 따른 특성을 비교한 그래프이다.
도 10 및 도 11을 참조하면, 실시 예에 따른 알루미늄 알콕사이드 박막(As), 알루미늄 알콕사이드 박막을 300℃, 450℃, 500℃, 550℃, 600℃, 650℃, 700℃, 750℃, 및 800℃의 온도에서 열처리하여 제조된 복수의 안티-그로스 박막 각각에 대해 raman shift(cm-1)에 따른 normalized intensity(a.u.)를 측정하였다.
도 10 및 도 11에서 확인할 수 있듯이, 서로 다른 온도에서 제조된 각각의 안티-그로스 박막들은 1300cm-1 부근(D peak) 및 1600cm-1 부근(G peak)에서 서로 다른 피크를 나타내는 것을 알 수 있다. 이때, D peak와 G peak의 비율은(ID/IG) 안티-그로스 박막이 환원된 정도를 나타내고, 그 비율이 높을수록 환원된 정도가 높은 것을 나타낸다. 도 8 및 도 9에서 확인된 알루미늄 알콕사이드 박막과 각 안티-그로스 박막들의 D peak와 G peak의 비율은(ID/IG) 아래 <표 1>을 통하여 정리된다.
| 구분 | ID/IG |
| 알루미늄 알콕사이드 박막(As) | 0.62 |
| 300℃ 온도로 열처리된 안티-그로스 박막 | 0.69 |
| 450℃ 온도로 열처리된 안티-그로스 박막 | 0.83 |
| 600℃ 온도로 열처리된 안티-그로스 박막 | 0.93 |
| 700℃ 온도로 열처리된 안티-그로스 박막 | 1.02 |
| 750℃ 온도로 열처리된 안티-그로스 박막 | 0.95 |
| 800℃ 온도로 열처리된 안티-그로스 박막 | 0.93 |
<표 1>에서 확인할 수 있듯이, 알루미늄 알콕사이드 박막과 비교하여 안티-그로스 박막의 ID/IG 비율이 높은 것을 알 수 있다. 즉, 알루미늄 알콕사이드 박막과 비교하여 안티-그로스 박막은 환원된 정도가 높은 것을 알 수 있다.
또한, 300℃부터 700℃의 온도까지는 안티-그로스 박막의 ID/IG 비율이 지속적으로 증가하다가, 750℃ 및 800℃의 온도에서는 안티-그로스 박막의 ID/IG 비율이 감소하는 것을 알 수 있다. 즉, 안티-그로스 박막을 제조하는 경우, alucone 박막을 열처리하는 온도가 700℃까지 증가되는 경우에는, 환원된 정도를 향상시킬 수 있지만, 750℃ 이후부터는 환원된 정도가 감소되는 것을 알 수 있다.
이에 따라, 본 발명의 실시 예에 따른 안티-그로스 박막을 제조하는 경우 예비 박막을 600℃초과 750℃ 미만의 온도에서 열처리 하는 것이, 안티-그로스 박막의 환원레벨을 높이는 방법임을 알 수 있다.
도 12 및 도 13은 본 발명의 실시 예에 따른 예비 박막과 안티-그로스 박막의 구성 성분을 비교한 그래프이다.
도 12 및 도 13을 참조하면, 상기 실시 예에 따른 알루미늄 알콕사이드 박막(alucone As) 및 안티-그로스 박막(alucone 700℃ annealed)에 대해 Sputtering time(min)에 따른 Atomic Concentration(%)을 나타내었다.
도 12 및 도 13에서 확인할 수 있듯이, 상기 안티-그로스 박막은 알루미늄 알콕사이드 박막과 비교하여 표면에 탄소의 성분이 현저히 향상되는 것을 확인할 수 있었다. 이에 따라, 상기 알루미늄 알콕사이드 박막은 열처리됨에 따라 환원되고, 벤젠고리들의 탄소구조체의 결합이 강하게 되며, graphite domain이 형성되는 것을 예상할 수 있다.
도 14 및 도 15는 본 발명의 실시 예에 따른 예비 박막과 안티-그로스 박막의 탄소 결합 구성 비율을 비교한 그래프이다.
도 14의 (a) 내지 (c) 및 도 15를 참조하면 상기 실시 예에 따른 알루미늄 알콕사이드 박막(As), 알루미늄 알콕사이드 박막을 600℃의 온도로 열처리하여 제조된 안티-그로스 박막, 및 알루미늄 알콕사이드 박막을 750℃의 온도로 열처리하여 제조된 안티-그로스 박막들에 대해 각각이 포함하는 C=C sp2 결합, C-H 결합, C-OX 결합, C=O/O-C-O 결합, 및 C(O)OX 결합의 Binding Energy(eV)에 따른 Intensity(Arb.Unit)을 측정하였다.
도 14의 (a) 내지 (c) 및 도 15에서 알 수 있듯이, 알루미늄 알콕사이드 박막이 열처리되어 안티-그로스 박막으로 변함에 따라, C-H 결합의 비율 및 C-OH 결합의 비율이 감소하고, C=C sp2 결합의 비율이 증가하는 것을 확인할 수 있었다. 이에 따라, 알루미늄 알콕사이드 박막이 열처리되어 안티-그로스 박막이 형성되는 경우, 알루미늄 알콕사이드 박막이 비정질 탄소화(amorphous carbon)되며 표면에서 결합할 수 있는 반응기들의 감소하는 것을 알 수 있다.
도 16은 본 발명의 실시 예에 따른 안티-그로스 박막의 물질 성장 억제 특성을 나타내는 그래프이다.
도 16을 참조하면, 실리콘 기판(Si), 상기 실시 예에 따른 알루미늄 알콕사이드 박막을 450℃의 온도로 열처리하여 형성된 안티-그로스 박막, 상기 실시 예에 따른 알루미늄 알콕사이드 박막을 600℃의 온도로 열처리하여 형성된 안티-그로스 박막, 및 상기 실시 예에 따른 알루미늄 알콕사이드 박막을 750℃의 온도로 열처리하여 형성된 안티-그로스 박막 각각 상에 ZnO 박막을 복수회 증착시키고, 증착 횟수(ZnO cycle)에 따른 ZnO 박막의 두께(Thickness increment, nm)를 측정하여 나타내었다.
도 16에서 확인할 수 있듯이, 상기 실시 예에 따른 안티-그로스 박막은 실리콘 기판과 비교하여, 증착 횟수가 증가함에 따른 Thickness increment가 낮게 나타나는 것을 알 수 있었다. 즉, 본 발명의 실시 예에 따른 안티-그로스 박막은 상기 안티-그로스 박막 상에 물질이 증착되는 것을 억제하는 것을 알 수 있다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
10: 기판
20, 200: 예비 박막
30, 300: 안티-그로스 박막
40: 물질막
100: 베이스 기판
110: 베이스 패턴
400: 금속 패턴
20, 200: 예비 박막
30, 300: 안티-그로스 박막
40: 물질막
100: 베이스 기판
110: 베이스 패턴
400: 금속 패턴
Claims (14)
- 상부면과 직각 방향으로 연장되는 베이스 패턴이 형성된 베이스 기판을 준비하는 단계;
상기 베이스 기판 상에 TMA(trimethylaluminum)를 포함하는 제1 전구체를 제공한 후, 상기 제1 전구체가 제공된 상기 기판 상에 HQ(hydroquinone)를 포함하는 제2 전구체를 제공하여, 상기 제1 전구체 및 상기 제2 전구체가 서로 반응된 알루미늄 알콕사이드(alkoxide)를 포함하는 예비 박막을 상기 베이스 기판의 상부면 및 상기 베이스 패턴을 덮도록 형성하는 단계;
상기 베이스 기판의 상부면과 평행한 상기 예비 박막의 제1 영역과 상기 베이스 패턴의 측벽과 평행한 상기 예비 박막의 제2 영역 중 상기 제2 영역은 잔존되고 상기 제1 영역은 제거되도록 상기 예비 박막을 식각하는 단계;
잔존된 상기 예비 박막을 열처리하여, 상기 예비 박막이 비정질 탄소화(amorphous carbon)된 안티-그로스 박막을 형성하는 단계;
상기 베이스 패턴 및 상기 안티-그로스 박막이 형성된 상기 베이스 기판 상에 금속을 포함하는 소스 물질을 제공하여, 상기 베이스 기판의 상부면 중 상기 베이스 패턴 및 상기 안티-그로스 박막이 형성된 부분을 제외한 부분 상에 금속을 포함하는 물질막을 형성하는 단계; 및
상기 베이스 패턴 및 상기 안티-그로스 박막을 제거하는 단계를 포함하되,
상기 예비 박막을 600℃ 초과 750℃ 미만의 온도에서 열처리하여 상기 예비 박막의 환원 레벨을 향상시키는 것을 포함하는, 안티-그로스(antigrowth) 박막의 제조 방법을 이용한 미세 패턴의 형성 방법.
- 삭제
- 제1 항에 있어서,
상기 예비 박막은 열처리됨에 따라, 상기 예비 박막 내의 반응기의 양이 감소하는 것을 포함하는, 안티-그로스 박막의 제조 방법을 이용한 미세 패턴의 형성 방법.
- 제1 항에 있어서,
상기 안티-그로스 박막 내의 탄소 결합 중 C-H 결합의 비율은, 상기 예비 박막 내의 탄소 결합 중 C-H 결합의 비율보다 작은 것을 포함하는 안티-그로스 박막의 제조 방법을 이용한 미세 패턴의 형성 방법.
- 제1 항에 있어서,
상기 안티-그로스 박막 내의 탄소 결합 중 C-OH 결합의 비율은, 상기 예비 박막 내의 탄소 결합 중 C-OH 결합의 비율보다 작은 것을 포함하는 안티-그로스 박막의 제조 방법을 이용한 미세 패턴의 형성 방법.
- 제1 항에 있어서,
상기 안티-그로스 박막 내의 탄소 결합 중 C=C sp2 결합의 비율은, 상기 예비 박막 내의 탄소 결합 중 C=C sp2 결합의 비율보다 큰 것을 포함하는 안티-그로스 박막의 제조 방법을 이용한 미세 패턴의 형성 방법.
- 삭제
- 삭제
- 삭제
- 제1 항에 있어서,
상기 안티-그로스 박막 내에 C=C sp2 결합 비율은 C-H보다 높은 것을 포함하는 안티-그로스 박막의 제조 방법을 이용한 미세 패턴의 형성 방법.
- 삭제
- 삭제
- 삭제
- 제1 항에 있어서,
상기 물질막은, ZnO를 포함하는 안티-그로스 박막의 제조 방법을 이용한 미세 패턴의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180061713A KR102649437B1 (ko) | 2018-05-30 | 2018-05-30 | 안티-그로스 박막 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180061713A KR102649437B1 (ko) | 2018-05-30 | 2018-05-30 | 안티-그로스 박막 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190136261A KR20190136261A (ko) | 2019-12-10 |
| KR102649437B1 true KR102649437B1 (ko) | 2024-03-19 |
Family
ID=69002942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180061713A KR102649437B1 (ko) | 2018-05-30 | 2018-05-30 | 안티-그로스 박막 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102649437B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102432185B1 (ko) * | 2020-06-05 | 2022-08-12 | 한양대학교 산학협력단 | 미세 패터닝 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040071879A1 (en) | 2000-09-29 | 2004-04-15 | International Business Machines Corporation | Method of film deposition, and fabrication of structures |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NO20045674D0 (no) * | 2004-12-28 | 2004-12-28 | Uni I Oslo | Thin films prepared with gas phase deposition technique |
| KR101385235B1 (ko) | 2012-08-08 | 2014-04-16 | (주)솔라세라믹 | 레이저 스크라이빙 기술을 이용한 투명전도막 미세 패터닝 방법 |
| KR20160091164A (ko) * | 2015-01-23 | 2016-08-02 | 삼성전자주식회사 | 미세 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법 |
-
2018
- 2018-05-30 KR KR1020180061713A patent/KR102649437B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040071879A1 (en) | 2000-09-29 | 2004-04-15 | International Business Machines Corporation | Method of film deposition, and fabrication of structures |
Non-Patent Citations (2)
| Title |
|---|
| Jaime W. DuMont et al., "Pyrolysis of Alucone Molecular Layer Deposition Films", J. Phys. Chem. C 2015, Vol.119, pp.14603-14612 (2015.02.20.) 1부.* |
| Xiangbo Meng, "An overview of molecular layer deposition for organic and organic-inorganic hybrid materials", J. Mater. Chem. A, 2017, Vol.5, pp.18326-18378 (2017.07.26.) 1부.* |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190136261A (ko) | 2019-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11637011B2 (en) | Method of topology-selective film formation of silicon oxide | |
| KR100660890B1 (ko) | Ａｌｄ를 이용한 이산화실리콘막 형성 방법 | |
| JP6955090B2 (ja) | 酸化ケイ素上における誘電体の選択的堆積のための方法 | |
| KR100539274B1 (ko) | 코발트 막 증착 방법 | |
| TWI772516B (zh) | 藉由化學蝕刻去除選擇性沉積缺陷 | |
| KR102095710B1 (ko) | 표면 보호 물질을 이용한 박막 형성 방법 | |
| JP2020507923A (ja) | パターニング応用のための選択的堆積スキーム | |
| KR100991566B1 (ko) | 금속계막 형성 방법 및 프로그램을 기록한 기록 매체 | |
| US20210407809A1 (en) | Vapor deposition of films comprising molybdenum | |
| KR101381008B1 (ko) | 그래핀의 제조방법 | |
| JP7039667B2 (ja) | 基板処理方法 | |
| US20190362971A1 (en) | Formation of crystalline, layered transition metal dichalcogenides | |
| JP7223815B2 (ja) | 基板処理方法 | |
| KR102649437B1 (ko) | 안티-그로스 박막 및 그 제조 방법 | |
| JP2013180930A (ja) | ＳｉＣ表面へのグラフェンの低温形成方法 | |
| CN115485811A (zh) | 用于提高硬掩模的选择性的惰性气体注入 | |
| US20200277700A1 (en) | Transition metal-dichalcogenide thin film and manufacturing method therefor | |
| KR20130014323A (ko) | 유기-무기 혼성 박막 및 이의 제조 방법 | |
| KR20150139217A (ko) | 그래핀 및 금속 칼코게나이드의 이종 접합 박막의 제조 방법, 그 박막 및 이를 이용한 쇼트키 장벽 다이오드 및 그 제조 방법 | |
| JP2021057563A (ja) | 成膜方法 | |
| US11682556B2 (en) | Methods of improving graphene deposition for processes using microwave surface-wave plasma on dielectric materials | |
| JP4769638B2 (ja) | 原子層成長法 | |
| KR102230899B1 (ko) | 메탈리스 박막의 제조 방법, 그리고 미세패턴 제조 방법, 그리고 전자 소자의 제조 방법 | |
| JP7220844B2 (ja) | ＳｉＣ多結晶基板の製造方法 | |
| JP6912913B2 (ja) | 原子層堆積法による酸化イットリウム含有薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |