KR102639955B1 - 에칭 방법 및 에칭 장치 - Google Patents

에칭 방법 및 에칭 장치 Download PDF

Info

Publication number
KR102639955B1
KR102639955B1 KR1020210088846A KR20210088846A KR102639955B1 KR 102639955 B1 KR102639955 B1 KR 102639955B1 KR 1020210088846 A KR1020210088846 A KR 1020210088846A KR 20210088846 A KR20210088846 A KR 20210088846A KR 102639955 B1 KR102639955 B1 KR 102639955B1
Authority
KR
South Korea
Prior art keywords
gas
film
etching
chamber
mof
Prior art date
Application number
KR1020210088846A
Other languages
English (en)
Other versions
KR20220011081A (ko
Inventor
사토시 도다
나오키 신도
하루나 스즈키
겐 유
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220011081A publication Critical patent/KR20220011081A/ko
Application granted granted Critical
Publication of KR102639955B1 publication Critical patent/KR102639955B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은, 몰리브덴막 또는 텅스텐막을 양호하게 에칭할 수 있는 에칭 방법 및 에칭 장치를 제공한다. 에칭 방법은, Mo막 또는 W막을 포함하는 구조체를 갖는 기판을 챔버 내에 마련하는 것과, 챔버 내에 산화 가스와 MoF6 가스 또는 WF6 가스를 공급해서 Mo막 또는 W막에 대하여 제1 에칭을 실시하는 것과, 제1 에칭에 의해 Mo막 또는 W막의 내부에 존재하고 있던 공공이 노출되었을 때, 제1 에칭을 정지하고, 챔버 내에 MoF6 가스 또는 WF6 가스와 환원 가스와 가스를 공급해서 공공에 Mo 또는 W의 매립을 행하는 것과, 그 후, 챔버 내에 산화 가스와 MoF6 가스 또는 WF6 가스를 공급해서 매립에 의해 형성된 매립층 및 Mo막 또는 W막에 대하여 제2 에칭을 실시하는 것을 갖는다.

Description

에칭 방법 및 에칭 장치{ETCHING METHOD AND ETCHING APPARATUS}
본 개시는, 에칭 방법 및 에칭 장치에 관한 것이다.
종래부터 반도체 기억 장치에는, 도전체막으로서 텅스텐(W)막이 사용되고 있으며, 최근에는 몰리브덴(Mo)막도 사용되고 있다. W막 등의 도전체막의 에칭에는, 일반적으로 플라스마 에칭이나 습식 에칭이 사용되며, 예를 들어 특허문헌 1에는, Cl2 가스, O2 가스, N2 가스를 사용한 플라스마 에칭에 의해 텅스텐막을 실리콘 함유막에 대하여 선택적으로 에칭하는 방법이 개시되어 있다.
미국 특허 제9412608호 명세서
본 개시는, 몰리브덴막 또는 텅스텐막을 양호하게 에칭할 수 있는 에칭 방법 및 에칭 장치를 제공한다.
본 개시의 일 양태에 관한 에칭 방법은, 몰리브덴막 또는 텅스텐막을 포함하는 구조체를 갖는 기판을 챔버 내에 마련하는 것과, 상기 챔버 내에 산화 가스와 MoF6 가스 또는 WF6 가스를 공급하여, 상기 몰리브덴막 또는 상기 텅스텐막에 대하여 제1 에칭을 실시하는 것과, 상기 제1 에칭에 의해 몰리브덴막 또는 텅스텐막의 내부에 존재하고 있던 공공이 노출되었을 때, 상기 제1 에칭을 정지하고, 상기 챔버 내에 MoF6 가스 또는 WF6 가스와 환원 가스를 공급해서 공공에 몰리브덴 또는 텅스텐을 매립하는 것과, 상기 챔버 내에 산화 가스와 MoF6 가스 또는 WF6 가스를 공급하여, 상기 공공에 몰리브덴 또는 텅스텐이 매립되어 형성된 매립층 및 상기 몰리브덴막 또는 텅스텐막에 대하여 제2 에칭을 실시하는 것을 갖는다.
본 개시에 의하면, 몰리브덴막 또는 텅스텐막을 양호하게 에칭할 수 있는 에칭 방법 및 에칭 장치가 제공된다.
도 1은 제1 실시 형태에 따른 에칭 방법의 일례를 나타내는 흐름도이다.
도 2는 제1 실시 형태에 따른 에칭 방법에 적용되는 기판의 일례를 도시하는 단면도이다.
도 3은 도 2의 기판에 제1 에칭을 실시한 상태를 모식적으로 도시하는 단면도이다.
도 4는 도 2의 기판의 Mo막에 피트가 존재하는 상태를 모식적으로 도시하는 단면도이다.
도 5는 도 2의 기판의 Mo막에 존재하는 피트가 에칭에 의해 노출된 상태를 모식적으로 도시하는 단면도이다.
도 6은 도 2의 기판의 Mo막에 존재하는 피트에 대하여 Mo 또는 W를 매립한 상태를 모식적으로 도시하는 단면도이다.
도 7은 도 6의 상태의 기판에 제2 에칭을 실시한 상태를 모식적으로 도시하는 단면도이다.
도 8은 제1 실시 형태에 따른 에칭 방법의 다른 예를 나타내는 흐름도이다.
도 9는 도 2의 기판에 제1 에칭을 실시한 후, 산화 처치를 나타낸 상태를 모식적으로 도시하는 단면도이다.
도 10은 도 9의 상태의 기판의 Mo막에 존재하는 피트에 대하여 Mo 또는 W를 매립한 상태를 모식적으로 도시하는 단면도이다.
도 11은 제1 실시 형태에 따른 에칭 방법을 실시하기 위한 에칭 장치의 일례를 도시하는 단면도이다.
도 12는 제2 실시 형태에 따른 에칭 방법의 일례를 나타내는 흐름도이다.
도 13은 제2 실시 형태에 따른 에칭 방법에 적용되는 기판의 일례를 도시하는 단면도이다.
도 14는 도 13의 기판에 대하여 보호층을 형성한 상태를 모식적으로 도시하는 단면도이다.
도 15는 보호층을 마련하지 않고 도 13의 기판을 에칭한 상태를 모식적으로 도시하는 단면도이다.
도 16은 도 14에 도시하는 보호층을 마련한 기판을 에칭한 상태를 모식적으로 도시하는 단면도이다.
이하, 첨부 도면을 참조하면서 실시 형태에 대해서 설명한다.
<제1 실시 형태>
먼저, 제1 실시 형태에 대해서 설명한다.
도 1은, 제1 실시 형태에 따른 에칭 방법의 일례를 나타내는 흐름도이다.
본 실시 형태에서는, 최초에, 몰리브덴(Mo)막 또는 텅스텐(W)막을 포함하는 구조체를 갖는 기판을 챔버 내에 마련한다(스텝 ST1). 이어서, 챔버 내에 산화 가스와 MoF6 가스 또는 WF6 가스를 공급해서 Mo막 또는 W막에 대하여 제1 에칭을 실시한다(스텝 ST2). 제1 에칭에 의해 Mo막 또는 W막의 내부에 존재하고 있던 공공이 노출되었을 때, 제1 에칭을 정지하고, 챔버 내에 MoF6 가스 또는 WF6 가스와 환원 가스를 공급해서 공공에 Mo 또는 W를 매립한다(스텝 ST3). 그 후, 챔버 내에 산화 가스와 MoF6 가스 또는 WF6 가스를 공급해서 매립층 및 Mo막 또는 W막에 대하여 제2 에칭을 실시한다(스텝 ST4).
이하 구체적으로 설명한다.
몰리브덴(Mo)막 또는 텅스텐(W)막을 포함하는 구조체를 갖는 기판은 특별히 한정되지 않지만, 실리콘 웨이퍼로 대표되는 반도체 웨이퍼가 예시된다. 도 2는, 기판의 일례를 나타내는 것이며, 기판(S)은 실리콘 웨이퍼로서 구성되고, 실리콘 기체(100) 상에 Mo막을 포함하는 삼차원의 구조체(200)가 형성되어 있다.
구조체(200)는, SiO2막(101)과 Mo막(102)이 교대로 적층된 적층부(110)와, 적층부(110)의 적층 방향으로 마련된 홈(슬릿)(120)을 갖는다. Mo막(102)은 슬릿(120)의 내벽에도 형성되어 있다. 적층부(110)의 적층수는 실제로는 수십층 정도이며, 높이는 수㎛ 내지 10㎛ 정도이다. Mo막 대신에 W막을 사용해도 되지만, 그 경우에는 SiO2막과 W막의 사이에 TiN막 등의 배리어막이 필요하다. 또한, Mo막의 경우에도, SiO2막과의 사이에 Al2O3막 등의 배리어막을 마련해도 된다. 또한, SiO2 대신에 Si, SiN과 같은 다른 실리콘 함유물 막을 사용해도 되고, 또한 실리콘 함유물 막 이외의 막이어도 된다.
이러한 구조의 기판(S)에서는, 슬릿(120)을 통해서 적층부(110)의 Mo막(102)의 에칭이 행하여진다.
다음의 스텝 ST2의 제1 에칭은, 챔버 내에 산화 가스와 MoF6 가스 또는 WF6 가스를 공급함으로써 행하여진다. 예를 들어 도 2의 기판(S)을 에칭함으로써, 도 3에 도시한 바와 같이 Mo막(102)이 에칭된다. MoF6 가스 및 WF6 가스는 육불화물이며, 불화되는 원소의 원자의 주위에 6개의 불소(F) 원자가 배치된 정팔면체의 분자 구조를 가져, 자유 라디칼이 되는 F가 존재하지 않는 안정된 불화물이다. MoF6 가스 및 WF6 가스는, Mo 또는 W의 산화물과 반응해서 MoOF4나 WOF4와 같은 휘발성이 높은 산불화물을 생성한다. 이에 의해, Mo막 또는 W막의 에칭이 진행된다. 한편, MoF6 가스 및 WF6 가스는, Si 함유물과 거의 반응하지 않는다. 이 때문에, 산화 가스와 MoF6 가스 및 WF6 가스에 의해, Mo막 또는 W막을 SiO2막과 같은 Si 함유물에 대하여 50 이상, 나아가 450 이상의 고선택비로 에칭할 수 있다.
산화 가스로서는, Mo막 또는 W막을 산화할 수 있는 것이면 되며, O2 가스를 적합하게 사용할 수 있다. 산화 가스로서는, 그 밖에 O3 가스, NO 가스, N2O 가스 등을 들 수 있다. 또한, Mo막 및 W막의 에칭에는, MoF6 가스 및 WF6 가스 중 어느 것이든 사용할 수 있다. 단, Mo막의 에칭 시에 MoF6 가스를 사용하고, W막의 에칭 시에 WF6 가스를 사용하는 것이, 막 내에의 불순물의 혼입을 최대한 저감시키는 관점에서 바람직하다. 산화 가스와 육불화물 가스 이외에 N2 가스나 Ar 가스 등의 불활성 가스를 공급해도 된다.
제1 에칭 시의 챔버 내의 압력은, 1 내지 100Torr(133.3 내지 13330Pa)의 범위이면 되고, 10 내지 100Torr(1333 내지 13330Pa)의 범위가 바람직하다. 또한, 그 때의 온도로서는 50 내지 400℃의 범위이면 되며, MoF6 가스를 사용한 경우에는 50 내지 300℃가 바람직하고, WF6 가스를 사용한 경우에는 200 내지 400℃가 바람직하다.
산화 가스와 MoF6 가스 또는 WF6 가스는, 동시에 챔버 내에 공급해도 되고, 시퀀셜하게 공급해도 된다. 시퀀셜하게 공급하는 경우에는, 최초에 산화 가스를 공급해서 Mo막 또는 W막의 표면을 산화시키고, 이어서 MoF6 가스 또는 WF6 가스를 공급해서 에칭을 진행시키며, 이들을 필요에 따라 반복한다. 동시에 공급하는 경우에는, MoF6 가스 또는 WF6 가스(XF6)와 산화 가스(Ox)의 비(XF6:Ox)를 10:90 내지 99.9:0.1로 할 수 있다. XF6:Ox의 바람직한 범위는 20:80 내지 90:10이다.
스텝 ST3의 매립 처리는, 스텝 ST2의 제1 에칭에 의해 노출된 Mo막이나 W막 중의 공공(이하, 피트라고 칭함)을 매립하기 위해서 행하여진다. 예를 들어, 도 2의 구조체(200)에 있어서, 도 4에 도시한 바와 같이, Mo막(102)에 피트(130)가 존재하는 경우, 에칭이 진행되면, 도 5에 도시하는 바와 같이 피트(130)의 노출(pitting)이 생긴다. 이 경우, 피트(130)는, 막 중에 존재할 때는 작아도, 에칭에 의해 노출됨으로써 도 5에 도시하는 바와 같이 커져서, 디바이스에 악영향을 미친다. 이 때문에, 스텝 ST3에서는, 피트가 노출되었을 때 제1 에칭을 정지하고, 스텝 ST2에서 노출된 피트를 매립한다.
피트가 노출된 것의 검출은, 예를 들어 미리 단면 SEM 등에 의해 피트의 위치를 파악하고 또한 에칭이 그 위치에 도달할 때까지의 시간을 산출해 두어, 그 시간이 경과했을 때 피트가 노출되었다고 할 수 있다.
매립 시에는, 챔버 내에 MoF6 가스 또는 WF6 가스와 환원 가스를 공급해서 Mo 또는 W를 퇴적함으로써 피트를 매립한다. 예를 들어 도 2의 구조체(200)의 경우에는, 도 6에 도시하는 바와 같이, Mo막(102)에 형성된 피트(130)에 Mo 또는 W를 매립하여, 매립층(140)을 형성한다. 도 6은 Mo막(102)의 경우를 도시하고 있지만, W막이어도 마찬가지이다. Mo와 W는 마찬가지의 성질을 갖고 있으므로, Mo막에 형성된 피트를 매립하기 위해서 WF6 가스를 사용해도, W막에 형성된 피트를 매립하기 위해서 MoF6 가스를 사용해도 된다. 단, Mo막에 대하여 MF6 가스를 사용하고, W막에 대하여 WF6 가스를 사용하여, 매립층(140)을 대상이 되는 막과 동일한 재료로 하는 것이 바람직하다.
환원 가스로서는 H2 가스가 적합하다. H2 가스 이외에 SiH4 가스나 NH3 가스 등의 다른 환원 가스를 사용할 수도 있다. 또한, 다른 가스로서 N2 가스나 Ar 가스 등의 불활성 가스를 공급해도 된다.
스텝 ST3의 매립 시의 압력은, 1 내지 100Torr(133 내지 13332Pa)의 범위를 사용할 수 있고, 30 내지 90Torr(4000 내지 12000Pa)의 범위가 바람직하다. 또한, 그 때의 온도로서는 200 내지 400℃의 범위이면 되며, 250 내지 350℃의 범위가 바람직하다. 또한, MoF6 가스 또는 WF6 가스와 환원 가스의 유량비는, 1:200 내지 1:2의 범위가 바람직하다.
스텝 ST4의 제2 에칭은, 스텝 ST3의 매립 후, 매립층 및 Mo막 또는 W막을 에칭하는 것이다. 이 에칭에 의해, Mo막 또는 W막의 미리 정해진 위치까지 에칭을 행한다. 예를 들어, 도 2의 구조체(200)의 경우, 도 6의 상태로부터, 예를 들어 도 7에 도시하는 바와 같이, Mo막(102)의 미리 정해진 위치까지 매립층(140)과 Mo막(102)의 에칭을 행한다. 이때의 에칭은, 챔버 내에 산화 가스와 MoF6 가스 또는 WF6 가스를 공급해서 스텝 ST2의 제1 에칭과 마찬가지로 행할 수 있다.
본 실시 형태에 따르면, Mo막 또는 W막을 산화 가스와 MoF6 가스 또는 WF6 가스를 사용해서 에칭하고 있는 도중에 생긴 피팅을, MoF6 가스 또는 WF6 가스와 환원 가스를 사용해서 Mo 또는 W로 매립한다. 이에 의해, 피팅에 의한 디바이스의 악영향을 회피할 수 있다. 또한, 이와 같이 매립을 에칭 가스와 동종의 가스를 사용해서 행할 수 있기 때문에, Mo막 또는 W막의 성막 시에 생긴 피트를, 에칭 처리 도중에 매우 간편한 조작으로 소실시킬 수 있다. 또한, Mo막 또는 W막의 피팅에 대하여 Mo 또는 W에 의한 매립 성막을 행하므로, 동일한 금속 또는 동종의 금속으로 매립할 수 있어, 디바이스 상의 문제는 생기지 않는다.
또한, 스텝 ST3의 매립을, MoF6 가스 및 WF6 가스 중 스텝 ST2의 제1 에칭 및 스텝 ST4의 제2 에칭에서 사용한 쪽을 사용해서 행하는 것이 바람직하다. 이에 의해, 제1 에칭에 필요한 가스 라인에 H2 가스 등의 환원 가스를 공급하는 라인을 부가할 뿐인 에칭 장치에 의해 스텝 ST2 내지 ST4의 일련 공정을 연속적으로 실시할 수 있다.
그런데, 스텝 ST3의 매립 시에, 피트는 모든 Mo막 또는 W막에 균일하게 존재하고 있는 것이 아니어서, 에칭의 정지 위치에 피트가 존재하지 않는 막도 있다. 따라서, 피트가 있는 막과 피트가 없는 막에서 동량의 매립 성막이 이루어지면, 매립 높이에 변동이 생겨버린다. 이 때문에, 스텝 ST4의 에칭 후의 Mo막 또는 W막의 에칭 단부면 위치에도 변동이 생긴다.
도 8은, 그 점을 해소할 수 있는, 제1 실시 형태에 따른 에칭 방법의 다른 예를 나타내는 흐름도이다. 도 8에 도시하는 바와 같이, 본 예에서는 스텝 ST3의 매립에 앞서, Mo막 또는 W막의 표면을 산화 처리한다(스텝 ST5). 이에 의해 Mo막 또는 W막의 표면에 산화층이 형성된다.
예를 들어 도 2의 구조체(200)에 이 방법을 적용한 경우, 도 9에 도시하는 바와 같이, 스텝 ST2의 에칭 후의 Mo막(102)의 표면에 산화층(150)이 형성된다. Mo막이나 W막은 산화물에는 성막되기 어려운 특성을 갖기 때문에, 산화층(150) 상에는 Mo막이나 W막은 거의 성막되지 않는다. 한편, 피트(130) 내는 좁은 공간이기 때문에 산소가 침입하기 어려워, 피트(130) 내는 거의 산화되지 않기 때문에, 피트(130) 내에는 Mo나 W가 매립된다.
즉, 스텝 ST5의 산화 처리를 행한 후에 스텝 S3의 매립을 행하면, 예를 들어 도 10에 도시하는 바와 같이, 산화층(150) 상에의 성막은 거의 없고, 피트(130) 내에 대해서만 선택적 성막이 실현된다. 당연히, 피트가 존재하지 않는 Mo막(102)에도 산화층(150)이 형성되어 있기 때문에, 거의 성막되지 않는다. 이 때문에, 피트가 있는 막과 피트가 없는 막의 매립 높이를 거의 균일하게 할 수 있어, 스텝 ST4의 에칭 후의 Mo막(102)의 에칭 단부면 위치를 균일하게 할 수 있다. Mo막 대신에 W막을 마련한 경우도 마찬가지이다.
스텝 ST2의 제1 에칭에서는, 산화 가스와 MoF6 가스 또는 WF6 가스를 사용해서 에칭하므로, 스텝 ST5의 산화 처리는, 제1 에칭 시에 사용되는 산화 가스를 사용해서 용이하게 실시할 수 있다.
이어서, 이상과 같은 에칭 방법의 실시에 사용되는 에칭 장치의 일례에 대해서 설명한다.
도 11은, 일 실시 형태에 따른 에칭 방법을 실시하기 위한 에칭 장치의 일례를 도시하는 단면도이다.
도 11에 도시한 바와 같이, 에칭 장치(1)는, 밀폐 구조의 챔버(10)를 구비하고 있다. 챔버(10)의 내부에는, 기판(S)을 수평 상태에서 적재하는 적재대(12)가 마련되어 있다. 기판(S)은 Mo막 또는 W막을 갖는 것이며, 예를 들어 도 2의 구조를 갖고 있다. 또한, 에칭 장치(1)는, 챔버(10)에 에칭 가스를 공급하는 가스 공급 기구(13), 챔버(10) 내를 배기하는 배기 기구(14) 및 제어부(15)를 구비하고 있다.
챔버(10)는, 챔버 본체(21)와 덮개부(22)에 의해 구성되어 있다. 챔버 본체(21)는, 대략 원통 형상의 측벽부(21a)와 저부(21b)를 갖고, 상부는 개구로 되어 있고, 이 개구가 덮개부(22)에 의해 닫힌다. 측벽부(21a)와 덮개부(22)는, 시일 부재(도시하지 않음)에 의해 밀폐되어, 챔버(10) 내의 기밀성이 확보된다.
덮개부(22)는, 외측을 구성하는 덮개 부재(25)와, 덮개 부재(25)의 내측에 끼워 삽입되어, 적재대(12)에 면하도록 마련된 샤워 헤드(26)를 갖고 있다. 샤워 헤드(26)는, 원통형을 이루는 측벽(27a)과 상부 벽(27b)을 갖는 본체(27)와, 본체(27)의 저부에 마련된 샤워 플레이트(28)를 갖고 있다. 본체(27)와 샤워 플레이트(28)의 사이에는 공간(29)이 형성되어 있다.
덮개 부재(25) 및 본체(27)의 상부 벽(27b)에는 공간(29)까지 관통해서 가스 도입로(31)가 형성되어 있고, 이 가스 도입로(31)에는 후술하는 가스 공급 기구(13)의 배관(49)이 접속되어 있다.
샤워 플레이트(28)에는 복수의 가스 토출 구멍(32)이 형성되어 있어, 배관(49) 및 가스 도입로(31)를 거쳐서 공간(29)에 도입된 가스가 가스 토출 구멍(32)으로부터 챔버(10) 내의 공간에 토출된다.
측벽부(21a)에는, 웨이퍼(W)를 반출입하는 반입출구(23)가 마련되어 있고, 이 반입출구(23)는, 게이트 밸브(24)에 의해 개폐 가능하게 되어 있다.
적재대(12)는, 평면으로 보아 대략 원형을 이루고 있으며, 챔버(10)의 저부(21b)에 고정되어 있다. 적재대(12)의 내부에는, 적재대(12)의 온도를 조절하여, 그 위에 적재된 기판(S)의 온도를 제어하는 온도 조절부(35)가 마련되어 있다. 온도 조절부(35)는, 예를 들어 적재대(12)를 가열하는 히터를 갖고 있으며, 히터 컨트롤러(도시하지 않음)에 의해 히터의 출력을 제어함으로써, 적재대(12) 상의 기판(S)의 온도를 제어한다. 기판(S)의 온도에 따라서는, 온도 조절부(35)로서 온도 조절 매체(예를 들어 물 등)가 순환하는 관로를 구비한 것이어도 된다. 이 경우에는, 관로 내에 미리 정해진 온도의 온도 조절 매체를 통류시킴으로써, 기판(S)의 온도 제어가 이루어진다. 적재대(12)에 적재된 기판(S)의 근방에는, 기판(S)의 온도를 검출하는 온도 센서(도시하지 않음)가 마련되어 있다.
가스 공급 기구(13)는, MoF6 가스 또는 WF6 가스(XF6 가스)를 공급하는 XF6 가스 공급원(45), 산화 가스로서 O2 가스를 공급하는 O2 가스 공급원(46), 환원 가스로서 H2 가스를 공급하는 H2 가스 공급원(47) 및 불활성 가스로서 N2 가스를 공급하는 N2 가스 공급원(48)을 갖고 있으며, 이들에는 각각 XF6 가스 공급 배관(41), O2 가스 공급 배관(42), H2 가스 공급 배관(43) 및 N2 가스 공급 배관(44)의 일단이 접속되어 있다. XF6 가스 공급 배관(41), O2 가스 공급 배관(42), H2 가스 공급 배관(43) 및 N2 가스 공급 배관(44)의 타단은, 공통의 배관(49)에 접속되고, 배관(49)이 상술한 가스 도입로(31)에 접속되어 있다. XF6 가스 공급 배관(41), O2 가스 공급 배관(42), H2 가스 공급 배관(43) 및 N2 가스 공급 배관(44)에는 각각, 유로의 개폐 동작 및 유량 제어를 행하는 유량 제어부(41a, 42a, 43a, 44a)가 마련되어 있다. 유량 제어부(41a, 42a, 43a, 44a)는, 예를 들어 개폐 밸브 및 매스 플로우 컨트롤러와 같은 유량 제어기에 의해 구성되어 있다.
따라서, MoF6 가스 또는 WF6 가스, 산화 가스인 O2 가스, 환원 가스인 H2 가스, 불활성 가스인 N2 가스는, 각 가스 공급원(45, 46, 47, 48)으로부터 배관(41, 42, 43, 44, 49)을 거쳐서 샤워 헤드(26) 내에 공급되어, 샤워 플레이트(28)의 가스 토출 구멍(32)으로부터 챔버(10) 내로 토출된다.
배기 기구(14)는, 챔버(10)의 저부(21b)에 형성된 배기구(51)에 연결되는 배기 배관(52)을 갖고 있으며, 또한 배기 배관(52)에 마련된, 챔버(10) 내의 압력을 제어하기 위한 자동 압력 제어 밸브(APC)(53) 및 챔버(10) 내를 배기하기 위한 진공 펌프(54)를 갖고 있다.
챔버(10)의 측벽에는, 챔버(10) 내의 압력을 계측하기 위한 압력계로서 고압용 및 저압용의 2개의 캐패시턴스 마노미터(56a, 56b)가 챔버(10) 내에 삽입되도록 마련되어 있다. 캐패시턴스 마노미터(56a, 56b)의 검출값에 기초하여, 자동 압력 제어 밸브(APC)(53)의 개방도가 조정되어, 챔버(10) 내의 압력이 제어된다.
제어부(15)는, 전형적으로는 컴퓨터로 이루어지며, 에칭 장치(1)의 각 구성부를 제어하는 CPU를 갖는 주 제어부를 갖고 있다. 또한, 제어부(15)는, 주 제어부에 접속된, 입력 장치(키보드, 마우스 등), 출력 장치(프린터 등), 표시 장치(디스플레이 등), 기억 장치(기억 매체)를 더 갖고 있다. 제어부(15)의 주 제어부는, 예를 들어 기억 장치에 내장된 기억 매체, 또는 기억 장치에 세트된 기억 매체에 기억된 처리 레시피에 기초하여, 에칭 장치(1)에 소정의 동작을 실행시킨다.
이러한 에칭 장치(1)에 있어서는, 기판(S)을 챔버(10) 내에 반입하여, 적재대(12)에 적재한다. 그리고, 온도 조절부(35)에 의해 기판(S)의 온도를 예를 들어 50 내지 400℃의 범위의 미리 정해진 온도로 제어하고, 챔버(10) 내의 압력을 예를 들어 1 내지 100Torr(133.3 내지 13332Pa)의 범위의 미리 정해진 압력으로 제어한다.
이어서, 가스 공급 기구(13)로부터 샤워 헤드(26)를 통해서 챔버(10) 내에 산화 가스로서의 O2 가스와, 에칭 가스로서의 MoF6 가스 또는 WF6 가스를 동시에 또는 시퀀셜하게 공급한다. 이에 의해, 기판(S)의 Mo막 또는 W막을 에칭한다(상기 스텝 ST2의 제1 에칭). 시퀀셜하게 공급하는 경우에는, 최초에 산화 가스를 공급하고, 다음으로 MoF6 가스 또는 WF6 가스를 공급하며, 이들을 필요에 따라 반복한다. 이때, 불활성 가스로서 N2 가스를 공급해도 된다.
그리고, 기판(S)의 Mo막 또는 W막의 피트가 노출된 시점에서 산화 가스 및 MoF6 가스 또는 WF6 가스를 정지하여, 에칭을 정지한다. 그리고, 챔버(10) 내를 퍼지한 후, 온도 조절부(35)에 의해 기판(S)의 온도를 예를 들어 200 내지 400℃의 범위의 미리 정해진 온도로 제어하고, 챔버(10) 내의 압력을 예를 들어 1 내지 100Torr(133 내지 13332Pa)의 범위의 미리 정해진 압력으로 제어한다. 이어서, 가스 공급 기구(13)로부터 샤워 헤드(26)를 통해서 챔버(10) 내에 MoF6 가스 또는 WF6 가스와 환원 가스인 H2 가스를 공급해서 Mo 또는 W를 퇴적함으로써 피트를 매립한다(상기 스텝 ST3의 매립). 이때, 불활성 가스인 N2 가스를 공급해도 된다.
이 피트의 매립에 앞서, O2 가스를 공급해서 Mo막 및 W막을 산화 처리해도 된다(상기 스텝 ST5의 산화 처리).
매립이 종료되면, 가스를 정지하고, 챔버(10) 내의 퍼지를 행한 후, 다시 마찬가지의 조건에서 Mo막 또는 W막의 에칭을 행한다(상기 스텝 ST4의 제2 에칭).
에칭이 종료되면, 챔버(10) 내를 퍼지한 후, 기판(S)을 챔버(10)로부터 반출한다.
도 11의 에칭 장치에서, 실제로 도 2의 구조의 웨이퍼에 대하여, Mo막의 에칭에 의해 노출된 피트를 매립하는 실험을 행하였다. 여기에서는, 온도: 250 내지 350℃, 압력: 50 내지 90Torr, WF6 가스 유량: 50 내지 150sccm, H2 가스 유량: 100 내지 600sccm, N2 가스: 50 내지 400sccm, 시간: 3 내지 10min의 조건에서 W막을 퇴적시켰다. 그 후, TEM-EDX에 의해 막의 상태를 확인한 결과, Mo막이 노출된 피트에 W가 매립되어 있는 것이 확인되었다.
<제2 실시 형태>
이어서, 제2 실시 형태에 대해서 설명한다.
도 12는 제2 실시 형태에 따른 에칭 방법의 일례를 나타내는 흐름도이다.
본 실시 형태에서는, 최초에, Mo막 또는 W막을 다른 막과 교대로 적층한 적층부와 적층부에 대하여 수직으로 마련된 홈(슬릿)을 갖는 기판을 챔버 내에 마련한다(스텝 ST11). 이어서, 챔버 내에 MoF6 가스 또는 WF6 가스와 환원 가스를 공급해서 적층부에 형성된 홈(슬릿)의 벽부에 Mo막 또는 W막으로 이루어지는 보호층을 형성한다(스텝 ST12). 그 후, 챔버 내에 산화 가스와 MoF6 가스 또는 WF6 가스를 공급해서 홈(슬릿)을 통하여 적층부의 Mo막 또는 W막에 대하여 에칭을 실시한다(스텝 ST13).
이하 구체적으로 설명한다.
Mo막 또는 W막을 다른 막과 교대로 적층한 적층부와 적층부에 대하여 수직으로 마련된 홈(슬릿)을 갖는 기판은 특별히 한정되지 않지만, 실리콘 웨이퍼로 대표되는 반도체 웨이퍼가 예시된다. 도 13의 기판(S)은, 적합한 예를 나타내는 것이며, 도 2와 마찬가지의 구조를 갖고 있다. 도 13의 기판(S)은, 실리콘 웨이퍼로서 구성되고, 실리콘 기체(100) 상에 구조체(200)가 형성된다. 구조체(200)는, SiO2막(101)과 Mo막(102)이 교대로 적층된 적층부(110)와, 적층부(110)의 적층 방향으로 관통하는 홈(슬릿)(120)을 갖는다. Mo막(102)은, 슬릿(120)의 내벽에도 형성되어 있다. 적층부(110)의 적층수는 실제로는 수십층 정도이며, 높이는 수㎛ 내지 10㎛ 정도이다. Mo막 대신에 W막을 사용해도 되지만, 그 경우에는 SiO2막과 W막의 사이에 TiN막 등의 배리어막이 필요하다. Mo막의 경우에도, SiO2막과의 사이에 Al2O3막 등의 배리어막을 마련해도 된다. 또한, SiO2막 대신에 다른 Si 함유물 막을 사용해도 되고, 또한 Si 함유막 이외의 막이어도 된다.
이러한 구조의 기판(S)에서는, 슬릿(120)을 통하여 적층부(110)의 Mo막(102)의 에칭이 행하여진다.
다음의 스텝 ST12의 보호층의 형성은, MoF6 가스 또는 WF6 가스와 환원 가스를 공급하여, 슬릿의 벽부에 Mo막 또는 W막을 퇴적함으로써 행하여진다. 예를 들어, 도 14에 도시하는 바와 같이, 도 13의 기판(S)에 대하여 MoF6 가스 또는 WF6 가스와 환원 가스를 공급함으로써, 슬릿(120)의 벽부에 Mo막 또는 W막으로 이루어지는 보호층(170)을 형성한다. 이때는, MoF6 가스 또는 WF6 가스가 우선 먼저 적층부(110)의 톱부(적층부 상부)에 도달하고, 그 시점에서는 적층부(110)의 보텀부(적층부 저부)에 도달하고 있지 않으므로, 보호층(170)은 톱부(적층부 상부)에서 두껍고, 보텀부(적층부 저부)를 향함에 따라서 점차 얇아진다.
이때의 보호층의 형성은, 제1 실시 형태에서의 스텝 ST3의 피트의 매립과 마찬가지의 조건에서 행할 수 있다. Mo와 W는 마찬가지의 성질을 갖고 있으므로, Mo막을 사용한 적층부에 대한 보호층으로서 WF6 가스를 사용해도, W막에 형성된 피트를 매립하기 위해서 MoF6 가스를 사용해도 된다. 단, Mo막에 대하여 MoF6 가스를 사용하고, W막에 대하여 WF6 가스를 사용하여, 보호층을 에칭 대상이 되는 막과 동일한 재료로 하는 것이 바람직하다. 환원 가스로서는 H2 가스가 적합하다. H2 가스 이외에 SiH4 가스나 NH3 가스 등의 다른 환원 가스를 사용할 수도 있다. 또한, 다른 가스로서 N2 가스나 Ar 가스 등의 불활성 가스를 공급해도 된다.
다음의 스텝 ST13의 에칭은, 제1 실시 형태의 스텝 ST2와 마찬가지로, 챔버 내에 산화 가스와 MoF6 가스 또는 WF6 가스를 공급함으로써 행하여진다. 이에 의해, 홈(슬릿)을 통해서 Mo막 또는 W막이 에칭된다. 이때의 Mo막 또는 W막의 에칭은, SiO2막과 같은 Si 함유물에 대하여 50 이상, 나아가 450 이상의 고선택비로 행할 수 있다.
이때의 에칭은, 제1 실시 형태의 스텝 ST2의 제1 에칭과 마찬가지의 조건에서 행할 수 있다. 또한, 제1 실시 형태의 스텝 ST2와 마찬가지로, 산화 가스와 MoF6 가스 또는 WF6 가스를 동시에 챔버 내에 공급해도 되고, 시퀀셜하게 공급해도 된다. 산화 가스로서는, O2 가스를 적합하게 사용할 수 있고, 그 밖에 O3 가스, NO 가스, N2O 가스 등을 사용해도 된다. N2 가스나 Ar 가스 등의 불활성 가스를 공급해도 된다.
또한, 제1 실시 형태의 스텝 ST2의 제1 에칭과 마찬가지로, Mo막 및 W막의 에칭에는, MoF6 가스 및 WF6 가스 중 어느 것이든 사용할 수 있다. 단, Mo막의 에칭 시에 MoF6 가스를 사용하고, W막의 에칭 시에 WF6 가스를 사용하는 것이, 막 내에의 불순물의 혼입을 최대한 저감시키는 관점에서 바람직하다.
Mo막 또는 W막과 Si 함유막과 같은 다른 막을 교대로 적층한 적층부를 갖는 기판을 에칭할 경우, 에칭 가스가 도입되면, 에칭 가스는 우선 먼저 톱부(적층부 상부)에 도달하여 Mo막 또는 W막의 에칭이 개시된다. 이 시점에서는 수㎛ 내지 10㎛의 깊이의 보텀부(적층부 저부)에는 에칭 가스가 도달하고 있지 않다. 이와 같이, 보텀부의 Mo막 또는 W막의 에칭이 늦게 개시되기 때문에, 톱부 쪽이 보텀부보다도 더 에칭이 진행되는 로딩 효과가 생긴다. 그 때문에, 예를 들어 도 13의 기판(S)에 대하여 그대로 에칭을 행하면, 도 15에 도시하는 바와 같은, 톱부에 있어서 보다 Mo막(102)의 에칭양이 많은 상태가 된다.
그래서, 본 실시 형태에서는, 스텝 ST12에서, 기판에 MoF6 가스 또는 WF6 가스와 환원 가스를 공급해서 Mo막 또는 W막으로 이루어지는 보호층을 형성한다. 이때, 예를 들어 상술한 도 14에 도시하는 바와 같이, 보호층(170)은 톱부(적층부 상부)에서 두껍고, 보텀부(적층부 저부)를 향함에 따라서 점차 얇아지고 있으므로, 에칭 시의 로딩 효과를 저감할 수 있다. 즉, 에칭이 진행되기 쉬운 톱부에서 보호층(170)이 두껍고, 에칭이 진행되기 어려운 보텀부에서 보호층(170)이 얇아지므로, 톱부의 에칭의 진행을 늦출 수 있어, 로딩 효과를 저감할 수 있다. 이 때문에, 예를 들어 도 13의 기판(S)에 보호층(170)을 형성한 후에 에칭함으로써, 도 16에 도시하는 바와 같이, Mo막(102)의 에칭 균일성을 높게 할 수 있다. Mo막 대신에 W막을 사용한 경우도 마찬가지이다.
또한, 보호층의 형성을 에칭 가스와 동종의 가스를 사용해서 행할 수 있기 때문에, 보호층의 형성과 에칭을 일련의 조작으로 간편하게 행할 수 있다. 또한, Mo막 또는 W막에 대하여, 동종의 MoF6 가스 또는 WF6 가스를 사용해서 Mo막 또는 W막으로 이루어지는 보호층을 형성하므로, 디바이스 상의 문제는 생기지 않는다.
또한, 스텝 ST12의 보호층의 형성 시에, MoF6 가스 및 WF6 가스 중 스텝 ST13에서 사용하는 쪽을 사용해서 행하는 것이 바람직하다. 이에 의해, 에칭에 필요한 가스 라인에 H2 가스 등의 환원 가스를 공급하는 라인을 부가할 뿐인 에칭 장치에 의해 스텝 ST12와 스텝 ST13을 계속해서 실시할 수 있다.
제2 실시 형태에 따른 에칭 방법을 실시할 때도, 제1 실시 형태에서 사용한 도 11의 에칭 장치를 사용하여, 마찬가지의 수순으로, MoF6 가스 또는 WF6 가스와 환원 가스를 사용한 보호층의 성막(스텝 ST12)과, 산화 가스와 MoF6 가스 또는 WF6 가스를 사용한 에칭(스텝 ST13)을 행할 수 있다.
도 11의 에칭 장치에서, 실제로 SiO2막과 Mo막을 수십층 반복해서 적층한 적층부(깊이 약 10㎛)를 갖는 도 13의 구조의 웨이퍼에 대하여, 이하의 조건에서 W막으로 이루어지는 보호층을 형성하였다.
온도: 250 내지 350℃, 압력: 50 내지 90Torr, WF6 가스 유량: 50 내지 150sccm, H2 가스 유량: 100 내지 600sccm, N2 가스 유량: 50 내지 400sccm, 시간: 3 내지 10min
보호층의 두께를 측정한 결과, 톱부가 9 내지 80nm, 보텀부가 5 내지 50nm로 되어, 톱부에서 두껍고 보텀부에서 얇은 보호층이 형성된 것이 확인되었다.
그 후, O2 가스, WF6 가스, N2 가스를 사용해서 이하의 조건에서 에칭을 행하였다.
온도: 250 내지 350℃, 압력: 50 내지 90Torr, WF6 가스 유량: 300 내지 500sccm, O2 가스 유량: 300 내지 500sccm, N2 가스 유량: 100 내지 400sccm, 시간: 1 내지 5min
에칭양을 확인한 결과, 톱부에서 18 내지 22nm, 보텀부에서 17 내지 23nm로 되었다. 보호층이 없을 경우에는 톱부에서 22 내지 24nm, 보텀부에서 17 내지 20nm로, 보호층을 형성함으로써 로딩 효과가 저감된 것이 확인되었다.
또한, 제2 실시 형태에 있어서, 스텝 ST12의 보호층의 형성 후의 에칭 처리로서, 제1 실시 형태의 제1 에칭(스텝 ST2), 피트의 매립(스텝 ST3) 및 제2 에칭(스텝 ST4)을 실시해도 된다. 이에 의해, 로딩 효과의 저감에 더하여, 에칭 처리 시에 피트의 매립도 행할 수 있다.
<다른 적용>
이상, 실시 형태에 대해서 설명했지만, 금회 개시된 실시 형태는, 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기 실시 형태는, 첨부의 특허 청구 범위 및 그 주지를 일탈하지 않고, 다양한 형태에서 생략, 치환, 변경되어도 된다.
예를 들어, 도 2, 도 13에 도시하는 기판의 구조예는 어디까지나 예시이며, 이것에 한정되는 것은 아니다. 또한, 상기 에칭 장치의 구조에 대해서도 예시에 지나지 않으며, 논 플라스마로 가스에 의해 에칭을 행하는 것이라면 특별히 한정되지 않는다.
또한, 기판으로서 반도체 웨이퍼를 사용한 경우에 대해서 나타냈지만, 반도체 웨이퍼에 한하지 않고, LCD(액정 디스플레이)용 기판으로 대표되는 FPD(플랫 패널 디스플레이) 기판이나, 세라믹스 기판 등의 다른 기판이어도 된다.

Claims (17)

  1. 몰리브덴막 및 텅스텐막으로부터 선택되는 제1 막, 및 상기 제1 막에 형성된 공공을 포함하는 구조체를 포함하는 기판을 챔버 내에 마련하는 것과,
    상기 챔버 내에 산화 가스와 MoF6 가스 및 WF6 가스로부터 선택되는 제1 가스를 공급하여, 상기 제1 막에 대하여 제1 에칭을 실시하고, 상기 제1 에칭 중에 상기 제1 에칭에 의한 상기 제1 막 내부에 존재하는 공공의 노출 여부를 판단하는 것과,
    상기 제1 에칭에 의해 상기 제1 막의 내부에 존재하고 있던 공공이 노출된 것으로 판단되면, 상기 제1 에칭을 정지하고, 상기 챔버 내에 MoF6 가스 및 WF6 가스로부터 선택되는 제2 가스와 환원 가스를 공급해서 공공에의 몰리브덴 또는 텅스텐의 매립을 행하는 것과,
    상기 챔버 내에 산화 가스와 MoF6 가스 및 WF6 가스로부터 선택되는 제3 가스를 공급하여, 상기 매립에 의해 형성된 매립층 및 상기 제1 에칭 후 남아있는 상기 제1 막의 일부에 대하여 제2 에칭을 실시하는 것
    을 포함하는 에칭 방법.
  2. 몰리브덴막 및 텅스텐막으로부터 선택되는 제1 막을 포함하는 구조체를 포함하는 기판을 챔버 내에 마련하는 것과,
    상기 챔버 내에 산화 가스와 MoF6 가스 및 WF6 가스로부터 선택되는 제1 가스를 공급하여, 상기 제1 막에 대하여 제1 에칭을 실시하는 것과,
    상기 제1 에칭에 의해 상기 제1 막의 내부에 존재하고 있던 공공이 노출되었을 때, 상기 제1 에칭을 정지하고, 상기 챔버 내에 MoF6 가스 및 WF6 가스로부터 선택되는 제2 가스와 환원 가스를 공급해서 공공에의 몰리브덴 또는 텅스텐의 매립을 행하는 것과,
    상기 챔버 내에 산화 가스와 MoF6 가스 및 WF6 가스로부터 선택되는 제3 가스를 공급하여, 상기 매립에 의해 형성된 매립층 및 상기 제1 막에 대하여 제2 에칭을 실시하는 것
    을 포함하고,
    상기 기판은, 상기 제1 막과 제2 막을 적층한 적층부와, 상기 적층부의 적층 방향으로 마련된 홈을 더 포함하고, 상기 홈을 통해서 상기 제1 막이 에칭되는, 에칭 방법.
  3. 제2항에 있어서, 상기 제2 막은, 실리콘 함유물 막인, 에칭 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 에칭 후이며 또한 상기 매립 전에, 상기 제1 막의 표면을 산화하는 것을 더 포함하는, 에칭 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 에칭의 상기 제1 가스, 상기 매립의 상기 제2 가스 및 상기 제2 에칭의 상기 제3 가스는, 동일한 것인, 에칭 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 매립에 있어서, 상기 환원 가스로서, H2 가스, SiH4 가스, NH3 가스에서 선택된 것을 사용하는, 에칭 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 매립에서의 상기 챔버 내의 압력은, 133 내지 13332Pa의 범위인, 에칭 방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 매립에서의 기판의 온도는, 200 내지 400℃인, 에칭 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 에칭 및 상기 제2 에칭에 있어서, 상기 산화 가스로서 O2 가스, O3 가스, NO 가스, N2O 가스에서 선택된 것을 사용하는, 에칭 방법.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 에칭 및 상기 제2 에칭에서의 상기 챔버 내의 압력은, 133.3 내지 13330Pa의 범위인, 에칭 방법.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 에칭 및 상기 제2 에칭에서의 기판의 온도는, 50 내지 400℃인, 에칭 방법.
  12. 몰리브덴막 및 텅스텐막으로부터 선택되는 제1 막을 제2 막과 교대로 적층한 적층부와 적층부에 대하여 수직으로 마련된 홈을 포함하는 기판을 챔버 내에 마련하는 것과,
    상기 챔버 내에 MoF6 가스 및 WF6 가스로부터 선택되는 제1 가스와 환원 가스를 공급하여, 상기 적층부에 형성된 상기 홈의 벽부에 몰리브덴막 또는 텅스텐막으로 이루어지는 보호층을 형성하는 것과,
    상기 챔버 내에 산화 가스와 MoF6 가스 및 WF6 가스로부터 선택되는 가스를 공급해서 상기 홈을 통해서 상기 적층부의 상기 제1 막에 대하여 에칭을 실시하는 것
    을 포함하는 에칭 방법.
  13. 제12항에 있어서, 상기 제2 막은, 실리콘 함유물 막인, 에칭 방법.
  14. 제12항 또는 제13항에 있어서, 상기 에칭을 실시하는 것은,
    상기 챔버 내에 산화 가스와 MoF6 가스 및 WF6 가스로부터 선택되는 제2 가스를 공급하여, 상기 제1 막에 대하여 제1 에칭을 실시하는 것과,
    상기 제1 에칭에 의해 상기 제1 막의 내부에 존재하고 있던 공공이 노출되었을 때, 상기 제1 에칭을 정지하고, 상기 챔버 내에 MoF6 가스 및 WF6 가스로부터 선택되는 제3 가스와 환원 가스를 공급해서 공공에의 몰리브덴 또는 텅스텐의 매립을 행하는 것과,
    상기 챔버 내에 산화 가스와 MoF6 가스 및 WF6 가스로부터 선택되는 제4 가스를 공급하여, 상기 매립에 의해 형성된 매립층 및 상기 제1 막에 대하여 제2 에칭을 실시하는 것을 포함하는 에칭 방법.
  15. 제12항 또는 제13항에 있어서, 상기 보호층의 형성에 있어서, 상기 환원 가스로서, H2 가스, SiH4 가스, NH3 가스에서 선택된 것을 사용하는, 에칭 방법.
  16. 제12항 또는 제13항에 있어서, 상기 에칭에 있어서, 상기 산화 가스로서, O2 가스, O3 가스, NO 가스, N2O 가스에서 선택된 것을 사용하는, 에칭 방법.
  17. 기판을 수용하는 챔버와,
    상기 챔버 내에서 상기 기판을 적재하는 적재대와,
    상기 챔버 내에, 산화 가스와, MoF6 가스 및 WF6 가스로부터 선택되는 적어도 하나의 가스와, 환원 가스를 공급하는 가스 공급부와,
    상기 챔버 내를 배기하는 배기부와,
    상기 적재대 상의 기판의 온도를 조절하는 온도 조절부와,
    제어부
    를 포함하고,
    상기 제어부는, 제1항 내지 제3항, 제12항 및 제13항 중 어느 한 항의 에칭 방법이 행해지도록, 상기 가스 공급부와, 상기 배기부와, 상기 온도 조절부를 제어하는, 에칭 장치.
KR1020210088846A 2020-07-20 2021-07-07 에칭 방법 및 에칭 장치 KR102639955B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020123819A JP2022020363A (ja) 2020-07-20 2020-07-20 エッチング方法およびエッチング装置
JPJP-P-2020-123819 2020-07-20

Publications (2)

Publication Number Publication Date
KR20220011081A KR20220011081A (ko) 2022-01-27
KR102639955B1 true KR102639955B1 (ko) 2024-02-27

Family

ID=79292742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210088846A KR102639955B1 (ko) 2020-07-20 2021-07-07 에칭 방법 및 에칭 장치

Country Status (3)

Country Link
US (1) US11764070B2 (ko)
JP (1) JP2022020363A (ko)
KR (1) KR102639955B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023146278A1 (ko) 2022-01-25 2023-08-03 주식회사 엘지에너지솔루션 배터리 팩 및 이를 포함하는 자동차
US20230317458A1 (en) * 2022-04-05 2023-10-05 Applied Materials, Inc. Gap fill enhancement with thermal etch

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183121A (ja) 2012-03-05 2013-09-12 Renesas Electronics Corp 半導体集積回路装置の製造方法
WO2020054299A1 (ja) * 2018-09-14 2020-03-19 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及び記録媒体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3063165B2 (ja) * 1990-12-03 2000-07-12 日本電気株式会社 半導体装置及びその製造方法
JP2684960B2 (ja) * 1993-07-01 1997-12-03 日本電気株式会社 半導体装置の製造方法
JP2737764B2 (ja) * 1995-03-03 1998-04-08 日本電気株式会社 半導体装置及びその製造方法
JP3897372B2 (ja) * 1996-03-01 2007-03-22 芝浦メカトロニクス株式会社 金属膜のエッチング方法
JP5550843B2 (ja) * 2009-03-19 2014-07-16 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183121A (ja) 2012-03-05 2013-09-12 Renesas Electronics Corp 半導体集積回路装置の製造方法
WO2020054299A1 (ja) * 2018-09-14 2020-03-19 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及び記録媒体

Also Published As

Publication number Publication date
US20220020601A1 (en) 2022-01-20
US11764070B2 (en) 2023-09-19
KR20220011081A (ko) 2022-01-27
JP2022020363A (ja) 2022-02-01

Similar Documents

Publication Publication Date Title
JP6980106B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
TWI648791B (zh) Etching method
JP6554418B2 (ja) タングステン膜の成膜方法および成膜装置
KR102639955B1 (ko) 에칭 방법 및 에칭 장치
JP6388553B2 (ja) 基板処理装置及び基板処理方法
WO2020016914A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
TWI669757B (zh) Etching method
JP6388552B2 (ja) 基板処理装置及び基板処理方法
TW201941283A (zh) 蝕刻方法
JP2013178574A (ja) 半導体デバイスの製造方法および基板処理装置
WO2019186637A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2022064549A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
JP7047117B2 (ja) 半導体装置の製造方法、基板処理装置及び記録媒体
JP7486398B2 (ja) エッチング方法およびエッチング装置
JP6639691B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
JP7394869B2 (ja) エッチング方法およびエッチング装置
JP7110468B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法。
KR102614387B1 (ko) 에칭 방법 및 에칭 장치
US20230162977A1 (en) Substrate processing method and substrate processing apparatus
KR20240019717A (ko) 기판 처리 장치, 기판 처리 방법, 반도체 장치의 제조방법, 클리닝 방법 및 프로그램

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant