KR102631006B1 - 플렉서블 기판과 이를 포함하는 플렉서블 표시장치 및 그 제조 방법 - Google Patents

플렉서블 기판과 이를 포함하는 플렉서블 표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102631006B1
KR102631006B1 KR1020160177985A KR20160177985A KR102631006B1 KR 102631006 B1 KR102631006 B1 KR 102631006B1 KR 1020160177985 A KR1020160177985 A KR 1020160177985A KR 20160177985 A KR20160177985 A KR 20160177985A KR 102631006 B1 KR102631006 B1 KR 102631006B1
Authority
KR
South Korea
Prior art keywords
layer
base layer
voltage
electrode
pattern
Prior art date
Application number
KR1020160177985A
Other languages
English (en)
Other versions
KR20180074171A (ko
Inventor
김다영
신원정
손효경
정원규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160177985A priority Critical patent/KR102631006B1/ko
Publication of KR20180074171A publication Critical patent/KR20180074171A/ko
Application granted granted Critical
Publication of KR102631006B1 publication Critical patent/KR102631006B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 플렉서블 기판과 이를 포함하는 플렉서블 표시장치 및 그 제조 방법에 관한 것으로, 본 발명의 플렉서블 기판은, 도전성 물질로 이루어지고 적어도 하나의 패턴을 갖는 제1 기재층과, 제1 기재층 상의 플라스틱으로 이루어진 제2 기재층을 포함하며, 제1 기재층은 전기 자극 반응 물질로 이루어진 희생층에 전압을 인가하기 위해 사용된다. 따라서, 희생에 전압을 인가하여 부피 및 형태를 변형시키고, 접착강도를 약화시켜 플렉서블 기판과 캐리어 기판을 분리함으로써, 플렉서블 기판의 표면 손상을 방지하고, 수율을 향상시킬 수 있다.

Description

플렉서블 기판과 이를 포함하는 플렉서블 표시장치 및 그 제조 방법{Flexible substrate, flexible display device including the same, and manufacturing method thereof}
본 발명은 플렉서블 표시장치에 관한 것으로, 더욱 상세하게는 표면 손상이 없으며 수율을 높일 수 있는 플렉서블 기판과 이를 포함하는 플렉서블 표시장치 및 그 제조 방법에 관한 것이다.
사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 액정표시장치(Liquid Crystal Display device: LCD), 유기발광표시장치(Organic Light Emitting display device: OLED) 등과 같은 다양한 평판표시장치가 개발되어 각광받고 있다.
이러한 평판표시장치 중, 액정표시장치는 액정분자를 포함하는 액정층을 사이에 두고 합착된 상부 기판과 하부 기판을 포함하는 액정 패널을 필수 구성 요소로 포함하며, 화소 전극과 공통 전극 사이에 형성된 전계에 의해 액정층이 구동되어 영상을 표시한다.
또한, 유기발광표시장치는 유기발광층을 사이에 두고 마주하는 양극과 음극을 포함하는 발광다이오드를 필수 구성 요소로 포함하며, 양극과 음극 각각으로부터 주입된 정공과 전자가 유기발광층에서 결합하여 발광함으로써, 영상을 표시하게 된다.
한편, 최근에는 플라스틱 기판과 같은 플렉서블 기판을 이용한 플렉서블 표시장치에 대한 요구가 증가하고 있다. 플렉서블 표시장치는 접힌 상태로 휴대가 가능하고 펼쳐진 상태에서 영상을 표시하기 때문에, 대화면 표시가 가능하면서 휴대가 용이한 장점을 갖는다.
이러한 플라스틱 기판은 유연한 특성을 가지기 때문에, 그 자체로는 표시장치의 제조 공정에서 사용하기 어렵다. 따라서, 플라스틱 기판을 유리 기판과 같은 캐리어 기판(carrier substrate)의 일면에 부착하여 공정을 진행하고, 공정이 완료된 후 캐리어 기판으로부터 플라스틱 기판을 탈착(release)시켜 표시장치를 제조한다.
이때, 레이저를 조사하여 플라스틱 기판의 표면을 분해시킴으로써 플라스틱 기판을 캐리어 기판으로부터 탈착시키는데, 이로 인해 플라스틱 기판의 표면이 손상되는 문제가 있다.
또한, 레이저가 고르게 조사되지 않거나 에너지가 국부적으로 집중됨에 따라, 탈착 시 충격이 발생하여 소자 손상이 유발됨으로써, 수율이 저하되는 문제가 있다.
본 발명은, 종래 플렉서블 표시장치의 플렉서블 기판의 표면 손상 문제를 해결하고자 한다.
또한, 본 발명은, 종래 플렉서블 표시장치의 수율 저하 문제를 해결하고자 한다.
상기의 목적을 달성하기 위하여, 본 발명에 따른 플렉서블 표시장치용 플렉서블 기판은, 도전성 물질로 이루어지고 적어도 하나의 패턴을 갖는 제1 기재층과, 제1 기재층 상의 플라스틱으로 이루어진 제2 기재층을 포함하며, 제1 기재층과 제2 기재층 사이에 무기막으로 이루어진 중간층을 더 포함할 수 있다.
여기서, 제1 기재층은 제1 방향과 제2 방향을 따라 이격된 다수의 전극 패턴을 포함할 수 있다.
또한, 본 발명에 따른 플렉서블 표시장치의 제조 방법은, 캐리어 기판을 준비하는 단계와, 캐리어 기판 상에 전극층을 형성하는 단계와, 전극층 상에 희생층을 형성하는 단계와, 희생층 상에 도전성 물질로 이루어진 제1 기재층과 제1 기재층 상에 플라스틱으로 이루어진 제2 기재층을 포함하는 플렉서블 기판을 형성하는 단계와, 플렉서블 기판 상에 소자층을 형성하는 단계와, 전극층과 상기 제1 기재층에 전압을 인가하여 소자층이 형성된 플렉서블 기판과 상캐리어 기판을 분리하는 단계를 포함한다.
이때, 전극층과 희생층 및 제1 기재층의 각각은 행렬 형태로 배치된 다수의 패턴을 포함하여, 행 또는 열 방향으로 선택적으로 서로 다른 전압을 인가함으로써 희생층의 변형을 유도한다.
본 발명에 따른 플렉서블 기판은, 전기 자극 반응 물질에 전압을 인가하여 부피 및 형태를 변형시킴으로써, 접착강도를 약화시켜 플렉서블 기판과 캐리어 기판을 손쉽게 분리할 수 있다.
따라서, 레이저를 사용하지 않고 플렉서블 기판과 캐리어 기판을 분리함으로써, 플렉서블 기판의 표면 손상을 방지할 수 있는 효과가 있다.
또한, 소자 손상을 방지하여 수율을 증가시킬 수 있는 효과가 있다.
또한, 전기 자극 반응 물질에 전압을 인가하기 위한 플렉서블 기판의 제1 기재층은 비교적 높은 열전도도를 가지므로, 플렉서블 표시장치 내부의 열을 외부로 신속하게 방출할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 플렉서블 표시장치의 개략적인 단면도이다.
도 2a와 도 2b는 본 발명의 실시예에 따른 플렉서블 표시장치의 표시패널의 예를 나타내는 개략적인 단면도이다.
도 3은 본 발명의 실시예에 따른 플렉서블 기판의 개략적인 단면도이다.
도 4a와 도 4b는 본 발명의 실시예에 따른 플렉서블 기판의 제1 기재층의 예를 개략적으로 도시한 도면이다.
도 5a 내지 도 5f는 본 발명의 실시예에 따른 플렉서블 표시장치의 제조 과정을 개략적으로 도시한 단면도이다.
도 6a 및 도 6b는 본 발명의 실시예에 따른 캐리어 기판 상의 전극층과 플렉서블 기판의 제1 기재층을 각각 개략적으로 도시한 평면도이다.
도 7a 및 도 7b는 본 발명의 실시예에 따른 플렉서블 기판의 제1 기재층과 캐리어 기판 상의 전극층에 대한 전압 인가 방법을 개략적으로 도시한 도면이다.
도 8은 본 발명의 실시예에 따른 플렉서블 기판의 제1 기재층과 캐리어 기판 상의 전극층에 대한 다른 전압 인가 방법을 개략적으로 도시한 도면이다.
본 발명에 따른 플렉서블 기판은, 도전성 물질로 이루어지고 적어도 하나의 패턴을 갖는 제1 기재층과, 상기 제1 기재층 상의 제2 기재층을 포함한다.
상기 제2 기재층은 플라스틱으로 이루어진다.
본 발명의 플렉서블 기판은 상기 제1 기재층과 상기 제2 기재층 사이에 무기막으로 이루어진 중간층을 더 포함한다.
상기 제1 기재층은 제1 방향과 제2 방향을 따라 이격된 다수의 전극 패턴을 포함한다.
각 전극 패턴은 2 내지 5 mm의 폭을 가지며, 인접한 전극 패턴 간의 간격은 1 내지 3 mm이다.
상기 다수의 전극 패턴은 상기 제1 방향과 상기 제2 방향 중 적어도 하나를 따라 서로 연결된다.
상기 제1 기재층은 알루미늄(Al), 인듐-틴-옥사이드(indium tin oxide: ITO), 불소가 첨가된 틴-옥사이드(fluorine doped tin oxide: FTO), 은(Ag), 또는 구리(Cu)로 이루어진다.
본 발명에 따른 플렉서블 표시장치는, 도전성 물질로 이루어지고 적어도 하나의 패턴을 갖는 제1 기재층과 상기 제1 기재층 상의 제2 기재층을 포함하는 플렉서블 기판과, 상기 플렉서블 기판 상의 박막트랜지스터, 그리고 상기 박막트랜지스터와 연결된 유기 발광다이오드 또는 액정 커패시터를 포함한다.
또한, 본 발명에 따른 플렉서블 표시장치의 제조 방법은, 캐리어 기판을 준비하는 단계와, 상기 캐리어 기판 상에 전극층을 형성하는 단계와, 상기 전극층 상에 희생층을 형성하는 단계와, 상기 희생층 상에 도전성 물질로 이루어진 제1 기재층과 상기 제1 기재층 상에 플라스틱으로 이루어진 제2 기재층을 포함하는 플렉서블 기판을 형성하는 단계와, 상기 플렉서블 기판 상에 소자층을 형성하는 단계와, 상기 전극층과 상기 제1 기재층에 전압을 인가하여 상기 소자층이 형성된 플렉서블 기판과 상기 캐리어 기판을 분리하는 단계를 포함한다.
상기 전극층과 상기 희생층 및 상기 제1 기재층의 각각은 행렬 형태로 배치된 다수의 패턴을 포함한다.
상기 소자층이 형성된 플렉서블 기판과 상기 캐리어 기판을 분리하는 단계는, 상기 전극층의 패턴에 기준 전압을 인가하는 단계와, 상기 제1 기재층의 패턴의 홀수 번째 열에 제1 전압을 인가하고, 상기 제1 기재층의 패턴의 짝수 번째 열에 상기 제1 전압과 다른 제2 전압을 인가하는 단계를 포함한다.
이와 달리, 상기 소자층이 형성된 플렉서블 기판과 상기 캐리어 기판을 분리하는 단계는, 상기 전극층의 패턴의 홀수 번째 행에 제1 기준 전압을 인가하고, 상기 전극층의 패턴의 짝수 번째 행에 상기 제1 기준 전압과 다른 제2 기준 전압을 인가하는 단계와, 상기 제1 기재층의 패턴의 홀수 번째 열에 제1 전압을 인가하고, 상기 제1 기재층의 패턴의 짝수 번째 열에 상기 제1 전압과 다른 제2 전압을 인가하는 단계를 포함한다.
이하, 도면을 참조하여 본 발명의 실시예에 따 플렉서블 기판 및 이를 포함하는 플렉서블 표시장치에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 플렉서블 표시장치의 개략적인 단면도이고, 도 2a와 도 2b는 본 발명의 실시예에 따른 플렉서블 표시장치의 표시패널의 예를 나타내는 개략적인 단면도이다.
도 1과 도 2a 및 도 2b에 도시한 바와 같이, 본 발명의 실시예에 따른 표시장치는 표시패널(110)과, 상기 표시패널(110) 하부에 위치하는 백 플레이트(120)와, 상기 표시패널(110) 상부에 위치하는 커버 윈도우(130)를 포함한다.
도 2a에 도시한 바와 같이, 표시패널(110)은 유기 발광다이오드 패널일 수 있다.
즉, 상기 표시패널(110)은 플렉서블 기판(140)과, 상기 플렉서블 기판(140) 상에 위치하는 박막트랜지스터(Tr)와, 상기 플렉서블 기판(140) 상부에 위치하고 상기 박막트랜지스터(Tr)에 연결된 발광다이오드(D)와, 상기 발광다이오드(D)를 덮는 인캡슐레이션 필름(180)을 포함할 수 있다.
상기 플렉서블 기판(140)은 다중층의 구조를 가지는데, 이에 대해 추후 상세히 설명한다.
상기 플렉서블 기판(140) 상에는 버퍼층(142)이 형성되고, 상기 버퍼층(142) 상에 박막트랜지스터(Tr)가 형성된다. 상기 버퍼층(142)은 산화 실리콘 또는 질화 실리콘과 같은 무기 절연물질로 이루어질 수 있다. 상기 버퍼층(142)은 생략될 수 있다.
상기 버퍼층(142) 상에는 반도체층(144)이 형성된다. 상기 반도체층(144)은 산화물 반도체 물질로 이루어지거나 다결정 실리콘으로 이루어질 수 있다.
상기 반도체층(144)이 산화물 반도체 물질로 이루어질 경우, 상기 반도체층(144) 하부에는 차광패턴(도시하지 않음) 이 형성될 수 있으며, 차광패턴은 반도체층(144)으로 빛이 입사되는 것을 방지하여 반도체층(144)이 빛에 의해 열화되는 것을 방지한다. 이와 달리, 반도체층(144)은 다결정 실리콘으로 이루어질 수도 있으며, 이 경우 반도체층(144)의 양 가장자리에 불순물이 도핑되어 있을 수 있다.
반도체층(144) 상부에는 절연물질로 이루어진 게이트 절연막(146)이 형성된다. 상기 게이트 절연막(146)은 산화 실리콘 또는 질화 실리콘과 같은 무기절연물질로 이루어질 수 있다.
상기 게이트 절연막(146) 상부에는 금속과 같은 도전성 물질로 이루어진 게이트 전극(150)이 반도체층(144)의 중앙에 대응하여 형성된다.
도 2a에서는, 게이트 절연막(146)이 플렉서블 기판(140) 전면에 형성되어 있으나, 게이트 절연막(146)은 게이트 전극(150)과 동일한 모양으로 패터닝될 수도 있다.
상기 게이트 전극(150) 상부에는 절연물질로 이루어진 층간 절연막(152)이 형성된다. 층간 절연막(152)은 산화 실리콘이나 질화 실리콘과 같은 무기 절연물질로 형성되거나, 벤조사이클로부텐(benzocyclobutene)이나 포토 아크릴(photo-acryl)과 같은 유기 절연물질로 형성될 수 있다.
상기 층간 절연막(152)은 상기 반도체층(144)의 양측을 노출하는 제1 및 제2 콘택홀(154, 156)을 갖는다. 제1 및 제2 콘택홀(154, 156)은 게이트 전극(150)의 양측에 게이트 전극(150)과 이격되어 위치한다.
여기서, 제1 및 제2 콘택홀(154, 156)은 게이트 절연막(146) 내에도 형성된다. 이와 달리, 게이트 절연막(146)이 게이트 전극(150)과 동일한 모양으로 패터닝될 경우, 제1 및 제2 콘택홀(154, 156)은 층간 절연막(152) 내에만 형성될 수도 있다.
상기 층간 절연막(152) 상에는 금속과 같은 도전성 물질로 이루어지는 소스 전극(160)과 드레인 전극(162)이 형성된다.
소스 전극(160)과 드레인 전극(162)은 상기 게이트 전극(150)을 중심으로 이격되어 위치하며, 각각 상기 제1 및 제2 콘택홀(154, 156)을 통해 상기 반도체층(144)의 양측과 접촉한다.
상기 반도체층(144)과, 상기 게이트 전극(150), 상기 소스 전극(160), 상기 드레인 전극(162)은 상기 박막트랜지스터(Tr)를 이루며, 상기 박막트랜지스터(Tr)는 구동 소자(driving element)로 기능한다.
상기 박막트랜지스터(Tr)는 상기 반도체층(144)의 상부에 상기 게이트 전극(150), 상기 소스 전극(160) 및 상기 드레인 전극(162)이 위치하는 코플라나(coplanar) 구조를 가진다.
이와 달리, 박막트랜지스터(Tr)는 반도체층의 하부에 게이트 전극이 위치하고 반도체층의 상부에 소스 전극과 드레인 전극이 위치하는 역 스태거드(inverted staggered) 구조를 가질 수 있다. 이 경우, 반도체층은 비정질 실리콘으로 이루어질 수 있다.
도시하지 않았으나, 게이트 배선과 데이터 배선이 서로 교차하여 화소영역을 정의하며, 상기 게이트 배선과 상기 데이터 배선에 연결되는 스위칭 소자가 더 형성된다. 상기 스위칭 소자는 구동 소자인 박막트랜지스터(Tr)에 연결된다.
또한, 파워 배선이 상기 게이트 배선 또는 상기 데이터 배선과 평행하게 이격되어 형성되며, 일 프레임(frame) 동안 구동소자인 박막트랜지스터(Tr)의 게이트 전극의 전압을 일정하게 유지되도록 하기 위한 스토리지 캐패시터가 더 구성될 수 있다.
상기 박막트랜지스터(Tr)의 상기 드레인 전극(162)을 노출하는 드레인 콘택홀(166)을 갖는 보호층(164)이 상기 박막트랜지스터(Tr)를 덮으며 형성된다.
상기 보호층(164) 상에는 상기 드레인 콘택홀(166)을 통해 상기 박막트랜지스터(Tr)의 상기 드레인 전극(162)에 연결되는 제1 전극(170)이 각 화소 영역 별로 분리되어 형성된다. 상기 제1 전극(170)은 애노드(anode)일 수 있으며, 일함수 값이 비교적 큰 도전성 물질로 이루어질 수 있다. 예를 들어, 상기 제1 전극(170)은 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성 물질로 이루어질 수 있다.
한편, 본 발명의 표시패널(110)이 상부 발광 방식(top-emission type) 유기 발광다이오드 패널인 경우, 상기 제1 전극(170) 하부에는 반사전극 또는 반사층이 더욱 형성될 수 있다. 예를 들어, 상기 반사전극 또는 상기 반사층은 알루미늄-팔라듐-구리(aluminum-paladium-copper: APC) 합금으로 이루어질 수 있다.
또한, 상기 보호층(164) 상에는 상기 제1 전극(170)의 가장자리를 덮는 뱅크층(176)이 형성된다. 상기 뱅크층(176)은 상기 화소영역에 대응하여 상기 제1 전극(170)의 중앙을 노출한다.
상기 제1 전극(170) 상에는 유기 발광층(172)이 형성된다. 상기 유기 발광층(172)은 발광물질로 이루어지는 발광물질층(emitting material layer)의 단일층 구조일 수 있다. 이와 달리, 발광 효율을 높이기 위해, 상기 유기 발광층(172)은 상기 제1 전극(170) 상에 순차 적층되는 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광물질층, 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 다층 구조를 가질 수 있다.
상기 유기 발광층(172)이 형성된 상기 플렉서블 기판(140) 상부로 제2 전극(174)이 형성된다. 상기 제2 전극(174)은 표시영역의 전면에 위치하며 일함수 값이 비교적 작은 도전성 물질로 이루어져 캐소드(cathode)로 이용될 수 있다. 예를 들어, 상기 제2 전극(174)은 알루미늄(Al), 마그네슘(Mg), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다.
상기 제1 전극(170), 상기 유기 발광층(172) 및 상기 제2 전극(174)은 발광다이오드(D)를 이룬다.
상기 제2 전극(174) 상에는, 외부 수분이 상기 발광다이오드(D)로 침투하는 것을 방지하기 위해, 인캡슐레이션 필름(encapsulation film, 180)이 형성된다. 상기 인캡슐레이션 필름(180)은 제1 무기 절연층(182)과, 유기 절연층(184)과 제2 무기 절연층(186)의 적층 구조를 가질 수 있으나, 이에 한정되지 않는다.
또한, 상기 인캡슐레이션 필름(180) 상에는 외부광 반사를 줄이기 위한 편광판(도시하지 않음)이 부착될 수 있다. 예를 들어, 상기 편광판은 원형 편광판일 수 있다.
한편, 도 2b에 도시된 바와 같이, 표시패널(110)은 액정패널일 수 있다.
즉, 표시패널(110)은, 서로 마주하는 제1 및 제2 플렉서블 기판(210, 250)과, 상기 제1 및 제2 플렉서블 기판(210, 250) 사이에 개재되며 액정분자(262)를 포함하는 액정층(260)을 포함할 수 있다.
상기 제1 및 제2 플렉서블 기판(210, 250) 중 적어도 하나는 다중층의 구조를 가지는데, 이에 대해 추후 상세히 설명한다.
상기 제1 플렉서블 기판(210) 상에는 제1 버퍼층(220)이 형성되고, 상기 제1 버퍼층(220) 상에 박막트랜지스터(Tr)가 형성된다. 상기 제1 버퍼층(220)은 생략될 수 있다.
상기 제1 버퍼층(220) 상에는 게이트 전극(222)이 형성되고, 상기 게이트 전극(222)을 덮으며 게이트 절연막(224)이 형성된다. 또한, 상기 버퍼층(220) 상에는 상기 게이트 전극(222)과 연결되는 게이트 배선(도시하지 않음)이 형성된다.
상기 게이트 절연막(224) 상에는 반도체층(226)이 상기 게이트 전극(222)에 대응하여 형성된다. 상기 반도체층(226)은 산화물 반도체 물질로 이루어질 수 있다. 한편, 상기 반도체층(226)은 비정질 실리콘으로 이루어지는 액티브층과 불순물 비정질 실리콘으로 이루어지는 오믹 콘택층을 포함할 수 있다.
상기 반도체층(226) 상에는 서로 이격하는 소스 전극(230)과 드레인 전극(232)이 형성된다. 또한, 상기 소스 전극(230)과 연결되는 데이터 배선(도시하지 않음)이 상기 게이트 배선과 교차하여 화소영역을 정의하며 형성된다.
상기 게이트 전극(222), 상기 반도체층(226), 상기 소스 전극(230) 및 상기 드레인 전극(232)은 박막트랜지스터(Tr)를 구성한다.
상기 박막트랜지스터(Tr) 상에는, 상기 드레인 전극(232)을 노출하는 드레인 콘택홀(236)을 갖는 보호층(234)이 형성된다.
상기 보호층(234) 상에는, 상기 드레인 콘택홀(236)을 통해 상기 드레인 전극(232)에 연결되는 화소 전극(240)과, 상기 화소 전극(240)과 교대로 배열되는 공통 전극(242)이 형성된다.
상기 제2 플렉서블 기판(250) 상에는 제2 버퍼층(252)이 형성되며, 상기 제2 버퍼층(252) 상에는 상기 박막트랜지스터(Tr), 상기 게이트 배선, 상기 데이터 배선 등 비표시영역을 가리는 블랙매트릭스(254)가 형성된다. 또한, 화소영역에 대응하여 컬러필터층(256)이 형성된다. 상기 제2 버퍼층(252)과 상기 블랙매트릭스(254)는 생략될 수 있다.
상기 제1 및 제2 플렉서블 기판(210, 250)은 액정층(260)을 사이에 두고 합착되며, 상기 화소 전극(240)과 상기 공통 전극(242) 사이에서 발생되는 전기장에 의해 상기 액정층(260)의 액정분자(262)가 구동된다. 상기 화소 전극(240)과 상기 공통 전극(242) 및 상기 액정층(260)은 액정 커패시터를 이루며, 상기 액정 커패시터는 상기 박막트랜지스터(Tr)에 연결된다.
도시하지 않았으나, 상기 액정층(260)과 접하여 상기 제1 및 제2 플렉서블 기판(210, 250) 각각의 상부에는 배향막이 형성될 수 있으며, 상기 제1 및 제2 플렉서블 기판(210, 250) 각각의 외측에는 서로 수직한 투과축을 갖는 편광판이 부착될 수 있고, 상기 제1 플렉서블 기판(210) 하부에 빛을 공급하는 플렉서블 타입 백라이트 유닛이 위치할 수 있다.
다시 도 1을 참조하면, 상기 백 플레이트(120)는 상기 표시패널(110)의 하부에 위치하며, 상기 표시패널(110)을 지지한다. 예를 들어, 상기 백 플레이트(120)는 접착층(도시하지 않음)을 이용하여 상기 표시패널(110)에 부착될 수 있다.
한편, 상기 커버 윈도우(130)는 상기 표시패널(110) 상부에 위치한다. 예를 들어, 상기 커버 윈도우(130)는 투명한 플라스틱으로 이루어질 수 있으며, 접착층(도시하지 않음)을 이용하여 상기 표시패널(110)에 부착될 수 있다.
상기 백 플레이트(120) 및/또는 상기 커버 윈도우(130)는 생략될 수도 있다.
앞서 언급한 바와 같이, 본 발명의 표시패널(110)의 플렉서블 기판(140, 210, 250)은 다중층 구조를 가지는데, 이에 대해 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 플렉서블 기판의 개략적인 단면도이다.
도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 플렉서블 기판(300)은 제1 기재층(310)과, 상기 제1 기재층(310) 상부의 제2 기재층(320), 그리고 상기 제1 및 제2 기재층(310, 320) 사이의 중간층(330)을 포함한다.
상기 제1 기재층(310)은 도전성 물질로 이루어진다. 일례로, 상기 제1 기재층(310)은 알루미늄(Al)이나 인듐-틴-옥사이드(indium tin oxide: ITO), 불소가 첨가된 틴-옥사이드(fluorine doped tin oxide: FTO), 은(Ag), 또는 구리(Cu)로 이루어질 수 있으며, 이에 제한되지 않는다.
상기 제1 기재층(310)은 상기 플렉서블 기판(300)의 전면에 실질적으로 대응하는 면적을 갖는 평판 형태의 단일 패턴일 수 있다. 이와 달리, 상기 제1 기재층(310)은 다수의 패턴을 포함할 수도 있으며, 이에 대해 추후 상세히 설명한다.
다음, 상기 제2 기재층(320)은 열적 안정성이 비교적 높은 플라스틱으로 이루어진다. 일례로, 상기 제2 기재층(320)은 폴리이미드(polyimide), 폴리에테르술폰(poly ether sulfone), 폴리에테르케톤(poly ether ketone), 폴리아미드(poly amide), 또는 폴리벤즈이미다졸(poly benzimidazole)로 이루어질 수 있으며, 이에 제한되지 않는다.
상기 제2 기재층(320)은 상기 제1 기재층(310)보다 두껍다. 일례로, 상기 제2 기재층(320)의 두께는 10 ㎛ 내지 50 ㎛일 수 있으며, 이에 제한되지 않는다.
다음, 상기 중간층(330)은 상기 제1 및 제2 기재층(310, 320) 사이에 형성되어 상기 제1 및 제2 기재층(310, 32) 간의 계면 특성을 향상시킨다. 상기 중간층(330)은 무기절연물질로 이루어질 수 있다. 일례로, 상기 중간층(330)은 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어질 수 있으며, 이에 제한되지 않는다.
도 4a와 도 4b는 본 발명의 실시예에 따른 플렉서블 기판의 제1 기재층의 예를 개략적으로 도시한 도면이다.
도 4a에 도시한 바와 같이, 상기 제1 기재층(310)은 제1 방향과 상기 제1 방향에 수직한 제2 방향을 따라 이격된 다수의 전극 패턴(312)을 포함한다. 여기서, 상기 제1 방향은 행 방향에 해당하고, 상기 제2 방향은 열 방향에 해당할 수 있다.
일례로, 각 전극 패턴(312)은 정사각형 또는 직사각형 모양을 가질 수 있다. 이때, 각 전극 패턴(312)의 폭은 2 mm 내지 5 mm이고, 인접한 전극 패턴(312) 사이의 간격은 1 mm 내지 3 mm인 것이 바람직하다. 그러나, 상기 전극 패턴(312)의 모양은 이에 제한되지 않는다.
상기 다수의 전극 패턴(312)은 상기 제1 방향 및/또는 상기 제2 방향을 따라 서로 연결될 수 있다. 이를 위해, 상기 제1 기재층(310)은 상기 제1 방향 및/또는 상기 제2 방향을 따라 인접한 전극 패턴(312) 사이에 연결 패턴(도시하지 않음)을 더 포함할 수 있다.
여기서, 상기 연결 패턴의 폭은 상기 전극 패턴(312)의 폭보다 작을 수 있다. 이러한 연결 패턴은 상기 전극 패턴(312)과 동일 물질로 동일층에 형성될 수 있으며, 서로 다른 물질로 서로 다른 층에 형성될 수도 있다.
또한, 상기 제1 기재층(310)은 상기 전극 패턴(312)과 연결되어 상기 전극 패턴(312)에 전압을 공급하기 위한 전극 패드부(도시하지 않음)를 더 포함할 수도 있다.
한편, 도 4b에 도시한 바와 같이, 상기 제1 기재층(310)은 상기 제2 방향을 따라 연장되고, 상기 제1 방향을 따라 이격된 다수의 전극 패턴(312)을 포함할 수도 있다. 즉, 상기 전극 패턴(312)은 일 방향을 따라 연장된 형태일 수 있다.
이러한 도 4b의 전극 패턴(312)은, 도 4a에서 상기 전극 패턴(312)과 동일한 폭을 갖는 연결 패턴에 의해 상기 제2 방향을 따라 인접한 전극 패턴(312)이 연결된 구조일 수 있다.
이때, 각 전극 패턴(312)의 폭은 2 mm 내지 5 mm이고, 인접한 전극 패턴(312) 사이의 간격은 1 mm 내지 3 mm인 것이 바람직하다.
이와 달리, 상기 전극 패턴(312)은 상기 제1 방향을 따라 연장되고, 상기 제2 방향을 따라 이격될 수도 있다.
이러한 본 발명의 실시예에 따른 플렉서블 기판을 포함하는 플렉서블 표시장치의 제조 과정에 대해 도 5a 내지 도 5f와 도 6a 및 도 6b를 참조하여 설명한다.
도 5a 내지 도 5f는 본 발명의 실시예에 따른 플렉서블 표시장치의 제조 과정을 개략적으로 도시한 단면도이고, 도 6a 및 도 6b는 본 발명의 실시예에 따른 캐리어 기판 상의 전극층과 플렉서블 기판의 제1 기재층을 각각 개략적으로 도시한 평면도이다.
먼저, 도 5a에 도시한 바와 같이, 캐리어 기판(400) 상에 전극층(410)을 형성한다. 상기 전극층(410)은 도전성 물질로 이루어지며, 진공 증착 방식으로 형성될 수 있다. 일례로, 상기 전극층(410)은 알루미늄(Al)이나 인듐-틴-옥사이드(indium tin oxide: ITO), 불소가 첨가된 틴-옥사이드(fluorine doped tin oxide: FTO), 은(Ag), 또는 구리(Cu)로 이루어질 수 있으며, 이에 제한되지 않는다. 또한, 상기 캐리어 기판(400)은 유리로 이루어질 수 있으며, 이에 제한되지 않는다.
여기서, 상기 전극층(410)은 패터닝되어 있을 수 있다.
보다 상세하게, 도 6a를 참조하면, 상기 전극층(410)은 행 방향인 제1 방향과 열 방향인 제2 방향을 따라 이격된 다수의 제1 패턴(412)을 포함할 수 있다. 또한, 상기 전극층(410)은 상기 제2 방향을 따라 인접한 제1 패턴(412) 사이에 제2 패턴(414)을 더 포함할 수 있으며, 상기 제1 패턴(412)은 상기 제2 패턴(414)을 통해 상기 제2 방향을 따라 서로 연결된다.
일례로, 각 제1 패턴(412)은 정사각형 또는 직사각형 모양을 가질 수 있다. 이때, 각 제1 패턴(412)의 폭은 2 mm 내지 5 mm이고, 인접한 제1 패턴(412) 사이의 간격은 1 mm 내지 3 mm일 수 있다.
한편, 상기 전극층(410)은 제1 패드부(416)와 제2 패드부(418)를 더 포함할 수 있다. 상기 제1 패드부(416)는 외부 회로부와 연결되어 상기 제1 패턴(412)에 전압을 인가하기 위한 것으로, 상기 제1 패턴(412)과 연결되며, 상기 제1 패드부(416)는 상기 제1 패턴(412)의 일측, 예를 들면, 도면 상의 하측에 위치할 수 있다.
상기 제2 패드부(418)는 외부 회로부와 연결되어 추후 형성되는 제1 기재층의 전극 패턴에 전압을 인가하기 위한 것으로, 상기 제1 패턴(412)의 또 다른 일측, 예를 들면, 도면 상의 우측에 위치할 수 있다. 또한, 상기 제2 패드부(418)는 상기 제1 기재층의 전극 패턴과 연결을 위한 접속부(418a)를 포함할 수 있다.
그러나, 도 6a에 도시된 상기 전극층(410)의 구조는 일 예에 불과하며, 상기 전극층(410)의 구조는 달라질 수 있다.
이어, 다시 도 5a를 참조하면, 상기 전극층(410) 상부에 희생층(420)을 형성한다. 상기 희생층(420)은 전기 자극에 반응하여 부피 및 형태가 변형되는 전기 자극 반응 물질로 이루어질 수 있다. 상기 전기 자극 반응 물질은 전기 자극에 대해 1% 내지 30%의 부피 변형을 일으킬 수 있다.
상기 전기 자극 반응 물질로는 전기활성 고분자(electro active polymer 또는 electric actuator polymer: EAP)가 사용될 수 있다. 일례로, 전기활성 고분자는 실리콘(silicone), 아크릴 물질(acrylic material), 폴리우레탄(polyurethane), 폴리(비닐리덴 플루오라이드-트리플루오로에틸렌)(poly(vinylidene fluoride-trifluoroethylene): P(VDF-TrFE)), 폴리(비닐리덴 플루오라이드-트리플루오로에틸렌-클로로트리플루오로에틸렌(poly(vinylidene fluoride-trifluoroethylene-chlorotrifluoroethylene): P(VDF-TrFE-CTFE)), 폴리(비닐리덴 플루오라이드-트리플루오로에틸렌-클로로플루오로에틸렌 (poly(vinylidene fluoride-trifluoroethylene-chlorofluoroethylene): P(VDF-TrFE-CFE)), 폴리디메틸실록산(Polydimethylsiloxane: PDMS), 폴리(테트라-부틸)아크릴레이트(Poly(Tetra-butyl) Acrylate: PTBA), 또는 트리플루오로페닐 기능기화 카본나노튜브/폴리비닐리덴 플루오라이드(trifluorophenyl functionalized carbon nanotubes / Polyvinyl-idene Fluoride: TFP-CNTs/PVDF)일 수 있으며, 이에 제한되지 않는다.
상기 희생층(420)의 부피 및 형태 변형 효과를 증대시키기 위해, 상기 희생층(420)은 패터닝되어 있을 수 있다. 즉, 상기 희생층(420)은 상기 전극층(410)의 제1 패턴(412)에 대응하는 모양과 크기를 갖는 다수의 패턴을 포함할 수 있다.
다음, 도 5b에 도시한 바와 같이, 상기 희생층(420) 상부에 제1 기재층(310)과 중간층(330) 및 제2 기재층(320)을 순차적으로 형성한다. 상기 제1 기재층(310)과 상기 중간층(330) 및 상기 제2 기재층(320)은 플렉서블 기판(300)을 이룬다.
상기 제1 기재층(310)은 도전성 물질로 이루어지며, 진공 증착 방식으로 형성될 수 있다. 일례로, 상기 제1 기재층(310)은 알루미늄(Al)이나 인듐-틴-옥사이드(indium tin oxide: ITO), 불소가 첨가된 틴-옥사이드(fluorine doped tin oxide: FTO), 은(Ag), 또는 구리(Cu)로 이루어질 수 있다.
여기서, 도 6b를 참조하면, 상기 제1 기재층(310)은 상기 제1 방향과 상기 제2 방향을 따라 이격된 다수의 전극 패턴(312)을 포함할 수 있다. 또한, 상기 제1 기재층(310)은 상기 제1 방향을 따라 인접한 전극 패턴(312) 사이에 연결 패턴(314)을 더 포함할 수 있으며, 상기 전극 패턴(312)은 상기 연결 패턴(314)을 통해 상기 제1 방향을 따라 서로 연결된다.
상기 제1 기재층(310)의 전극 패턴(312)은 상기 전극층(410)의 제1 패턴(412)에 대응하는 모양과 크기를 가질 수 있다. 즉, 각 전극 패턴(312)은 정사각형 또는 직사각형 모양을 가질 수 있다. 이때, 각 전극 패턴(312)의 폭은 2 mm 내지 5 mm이고, 인접한 전극 패턴(312) 사이의 간격은 1 mm 내지 3 mm일 수 있다.
한편, 상기 제1 기재층(310)은 상기 전극 패턴(312)의 일측에 상기 전극 패턴(312)과 연결되는 전극 패드부(318)를 더 포함할 수 있다. 상기 전극 패드부(318)는 상기 제2 패드부(418)의 접속부(418a)에 대응하여 위치하며, 상기 접속부(418a)와 연결된다.
그러나, 도 6b에 도시된 상기 제1 기재층(310)의 구조는 일 예에 불과하며, 상기 제1 기재층(310)의 구조는 달라질 수 있다. 이때, 상기 제1 기재층(310)과 상기 희생층(420) 및 상기 전극층(410)의 구조는 동일한 것이 바람직하다.
다시, 도 5b를 참조하면, 상기 중간층(330)은 무기절연물질로 이루어질 수 있으며, 진공 증착 방식으로 형성될 수 있다. 일례로, 상기 중간층(330)은 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어질 수 있으며, 이에 제한되지 않는다. 상기 중간층(330)은 생략될 수도 있다.
상기 중간층(330)은 상기 제1 기재층(320)과 같은 형태로 패터닝될 수도 있다.
한편, 상기 제2 기재층(320)은 열적 안정성이 비교적 높은 플라스틱으로 이루어지며, 플라스틱 수지를 코팅한 후, 이를 경화하여 형성될 수 있다. 일례로, 상기 제2 기재층(320)은 폴리이미드(polyimide), 폴리에테르술폰(poly ether sulfone), 폴리에테르케톤(poly ether ketone), 폴리아미드(poly amide), 또는 폴리벤즈이미다졸(poly benzimidazole)로 이루어질 수 있으며, 이에 제한되지 않는다.
다음, 도 5c에 도시한 바와 같이, 상기 플렉서블 기판(300)의 상기 제2 기재층(320) 상부에 소자층(112)을 형성한다. 상기 소자층(112)은 박막트랜지스터와 상기 박막트랜지스터에 연결된 유기발광다이오드 또는 액정 캐패시터를 포함한다.
이때, 상기 제1 기재층(310)과 상기 희생층(420) 간의 접착강도는 약 2 N/cm로, 상기 소자층(112) 형성 공정에서 상기 플렉서블 기판(300)이 상기 희생층(420)으로부터 박리(peel off)되는 것을 방지할 수 있다.
다음, 도 5d에 도시한 바와 같이, 상기 전극층(410)과 상기 제1 기재층(310)에 전압을 인가하여, 상기 희생층(420)의 수축 및 팽창에 의해 상기 희생층(420)의 부피 변형을 유도한다.
일례로, 상기 제1 기재층(310)의 전극 패턴(312) 모두에는 기준 전압(V0)이 인가되고, 상기 전극층(410)의 제1 패턴(412)의 홀수 번째 열에는 제1 전압(V1)이 인가되며, 상기 전극층(410)의 제1 패턴(412)의 짝수 번째 열에는 제2 전압(V2)이 인가될 수 있다. 즉, 외부 회로부로부터 상기 기준 전압(V0)이 상기 제2 패드부(418)에 입력되고, 상기 기준 전압(V0)은 상기 접속부(418a) 및 상기 전극 패드부(318)를 통해 상기 전극 패턴(312)에 전달된다. 또한, 상기 외부 회로부로부터 상기 제1 및 제2 전압(V1, V2)이 상기 제1 패드부(416)에 입력되고, 상기 제1 및 제2 전압(V1, V2)은 각각 제1 패턴(412)의 홀수 번째 열과 제1 패턴(412)의 짝수 번째 열에 전달된다.
이때, 상기 제1 전압(V1)과 상기 제2 전압(V2)은 같은 값을 가질 수 있다. 이와 달리, 상기 제1 전압(V1)과 상기 제2 전압(V2)은 다른 값을 가질 수도 있다.
그러나, 전압 인가 방법은 이에 제한되지 않으며, 달라질 수도 있다.
이어, 도 5e에 도시한 바와 같이, 상기 희생층(420)의 부피 변형에 의해 상기 제1 기재층(310)과 상기 희생층(420) 간의 접착강도를 약화시켜, 상기 상기 소자층(112)이 형성된 상기 플렉서블 기판(300)을 상기 캐리어 기판(400) 상부의 희생층(420)으로부터 분리한다.
이때, 상기 제1 기재층(310)과 변형된 상기 희생층(420) 간의 접착강도는 0.01 N/cm보다 작기 때문에, 소자 손상 없이 플렉서블 기판(300)과 캐리어 기판(400)을 손쉽게 분리할 수 있다. 특히, 상기 제1 기재층(310)과 상기 희생층(420) 및 상기 전극층(410)이 패터닝되어 있을 경우, 상기 제1 기재층(310)과 변형된 상기 희생층(420) 간의 접착강도는 0.005 N/cm보다 작으며, 보다 낮은 전압으로 상기 플렉서블 기판(300)과 상기 캐리어 기판(400)을 분리할 수 있다.
따라서, 도 5f에 도시한 바와 같이, 플렉서블 기판(300)과 소자층(112)으로 이루어진 표시패널을 제작한다. 이어, 상기 소자층(112) 상부에 커버 윈도우(도 2의 130)를 부착하고, 상기 플렉서블 기판(300) 하부에 백 플레이트(도 2의 120)를 부착하여 플렉서블 표시장치를 완성할 수 있다.
이와 같이, 본 발명의 실시예에 따른 플렉서블 기판(300)을 포함하는 플렉서블 표시장치는 레이저를 사용하지 않고 플렉서블 기판(300)과 캐리어 기판(400)을 분리함으로써, 플렉서블 기판(300)의 표면 손상을 방지할 수 있다.
또한, 전기 자극 반응 물질을 이용하여 부피 및 형태를 변형시켜 접착강도를 약화시킴으로써, 소자 손상 없이 플렉서블 기판(300)과 캐리어 기판(400)을 손쉽게 분리할 수 있으므로, 수율을 증가시킬 수 있다.
또한, 도전성 물질로 이루어지는 제1 기재층(310)은 플라스틱으로 이루어지는 제2 기재층보다 높은 열전도도를 가지므로, 플렉서블 표시장치 내부의 열을 외부로 신속하게 방출할 수 있다. 일례로, 상기 제1 기재층(310)과 상기 기재층(320)을 포함하는 플렉서블 기판(300)은 7 W/mK 이상의 열전도도를 가지며, 상기 제2 기재층(320)은 약 0.1 W/mK의 열전도도를 가진다.
한편, 앞서 언급한 바와 같이, 상기 백 플레이트(도 2의 120) 및/또는 상기 커버 윈도우(도 2의 130)는 생략될 수도 있으며, 특히, 방열 기능이 중요한 경우, 상기 백 플레이트(도 2의 120)를 생략하여 표시장치의 두께를 감소시키고, 유연성을 향상시킬 수 있다. 이때, 상기 제1 기재층(310)은 상기 제2 기재층(320)에 비해 높은 경도를 가지므로, 상기 플렉서블 기판(300)의 스크래치를 방지할 수 있다.
도 7a 및 도 7b는 본 발명의 실시예에 따른 플렉서블 기판의 제1 기재층과 캐리어 기판 상의 전극층에 대한 전압 인가 방법을 개략적으로 도시한 도면으로, 동일 행의 제1 및 제2 열의 패턴을 도시한다. 여기서, 도 7a는 제1 및 제2 전압이 동일한 경우이고, 도 7b는 제1 및 제2 전압이 다른 경우이다.
도 7a에 도시한 바와 같이, 상기 제1 기재층(도 6b의 310)의 전극 패턴(312) 모두에 기준 전압(V0)을 인가하고, 상기 전극층(도 6a의 410)의 제1 패턴(412)의 제1 열에 제1 전압(V1)을 인가하며, 상기 제1 패턴(412)의 제2 열에 제2 전압(V2)을 인가한다. 여기서, 상기 제1 전압(V1)과 제2 전압(V2)은 동일하다.
일례로, 상기 기준 전압(V0)은 -150V이고, 상기 제1 및 제2 전압(V1, V2)은 +250V이며, 이에 제한되지 않는다. 이때, 제1 열의 전극 패턴(312) 및 제1 패턴(412) 사이의 전압차(ΔV1)는 400V이고, 제2 열의 전극 패턴(312) 및 제1 패턴(412) 사이의 전압차(ΔV2)는 400V이며, 제1 열의 제1 패턴(412)과 제2 열의 제1 패턴(412) 사이의 전압차(ΔV3)는 0V이다.
따라서, 상기 전극 패턴(312)과 상기 제1 패턴(412) 사이의 희생층(420)은 두께 방향으로만 진동이 발생하여 변형이 일어나게 된다.
한편, 도 7b에 도시한 바와 같이, 상기 제1 기재층(도 6b의 310)의 전극 패턴(312) 모두에 기준 전압(V0)을 인가하고, 상기 전극층(도 6a의 410)의 제1 패턴(412)의 제1 열에 제1 전압(V1)을 인가하며, 상기 제1 패턴(412)의 제2 열에 제2 전압(V2)을 인가한다. 여기서, 상기 제1 전압(V1)과 제2 전압(V2)은 서로 다르다.
일례로, 상기 기준 전압(V0)은 -150V이며, 상기 제1 전압(V1)은 +250V이고, 상기 제2 전압(V2)은 -250V이며, 이에 제한되지 않는다. 이때, 제1 열의 전극 패턴(312) 및 제1 패턴(412) 사이의 전압차(ΔV1)는 400V이고, 제2 열의 전극 패턴(312) 및 제1 패턴(412) 사이의 전압차(ΔV2)는 100V이며, 제1 열의 제1 패턴(412)과 제2 열의 제1 패턴(412) 사이의 전압차(ΔV3)는 500V이다.
따라서, 상기 전극 패턴(312)과 상기 제1 패턴(412) 사이의 희생층(420)은 두께 방향뿐만 아니라 폭 방향으로도 진동이 발생하여 변형이 일어나게 된다. 여기서, 폭 방향은 행 방향인 상기 제1 방향에 해당한다.
이와 같이, 상기 제1 및 제2 전압(V1, V2)을 다르게 인가하여 상기 희생층(420)의 추가 진동을 유발함으로써, 보다 낮은 전압으로도 상기 희생층(420)을 변형시켜 쉽게 박리할 수 있다.
도 8은 본 발명의 실시예에 따른 플렉서블 기판의 제1 기재층과 캐리어 기판 상의 전극층에 대한 다른 전압 인가 방법을 개략적으로 도시한 도면으로, 제1 및 제2 행의 제1 및 제2 열의 패턴을 도시한다.
도 8에 도시한 바와 같이, 상기 제1 기재층(도 6b의 310)의 전극 패턴(312)의 제1 행에 제1 기준 전압(V0)을 인가하고, 상기 전극 패턴(312)의 제2 행에 제2 기준 전압(V0')을 인가한다. 또한, 상기 전극층(도 6a의 410)의 제1 패턴(412)의 제1 열에 제1 전압(V1)을 인가하며, 상기 제1 패턴(412)의 제2 열에 제2 전압(V2)을 인가한다. 여기서, 상기 제1 기준 전압(V0)과 상기 제2 기준 전압(V0')은 서로 다르고, 또한 상기 제1 전압(V1)과 제2 전압(V2)은 서로 다르다.
일례로, 상기 제1 기준 전압(V0)은 -150V이고, 상기 제2 기준 전압(V0')은 +150V이며, 상기 제1 전압(V1)은 +250V이고, 상기 제2 전압(V2)은 -250V이며, 이에 제한되지 않는다. 이때, 제1 행 및 제1 열의 전극 패턴(312) 및 제1 패턴(412) 사이의 전압차(ΔV11)는 400V이고, 제1 행 및 제2 열의 전극 패턴(312) 및 제1 패턴(412) 사이의 전압차(ΔV12)는 100V이며, 제2 행 및 제1 열의 전극 패턴(312) 및 제1 패턴(412) 사이의 전압차(ΔV21)는 100V이고, 제2 행 및 제2 열의 전극 패턴(312) 및 제1 패턴(412) 사이의 전압차(ΔV22)는 100V이다. 또한, 제1 행 및 제1 열의 제1 패턴(412)과 제1 행 및 제2 열의 제1 패턴(412) 사이의 전압차(ΔV31)는 500V이고, 제2 행 및 제1 열의 제1 패턴(412)과 제2 행 및 제2 열의 제1 패턴(412) 사이의 전압차(ΔV32)는 500V다.
따라서, 상기 전극 패턴(312)과 상기 제1 패턴(412) 사이의 희생층(420)은 두께 방향뿐만 아니라 제1 폭 및 제2 폭 방향으로도 진동이 발생하여 변형이 일어나게 된다. 여기서, 제1 폭 방향은 행 방향인 상기 제1 방향에 해당하고, 제2 폭 방향은 열 방향인 상기 제2 방향에 해당한다.
이와 같이, 상기 제1 및 제2 기준 전압(V0, V0')과 상기 제1 및 제2 전압(V1, V2)을 다르게 인가하여 상기 희생층(420)의 추가 진동을 유발함으로써, 보다 더 낮은 전압으로도 상기 희생층(420)을 변형시켜 쉽게 박리할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 표시패널 120: 백플레이트
130: 커버 윈도우 300: 플렉서블 기판
310: 제1 기재층 312: 전극 패턴
314: 연결 패턴 320: 제2 기재층
330: 중간층

Claims (12)

  1. 플렉서블 기판과;
    상기 플렉서블 기판의 일면에 형성된 소자층
    을 포함하고,
    상기 플렉서블 기판은,
    도전성 물질로 이루어지고 행렬 형태로 배치된 다수의 패턴을 갖는 제1 기재층과;
    상기 제1 기재층 상의 제2 기재층
    을 포함하며,
    상기 플렉서블 기판은, 상면에 전극층과 희생층이 구비된 캐리어 기판의 상기 희생층 상부에 형성되고, 상기 일면에 상기 소자층이 형성된 후, 상기 전극층에 제1 및 제2 전압을 인가하고 상기 제1 기재층에 제1 및 제2 기준 전압을 인가하여 상기 캐리어 기판으로부터 분리되며,
    상기 전극층과 상기 희생층의 각각은 행렬 형태로 배치된 다수의 패턴을 포함하고,
    상기 제1 전압은 상기 전극층의 패턴의 홀수 번째 열에 인가되고, 상기 제2 전압은 상기 전극층의 패턴의 짝수 번째 열에 인가되며, 상기 제1 기준 전압은 상기 제1 기재층의 패턴의 홀수 번째 행에 인가되고, 상기 제2 기준 전압은 상기 제1 기재층의 패턴의 짝수 번째 행에 인가되며, 상기 제1 기준 전압과 상기 제2 기준 전압 또는 상기 제1 전압과 상기 제2 전압은 서로 다른 플렉서블 표시장치.
  2. 제1항에 있어서,
    상기 제2 기재층은 플라스틱으로 이루어진 플렉서블 표시장치.
  3. 제2항에 있어서,
    상기 제1 기재층과 상기 제2 기재층 사이에 무기막으로 이루어진 중간층을 더 포함하는 플렉서블 표시장치.
  4. 제1항에 있어서,
    상기 제1 기재층은 제1 방향과 제2 방향을 따라 이격된 다수의 전극 패턴을 포함하는 플렉서블 표시장치.
  5. 제4항에 있어서,
    각 전극 패턴은 2 내지 5 mm의 폭을 가지며, 인접한 전극 패턴 간의 간격은 1 내지 3 mm인 플렉서블 표시장치.
  6. 제4항에 있어서,
    상기 다수의 전극 패턴은 상기 제1 방향과 상기 제2 방향 중 적어도 하나를 따라 서로 연결되는 플렉서블 표시장치.
  7. 제1항에 있어서,
    상기 제1 기재층은 알루미늄(Al), 인듐-틴-옥사이드(indium tin oxide: ITO), 불소가 첨가된 틴-옥사이드(fluorine doped tin oxide: FTO), 은(Ag), 또는 구리(Cu)로 이루어진 플렉서블 표시장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 소자층은,
    박막트랜지스터; 그리고
    상기 박막트랜지스터와 연결된 유기 발광다이오드 또는 액정 커패시터
    를 포함하는 플렉서블 표시장치.
  9. 캐리어 기판을 준비하는 단계와;
    상기 캐리어 기판 상에 전극층을 형성하는 단계와;
    상기 전극층 상에 희생층을 형성하는 단계와;
    상기 희생층 상에 도전성 물질로 이루어진 제1 기재층과 상기 제1 기재층 상에 플라스틱으로 이루어진 제2 기재층을 포함하는 플렉서블 기판을 형성하는 단계와;
    상기 플렉서블 기판 상에 소자층을 형성하는 단계와;
    상기 전극층과 상기 제1 기재층에 전압을 인가하여 상기 소자층이 형성된 플렉서블 기판과 상기 캐리어 기판을 분리하는 단계
    를 포함하고,
    상기 전극층과 상기 희생층 및 상기 제1 기재층의 각각은 행렬 형태로 배치된 다수의 패턴을 포함하며,
    상기 소자층이 형성된 플렉서블 기판과 상기 캐리어 기판을 분리하는 단계는,
    상기 전극층의 패턴에 기준 전압을 인가하는 단계와, 상기 제1 기재층의 패턴의 홀수 번째 열에 제1 전압을 인가하고, 상기 제1 기재층의 패턴의 짝수 번째 열에 상기 제1 전압과 다른 제2 전압을 인가하는 단계를 포함하거나,
    상기 전극층의 패턴의 홀수 번째 행에 제1 기준 전압을 인가하고, 상기 전극층의 패턴의 짝수 번째 행에 상기 제1 기준 전압과 다른 제2 기준 전압을 인가하는 단계와, 상기 제1 기재층의 패턴의 홀수 번째 열에 제1 전압을 인가하고, 상기 제1 기재층의 패턴의 짝수 번째 열에 상기 제1 전압과 다른 제2 전압을 인가하는 단계를 포함하는 플렉서블 표시장치의 제조 방법.
  10. 제1항에 있어서,
    상기 제1 기준 전압과 상기 제2 기준 전압은 서로 다르고, 상기 제1 전압과 상기 제2 전압은 서로 다른 플렉서블 표시장치.
  11. 삭제
  12. 삭제
KR1020160177985A 2016-12-23 2016-12-23 플렉서블 기판과 이를 포함하는 플렉서블 표시장치 및 그 제조 방법 KR102631006B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160177985A KR102631006B1 (ko) 2016-12-23 2016-12-23 플렉서블 기판과 이를 포함하는 플렉서블 표시장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160177985A KR102631006B1 (ko) 2016-12-23 2016-12-23 플렉서블 기판과 이를 포함하는 플렉서블 표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20180074171A KR20180074171A (ko) 2018-07-03
KR102631006B1 true KR102631006B1 (ko) 2024-01-29

Family

ID=62918412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160177985A KR102631006B1 (ko) 2016-12-23 2016-12-23 플렉서블 기판과 이를 포함하는 플렉서블 표시장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102631006B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109638178A (zh) * 2018-12-05 2019-04-16 武汉华星光电半导体显示技术有限公司 显示器结构及制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101376491B1 (ko) * 2012-07-03 2014-03-25 인텔렉추얼디스커버리 주식회사 플렉서블 디스플레이의 제조 방법

Also Published As

Publication number Publication date
KR20180074171A (ko) 2018-07-03

Similar Documents

Publication Publication Date Title
KR102627326B1 (ko) 폴더블 표시장치
JP7075916B2 (ja) カバープレートおよびこれを含む折り畳み可能な表示装置
US9881979B2 (en) Flexible display device and method for manufacturing the same
KR20240010749A (ko) 폴더블 표시장치
KR102455318B1 (ko) 유기 발광 표시 장치
KR102366421B1 (ko) 폴더블 표시장치용 백플레이트 및 이를 포함하는 폴더블 표시장치
KR101155907B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20230095041A (ko) 표시 장치, 타일형 표시 장치 및 이의 제조 방법
WO2011125307A1 (ja) 表示装置
KR20160089009A (ko) 유기 발광 표시 장치
KR102423407B1 (ko) 폴더블 표시장치용 커버 윈도우 및 이를 포함하는 폴더블 표시장치
US10268092B2 (en) Display device
KR102100656B1 (ko) 유기전계발광 표시소자 및 그 제조방법
KR20090086341A (ko) 반도체 장치, 전기 광학 장치, 전자 기기, 반도체 장치의 제조 방법, 전기 광학 장치의 제조 방법 및 전자 기기의 제조 방법
JP5355494B2 (ja) 表示装置及びその製造方法
KR101251375B1 (ko) 듀얼패널타입 유기전계발광 소자
US10439164B2 (en) Cover window and display device including the same
KR102631006B1 (ko) 플렉서블 기판과 이를 포함하는 플렉서블 표시장치 및 그 제조 방법
KR102555286B1 (ko) 폴더블 표시장치용 커버 윈도우 및 이를 포함하는 폴더블 표시장치
KR20120105244A (ko) 가요성 표시 장치의 제조 방법
KR102392989B1 (ko) 플렉서블 표시장치
KR20180078517A (ko) 접착부재와 이를 포함하는 표시장치
KR102630960B1 (ko) 플렉서블 기판과 이를 포함하는 플렉서블 표시장치 및 그 제조 방법
KR102589657B1 (ko) 플라스틱 기판, 이를 포함하는 표시장치 및 제조 방법
JP2005266754A (ja) 電気光学装置の製造方法、電気光学装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant