KR102616707B1 - 에지 링의 온도 및 바이어스 제어 - Google Patents

에지 링의 온도 및 바이어스 제어 Download PDF

Info

Publication number
KR102616707B1
KR102616707B1 KR1020217019894A KR20217019894A KR102616707B1 KR 102616707 B1 KR102616707 B1 KR 102616707B1 KR 1020217019894 A KR1020217019894 A KR 1020217019894A KR 20217019894 A KR20217019894 A KR 20217019894A KR 102616707 B1 KR102616707 B1 KR 102616707B1
Authority
KR
South Korea
Prior art keywords
base plate
ring
biasing
substrate
substrate support
Prior art date
Application number
KR1020217019894A
Other languages
English (en)
Other versions
KR20210087547A (ko
Inventor
제임스 로저스
린잉 쿠이
라진더 딘사
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Priority to KR1020237015680A priority Critical patent/KR20230066664A/ko
Publication of KR20210087547A publication Critical patent/KR20210087547A/ko
Application granted granted Critical
Publication of KR102616707B1 publication Critical patent/KR102616707B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Mechanical Operated Clutches (AREA)
  • Physical Vapour Deposition (AREA)
  • Thermistors And Varistors (AREA)

Abstract

본원에 설명된 실시예들은 기판의 플라즈마 보조 프로세싱 동안 기판의 원주 에지 근처에서의 프로세싱 결과 프로파일을 제어하는 데 사용되는 방법들 및 장치를 제공한다. 일 실시예에서, 기판 지지 조립체는 제1 베이스 플레이트, 및 제1 베이스 플레이트를 둘러싸는 제2 베이스 플레이트를 특징으로 한다. 제1 및 제2 베이스 플레이트들 각각은 내부에 배치된 하나 이상의 각각의 제1 및 제2 냉각 채널들을 갖는다. 기판 지지 조립체는 추가로, 제1 베이스 플레이트 상에 배치되고 제1 베이스 플레이트에 열적으로 결합된 기판 지지부, 및 제2 베이스 플레이트 상에 배치되고 제2 베이스 플레이트에 열적으로 결합된 바이어싱 링을 특징으로 한다. 여기서, 기판 지지부 및 바이어싱 링은 각각 유전체 재료로 형성된다. 기판 지지 조립체는 바이어싱 링의 유전체 재료에 매립된 에지 링 바이어싱 전극, 및 바이어싱 링 상에 배치된 에지 링을 더 포함한다.

Description

에지 링의 온도 및 바이어스 제어
[0001] 본원에 설명된 실시예들은 일반적으로 반도체 디바이스 제조에 관한 것이고, 특히 기판의 플라즈마 강화 프로세싱 동안 기판의 원주 에지 및 그 근처에서의 프로세싱 프로파일을 제어하는 데 사용되는 방법들 및 장치에 관한 것이다.
[0002] 플라즈마 보조 에칭 프로세스들은 기판에 개구들을 형성함으로써 기판의 재료 층을 패터닝하기 위한 고밀도 집적 회로들의 제조에서 잘 알려지고 일반적으로 사용되는 기록 프로세스들(processes of record; POR)이다. 전형적인 플라즈마 보조 에칭 프로세스에서, 기판은 프로세싱 챔버에 배치된 기판 지지부 상에 포지셔닝되고, 기판 위에 플라즈마가 형성된다. 다음에, 플라즈마로부터의 이온들은 기판, 및 기판 상에 배치된 마스크 층에 형성된 개구들을 향해 가속되어, 마스크 표면 아래에 배치된 재료 층의 마스크 층 개구들에 대응하는 개구들을 에칭한다.
[0003] 흔히, 기판 지지부는 기판 지지 조립체의 일부이며, 이 기판 지지 조립체는 기판 지지부 상에 그 원주부에 근접하게 배치된 환형 링(본원에서는 에지 링(edge ring))을 추가로 포함한다. 에지 링은 기판을 둘러싸고, 그렇지 않으면 플라즈마에 의해 유발되는 침식으로부터 기판 지지부의 유전체 재료를 보호한다. 불행하게도, 기판의 에지와, 그에 근접하게 배치된 에지 링의 부분 사이의 전기적 및 열적 불연속성들은 기판의 에지에서의 바람직하지 않은 프로세싱 결과 변동을 야기할 수 있다. 플라즈마 보조 에칭 프로세스에서, 바람직하지 않은 프로세싱 결과 변동은 기판의 에지 또는 둘레부로부터 반경방향 내측에 배치된 기판 영역들에 있는 개구들의 에칭된 프로파일과 비교하여 기판의 둘레부 또는 에지에 있는 개구들의 에칭된 개구 프로파일의 불균일성, 즉 이들 사이의 차이들을 포함한다. 기판의 에지의 표면에 걸친 과도한 프로세싱 결과 변동은 디바이스 수율(기판에서 제조된 디바이스들의 총 수 중에서 성능 사양들을 준수하는 디바이스들의 백분율)에 악영향을 미치고 디바이스 수율을 저하시킬 수 있다.
[0004] 따라서, 당업계에서는, 기판의 플라즈마 보조 프로세싱 동안 기판의 에지에서의 프로세싱 결과 변동을 제어하기 위한 장치 및 방법들에 대한 필요성이 존재한다.
[0005] 본원에 설명된 실시예들은 기판의 플라즈마 보조 프로세싱 동안 기판의 원주 에지 근처에서의 프로세싱 결과 프로파일을 제어하는 데 사용되는 방법들 및 장치를 제공한다.
[0006] 일 실시예에서, 기판 지지 조립체는 제1 베이스 플레이트, 및 제1 베이스 플레이트를 둘러싸는 제2 베이스 플레이트를 특징으로 한다. 제1 및 제2 베이스 플레이트들 각각은 내부에 배치된 하나 이상의 각각의 제1 및 제2 냉각 채널들을 갖는다. 기판 지지 조립체는 추가로, 제1 베이스 플레이트 상에 배치되고 제1 베이스 플레이트에 열적으로 결합된 기판 지지부, 및 제2 베이스 플레이트 상에 배치되고 제2 베이스 플레이트에 열적으로 결합된 바이어싱 링(biasing ring)을 특징으로 한다. 여기서, 기판 지지부 및 바이어싱 링은 각각 유전체 재료로 형성된다. 기판 지지 조립체는 바이어싱 링의 유전체 재료에 매립된 에지 링 바이어싱 전극, 및 바이어싱 링 상에 배치된 에지 링을 더 포함한다.
[0007] 다른 실시예에서, 기판을 프로세싱하는 방법은 기판 지지 조립체의 기판 지지부를 제1 온도로 가열하는 단계, 기판 지지부를 둘러싸는 에지 링을 제2 온도로 가열하는 단계, 및 기판 지지부 상에 기판을 포지셔닝하는 단계를 포함한다. 여기서, 기판 지지 조립체는 프로세싱 챔버의 프로세싱 볼륨(processing chamber)에 배치되고, 제1 베이스 플레이트, 및 제1 베이스 플레이트를 둘러싸는 제2 베이스 플레이트를 특징으로 한다. 제1 및 제2 베이스 플레이트들 각각은 내부에 배치된 하나 이상의 각각의 제1 및 제2 냉각 채널들을 갖는다. 기판 지지 조립체는, 제1 베이스 플레이트 상에 배치되고 제1 베이스 플레이트에 열적으로 결합된 기판 지지부, 및 제2 베이스 플레이트 상에 배치되고 제2 베이스 플레이트에 열적으로 결합된 바이어싱 링을 더 포함한다. 기판 지지부 및 바이어싱 링은 각각 유전체 재료로 형성된다. 기판 지지 조립체는 바이어싱 링의 유전체 재료에 매립된 에지 링 바이어싱 전극, 및 바이어싱 링 상에 배치된 에지 링을 더 포함한다. 방법은 프로세싱 볼륨 내로 프로세싱 가스를 유동시키는 단계, 프로세싱 가스의 플라즈마를 점화 및 유지하는 단계, 제1 바이어스 전압을 사용하여 기판을 바이어싱하는 단계, 및 제2 바이어스 전압을 사용하여 에지 링을 바이어싱하는 단계를 더 포함한다.
[0008] 다른 실시예에서, 프로세싱 챔버는 프로세싱 챔버의 프로세싱 볼륨에 배치된 기판 지지 조립체, 및 프로세서에 의해 실행될 때 기판을 프로세싱하는 방법을 수행하기 위한 명령들이 저장된 컴퓨터 판독 가능 매체를 포함한다. 여기서, 기판 지지 조립체는 제1 베이스 플레이트, 및 제1 베이스 플레이트를 둘러싸는 제2 베이스 플레이트를 포함한다. 제1 및 제2 베이스 플레이트들 각각은 내부에 배치된 하나 이상의 각각의 제1 및 제2 냉각 채널들을 갖는다. 기판 지지 조립체는, 제1 베이스 플레이트 상에 배치되고 제1 베이스 플레이트에 열적으로 결합된 기판 지지부, 및 제2 베이스 플레이트 상에 배치되고 제2 베이스 플레이트에 열적으로 결합된 바이어싱 링을 더 포함한다. 여기서, 기판 지지부 및 바이어싱 링은 각각 유전체 재료로 형성된다. 기판 지지 조립체는 바이어싱 링의 유전체 재료에 매립된 에지 링 바이어싱 전극, 및 바이어싱 링 상에 배치된 에지 링을 더 포함한다. 기판을 프로세싱하는 방법은 기판 지지부를 제1 온도로 가열하는 단계, 기판을 둘러싸는 에지 링을 제2 온도로 가열하는 단계, 및 기판 지지부 상에 기판을 포지셔닝하는 단계를 포함한다. 방법은 프로세싱 가스를 프로세싱 볼륨 내로 유동시키는 단계, 프로세싱 가스의 플라즈마를 점화 및 유지하는 단계, 제1 바이어스 전압을 사용하여 기판을 바이어싱하는 단계, 및 제2 바이어스 전압을 사용하여 에지 링을 바이어싱하는 단계를 더 포함한다.
[0009] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0010] 도 1은 일 실시예에 따른, 본원에 제시된 방법들을 실시하도록 구성된 기판 지지 조립체를 특징으로 하는 프로세싱 챔버의 개략적인 단면도이다.
[0011] 도 2a 내지 도 2c는 도 1에 설명된 플라즈마 프로세싱 챔버에서 사용될 수 있는 다른 실시예들에 따른 기판 지지 조립체의 일부의 개략적인 단면도들이다.
[0012] 도 3a 및 도 3b는 도 1에 설명된 프로세싱 챔버에서 사용될 수 있는 다른 실시예들에 따른 기판 지지 조립체의 일부의 개략적인 단면도들이다.
[0013] 도 4a 내지 도 4c는 본원에 제시된 방법들을 사용하여 형성된 다양한 플라즈마 시스 프로파일(plasma sheath profile)들을 개략적으로 예시하는 도 1의 일부의 확대도들이다.
[0014] 도 4d 및 도 4e는 본원에 제시된 방법들을 사용하여 다양한 에지 링 온도들의 영향을 개략적으로 예시하는 도 1의 일부의 확대도들이다.
[0015] 도 5a는 도 1에 설명된 프로세싱 챔버에서 사용될 수 있는 다른 실시예에 따른 기판 지지 조립체의 일부의 개략적인 단면도이다.
[0016] 도 5b는 도 1에 설명된 프로세싱 챔버에서 사용될 수 있는 다른 실시예에 따른 기판 지지 조립체의 일부의 개략적인 단면도이다.
[0017] 도 6a 및 도 6b는 본원에 제시된 방법들의 실시예들을 사용하여 프로세싱된 기판들의 에지들 근처에서의 정규화된 임계 치수(CD) 수축의 비교 측정치들을 나타낸다.
[0018] 도 7a 및 도 7b는 각각 도 6a 및 도 6b에 제시된 동일한 프로세싱 조건들을 사용하여 프로세싱된 기판들의 에지들 근처에서의 정규화된 에칭 레이트의 비교 측정치들을 나타낸다.
[0019] 도 8은 본원에 설명된 실시예들에 따른 기판을 프로세싱하는 방법을 제시하는 흐름도이다.
[0020] 이해를 촉진시키기 위해, 도면들에 대해 공통적인 동일한 엘리먼트들을 가리키기 위해 가능한 경우 동일한 도면부호들이 사용되었다. 일 실시예에 개시된 엘리먼트들 및 피처(feature)들은 그것의 특정한 열거 없이 다른 실시예들에 유익하게 통합될 수 있음이 예상된다.
[0021] 본원에 설명된 실시예들은 기판의 플라즈마 보조 프로세싱 동안 기판의 원주 에지 근처에서의 프로세싱 결과 프로파일을 제어하는 데 사용되는 방법들 및 장치를 제공한다. 특히, 본원의 방법들 및 장치는 프로세싱될 기판이 지지될 기판 지지 조립체의 표면 주위에 원주방향으로 배치된 환형 링(본원에서는 에지 링)의 선택적 전기 바이어싱 및 온도 제어를 제공한다. 에지 링의 바이어싱 및 온도 제어는 프로세싱될 기판이 위에 배치된 기판 지지부의 바이어싱 및 온도 제어와 독립적이다.
[0022] 기판 지지부와 에지 링 사이에서 처럼 독립적인 바이어싱 및 온도 제어는 기판의 에지 근처에서의 프로세싱 결과 프로파일의 미세 조정(fine tuning)을 가능하게 한다. 예를 들어, 플라즈마 보조 에칭 프로세스에서, 기판 에지 근처에서, 예를 들어 에지의 15 ㎜ 이내에서 기판에 대한 프로세싱 결과들은 종종 기판 에지로부터 반경방향 내측 위치들에서 기판에 대한 프로세싱 결과들로부터 벗어난다. 이러한 프로세싱 결과 불균일성은 종종, 여기서는 기판의 주 표면의 평면이 수평 포지션으로 프로세싱되는 경우, 기판 위에 형성되고 기판 상에 프로세스를 수행하는 데 사용되는 플라즈마의 특성들의 대응하는 불연속성들 또는 변화들에 기인한다. 프로세싱 플라즈마의 특성들의 불연속성들 또는 변화들은 기판 위의 플라즈마 영역의 형상의 변화들, 및 플라즈마를 형성하는 프로세싱 가스들의 이온화 정도의 플라즈마에 걸친 변화들을 포함한다. 전형적으로, 프로세싱 플라즈마의 이들 불연속성들 또는 변화들은 기판의 에지의 내측에서의 기판 위의 영역들에 비하여, 기판의 에지 영역 및 그에 근접한 에지 링 위에 배치된 영역들에서 더 현저해진다. 따라서, 본원에 제공된 장치 및 방법들은 이들 차이들을 개선하기 위해 에지 링 바이어싱 및 에지 링 온도 둘 모두의 미세 제어를 가능하게 한다.
[0023] 종종 재료 증착 작업들, 예를 들어 CVD, PVD 및 ALD 프로세스들과 같은 이전의 기판 프로세싱 작업들, 또는 화학 기계적 연마(chemical mechanical polishing; CMP) 및 습식 또는 건식 에칭 프로세싱과 같은 재료 제거 작업들은 기판의 중앙 영역과 에지 영역들 사이의 피처 프로파일 편차(feature profile deviation) 또는 재료 두께 편차를 유발할 수 있다. 그러한 상황에서, 본원에 설명된 실시예들에 의해 가능해진 에지 링 바이어싱 및 에지 링 온도 둘 모두의 미세 제어는 이전의 기판 프로세싱 작업들로부터의 중심-에지 불균일성들을 보상하는 데 사용될 수 있다.
[0024] 에지 링 바이어싱은 도 1 및 도 4a 내지 도 4c에 도시 및 설명된 바와 같이, 플라즈마 시스(plasma sheath)의 형상을 제어함으로써 기판 에지 위에 그리고 그에 근접하게 배치된 영역들에서 플라즈마의 형상을 조정하는 것을 용이하게 한다. 플라즈마 시스가 곡선을 이루는 경우, 바이어싱된 기판을 향해 당겨진 이온들의 궤적들은 시스가 기판 표면에 평행한 경우에 플라즈마로부터 기판을 향해 당겨진 이온들의 궤적들과 상이하다. 에지 링 온도를 제어하는 것은 프로세싱 가스들에서의 반응성 중성 종들, 예를 들어 라디칼들 및 활성화 분자들의 농도에 영향을 미치고, 그에 따라 기판 에지 위에 그리고 그에 근접하게 배치된 영역들에서 반응성 중성물질들과 수반하는 화학 반응들을 조정한다.
[0025] 도 1은 일 실시예에 따른, 본원에 제시된 방법들을 실시하도록 구성된 플라즈마 프로세싱 챔버의 개략적인 단면도이다. 이러한 실시예에서, 프로세싱 챔버는 반응성 이온 에칭(reactive ion etch; RIE) 플라즈마 챔버와 같은 플라즈마 에칭 프로세싱 챔버이다. 다른 실시예들에서, 프로세싱 챔버는 플라즈마 강화 증착 챔버, 예를 들어 플라즈마 강화 화학 기상 증착(plasma-enhanced chemical vapor deposition; PECVD) 챔버, 플라즈마 강화 물리 기상 증착(plasma enhanced physical vapor deposition; PEPVD) 챔버 또는 플라즈마 강화 원자층 증착(plasma-enhanced atomic layer deposition; PEALD) 챔버이다. 다른 실시예들에서, 프로세싱 챔버는 플라즈마 처리 챔버, 또는 플라즈마 기반 이온 주입 챔버, 예를 들어 플라즈마 도핑(plasma doping; PLAD) 챔버, 또는 물리 기상 증착(physical vapor deposition; PVD) 챔버이다. 본원에서, 프로세싱 챔버는 무선 주파수(RF) 전력 공급부에 전기적으로 결합된 유도 결합 플라즈마(inductively coupled plasma; ICP) 소스를 포함한다. 다른 실시예들에서, 플라즈마 소스는 프로세싱 볼륨에 배치된 플라즈마 전극과 같은 용량 결합 플라즈마(capacitively coupled plasma; CCP) 소스이며, 플라즈마 전극은 RF 전력 공급부에 전기적으로 결합되고 챔버 내의 플라즈마에 에너지 및 전력을 용량적으로 결합시킨다.
[0026] 프로세싱 챔버(100)는 집합적으로 프로세싱 볼륨(105)을 한정하는 챔버 덮개(102), 하나 이상의 측벽들(103) 및 챔버 베이스(104)를 포함하는 챔버 본체(101)를 특징으로 한다. 프로세싱 볼륨(105)은 프로세싱 가스들을 내부로 전달하는 프로세싱 가스 소스(106)에 유체적으로 결합된다. 프로세싱 챔버(100)는 프로세싱 가스 소스를 통해 프로세싱 볼륨 내로 도입된 프로세싱 가스(들)의 플라즈마(108)를 점화 및 유지하도록 구성된 플라즈마 발생기(107)를 더 포함한다. 플라즈마 발생기(107)는 프로세싱 볼륨(105) 외부의 위치에서 챔버 덮개(102)에 근접하게 배치된 하나 이상의 유도 코일들(109)을 포함한다. 하나 이상의 유도 코일들(109)은 RF 전력 공급부(110)에 전기적으로 결합된다. 플라즈마 발생기(107)는 RF 전력 공급부(110)에 의해 전력을 공급받는 유도 코일들(109)로부터의 에너지를 프로세싱 가스(들) 내로 유도 결합함으로써 플라즈마(108)를 점화 및 유지하는 데 사용된다. 여기서, 프로세싱 볼륨(105)은 프로세싱 볼륨(105)을 대기압 미만으로 유지하고 프로세싱 볼륨(105)으로부터 프로세싱 및 다른 가스들을 배출하기 위해 하나 이상의 전용 진공 펌프들과 같은 진공 소스에 유체적으로 결합된다. 전형적으로, 프로세싱 챔버는 프로세싱 챔버의 작동을 제어하고 본원에 제시된 방법들을 구현하는 데 사용되는 시스템 제어기(111)를 포함한다.
[0027] 본원에서, 시스템 제어기(111)는 메모리(113)(예를 들어, 비휘발성 메모리) 및 지원 회로들(114)과 함께 작동 가능한 프로그램 가능 중앙 프로세싱 유닛, 본원에서는 CPU(112)를 포함한다. 지원 회로들(114)은 통상적으로 CPU(112)에 결합되고, 프로세싱 챔버(100)의 다양한 구성요소들의 제어를 용이하게 하기 위해 이들에 결합된 캐시(cache), 클록 회로들(clock circuits), 입력/출력 서브시스템들, 전력 공급부들 등, 및 이들의 조합들을 포함한다. CPU(112)는 프로세싱 챔버(100)의 다양한 구성요소들 및 서브-프로세서들을 제어하기 위해 프로그램 가능 논리 제어기(programmable logic controller; PLC)와 같은, 산업 현장에서 사용되는 임의의 형태의 범용 컴퓨터 프로세서 중 하나이다. CPU(112)에 결합된 메모리(113)는 비일시적인 것이고, 전형적으로 랜덤 액세스 메모리(random access memory; RAM), 판독 전용 메모리(read only memory; ROM), 플로피 디스크 드라이브, 하드 디스크, 또는 임의의 다른 형태의 로컬 또는 원격 디지털 스토리지와 같은 용이하게 이용 가능한 메모리들 중 하나 이상이다.
[0028] 전형적으로, 메모리(113)는 CPU(112)에 의해 실행될 때, 프로세싱 챔버(100)의 작동을 용이하게 하는 명령들을 포함하는 컴퓨터 판독 가능 저장 매체들(예를 들어, 비휘발성 메모리)의 형태이다. 메모리(113) 내의 명령들은 본 개시내용의 방법들을 구현하는 프로그램과 같은 프로그램 제품의 형태이다. 프로그램 코드는 다수의 상이한 프로그래밍 언어들 중 어느 하나를 따를 수 있다. 일 예에서, 본 개시내용은 컴퓨터 시스템과 함께 사용하기 위해 컴퓨터 판독 가능 저장 매체들에 저장된 프로그램 제품으로서 구현될 수 있다. 프로그램 제품의 프로그램(들)은 실시예들(본원에 설명된 방법들을 포함함)의 기능들을 한정한다.
[0029] 예시적인 컴퓨터 판독 가능 저장 매체들은, (i) 정보가 영구적으로 저장되는 기록 불가능한 저장 매체들(예를 들어, 컴퓨터 내의 판독-전용 메모리 디바이스들, 예컨대 CD-ROM 드라이브에 의해 판독 가능한 CD-ROM 디스크들, 플래시 메모리, ROM 칩들 또는 임의의 유형의 고체-상태 비휘발성 반도체 메모리); 및 (ii) 변경 가능한 정보가 저장되는 기록 가능한 저장 매체들(예를 들어, 하드-디스크 드라이브 또는 디스켓 드라이브 내의 플로피 디스크들, 또는 임의의 유형의 고체-상태 랜덤-액세스 반도체 메모리)을 포함하지만, 이들로 제한되지 않는다. 그러한 컴퓨터 판독 가능 저장 매체들은, 본원에 설명된 방법들의 기능들을 지시하는 컴퓨터 판독 가능 명령들을 가질 때, 본 개시내용의 실시예들이다. 일부 실시예들에서, 본원에 설명된 방법들 또는 그 일부들은 하나 이상의 주문형 집적 회로들(application specific integrated circuits; ASICs), 필드 프로그램 가능 게이트 어레이들(field-programmable gate arrays; FPGAs), 또는 다른 유형들의 하드웨어 구현들에 의해 수행된다. 일부 다른 실시예들에서, 본원에 설명된 프로세스들은 소프트웨어 루틴들, ASIC(들), FPGA들 및/또는 다른 유형들의 하드웨어 구현들의 조합에 의해 수행된다.
[0030] 프로세싱 챔버(100)는 프로세싱 볼륨(105)에 배치된 기판 지지 조립체(115)를 더 포함한다. 기판 지지 조립체(115)는 챔버 베이스(104)를 통해 밀봉식으로 연장되고, 예컨대 챔버 베이스(104) 아래의 영역 또는 기판 지지 조립체(115)와 챔버 베이스(104) 사이에 배치된 영역에서 벨로우즈(bellows)(도시되지 않음)에 의해 둘러싸여 있는 지지 샤프트(116) 상에 배치된다. 전형적으로, 기판(117)은 기판 프로세싱 동안에 도어(door) 또는 밸브(valve)(도시되지 않음)로 통상적으로 밀봉되는, 하나 이상의 측벽들(103) 중 하나의 측벽의 개구(도시되지 않음)를 통해 프로세싱 볼륨(105) 내로 로딩된다. 기판 지지 조립체(115)로 그리고 기판 지지 조립체(115)로부터의 기판(117)의 이송은 기판 지지 조립체(115)를 통해 이동 가능하게 배치된 복수의 리프트 핀들(118)에 의해 용이해진다. 상승된 포지션에서, 리프트 핀들(118)은 기판 지지 조립체(115)의 표면 위로 연장되어, 기판 지지 조립체(115)로부터 기판(117)을 들어올리고 로봇 핸들러(robot handler)(도시되지 않음)가 기판(117)에 접근하는 것을 가능하게 한다. 하강된 포지션에서, 리프트 핀들(118)의 상부면들(도시되지 않음)은 기판 지지 조립체(115)의 표면과 동일 평면 상에 있거나, 그 아래에 배치되고, 기판(117)은 기판 지지 조립체(115)의 표면 상에 안착된다.
[0031] 여기서, 기판 지지 조립체(115)는 제1 베이스 플레이트(120) 및 제1 베이스 플레이트(120)를 둘러싸는 제2 베이스 플레이트(121) 상에 배치되고 이들에 열적으로 결합된 기판 지지부(119)를 포함한다. 기판 지지부(119)는 유전체 재료, 예컨대 벌크 소결 세라믹 재료, 예컨대 탄화규소(SiC) 또는 금속 산화물 또는 금속 질화물 세라믹 재료, 예를 들어 산화알루미늄(Al2O3), 질화알루미늄(AlN), 산화티타늄(TiO), 질화티타늄(TiN), 산화이트륨(Y2O3), 이들의 혼합물들, 및 이들의 조합들로 형성된다. 기판 지지부(119)는 제1 베이스 플레이트(120)와 기판 지지부(119) 사이에 배치된 열 전도성 접착제에 의해 또는 열 전도성 재료, 예컨대 열 전도성 및 물리적 순응성의 개스킷 또는 다른 전도성 재료를 포함하는 기계적 수단에 의해 제1 베이스 플레이트(120)에 열적으로 결합된다. 일부 실시예들에서, 제1 베이스 플레이트(120) 및 제2 베이스 플레이트(121) 중 하나 또는 둘 모두는 내식성의 열 전도성 재료, 예컨대 내식성 세라믹 또는 금속, 예를 들어 알루미늄, 알루미늄 합금, 스테인리스강 또는 질화알루미늄(AlN)으로 형성된다.
[0032] 기판 지지 조립체(115)는 제2 베이스 플레이트(121) 상에 배치된 바이어싱 링(122), 및 바이어싱 링(122) 위에 배치된 에지 링(123)을 더 포함한다. 바이어싱 링(122)은 전형적으로 전극이 내부에 매립된 유전체 재료로 제조된다. 유전체 재료는 상기에 제시된 바와 같이 기판 지지부(119)를 형성하는 데 사용될 수 있는 세라믹 재료들 중 하나 또는 이들의 조합일 수 있다. 전형적으로, 에지 링(123)은 열 및 전기 전도성 재료, 예컨대 실리콘, 흑연, 탄화규소 또는 이들의 조합으로 형성된다. 일부 실시예들에서, 에지 링(123)은, 에지 링(123)과 바이어싱 링(122) 사이에 개재된 실리콘 개스킷과 같은 열 전도성 재료(124)에 의해 바이어싱 링(122)에 열적으로 결합된다. 다른 실시예들에서, 열 전도성 재료(124)는 실리콘 또는 아크릴계 테이프 또는 페이스트(paste)를 포함한다.
[0033] 일부 실시예들에서, 보호 링들(125a, 125b)은, 프로세싱 가스 및 플라즈마에 대한 노출을 방지함으로써 프로세싱 가스 및 플라즈마로 인한 부식으로부터 열 전도성 재료(124)를 보호하기 위해, 에지 링(123)과 바이어싱 링(122) 사이에 그리고 열 전도성 재료(124)의 내주부측 및 외주부측에 배치된다. 제1 보호 링(125a)은 열 전도성 재료(124)를 둘러싸고, 그에 따라 열 전도성 재료(124)에 근접하게 그리고 그로부터 반경방향 외측에 배치된다. 제2 보호 링(125b)은 열 전도성 재료(124)의 반경방향 내측에 그리고 그에 근접하게 배치된다. 여기서, 보호 링들(125a, 125b)은 프로세싱 가스 및 플라즈마 내성 중합체로 형성된다. 적합한 중합체들의 예들은 하나 이상의 불소-함유 중합체들(불소 중합체), 예컨대 퍼플루오로알콕시(PFA), 플루오르화 에틸렌 프로필렌(FEP), DuPont으로부터 TEFLON®으로 상업적으로 입수 가능한 폴리테트라플루오로에틸렌(PTFE), 또는 이들의 조합들을 포함한다.
[0034] 다른 실시예들에서, 에지 링(123)은 바이어싱 링(122) 상에 직접 배치되고 그와 직접 접촉한다. 전형적으로, 그러한 실시예들에서, 에지 링(123) 및 바이어싱 링(122) 중 하나 또는 둘 모두의 계면 표면들은 그 제조 동안에 연마된다. 에지 링(123) 및 바이어싱 링(122)의 연마된 계면 표면들은 연마되지 않은 표면에 비해 표면 접촉 면적을 증가시키고, 그에 따라 바람직하게는 그 사이의 열 전달 레이트들을 증가시킨다. 일부 실시예들에서, DC 전력 공급부(141)는 바이어싱 링(122)에 매립된 전극, 예컨대 에지 링 바이어싱 전극(136) 또는 제2 전극(도시되지 않음)에 전기적으로 결합된다. 그러한 실시예들에서, 에지 링 바이어싱 전극(136) 또는 제2 전극은, 에지 링(123)과 에지 링 바이어싱 전극 또는 제2 전극 사이에 전위를 제공하여 그 사이에 정전기(ESC) 인력을 생성함으로써, 바이어싱 링(122)과 에지 링(123) 사이의 밀접 접촉 및 그에 따라 높은 열 전달 레이트를 보장하는 데 사용된다.
[0035] 여기서, 기판 지지부(119)는 기판 지지부(119)의 유전체 재료에 매립된 하나 이상의 척킹 전극들(chucking electrodes)(126)을 포함한다. 하나 이상의 척킹 전극들(126)은 기판(117)과 척킹 전극(들)(126) 사이에 전위를 제공하여 그 사이에 정전기(ESC) 인력을 생성함으로써, 기판(117)을 기판 지지부(119)에 고정하는 데 사용된다. 여기서, 하나 이상의 척킹 전극들(126)은 이들에 척킹 전압을 제공하는 DC 전력 공급부와 같은 척킹 전원(127)에 결합된다.
[0036] 기판 지지 조립체(115)는 에지 링(123) 및 기판(117) 위에 형성된 플라즈마(108)에 대해 에지 링(123) 및 기판(117) 중 하나 또는 둘 모두를 바이어싱하도록 추가로 구성된다. 전형적으로, 기판(117)은 그에 인가된 기판 바이어싱 전압을 갖는 전극과의 용량 결합을 통해 바이어싱된다. 바이어스를 제공하는 데 사용되는 전극은 기판 지지부(119)의 유전체 재료 내에 또는 그 아래에 배치될 수 있다. 일부 실시예들에서, 기판(117)을 바이어싱하는 것은 기판 지지부(119)의 유전체 재료 내에 배치된 척킹 전극(126)에 기판 바이어싱 전압을 인가하는 것을 포함한다. 그러한 실시예들에서, 척킹 전극(126)은 척킹 전원(127) 및 바이어싱 전원(134) 둘 모두에 전기적으로 결합된다(바이어싱 전원(134)과 척킹 전극(126) 사이의 전기적 결합은 가상선으로 도시됨). 그러한 실시예들에서, 척킹 전극(126)은 기판 바이어스 및 DC 척킹 전위 둘 모두를 제공하는 데 사용된다. 일부 실시예들에서, 기판(117)을 바이어싱하는 것은 바이어싱 전원(134)으로부터 기판 바이어싱 전압을 바이어싱 전원(134)에 전기적으로 결합된 제1 베이스 플레이트(120)에 인가하는 것을 포함한다. 다른 실시예들에서, 기판(117)을 바이어싱하는 것은 기판 지지부(119)의 유전체 재료에 매립된 기판 바이어싱 전극(도시되지 않음)에 바이어싱 전압을 인가하는 것을 포함한다. 사용될 때, 기판 바이어싱 전극은 전형적으로, 기판 바이어싱 전극과 척킹 전극(126) 사이에 배치된 기판 지지부(119)의 유전체 재료에 의해 척킹 전극(126)으로부터 전기적으로 격리된다. 전형적으로, 바이어싱 전원(134)은 연속파(CW) RF 전력, 펄스 RF 전력, CW DC 전력, 또는 펄스 DC 전력 중 하나 또는 이들의 조합을 제공한다.
[0037] 기판(117)을 바이어싱하는 것과 독립적으로, 에지 링(123)을 바이어싱하는 것은 에지 링 바이어싱 전극(136)에 에지 링 바이어싱 전압을 인가하는 것을 포함한다. 여기서, 에지 링 바이어싱 전극(136)은 바이어싱 링(122)의 유전체 재료에 매립되고, 에지 링 바이어싱 전극(136)과 바이어싱 전원(134) 사이에 배치된 조정 회로(137)를 통해 바이어싱 전원(134)에 전기적으로 결합된다. 다른 실시예들에서, 에지 링 바이어싱 전극(136)은 바이어싱 전원(134)과 상이한 제2 바이어싱 전원(140)에 전기적으로 결합된다(에지 링 바이어싱 전극(136)과 제2 바이어싱 전원(140) 사이의 전기적 결합은 가상선으로 도시됨). 에지 링(123) 및 기판(117)의 독립적인 바이어싱은 기판(117)의 원주 에지에 근접한 플라즈마 시스(138a)의 형상의 미세 제어를 허용한다. 플라즈마 시스(138a)는 전형적으로 플라즈마(108)의 벌크(bulk)와, 플라즈마(108)와 대면하는 기판(117) 및 에지 링(123)의 표면들 사이에 배치된 암-공간 경계 영역(dark-space boundary region)을 한정한다. 플라즈마 시스(138a)의 형상을 제어하는 것은 하기에서 도 4a 내지 도 4c와 관련하여 제시된 설명에서 추가로 논의된다.
[0038] 일부 실시예들에서, 제1 베이스 플레이트(120) 및 제2 베이스 플레이트(121) 중 하나 또는 둘 모두는 금속 질화물 세라믹 재료, 예를 들어 질화알루미늄(AlN)과 같은 열 전도성의 전기 절연성 재료로 형성된다. 제1 및 제2 베이스 플레이트들(120 및 121) 중 하나 또는 둘 모두를 열 전도성의 전기 절연성 재료로 형성하는 것은 바람직하게는 에지 링 바이어싱 전극(136)과, 기판에 바이어싱 전력을 제공하는 데 사용되는 전극, 예를 들어 바이어싱 전원(134)이 전기적으로 결합되는 경우의 척킹 전극(126) 또는 기판 바이어싱 전극(전술하고 있지만, 도시되지는 않음) 사이의 크로스-토크를 방지하거나 실질적으로 제거한다. 본원에 사용되는 바와 같이, "크로스-토크(cross-talk)"는 전극들에 대한 바이어싱 전력들을 독립적으로 제어하는 능력을 바람직하지 않게 방해할 수 있는 전극들 각각에 제공된 전력들 사이의 바람직하지 않은 전기적 간섭이다. 전형적으로, 크로스-토크는 전극들과 다른 전기 전도성 베이스 플레이트 또는 베이스 플레이트들, 예를 들어 알루미늄 베이스 플레이트들 사이에 배치된 기판 지지부 또는 바이어싱 링의 비교적 얇은 유전체 재료들을 통한 이들의 용량 결합에서 기인한다.
[0039] 여기서, 기판 지지 조립체(115)는 기판 지지부(119)의 유전체 재료에 매립된 하나 이상의 제1 가열 요소들(128), 및 제1 베이스 플레이트(120) 내에 배치된 하나 이상의 제1 냉각 채널들(129)을 더 포함한다. 하나 이상의 제1 가열 요소들(128)은 프로세싱 전에 기판 지지부(119), 및 그에 따라 그 위에 배치된 기판(117)을 원하는 온도로 가열하고, 프로세싱 동안에 기판(117)을 원하는 온도로 유지하는 데 사용된다. 하나 이상의 제1 냉각 채널들(129)은 비교적 높은 전기 저항을 갖는 냉각제 소스(도시되지 않음), 예컨대 냉매 소스 또는 변형된 수원(water source)에 유체적으로 결합되고, 그와 유체 연통한다. 제1 베이스 플레이트(120)는 기판 프로세싱 동안에, 기판 지지부(119)의 온도, 및 그에 따라 기판 지지부(119) 상에 배치된 기판(117)의 온도를 조절하는 데 사용된다. 제1 가열 요소(들)(128) 및 제1 냉각 채널들(129)을 통한 냉각제 유동은 기판 지지부(119)의 온도의 미세 제어, 및 그에 따라 그 위에 배치된 기판(117)의 온도의 미세 제어를 용이하게 하기 위해 단독으로 또는 조합하여 사용될 수 있다.
[0040] 에지 링(123)의 온도는 제2 가열 요소(130) 및 제2 냉각 채널(131) 중 하나 또는 둘 모두를 사용하여 기판(117)의 온도와 독립적으로 유지 및 제어된다. 이러한 실시예에서, 제2 가열 요소(130)는 바이어싱 링(122)의 유전체 재료에 매립된 저항 가열 요소를 포함한다. 제2 가열 요소(130)는 기판 프로세싱 전에 바이어싱 링(122), 및 그에 따라 바이어싱 링(122)에 열적으로 결합된 에지 링(123)을 원하는 온도로 가열하고, 제2 냉각 채널(131)을 통해 유동하는 냉각제와 조합하여, 기판 프로세싱 동안에 에지 링을 원하는 온도로 유지하는 데 사용된다. 여기서, 바이어싱 링(122)은, 바이어싱 링(122)과 기판 지지부(119) 사이에 개재된 제1 절연체 링(132)에 의해 기판 지지부(119)로부터 열적으로 절연된다.
[0041] 여기서, 제2 베이스 플레이트(121) 내에 배치된 제2 냉각 채널(131)은 냉각 유체를 제1 냉각 채널(들)로 전달하는 데 사용되는 냉각제 소스와 동일하거나 상이할 수 있는 냉각제 소스(도시되지 않음)와 유체적으로 결합되고 그와 유체 연통한다. 동일한 냉각제 소스가 사용되는 실시예들에서, 제1 및 제2 냉각 채널들을 통한 냉각제 유량은 각각 제1 및 제2 베이스 플레이트들(120, 121)의 독립적인 온도 제어를 용이하게 하도록 독립적으로 제어된다. 전형적으로, 제2 베이스 플레이트(121)는, 제2 베이스 플레이트(121)와 제1 베이스 플레이트(120) 사이에 개재된 제2 절연체 링(133)에 의해 제1 베이스 플레이트(120)로부터 열적으로 격리된다. 제1 및 제2 절연체 링들(132, 133)은 전형적으로, 각각, 기판 지지부(119)와 바이어싱 링(122) 사이 및 제1 베이스 플레이트(120)와 제2 베이스 플레이트(121) 사이의 열 전달을 저지하기에 적합한 재료로 형성된다. 열적 절연체 링들(132, 133)에 적합할 수 있는 적합한 재료들의 예들은 PTFE, 석영, 실리콘 및 이들의 조합들을 포함한다. 일부 실시예들에서, 열적 절연체 링이 사용되지 않고, 제1 베이스 플레이트 및 제2 베이스 플레이트는 그 사이의 공간에 제공된 진공에 의해 서로 이격되고 열적으로 격리된다.
[0042] 여기서, 기판 지지 조립체(115)는 바이어싱 링(122)의 유전체 재료 내에 또는 그에 근접하게 배치된 열전대(thermocouple)(135)와 같은 하나 이상의 온도 센서들을 더 포함한다. 열전대(135)는 바이어싱 링(122)의 온도, 및 그에 따라 그에 열적으로 결합된 에지 링(123)의 온도를 모니터링하는 데 사용된다. 일부 다른 실시예들에서, 기판 지지부(119) 및 에지 링(123) 중 하나 또는 둘 모두는, 도 2a에 도시된 것과 같이, 그 아래에 배치된 전용 히터를 사용하여 가열된다. 일부 다른 실시예들에서, 기판 지지부(119) 및 에지 링(123) 둘 모두는 도 3에 도시된 것과 같이 공통 베이스 플레이트 상에 배치된다.
[0043] 도 2a는 도 1에 설명된 프로세싱 챔버(100)에서 기판 지지 조립체(115) 대신에 사용될 수 있는 일 실시예에 따른 기판 지지 조립체(200a)의 일부의 개략적인 단면도이다. 여기서, 기판 지지부(119)와 제1 베이스 플레이트(120) 사이에는 제1 가열 플레이트(201)와 같은 제1 히터가 개재되고, 바이어싱 링(122)과 제2 베이스 플레이트(121) 사이에는 제2 가열 플레이트(202)와 같은 제2 히터가 개재된다. 제1 가열 플레이트(201)는, 제1 가열 플레이트(201)와 제2 가열 플레이트(202) 사이에 배치된 제1 절연체 링(132)에 의해 제2 가열 플레이트(202)로부터 열적으로 격리된다. 제2 베이스 플레이트(121)는, 제2 베이스 플레이트(121)와 제1 베이스 플레이트(120) 사이에 개재된 제2 절연체 링(133)에 의해 제1 베이스 플레이트(120)로부터 열적으로 격리된다.
[0044] 도 2b는 도 1에 설명된 프로세싱 챔버(100)에서 기판 지지 조립체(115) 대신에 사용될 수 있는 일 실시예에 따른 기판 지지 조립체(200b)의 일부의 개략적인 단면도이다. 여기서, 기판 지지 조립체(200a)는 도 1에 설명된 기판 지지 조립체(115)와 유사하고, 제1 전기 절연성 플레이트(203) 및 제2 전기 절연성 플레이트(204)를 더 포함한다. 제1 전기 절연성 플레이트(203)는 기판 지지부(119)와 제1 베이스 플레이트(120) 사이에 개재된다. 제2 전기 절연성 플레이트(204)는 바이어싱 링(122)과 제2 베이스 플레이트(121) 사이에 개재된다. 여기서, 제2 전기 절연성 플레이트(204)는 제1 전기 절연성 플레이트(203)를 둘러싸며, 그리고 제2 전기 절연성 플레이트(204)와 제1 전기 절연성 플레이트(203) 사이에 개재된 제1 절연체 링(132) 및 제2 절연체 링(133) 중 하나 또는 둘 모두에 의해 제1 전기 절연성 플레이트(203)로부터 열적으로 격리된다.
[0045] 전형적으로, 제1 및 제2 전기 절연성 플레이트들(203 및 204) 중 하나 또는 둘 모두는 금속 질화물 세라믹 재료, 예를 들어 질화알루미늄(AlN)과 같은 열 전도성의 전기 절연성 재료로 형성된다. 전기 절연성 플레이트들(203 및 204)은 바람직하게는 에지 링 바이어싱 전극(136)과, 기판에 바이어싱 전력을 제공하는 데 사용되는 전극, 예를 들어 바이어싱 전원(134)이 전기적으로 결합되는 경우의 척킹 전극(126) 또는 기판 바이어싱 전극(전술하고 있지만, 도시되지는 않음) 사이의 크로스-토크를 방지하거나 실질적으로 제거한다. 일부 실시예들에서, 전기 절연성 플레이트들(203 및 204) 중 하나 또는 둘 모두는 그 위에 배치된 각각의 전극들과 그 아래에 배치된 각각의 베이스 플레이트들의 용량 결합을 실질적으로 제거하거나 상당히 감소시키기에 충분한 두께를 갖는다. 예를 들어, 일부 실시예들에서, 전기 절연성 플레이트들(203 및 204) 중 하나 또는 둘 모두는 약 5 ㎜ 초과, 예컨대 약 10 ㎜ 초과, 또는 예를 들어 약 5 ㎜ 내지 약 50 ㎜의 두께를 갖는다.
[0046] 도 2c는 도 1에 설명된 프로세싱 챔버(100)에서 기판 지지 조립체(115) 대신에 사용될 수 있는 일 실시예에 따른 기판 지지 조립체(200c)의 일부의 개략적인 단면도이다. 여기서, 기판 지지 조립체(200c)는 도 1에 설명된 기판 지지 조립체(115)와 유사하고, 제2 베이스 플레이트(121)와 바이어싱 링(122) 사이에 개재된 전기 절연성 플레이트(204)를 더 포함한다. 기판 지지 조립체(200c)는 도 2b에 설명된 전기 절연성 플레이트(203)를 포함하지 않으며, 제1 베이스 플레이트(120)는 설비 플레이트(facility plate)(205)의 적어도 일부에 의해 지지된다. 설비 플레이트(205)는 기판 지지 조립체(200c)에 구조적 지지를 제공하고, 본원에 설명된 실시예들 중 하나 또는 이들의 임의의 조합과 함께 사용될 수 있다. 다른 실시예들에서, 기판 지지 조립체는 전기 절연성 플레이트(203)를 포함할 수 있고, 전기 절연성 플레이트(204)를 포함하지 않을 수 있다. 전기 절연성 플레이트들 중 하나를 포함하고 다른 하나를 포함하지 않는 것은 기판 지지 조립체의 제조 비용들을 감소시키면서, 여전히 바이어싱 전극들 사이의 크로스-토크를 감소시키거나 실질적으로 제거한다.
[0047] 도 3a는 도 1에 설명된 프로세싱 챔버(100)에서 기판 지지 조립체(115) 대신에 사용될 수 있는 다른 실시예에 따른 기판 지지 조립체(300b)의 일부의 개략적인 단면도이다. 여기서, 기판 지지부(119) 및 바이어싱 링(122) 둘 모두는 공통 베이스 플레이트(301) 상에 배치된다. 베이스 플레이트(301)의 온도는 내부에 배치된 하나 이상의 냉각 채널들(302)을 사용하여 조절된다. 하나 이상의 냉각 채널들(302)은 비교적 높은 전기 저항을 갖는 냉각제 소스(도시되지 않음), 예컨대 냉매 소스 또는 변형된 수원에 유체적으로 결합되고, 그와 유체 연통한다. 베이스 플레이트(301)는 기판 프로세싱 동안에, 기판 지지부(119) 및 바이어싱 링(122)의 온도, 및 그에 따라 기판 지지부(119) 및 바이어싱 링(122) 상에 각각 배치된 기판(117) 및 에지 링(123)의 온도를 조절하는 데 사용된다. 여기서, 기판 지지부(119) 및 바이어싱 링(122)은, 기판 지지부(119)와 바이어싱 링(122) 사이에 개재된 절연체 링(303)에 의해 서로 열적으로 절연된다. 이러한 실시예에서, 기판 지지부(119) 및 바이어싱 링(122) 각각은 이들의 유전체 재료에 매립된 각각의 가열 요소(128, 130)를 포함한다. 다른 실시예들에서, 기판 지지부(119) 및 바이어싱 링(122)은 도 2에 도시된 가열 플레이트들(201, 202)과 같은 가열 플레이트들을 사용하여 가열된다.
[0048] 전형적으로, 바이어싱 링(122) 및 그에 따라 그 위에 배치된 에지 링(123)은 하나 이상의 열전대(135)에 의해 제공되는 측정치들을 사용하여 원하는 온도로 또는 원하는 온도 범위 내로 유지된다. 측정된 온도(들)는 시스템 제어기(111)에 전달되고, 시스템 제어기(111)는 측정된 온도(들)를 원하는 온도 설정점 또는 원하는 온도 범위와 비교한다. 측정된 온도가 원하는 온도 설정점 미만으로 또는 원하는 온도 범위 미만으로 하강하면, 시스템 제어기(111)는 에지 링(123) 내로의 열 유동을 증가시킬 것이다. 전형적으로, 에지 링(123)으로의 열 유동은 도 1 및 도 3에 도시된 제2 가열 요소(130) 또는 도 2에 도시된 제2 가열 플레이트(202)에 제공되는 전력을 인가하거나 증가시킴으로써 증가된다. 측정된 온도가 원하는 온도 설정점 초과로 또는 원하는 온도 범위 초과로 상승하면, 시스템 제어기(111)는 에지 링(123)으로부터 열을 제거할 것이다. 전형적으로, 바이어싱 링(122)에 인가되는 전력을 끄거나 낮추는 것, 도 1 및 도 2에 도시된 제2 베이스 플레이트(121) 또는 도 3a에 도시된 조합된 베이스 플레이트로의 냉각제 유량을 변경하는 것, 또는 이들의 조합에 의해 열이 에지 링(123)으로부터 제거된다. 일부 실시예들에서, 기판 지지 조립체(300a)는 베이스 플레이트(301)와 기판 지지부(119) 사이에 또는 베이스 플레이트(301)와 바이어싱 링(122) 사이에 각각 개재된 제1 전기 절연성 플레이트(203) 및 제2 전기 절연성 플레이트(204)(도 2b에 도시됨) 중 하나 또는 둘 모두를 더 포함한다.
[0049] 도 3b는 도 1에 설명된 프로세싱 챔버(100)에서 기판 지지 조립체(115) 대신에 사용될 수 있는 일 실시예에 따른 기판 지지 조립체(300b)의 일부의 개략적인 단면도이다. 여기서, 기판 지지 조립체(300b)는 공통 베이스 플레이트(301)와 기판 지지부(119) 및 바이어싱 링(122) 사이에 개재된 공통 전기 절연성 플레이트(304)를 더 포함한다. 전기 절연성 플레이트(304)는 제1 및 제2 전기 절연성 플레이트들(203, 204)과 관련하여 전술한 것과 동일한 재료로 형성되고, 동일한 두께를 가질 수 있다.
[0050] 도 4a 내지 도 4c는 기판(117)의 에지에 근접한 다양한 형상들의 플라즈마 시스들(138a 내지 138c)을 각각 예시하는, 도 1에 도시된 프로세싱 챔버(100)의 일부의 개략적인 단면도들이다. 본원에서, 플라즈마 시스들(138a 내지 138c)의 형상들은 본원에 제시된 방법들을 사용하여 기판(117) 및 에지 링(123)에 인가되는 바이어싱 전압들의 비율을 조정함으로써 제어된다. 전형적으로, 에지 링(123)에 제공되는 바이어스 전압을 증가시킴으로써, 보다 낮은 바이어스 전압이 인가되거나, 바이어스 전압이 인가되지 않는 에지 링(123)과 비교할 때, 에지 링(123) 위에 상대적으로 더 두꺼운 플라즈마 시스(138b)가 생성된다.
[0051] 도 4a에서, 플라즈마 시스(138a)는 기판(117) 위에 배치된 영역 및 기판(117)에 근접한 에지 링(123)의 부분 위에 배치된 영역에 걸쳐 균일한 두께를 갖는다. 플라즈마 시스(138a)의 균일한 두께는 기판(117)의 에지에 근접한 기판(117)의 표면에 대해 직교하고 실질적으로 균일한 궤적(401)으로 플라즈마(108)로부터 기판(117)의 표면을 향한 이온들의 가속을 용이하게 한다.
[0052] 도 4b에서, 플라즈마 시스(138b)는 기판(117) 위에 배치된 영역에서보다 에지 링(123) 위에 배치된 영역에서 더 두껍다. 도 4b에 도시된 바와 같이, 플라즈마 시스(138b)는 기판(117) 위에 배치된 영역에서 기판(117)의 에지로부터 멀리 구부러진다. 여기서, 플라즈마(108)로부터 그 아래에 배치된 기판(117)의 에지까지의 이온들의 궤적(401)은 에지 링(123)을 향해 경사진다. 따라서, 도 4b에서 기판의 에지에 근접한 이온 궤적(401)은 도 4a 및 도 4c에서보다 덜 집속되고, 기판의 에지 근처에서의 에칭 레이트는 비교적 감소된다.
[0053] 도 4c에서, 플라즈마 시스(138c)는 기판(117) 위에 배치된 영역에서보다 에지 링(123) 위에 배치된 영역에서 더 얇다. 도 4c에 도시된 바와 같이, 플라즈마 시스는 기판(117) 위에 배치된 영역에서 기판(117)의 에지를 향해 구부러진다. 여기서, 플라즈마(108)로부터 기판(117)을 향한 이온들의 궤적(401)은 에지 링(123)으로부터 멀리 기판(117)의 원주부 주위로 경사진다. 따라서, 도 4c에서 기판의 에지에 근접한 이온 궤적(401)은 도 4a 및 도 4b에서보다 더 집속되고, 기판의 에지에 근접한 기판에 충돌하는 이온들의 농도, 및 그에 따라 에칭 레이트가 비교적 증가된다. 기판(117)의 에지에 근접한 이온 궤적(401)의 집속을 감소시키거나 증가시킴으로써, 에칭 레이트는 에지로부터 반경방향 내측에 배치된 기판의 나머지부와 비교할 때, 각각 에지에서 더 느리거나 더 빠르도록 조정될 수 있다.
[0054] 기판 에지에 근접한 기판 표면에 충돌하는 이온들의 집속을 증가시키거나 감소시키는 것에 부가하여, 플라즈마 시스의 곡률을 조정하는 것은 기판의 재료 층(들)에 에칭된 개구들의 방향성을 변경한다. 예를 들어, 도 4a에서, 기판의 에지에 근접한 기판 표면에 부딪치는 이온들의 궤적들(401)은 기판 표면에 실질적으로 수직이고, 그로부터 형성된 개구들(도시되지 않음)은 기판 표면에 실질적으로 수직일 것이다. 도 4b 및 도 4c에서, 이온들의 궤적들(401)은 각각 기판(117)의 중심으로부터 멀리 경사지거나 기판(117)의 중심을 향해 경사지며, 그로부터 형성된 결과적인 개구들은 그에 상응하게 경사진다. 따라서, 다른 챔버 구성요소들이 기판의 에지에서의 피처 틸팅(feature tilting), 예컨대 플라즈마 소스 또는 바이어스로 인한 불균일한 플라즈마 분포, 또는 기판 지지부의 유효 제조 수명에 걸친 에지 링 박화(thinning)를 초래하는 영향들을 보상하기 위해, 에칭된 개구들의 각도가 에지 링 바이어스 전력에 의해 조정될 수 있다.
[0055] 도 4d 및 도 4e는 기판의 에지 위 및 그 근처에서의 중성 반응성 종들의 농도에 대한 에지 링 온도의 영향을 개략적으로 예시한다. 여기서, 도 4d의 에지 링(123)은 도 4e의 에지 링(123)보다 낮은 온도로 유지된다. 기판의 에지에 있는 위치들로부터 기판의 에지로부터 반경방향 내측에 배치된 위치들까지의 에칭 레이트 프로파일 및 중합체 증착 프로파일은 각각 화살표들(405 및 407)로 개략적으로 나타내고 있다. 에지 링 온도가 상대적으로 낮은 경우(도 4d), 보다 많은 중합 종들(403)이 에지 링(123) 상에 증착하는 경향이 있으며, 그 결과 에지 링(123) 위 및 기판 에지 근처에서 중합 종들의 농도가 낮아진다. 따라서, 비교적 더 적은 중합체가 기판 에지 상에 증착되어, 에지에 높은 에칭 레이트 프로파일을 야기하고, 즉 기판의 에지로부터 반경방향 내측에 배치된 영역들에 비하여 기판의 에지에서의 에칭 레이트를 증가시킨다. 다른 한편으로, 에지 링 온도가 상대적으로 높은 경우(도 4e), 에지 링(123) 상에는 보다 적은 중합체 증착이 일어날 것이며, 기판 에지 근처에서 중합 종들의 농도가 높아진다. 따라서, 비교적 더 많은 중합체가 기판 에지 상에 증착되어, 에지에 느린 에칭 레이트 프로파일을 야기하고, 즉 기판의 에지로부터 반경방향 내측에 배치된 영역들에 비하여 기판의 에지에서의 에칭 레이트를 감소시킨다.
[0056] 다른 실시예들에서, 에지 링 상에 인가되는 높은 바이어스 전력은 상승된 에지 링 온도로서 부분적으로 작용하여 에지 링 상의 중합체 증착을 감소시키고, 그에 따라 기판 에지 위에서의 중합 종들의 농도를 증가시킬 수 있다. 다른 실시예들에서, 에지 링 상에 인가되는 바이어스 전력은 에지 링 온도에 대한 기판 에지 근처에서의 프로세스의 민감도를 증가시키거나 감소시키기 위한 조정 노브(tuning knob)일 수 있다.
[0057] 도 5a 및 도 5b는 본원에 설명된 기판 지지 조립체들의 다른 실시예들 중 하나 또는 이들의 조합과 조합될 수 있는 일부 실시예들에 따른 기판 지지 조립체의 일부의 개략적인 단면도들이다. 도 5a에서, 기판 지지 조립체(500a)는 도 1 내지 도 4에 도시되거나 그에 대한 설명들에 제시된 기판 지지 조립체들 중 어느 하나일 수 있으며, 에지 링(123) 상에 배치되고 석영 또는 금속 산화물 세라믹과 같은 유전체 재료로 제조된 전기 절연성 링(502)을 더 포함한다. 전형적으로, 전기 절연성 링(502)의 플라즈마 대향 표면은 (전기 절연성 링(502)이 에지 링(123) 상에 배치되지 않은 경우) 에지 링(123)의 플라즈마 대향 표면보다 낮은 에칭 레이트를 가질 것이며, 그에 따라 바람직하게는 기판 지지 조립체(500a)의 기판 프로세싱 수명을 연장시킬 것이다. 다른 실시예들에서, 전기 절연성 링(502)은 결함 제어를 위해 챔버에서 입자들을 생성할 가능성이 적은 재료로 형성된다.
[0058] 도 5b는 도 1에 설명된 프로세싱 챔버에서 사용될 수 있는 다른 실시예에 따른 기판 지지 조립체의 일부의 개략적인 단면도이다. 도 5b에서, 기판 지지 조립체(500b)는 도 1 내지 도 3에 도시 및 설명된 기판 지지 조립체들 중 어느 하나이거나 이들의 특징들의 임의의 조합을 포함할 수 있다. 여기서, 에지 링(123)은 기판의 플라즈마 대향 표면의 평면 위로 높이(H)만큼 연장되며, 즉, 에지 링(123)의 플라즈마 대향 표면은 기판(117)의 플라즈마 대향 표면보다 높다. 전형적으로 프로세싱 조건들 및 바이어싱 조건들이 동일하면, 에지 링 위에 배치된 시스의 두께가 동일할 것이다. 도 4a에 도시된 프로세싱 조건들 및 바이어싱 조건들을 가정하면, 기판(117)의 플라즈마 대향 표면의 평면 위로 에지 링(123)의 플라즈마 대향 표면을 연장시키는 것은 또한 시스를 상향으로 밀어서 도 4b의 플라즈마 프로파일과 유사한 플라즈마 프로파일을 생성할 것이다. 따라서, 기판(117)의 플라즈마 대향 표면의 평면 위로 에지 링(123)의 플라즈마 대향 표면을 연장시키는 것은 동일 평면상의 바이어싱 링 및 기판 표면 구성과 비교할 때 상대적으로 감소된 에지 링 바이어스 전력에서 도 4b의 플라즈마 프로파일을 형성할 수 있게 할 것이다. 다른 실시예들에서, 에지 링(123)은 기판 표면의 평면으로부터 오목하게 될 것이며, 도 4a에 설명된 동일한 프로세싱 조건들에 대해, 결과적인 플라즈마 프로파일은 도 4c의 플라즈마 프로파일과 더 엄밀하게 유사할 것이다.
[0059] 도 6a 및 도 6b의 차트들(600a 및 600b)은 각각 본원에 제시된 방법들의 실시예들을 사용하여 프로세싱된 기판들의 에지들 근처에서의 정규화된 임계 치수(CD) 수축의 비교 측정치들을 나타낸다. 도 7a 및 도 7b의 차트들(700a 및 700b)은 각각 도 6a 및 도 6b에 각각 제시된 동일한 프로세싱 조건들을 사용하여 프로세싱된 기판들의 에지들 근처에서의 정규화된 에칭 레이트의 비교 측정치들을 나타낸다.
[0060] CD 수축은 개구들이 그 위에 배치된 포토레지스트 층의 리소그래피 규정 치수보다 작은 치수를 갖는 경우에, 기판의 표면에 개구들의 패터닝을 가능하게 한다. 전형적으로, 포토레지스트 층은 프로세싱될 기판의 에칭될 표면 상에 배치된 다층 마스크 상에 형성된다. 포토레지스트 층 및 다층 마스크의 개구들은 에칭제 및 중합 가스를 포함하는 프로세싱 가스의 플라즈마를 형성하고 다층 마스크 및 포토레지스트 층이 위에 형성된 기판을 플라즈마에 노출시킴으로써 형성된다. 중합 가스는 다층 스택 내로 에칭되는 개구들의 측벽들 상에 중합 패시베이션 층(polymerized passivation layer)을 형성하여, 에칭된 피처들이 내부에 형성될 때 에칭된 피처들의 CD를 감소시킨다. 따라서, 기판의 표면에 형성된 개구들의 치수들은 포토레지스트 층에 패터닝된 리소그래피 규정 치수들과 비교할 때 감소되고 그에 따라 수축된다. 전형적으로, 중합 패시베이션 층은, 더 저온의 표면 상에서의 중합 종들의 보다 높은 흡착 계수(sticking coefficient) 및 그에 따른 흡수로 인해, 보다 고온의 표면보다 상대적으로 저온의 표면에서 더 빠르게 형성된다.
[0061] 도 6a 및 도 6b와 도 7a 및 도 7b에서, 기판들 각각은 에칭 가스 및 중합 가스의 플라즈마를 형성하고, 기판을 바이어싱하며, 기판을 플라즈마에 노출시킴으로써 프로세싱되었다. 여기서, 에칭제 및 중합 가스는 100 sccm의 유량의 CHF3, 50 sccm의 CF4, 100 sccm의 N2, 100 sccm의 Ar을 포함했다. 기판들은 기판 표면적의 0.14 W/㎠의 바이어싱 전력을 사용하여 바이어싱되었고, 에지 링 바이어스는 약 10 W 내지 약 60 W에서 변경되었다. 프로세싱된 기판들 각각은 150 ㎜의 반경을 가졌다. 도 6a 및 도 6b에 나타낸 CD 수축은 기판의 중심으로부터 약 105 ㎜ 내지 약 145 ㎜에 배치된 복수의 반경방향 위치들에서 측정되었다. 도 7a 및 도 7b에 나타낸 에칭 레이트 예는 기판의 중심으로부터 약 100 ㎜ 내지 약 150 ㎜에 배치된 복수의 반경방향 위치들에서 측정되었다.
[0062] 도 6a에서의 에지 링은 도 6b에서의 에지 링에 인가된 바이어스 전압보다 낮은 바이어스 전압을 사용하여 바이어싱되었다. 각각 도 6a 및 도 6b에서, 기판들(601a, 601b, 602a, 602b 및 603a, 603b)은 기판이 위에 배치된 기판 지지부의 온도에 대해 3 개의 상이한 온도들로 유지된 에지 링들을 사용하여 프로세싱되었다. 기판들(601a, 601b)의 경우, 에지 링의 온도는 기판 지지부의 온도보다 약 30 ℃ 낮게 유지되어, 이들 사이에 Δ-30 ℃의 온도차를 제공했다. 기판들(602a, 602b)의 경우, 에지 링의 온도는 기판 지지부의 온도보다 약 40 ℃ 높게 유지되어, 이들 사이에 Δ+40 ℃의 온도차를 제공했다. 기판들(603a, 603b)의 경우, 에지 링 온도는 기판 지지부와 대략 동일한 온도로 유지되어, 이들 사이에 Δ0 ℃의 온도차를 제공했다.
[0063] 도 6a 및 도 6b 둘 모두에서, 기판들(601a, 601b)에 비해 에지 링의 온도를 감소시키는 것은 기판으로부터 반경방향 내측에 배치된 부위들에서 측정된 CD 수축에 비하여 기판의 에지에서의 CD 수축을 감소시킨다. 도 6a 및 도 6b 둘 모두에서, 기판들(602a, 602b)에 비해 에지 링의 온도를 증가시키는 것은 기판으로부터 반경방향 내측에 배치된 부위들에서 측정된 CD 수축에 비하여 기판의 에지에서의 CD 수축을 증가시킨다. 도 6a 및 도 6b에 나타낸 바와 같이, 에지 링 온도를 조정하는 것은 기판의 에지에서의 CD 프로파일을 조정하는 데 효과적인 조정 노브이다.
[0064] 특히, 에지 링 온도를 변경하는 효과는, 도 6b에 나타낸 바와 같이 에지 링이 보다 높은 에지 링 바이어스 전압을 사용하여 바이어싱될 때보다 도 6a에 나타낸 바와 같이 에지 링이 상대적으로 낮은 바이어스 전압을 사용하여 바이어싱될 때 기판의 에지에서의 CD 수축을 감소시키는 것 및 증가시키는 것 둘 모두에 더 현저한 영향을 미친다. 이것은 에지 링의 제어된 바이어싱이 에지 링 위에 형성된 플라즈마 시스의 두께를 제어함으로써 에지 링의 온도 조정 효과를 확대시키거나 감소시킬 수 있음을 시사한다.
[0065] 도 7a 및 도 7b는 본원에 제시된 방법들의 실시예들을 사용하여 프로세싱된 기판의 에지 근처에서의 에칭 레이트 예의 비교 측정치들을 나타낸다. 도 7a에서의 에지 링은 도 7b에서의 에지 링에 인가된 바이어스 전압보다 낮은 바이어스 전압을 사용하여 바이어싱되었다. 여기서, 기판들(701a, 701b, 702a, 702b 및 703a, 703b)은 도 6a 및 도 6b의 기판들(601a, 601b, 602a, 602b 및 603a, 603b)에 대해 각각 제시된 동일한 프로세싱 조건들을 사용하여 프로세싱되었다. 기판들(701a, 701b)의 경우, 에지 링의 온도는 기판 지지부의 온도보다 약 30 ℃ 낮게 유지되어, 이들 사이에 Δ-30 ℃의 온도차를 제공했다. 기판들(702a, 702b)의 경우, 에지 링의 온도는 기판 지지부의 온도보다 약 40 ℃ 높게 유지되어, 이들 사이에 Δ+40 ℃의 온도차를 제공했다. 기판들(703a, 703b)의 경우, 에지 링 온도는 기판 지지부와 대략 동일한 온도로 유지되어, 이들 사이에 Δ0 ℃의 온도차를 제공했다.
[0066] 도 7a 및 도 7b 둘 모두에서, 기판들(601a, 601b)의 온도에 비해 에지 링의 온도를 감소시키는 것은 일반적으로 기판으로부터 반경방향 내측에서 측정된 에칭 레이트들에 비하여 기판의 에지에서 측정된 에칭 레이트를 증가시킨다. 도 7a 및 도 7b 둘 모두에서, 기판들(702a, 702b)의 온도에 비해 에지 링의 온도를 증가시키는 것은 기판으로부터 반경방향 내측에서 측정된 에칭 레이트들에 비하여 기판의 에지에서 측정된 에칭 레이트를 감소시켰다.
[0067] 도 6a 및 도 6b에 제시된 CD 수축 측정치들과 유사하게, 에지 링 온도를 변경하는 효과는, 도 7b에 나타낸 바와 같이 에지 링이 보다 높은 에지 링 바이어스 전압을 사용하여 바이어싱될 때보다 도 7a에 나타낸 바와 같이 에지 링이 상대적으로 낮은 바이어스 전압을 사용하여 바이어싱될 때 기판의 에지를 향한 에칭 레이트를 감소시키는 것 및 증가시키는 것 둘 모두에 더 현저해진다. 이것은 또한 에지 링의 제어된 바이어싱이 에지 링 위에 형성된 플라즈마 시스의 두께를 제어함으로써 에지 링의 온도 조정 효과를 확대시키거나 감소시킬 수 있음을 시사한다.
[0068] 도 8은 본원에 설명된 실시예들에 따라 구성된 기판 지지 조립체를 사용하여 기판을 프로세싱하는 방법(800)을 제시하는 흐름도이다. 활동(801)에서, 방법은 도 1에 설명된 프로세싱 챔버와 같은 프로세싱 챔버의 프로세싱 볼륨에 배치된 기판 지지 조립체 상에 기판을 포지셔닝하는 단계를 포함한다. 여기서, 기판 지지 조립체는 제1 베이스 플레이트, 및 제1 베이스 플레이트를 둘러싸는 제2 베이스 플레이트를 특징으로 한다. 제1 및 제2 베이스 플레이트들 각각은 내부에 각각 배치된 하나 이상의 제1 및 제2 채널들을 포함한다. 기판 지지 조립체는 제1 베이스 플레이트 상에 배치되고 그에 열적으로 결합된 기판 지지부, 및 제2 베이스 플레이트 상에 배치되고 그에 열적으로 결합된 바이어싱 링을 더 포함한다. 여기서, 기판 지지부 및 바이어싱 링은 각각 유전체 재료로 형성된다. 바이어싱 링은 바이어싱 링의 유전체 재료에 매립된 에지 링 바이어싱 전극, 및 바이어싱 링 상에 배치된 에지 링을 더 포함한다.
[0069] 활동들(802 및 803)에서, 방법(800)은 각각 기판을 제1 온도로 가열하는 단계, 및 기판을 둘러싸는 에지 링을 제2 온도로 가열하는 단계를 포함한다. 전형적으로, 기판 지지부, 및 그에 따라 그 위에 배치된 기판은 기판 지지부와 제1 베이스 플레이트 사이에 배치되거나 기판 지지부의 유전체 재료에 매립된 제1 히터를 사용하여 제1 온도로 가열된다. 바이어싱 링, 및 그에 따라 그 위에 배치된 에지 링은 바이어싱 링과 제2 베이스 플레이트 사이에 배치되거나 바이어싱 링의 유전체 재료에 매립된 제2 히터를 사용하여 제2 온도로 가열된다. 일부 실시예들에서, 방법(800)은 기판을 원하는 온도로 또는 원하는 온도 범위 내로 유지하는 단계, 및 에지 링을 원하는 온도로 또는 원하는 온도 범위 내로 유지하는 단계를 더 포함한다. 여기서, 에지 링 및 기판 지지부의 온도들은 서로 독립적으로 제어된다. 에지 링 온도를 제어하는 것은 에지 링 근처 및 기판의 에지 근처에서의 플라즈마 내의 중합 종들의 농도의 조정, 그에 따라 프로세스 프로파일의 조정을 가능하게 한다.
[0070] 활동들(804 및 805)에서, 방법(800)은, 각각, 프로세싱 가스를 프로세싱 챔버의 프로세싱 볼륨 내로 유동시키는 단계, 및 프로세싱 가스의 플라즈마를 점화 및 유지하는 단계를 포함한다.
[0071] 활동들(806 및 807)에서, 방법(800)은 각각 제1 바이어스 전압을 사용하여 기판을 바이어싱하는 단계, 및 제2 바이어스 전압을 사용하여 에지 링을 바이어싱하는 단계를 포함한다. 여기서, 기판을 바이어싱하는 단계는 제1 베이스 플레이트, 기판 지지부의 유전체 재료에 매립된 척킹 전극, 또는 기판 지지부의 유전체 재료에 매립된 바이어싱 전극 중 하나에 제1 바이어스 전압을 인가하는 단계를 포함한다. 에지 링을 바이어싱하는 단계는 바이어싱 링의 유전체 재료에 매립된 에지 링 바이어싱 전극에 제2 바이어스 전압을 인가하는 단계를 포함한다.
[0072] 활동(808)에서, 방법(800)은 제1 바이어스 전압과 제2 바이어스 전압의 비율을 결정하는 단계를 포함한다. 활동(809)에서, 방법(800)은 목표 전압 비율을 달성하기 위해 제2 바이어스 전압을 조정하는 단계를 포함한다. 일부 실시예들에서, 제1 바이어스 전압은 일정한 전압으로 유지되는 반면, 제2 바이어스 전압은 목표 전압 비율을 달성하도록 조정된다.
[0073] 본원에 설명된 방법들은 유익하게는 프로세싱되는 기판의 에지 위에 그리고 그에 근접하게 배치된 영역들에서 플라즈마 특성들의 미세 제어 및 조정을 허용한다. 플라즈마 특성들의 미세 제어 및 조정은 기판 에지에서의 프로세싱 결과 프로파일들의 미세 제어 및 조정을 허용한다. 본원의 실시예들의 이점들은, 일반적으로 프로세싱 챔버가 휴지 상태로 된 후에 온도 제어를 갖지 않는 에지 링의 온도의 꾸준한 상승에 기인할 수 있는 기판별 프로세싱 변동, 예를 들어 최초 웨이퍼 효과(first wafer effect)를 제거하거나 실질적으로 감소시키는 것을 더 포함한다.
[0074] 전술한 내용들이 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 실시예들이 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서 안출될 수 있으며, 본 개시내용의 범위는 하기의 청구항들에 의해 결정된다.

Claims (20)

  1. 기판 지지 조립체로서,
    내부에 배치된 하나 이상의 제1 냉각 채널들을 갖는 제1 베이스 플레이트;
    상기 제1 베이스 플레이트의 가장 바깥쪽 직경을 둘러싸는 제2 베이스 플레이트 ― 상기 제2 베이스 플레이트는 내부에 배치된 하나 이상의 제2 냉각 채널들을 가짐 ―;
    상기 제1 베이스 플레이트 상에 배치되고 상기 제1 베이스 플레이트에 열적으로 결합된 기판 지지부;
    상기 제2 베이스 플레이트 상에 배치되고 상기 제2 베이스 플레이트에 열적으로 결합된 바이어싱 링(biasing ring) ― 상기 바이어싱 링은 유전체 재료로 형성됨 ―;
    상기 바이어싱 링의 유전체 재료에 매립된 에지 링 바이어싱 전극(edge ring biasing electrode); 및
    상기 바이어싱 링 상에 배치된 에지 링을 포함하는,
    기판 지지 조립체.
  2. 제1 항에 있어서,
    상기 에지 링은, 상기 에지 링과 상기 바이어싱 링 사이에 개재된 열 전도성 재료에 의해 상기 바이어싱 링에 열적으로 결합되는,
    기판 지지 조립체.
  3. 기판 지지 조립체로서,
    내부에 배치된 하나 이상의 제1 냉각 채널들을 갖는 제1 베이스 플레이트;
    상기 제1 베이스 플레이트의 가장 바깥쪽 직경을 둘러싸는 제2 베이스 플레이트 ― 상기 제2 베이스 플레이트는 내부에 배치된 하나 이상의 제2 냉각 채널들을 가짐 ―;
    상기 제1 베이스 플레이트 상에 배치되고 상기 제1 베이스 플레이트에 열적으로 결합된 기판 지지부;
    상기 제2 베이스 플레이트 상에 배치되고 상기 제2 베이스 플레이트에 열적으로 결합된 바이어싱 링 ― 상기 바이어싱 링은 유전체 재료로 형성됨 ―;
    상기 바이어싱 링의 유전체 재료에 매립된 에지 링 바이어싱 전극; 및
    상기 바이어싱 링 상에 배치된 에지 링을 포함하고,
    상기 제2 베이스 플레이트는, 상기 제2 베이스 플레이트와 상기 제1 베이스 플레이트 사이에 개재된 제1 절연체 링(insulator ring)에 의해 상기 제1 베이스 플레이트로부터 열적으로 절연되는,
    기판 지지 조립체.
  4. 제3 항에 있어서,
    상기 바이어싱 링은, 상기 바이어싱 링과 상기 기판 지지부 사이에 개재된 제2 절연체 링에 의해 상기 기판 지지부로부터 열적으로 절연되는,
    기판 지지 조립체.
  5. 제1 항에 있어서,
    상기 기판 지지부를 가열하기 위한 제1 히터 및 상기 에지 링을 가열하기 위한 제2 히터를 더 포함하는,
    기판 지지 조립체.
  6. 제5 항에 있어서,
    상기 제2 히터는 상기 바이어싱 링과 상기 제2 베이스 플레이트 사이에 배치되는,
    기판 지지 조립체.
  7. 제5 항에 있어서,
    상기 제2 히터는 상기 바이어싱 링의 유전체 재료에 매립되는,
    기판 지지 조립체.
  8. 기판을 프로세싱하는 방법으로서,
    기판 지지 조립체의 기판 지지부를 제1 온도로 가열하는 단계;
    상기 기판 지지부를 둘러싸는 에지 링을 제2 온도로 가열하는 단계;
    상기 기판 지지부 상에 상기 기판을 포지셔닝(positioning)하는 단계 ― 상기 기판 지지 조립체는 프로세싱 챔버의 프로세싱 볼륨(processing volume)에 배치되고, 상기 기판 지지 조립체는,
    내부에 배치된 하나 이상의 제1 냉각 채널들을 갖는 제1 베이스 플레이트;
    상기 제1 베이스 플레이트의 가장 바깥쪽 직경을 둘러싸는 제2 베이스 플레이트 ― 상기 제2 베이스 플레이트는 내부에 배치된 하나 이상의 제2 냉각 채널들을 가짐 ―;
    상기 제1 베이스 플레이트 상에 배치되고 상기 제1 베이스 플레이트에 열적으로 결합된 상기 기판 지지부;
    상기 제2 베이스 플레이트 상에 배치되고 상기 제2 베이스 플레이트에 열적으로 결합된 바이어싱 링 ― 상기 바이어싱 링은 유전체 재료로 형성됨 ―;
    상기 바이어싱 링의 유전체 재료에 매립된 에지 링 바이어싱 전극; 및
    상기 바이어싱 링 상에 배치된 상기 에지 링을 포함함 ―;
    상기 프로세싱 볼륨 내로 프로세싱 가스를 유동시키는 단계;
    상기 프로세싱 가스의 플라즈마를 점화 및 유지하는 단계;
    제1 바이어스 전압을 사용하여 상기 기판을 바이어싱하는 단계; 및
    제2 바이어스 전압을 사용하여 상기 에지 링을 바이어싱하는 단계를 포함하는,
    기판을 프로세싱하는 방법.
  9. 제8 항에 있어서,
    상기 에지 링은, 상기 에지 링과 상기 바이어싱 링 사이에 개재된 열 전도성 재료에 의해 상기 바이어싱 링에 열적으로 결합되는,
    기판을 프로세싱하는 방법.
  10. 기판을 프로세싱하는 방법으로서,
    기판 지지 조립체의 기판 지지부를 제1 온도로 가열하는 단계;
    상기 기판 지지부를 둘러싸는 에지 링을 제2 온도로 가열하는 단계;
    상기 기판 지지부 상에 상기 기판을 포지셔닝하는 단계 ― 상기 기판 지지 조립체는 프로세싱 챔버의 프로세싱 볼륨에 배치되고, 상기 기판 지지 조립체는,
    내부에 배치된 하나 이상의 제1 냉각 채널들을 갖는 제1 베이스 플레이트;
    상기 제1 베이스 플레이트를 둘러싸는 제2 베이스 플레이트 ― 상기 제2 베이스 플레이트는 내부에 배치된 하나 이상의 제2 냉각 채널들을 가지며, 상기 제2 베이스 플레이트는, 상기 제2 베이스 플레이트와 상기 제1 베이스 플레이트 사이에 개재된 제1 절연체 링에 의해 상기 제1 베이스 플레이트로부터 열적으로 절연됨 ―;
    상기 제1 베이스 플레이트 상에 배치되고 상기 제1 베이스 플레이트에 열적으로 결합된 상기 기판 지지부;
    상기 제2 베이스 플레이트 상에 배치되고 상기 제2 베이스 플레이트에 열적으로 결합된 바이어싱 링 ― 상기 바이어싱 링은 유전체 재료로 형성됨 ―;
    상기 바이어싱 링의 유전체 재료에 매립된 에지 링 바이어싱 전극; 및
    상기 바이어싱 링 상에 배치된 상기 에지 링을 포함함 ―;
    상기 프로세싱 볼륨 내로 프로세싱 가스를 유동시키는 단계;
    상기 프로세싱 가스의 플라즈마를 점화 및 유지하는 단계;
    제1 바이어스 전압을 사용하여 상기 기판을 바이어싱하는 단계; 및
    제2 바이어스 전압을 사용하여 상기 에지 링을 바이어싱하는 단계를 포함하는,
    기판을 프로세싱하는 방법.
  11. 제10 항에 있어서,
    상기 바이어싱 링은, 상기 바이어싱 링과 상기 기판 지지부 사이에 개재된 제2 절연체 링에 의해 상기 기판 지지부로부터 열적으로 절연되는,
    기판을 프로세싱하는 방법.
  12. 제8 항에 있어서,
    상기 기판 지지부는 제1 히터를 사용하여 가열되고, 상기 에지 링은 제2 히터를 사용하여 가열되는,
    기판을 프로세싱하는 방법.
  13. 제12 항에 있어서,
    상기 제2 히터는 상기 바이어싱 링과 상기 제2 베이스 플레이트 사이에 배치되는,
    기판을 프로세싱하는 방법.
  14. 제12 항에 있어서,
    상기 제2 히터는 상기 바이어싱 링의 유전체 재료에 매립되는,
    기판을 프로세싱하는 방법.
  15. 프로세싱 챔버로서,
    상기 프로세싱 챔버의 프로세싱 볼륨에 배치된 기판 지지 조립체; 및
    프로세서에 의해 실행될 때 기판을 프로세싱하는 방법을 수행하기 위한 명령들이 저장된 비-일시적 컴퓨터 판독 가능 매체를 포함하며,
    상기 기판 지지 조립체는,
    내부에 배치된 하나 이상의 제1 냉각 채널들을 갖는 제1 베이스 플레이트;
    상기 제1 베이스 플레이트를 둘러싸는 제2 베이스 플레이트 ― 상기 제2 베이스 플레이트는 내부에 배치된 하나 이상의 제2 냉각 채널들을 가지며, 상기 제2 베이스 플레이트는, 상기 제2 베이스 플레이트와 상기 제1 베이스 플레이트 사이에 개재된 제1 절연체 링에 의해 상기 제1 베이스 플레이트로부터 열적으로 절연됨 ―;
    상기 제1 베이스 플레이트 상에 배치되고 상기 제1 베이스 플레이트에 열적으로 결합된 기판 지지부;
    상기 제2 베이스 플레이트 상에 배치되고 상기 제2 베이스 플레이트에 열적으로 결합된 바이어싱 링 ― 상기 바이어싱 링은 유전체 재료로 형성됨 ―;
    상기 바이어싱 링의 유전체 재료에 매립된 에지 링 바이어싱 전극; 및
    상기 바이어싱 링 상에 배치된 에지 링을 포함하고,
    상기 방법은,
    상기 기판 지지부를 제1 온도로 가열하는 단계;
    상기 기판 지지부를 둘러싸는 상기 에지 링을 제2 온도로 가열하는 단계;
    상기 기판 지지부 상에 상기 기판을 포지셔닝하는 단계;
    상기 프로세싱 볼륨 내로 프로세싱 가스를 유동시키는 단계;
    상기 프로세싱 가스의 플라즈마를 점화 및 유지하는 단계;
    제1 바이어스 전압을 사용하여 상기 기판을 바이어싱하는 단계; 및
    제2 바이어스 전압을 사용하여 상기 에지 링을 바이어싱하는 단계를 포함하는,
    프로세싱 챔버.
  16. 제15 항에 있어서,
    상기 에지 링은, 상기 에지 링과 상기 바이어싱 링 사이에 개재된 열 전도성 재료에 의해 상기 바이어싱 링에 열적으로 결합되는,
    프로세싱 챔버.
  17. 제15 항에 있어서,
    상기 바이어싱 링은, 상기 바이어싱 링과 상기 기판 지지부 사이에 개재된 제2 절연체 링에 의해 상기 기판 지지부로부터 열적으로 절연되는,
    프로세싱 챔버.
  18. 제15 항에 있어서,
    상기 기판 지지부는 제1 히터를 사용하여 가열되고, 상기 에지 링은 제2 히터를 사용하여 가열되는,
    프로세싱 챔버.
  19. 제18 항에 있어서,
    상기 제2 히터는 상기 바이어싱 링과 상기 제2 베이스 플레이트 사이에 배치되거나, 상기 바이어싱 링의 유전체 재료에 매립되는,
    프로세싱 챔버.
  20. 삭제
KR1020217019894A 2019-02-01 2020-01-07 에지 링의 온도 및 바이어스 제어 KR102616707B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237015680A KR20230066664A (ko) 2019-02-01 2020-01-07 에지 링의 온도 및 바이어스 제어

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/265,186 2019-02-01
US16/265,186 US10784089B2 (en) 2019-02-01 2019-02-01 Temperature and bias control of edge ring
PCT/US2020/012503 WO2020159674A1 (en) 2019-02-01 2020-01-07 Temperature and bias control of edge ring

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237015680A Division KR20230066664A (ko) 2019-02-01 2020-01-07 에지 링의 온도 및 바이어스 제어

Publications (2)

Publication Number Publication Date
KR20210087547A KR20210087547A (ko) 2021-07-12
KR102616707B1 true KR102616707B1 (ko) 2023-12-20

Family

ID=71835755

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020237044837A KR20240005210A (ko) 2019-02-01 2020-01-07 에지 링의 온도 및 바이어스 제어
KR1020237015680A KR20230066664A (ko) 2019-02-01 2020-01-07 에지 링의 온도 및 바이어스 제어
KR1020217019894A KR102616707B1 (ko) 2019-02-01 2020-01-07 에지 링의 온도 및 바이어스 제어

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020237044837A KR20240005210A (ko) 2019-02-01 2020-01-07 에지 링의 온도 및 바이어스 제어
KR1020237015680A KR20230066664A (ko) 2019-02-01 2020-01-07 에지 링의 온도 및 바이어스 제어

Country Status (6)

Country Link
US (4) US10784089B2 (ko)
JP (3) JP7323626B2 (ko)
KR (3) KR20240005210A (ko)
CN (1) CN113039626B (ko)
TW (1) TW202044319A (ko)
WO (1) WO2020159674A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784089B2 (en) 2019-02-01 2020-09-22 Applied Materials, Inc. Temperature and bias control of edge ring
US11894255B2 (en) * 2019-07-30 2024-02-06 Applied Materials, Inc. Sheath and temperature control of process kit
JP7308767B2 (ja) * 2020-01-08 2023-07-14 東京エレクトロン株式会社 載置台およびプラズマ処理装置
US20230290620A1 (en) * 2020-06-29 2023-09-14 Sumitomo Osaka Cement Co., Ltd. Electrostatic chuck
US11781212B2 (en) * 2021-04-07 2023-10-10 Applied Material, Inc. Overlap susceptor and preheat ring
KR20230175233A (ko) * 2021-04-23 2023-12-29 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 기판 처리 방법
KR20230034452A (ko) * 2021-09-02 2023-03-10 주식회사 템네스트 반도체 웨이퍼 제조 장치 및 그 내식성 향상 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017228526A (ja) * 2016-06-22 2017-12-28 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 結合リング内に電極を使用することによってエッジ領域におけるイオンの方向性を制御するためのシステム及び方法
JP2018186263A (ja) * 2017-04-26 2018-11-22 東京エレクトロン株式会社 プラズマ処理装置

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6039836A (en) 1997-12-19 2000-03-21 Lam Research Corporation Focus rings
US6232236B1 (en) 1999-08-03 2001-05-15 Applied Materials, Inc. Apparatus and method for controlling plasma uniformity in a semiconductor wafer processing system
US20070032081A1 (en) * 2005-08-08 2007-02-08 Jeremy Chang Edge ring assembly with dielectric spacer ring
JP5317424B2 (ja) * 2007-03-28 2013-10-16 東京エレクトロン株式会社 プラズマ処理装置
US7758764B2 (en) 2007-06-28 2010-07-20 Lam Research Corporation Methods and apparatus for substrate processing
US8563619B2 (en) 2007-06-28 2013-10-22 Lam Research Corporation Methods and arrangements for plasma processing system with tunable capacitance
US20140034239A1 (en) 2008-07-23 2014-02-06 Applied Materials, Inc. Differential counter electrode tuning in a plasma reactor with an rf-driven workpiece support electrode
US20100018648A1 (en) 2008-07-23 2010-01-28 Applied Marterials, Inc. Workpiece support for a plasma reactor with controlled apportionment of rf power to a process kit ring
US8734664B2 (en) 2008-07-23 2014-05-27 Applied Materials, Inc. Method of differential counter electrode tuning in an RF plasma reactor
US20140069584A1 (en) 2008-07-23 2014-03-13 Applied Materials, Inc. Differential counter electrode tuning in a plasma reactor with an rf-driven ceiling electrode
US8449679B2 (en) 2008-08-15 2013-05-28 Lam Research Corporation Temperature controlled hot edge ring assembly
KR101559913B1 (ko) 2009-06-25 2015-10-27 삼성전자주식회사 플라즈마 건식 식각 장치
US20130107415A1 (en) 2011-10-28 2013-05-02 Applied Materials, Inc. Electrostatic chuck
US8988848B2 (en) 2011-12-15 2015-03-24 Applied Materials, Inc. Extended and independent RF powered cathode substrate for extreme edge tunability
US9412579B2 (en) 2012-04-26 2016-08-09 Applied Materials, Inc. Methods and apparatus for controlling substrate uniformity
US9997381B2 (en) 2013-02-18 2018-06-12 Lam Research Corporation Hybrid edge ring for plasma wafer processing
US9449797B2 (en) 2013-05-07 2016-09-20 Lam Research Corporation Component of a plasma processing apparatus having a protective in situ formed layer on a plasma exposed surface
US9666466B2 (en) 2013-05-07 2017-05-30 Applied Materials, Inc. Electrostatic chuck having thermally isolated zones with minimal crosstalk
US10832931B2 (en) 2014-05-30 2020-11-10 Applied Materials, Inc. Electrostatic chuck with embossed top plate and cooling channels
US20170263478A1 (en) 2015-01-16 2017-09-14 Lam Research Corporation Detection System for Tunable/Replaceable Edge Coupling Ring
US10017857B2 (en) * 2015-05-02 2018-07-10 Applied Materials, Inc. Method and apparatus for controlling plasma near the edge of a substrate
US10163610B2 (en) * 2015-07-13 2018-12-25 Lam Research Corporation Extreme edge sheath and wafer profile tuning through edge-localized ion trajectory control and plasma operation
US9761459B2 (en) 2015-08-05 2017-09-12 Lam Research Corporation Systems and methods for reverse pulsing
US10854492B2 (en) 2015-08-18 2020-12-01 Lam Research Corporation Edge ring assembly for improving feature profile tilting at extreme edge of wafer
US9620376B2 (en) 2015-08-19 2017-04-11 Lam Research Corporation Self limiting lateral atomic layer etch
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
US10192751B2 (en) 2015-10-15 2019-01-29 Lam Research Corporation Systems and methods for ultrahigh selective nitride etch
US10062599B2 (en) 2015-10-22 2018-08-28 Lam Research Corporation Automated replacement of consumable parts using interfacing chambers
US10124492B2 (en) 2015-10-22 2018-11-13 Lam Research Corporation Automated replacement of consumable parts using end effectors interfacing with plasma processing system
US20170115657A1 (en) 2015-10-22 2017-04-27 Lam Research Corporation Systems for Removing and Replacing Consumable Parts from a Semiconductor Process Module in Situ
US9881820B2 (en) 2015-10-22 2018-01-30 Lam Research Corporation Front opening ring pod
US9601319B1 (en) 2016-01-07 2017-03-21 Lam Research Corporation Systems and methods for eliminating flourine residue in a substrate processing chamber using a plasma-based process
US10109464B2 (en) * 2016-01-11 2018-10-23 Applied Materials, Inc. Minimization of ring erosion during plasma processes
US10685862B2 (en) 2016-01-22 2020-06-16 Applied Materials, Inc. Controlling the RF amplitude of an edge ring of a capacitively coupled plasma process device
WO2017131927A1 (en) * 2016-01-26 2017-08-03 Applied Materials, Inc. Wafer edge ring lifting solution
US10699878B2 (en) 2016-02-12 2020-06-30 Lam Research Corporation Chamber member of a plasma source and pedestal with radially outward positioned lift pins for translation of a substrate c-ring
US10651015B2 (en) 2016-02-12 2020-05-12 Lam Research Corporation Variable depth edge ring for etch uniformity control
US10438833B2 (en) 2016-02-16 2019-10-08 Lam Research Corporation Wafer lift ring system for wafer transfer
US9966231B2 (en) 2016-02-29 2018-05-08 Lam Research Corporation Direct current pulsing plasma systems
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
JP2018006299A (ja) * 2016-07-08 2018-01-11 東芝メモリ株式会社 プラズマ処理装置用処理対象支持台、プラズマ処理装置及びプラズマ処理方法
US20190122870A1 (en) * 2016-07-14 2019-04-25 Tokyo Electron Limited Focus ring replacement method and plasma processing system
US9947517B1 (en) * 2016-12-16 2018-04-17 Applied Materials, Inc. Adjustable extended electrode for edge uniformity control
JP6826955B2 (ja) 2017-06-14 2021-02-10 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US10763081B2 (en) 2017-07-10 2020-09-01 Applied Materials, Inc. Apparatus and methods for manipulating radio frequency power at an edge ring in plasma process device
JP6974088B2 (ja) * 2017-09-15 2021-12-01 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
KR101980203B1 (ko) * 2017-10-30 2019-05-21 세메스 주식회사 지지 유닛 및 그를 포함하는 기판 처리 장치
JP7235761B2 (ja) * 2017-11-17 2023-03-08 エーイーエス グローバル ホールディングス， プライベート リミテッド プラズマ処理源および基板バイアスの同期パルス化
JP7033441B2 (ja) 2017-12-01 2022-03-10 東京エレクトロン株式会社 プラズマ処理装置
JP7149068B2 (ja) * 2017-12-21 2022-10-06 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
JP7033907B2 (ja) * 2017-12-21 2022-03-11 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマエッチング方法
CN109994355B (zh) * 2017-12-29 2021-11-02 中微半导体设备(上海)股份有限公司 一种具有低频射频功率分布调节功能的等离子反应器
JP6995008B2 (ja) 2018-04-27 2022-01-14 東京エレクトロン株式会社 基板処理装置
US10784089B2 (en) * 2019-02-01 2020-09-22 Applied Materials, Inc. Temperature and bias control of edge ring

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017228526A (ja) * 2016-06-22 2017-12-28 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 結合リング内に電極を使用することによってエッジ領域におけるイオンの方向性を制御するためのシステム及び方法
JP2018186263A (ja) * 2017-04-26 2018-11-22 東京エレクトロン株式会社 プラズマ処理装置

Also Published As

Publication number Publication date
TW202044319A (zh) 2020-12-01
KR20210087547A (ko) 2021-07-12
US11232933B2 (en) 2022-01-25
US20210313156A1 (en) 2021-10-07
KR20230066664A (ko) 2023-05-16
JP2022523069A (ja) 2022-04-21
WO2020159674A1 (en) 2020-08-06
US20230360892A1 (en) 2023-11-09
US20200402776A1 (en) 2020-12-24
US11810768B2 (en) 2023-11-07
US20200251313A1 (en) 2020-08-06
JP2023109801A (ja) 2023-08-08
JP2023159093A (ja) 2023-10-31
CN113039626A (zh) 2021-06-25
CN113039626B (zh) 2024-04-26
US10784089B2 (en) 2020-09-22
KR20240005210A (ko) 2024-01-11
JP7323626B2 (ja) 2023-08-08

Similar Documents

Publication Publication Date Title
KR102616707B1 (ko) 에지 링의 온도 및 바이어스 제어
KR102617065B1 (ko) 서셉터 및 기판 처리 장치
KR102451669B1 (ko) 플라즈마 프로세싱을 위한 가변하는 두께를 갖는 상부 전극
JP5255936B2 (ja) フォーカスリング及び基板載置台、並びにそれらを備えたプラズマ処理装置
US20100101729A1 (en) Process kit having reduced erosion sensitivity
US20230047219A1 (en) Plasma processing apparatus
WO2022082207A1 (en) Backside gas leakby for bevel deposition reduction
US11810792B2 (en) Etching method and substrate processing apparatus
US11929278B2 (en) Low impedance current path for edge non-uniformity tuning
TW202044480A (zh) 用於使基板背側損傷最小化的方法及設備
JP2020017685A (ja) 基板処理装置及びプラズマシースの高さ制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant