JP7323626B2 - エッジリングの温度及びバイアスの制御 - Google Patents

エッジリングの温度及びバイアスの制御 Download PDF

Info

Publication number
JP7323626B2
JP7323626B2 JP2021544124A JP2021544124A JP7323626B2 JP 7323626 B2 JP7323626 B2 JP 7323626B2 JP 2021544124 A JP2021544124 A JP 2021544124A JP 2021544124 A JP2021544124 A JP 2021544124A JP 7323626 B2 JP7323626 B2 JP 7323626B2
Authority
JP
Japan
Prior art keywords
ring
bias
substrate support
baseplate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021544124A
Other languages
English (en)
Other versions
JP2022523069A (ja
Inventor
ジェームズ ロジャーズ，
リンイン サイ，
ラジンダー ディンサ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022523069A publication Critical patent/JP2022523069A/ja
Priority to JP2023076469A priority Critical patent/JP7516611B2/ja
Priority to JP2023122102A priority patent/JP2023159093A/ja
Application granted granted Critical
Publication of JP7323626B2 publication Critical patent/JP7323626B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Thermistors And Varistors (AREA)
  • Mechanical Operated Clutches (AREA)
  • Physical Vapour Deposition (AREA)

Description

技術分野
［０００１］本書に記載の実施形態は、概して半導体デバイス製造に関し、詳細には、基板のプラズマ処理中に、この基板の周縁エッジ及び周縁エッジの近位で処理プロファイルを制御するために使用される、方法及び装置に関する。
関連技術の説明
［０００２］プラズマ支援型エッチングプロセスは、周知のものであり、かつ、高密度集積回路の製造において、基板の材料層に開口を形成することによってかかる材料層をパターニングするために一般に使用されるプロセスオブレコード（ＰＯＲ）である。典型的なプラズマ支援型エッチングプロセスでは、処理チャンバ内に配置された基板支持体上に基板が位置付けられ、基板の上方でプラズマが形成される。次いでプラズマからのイオンが、基板に向けて、かつ基板上に配置されたマスク層に形成された開口に向けて加速されて、マスク表面の下に配置された材料層に、マスク層の開口に対応する開口をエッチングする。
［０００３］多くの場合、基板支持体は基板支持アセンブリの一部であり、この基板支持アセンブリは、基板支持体上の周縁の近位に配置された環状リング（本書ではエッジリング）を更に含む。エッジリングは、基板に外接しており、基板支持体の誘電体材料を、エッジリングがなければプラズマによって引き起こされる浸食から保護する。残念ながら、基板エッジと、エッジリングの基板エッジの近位に配置された部分との間の電気的及び熱的な不連続性により、基板エッジにおける望ましくない処理結果の変動が引き起こされうる。プラズマ支援型エッチングプロセスでは、望ましくない処理結果の変動とは、基板のエッジ又は縁部よりも径方向内側に配置された基板領域にエッチングされた開口のプロファイルと比較した、基板の縁部又はエッジの開口にエッチングされた開口の開口プロファイルの不均一性（すなわち、これらのプロファイル間の差異）を含む。基板エッジの表面にわたる処理結果の変動が過度になることは、デバイスの歩留まり（基板上に製造されるデバイスの総数のうちの、性能仕様に適合しているデバイスの割合）に悪影響を与え、それを低下させうる。
［０００４］したがって、当該技術分野において、基板のプラズマ支援型処理中に、基板のエッジにおける処理結果の変動を制御するための装置及び方法が、必要とされている。
［０００５］本書に記載の実施形態は、基板のプラズマ支援型処理中に、基板の周縁エッジの近位で処理結果プロファイルを制御するために使用される、方法及び装置を提供する。
［０００６］一実施形態では、基板支持アセンブリは、第１ベースプレートと、第１ベースプレートに外接している第２べースプレートとを特徴とする。第１ベースプレートと第２ベースプレートは各々、内部に配置された一又は複数の第１冷却チャネルと第２冷却チャネルをそれぞれ有する。基板支持アセンブリは更に、第１ベースプレート上に配置され、かつ第１ベースプレートに熱的に連結された基板支持体と、第２ベースプレート上に配置され、かつ第２ベースプレートに熱的に連結されたバイアスリングとを、特徴とする。ここでは、基板支持体とバイアスリングは各々、１つの誘電体材料で形成される。基板支持アセンブリは、バイアスリングの誘電体材料に埋め込まれたエッジリングバイアス電極と、バイアスリング上に配置されたエッジリングとを更に含む。
［０００７］別の実施形態では、基板を処理する方法は、基板支持アセンブリの基板支持体を第１温度まで加熱することと、基板支持体に外接しているエッジリングを第２温度まで加熱することと、基板支持体上に基板を位置付けることと、を含む。ここでは、基板支持アセンブリは、処理チャンバの処理空間内に配置されており、第１ベースプレートと、第１ベースプレートに外接している第２ベースプレートとを特徴とする。第１ベースプレートと第２ベースプレートは各々、内部に配置された一又は複数の第１冷却チャネルと第２冷却チャネルをそれぞれ有する。基板支持アセンブリは、第１ベースプレート上に配置され、かつ第１ベースプレートに熱的に連結された基板支持体と、第２ベースプレート上に配置され、かつ第２ベースプレートに熱的に連結されたバイアスリングとを、更に含む。基板支持体とバイアスリングは各々、１つの誘電体材料で形成される。基板支持アセンブリは、バイアスリングの誘電体材料に埋め込まれたエッジリングバイアス電極と、バイアスリング上に配置されたエッジリングとを更に含む。この方法は、処理ガスを処理空間に流入させることと、処理ガスのプラズマを点火（ｉｇｎｉｔｉｎｇ）し、維持することと、第１バイアス電圧を使用して、基板をバイアスすることと、第２バイアス電圧を使用して、エッジリングをバイアスすることと、を更に含む。
［０００８］別の実施形態では、処理チャンバは、処理チャンバの処理空間内に配置された基板支持アセンブリと、プロセッサによって実行された時に基板を処理する方法を実施するための命令が記憶されている、コンピュータ可読媒体とを、含む。ここでは、基板支持アセンブリは、第１ベースプレートと、第１ベースプレートに外接している第２べースプレートとを含む。第１ベースプレートと第２ベースプレートは各々、内部に配置された一又は複数の第１冷却チャネルと第２冷却チャネルをそれぞれ有する。基板支持アセンブリは、第１ベースプレート上に配置され、かつ第１ベースプレートに熱的に連結された基板支持体と、第２ベースプレート上に配置され、かつ第２ベースプレートに熱的に連結されたバイアスリングとを、更に含む。ここでは、基板支持体とバイアスリングは各々、１つの誘電体材料で形成される。基板支持アセンブリは、バイアスリングの誘電体材料に埋め込まれたエッジリングバイアス電極と、バイアスリング上に配置されたエッジリングとを更に含む。基板を処理する方法は、基板支持体を第１温度まで加熱することと、基板に外接しているエッジリングを第２温度まで加熱することと、基板支持体上に基板を位置付けることとを、含む。この方法は、処理ガスを処理空間に流入させることと、処理ガスのプラズマを点火し、維持することと、第１バイアス電圧を使用して、基板をバイアスすることと、第２バイアス電圧を使用して、エッジリングをバイアスすることと、を更に含む。
［０００９］本開示の上述の特徴を詳しく理解しうるように、上記で簡単に要約された本開示のより詳細な説明が、実施形態を参照することによって得られ、一部の実施形態は付随する図面に示されている。しかし、本開示は他の等しく有効な実施形態も許容しうることから、付随する図面はこの開示の典型的な実施形態のみを例示しており、したがって、本開示の範囲を限定すると見なすべきではないことに、留意されたい。
［００１０］一実施形態による、本書に記載している方法を実施するよう構成された基板支持アセンブリを特徴とする処理チャンバの概略断面図である。 ［００１１］図１に記載しているプラズマ処理チャンバ内で使用されうる、他の実施形態による基板支持アセンブリの一部分の概略断面図である。 図１に記載しているプラズマ処理チャンバ内で使用されうる、他の実施形態による基板支持アセンブリの一部分の概略断面図である。 図１に記載しているプラズマ処理チャンバ内で使用されうる、他の実施形態による基板支持アセンブリの一部分の概略断面図である。 ［００１２］図１に記載している処理チャンバ内で使用されうる、他の実施形態による基板支持アセンブリの一部分の概略断面図である。 図１に記載している処理チャンバ内で使用されうる、他の実施形態による基板支持アセンブリの一部分の概略断面図である。 ［００１３］本書に記載している方法を使用して形成されたプラズマシースプロファイルを概略的に示している、図１の一部分の拡大図である。 本書に記載している方法を使用して形成されたプラズマシースプロファイルを概略的に示している、図１の一部分の拡大図である。 本書に記載している方法を使用して形成されたプラズマシースプロファイルを概略的に示している、図１の一部分の拡大図である。 ［００１４］本書に記載している方法を使用したエッジリング温度の変動の影響を概略的に示している、図１の一部分の拡大図である。 本書に記載している方法を使用したエッジリング温度の変動の影響を概略的に示している、図１の一部分の拡大図である。 ［００１５］図１に記載している処理チャンバ内で使用されうる、別の実施形態による基板支持アセンブリの一部分の概略断面図である。 ［００１６］図１に記載している処理チャンバ内で使用されうる、別の実施形態による基板支持アセンブリの一部分の概略断面図である。 ［００１７］本書に記載している方法の実施形態を使用して処理された基板の、エッジの近位での正規化限界寸法（ＣＤ）収縮の比較測定値を示す。 本書に記載している方法の実施形態を使用して処理された基板の、エッジの近位での正規化限界寸法（ＣＤ）収縮の比較測定値を示す。 ［００１８］図６Ａに記載しているのと同じ処理条件を使用して処理された基板のエッジの近位での、正規化エッチング速度の比較測定値を示す。 図６Ｂに記載しているのと同じ処理条件を使用して処理された基板のエッジの近位での、正規化エッチング速度の比較測定値を示す。 ［００１９］本書に記載の実施形態による、基板を処理する方法を記載しているフロー図である。
［００２０］理解を容易にするために、可能であれば、複数の図に共通する同一の要素を指し示すのに、同一の参照番号を使用した。１つの実施形態で開示されている要素及び特徴は、かかる要素及び特徴が具体的に列挙されずとも、他の実施形態に有益に組み込まれうると想定される。
［００２１］本書に記載の実施形態は、基板のプラズマ支援型処理中に、基板の周縁エッジの近位で処理結果プロファイルを制御するために使用される、方法及び装置を提供する。詳細には、本書の方法及び装置は、基板支持アセンブリであって、その上に未処理基板が支持される基板支持アセンブリの表面の周縁に沿って配置された環状リング（本書ではエッジリング）を選択的かつ電気的にバイアスすること、及びかかる環状リングを温度制御することを提供する。エッジリングをバイアスし、温度制御することは、基板支持体であって、その上に未処理基板が配置されている基板支持体をバイアスし、温度制御することとは独立して行われる。
［００２２］基板支持体とエッジリングとの間で行われるように、バイアス印加及び温度制御が独立していることにより、基板のエッジの近位での処理結果プロファイルの微細なチューニングが可能になる。例えば、プラズマ支援型エッチングプロセスでは、基板エッジの近位での（例えば、エッジから１５ｍｍの範囲内での）基板上の処理結果は、基板エッジよりも径方向内側の場所における基板上の処理結果とは、異なることが多い。処理結果のこの不均一性は、多くの場合、これに対応する、基板上でプロセスを実施するために使用されるプラズマであって、基板の上方で形成される（この場合、基板の主表面の平面は水平位置で処理されている）プラズマの特性における不連続性又は変化に起因しうる。処理プラズマの特性における不連続性又は変化は、基板上方のプラズマ領域の形状の変化、及び、プラズマ全体における、プラズマを形成する処理ガスのイオン化の程度の変化を含む。典型的には、処理プラズマにおけるかかる不連続性又は変化は、基板のエッジの内側の基板上方の領域と比較して、基板のエッジ領域及びエッジ領域の近位のエッジリングの上方に配置された領域において、より顕著である。したがって、本書で提示している装置及び方法により、エッジリングのバイアス印加とエッジリングの温度の両方の微細な制御が可能になり、上述した差異が改善される。
［００２３］多くの場合、材料堆積工程（ＣＶＤ、ＰＶＤ、及びＡＬＤのプロセスなど）、又は材料除去工程（化学機械研磨（ＣＭＰ）及び湿式若しくは乾式のエッチング処理など）といった既存の基板処理工程は、基板の中心領域とエッジ領域との間に、フィーチャ（特徴部）プロファイルのばらつき又は材料厚さのばらつきを引き起こしうる。かかる状況において、既存の基板処理工程による中心－エッジ間の不均一性を補償するために、本書に記載の実施形態によって可能になるエッジリングのバイアス印加とエッジリングの温度の両方の微細な制御が使用されうる。
［００２４］エッジリングのバイアス印加は、図１及び図４Ａから図４Ｃで図示し、説明しているように、プラズマシースの形状を制御することによって、基板エッジの近位の上方に配置された領域内のプラズマの形状をチューニングすることを容易にする。プラズマシースが湾曲している場合、バイアスされた基板に向かって牽引されるイオンの軌道は、シースが基板表面に平行である時にプラズマから基板に向かって牽引されるイオンの軌道とは異なる。エッジリング温度を制御することにより、処理ガス中の反応性中性種（例えばラジカル及び活性分子）の濃度が影響を受け、ひいては、基板エッジの近位の上方に配置された領域において、反応性中性物質に関与する化学反応がチューニングされる。
［００２５］図１は、一実施形態による、本書に記載している方法を実践するよう構成されたプラズマ処理チャンバの概略断面図である。この実施形態では、処理チャンバはプラズマエッチング処理チャンバ（反応性イオンエッチング（ＲＩＥ）プラズマチャンバなど）である。他の実施形態では、処理チャンバは、プラズマ堆積チャンバ（例えば、プラズマ化学気相堆積（ＰＥＣＶＤ）チャンバ、プラズマ物理的気相堆積（ＰＥＰＶＤ）チャンバ、又はプラズマ原子層堆積（ＰＥＡＬＤ）チャンバ）である。他の実施形態では、処理チャンバは、プラズマ処理チャンバ又はプラズマベースのイオン注入チャンバ（例えば、プラズマドーピング（ＰＬＡＤ）チャンバ又は物理的気相堆積（ＰＶＤ）チャンバ）である。本書では、処理チャンバは、高周波（ＲＦ）電源に電気的に連結された誘導結合プラズマ（ＩＣＰ）源を含む。他の実施形態では、プラズマ源は容量結合プラズマ（ＣＣＰ）源（例えば、処理空間内に配置されたプラズマ電極）であり、この場合、プラズマ電極は、ＲＦ電源に電気的に連結され、かつチャンバ内でエネルギー及び電力を容量結合させてプラズマにする。
［００２６］処理チャンバ１００は、集合的に処理空間１０５を画定するチャンバリッド１０２と、一又は複数の側壁１０３と、チャンバベース１０４とを含む、チャンバ本体１０１を特徴とする。処理空間１０５は、処理空間１０５内に処理ガスを供給する処理ガス源１０６に流体連結される。処理チャンバ１００は、処理ガス源を通じて処理空間に導入された処理ガス（複数可）のプラズマ１０８を点火して維持するよう構成された、プラズマ生成装置１０７を更に含む。プラズマ生成装置１０７は、処理空間１０５の外部の場所の、チャンバリッド１０２の近位に配置された、一又は複数の誘導コイル１０９を含む。一又は複数の誘導コイル１０９は、ＲＦ電源１１０に電気的に連結されている。プラズマ生成装置１０７は、ＲＦ電源１１０によって電力供給された誘導コイル１０９からのエネルギーを処理ガス（複数可）と誘導結合させることによってプラズマ１０８を点火し、維持するために、使用される。ここでは、処理空間１０５は、処理空間１０５を大気圧より低い圧力に維持し、処理空間１０５から処理ガス及びその他のガスを排出するために、真空源（一又は複数の専用真空ポンプなど）に流体連結される。典型的には、処理チャンバは、処理チャンバの動作を制御し、本書に記載している方法を実装するために使用される、システムコントローラ１１１を含む。
［００２７］本書では、システムコントローラ１１１は、メモリ１１３（例えば不揮発性メモリ）及びサポート回路１１４と共に動作可能な、プログラマブル中央処理ユニット（本書ではＣＰＵ１１２）を含む。サポート回路１１４は、従来的に、ＣＰＵ１１２に連結されており、処理チャンバ１００の制御を容易にするためにその様々な構成要素に連結された、キャッシュ、クロック回路、入／出力サブシステム、電源など（及びこれらの組み合せ）を備える。ＣＰＵ１１２は、処理チャンバ１００の様々な構成要素及びサブプロセッサを制御するための、工業環境で使用される任意の形態の汎用コンピュータプロセッサのうちの１つ（プログラマブルロジックコントローラ（ＰＬＣ）など）である。ＣＰＵ１１２に連結されたメモリ１１３は、非一過性であり、典型的には、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、フロッピーディスクドライブ、ハードディスク、又は、他の任意の形態のローカル若しくはリモートのデジタル記憶装置といった、容易に入手可能なメモリのうちの一又は複数である。
［００２８］典型的には、メモリ１１３は、命令を包含するコンピュータ可読記憶媒体（例えば不揮発性メモリ）の形態であり、この命令は、ＣＰＵ１１２によって実行されると、処理チャンバ１００の動作を促進する。メモリ１１３内の命令は、プログラム製品（例えば、本開示の方法を実装するプログラム）の形態である。プログラムコードは、いくつかの異なるプログラミング言語のうちのいずれかに適合しうる。一例では、本開示は、コンピュータシステムと共に使用されるコンピュータ可読記憶媒体に記憶されたプログラム製品として、実装されうる。プログラム製品のプログラム（複数可）が、実施形態の機能（本書に記載の方法を含む）を規定する。
［００２９］例示的なコンピュータ可読記憶媒体は、（ｉ）情報を恒久的に記憶する、書き込み不能な記憶媒体（例えば、ＣＤ－ＲＯＭドライブによって可読なＣＤ－ＲＯＭディスク、フラッシュメモリ、ＲＯＭチップ、又は、任意の種類のソリッドステート不揮発性半導体メモリといった、コンピュータ内の読み出し専用メモリデバイス）、及び、（ｉｉ）変更可能な情報を記憶する、書き込み可能な記憶媒体（例えば、ディスケットドライブ若しくはハードディスクドライブ内のフロッピーディスク、又は、任意の種類のソリッドステートランダムアクセス半導体メモリ）
を含むが、これらに限定されるわけではない。かかるコンピュータ可読記憶媒体は、本書に記載の方法の機能を指示するコンピュータ可読命令を保有している場合には、本開示の実施形態となる。一部の実施形態では、本書に記載の方法又はその部分は、一又は複数の特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、又は他の種類のハードウェアの実行形態によって実施される。他の一部の実施形態では、本書に記載のプロセスは、ソフトウェアルーチン、ＡＳＩＣ（複数可）、ＦＰＧＡ、及び／又は他の種類のハードウェアの実行形態、を組み合わせることによって実施される。
［００３０］処理チャンバ１００は、処理空間１０５内に配置された基板支持アセンブリ１１５を更に含む。基板支持アセンブリ１１５は、チャンバベース１０４の下方の領域、又は基板支持アセンブリ１１５とチャンバベース１０４との間に配置された領域に、チャンバベース１０４を通って密封状態で延在する（例えば、ベローズ（図示せず）に囲まれている）支持シャフト１１６上に、配置される。典型的には、基板１１７は、一又は複数の側壁１０３のうちの１つにある、従来的には基板処理中にドア又はバルブ（図示せず）により密封される開口（図示せず）を通って、処理空間１０５内にローディング（搬入）される。基板支持アセンブリ１１５を通るように可動に配置された複数のリフトピン１１８により、基板支持アセンブリ１１５との間での基板１１７の移送が容易になる。リフトピン１１８は、上昇位置では、基板支持アセンブリ１１５の表面の上方に延在して、この表面から基板１１７を上昇させ、ロボットハンドラ（図示せず）による基板１１７へのアクセスを可能にする。下降位置では、リフトピン１１８の上面（図示せず）は、基板支持アセンブリ１１５の表面と同一平面にあるか、又はかかる表面の下に配置され、基板１１７は基板支持アセンブリ１１５の表面上に載置される。
［００３１］ここでは、基板支持アセンブリ１１５は、第１ベースプレート１２０上に配置され、かつ第１ベースプレート１２０に熱的に連結された基板支持体１１９と、第１ベースプレート１２０に外接している第２ベースプレート１２１とを含む。基板支持体１１９は、誘電体材料（例えば、炭化ケイ素（ＳｉＣ）などのバルク焼結セラミック材料、又は、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化チタン（ＴｉＯ）、窒化チタン（ＴｉＮ）、酸化イットリウム（Ｙ２Ｏ３）、これらの混合物、及びこれらの組み合わせといった、金属酸化物セラミック材料若しくは金属窒化物セラミック材料）から形成される。基板支持体１１９は、第１ベースプレート１２０と基板支持体１１９との間に配置された、熱伝導性接着剤によって、又は熱伝導性材料（例えば、熱伝導性であり物理的に適合しているガスケット若しくはその他の導電性材料）を含む機械的手段によって、第１ベースプレート１２０に熱的に連結されている。一部の実施形態では、第１ベースプレート１２０と第２ベースプレート１２１の一方又は両方が、耐腐食性で熱伝導性の材料（例えば、アルミニウム、アルミニウム合金、ステンレス鋼、又は窒化アルミニウム（ＡｌＮ）といった、耐腐食性のセラミック又は金属）で形成される。
［００３２］基板支持アセンブリ１１５は、第２ベースプレート１２１上に配置されたバイアスリング１２２と、バイアスリング１２２の上に配置されたエッジリング１２３とを更に含む。バイアスリング１２２は、典型的には、電極が内部に埋め込まれた誘電体材料で作製される。誘電体材料は、上述した、基板支持体１１９を形成するために使用されうるセラミック材料のうちの１つ又はかかるセラミック材料の組み合わせでありうる。典型的には、エッジリング１２３は、熱伝導性で導電性の材料（例えばシリコン、グラファイト、炭化ケイ素、又はこれらの組み合わせ）で形成される。一部の実施形態では、エッジリング１２３は、エッジリング１２３とバイアスリング１２２との間に介在する熱伝導性材料１２４（シリコーンガスケットなど）によって、バイアスリング１２２に熱的に連結される。他の実施形態では、熱伝導性材料１２４は、シリコーンベース又はアクリルベースのテープ又はペーストを含む。
［００３３］一部の実施形態では、熱伝導性材料１２４を、処理ガス及びプラズマへの曝露を防止することによって処理ガス及びプラズマが引き起こす腐食から保護するために、エッジリング１２３とバイアスリング１２２の間の、熱伝導性材料１２４の内周及び外周に、保護リング１２５ａ～ｂが配置される。第１保護リング１２５ａは、熱伝導性材料１２４に外接し、ゆえに、熱伝導性材料１２４の近位の、径方向外側に配置される。第２保護リング１２５ｂは、熱伝導性材料１２４の近位の、径方向内側に配置される。ここでは、保護リング１２５ａ～ｂは、処理ガス及びプラズマに耐性のあるポリマーで形成される。好適なポリマーの例は、一又は複数のフッ素含有ポリマー（フルオロポリマー）（例えばパーフルオロアルコキシ（ＰＦＡ）、フッ化エチレンプロピレン（ＦＥＰ）、デュポン社からＴＥＦＬＯＮ（登録商標）として市販されているポリテトラフルオロエチレン（ＰＴＦＥ）、又はこれらの組み合わせ）を含む。
［００３４］他の実施形態では、エッジリング１２３は、バイアスリング１２２の直上に配置され、バイアスリング１２２に直接接触している。典型的には、かかる実施形態では、エッジリング１２３とバイアスリング１２２の一方又は両方の界面は、製造中に研磨される。エッジリング１２３とバイアスリング１２２との界面が研磨されることにより、研磨されていない表面と比べて接触表面積が増大し、ゆえに、エッジリング１２３とバイアスリング１２２との間の熱伝達率が所望にしたがって上昇する。一部の実施形態では、ＤＣ電源１４１は、バイアスリング１２２内に埋め込まれた電極（エッジリングバイアス電極１３６又は第２電極（図示せず）など）に電気的に連結される。かかる実施形態では、エッジリングバイアス電極１３６又は第２電極は、エッジリング１２３とエッジリングバイアス電極１３６又は第２電極の間に電位を提供し、これにより、これらの間に静電（ＥＳＣ）誘引力をもたらすことによって、バイアスリング１２２とエッジリング１２３との間の密接な接触、ひいては高い熱伝達率を確保するために、使用される。
［００３５］ここでは、基板支持体１１９は、その誘電体材料内に埋め込まれた一又は複数のチャック電極１２６を含む。一又は複数のチャック電極１２６は、基板１１７とチャック電極（複数可）１２６との間に電位を提供することによりこれらの間に静電（ＥＳＣ）誘引力をもたらすことによって、基板１１７を基板支持体１１９に固定するために使用される。ここでは、一又は複数のチャック電極１２６は、チャック電極１２６にチャック電圧を提供するチャック電源１２７（ＤＣ電源など）に連結される。
［００３６］基板支持アセンブリ１１５は更に、エッジリング１２３と基板１１７の一方又は両方を、それらの上方に形成されたプラズマ１０８に対してバイアスするよう構成される。典型的には、基板１１７は、基板バイアス電圧が印加される電極との容量結合を通じてバイアスされる。バイアスを提供するために使用される電極は、基板支持体１１９の誘電体材料内又は誘電体材料の下に配置されうる。一部の実施形態では、基板１１７をバイアスすることは、基板支持体１１９の誘電体材料内に配置されたチャック電極１２６に基板バイアス電圧を印加することを含む。かかる実施形態では、チャック電極１２６は、チャック電源１２７及びバイアス電源１３４の両方に電気的に連結される（バイアス電源１３４とチャック電極１２６との間の電気的連結は仮想線で示している）。かかる実施形態では、チャック電極１２６が、基板バイアスとＤＣチャック電位の両方を提供するために使用される。一部の実施形態では、基板１１７をバイアスすることは、バイアス電源１３４からの基板バイアス電圧を、バイアス電源１３４に電気的に連結されている第１ベースプレート１２０に印加することを含む。他の実施形態では、基板１１７をバイアスすることは、基板支持体１１９の誘電体材料内に埋め込まれた基板バイアス電極（図示せず）にバイアス電圧を印加することを含む。基板バイアス電極は、使用されるのであれば、典型的には、基板バイアス電極とチャック電極１２６との間に配置された基板支持体１１９の誘電体材料によって、チャック電極１２６から電気絶縁される。典型的には、バイアス電源１３４は、連続波（ＣＷ）ＲＦ電力、パルスＲＦ電力、ＣＷ ＤＣ電力、又はパルスＤＣ電力のうちの１つ、又はこれらの組み合わせを提供する。
［００３７］エッジリング１２３をバイアスすることは、基板１１７をバイアスすることとは独立に、エッジリングバイアス電極１３６にエッジリングバイアス電圧を印加することを含む。ここでは、エッジリングバイアス電極１３６は、バイアスリング１２２の誘電体材料内に埋め込まれており、エッジリングバイアス電極１３６とバイアス電源１３４との間に配置された同調回路１３７を通じて、バイアス電源１３４に電気的に連結される。他の実施形態では、エッジリングバイアス電極１３６は、バイアス電源１３４とは異なる第２バイアス電源１４０に電気的に連結される（エッジリングバイアス電極１３６と第２バイアス電源１４０との間の電気的連結は仮想線で示している）。エッジリング１２３をバイアスすることと基板１１７をバイアスすることが独立していることで、基板１１７の周縁エッジの近位でのプラズマシース１３８ａの形状の微細な制御が可能になる。プラズマシース１３８ａは、典型的には、プラズマ１０８のバルクと、プラズマ１０８に対向している基板１１７及びエッジリング１２３の表面と間に配置されるダークスペース（ｄａｒｋ－ｓｐａｃｅ）境界領域を画定する。プラズマシース１３８ａの形状を制御することについては、図４Ａから図４Ｃに関連して下記に記載する説明で後述する。
［００３８］一部の実施形態では、第１ベースプレート１２０と第２ベースプレート１２１の一方又は両方は、金属窒化物セラミック材料（窒化アルミニウム（ＡｌＮ）など）といった、熱伝導性で電気絶縁性の材料で形成される。熱伝導性で電気絶縁性の材料で第１ベースプレート１２０と第２ベースプレート１２１の一方又は両方を形成することで、エッジリングバイアス電極１３６と、基板にバイアス電力を提供するのに使用される電極（例えば、上述したが図示していない基板バイアス電極）又はチャック電極１２６との間のクロストークが、（バイアス電源１３４がそれらに電気的に連結されていても）所望にしたがって、防止されるか又は実質的になくなる。本書で使用される場合、「クロストーク（ｃｒｏｓｓ－ｔａｌｋ）」とは、各電極に提供される電力間の望ましくない電気的干渉であり、これは、望ましくないことに、各電極に対するバイアス電力を独立して制御する能力に干渉しうる。典型的には、クロストークは、電極と、導電性の一又は複数のベースプレート（例えばアルミニウムのベースプレート）とが、それらの間に配置された基板支持体又はバイアスリングの比較的薄い誘電体材料を通じて容量結合されることにより生じる。
［００３９］ここでは、基板支持アセンブリ１１５は、基板支持体１１９の誘電体材料内に埋め込まれた一又は複数の第１加熱素子１２８と、第１ベースプレート１２０内に配置された一又は複数の第１冷却チャネル１２９とを、更に含む。一又は複数の第１加熱素子１２８は、基板支持体１１９、ひいてはその上に配置された基板１１７を、処理前に望ましい温度まで加熱し、処理中に基板１１７を望ましい温度に維持するために使用される。一又は複数の第１冷却チャネル１２９は、相対的に高い電気抵抗を有する冷媒又は改質水のソースといった、冷却剤（ｃｏｏｌａｎｔ）源（図示せず）に流体連結され、それと流体連通している。第１ベースプレート１２０は、基板処理中に、基板支持体１１９の温度、ひいては、基板支持体１１９上に配置された基板１１７の温度を調節するために使用される。基板支持体１１９の温度の微細な制御、ひいては、その上に配置された基板１１７の温度の微細な制御を容易にするために、第１加熱素子（複数可）１２８と、第１冷却チャネル１２９を通る冷却剤の流れとは、単独で又は組み合わされて使用されうる。
［００４０］エッジリング１２３の温度は、基板１１７の温度とは独立して、第２加熱素子１３０と第２冷却チャネル１３１の一方又は両方を使用して維持され、制御される。この実施形態では、第２加熱素子１３０は、バイアスリング１２２の誘電体材料内に埋め込まれた抵抗加熱素子を含む。第２加熱素子１３０は、第２冷却チャネル１３１を通って流れる冷却剤と組み合わされて、バイアスリング１２２を、ひいてはバイアスリング１２２に熱的に連結されたエッジリング１２３を、基板処理前に望ましい温度まで加熱し、基板処理中にはエッジリングを望ましい温度に維持するために使用される。ここでは、バイアスリング１２２は、バイアスリング１２２と基板支持体１１９との間に介在する第１絶縁体リング１３２によって、基板支持体１１９から断熱される。
［００４１］ここでは、第２ベースプレート１２１内に配置された第２冷却チャネル１３１は、冷却剤源（図示せず）に流体連結され、これと流体連通しており、この冷却剤源は、第１冷却チャネル（複数可）に冷却流体を供給するために使用される冷却剤源と同じであっても、かかる冷却剤源とは異なるものであってもよい。同一の冷却剤源が使用される実施形態では、第１冷却チャネルを通る冷却剤の流量と第２冷却チャネルを通る冷却剤の流量とは、第１ベースプレート１２０と第２ベースプレート１２１のそれぞれの独立した温度制御を容易にするために、独立して制御される。典型的には、第２ベースプレート１２１は、第２ベースプレート１２１と第１ベースプレート１２０との間に介在する第２絶縁体リング１３３によって、第１ベースプレート１２０から断熱される。第１絶縁体リング１３２と第２絶縁体リング１３３は、典型的には、基板支持体１１９とバイアスリング１２２との間、及び第１ベースプレート１２０と第２ベースプレート１２１との間のそれぞれに、熱伝達を抑制するのに適した材料で形成される。断熱体リング１３２、１３３に適している可能性がある好適な材料の例は、ＰＴＦＥ、石英、シリコーン、及びこれらの組み合わせを含む。一部の実施形態では、断熱体リングは使用されず、第１ベースプレートと第２ベースプレートとは、それらの間の空間に設けられた真空によって互いにから離間され、断熱される。
［００４２］ここでは、基板支持アセンブリ１１５は、バイアスリング１２２の誘電体材料内に又はかかる誘電体材料の近位に配置された一又は複数の温度センサ（例えば熱電対１３５）を更に含む。熱電対１３５は、バイアスリング１２２の温度、ひいては、それに熱的に連結されたエッジリング１２３の温度をモニタするために使用される。他の一部の実施形態では、基板支持体１１９とエッジリング１２３の一方又は両方は、図２Ａに示しているように、それらの下に配置された、それら専用のヒータを使用して加熱される。他の一部の実施形態では、基板支持体１１９とエッジリング１２３の両方が、図３に示しているように、共通のベースプレート上に配置される。
［００４３］図２Ａは、図１に記載している処理チャンバ１００内で基板支持アセンブリ１１５の代わりに使用されうる、一実施形態による基板支持アセンブリ２００ａの一部分の概略断面図である。ここでは、基板支持体１１９と第１ベースプレート１２０との間には第１ヒータ（例えば第１加熱プレート２０１）が介在し、バイアスリング１２２と第２ベースプレート１２１との間には第２ヒータ（例えば第２加熱プレート２０２）が介在している。第１加熱プレート２０１は、第１加熱プレート２０１と第２加熱プレート２０２との間に配置された第１絶縁体リング１３２によって、第２加熱プレート２０２から断熱される。第２ベースプレート１２１は、第２ベースプレート１２１と第１ベースプレート１２０との間に介在する第２絶縁体リング１３３によって、第１ベースプレート１２０から断熱される。
［００４４］図２Ｂは、図１に記載している処理チャンバ１００内で基板支持アセンブリ１１５の代わりに使用されうる、一実施形態による基板支持アセンブリ２００ｂの一部分の概略断面図である。ここでは、基板支持アセンブリ２００ｂは、図１に記載した基板支持アセンブリ１１５に類似しているが、第１電気絶縁プレート２０３及び第２電気絶縁プレート２０４を更に含む。第１電気絶縁プレート２０３は、基板支持体１１９と第１ベースプレート１２０との間に介在する。第２電気絶縁プレート２０４は、バイアスリング１２２と第２ベースプレート１２１との間に介在する。ここでは、第２電気絶縁プレート２０４は、第１電気絶縁プレート２０３に外接しており、それらの間に第１絶縁体リング１３２と第２絶縁体リング１３３の一方又は両方が介在することによって、第１電気絶縁プレート２０３から断熱される。
［００４５］典型的には、第１電気絶縁プレート２０３と第２電気絶縁プレート２０４の一方又は両方は、金属窒化物セラミック材料（窒化アルミニウム（ＡｌＮ）など）といった、熱伝導性で電気絶縁性の材料で形成される。電気絶縁プレート２０３及び２０４により、エッジリングバイアス電極１３６と、基板にバイアス電力を提供するのに使用される電極（例えば、上述したが図示していない基板バイアス電極）又はチャック電極１２６との間のクロストークが、（バイアス電源１３４がそれらに電気的に連結されていても）所望にしたがって防止されるか、又は実質的になくなる。一部の実施形態では、電気絶縁プレート２０３と２０４の一方又は両方は、それらの上に配置されたそれぞれの電極と、それらの下に配置されたそれぞれのベースプレートとの容量結合を実質的になくすか、又は著しく低減するのに十分な、厚さを有する。例えば、一部の実施形態では、電気絶縁プレート２０３と２０４の一方又は両方は、約５ｍｍを上回る（例えば約１０ｍｍを上回る）厚さ、又は、例としては約５ｍｍと約５０ｍｍとの間の厚さを有する。
［００４６］図２Ｃは、図１に記載している処理チャンバ１００内で基板支持アセンブリ１１５の代わりに使用されうる、一実施形態による基板支持アセンブリ２００ｃの一部分の概略断面図である。ここでは、基板支持アセンブリ２００ｃは、図１に記載した基板支持アセンブリ１１５に類似しているが、第２ベースプレート１２１とバイアスリング１２２との間に介在する電気絶縁プレート２０４を更に含む。基板支持アセンブリ２００ｃは、図２Ｂに記載している電気絶縁プレート２０３を含まず、第１ベースプレート１２０は、設備プレート２０５の少なくとも一部分によって支持されている。設備プレート２０５は、基板支持アセンブリ２００ｃに構造的支持を提供するものであり、本書に記載の実施形態のうちの１つ又はそれらの任意の組み合わせと共に使用されうる。他の実施形態では、基板支持アセンブリは、電気絶縁プレート２０３を含み、電気絶縁プレート２０４を含まないこともある。電気絶縁プレートの一方を含み、他方を含まないことで、バイアス電極同士の間のクロストークが更に低減されるか、実質的になくなると共に、基板支持アセンブリの製造コストが削減される。
［００４７］図３Ａは、図１に記載している処理チャンバ１００内で基板支持アセンブリ１１５の代わりに使用されうる、別の実施形態による基板支持アセンブリ３００ｂの一部分の概略断面図である。ここでは、基板支持体１１９とバイアスリング１２２の両方が、共通のベースプレート３０１上に配置されている。ベースプレート３０１の温度は、内部に配置された一又は複数の冷却チャネル３０２を使用して調節される。一又は複数の冷却チャネル３０２は、相対的に高い電気抵抗を有する冷媒又は改質水のソースといった、冷却剤源（図示せず）に流体連結され、それと流体連通している。ベースプレート３０１は、基板処理中に、基板支持体１１９及びバイアスリング１２２の温度、ひいては、基板支持体１１９とバイアスリング１２２の上にそれぞれ配置された基板１１７とエッジリング１２３の温度を、調節するために使用される。ここでは、基板支持体１１９とバイアスリング１２２とは、それらの間に介在する絶縁体リング３０３によって互いから断熱されている。この実施形態では、基板支持体１１９とバイアスリング１２２の各々は、それらの誘電体材料内に埋め込まれた、対応する加熱素子１２８、１３０を含む。他の実施形態では、基板支持体１１９及びバイアスリング１２２は、加熱プレート（例えば、図２に示している加熱プレート２０１、２０２）を使用して加熱される。
［００４８］典型的には、バイアスリング１２２、ひいてはその上に配置されたエッジリング１２３は、一又は複数の熱電対１３５によって提供された測定値を使用して、望ましい温度に又は望ましい温度範囲内に維持される。測定された温度（複数可）はシステムコントローラ１１１に通信され、システムコントローラ１１１は、測定された温度（複数可）を望ましい温度設定点又は望ましい温度範囲と比較する。測定された温度が望ましい温度設定値を下回っているか、又は望ましい温度範囲を下回っている場合、システムコントローラ１１１は、エッジリング１２３への熱流を増大させる。典型的には、エッジリング１２３への熱流は、図１及び図３に示している第２加熱素子１３０、若しくは図２に示している第２加熱プレート２０２に電力を印加するか、又はそれらに提供される電力を増加させることによって、増大される。測定された温度が望ましい温度設定値を上回っているか、又は望ましい温度範囲を上回っている場合、システムコントローラ１１１は、エッジリング１２３から熱を除去する。典型的には、バイアスリング１２２に印加される電力をオフにするか若しくは低下させること、図１及び図２に示している第２ベースプレート１２１若しくは図３Ａに示している一体型のベースプレートに至る冷却剤流量を変化させること、又はこれらを組み合わせることによって、エッジリング１２３から熱が除去される。一部の実施形態では、基板支持アセンブリ３００ａは、ベースプレート３０１と基板支持体１１９との間又はベースプレート３０１とのバイアスリング１２２との間にそれぞれ介在する、第１電気絶縁プレート２０３と第２電気絶縁プレート２０４（図２Ｂ参照）の一方又は両方を更に含む。
［００４９］図３Ｂは、図１に記載している処理チャンバ１００内で基板支持アセンブリ１１５の代わりに使用されうる、一実施形態による基板支持アセンブリ３００ｂの一部分の概略断面図である。ここでは、基板支持アセンブリ３００ｂは、共通のベースプレート３０１と基板支持体１１９及びバイアスリング１２２との間に介在する、共通の電気絶縁プレート３０４を更に含む。電気絶縁プレート３０４は、第１電気絶縁プレート２０３及び第２電気絶縁プレート２０４に関連して上述したのと同じ材料で形成されてよく、同じ厚さを有しうる。
［００５０］図４Ａから図４Ｃは、図１に示している処理チャンバ１００の一部分の概略断面図であり、基板１１７のエッジの近位でのプラズマシース１３８ａ～ｃの形状をそれぞれ示している。ここでは、プラズマシース１３８ａ～ｃの形状は、本書に記載していれる方法を使用して、基板１１７に印加されるバイアス電圧と、エッジリング１２３に印加されるバイアス電圧との比率を調整することによって制御される。典型的には、エッジリング１２３に提供されるバイアス電圧を増大させることにより、エッジリング１２３に印加されるバイアス電圧が低いか、又は全くない場合と比較すると、エッジリング１２３の上方には相対的に厚いプラズマシース１３８ｂが生じる。
［００５１］図４Ａでは、プラズマシース１３８ａは、基板１１７の上方に配置された領域と、エッジリング１２３の基板１１７の近位の部分の上方に配置された領域とにわたって、均一な厚さを有している。プラズマシース１３８ａが均一な厚さであることにより、軌道４０１でプラズマ１０８から基板１１７の表面に向かうイオンの加速が促進される。軌道４０１は、実質的に、均一であり、かつ基板１１７のエッジの近位でも基板１１７の表面と直交している。
［００５２］図４Ｂでは、プラズマシース１３８ｂは、基板１１７の上方に配置された領域よりも、エッジリング１２３の上方に配置された領域において厚くなっている。図４Ｂに示しているように、プラズマシース１３８ｂは、基板１１７のエッジの上方に配置された領域において、基板１１７のエッジから離れるように曲がっている。ここでは、プラズマ１０８からその下に配置された基板１１７のエッジへのイオンの軌道４０１は、エッジリング１２３に向かって傾斜している。ゆえに、図４Ｂにおける基板のエッジの近位のイオン軌道４０１は、図４Ａ及び４Ｃにおけるものほど集束されておらず、基板のエッジの近位でのエッチング速度は比較的遅くなる。
［００５３］図４Ｃでは、プラズマシース１３８ｃは、基板１１７の上方に配置された領域よりも、エッジリング１２３の上方に配置された領域において薄くなっている。図４Ｃに示しているように、プラズマシースは、基板１１７のエッジの上方に配置された領域において、基板１１７のエッジに向かって曲がっている。ここでは、プラズマ１０８から基板１１７に向かうイオンの軌道４０１は、基板１１７の周縁の周りで、エッジリング１２３から離れるように傾斜している。ゆえに、図４Ｃにおける基板のエッジの近位のイオン軌道４０１は、図４Ａ及び４Ｂにおけるものよりも集束されており、基板をボンバードするイオンの濃度、ひいては、基板のエッジの近位でのエッチング速度が、相対的に増大する。基板１１７のエッジの近位でのイオン軌道４０１の焦束を減少又は増大させることによって、エッジにおけるエッチング速度は、それぞれ、エッジよりも径方向内側に配置された基板の残部と比較して、遅くなるか又は速くなるようチューニングされうる。
［００５４］基板エッジの近位の基板表面をボンバードするイオンの焦束を増減させることに加えて、プラズマシースの曲率をチューニングすることで、基板の材料層（複数可）にエッチングされる開口の方向付けが変更される。例えば、図４Ａでは、基板のエッジの近位で基板表面に衝突するイオンの軌道４０１は、基板表面に対して実質的に垂直であり、基板表面に形成される開口（図示せず）も、基板表面に対して実質的に垂直となる。図４Ｂ及び図４Ｃでは、イオンの軌道４０１はそれぞれ、基板１１７の中心から離れるように又は中心に向かって傾斜しており、これによって得られる開口は、イオンの軌道４０１の傾斜に応じて傾斜する。ゆえに、エッチングされた開口の角度は、他のチャンバ部品が基板のエッジでのフィーチャのチルトをもたらす場合の影響（例えば、プラズマ源若しくはバイアスによる不均一なプラズマ分布や、基板支持体の耐用製造寿命にわたるエッジリングの摩耗）を補償するように、エッジリングバイアス電力によってチューニングされうる。
［００５５］図４Ｄ及び４Ｅは、基板のエッジの近位の上方での、中性反応種濃度に対するエッジリング温度の影響を概略的に示している。ここでは、図４Ｄのエッジリング１２３は、図４Ｅのエッジリング１２３よりも低い温度に維持されている。基板のエッジにおける場所から基板のエッジよりも径方向内側に配置された場所までの、エッチング速度プロファイルとポリマー堆積プロファイルとを、矢印４０５と４０７によってそれぞれ概略的に表現している。エッジリング温度が相対的に低い場合（図４Ｄ）、エッジリング１２３上にはより多くの重合種（ｐｏｌｙｍｅｒｉｚｉｎｇ ｓｐｅｃｉｅｓ）４０３が堆積される傾向があり、結果として、基板エッジ付近のエッジリング１２３の上方では、重合種の濃度が低くなる。ゆえに、基板エッジ上に堆積されるポリマーは比較的少なくなるが、その結果、エッジで速くなるエッチング速度プロファイル（ａｎ ｅｄｇｅ－ｈｉｇｈ ｅｔｃｈ ｒａｔｅ ｐｒｏｆｉｌｅ）がもたらされる（すなわち、基板のエッジよりも径方向内側に配置された領域と比較して、基板のエッジにおけるエッチング速度が速くなる）。その一方、エッジリング温度が相対的に高い場合（図４Ｅ）、エッジリング１２３上で発生するポリマー堆積は少なくなり、基板エッジ付近での重合種濃度は高くなる。ゆえに、基板エッジ上には比較的多くのポリマーが堆積され、その結果、エッジで遅くなるエッチング速度プロファイルがもたらされる（すなわち、基板のエッジよりも径方向内側に配置された領域と比較して、基板のエッジにおけるエッチング速度が遅くなる）。
［００５６］他の実施形態では、エッジリングに印加される大バイアス電力は、部分的には、エッジリング上へのポリマー堆積を低減し、ひいては基板エッジの上方の重合種濃度を増大させるために、エッジリング温度を上昇させる役割を果たしうる。他の実施形態では、エッジリングに印加されるバイアス電力は、エッジリング温度に対する基板エッジ付近のプロセス感度を増減させるためのチューニングノブとなりうる。
［００５７］図５Ａ及び５Ｂは、一部の実施形態による基板支持アセンブリの一部分の概略断面図であり、本書に記載の基板支持アセンブリの他の実施形態のうちの１つ又はかかる他の実施形態の組み合わせと組み合わされうる。図５Ａでは、基板支持アセンブリ５００ａは、図１から図４に示している基板支持アセンブリ、又はかかる図についての説明に記載している基板支持アセンブリののうちのいずれであってもよく、エッジリング１２３上に配置された誘電体材料（石英や金属酸化物セラミックなど）で作製された電気絶縁体リング５０２を更に含む。典型的には、電気絶縁体リング５０２のプラズマに対向する面は、（電気絶縁体リング５０２が上部に配置されない場合の）エッジリング１２３のプラズマに対向する面よりも低いエッチング速度を有し、ゆえに、基板支持アセンブリ５００ａの基板処理寿命が所望にしたがって延長される。他の実施形態では、電気絶縁体リング５０２は、不具合制御のために、チャンバ内で粒子を生成しにくい材料で形成される。
［００５８］図５Ｂは、図１に記載している処理チャンバ内で使用されうる、別の実施形態による基板支持アセンブリの一部分の概略断面図である。図５Ｂでは、基板支持アセンブリ５００ｂは、図１から図３に図示し、説明している基板支持アセンブリのいずれであってもよく、又は、かかる基板支持アセンブリの特徴のどのような組み合わせを含んでもよい。ここでは、エッジリング１２３は、基板のプラズマに対向する面の平面の上方に、高さＨだけ延在する。（すなわち、エッジリング１２３のプラズマに対向する面は、基板１１７のプラズマに対向する面よりも高くなっている。）典型的には、処理条件及びバイアス条件が同じである場合、エッジリングの上方に配置されるシースの厚さは同じになる。図４Ａに示している処理条件及びバイアス条件を前提とすると、エッジリング１２３のプラズマに対向する面を基板１１７のプラズマに対向する面の平面の上方に延在させることで、シースが押し上げられて、図４Ｂのプラズマプロファイルに類似したプラズマプロファイルが生成される。ゆえに、エッジリング１２３のプラズマに対向する面を基板１１７のプラズマに対向する面の平面の上方に延在させることにより、バイアスリングと基板表面とが同一平面である構成と比べると、比較的低いエッジバイアス電力で図４Ｂのプラズマプロファイルの形成が可能になる。他の実施形態では、エッジリング１２３は、基板の表面の平面よりも凹んでおり、図４Ａに記載したのと同じ処理条件では、結果として、図４Ｃのプラズマプロファイルの方に非常に類似したプラズマプロファイルが生じる。
［００５９］図６Ａから図６Ｂのグラフ６００ａ～ｂはそれぞれ、本書に記載している方法の実施形態を使用して処理された基板の、エッジの近位での正規化限界寸法（ＣＤ）収縮の比較測定値を示している。図７Ａから図７Ｂのグラフ７００ａ～ｂはそれぞれ、図６Ａから図６Ｂにそれぞれ記載している、同じ処理条件を使用して処理された基板の、エッジの近位での正規化エッチング速度の比較測定値を示している。
［００６０］ＣＤ収縮により、基板の表面に開口をパターニングすることが可能になり、この場合、開口は、その上方に配置されたフォトレジスト層におけるリソグラフィ画定寸法（ａ ｌｉｔｈｏｇｒａｐｈｙ ｄｅｆｉｎｅｄ ｄｉｍｅｎｓｉｏｎ）を下回る寸法を有する。典型的には、フォトレジスト層は、未処理基板のエッチングされるべき表面に配置された多層マスク上に形成される。フォトレジスト層及び多層マスクにおける開口は、エッチャント及び重合ガスを含む処理ガスのプラズマを形成し、このプラズマに、多層マスク及びフォトレジスト層が形成された基板を暴露することによって、形成される。フィーチャが多層積層体内に形成される際に、エッチングされたフィーチャのＣＤを減少させるために、重合ガスは、多層積層体にエッチングされた開口の側壁に重合パッシベーション層を形成する。ゆえに、基板の表面に形成された開口の寸法は、フォトレジスト層内にパターニングされたリソグラフィ画定寸法と比べると減少し、つまり縮小する。典型的には、重合パッシべーション層は、比較的冷たい表面上では、温かい表面上よりも速く形成される。これは、冷たい表面上では重合種の付着係数が、ひいては吸収度が、高くなるからである。
［００６１］図６Ａから図６Ｂ及び図７Ａから図７Ｂでは、各基板は、エッチャントガス及び重合ガスのプラズマを形成すること、基板をバイアスすること、及びプラズマに基板を曝露することによって、処理された。ここでは、エッチャント及び重合ガスは、流量が１００ｓｃｃｍのＣＨＦ３、５０ｓｃｃｍのＣＦ４、１００ｓｃｃｍのＮ２、１００ｓｃｃｍのＡｒを含んでいた。基板は、基板表面積に対して０．１４Ｗ／ｃｍ２のバイアス電力を使用してバイアスされ、エッジリングバイアスは、約１０Ｗと約６０Ｗとの間で変動した。処理される各基板の半径は１５０ｍｍだった。図６Ａから６Ｂに示しているＣＤ収縮は、基板の中心から約１０５ｍｍと約１４５ｍｍとの間に配置された、複数の径方向位置で測定された。図７Ａから図７Ｂに示しているエッチング速度例は、基板の中心から約１００ｍｍと約１５０ｍｍとの間に配置された、複数の径方向位置で測定された。
［００６２］エッジリングは、図６Ａでは、図６Ｂでエッジリングに印加されたバイアス電圧よりも低いバイアス電圧を使用してバイアスされた。図６Ａ及び６Ｂではそれぞれ、基板６０１ａ～ｂ、６０２ａ～ｂ、及び６０３ａ～ｂが、基板が配置された基板支持体の温度に対して３つの異なる温度に維持されたエッジリングを使用して、処理された。基板６０１ａ、ｂでは、エッジリングの温度は、エッジリングと基板支持体との間にΔ－３０℃の温度差を提供するよう、基板支持体の温度よりも約３０℃低い温度に維持された。基板６０２ａ、ｂでは、エッジリングの温度は、エッジリングと基板支持体との間にΔ＋４０℃の温度差を提供するよう、基板支持体の温度よりも約４０℃高い温度に維持された。基板６０３ａ、ｂでは、エッジリングの温度は、エッジリングと基板支持体との間にΔ０℃の温度差を提供するよう、基板支持体とほぼ同じ温度に維持された。
［００６３］図６Ａと図６Ｂの両方において、基板６０１ａ、ｂに対してエッジリングの温度を低下させることにより、基板のエッジにおけるＣＤ収縮が、基板のエッジよりも径方向内側に配置された箇所で測定されたＣＤ収縮と比べて減少している。図６Ａと図６Ｂの両方において、基板６０２ａ、ｂに対してエッジリングの温度を上昇させることにより、基板のエッジにおけるＣＤ収縮が、基板のエッジよりも径方向内側に配置された箇所で測定されたＣＤ収縮と比べて増大している。図６Ａ及び６Ｂに示しているように、エッジリング温度をチューニングすることは、基板のエッジにおけるＣＤプロファイルをチューニングするための、有効なチューニングノブとなる。
［００６４］留意すべきは、エッジリングが高いエッジリングバイアス電圧を使用してバイアスされる場合（図６Ｂ参照）よりも、相対的に低いバイアス電圧を使用してエッジリングがバイアスされる場合（図６Ａ参照）に、基板のエッジにおけるＣＤ収縮の減少と増大の両方に対して、エッジリング温度の変動の影響はより顕著な影響を有する。このことは、エッジリングのバイアス印加を制御することで、エッジリングの上方に形成されるプラズマシースの厚さを制御することにより、エッジリングの温度チューニングの影響が拡大又は低減されうることを示唆している。
［００６５］図７Ａから図７Ｂは、本書に記載している方法の実施形態を使用して処理された基板の、エッジの近位でのエッチング速度の例の比較測定値を示している。図７Ａでは、エッジリングは、図７Ｂのエッジリングに印加されるバイアス電圧よりも低いバイアス電圧を使用してバイアスされた。ここでは、基板７０１ａ～ｂ、７０２ａ～ｂ、及び７０３ａ～は、図６Ａ及び図６Ｂの基板６０１ａ～ｂ、６０２ａ～ｂ、及び６０３ａ～ｂについてそれぞれ記載しているのと同じ処理条件を使用して処理された。基板７０１ａ、ｂでは、エッジリングの温度は、エッジリングと基板支持体との間にΔ－３０℃の温度差を提供するよう、基板支持体の温度よりも約３０℃低い温度に維持された。基板７０２ａ、ｂでは、エッジリングの温度は、エッジリングと基板支持体との間にΔ＋４０℃の温度差を提供するよう、基板支持体の温度よりも約４０℃高い温度に維持された。基板７０３ａ、ｂでは、エッジリングの温度は、エッジリングと基板支持体との間にΔ０℃の温度差を提供するよう、基板支持体とほぼ同じ温度に維持された。
［００６６］図７Ａと図７Ｂの両方において、基板６０１ａ、ｂの温度に対してエッジリングの温度を低下させることにより、基板のエッジで測定されたエッチング速度が、基板のエッジよりも径方向内側で測定されたエッチング速度と比べて、概して増大している。図７Ａと図７Ｂの両方において、基板７０２ａ、ｂの温度に対してエッジリングの温度を上昇させることにより、基板のエッジで測定されたエッチング速度が、基板のエッジよりも径方向内側で測定されたエッチング速度と比べて減少している。
［００６７］図６Ａ及び図６Ｂに記載しているＣＤ収縮測定値と同様に、エッジリングが高いエッジリングバイアス電圧を使用してバイアスされる場合（図７Ｂ参照）よりも、相対的に低いバイアス電圧を使用してエッジリングがバイアスされる場合（図７Ａ参照）に、基板のエッジに向かってエッチング速度を減少させることと増大させることの両方において、エッジリング温度の変動の影響はより顕著になる。上記と同様に、このことは、エッジリングのバイアス印加を制御することで、エッジリングの上方に形成されるプラズマシースの厚さを制御することにより、エッジリングの温度チューニングの影響が拡大又は低減されうることを示唆している。
［００６８］図８は、本書に記載の実施形態にしたがって構成された基板支持アセンブリを使用して基板を処理する方法８００を記載している、フロー図である。アクティビティ８０１において、この方法は、処理チャンバ（図１に記載の処理チャンバなど）の処理空間内に配置された基板支持アセンブリ上に、基板を位置付けることを含む。ここでは、基板支持アセンブリは、第１ベースプレートと、第１ベースプレートに外接している第２ベースプレートとを特徴とする。第１ベースプレートと第２ベースプレートの各々は、内部に配置された一又は複数の第１チャネルと第２チャネルとをそれぞれ含む。基板支持アセンブリは、第１ベースプレート上に配置され、かつ第１ベースプレートに熱的に連結された基板支持体と、第２ベースプレート上に配置され、かつ第２ベースプレートに熱的に連結されたバイアスリングとを、更に含む。ここでは、基板支持体とバイアスリングは各々、１つの誘電体材料で形成される。バイアスリングは、バイアスリングの誘電体材料に埋め込まれたエッジリングバイアス電極と、バイアスリング上に配置されたエッジリングとを更に含む。
［００６９］方法８００は、アクティビティ８０２と８０３において、基板を第１温度まで加熱することと、基板に外接しているエッジリングを第２温度まで加熱することと、をそれぞれ含む。典型的には、基板支持体、ひいてはその上に配置された基板は、基板支持体と第１ベースプレートとの間に配置されているか又は基板支持体の誘電体材料内に埋め込まれている第１ヒータを使用して、第１温度まで加熱される。バイアスリング、ひいてはその上に配置されたエッジリングは、バイアスリングと第２ベースプレートとの間に配置されているか又はバイアスリングの誘電体材料内に埋め込まれている第２ヒータを使用して、第２温度まで加熱される。一部の実施形態では、方法８００は、基板を望ましい温度に又は望ましい温度範囲内に維持することと、エッジリングを望ましい温度に又は望ましい温度範囲内に維持することと、を更に含む。ここでは、エッジリングの温度と基板支持体の温度とは、互いとは独立して制御される。エッジリング温度を制御することで、プラズマ中の、エッジリングの付近及び基板のエッジの近位の重合種濃度をチューニングすること、ひいてはプロセスプロファイルをチューニングすることが可能になる。
［００７０］アクティビティ８０４と８０５において、方法８００は、処理チャンバの処理空間に処理ガスを流入させることと、処理ガスのプラズマを点火し、維持することと、をそれぞれ含む。
［００７１］アクティビティ８０６と８０７において、方法８００は、第１バイアス電圧を使用して、基板をバイアスすることと、
第２バイアス電圧を使用して、エッジリングをバイアスすることと、をそれぞれ含む。ここでは、基板をバイアスすることは、第１ベースプレート、基板支持体の誘電体材料内に埋め込まれたチャック電極、又は基板支持体の誘電体材料内に埋め込まれたバイアス電極、のうちの１つに、第１バイアス電圧を印加することを含む。エッジリングをバイアスすることは、バイアスリングの誘電体材料内に埋め込まれたエッジリングバイアス電極に第２バイアス電圧を印加することを含む。
［００７２］アクティビティ８０８において、方法８００は、第１バイアス電圧と第２バイアス電圧との比を決定することを含む。アクティビティ８０９において、方法８００は、目標電圧比を実現するよう、第２バイアス電圧を調整することを含む。一部の実施形態では、第１バイアス電圧がある一定の電圧に維持される一方、第２バイアス電圧は、目標電圧比を実現するよう調整される。
［００７３］本書に記載の方法により、処理されている基板のエッジの近位の上方に配置された領域におけるプラズマ特性の微細な制御及びチューニングが、有益に可能になる。プラズマ特性を微細に制御し、チューニングすることで、基板エッジにおける処理結果プロファイルの微細な制御及びチューニングが可能になる。本書の実施形態の利点は、処理チャンバがアイドル状態に達した後にも温度制御を有さないエッジリングの温度が上昇し続けること（例えば第１ウエハ効果）に起因しうる、基板間の処理変動をなくすか、又は実質的に減少させることを、更に含む。
［００７４］ 上記の説明は本開示の実施形態を対象としているが、本開示の基本的な範囲を逸脱しなければ、本開示の他の実施形態及び更なる実施形態が考案されてよく、本開示の範囲は以下の特許請求の範囲によって決まる。

Claims (19)

  1. 基板支持アセンブリであって、
    一又は複数の第１冷却チャネルが内部に配置された第１ベースプレートと、
    前記第１ベースプレートの最外径に外接している第２ベースプレートであって、一又は複数の第２冷却チャネルが内部に配置された、第２ベースプレートと、
    前記第１ベースプレート上に配置され、かつ前記第１ベースプレートに熱的に連結された基板支持体と、
    前記第２ベースプレート上に配置され、かつ前記第２ベースプレートに熱的に連結されたバイアスリングであって、誘電体材料で形成されているバイアスリングと、
    前記バイアスリングの前記誘電体材料に埋め込まれたエッジリングバイアス電極と、
    前記バイアスリング上に配置されたエッジリングと、を備える、
    基板支持アセンブリ。
  2. 前記エッジリングが、前記エッジリングと前記バイアスリングとの間に介在する熱伝導性材料によって前記バイアスリングに熱的に連結される、請求項１に記載の基板支持アセンブリ。
  3. 基板支持アセンブリであって、
    一又は複数の第１冷却チャネルが内部に配置された第１ベースプレートと、
    前記第１ベースプレートに外接している第２ベースプレートであって、一又は複数の第２冷却チャネルが内部に配置された、第２ベースプレートと、
    前記第１ベースプレート上に配置され、かつ前記第１ベースプレートに熱的に連結された基板支持体と、
    前記第２ベースプレート上に配置され、かつ前記第２ベースプレートに熱的に連結されたバイアスリングであって、誘電体材料で形成されているバイアスリングと、
    前記バイアスリングの前記誘電体材料に埋め込まれたエッジリングバイアス電極と、
    前記バイアスリング上に配置されたエッジリングと、を備え、
    前記第２ベースプレートが、前記第２ベースプレートと前記第１ベースプレートとの間に介在する第１絶縁体リングによって、前記第１ベースプレートから断熱される、基板支持アセンブリ。
  4. 前記バイアスリングが、前記バイアスリングと前記基板支持体との間に介在する第２絶縁体リングによって、前記基板支持体から断熱される、請求項３に記載の基板支持アセンブリ。
  5. 前記基板支持体を加熱するための第１ヒータと、前記エッジリングを加熱するための第２ヒータとを更に備える、請求項１に記載の基板支持アセンブリ。
  6. 前記第２ヒータが、前記バイアスリングと前記第２ベースプレートとの間に配置される、請求項５に記載の基板支持アセンブリ。
  7. 前記第２ヒータが、前記バイアスリングの前記誘電体材料内に埋め込まれる、請求項５に記載の基板支持アセンブリ。
  8. 基板を処理する方法であって、
    基板支持アセンブリの基板支持体を第１温度まで加熱することと、
    前記基板支持体に外接しているエッジリングを第２温度まで加熱することと、
    前記基板支持体上に前記基板を位置付けることと、を含み、前記基板支持アセンブリが処理チャンバの処理空間内に配置され、
    前記基板支持アセンブリは、
    一又は複数の第１冷却チャネルが内部に配置された第１ベースプレートと、
    前記第１ベースプレートの最外径に外接している第２ベースプレートであって、一又は複数の第２冷却チャネルが内部に配置された、第２ベースプレートと、
    前記第１ベースプレート上に配置され、かつ前記第１ベースプレートに熱的に連結された前記基板支持体と、
    前記第２ベースプレート上に配置され、かつ前記第２ベースプレートに熱的に連結されたバイアスリングであって、誘電体材料で形成されているバイアスリングと、
    前記バイアスリングの前記誘電体材料に埋め込まれたエッジリングバイアス電極と、
    前記バイアスリング上に配置された前記エッジリングと、を備え、
    前記方法は更に、
    処理ガスを前記処理空間に流入させることと、
    前記処理ガスのプラズマを点火し、維持することと、
    第１バイアス電圧を使用して、前記基板をバイアスすることと、
    第２バイアス電圧を使用して、前記エッジリングをバイアスすることと、を含む
    方法。
  9. 前記エッジリングが、前記エッジリングと前記バイアスリングとの間に介在する熱伝導性材料によって前記バイアスリングに熱的に連結される、請求項８に記載の方法。
  10. 基板を処理する方法であって、
    基板支持アセンブリの基板支持体を第１温度まで加熱することと、
    前記基板支持体に外接しているエッジリングを第２温度まで加熱することと、
    前記基板支持体上に前記基板を位置付けることと、を含み、前記基板支持アセンブリが処理チャンバの処理空間内に配置され、
    前記基板支持アセンブリは、
    一又は複数の第１冷却チャネルが内部に配置された第１ベースプレートと、
    前記第１ベースプレートに外接している第２ベースプレートであって、一又は複数の第２冷却チャネルが内部に配置されており、前記第２ベースプレートと前記第１ベースプレートとの間に介在する第１絶縁体リングによって、前記第１ベースプレートから断熱される、第２ベースプレートと、
    前記第１ベースプレート上に配置され、かつ前記第１ベースプレートに熱的に連結された前記基板支持体と、
    前記第２ベースプレート上に配置され、かつ前記第２ベースプレートに熱的に連結されたバイアスリングであって、誘電体材料で形成されているバイアスリングと、
    前記バイアスリングの前記誘電体材料に埋め込まれたエッジリングバイアス電極と、
    前記バイアスリング上に配置された前記エッジリングと、を備え、
    前記方法は更に、
    処理ガスを前記処理空間に流入させることと、
    前記処理ガスのプラズマを点火し、維持することと、
    第１バイアス電圧を使用して、前記基板をバイアスすることと、
    第２バイアス電圧を使用して、前記エッジリングをバイアスすることと、を含む
    方法。
  11. 前記バイアスリングが、前記バイアスリングと前記基板支持体との間に介在する第２絶縁体リングによって、前記基板支持体から断熱される、請求項１０に記載の方法。
  12. 前記基板支持体は第１ヒータを使用して加熱され、前記エッジリングは第２ヒータを使用して加熱される、請求項８に記載の方法。
  13. 前記第２ヒータが、前記バイアスリングと前記第２ベースプレートとの間に配置される、請求項１２に記載の方法。
  14. 前記第２ヒータが、前記バイアスリングの前記誘電体材料内に埋め込まれる、請求項１２に記載の方法。
  15. 処理チャンバであって、
    前記処理チャンバの処理空間内に配置された基板支持アセンブリを備え、
    前記基板支持アセンブリが、
    一又は複数の第１冷却チャネルが内部に配置された第１ベースプレートと、
    前記第１ベースプレートに外接している第２ベースプレートであって、一又は複数の第２冷却チャネルが内部に配置されており、前記第２ベースプレートと前記第１ベースプレートとの間に介在する第１絶縁体リングによって、前記第１ベースプレートから断熱される、第２ベースプレートと、
    前記第１ベースプレート上に配置され、かつ前記第１ベースプレートに熱的に連結された基板支持体と、
    前記第２ベースプレート上に配置され、かつ前記第２ベースプレートに熱的に連結されたバイアスリングであって、誘電体材料で形成されているバイアスリングと、
    前記バイアスリングの前記誘電体材料に埋め込まれたエッジリングバイアス電極と、
    前記バイアスリング上に配置されたエッジリングと、を備え、
    前記処理チャンバが更に、
    プロセッサによって実行された時に基板を処理する方法を実施するための命令が記憶されている、非一過性のコンピュータ可読媒体を備え、
    前記方法は、
    前記基板支持体を第１温度まで加熱することと、
    前記基板支持体に外接しているエッジリングを第２温度まで加熱することと、
    前記基板支持体上に前記基板を位置付けることと、
    処理ガスを前記処理空間に流入させることと、
    前記処理ガスのプラズマを点火し、維持することと、
    第１バイアス電圧を使用して、前記基板をバイアスすることと、
    第２バイアス電圧を使用して、前記エッジリングをバイアスすることと、を含む
    処理チャンバ。
  16. 前記エッジリングが、前記エッジリングと前記バイアスリングとの間に介在する熱伝導性材料によって前記バイアスリングに熱的に連結される、請求項１５に記載の処理チャンバ。
  17. 前記バイアスリングが、前記バイアスリングと前記基板支持体との間に介在する第２絶縁体リングによって、前記基板支持体から断熱される、請求項１５に記載の処理チャンバ。
  18. 前記基板支持体は第１ヒータを使用して加熱され、前記エッジリングは第２ヒータを使用して加熱される、請求項１５に記載の処理チャンバ。
  19. 前記第２ヒータが、前記バイアスリングと前記第２ベースプレートとの間に配置されるか、又は前記バイアスリングの前記誘電体材料内に埋め込まれる、請求項１８に記載の処理チャンバ。
JP2021544124A 2019-02-01 2020-01-07 エッジリングの温度及びバイアスの制御 Active JP7323626B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023076469A JP7516611B2 (ja) 2019-02-01 2023-05-08 エッジリングの温度及びバイアスの制御
JP2023122102A JP2023159093A (ja) 2019-02-01 2023-07-27 エッジリングの温度及びバイアスの制御

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/265,186 US10784089B2 (en) 2019-02-01 2019-02-01 Temperature and bias control of edge ring
US16/265,186 2019-02-01
PCT/US2020/012503 WO2020159674A1 (en) 2019-02-01 2020-01-07 Temperature and bias control of edge ring

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2023076469A Division JP7516611B2 (ja) 2019-02-01 2023-05-08 エッジリングの温度及びバイアスの制御
JP2023122102A Division JP2023159093A (ja) 2019-02-01 2023-07-27 エッジリングの温度及びバイアスの制御

Publications (2)

Publication Number Publication Date
JP2022523069A JP2022523069A (ja) 2022-04-21
JP7323626B2 true JP7323626B2 (ja) 2023-08-08

Family

ID=71835755

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2021544124A Active JP7323626B2 (ja) 2019-02-01 2020-01-07 エッジリングの温度及びバイアスの制御
JP2023076469A Active JP7516611B2 (ja) 2019-02-01 2023-05-08 エッジリングの温度及びバイアスの制御
JP2023122102A Pending JP2023159093A (ja) 2019-02-01 2023-07-27 エッジリングの温度及びバイアスの制御

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2023076469A Active JP7516611B2 (ja) 2019-02-01 2023-05-08 エッジリングの温度及びバイアスの制御
JP2023122102A Pending JP2023159093A (ja) 2019-02-01 2023-07-27 エッジリングの温度及びバイアスの制御

Country Status (6)

Country Link
US (4) US10784089B2 (ja)
JP (3) JP7323626B2 (ja)
KR (3) KR20240005210A (ja)
CN (2) CN113039626B (ja)
TW (1) TWI851651B (ja)
WO (1) WO2020159674A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784089B2 (en) * 2019-02-01 2020-09-22 Applied Materials, Inc. Temperature and bias control of edge ring
US11894255B2 (en) * 2019-07-30 2024-02-06 Applied Materials, Inc. Sheath and temperature control of process kit
JP7308767B2 (ja) * 2020-01-08 2023-07-14 東京エレクトロン株式会社 載置台およびプラズマ処理装置
US20230290620A1 (en) * 2020-06-29 2023-09-14 Sumitomo Osaka Cement Co., Ltd. Electrostatic chuck
US11781212B2 (en) * 2021-04-07 2023-10-10 Applied Material, Inc. Overlap susceptor and preheat ring
KR20230175233A (ko) * 2021-04-23 2023-12-29 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 기판 처리 방법
KR20230034452A (ko) * 2021-09-02 2023-03-10 주식회사 템네스트 반도체 웨이퍼 제조 장치 및 그 내식성 향상 방법
WO2024171714A1 (ja) * 2023-02-14 2024-08-22 東京エレクトロン株式会社 プラズマ処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017228526A (ja) 2016-06-22 2017-12-28 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 結合リング内に電極を使用することによってエッジ領域におけるイオンの方向性を制御するためのシステム及び方法
JP2018186263A (ja) 2017-04-26 2018-11-22 東京エレクトロン株式会社 プラズマ処理装置

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6039836A (en) 1997-12-19 2000-03-21 Lam Research Corporation Focus rings
US6232236B1 (en) 1999-08-03 2001-05-15 Applied Materials, Inc. Apparatus and method for controlling plasma uniformity in a semiconductor wafer processing system
US20070032081A1 (en) * 2005-08-08 2007-02-08 Jeremy Chang Edge ring assembly with dielectric spacer ring
JP5317424B2 (ja) * 2007-03-28 2013-10-16 東京エレクトロン株式会社 プラズマ処理装置
US7758764B2 (en) 2007-06-28 2010-07-20 Lam Research Corporation Methods and apparatus for substrate processing
US8563619B2 (en) 2007-06-28 2013-10-22 Lam Research Corporation Methods and arrangements for plasma processing system with tunable capacitance
US8734664B2 (en) 2008-07-23 2014-05-27 Applied Materials, Inc. Method of differential counter electrode tuning in an RF plasma reactor
US20140034239A1 (en) 2008-07-23 2014-02-06 Applied Materials, Inc. Differential counter electrode tuning in a plasma reactor with an rf-driven workpiece support electrode
US20100018648A1 (en) 2008-07-23 2010-01-28 Applied Marterials, Inc. Workpiece support for a plasma reactor with controlled apportionment of rf power to a process kit ring
US20140069584A1 (en) 2008-07-23 2014-03-13 Applied Materials, Inc. Differential counter electrode tuning in a plasma reactor with an rf-driven ceiling electrode
US8449679B2 (en) 2008-08-15 2013-05-28 Lam Research Corporation Temperature controlled hot edge ring assembly
KR101559913B1 (ko) 2009-06-25 2015-10-27 삼성전자주식회사 플라즈마 건식 식각 장치
US20130107415A1 (en) 2011-10-28 2013-05-02 Applied Materials, Inc. Electrostatic chuck
US10825708B2 (en) 2011-12-15 2020-11-03 Applied Materials, Inc. Process kit components for use with an extended and independent RF powered cathode substrate for extreme edge tunability
US9412579B2 (en) 2012-04-26 2016-08-09 Applied Materials, Inc. Methods and apparatus for controlling substrate uniformity
US9997381B2 (en) 2013-02-18 2018-06-12 Lam Research Corporation Hybrid edge ring for plasma wafer processing
US9449797B2 (en) 2013-05-07 2016-09-20 Lam Research Corporation Component of a plasma processing apparatus having a protective in situ formed layer on a plasma exposed surface
US9666466B2 (en) 2013-05-07 2017-05-30 Applied Materials, Inc. Electrostatic chuck having thermally isolated zones with minimal crosstalk
US10832931B2 (en) 2014-05-30 2020-11-10 Applied Materials, Inc. Electrostatic chuck with embossed top plate and cooling channels
US20170263478A1 (en) 2015-01-16 2017-09-14 Lam Research Corporation Detection System for Tunable/Replaceable Edge Coupling Ring
US10017857B2 (en) * 2015-05-02 2018-07-10 Applied Materials, Inc. Method and apparatus for controlling plasma near the edge of a substrate
JP6539113B2 (ja) * 2015-05-28 2019-07-03 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
US10163610B2 (en) * 2015-07-13 2018-12-25 Lam Research Corporation Extreme edge sheath and wafer profile tuning through edge-localized ion trajectory control and plasma operation
US9761459B2 (en) 2015-08-05 2017-09-12 Lam Research Corporation Systems and methods for reverse pulsing
US10854492B2 (en) 2015-08-18 2020-12-01 Lam Research Corporation Edge ring assembly for improving feature profile tilting at extreme edge of wafer
US9620376B2 (en) 2015-08-19 2017-04-11 Lam Research Corporation Self limiting lateral atomic layer etch
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
US10192751B2 (en) 2015-10-15 2019-01-29 Lam Research Corporation Systems and methods for ultrahigh selective nitride etch
US10062599B2 (en) 2015-10-22 2018-08-28 Lam Research Corporation Automated replacement of consumable parts using interfacing chambers
US20170115657A1 (en) 2015-10-22 2017-04-27 Lam Research Corporation Systems for Removing and Replacing Consumable Parts from a Semiconductor Process Module in Situ
US10124492B2 (en) 2015-10-22 2018-11-13 Lam Research Corporation Automated replacement of consumable parts using end effectors interfacing with plasma processing system
US9881820B2 (en) 2015-10-22 2018-01-30 Lam Research Corporation Front opening ring pod
US9601319B1 (en) 2016-01-07 2017-03-21 Lam Research Corporation Systems and methods for eliminating flourine residue in a substrate processing chamber using a plasma-based process
US10109464B2 (en) * 2016-01-11 2018-10-23 Applied Materials, Inc. Minimization of ring erosion during plasma processes
US10685862B2 (en) 2016-01-22 2020-06-16 Applied Materials, Inc. Controlling the RF amplitude of an edge ring of a capacitively coupled plasma process device
CN108369922B (zh) * 2016-01-26 2023-03-21 应用材料公司 晶片边缘环升降解决方案
US10651015B2 (en) 2016-02-12 2020-05-12 Lam Research Corporation Variable depth edge ring for etch uniformity control
US10699878B2 (en) 2016-02-12 2020-06-30 Lam Research Corporation Chamber member of a plasma source and pedestal with radially outward positioned lift pins for translation of a substrate c-ring
US10438833B2 (en) 2016-02-16 2019-10-08 Lam Research Corporation Wafer lift ring system for wafer transfer
US9966231B2 (en) 2016-02-29 2018-05-08 Lam Research Corporation Direct current pulsing plasma systems
JP6877133B2 (ja) * 2016-03-28 2021-05-26 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
JP2018006299A (ja) * 2016-07-08 2018-01-11 東芝メモリ株式会社 プラズマ処理装置用処理対象支持台、プラズマ処理装置及びプラズマ処理方法
US20190122870A1 (en) * 2016-07-14 2019-04-25 Tokyo Electron Limited Focus ring replacement method and plasma processing system
US9947517B1 (en) * 2016-12-16 2018-04-17 Applied Materials, Inc. Adjustable extended electrode for edge uniformity control
KR102581226B1 (ko) * 2016-12-23 2023-09-20 삼성전자주식회사 플라즈마 처리 장치
JP6826955B2 (ja) 2017-06-14 2021-02-10 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US10763081B2 (en) 2017-07-10 2020-09-01 Applied Materials, Inc. Apparatus and methods for manipulating radio frequency power at an edge ring in plasma process device
JP6974088B2 (ja) * 2017-09-15 2021-12-01 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
KR101980203B1 (ko) * 2017-10-30 2019-05-21 세메스 주식회사 지지 유닛 및 그를 포함하는 기판 처리 장치
WO2019099870A1 (en) * 2017-11-17 2019-05-23 Advanced Energy Industries, Inc. Synchronized pulsing of plasma processing source and substrate bias
JP7033441B2 (ja) 2017-12-01 2022-03-10 東京エレクトロン株式会社 プラズマ処理装置
JP7149068B2 (ja) * 2017-12-21 2022-10-06 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
JP7033907B2 (ja) * 2017-12-21 2022-03-11 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマエッチング方法
CN109994355B (zh) * 2017-12-29 2021-11-02 中微半导体设备(上海)股份有限公司 一种具有低频射频功率分布调节功能的等离子反应器
JP6995008B2 (ja) 2018-04-27 2022-01-14 東京エレクトロン株式会社 基板処理装置
US10784089B2 (en) * 2019-02-01 2020-09-22 Applied Materials, Inc. Temperature and bias control of edge ring

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017228526A (ja) 2016-06-22 2017-12-28 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 結合リング内に電極を使用することによってエッジ領域におけるイオンの方向性を制御するためのシステム及び方法
JP2018186263A (ja) 2017-04-26 2018-11-22 東京エレクトロン株式会社 プラズマ処理装置

Also Published As

Publication number Publication date
KR20240005210A (ko) 2024-01-11
KR20210087547A (ko) 2021-07-12
US10784089B2 (en) 2020-09-22
JP7516611B2 (ja) 2024-07-16
JP2023159093A (ja) 2023-10-31
US20230360892A1 (en) 2023-11-09
KR102616707B1 (ko) 2023-12-20
US11810768B2 (en) 2023-11-07
CN113039626B (zh) 2024-04-26
CN113039626A (zh) 2021-06-25
US20200402776A1 (en) 2020-12-24
CN118335584A (zh) 2024-07-12
US20200251313A1 (en) 2020-08-06
KR20230066664A (ko) 2023-05-16
JP2023109801A (ja) 2023-08-08
US20210313156A1 (en) 2021-10-07
TW202044319A (zh) 2020-12-01
JP2022523069A (ja) 2022-04-21
WO2020159674A1 (en) 2020-08-06
TWI851651B (zh) 2024-08-11
US11232933B2 (en) 2022-01-25

Similar Documents

Publication Publication Date Title
JP7323626B2 (ja) エッジリングの温度及びバイアスの制御
KR102451669B1 (ko) 플라즈마 프로세싱을 위한 가변하는 두께를 갖는 상부 전극
JP4913603B2 (ja) プラズマ反応器のエッチング速度ドリフトを低減するための温度制御されたホットエッジリングアセンブリ
JP5974054B2 (ja) 温度制御式ホットエッジリング組立体
JP5255936B2 (ja) フォーカスリング及び基板載置台、並びにそれらを備えたプラズマ処理装置
US20090206058A1 (en) Plasma processing apparatus and method, and storage medium
JP7382329B2 (ja) 基板支持体のためのプロセスキット
JP2006500766A (ja) 基板上のポリマーの堆積を減少させるためのデバイスを備えたプラズマ装置及びポリマーの堆積を減少させるための方法
US20100101729A1 (en) Process kit having reduced erosion sensitivity
TW202433663A (zh) 高溫雙極靜電卡盤
US11810792B2 (en) Etching method and substrate processing apparatus
TWI824512B (zh) 用於邊緣非均勻調諧的低阻抗電流路徑
JP7446176B2 (ja) 載置台及びプラズマ処理装置
WO2024015187A1 (en) Process kit for a substrate support

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211007

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230727

R150 Certificate of patent or registration of utility model

Ref document number: 7323626

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150