KR102611687B1 - Power module - Google Patents

Power module Download PDF

Info

Publication number
KR102611687B1
KR102611687B1 KR1020220077279A KR20220077279A KR102611687B1 KR 102611687 B1 KR102611687 B1 KR 102611687B1 KR 1020220077279 A KR1020220077279 A KR 1020220077279A KR 20220077279 A KR20220077279 A KR 20220077279A KR 102611687 B1 KR102611687 B1 KR 102611687B1
Authority
KR
South Korea
Prior art keywords
ceramic substrate
spacer
semiconductor chip
power module
module
Prior art date
Application number
KR1020220077279A
Other languages
Korean (ko)
Other versions
KR20230000986A (en
Inventor
빈진혁
조현춘
조태호
여인태
박익성
박승곤
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Publication of KR20230000986A publication Critical patent/KR20230000986A/en
Application granted granted Critical
Publication of KR102611687B1 publication Critical patent/KR102611687B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 파워모듈에 관한 것으로, 하부 세라믹기판 및 상부 세라믹기판과, 하부 세라믹기판에 실장된 반도체 칩과, 반도체 칩과 상부 세라믹기판의 사이에 배치되며, 일단이 반도체 칩에 접합되고 반대되는 타단이 상부 세라믹기판에 접합되는 제1 스페이서와, 하부 세라믹기판과 상부 세라믹기판의 사이에 배치되며, 일단이 하부 세라믹기판에 접합되고 반대되는 타단이 상부 세라믹기판에 접합되는 제2 스페이서를 포함한다.The present invention relates to a power module, which is disposed between a lower ceramic substrate and an upper ceramic substrate, a semiconductor chip mounted on the lower ceramic substrate, and between the semiconductor chip and the upper ceramic substrate, with one end bonded to the semiconductor chip and the opposite end. It includes a first spacer bonded to the upper ceramic substrate, and a second spacer disposed between the lower ceramic substrate and the upper ceramic substrate, with one end bonded to the lower ceramic substrate and the opposite end bonded to the upper ceramic substrate.

Description

파워모듈{POWER MODULE}Power module{POWER MODULE}

본 발명은 파워모듈에 관한 것으로, 더욱 상세하게는 고출력 전력 반도체 칩이 사용되는 파워모듈에 관한 것이다. The present invention relates to a power module, and more specifically, to a power module using a high-output power semiconductor chip.

파워모듈은 하이브리드 자동차, 전기차 등의 모터 구동을 위해 고전압 전류를 공급하기 위해 사용된다.Power modules are used to supply high-voltage current to drive motors of hybrid vehicles, electric vehicles, etc.

파워모듈 중 양면 냉각 파워모듈은 반도체 칩의 상부와 하부에 각각 PCB 기판을 설치하고 그 PCB 기판의 외측면에 각각 베이스 플레이트를 구비한다. 양면 냉각 파워모듈은 단면에 베이스 플레이트를 구비하는 단면 냉각 파워모듈에 비해 냉각 성능이 우수하여 점차 그 사용이 증가하는 추세이다.Among power modules, a double-sided cooling power module installs a PCB board on the top and bottom of the semiconductor chip, and has a base plate on the outer side of the PCB board. Double-sided cooling power modules have superior cooling performance compared to single-sided cooling power modules with a base plate on one side, so their use is gradually increasing.

전기차 등에 사용되는 양면 냉각 파워모듈은 두 PCB 기판의 사이에 탄화규소(SiC), 질화갈륨(GaN) 등의 전력 반도체 칩이 실장되므로 고전압으로 인해 높은 발열과 주행 중 진동이 발생하기 때문에 이를 해결하기 위해 고강도와 고방열 특성을 동시에 만족시키는 것이 중요하다.Double-sided cooling power modules used in electric vehicles, etc. have power semiconductor chips such as silicon carbide (SiC) and gallium nitride (GaN) mounted between two PCB boards, which generates high heat and vibration during driving due to high voltage. For this reason, it is important to satisfy both high strength and high heat dissipation characteristics at the same time.

등록특허공보 10-1692490(2016.12.28 등록)Registered Patent Publication 10-1692490 (registered on December 28, 2016)

본 발명의 목적은 하부 세라믹기판과 상부 세라믹기판을 연결하는 구조에서 열수축 팽창에 의한 불량 원인을 개선하여 신뢰성을 향상시키고 제품 수율을 향상시킬 수 있는 파워모듈을 제공하는 것이다.The purpose of the present invention is to provide a power module that can improve reliability and improve product yield by improving the cause of defects caused by thermal contraction and expansion in a structure connecting the lower ceramic substrate and the upper ceramic substrate.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 파워모듈은, 하부 세라믹기판과, 하부 세라믹기판에 실장된 반도체 칩과, 하부 세라믹기판의 상부에 이격되게 배치되는 상부 세라믹기판과, 반도체 칩과 상부 세라믹기판의 사이에 배치되며 일단이 상기 반도체 칩에 접합되고 반대되는 타단이 상부 세라믹기판에 접합되는 제1 스페이서와, 하부 세라믹기판과 상부 세라믹기판의 사이에 배치되며, 일단이 하부 세라믹기판에 접합되고 반대되는 타단이 상부 세라믹기판에 접합되는 제2 스페이서를 포함할 수 있다.The power module according to the first embodiment of the present invention to achieve the above-described object includes a lower ceramic substrate, a semiconductor chip mounted on the lower ceramic substrate, and an upper ceramic substrate spaced apart from the upper portion of the lower ceramic substrate. and a first spacer disposed between the semiconductor chip and the upper ceramic substrate, with one end bonded to the semiconductor chip and the opposite end bonded to the upper ceramic substrate, and a first spacer disposed between the lower ceramic substrate and the upper ceramic substrate, one end of which is bonded to the semiconductor chip. It may include a second spacer bonded to the lower ceramic substrate and the opposite end bonded to the upper ceramic substrate.

제1 스페이서는 전도성이 있는 금속 재료로 형성된 스터드(Stud)일 수 있다.The first spacer may be a stud made of a conductive metal material.

반도체 칩과 상기 제1 스페이서를 접합하는 제1 접합층과, 제1 스페이서와 상부 세라믹기판을 접합하는 제2 접합층을 더 포함하고, 제1 접합층 및 제2 접합층은 Ag 페이스트 또는 Ag 소결 페이스트가 사용될 수 있다.It further includes a first bonding layer for bonding the semiconductor chip and the first spacer, and a second bonding layer for bonding the first spacer and the upper ceramic substrate, wherein the first bonding layer and the second bonding layer are Ag paste or Ag sintered. Paste may be used.

제2 스페이서는 절연 스페이서와, 절연 스페이서의 상면에 접합된 스터드의 2층 구조일 수 있다.The second spacer may have a two-layer structure of an insulating spacer and a stud bonded to the upper surface of the insulating spacer.

절연 스페이서와 하부 세라믹기판, 절연 스페이서와 스터드는 브레이징 접합되고, 스터드와 상부 세라믹기판을 접합하는 부착층은 Ag 페이스트 또는 Ag 소결 페이스트가 사용될 수 있다.The insulating spacer and the lower ceramic substrate, the insulating spacer and the studs are joined by brazing, and the adhesive layer that joins the studs and the upper ceramic substrate may be Ag paste or Ag sintering paste.

반도체 칩은 GaN 칩일 수 있다. 또한, 하부 세라믹기판과 상부 세라믹기판은 AMB 기판일 수 있다.The semiconductor chip may be a GaN chip. Additionally, the lower ceramic substrate and the upper ceramic substrate may be AMB substrates.

본 발명의 제2 실시예에 따른 파워모듈에서 제2 스페이서는 단일화한 형상으로 된 절연 스페이서일 수 있다.In the power module according to the second embodiment of the present invention, the second spacer may be an insulating spacer with a unified shape.

본 발명의 제3 실시예에 따른 파워모듈은, 복수의 분할모듈을 포함하고, 복수의 분할모듈이 소정의 간격을 두고 이격된 상태에서 전기적으로 연결된 파워모듈로서, 복수의 분할모듈 각각은, 하부 세라믹기판과, 하부 세라믹기판에 실장된 반도체 칩과, 하부 세라믹기판의 상부에 이격되게 배치된 상부 세라믹기판과, 반도체 칩과 상부 세라믹기판의 사이에 배치되며, 일단이 반도체 칩에 접합되고 반대되는 타단이 상부 세라믹기판에 접합되는 제1 스페이서와, 하부 세라믹기판과 상부 세라믹기판의 사이에 배치되며, 일단이 하부 세라믹기판에 접합되고 반대되는 타단이 상부 세라믹기판에 접합되는 제2 스페이서를 포함할 수 있다.The power module according to the third embodiment of the present invention is a power module that includes a plurality of split modules and is electrically connected with the plurality of split modules spaced apart at a predetermined interval, and each of the plurality of split modules has a lower part. It is disposed between a ceramic substrate, a semiconductor chip mounted on the lower ceramic substrate, an upper ceramic substrate spaced apart from the upper part of the lower ceramic substrate, and is disposed between the semiconductor chip and the upper ceramic substrate, with one end bonded to the semiconductor chip and opposed to the semiconductor chip. It may include a first spacer whose other end is bonded to the upper ceramic substrate, and a second spacer disposed between the lower ceramic substrate and the upper ceramic substrate, where one end is bonded to the lower ceramic substrate and the opposite end is bonded to the upper ceramic substrate. You can.

복수의 분할모듈은, 각각의 상면이 서로 동일 평면 상에 이격되게 배치되고, 각각의 하면이 서로 동일 평면 상에 이격되게 배치될 수 있다.The plurality of split modules may be arranged so that their upper surfaces are spaced apart from each other on the same plane and their lower surfaces are spaced apart from each other on the same plane.

복수의 분할모듈 각각은 동일한 구조로 이루어져 나란하게 배치될 수 있다.Each of the plurality of split modules may have the same structure and be arranged side by side.

복수의 분할모듈 각각은, 하부 세라믹기판의 하면에 접합되는 베이스 플레이트를 더 포함하고, 베이스 플레이트는 복수의 분할모듈에 대응되게 다수 개로 분할될 수 있다.Each of the plurality of division modules further includes a base plate bonded to the lower surface of the lower ceramic substrate, and the base plate may be divided into a plurality of pieces corresponding to the plurality of division modules.

제1 스페이서는 전도성이 있는 금속 재료로 형성된 스터드(Stud)일 수 있다.The first spacer may be a stud made of a conductive metal material.

반도체 칩과 제1 스페이서를 접합하는 제1 접합층와, 제1 스페이서와 상부 세라믹기판을 접합하는 제2 접합층을 더 포함하고, 제1 접합층 및 제2 접합층은 Ag 페이스트 또는 Ag 소결 페이스트가 사용될 수 있다.It further includes a first bonding layer for bonding the semiconductor chip and the first spacer, and a second bonding layer for bonding the first spacer and the upper ceramic substrate, wherein the first bonding layer and the second bonding layer are Ag paste or Ag sintering paste. can be used

제2 스페이서는, 절연 스페이서와 절연 스페이서의 상면에 접합된 스터드의 2층 구조일 수 있다.The second spacer may have a two-layer structure of an insulating spacer and a stud bonded to the upper surface of the insulating spacer.

절연 스페이서와 하부 세라믹기판, 절연 스페이서와 스터드는 브레이징 접합되고, 스터드와 상부 세라믹기판을 접합하는 부착층은 Ag 페이스트 또는 Ag 소결 페이스트가 사용될 수 있다.The insulating spacer and the lower ceramic substrate, the insulating spacer and the studs are joined by brazing, and the adhesive layer that joins the studs and the upper ceramic substrate may be Ag paste or Ag sintering paste.

제2 스페이서는 절연 스페이서일 수 있다.The second spacer may be an insulating spacer.

본 발명은 반도체 칩과 상부 세라믹기판을 스터드인 제1 스페이서로 연결하여 열수축과 팽창에 의한 반도체 칩의 깨짐 등을 방지하고, 불량 원인을 개선할 수 있다.The present invention connects the semiconductor chip and the upper ceramic substrate with a first spacer, which is a stud, to prevent the semiconductor chip from breaking due to thermal contraction and expansion, and to improve the cause of defects.

또한, 본 발명은 반도체 칩과 제1 스페이서, 제1 스페이서와 상부 세라믹기판의 접합에 Ag 페이스트 또는 Ag 소결 페이스트를 사용함으로써 응력에 의한 Gate, Drain, Source의 단자 간 오픈을 방지할 수 있고, 신뢰성을 향상시킬 수 있다.In addition, the present invention uses Ag paste or Ag sintering paste to bond the semiconductor chip and the first spacer, and the first spacer and the upper ceramic substrate, thereby preventing the gate, drain, and source terminals from opening due to stress, improving reliability. can be improved.

또한, 본 발명은 하부 세라믹기판과 상부 세라믹기판의 사이에 배치되어 전기적 절연과 방열 효율을 높이는 제2 스페이서에 다층 구조가 아닌 단일화한 절연 스페이서를 사용하여 열충격에 의한 변형을 최소화할 수 있다.In addition, the present invention can minimize deformation due to thermal shock by using a single insulating spacer rather than a multilayer structure for the second spacer that is disposed between the lower ceramic substrate and the upper ceramic substrate to increase electrical insulation and heat dissipation efficiency.

또한, 본 발명은 베이스 플레이트, 하부 세라믹기판 및 상부 세라믹기판의 크기를 분할, 소형화하여 반도체 칩, 제1 및 제2 스페이서와 같은 각 구성품들을 결합할 때 열팽창 계수에 따른 변형 안정성을 높일 수 있는 효과가 있다.In addition, the present invention divides and miniaturizes the sizes of the base plate, lower ceramic substrate, and upper ceramic substrate to increase deformation stability according to the thermal expansion coefficient when combining each component such as a semiconductor chip and first and second spacers. There is.

또한, 본 발명은 하부 세라믹기판과 상부 세라믹기판을 연결하는 다층 구성에서 Ag 페이스트 또는 Ag 소결 페이스트 적용, 단일화한 절연 스페이서 적용, 기판 분할 중 하나 이상을 방법을 적용 또는 혼용할 수 있고, 이로 인해 열수축 팽창에 따른 불량 원인을 개선하여 신뢰성을 향상시킬 수 있고, 제품 수율을 향상시킬 수 있다.In addition, the present invention can apply or mix one or more of the following methods, such as applying Ag paste or Ag sintering paste, applying a unified insulating spacer, and dividing the substrate, in a multi-layer configuration connecting the lower ceramic substrate and the upper ceramic substrate, thereby reducing heat shrinkage. Reliability can be improved by improving the cause of defects due to expansion, and product yield can be improved.

도 1은 본 발명의 제1 실시예에 따른 파워모듈을 도시한 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 파워모듈을 도시한 단면도이다.
도 3은 본 발명의 제3 실시예에 따른 파워모듈을 도시한 단면도이다.1 is a cross-sectional view showing a power module according to a first embodiment of the present invention.
Figure 2 is a cross-sectional view showing a power module according to a second embodiment of the present invention.
Figure 3 is a cross-sectional view showing a power module according to a third embodiment of the present invention.

이하 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the attached drawings.

도 1은 본 발명의 제1 실시예에 따른 파워모듈을 도시한 단면도이다.1 is a cross-sectional view showing a power module according to a first embodiment of the present invention.

도 1에 도시된 바에 의하면, 본 발명의 제1 실시예에 따른 파워모듈(1)은 베이스 플레이트(100), 하부 세라믹기판(200), 상부 세라믹기판(300), 반도체 칩(10), 제1 스페이서(510) 및 제2 스페이서(520)를 포함한다.As shown in FIG. 1, the power module 1 according to the first embodiment of the present invention includes a base plate 100, a lower ceramic substrate 200, an upper ceramic substrate 300, a semiconductor chip 10, and a It includes a first spacer 510 and a second spacer 520.

파워모듈(1)은 베이스 플레이트(100)의 상면에 하부 세라믹기판(200)이 접합되고, 하부 세라믹기판(200)의 상부에 상부 세라믹기판(300)이 이격되게 배치될 수 있다. The power module 1 may have a lower ceramic substrate 200 bonded to the upper surface of the base plate 100, and an upper ceramic substrate 300 may be disposed on the upper portion of the lower ceramic substrate 200 to be spaced apart.

반도체 칩(10)은 하부 세라믹기판(200)의 상면에 실장될 수 있다. 또한, 반도체 칩(10)은 제1 스페이서(510)를 매개로 상부 세라믹기판(300)에 접합될 수 있다. 반도체 칩(10)은 GaN(Gallium Nitride) 칩일 수 있다. GaN 칩은 대전력 스위치 및 고속 스위치로 기능하는 칩이다. 반도체 칩(10)은 제1 스페이서(510)를 매개로 상부 세라믹기판(300)에 연결되므로, 상부 세라믹기판(300)은 대전류가 이동하는 메인 세라믹기판이 될 수 있다.The semiconductor chip 10 may be mounted on the upper surface of the lower ceramic substrate 200. Additionally, the semiconductor chip 10 may be bonded to the upper ceramic substrate 300 via the first spacer 510. The semiconductor chip 10 may be a GaN (Gallium Nitride) chip. GaN chips are chips that function as high-power switches and high-speed switches. Since the semiconductor chip 10 is connected to the upper ceramic substrate 300 through the first spacer 510, the upper ceramic substrate 300 can be a main ceramic substrate through which a large current moves.

하부 세라믹기판(200)은 반도체 칩(10)의 하면과 본딩층(20)을 매개로 접합될 수 있다. 여기서, 본딩층(20)은 솔더, Ag 페이스트, Ag 소결 페이스트 중 하나일 수 있다. 또한, 본딩층(20)은 Ti, Ag, Cu 및 AgCu 중 선택된 하나 또는 이들 중 둘 이상이 혼합된 합금을 포함하는 브레이징 접합층일 수도 있다. 이와 같이, 반도체 칩(10)은 두 세라믹기판(200,300) 사이에 안정적으로 고정될 수 있고, 반도체 칩(10)으로부터 발생하는 열이 빠르게 베이스 플레이트(100)로 전달될 수 있다.The lower ceramic substrate 200 may be bonded to the lower surface of the semiconductor chip 10 via the bonding layer 20. Here, the bonding layer 20 may be one of solder, Ag paste, and Ag sintering paste. Additionally, the bonding layer 20 may be a brazing bonding layer containing one selected from Ti, Ag, Cu, and AgCu, or an alloy mixed with two or more of these. In this way, the semiconductor chip 10 can be stably fixed between the two ceramic substrates 200 and 300, and heat generated from the semiconductor chip 10 can be quickly transferred to the base plate 100.

하부 세라믹기판(200)과 상부 세라믹기판(300)은 반도체 칩(10)으로부터 발생하는 열의 방열 효율을 높일 수 있도록 AMB 기판으로 된다. AMB 기판은 세라믹기재(210,310)와 세라믹기재(210,310)의 상면과 하면에 브레이징 접합된 금속층(220,320)을 포함하는 세라믹기판이다.The lower ceramic substrate 200 and the upper ceramic substrate 300 are AMB substrates to increase the heat dissipation efficiency of heat generated from the semiconductor chip 10. The AMB substrate is a ceramic substrate including ceramic substrates 210 and 310 and metal layers 220 and 320 brazed to the upper and lower surfaces of the ceramic substrates 210 and 310.

베이스 플레이트(100)는 하부 세라믹기판(200)의 하면에 접합층(110)을 매개로 접합되어 반도체 칩(10)에서 발생되는 열을 빠르게 외부로 배출하는 방열판으로 기능할 수 있다. 베이스 플레이트(100)는 Cu로 이루어질 수 있다.The base plate 100 is bonded to the lower surface of the lower ceramic substrate 200 via a bonding layer 110 and can function as a heat sink that quickly discharges heat generated by the semiconductor chip 10 to the outside. Base plate 100 may be made of Cu.

제1 스페이서(510)는 반도체 칩(10)과 상부 세라믹기판(300)의 금속층(320) 사이에 배치되며 일단이 반도체 칩(10)에 접합되고 반대되는 타단이 상부 세라믹기판(300)에 접합된다. 제1 스페이서(510)는 전도성이 있는 금속 재료로 형성된 스터드(Stud)일 수 있다.The first spacer 510 is disposed between the semiconductor chip 10 and the metal layer 320 of the upper ceramic substrate 300, and has one end bonded to the semiconductor chip 10 and the opposite end bonded to the upper ceramic substrate 300. do. The first spacer 510 may be a stud made of a conductive metal material.

반도체 칩(10)이 상부 세라믹기판(300)에 접합될 때, 반도체 칩(10)과 상부 세라믹기판(300) 사이에 스터드인 제1 스페이서(510)가 배치될 경우, 제1 스페이서(510)는 전기적 연결과 더불어 완충 작용을 하여 반도체 칩(10)의 깨짐을 방지할 수 있다. 여기서, 스터드인 제1 스페이서(510)가 반도체 칩(10)과 솔더로 접합되면, 열수축과 열팽창이 반복될 때 발생하는 응력에 따른 솔더의 신뢰성 저하가 발생할 수 있다. 따라서, 본 발명의 제1 실시예에 따른 파워모듈(1)은 반도체 칩(10)의 단자(11,12)와 제1 스페이서(510)가 Ag 페이스트 또는 Ag 소결 페이스트를 매개로 접합되는 것을 특징으로 한다. 여기서, 반도체 칩(10)의 단자(11,12)는 각각 Drain 단자, Source 단자 및 Gate 단자 중 어느 하나일 수 있다.When the semiconductor chip 10 is bonded to the upper ceramic substrate 300, and the first spacer 510, which is a stud, is disposed between the semiconductor chip 10 and the upper ceramic substrate 300, the first spacer 510 In addition to the electrical connection, it can prevent the semiconductor chip 10 from breaking by acting as a buffer. Here, when the first spacer 510, which is a stud, is joined to the semiconductor chip 10 with solder, the reliability of the solder may decrease due to stress generated when thermal contraction and thermal expansion are repeated. Therefore, the power module 1 according to the first embodiment of the present invention is characterized in that the terminals 11 and 12 of the semiconductor chip 10 and the first spacer 510 are joined via Ag paste or Ag sintering paste. Do it as Here, the terminals 11 and 12 of the semiconductor chip 10 may be one of a drain terminal, a source terminal, and a gate terminal, respectively.

반도체 칩(10)의 단자(11,12)와 제1 스페이서(510)를 접합하는 제1 접합층(410)과, 제1 스페이서(510)와 상부 세라믹기판(300)을 접합하는 제2 접합층(420)은 Ag 페이스트 또는 Ag 소결 페이스트가 사용될 수 있다. Ag 페이스트 또는 Ag 소결 페이스트로 이루어진 제1 접합층(410) 및 제2 접합층(420)은 접합 강도가 높고 고온에서 안정적이기 때문에 열수축과 열팽창이 반복될 때 발생하는 응력에 의한 신뢰성 저하를 최소화할 수 있다.A first bonding layer 410 for bonding the terminals 11 and 12 of the semiconductor chip 10 and the first spacer 510, and a second bonding layer for bonding the first spacer 510 and the upper ceramic substrate 300. The layer 420 may be made of Ag paste or Ag sintering paste. The first bonding layer 410 and the second bonding layer 420 made of Ag paste or Ag sintering paste have high bonding strength and are stable at high temperatures, thereby minimizing reliability degradation due to stress generated when thermal contraction and expansion are repeated. You can.

Ag 페이스트 또는 Ag 소결 페이스트로 이루어진 제1 접합층(410)은 반도체 칩(10)의 단자(11,12)와 제1 스페이서(510)의 접합 신뢰성을 높여 열수축과 열팽창 발생 시 변형이 최소화될 수 있고, 반도체 칩(10)의 단자(Gate, Drain, Source) 오픈(open)을 방지할 수 있다. 마찬가지로, Ag 페이스트 또는 Ag 소결 페이스트로 이루어진 제2 접합층(420)은 제1 스페이서(510)와 상부 세라믹기판(300)의 접합 신뢰성을 높일 수 있다.The first bonding layer 410 made of Ag paste or Ag sintering paste can increase the bonding reliability between the terminals 11 and 12 of the semiconductor chip 10 and the first spacer 510, thereby minimizing deformation when heat contraction and thermal expansion occur. It is possible to prevent the terminals (Gate, Drain, Source) of the semiconductor chip 10 from opening. Likewise, the second bonding layer 420 made of Ag paste or Ag sintering paste can increase the bonding reliability between the first spacer 510 and the upper ceramic substrate 300.

제2 스페이서(520)는 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 배치되어 전기적 절연과 방열 효율을 높일 수 있다. 제2 스페이서(520)는 하부 세라믹기판(200)과 상부 세라믹기판(300)의 절연을 위한 절연 스페이서(521)와, 완충 작용을 하는 스터드(522)의 2층 구조일 수 있다. 구체적으로, 제2 스페이서(520)는 절연 스페이서(521)와, 절연 스페이서(521)의 상면에 접합된 스터드(522)의 2층 구조일 수 있다. 이와 같이, 제2 스페이서(520)가 절연 스페이서(521)와 스터드(522)의 2층 구조로 형성될 경우, 스터드인 제1 스페이서(510)와 제2 스페이서(520)의 스터드(522)는 동일하게 응축 팽창할 수 있기 때문에 열수축과 팽창에 따른 변형이 발생하더라도 쉽게 깨지지 않는다.The second spacer 520 is disposed between the lower ceramic substrate 200 and the upper ceramic substrate 300 to increase electrical insulation and heat dissipation efficiency. The second spacer 520 may have a two-layer structure of an insulating spacer 521 for insulating the lower ceramic substrate 200 and the upper ceramic substrate 300, and a stud 522 for a buffering effect. Specifically, the second spacer 520 may have a two-layer structure of an insulating spacer 521 and a stud 522 bonded to the upper surface of the insulating spacer 521. As such, when the second spacer 520 is formed in a two-layer structure of the insulating spacer 521 and the stud 522, the first spacer 510 and the stud 522 of the second spacer 520 are studs. Because it can condense and expand equally, it does not break easily even if deformation occurs due to thermal contraction and expansion.

제2 스페이서(520)는 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 배치되며 일단이 하부 세라믹기판(200)에 접합되고 반대되는 타단이 상부 세라믹기판(300)에 접합될 수 있다.The second spacer 520 is disposed between the lower ceramic substrate 200 and the upper ceramic substrate 300, and one end can be bonded to the lower ceramic substrate 200 and the opposite end can be bonded to the upper ceramic substrate 300. there is.

절연 스페이서(521)와 하부 세라믹기판(200), 절연 스페이서(521)와 스터드(522)는 브레이징 접합되고, 스터드(522)와 상부 세라믹기판(300)을 접합하는 부착층(530)은 Ag 페이스트 또는 Ag 소결 페이스트로 이루어질 수 있다. 브레이징 접합은 절연 스페이서(521)를 하부 세라믹기판(200)에 안정적으로 고정하는 역할을 한다. 절연 스페이서(521)는 Al2O3, ZTA, Si3N4, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 합금으로 형성될 수 있다. Al2O3, ZTA, Si3N4, AlN는 기계적 강도, 내열성이 우수한 절연성 재료이다. The insulating spacer 521 and the lower ceramic substrate 200, the insulating spacer 521 and the studs 522 are joined by brazing, and the attachment layer 530 that joins the studs 522 and the upper ceramic substrate 300 is made of Ag paste. Alternatively, it may be made of Ag sintering paste. Brazing bonding serves to stably fix the insulating spacer 521 to the lower ceramic substrate 200. The insulating spacer 521 may be formed of one selected from Al 2 O 3 , ZTA, Si 3 N 4 , and AlN, or an alloy of two or more of these. Al 2 O 3 , ZTA, Si 3 N 4 , and AlN are insulating materials with excellent mechanical strength and heat resistance.

제2 스페이서(520)는 하부 세라믹기판(200)을 기준으로 할 때 하부 세라믹기판(200)의 상면에 가장자리를 둘러 소정 간격을 두고 다수 개가 배치될 수 있다. 이러한 제2 스페이서(520)는 반도체 칩(10)에서 발생하는 열의 방열 효율을 높이고, 반도체 칩(10) 간의 간섭을 방지하여 쇼트와 같은 전기적 충격을 방지할 수 있다.A plurality of second spacers 520 may be arranged at predetermined intervals around the edge of the upper surface of the lower ceramic substrate 200 when the lower ceramic substrate 200 is referenced. This second spacer 520 can increase the heat dissipation efficiency of the heat generated by the semiconductor chip 10 and prevent interference between the semiconductor chips 10, thereby preventing electrical shock such as a short circuit.

상술한 제1 실시예에 따른 파워모듈(1)은 반도체 칩(10)과 상부 세라믹기판(300)이 제1 스페이서(510)으로 연결되어 열수축과 열팽창에 의한 반도체 칩(10)의 깨짐 등이 방지될 수 있고, 이에 따른 불량 원인이 개선될 수 있다. 또한, 반도체 칩(10)의 단자(11,12)와 제1 스페이서(510)를 접합하기 위한 제1 접합층(410)과, 제1 스페이서(510)와 상부 세라믹기판(300)을 접합하기 위한 제2 접합층(420)은 Ag 페이스트 또는 Ag 소결 페이스트가 사용됨으로써, 응력에 의한 Gate, Drain, Source의 단자 간 오픈이 방지될 수 있고, 이로 인해 신뢰성이 향상될 수 있다.In the power module 1 according to the above-described first embodiment, the semiconductor chip 10 and the upper ceramic substrate 300 are connected by a first spacer 510 to prevent cracking of the semiconductor chip 10 due to thermal contraction and expansion. It can be prevented, and the causes of defects can be improved. In addition, a first bonding layer 410 for bonding the terminals 11 and 12 of the semiconductor chip 10 and the first spacer 510, and a first bonding layer 410 for bonding the first spacer 510 and the upper ceramic substrate 300. By using Ag paste or Ag sintering paste for the second bonding layer 420, opening between the gate, drain, and source terminals due to stress can be prevented, thereby improving reliability.

도 2는 본 발명의 제2 실시예에 따른 파워모듈을 도시한 단면도이다.Figure 2 is a cross-sectional view showing a power module according to a second embodiment of the present invention.

도 2에 도시된 바에 의하면, 본 발명의 제2 실시예에 따른 파워모듈(1')은 베이스 플레이트(100'), 하부 세라믹기판(200'), 상부 세라믹기판(300'), 반도체 칩(10'), 제1 스페이서(510') 및 제2 스페이서(520')를 포함하여 구성될 수 있다. 여기서, 제2 스페이서(520')는 제1 실시예와 같은 다층 구조(도 1의 도면부호 521,522)가 아닌 단일화된 층 구조인 것을 특징으로 한다.As shown in Figure 2, the power module 1' according to the second embodiment of the present invention includes a base plate 100', a lower ceramic substrate 200', an upper ceramic substrate 300', and a semiconductor chip ( 10'), a first spacer 510', and a second spacer 520'. Here, the second spacer 520' is characterized by a single-layer structure rather than a multi-layer structure (reference numerals 521 and 522 in FIG. 1) like the first embodiment.

도 1에 도시된 제1 실시예와 같이 하부 세라믹기판(200)과 상부 세라믹기판(300)의 접합 시, 완충 작용을 위해 제2 스페이서(520)가 절연 스페이서(521)와 스터드(522)로 이루어진 다층 구조일 경우, 반도체 칩(10)의 깨짐을 방지할 수 있다. 반면, 절연 스페이서(521)는 Al2O3, ZTA, Si3N4, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 합금으로 형성되고, 스터드(522)는 전도성이 있는 금속 재료로 형성되므로, 제2 스페이서(520)는 각각 다른 재질로 이루어진 절연 스페이서(521)와 스터드(522)가 접합된 형태이다. 따라서, 각각 다른 재료로 이루어진 다층 구조의 제2 스페이서(520)에 응력이 반복적으로 가해지면 부착 신뢰성 저하가 발생할 수 있다.As in the first embodiment shown in FIG. 1, when joining the lower ceramic substrate 200 and the upper ceramic substrate 300, the second spacer 520 is used as an insulating spacer 521 and a stud 522 for a buffering effect. In the case of a multi-layered structure, cracking of the semiconductor chip 10 can be prevented. On the other hand, the insulating spacer 521 is formed of one selected from Al 2 O 3 , ZTA, Si 3 N 4 , and AlN, or an alloy of two or more of these, and the stud 522 is formed of a conductive metal material. Therefore, the second spacer 520 is formed by joining an insulating spacer 521 and a stud 522 made of different materials. Therefore, if stress is repeatedly applied to the second spacer 520, which has a multi-layer structure made of different materials, attachment reliability may be deteriorated.

따라서, 본 발명의 제2 실시예에 따른 파워모듈(1')은 제1 실시예에 따른 파워모듈(1)과 대비하여 제2 스페이서(520')가 다층 구조가 아닌 단일화한 절연 스페이서인 것을 사용하여 열충격에 의한 변형을 최소화할 수 있다. 제2 스페이서(520')는 일단이 제1 부착층(531')을 매개로 하부 세라믹기판(200')에 접합되고, 반대되는 타단이 제2 부착층(532')을 매개로 상부 세라믹기판(300')에 접합되되, 제1 부착층(531')과 제2 부착층(532')은 Ag 페이스트 또는 Ag 소결 페이스트가 사용됨으로써 접합 신뢰성을 높일 수 있다.Therefore, compared to the power module 1 according to the first embodiment of the power module 1' according to the second embodiment of the present invention, the second spacer 520' is a unified insulating spacer rather than a multilayer structure. Deformation due to thermal shock can be minimized by using it. One end of the second spacer 520' is bonded to the lower ceramic substrate 200' through the first attachment layer 531', and the opposite end is bonded to the upper ceramic substrate 200' through the second attachment layer 532'. When bonded to (300'), Ag paste or Ag sintering paste is used for the first attachment layer 531' and the second attachment layer 532', thereby improving bonding reliability.

본 발명의 제2 실시예에 따른 파워모듈(1')은 제2 스페이서(520')를 단일화한 절연 스페이서로 구성한 것 이외에 나머지 구성은 제1 실시예에 따른 파워모듈(1)과 동일하다. 따라서, 나머지 구성에 대한 자세한 설명은 생략하기로 한다.The power module 1' according to the second embodiment of the present invention has the same configuration as the power module 1 according to the first embodiment, except that the second spacer 520' is composed of a single insulating spacer. Therefore, detailed description of the remaining configuration will be omitted.

도 3은 본 발명의 제3 실시예에 따른 파워모듈을 도시한 단면도이다.Figure 3 is a cross-sectional view showing a power module according to a third embodiment of the present invention.

도 3에 도시된 바에 의하면, 본 발명의 제3 실시예에 따른 파워모듈(1")은 복수의 분할모듈(1a,1b)을 포함하여 구성될 수 있다. 복수의 분할모듈(1a,1b)은 하부 세라믹기판(200")이 다수 개로 분할되어 구성된 것으로, 베이스 플레이트(100")와 상부 세라믹기판(300")도 하부 세라믹기판(200")에 대응되게 다수 개로 분할되어 구성된 것이다. 즉, 복수의 분할모듈(1a,1b)은 베이스 플레이트(100"), 하부 세라믹기판(200"), 상부 세라믹기판(300")의 크기를 분할, 소형화한 것으로, 반도체 칩(10"), 제1 및 제2 스페이서(510",520")와 같은 각 구성들을 결합할 때 열팽창 계수에 따른 변형 안정성을 높일 수 있다. 즉, 각 구성품의 결합 시 크기가 분할된 하부 세라믹기판(200") 사이의 간격(s), 즉 금속층(220") 사이의 간격(s)이 열팽창 계수에 따른 열수축과 팽창을 수용하여 각 구성품의 접합 공정 중 발생하는 열충격을 줄일 수 있다. 이는 열수축 팽창 시 세라믹기판(200",300")의 변형에 의한 구성품의 깨짐을 최소화한다.As shown in Figure 3, the power module 1" according to the third embodiment of the present invention may be configured to include a plurality of split modules 1a and 1b. A plurality of split modules 1a and 1b The lower ceramic substrate 200" is divided into multiple pieces, and the base plate 100" and the upper ceramic substrate 300" are also divided into multiple pieces corresponding to the lower ceramic substrate 200". That is, The plurality of split modules (1a, 1b) are divided and miniaturized in size of the base plate (100"), lower ceramic substrate (200"), and upper ceramic substrate (300"), and are used to form a semiconductor chip (10"), a first When combining components such as the second spacers 510" and 520", deformation stability according to the thermal expansion coefficient can be increased. That is, when each component is combined, the space between the lower ceramic substrates 200", which are divided in size, can be increased. The gap (s), that is, the gap (s) between the metal layers 220 "accommodates thermal contraction and expansion according to the thermal expansion coefficient, thereby reducing thermal shock that occurs during the joining process of each component. This is due to the ceramic substrate (200") during thermal contraction and expansion. Minimizes component breakage due to deformation of ",300").

도 3에 도시된 제3 실시예에서 베이스 플레이트(100"), 하부 세라믹기판(200"), 상부 세라믹기판(300") 각각은 2등분으로 분할되고, 파워모듈(1")은 2개의 분할모듈(1a,1b)이 소정의 간격을 두고 이격되게 배치된 형상이지만, 분할 개수는 이에 한정되지 않는다. 즉, 베이스 플레이트(100"), 하부 세라믹기판(200"), 상부 세라믹기판(300") 각각은 4등분으로 분할되고, 파워모듈(1")은 4개의 분할모듈이 이격되게 배치된 형상일 수도 있다. 또한, 비록 도시되지는 않았으나, 베이스 플레이트(100"), 하부 세라믹기판(200"), 상부 세라믹기판(300") 각각은 다수 개로 분할되어 행렬 배치될 수 있고, 이때 전후 방향, 좌우 방향으로 배열될 수 있다.In the third embodiment shown in FIG. 3, the base plate (100"), the lower ceramic substrate (200"), and the upper ceramic substrate (300") are each divided into two equal parts, and the power module (1") is divided into two equal parts. Although the modules 1a and 1b are arranged spaced apart at a predetermined interval, the number of divisions is not limited to this. That is, the base plate (100"), lower ceramic substrate (200"), and upper ceramic substrate (300") are each divided into four equal parts, and the power module (1") has four divided modules arranged spaced apart. It may be possible. In addition, although not shown, each of the base plate (100"), lower ceramic substrate (200"), and upper ceramic substrate (300") may be divided into multiple pieces and arranged in a row, and at this time, they may be arranged in the front-back and left-right directions. It can be.

복수의 분할모듈(1a,1b)은 소정의 간격을 두고 이격된 상태에서 와이어(w)를 통해 전기적으로 연결될 수 있다. 복수의 분할모듈(1a,1b) 각각은, 베이스 플레이트(100"), 하부 세라믹기판(200"), 상부 세라믹기판(300"), 반도체 칩(10"), 제1 스페이서(510") 및 제2 스페이서(520")를 포함하여 구성될 수 있다. 여기서, 복수의 분할모듈(1a,1b)은, 각각의 상면이 서로 동일 평면 상에 이격되게 배치되고, 각각의 하면이 서로 동일 평면 상에 이격되게 배치될 수 있다. 또한, 복수의 분할모듈(1a,1b) 각각은 동일한 구조로 이루어져 나란하게 배치될 수 있다.The plurality of split modules 1a and 1b may be electrically connected through a wire w while being spaced apart at a predetermined interval. Each of the plurality of split modules (1a, 1b) includes a base plate (100"), a lower ceramic substrate (200"), an upper ceramic substrate (300"), a semiconductor chip (10"), a first spacer (510"), and It may be configured to include a second spacer 520". Here, the plurality of split modules 1a and 1b may be arranged so that their upper surfaces are spaced apart from each other on the same plane, and their lower surfaces are spaced apart from each other on the same plane. Additionally, each of the plurality of split modules 1a and 1b may have the same structure and be arranged side by side.

도 3에 도시된 제3 실시예에 의하면, 제1 분할모듈(1a)의 하부 세라믹기판(200")과 제2 분할모듈(1b)의 하부 세라믹기판(200")은 동일 평면 상에 미리 정해진 간격(s)을 두고 이격되게 배치될 수 있다. 이때, 도 3의 상측에 도시된 바와 같이 하부 세라믹기판(200") 각각에 화살표(a) 방향으로의 열수축과 열팽창이 발생하면, 이격된 간격(s)에서 이를 수용함으로써 휨과 같은 변형이 발생하더라도 구성품이 깨지는 것을 방지할 수 있다.According to the third embodiment shown in FIG. 3, the lower ceramic substrate 200" of the first division module 1a and the lower ceramic substrate 200" of the second division module 1b are predetermined on the same plane. It may be arranged to be spaced apart with an interval (s). At this time, as shown in the upper part of FIG. 3, when thermal contraction and thermal expansion in the direction of the arrow (a) occur in each of the lower ceramic substrates 200", deformation such as bending occurs by accepting this at the spaced interval s. Even so, it can prevent components from breaking.

본 발명의 제3 실시예에 따른 파워모듈(1")은 베이스 플레이트(100"), 하부 세라믹기판(200"), 상부 세라믹기판(300")을 분할한 구성 이외에 나머지 구성은 제1 실시예에 따른 파워모듈(1)과 동일하다. 따라서, 나머지 구성에 대한 자세한 설명은 생략하기로 한다.The power module (1") according to the third embodiment of the present invention is divided into a base plate (100"), a lower ceramic substrate (200"), and an upper ceramic substrate (300"), and the remaining configuration is the same as that of the first embodiment. It is the same as the power module (1) according to. Therefore, detailed description of the remaining configuration will be omitted.

본 발명은 도면과 명세서에 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명은 기술분야의 통상의 지식을 가진 자라면, 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 권리범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.The best embodiments of the present invention are disclosed in the drawings and specification. Here, specific terms are used, but they are used only for the purpose of describing the present invention and are not used to limit the meaning or scope of the present invention described in the claims. Therefore, those skilled in the art will understand that various modifications and equivalent embodiments of the present invention are possible therefrom. Therefore, the true technical scope of the present invention should be determined by the technical spirit of the attached claims.

1,1',1": 파워모듈 1a: 제1 분할모듈
1b: 제2 분할모듈 10,10',10": 반도체 칩
11,11',11",12,12',12": 반도체 칩의 단자
20,20',20": 본딩층 100,100',100": 베이스플레이트
200,200',200": 하부 세라믹기판 300,300',300": 상부 세라믹기판
210,210',210",310,310',310": 세라믹 기재
220,220',220",320,320',320": 금속층
410,410',410": 제1 접합층 420,420',420": 제2 접합층
510,510',510": 제1 스페이서 520,520',520": 제2 스페이서
521,521": 절연 스페이서 522,522": 스터드
530,530": 부착층 531': 제1 부착층
532': 제2 부착층1,1',1": Power module 1a: First split module
1b: Second split module 10,10',10": Semiconductor chip
11,11',11",12,12',12": Terminals of semiconductor chip
20,20',20": Bonding layer 100,100',100": Base plate
200,200',200": Lower ceramic substrate 300,300',300": Upper ceramic substrate
210,210',210",310,310',310": Ceramic base
220,220',220",320,320',320": Metal layer
410,410',410": first bonding layer 420,420',420": second bonding layer
510,510',510": first spacer 520,520',520": second spacer
521,521": Insulating spacer 522,522": Stud
530,530": Adhesion layer 531': First adhesion layer
532': second adhesion layer

Claims (17)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1 분할모듈 및 제2 분할모듈을 포함하고, 상기 제1 분할모듈 및 상기 제2 분할모듈이 소정의 간격을 두고 이격된 상태에서 전기적으로 연결된 파워모듈로서,
상기 제1 분할모듈 및 상기 제2 분할모듈 각각은,
베이스 플레이트의 상면에 접합된 하부 세라믹기판;
상기 하부 세라믹기판에 실장된 반도체 칩;
상기 하부 세라믹기판의 상부에 이격되게 배치된 상부 세라믹기판;
상기 반도체 칩과 상기 상부 세라믹기판의 사이에 배치되며, 일단이 상기 반도체 칩에 접합되고 반대되는 타단이 상기 상부 세라믹기판에 접합되는 제1 스페이서; 및
상기 하부 세라믹기판과 상기 상부 세라믹기판의 사이에 배치되며, 일단이 상기 하부 세라믹기판에 접합되고 반대되는 타단이 상기 상부 세라믹기판에 접합되는 제2 스페이서;
를 포함하고,
상기 베이스 플레이트는 상기 제1 분할모듈 및 상기 제2 분할모듈에 각각 개별적으로 구비되고,
상기 각 분할모듈의 베이스 플레이트는 상호 이격되는 파워모듈.A power module comprising a first split module and a second split module, wherein the first split module and the second split module are electrically connected while being spaced apart at a predetermined distance,
Each of the first division module and the second division module,
A lower ceramic substrate bonded to the upper surface of the base plate;
a semiconductor chip mounted on the lower ceramic substrate;
an upper ceramic substrate spaced apart from the lower ceramic substrate;
a first spacer disposed between the semiconductor chip and the upper ceramic substrate, with one end bonded to the semiconductor chip and the opposite end bonded to the upper ceramic substrate; and
a second spacer disposed between the lower ceramic substrate and the upper ceramic substrate, with one end bonded to the lower ceramic substrate and the opposite end bonded to the upper ceramic substrate;
Including,
The base plate is individually provided on the first division module and the second division module,
The base plates of each split module are power modules spaced apart from each other. 제9항에 있어서,
상기 제1 분할모듈 및 상기 제2 분할모듈은,
각각의 상면이 서로 동일 평면 상에 이격되게 배치되고, 각각의 하면이 서로 동일 평면 상에 이격되게 배치된 파워모듈.According to clause 9,
The first division module and the second division module,
A power module in which each upper surface is arranged to be spaced apart from each other on the same plane, and each lower surface is arranged to be spaced apart from each other on the same plane. 제9항에 있어서,
상기 제1 분할모듈 및 상기 제2 분할모듈 각각은 동일한 구조로 이루어져 나란하게 배치된 파워모듈.According to clause 9,
A power module in which each of the first split module and the second split module has the same structure and is arranged side by side. 삭제delete 제9항에 있어서,
상기 제1 스페이서는 전도성이 있는 금속 재료로 형성된 스터드(Stud)인 파워모듈.According to clause 9,
A power module in which the first spacer is a stud made of a conductive metal material. 제9항에 있어서,
상기 반도체 칩과 상기 제1 스페이서를 접합하는 제1 접합층; 및
상기 제1 스페이서와 상기 상부 세라믹기판을 접합하는 제2 접합층을 더 포함하고,
상기 제1 접합층 및 상기 제2 접합층은 Ag 페이스트 또는 Ag 소결 페이스트가 사용되는 파워모듈.According to clause 9,
a first bonding layer bonding the semiconductor chip and the first spacer; and
Further comprising a second bonding layer bonding the first spacer and the upper ceramic substrate,
The first bonding layer and the second bonding layer are a power module in which Ag paste or Ag sintering paste is used. 제9항에 있어서,
상기 제2 스페이서는,
절연 스페이서와 상기 절연 스페이서의 상면에 접합된 스터드의 2층 구조인 파워모듈.According to clause 9,
The second spacer is,
A power module with a two-layer structure of an insulating spacer and a stud bonded to the upper surface of the insulating spacer. 제15항에 있어서,
상기 절연 스페이서와 상기 하부 세라믹기판, 상기 절연 스페이서와 상기 스터드는 브레이징 접합되고,
상기 스터드와 상기 상부 세라믹기판을 접합하는 부착층은 Ag 페이스트 또는 Ag 소결 페이스트가 사용되는 파워모듈.According to clause 15,
The insulating spacer and the lower ceramic substrate, the insulating spacer and the stud are joined by brazing,
A power module in which Ag paste or Ag sintering paste is used as the attachment layer that joins the stud and the upper ceramic substrate. 제9항에 있어서,
상기 제2 스페이서는 절연 스페이서인 파워모듈.According to clause 9,
The second spacer is a power module that is an insulating spacer.
KR1020220077279A 2021-06-25 2022-06-24 Power module KR102611687B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210083039 2021-06-25
KR1020210083039 2021-06-25

Publications (2)

Publication Number Publication Date
KR20230000986A KR20230000986A (en) 2023-01-03
KR102611687B1 true KR102611687B1 (en) 2023-12-08

Family

ID=84924821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220077279A KR102611687B1 (en) 2021-06-25 2022-06-24 Power module

Country Status (1)

Country Link
KR (1) KR102611687B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303900A (en) * 2003-03-31 2004-10-28 Denso Corp Semiconductor device
JP2007287833A (en) * 2006-04-14 2007-11-01 Mitsubishi Electric Corp Power semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140446A (en) * 1992-07-21 1994-05-20 Hitachi Ltd Semiconductor device and electronic device using same
KR101692490B1 (en) 2015-08-11 2017-01-04 주식회사 세미파워렉스 Power semiconductor module with water cooling
KR102418458B1 (en) * 2019-12-05 2022-07-07 주식회사 아모센스 Power semiconductor module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303900A (en) * 2003-03-31 2004-10-28 Denso Corp Semiconductor device
JP2007287833A (en) * 2006-04-14 2007-11-01 Mitsubishi Electric Corp Power semiconductor device

Also Published As

Publication number Publication date
KR20230000986A (en) 2023-01-03

Similar Documents

Publication Publication Date Title
JP4967447B2 (en) Power semiconductor module
JP5542567B2 (en) Semiconductor device
JP6604926B2 (en) Semiconductor module
KR102508945B1 (en) Bidirectional semiconductor package
JP2007305962A (en) Power semiconductor module
JP2013069782A (en) Semiconductor device
JP6988345B2 (en) Semiconductor device
CN111952290A (en) Semiconductor module
CN111599796B (en) Semiconductor module and power conversion device using the same
JP2007012831A (en) Power semiconductor device
JP5106528B2 (en) Electronic component storage package and electronic device
KR102490612B1 (en) Power semiconductor module
KR102588854B1 (en) Power module and manufacturing method thereof
KR20170024254A (en) Power semiconductor module and Method for manufacturing the same
KR102611687B1 (en) Power module
US10727150B2 (en) Semiconductor module and power converter
KR101004929B1 (en) Light emitting diode package and Light emitting diode package module having the same
JP2012009736A (en) Semiconductor element, method of manufacturing the same and semiconductor device
JP2021180234A (en) Semiconductor module
KR101418008B1 (en) Substrate for LED and LED heat-sink structure
KR102684858B1 (en) Heat emitting post bonded semiconductor package and method of fabricating the same
US20240321692A1 (en) Power module
JP7570298B2 (en) Semiconductor Device
CN218769501U (en) Power semiconductor device
KR102661089B1 (en) Ceramic substrate for power module, manufacturing method thereof and power module with the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant