KR102611684B1 - 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램 - Google Patents

기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램 Download PDF

Info

Publication number
KR102611684B1
KR102611684B1 KR1020220021322A KR20220021322A KR102611684B1 KR 102611684 B1 KR102611684 B1 KR 102611684B1 KR 1020220021322 A KR1020220021322 A KR 1020220021322A KR 20220021322 A KR20220021322 A KR 20220021322A KR 102611684 B1 KR102611684 B1 KR 102611684B1
Authority
KR
South Korea
Prior art keywords
film
substrate
gas
processing
dopant
Prior art date
Application number
KR1020220021322A
Other languages
English (en)
Other versions
KR20220131827A (ko
Inventor
히데키 호리타
마사히로 다카하시
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20220131827A publication Critical patent/KR20220131827A/ko
Application granted granted Critical
Publication of KR102611684B1 publication Critical patent/KR102611684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Weting (AREA)

Abstract

본 발명은, 기판 상에 형성되는 막의 특성을 향상시킨다. (a) 기판에 대하여 제1 처리 가스를 공급함으로써, 상기 기판 상에 아몰퍼스 상태의 제1막을 형성하는 공정과, (b) 상기 기판에 대하여 제2 처리 가스를 공급함으로써, 상기 제1막 상에, 상기 제1막보다도 결정화 온도가 낮은 아몰퍼스 상태의 제2막을 형성하는 공정과, (c)상기 기판 상에 형성된 상기 제1막과 상기 제2막을 가열함으로써 결정화시키는 공정과, (d) 상기 제1막과 상기 제2막을 결정화시킨 후에, 상기 기판의 표면을 에칭제에 폭로함으로써, 적어도 상기 제2막을 제거하는 공정을 갖는다.

Description

기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램{METHOD OF PROCESSING SUBSTRATE, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING SYSTEM, AND PROGRAM}
본 개시는, 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 시스템 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판 상에 막을 형성하는 처리가 행하여지는 경우가 있다(예를 들어 특허문헌 1 참조).
일본 특허 공개 제2017-135344호 공보
본 개시의 목적은, 기판 상에 고품질의 막을 형성하는 것이 가능한 기술을 제공하는 데 있다.
본 개시의 일 양태에 의하면,
(a) 기판에 대하여 제1 처리 가스를 공급함으로써, 상기 기판 상에 아몰퍼스 상태의 제1막을 형성하는 공정과,
(b) 상기 기판에 대하여 제2 처리 가스를 공급함으로써, 상기 제1막 상에, 상기 제1막보다도 결정화 온도가 낮은 아몰퍼스 상태의 제2막을 형성하는 공정과,
(c) 상기 기판 상에 형성된 상기 제1막과 상기 제2막을 가열함으로써 결정화시키는 공정과,
(d) 상기 제1막과 상기 제2막을 결정화시킨 후에, 상기 기판의 표면을 에칭제에 폭로함으로써, 적어도 상기 제2막을 제거하는 공정
을 행하는 기술이 제공된다.
본 개시에 의하면, 기판 상에 고품질의 막을 형성하는 것이 가능하게 된다.
도 1은 본 개시의 각 양태에서 적합하게 사용되는 기판 처리 시스템의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 나타내는 도면이다.
도 2는 본 개시의 각 양태에서 적합하게 사용되는 기판 처리 시스템의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 나타내는 도면이다.
도 3은 본 개시의 각 양태에서 적합하게 사용되는 기판 처리 시스템의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 나타내는 도면이다.
도 4의 (a)는 본 개시의 제1 양태에서의 기판 처리 시퀀스의, 성막 처리를 행하기 전에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 4의 (b)는 본 개시의 제1 양태에서의 기판 처리 시퀀스의, 시드층 형성 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 4의 (c)는 본 개시의 제1 양태에서의 기판 처리 시퀀스의, 제1막 형성 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 4의 (d)는 본 개시의 제1 양태에서의 기판 처리 시퀀스의, 제2막 형성 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 4의 (e)는 본 개시의 제1 양태에서의 기판 처리 시퀀스의, 결정화 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 4의 (f)는 본 개시의 제1 양태에서의 기판 처리 시퀀스의, 개질 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 4의 (g)는 본 개시의 제1 양태에서의 기판 처리 시퀀스의, 에칭 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다.
도 5의 (a)는 본 개시의 제1 양태의 변형예에서의 기판 처리 시퀀스의, 성막 처리를 행하기 전에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 5의 (b)는 본 개시의 제1 양태의 변형예에서의 기판 처리 시퀀스의, 시드층 형성 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 5의 (c)는 본 개시의 제1 양태의 변형예에서의 기판 처리 시퀀스의, 제1막 형성 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 5의 (d)는 본 개시의 제1 양태의 변형예에서의 기판 처리 시퀀스의, 제2막 형성 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 5의 (e)는 본 개시의 제1 양태의 변형예에서의 기판 처리 시퀀스의, 결정화 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 5의 (f)는 본 개시의 제1 양태의 변형예에서의 기판 처리 시퀀스의, 에칭 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다.
도 6의 (a)는 본 개시의 제2 양태에서의 기판 처리 시퀀스의, 성막 처리를 행하기 전에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 6의 (b)는 본 개시의 제2 양태에서의 기판 처리 시퀀스의, 시드층 형성 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 6의 (c)는 본 개시의 제2 양태에서의 기판 처리 시퀀스의, 제1막 형성 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 6의 (d)는 본 개시의 제2 양태에서의 기판 처리 시퀀스의, 제2막 형성 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 6의 (e)는 본 개시의 제2 양태에서의 기판 처리 시퀀스의, 결정화 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 6의 (f)는 본 개시의 제2 양태에서의 기판 처리 시퀀스의, 개질 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 6의 (g)는 본 개시의 제2 양태에서의 기판 처리 시퀀스의, 에칭 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다.
도 7의 (a)는 본 개시의 제2 양태의 변형예에서의 기판 처리 시퀀스의, 성막 처리를 행하기 전에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 7의 (b)는 본 개시의 제2 양태의 변형예에서의 기판 처리 시퀀스의, 시드층 형성 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 7의 (c)는 본 개시의 제2 양태의 변형예에서의 기판 처리 시퀀스의, 제1막 형성 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 7의 (d)는 본 개시의 제2 양태의 변형예에서의 기판 처리 시퀀스의, 제2막 형성 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 7의 (e)는 본 개시의 제2 양태의 변형예에서의 기판 처리 시퀀스의, 결정화 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다. 도 7의 (f)는 본 개시의 제2 양태의 변형예에서의 기판 처리 시퀀스의, 에칭 후에 있어서의 웨이퍼 표면의 부분 단면 확대도이다.
도 8의 (a)는 뱃치식 기판 처리 장치를 사용하는 경우의 기판 처리 시스템의 일 양태를 도시하는 모식도이다. 도 8의 (b)는 뱃치식 기판 처리 장치를 사용하는 경우의 기판 처리 시스템의 다른 양태를 도시하는 모식도이다.
도 9는 매엽식 클러스터형의 기판 처리 장치를 사용하는 경우의 기판 처리 시스템의 일 양태를 도시하는 모식도이다.
도 10은 실시예 1 및 비교예 1에서의 평가 결과를 각각 도시하는 도면이다.
도 11은 실시예 2 및 비교예 2에서의 평가 결과를 각각 도시하는 도면이다.
<본 개시의 제1 양태>
이하, 본 개시의 제1 양태에 대해서, 주로 도 1 내지 도 3, 도 4의 (a) 내지 도 4의 (g)를 참조하면서 설명한다. 또한, 이하의 설명에서 사용되는 도면은, 모두 모식적인 것이며, 도면에 도시되는, 각 요소의 치수 관계, 각 요소의 비율 등은 현실의 것과 반드시 일치하는 것은 아니다. 또한, 복수의 도면의 상호간에 있어서도, 각 요소의 치수 관계, 각 요소의 비율 등은 반드시 일치하는 것은 아니다.
(1) 기판 처리 장치의 구성
도 1에 도시하는 바와 같이, 처리로(202)는, 온도 조정기(가열부)로서의 히터(207)를 갖는다. 히터(207)는, 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 거치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원형으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원형으로 매니폴드(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스강(SUS) 등의 금속 재료에 의해 구성되고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸림 결합하고 있어, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203)의 사이에는, 시일 부재로서의 O링(220a)이 마련되어 있다. 반응관(203)은, 히터(207)와 마찬가지로 수직으로 거치되어 있다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통 중공부에는 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다. 이 처리실(201) 내에서 웨이퍼(200)에 대한 처리가 행하여진다.
처리실(201) 내에는, 제1 내지 제3 공급부로서의 노즐(249a 내지 249c)이, 매니폴드(209)의 측벽을 관통하도록 각각 마련되어 있다. 노즐(249a 내지 249c)을 각각 제1 내지 제3 노즐이라고도 칭한다. 노즐(249a 내지 249c)은, 예를 들어 석영 또는 SiC 등의 내열성 재료에 의해 구성되어 있다. 노즐(249a 내지 249c)에는, 가스 공급관(232a 내지 232c)이 각각 접속되어 있다. 노즐(249a 내지 249c)은 각각 다른 노즐이며, 노즐(249b, 249c) 각각은, 노즐(249a)에 인접해서 마련되어 있다.
가스 공급관(232a 내지 232c)에는, 가스류의 상류측으로부터 차례로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a 내지 241c) 및 개폐 밸브인 밸브(243a 내지 243c)가 각각 마련되어 있다. 가스 공급관(232a)의 밸브(243a)보다도 하류측에는, 가스 공급관(232d, 232g)이 접속되어 있다. 가스 공급관(232b)의 밸브(243b)보다도 하류측에는, 가스 공급관(232e, 232h)이 접속되어 있다. 가스 공급관(232c)의 밸브(243c)보다도 하류측에는, 가스 공급관(232f, 232i)이 접속되어 있다. 가스 공급관(232d 내지 232i)에는, 가스류의 상류측으로부터 차례로 MFC(241d 내지 241i) 및 밸브(243d 내지 243i)가 각각 마련되어 있다. 가스 공급관(232a 내지 232i)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되어 있다.
도 2에 도시하는 바와 같이, 노즐(249a 내지 249c)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환형의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 직립되도록 각각 마련되어 있다. 즉, 노즐(249a 내지 249c)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 마련되어 있다. 평면으로 보아, 노즐(249a)은, 처리실(201) 내에 반입되는 웨이퍼(200)의 중심을 사이에 두고 후술하는 배기구(231a)와 일직선 상으로 대향하도록 배치되어 있다. 노즐(249b, 249c)은, 노즐(249a)과 배기구(231a)의 중심을 통과하는 직선 L을, 반응관(203)의 내벽(웨이퍼(200)의 외주부)을 따라 양측으로부터 집도록 배치되어 있다. 직선 L은, 노즐(249a)과 웨이퍼(200)의 중심을 통과하는 직선이기도 하다. 즉, 노즐(249c)은, 직선 L을 사이에 두고 노즐(249b)과 반대측에 마련되어 있다고 할 수도 있다. 노즐(249b, 249c)은, 직선 L을 대칭 축으로 해서 선 대칭으로 배치되어 있다. 노즐(249a 내지 249c)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a 내지 250c)이 각각 마련되어 있다. 가스 공급 구멍(250a 내지 250c)은, 각각이 평면으로 보아 배기구(231a)와 대향(대면)하도록 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a 내지 250c)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 마련되어 있다.
가스 공급관(232a)으로부터는, 웨이퍼(200) 상에 형성되는 막을 구성하는 주 원소(소정 원소)를 포함하는 원료 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다.
가스 공급관(232b)으로부터는, 시드 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다.
가스 공급관(232c)으로부터는, 웨이퍼(200) 상에 형성되는 막에 첨가되는 도펀트(불순물)를 포함하는 도펀트 가스가, MFC(241c), 밸브(243c), 노즐(249c)을 통해서 처리실(201) 내에 공급된다.
가스 공급관(232d)으로부터는, 환원 가스가, MFC(241d), 밸브(243d), 가스 공급관(232a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다.
가스 공급관(232e)으로부터는, 에칭제가, MFC(241e), 밸브(243e), 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다.
가스 공급관(232f)으로부터는, 개질 가스가, MFC(241f), 밸브(243f), 가스 공급관(232c), 노즐(249c)을 통해서 처리실(201) 내에 공급된다.
가스 공급관(232g 내지 232i)으로부터는, 불활성 가스가, 각각 MFC(241g 내지 241i), 밸브(243g 내지 243i), 가스 공급관(232a 내지 232c), 노즐(249a 내지 249c)을 통해서 처리실(201) 내에 공급된다. 불활성 가스는, 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해 원료 가스 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해 시드 가스 공급계가 구성된다. 주로, 가스 공급관(232c), MFC(241c), 밸브(243c)에 의해 도펀트 가스 공급계가 구성된다. 주로, 가스 공급관(232d), MFC(241d), 밸브(243d)에 의해 환원 가스 공급계가 구성된다. 주로, 가스 공급관(232e), MFC(241e), 밸브(243e)에 의해 에칭제 공급계(에칭제 폭로계)가 구성된다. 주로, 가스 공급관(232f), MFC(241f), 밸브(243f)에 의해 개질 가스 공급계가 구성된다. 주로, 가스 공급관(232g 내지 232i), MFC(241g 내지 241i), 밸브(243g 내지 243i)에 의해 불활성 가스 공급계가 구성된다.
또한, 원료 가스, 시드 가스, 도펀트 가스, 환원 가스, 개질 가스 중 적어도 어느 것을, 처리 가스(제1 처리 가스, 제2 처리 가스)라고도 칭하고, 원료 가스 공급계, 시드 가스 공급계, 도펀트 가스 공급계 중 적어도 어느 것을, 처리 가스 공급계(제1 처리 가스 공급계, 제2 처리 가스 공급계)라고도 칭한다.
상술한 각종 가스 공급계 중, 어느 것, 혹은 모든 가스 공급계는, 밸브(243a 내지 243i)와 MFC(241a 내지 241i) 등이 집적되어 이루어지는 집적형 가스 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 가스 공급 시스템(248)은, 가스 공급관(232a 내지 232i) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232i) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243i)의 개폐 동작이나 MFC(241a 내지 241i)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 가스 공급 시스템(248)은, 일체형, 혹은 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232i) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 가스 공급 시스템(248)의 메인터넌스, 교환, 증설 등을 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기구(231a)가 마련되어 있다. 도 2에 도시하는 바와 같이, 배기구(231a)는, 평면으로 보아, 웨이퍼(200)를 사이에 두고 노즐(249a 내지 249c)(가스 공급 구멍(250a 내지 250c))과 대향(대면)하는 위치에 마련되어 있다. 배기구(231a)는, 반응관(203)의 측벽의 하부로부터 상부를 따라, 즉, 웨이퍼 배열 영역을 따라 마련되어 있어도 된다. 배기구(231a)에는 배기관(231)이 접속되어 있다. 배기관(231)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반형으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220b)이 마련되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다.
매니폴드(209)의 하방에는, 시일 캡(219)을 강하시켜 보트(217)를 처리실(201) 내로부터 반출한 상태에서, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 마련되어 있다. 셔터(219s)는, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반형으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220c)이 마련되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은, 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 정도를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 마련되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서 CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다. 또한, 컨트롤러(121)에는, 외부 기억 장치(123)를 접속하는 것이 가능하게 되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive), SSD(Solid State Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 단순히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 단순히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보유되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241i), 밸브(243a 내지 243i), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하는 것이 가능하게 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241i)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243i)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하는 것이 가능하게 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 SSD 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 단순히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
이상 설명한 뱃치식 기판 처리 장치에 의해, 본 양태에서의 기판 처리 시스템을 구성할 수 있다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 막을 형성하는 처리 시퀀스 예에 대해서, 주로 도 4의 (a) 내지 도 4의 (g)를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
제1 양태에서의 처리 시퀀스는,
(a) 웨이퍼(200)에 대하여 제1 처리 가스를 공급함으로써, 웨이퍼(200) 상에 아몰퍼스 상태의 제1막을 형성하는 스텝 A와,
(b) 웨이퍼(200)에 대하여 제2 처리 가스를 공급함으로써, 제1막 상에, 제1막보다도 결정화 온도가 낮은 아몰퍼스 상태의 제2막을 형성하는 스텝 B와,
(c) 웨이퍼(200) 상에 형성된 제1막과 제2막을 가열함으로써 결정화시키는 스텝 C와,
(d) 제1막과 제2막을 결정화시킨 후에, 웨이퍼(200)의 표면을 에칭제에 폭로함으로써, 적어도 제2막을 제거하는 스텝 D
를 포함한다.
이 경우에 있어서, 제1막을, 도펀트가 도핑되어 있지 않은 막으로 하고, 제2막을, 도펀트가 도핑된 막으로 할 수 있다. 도펀트는, 인(P), 보론(B), 비소(As) 중 적어도 어느 1개를 사용할 수 있다.
스텝 A에서는, 제1막을 형성하기 전에, 시드층을 형성하는 것이 바람직하다. 이 경우, 웨이퍼(200)의 표면 상에 시드층이 형성되고, 시드층 상에 제1막이 형성되게 된다.
스텝 A에서, 제1막으로서, 도펀트가 도핑되어 있지 않은 제1 실리콘막을 형성하는 경우, 제1 처리 가스로서 실란계 가스 등의 원료 가스를 사용할 수 있다.
스텝 B에서, 제2막으로서, 도펀트가 도핑된 제2 실리콘막을 형성하는 경우, 제2 처리 가스로서 실란계 가스 등의 원료 가스와 도펀트 가스를 사용할 수 있다.
스텝 C에서, 제2막 내의 도펀트의 일부가 제1막 내로 확산할 경우, 스텝 D에서는, 제1막 중 제2막 내의 도펀트가 확산한 부분도 제거하는 것이 바람직하다. 이 경우, 스텝 D에서는, 제1막 중 도펀트를 포함하지 않는 표면을 노출시키는 것이 바람직하다.
제1 양태에서의 처리 시퀀스는 추가로,
(e) 스텝 C를 행한 후, 스텝 D를 행하기 전에, 제1막 및 제2막 중 도펀트가 존재하는 부분을 개질시키는 스텝 E를 포함하는 것이 바람직하다. 이 경우에 있어서, 스텝 E에서는, 제1막 및 제2막 중 도펀트가 존재하는 부분을 산화시키는 것이 바람직하다. 이에 의해, 스텝 C를 행한 후에 있어서의 제1막 및 제2막 중 도펀트가 존재하는 부분을, 스텝 D에서 제거하기 쉽게(에칭제에 의해 에칭되기 쉽게) 하는 것이 가능하게 된다.
본 명세서에서는, 상술한 처리 시퀀스를, 편의상 이하와 같이 나타낼 수도 있다. 이하의 다른 양태나 변형예 등의 설명에서도 마찬가지의 표기를 사용한다.
시드층 형성→제1막 형성→제2막 형성→결정화→개질→에칭
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)가 이동되어서, 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시하는 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220b)을 개재해서 매니폴드(209)의 하단을 시일한 상태로 된다. 또한, 도 4의 (a)에 도시하는 바와 같이, 웨이퍼(200)의 표면에는, 산화막으로서, 예를 들어 실리콘 산화막(SiO막)이 미리 형성되어 있다.
(압력 조정 및 온도 조정)
보트 로드가 종료된 후, 처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되어, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다(압력 조정). 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 정도가 피드백 제어된다(온도 조정). 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 처리실(201) 내의 배기, 웨이퍼(200)의 가열 및 회전은, 모두 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(스텝 A)
그 후, 스텝 A를 행한다. 본 스텝에서는, 다음의 시드층 형성, 제1막 형성을 차례로 행한다.
〔시드층 형성〕
시드층 형성에서는, 다음의 스텝 1, 2를 순차 실행한다.
[스텝 1]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 산화막의 표면에 대하여 시드 가스를 공급한다.
구체적으로는, 밸브(243b)를 개방하여, 가스 공급관(232b) 내에 시드 가스를 흘린다. 시드 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되어, 배기관(231)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 시드 가스가 공급된다(시드 가스 공급). 이때, 밸브(243g 내지 243i)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다.
시드 가스 공급에서의 처리 조건으로서는,
시드 가스 공급 유량: 0.1 내지 1slm
시드 가스 공급 시간: 0.5 내지 2분
불활성 가스 공급 유량(가스 공급관마다): 0 내지 20slm
처리 온도: 350 내지 450℃, 바람직하게는 350 내지 400℃
처리 압력: 277 내지 1200Pa, 바람직하게는 667 내지 1200Pa
이 예시된다.
또한, 본 명세서에서의 「277 내지 1200Pa」과 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서, 예를 들어 「277 내지 1200Pa」이란, 「277Pa 이상 1200Pa 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다. 또한, 본 명세서에서의 처리 온도란, 웨이퍼(200)의 온도 또는 처리실(201) 내의 온도를 의미하고, 처리 압력이란, 웨이퍼(200)가 존재하는 공간인 처리실(201) 내의 압력을 의미한다. 또한, 가스 공급 유량: 0slm이란, 그 가스를 공급하지 않는 케이스를 의미한다. 이들은 이하의 설명에서도 마찬가지이다.
시드 가스로서 예를 들어 클로로실란계 가스를 사용하여, 상술한 처리 조건 하에서 웨이퍼(200)에 대하여 시드 가스를 공급함으로써, 웨이퍼(200)의 표면에, 시드 가스에 포함되는 실리콘(Si)을 흡착시켜, 시드(핵)를 형성하는 것이 가능하게 된다. 상술한 처리 조건 하에서는, 웨이퍼(200)의 표면에 형성되는 핵에는, 소정량의 염소(Cl)가 포함되게 된다. 또한, 상술한 처리 조건 하에서는, 웨이퍼(200)의 표면에 형성되는 핵의 결정 구조는, 아몰퍼스(비정질)가 된다.
웨이퍼(200)의 표면에 핵이 형성된 후, 밸브(243b)를 닫아, 처리실(201) 내에의 시드 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지). 이때, 밸브(243g 내지 243i)를 개방하여, 처리실(201) 내에 불활성 가스를 공급한다.
시드 가스로서는, 예를 들어 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란(SiCl4, 약칭: STC) 가스, 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 클로로실란계 가스를 사용할 수 있다. 시드 가스로서는, 여기에서 예시한 각종 가스 중 1개 이상을 사용할 수 있다.
시드 가스로서는, 예를 들어 테트라플루오로실란(SiF4) 가스, 디플루오로실란(SiH2F2) 가스 등의 플루오로실란계 가스나, 테트라브로모실란(SiBr4) 가스, 디브로모실란(SiH2Br2) 가스 등의 브로모실란계 가스나, 테트라요오도실란(SiI4) 가스, 디요오도실란(SiH2I2) 가스 등의 요오도실란계 가스를 사용할 수 있다. 시드 가스로서는, 여기에서 예시한 각종 가스 중 1개 이상을 사용할 수 있다.
불활성 가스로서는, 예를 들어 질소(N2) 가스나, 아르곤(Ar) 가스, 헬륨(He) 가스, 네온(Ne) 가스, 크세논(Xe) 가스 등의 희가스를 사용할 수 있다. 불활성 가스로서는, 여기에서 예시한 각종 가스 중 1개 이상을 사용할 수 있다. 이 점은, 후술하는 각 스텝에서도 마찬가지이다.
[스텝 2]
그 후, 처리실(201) 내의 웨이퍼(200), 즉, 산화막의 표면에 형성된 핵에 대하여 환원 가스를 공급한다.
구체적으로는, 밸브(243d)를 개방하여, 가스 공급관(232d) 내에 환원 가스를 흘린다. 환원 가스는, MFC(241d)에 의해 유량 조정되어, 가스 공급관(232a), 노즐(249a)을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 환원 가스가 공급된다(환원 가스 공급). 이때, 밸브(243g 내지 243i)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다.
환원 가스 공급에서의 처리 조건으로서는,
환원 가스 공급 유량: 2 내지 10slm
환원 가스 공급 시간: 2 내지 5분
불활성 가스 공급 유량(가스 공급관마다): 0 내지 20slm
처리 압력: 1333 내지 13332Pa
이 예시된다. 다른 처리 조건은, 시드 가스 공급에서의 처리 조건과 마찬가지로 할 수 있다.
상술한 처리 조건 하에서 웨이퍼(200)에 대하여 환원 가스를 공급함으로써, 웨이퍼(200)의 표면에 형성되어 있는 핵으로부터 Cl을 탈리시키는 것이 가능하게 된다. 핵으로부터 탈리시킨 Cl은, Cl을 포함하는 가스 상태 물질을 생성하여, 처리실(201) 내로부터 배출된다. 또한, 본 양태에서는, 환원 가스 공급에서의 웨이퍼(200)가 존재하는 공간의 압력(처리 압력)을, 시드 가스 공급에서의 웨이퍼(200)가 존재하는 공간의 압력(처리 압력)보다도 높게 한다. 이렇게 함으로써, 환원 가스 공급에 있어서, 핵으로부터의 Cl의 탈리를 촉진시키는 것이 가능하게 된다. 결과적으로, 웨이퍼(200) 상에 형성되는 시드층을, Cl 농도가 낮은 층으로 하는 것이 가능하게 된다.
웨이퍼(200)의 표면에 형성된 핵으로부터 Cl을 탈리시킨 후, 밸브(243d)를 닫아, 처리실(201) 내에의 환원 가스의 공급을 정지한다. 그리고, 스텝 1에서의 퍼지와 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
환원 가스로서는, 예를 들어 수소(H2) 가스, 중수소(D2) 가스, 모노실란(SiH4) 가스 등의 수소(H) 함유 가스를 사용할 수 있다. D2 가스를 2H2 가스로 표기할 수도 있다. 환원 가스로서는, 여기에서 예시한 각종 가스 중 1개 이상을 사용할 수 있다.
[소정 횟수 실시]
상술한 스텝 1, 2를 교대로, 즉, 동기시키지 않고 비동시에 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 도 4의 (b)에 도시하는 바와 같이, 웨이퍼(200) 상, 즉, 웨이퍼(200)의 표면에 형성된 산화막 상에 상술한 핵이 고밀도로 형성되어 이루어지는 시드층, 즉, 실리콘 시드층을 형성하는 것이 가능하게 된다. 본 양태에서는, 스텝 1, 2를 교대로 행함으로써, 즉, 시드 가스 공급을 행할 때마다 환원 가스 공급을 행하여 웨이퍼(200)의 표면에 형성된 핵으로부터 Cl을 탈리시킴으로써, 웨이퍼(200) 상에 형성되는 시드층을, Cl 농도가 낮은 층으로 하는 것이 가능하게 된다. 상술한 처리 조건 하에서는, 웨이퍼(200) 상에 형성되는 시드층의 결정 구조를, 아몰퍼스로 하는 것이 가능하게 된다.
웨이퍼(200) 상에의 아몰퍼스 상태의 시드층의 형성이 완료된 후, 처리실(201) 내의 온도, 즉, 웨이퍼(200)의 온도를, 시드층 형성에서의 웨이퍼(200)의 온도보다도 높은 온도로 변경시키도록, 히터(207)의 출력을 조정한다. 웨이퍼(200)의 온도가 원하는 온도에 도달해서 안정될 때까지의 동안에, 밸브(243g 내지 243i)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 불활성 가스를 공급하고, 배기구(231a)로부터 배기하여, 처리실(201) 내를 퍼지한다.
〔제1막 형성〕
시드층 형성이 종료된 후, 제1막 형성을 행한다. 본 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 아몰퍼스 상태의 시드층의 표면에 대하여, 제1 처리 가스로서 원료 가스를 공급한다.
구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 원료 가스를 흘린다. 원료 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 원료 가스가 공급된다(원료 가스 공급). 이때, 밸브(243g 내지 243i)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다.
제1막 형성에서의 처리 조건으로서는,
원료 가스 공급 유량: 0.01 내지 5slm
원료 가스 공급 시간: 1 내지 300분
불활성 가스 공급 유량(가스 공급관마다): 0 내지 20slm
처리 온도: 450 내지 550℃
처리 압력: 30 내지 400Pa
이 예시된다.
원료 가스로서 실란계 가스를 사용하여, 상술한 처리 조건 하에서 웨이퍼(200)에 대하여 원료 가스를 공급함으로써, 원료 가스를 기상 중에서 분해시켜, 웨이퍼(200)의 표면 상, 즉, 웨이퍼(200) 상에 형성된 시드층 상에 Si를 흡착(퇴적)시킬 수 있다. 이에 의해, 도 4의 (c)에 도시하는 바와 같이, 웨이퍼(200) 상, 즉, 웨이퍼(200) 상에 형성된 시드층 상에 제1막으로서, 제1 실리콘막을 형성하는 것이 가능하게 된다. 원료 가스로서, Cl을 포함하지 않는 실란계 가스를 사용하는 경우, 웨이퍼(200) 상에 형성되는 제1막은, Cl을 포함하지 않는 막이 된다. 또한, 상술한 처리 조건 하에서는, 웨이퍼(200) 상에 형성되는 제1막의 결정 구조는, 아몰퍼스가 된다. 또한, 웨이퍼(200) 상에 형성되어 있는 시드층의 결정 구조도, 아몰퍼스인 채로 유지된다.
웨이퍼(200) 상에의 아몰퍼스 상태의 제1막의 형성이 완료된 후, 밸브(243a)를 닫아, 처리실(201) 내에의 원료 가스의 공급을 정지한다. 그리고, 시드층 형성에서의 퍼지와 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
원료 가스로서는, 예를 들어 모노실란(SiH4 가스), 디실란(Si2H6) 가스, 트리실란(Si3H8) 가스, 테트라실란(Si4H10) 가스, 펜타실란(Si5H12) 가스, 헥사실란(Si6H14) 가스 등의 수소화규소 가스를 사용할 수 있다. 원료 가스로서는, 여기에서 예시한 각종 가스 중 1개 이상을 사용할 수 있다. 또한, 제1막 형성의 종료 시에 있어서의 제1막의 결정 상태를 확실하게 아몰퍼스로 하기 위해서는, 원료 가스로서, 모노실란 가스와 같은 저차의 수소화규소 가스를 사용하는 것이 바람직하다.
(스텝 B)
스텝 A가 종료된 후, 스텝 B로서 제2막 형성을 행한다. 본 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1막의 표면에 대하여, 제2 처리 가스로서 원료 가스 및 도펀트 가스를 공급한다.
구체적으로는, 밸브(243a, 243c)를 개방하여, 가스 공급관(232a, 232c) 내에 원료 가스, 도펀트 가스를 각각 흘린다. 원료 가스, 도펀트 가스는, 각각 MFC(241a, 241c)에 의해 유량 조정되어, 노즐(249a, 249c)을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 원료 가스 및 도펀트 가스가 각각 공급된다(원료 가스+도펀트 가스 공급). 이때, 밸브(243g 내지 243i)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다.
제2막 형성에서의 처리 조건으로서는,
원료 가스 공급 유량: 0.01 내지 5slm
도펀트 가스 공급 유량: 0.01 내지 5slm
각 가스 공급 시간: 1 내지 300분
처리 온도: 450 내지 550℃
처리 압력: 30 내지 400Pa
이 예시된다. 다른 처리 조건은, 제1막 형성에서의 처리 조건과 마찬가지로 할 수 있다.
원료 가스로서 실란계 가스를, 도펀트 가스로서 인(P) 함유 가스를 사용하여, 상술한 처리 조건 하에서 웨이퍼(200)에 대하여 이들 가스를 공급함으로써, 원료 가스, 도펀트 가스를 기상 중에서 각각 분해시켜, 웨이퍼(200)의 표면 상, 즉, 웨이퍼(200) 상에 형성된 아몰퍼스 상태의 제1막 상에 Si를 흡착(퇴적)시킬 수 있다. 이에 의해, 도 4의 (d)에 도시하는 바와 같이, 웨이퍼(200) 상, 즉, 웨이퍼(200) 상에 형성된 제1막 상에, 제2막으로서, 도펀트로서의 P가 도핑된 제2 실리콘막을 형성하는 것이 가능하게 된다. 원료 가스로서, Cl을 포함하지 않는 실란계 가스를 사용하는 경우, 웨이퍼(200) 상에 형성되는 제2막은, Cl을 포함하지 않는 막이 된다. 또한, 상술한 처리 조건 하에서는, 웨이퍼(200) 상에 형성되는 제2막의 결정 구조는, 아몰퍼스가 된다. 또한, 웨이퍼(200) 상에 형성되어 있는 시드층, 및 제1막의 결정 구조도, 각각 아몰퍼스인 채로 유지된다.
웨이퍼(200) 상에의 아몰퍼스 상태의 제2막의 형성이 완료된 후, 밸브(243a, 243c)를 닫아, 처리실(201) 내에의 원료 가스, 도펀트 가스의 공급을 각각 정지한다. 그리고, 시드층 형성에서의 퍼지와 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
원료 가스로서는, 제1막 형성에서 예시한 각종 수소화규소 가스 중 1개 이상을 사용할 수 있다. 또한, 제2막 형성의 종료 시에 있어서의 제2막의 결정 상태를 확실하게 아몰퍼스로 하기 위해서는, 원료 가스로서, 모노실란 가스와 같은 저차의 수소화규소 가스를 사용하는 것이 바람직하다.
도펀트 가스로서는, 예를 들어 포스핀(PH3) 가스 등의 인(P) 함유 가스 외에, 디보란(B2H6) 가스 등의 보론(B) 함유 가스, 아르신(AsH3) 가스 등의 비소(As) 함유 가스를 사용할 수 있다. 도펀트 가스로서는, 이들 중 1개 이상을 사용할 수 있다.
(스텝 C)
스텝 B가 종료된 후, 스텝 C로서 결정화를 행한다.
구체적으로는, 처리실(201) 내의 온도, 즉, 웨이퍼(200)의 온도를, 상술한 제2막 형성에서의 웨이퍼(200)의 온도보다도 높은 온도로 변경시키도록, 히터(207)의 출력을 조정하여, 시드층, 제1막, 제2막을 각각 열처리(어닐)한다. 이때, 밸브(243g 내지 243i)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다.
결정화에서의 처리 조건으로서는,
불활성 가스 공급 유량(각 가스 공급관): 0 내지 20slm
처리 시간: 60 내지 600분
처리 온도: 550 내지 650℃
처리 압력: 1 내지 101325Pa
이 예시된다.
상술한 처리 조건 하에서 어닐을 행함으로써, 도 4의 (e)에 도시하는 바와 같이, 시드층, 제1막 및 제2막 각각을, 폴리화(결정화, 즉, 다결정화)시킨 상태로 할 수 있다. 상술한 바와 같이, 제1막은 도펀트가 도핑되어 있지 않은 아몰퍼스 상태의 막이며, 제2막은 도펀트가 도핑된 아몰퍼스 상태의 막이다. 이에 의해, 본 스텝에서는, 제2막의 결정화를, 제1막의 결정화보다도 먼저 개시시킬 수 있다. 또한, 본 스텝에서는, 제2막의 결정화를, 제1막의 결정화보다도 먼저 완료시킬 수 있다. 이에 의해, 본 스텝에서는, 제2막의 결정립(그레인)을 기점으로 하여, 제1막을 결정화시킬 수 있다. 즉, 제2막의 결정 상태를, 제1막에 이어받게 할 수 있다.
또한, 도펀트가 도핑되어 있지 않은 아몰퍼스 상태의 막보다도, 도펀트가 도핑된 아몰퍼스 상태의 막쪽이, 결정화시켰을 때 결정 입경(그레인 사이즈)을 크게 할 수 있다. 본 스텝에서는, 제2막의 결정화를, 제1막의 결정화보다도 먼저 개시시키고, 제1막의 결정화보다도 먼저 완료시키므로, 먼저 결정화시키는 쪽의 막인 제2막의 그레인 사이즈를 크게 할 수 있고, 그 크게 한 제2막의 그레인 사이즈를, 늦게 결정화시키는 쪽의 막인 제1막에 이어받게 할 수 있다. 결과적으로, 제1막을 결정화시킬 때, 제1막의 그레인 사이즈를 확대시키는 것이 가능하게 된다.
상술한 바와 같이, 제1막은, 제2막의 결정 상태를 이어받으므로, 제1막의 그레인 사이즈를 더욱 크게 하기 위해서는, 제2막의 그레인 사이즈를 더욱 크게 하는 것이 유효하다. 여기서, 아몰퍼스 상태의 제2막의 두께를, 아몰퍼스 상태의 제1막의 두께 이상으로 해 둠으로써, 결정화시킨 제2막의 그레인 사이즈를 더욱 크게 할 수 있고, 결과적으로, 제1막의 그레인 사이즈를 더욱 크게 하는 것이 가능하게 된다. 또한, 아몰퍼스 상태의 제2막의 두께를, 아몰퍼스 상태의 제1막의 두께보다도 두껍게 함으로써, 결정화시킨 제2막의 그레인 사이즈를 더욱 크게 할 수 있어, 결과적으로, 제1막의 그레인 사이즈를 더욱 크게 하는 것이 가능하게 된다.
또한, 상술한 처리 조건 하에서 어닐을 행함으로써, 제2막 내의 도펀트의 일부가 제1막 내로 확산하는 경우가 있다. 이에 의해, 제1막 중, 예를 들어 제2막과의 계면 근방의 영역에는, 도펀트가 소정의 농도로 첨가된 상태로 되는 경우가 있다.
(스텝 E)
스텝 C가 종료된 후, 스텝 E로서 개질을 행한다. 본 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 결정화시킨 제2막의 표면에 대하여 개질 가스를 공급한다.
구체적으로는, 밸브(243f)를 개방하여, 가스 공급관(232f) 내에 개질 가스를 흘린다. 개질 가스는, MFC(241f)에 의해 유량 조정되어, 가스 공급관(232c), 노즐(249c)을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 개질 가스가 공급된다(개질 가스 공급). 이때, 밸브(243g 내지 243i)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다.
개질에서의 처리 조건으로서는,
개질 가스 공급 유량: 1 내지 10slm
개질 가스 공급 시간: 1 내지 5분
불활성 가스 공급 유량(가스 공급관마다): 0 내지 20slm
처리 온도: 500 내지 800℃
처리 압력: 1 내지 101325Pa
이 예시된다.
개질 가스로서 예를 들어 O 함유 가스(산화 가스)를 사용하여, 상술한 처리 조건 하에서 웨이퍼(200)에 대하여 개질 가스를 공급함으로써, 제1막 및 제2막 중 도펀트가 존재하는 부분을 산화시킬 수 있다. 이에 의해, 도 4의 (f)에 도시하는 바와 같이, 제1막 및 제2막 중 도펀트가 존재하는 부분을, 후술하는 에칭에 있어서 에칭되기 쉬운 산화막(제1막, 제2막으로서 실리콘막을 형성하는 경우에는, 실리콘 산화막)으로 개질시키는 것이 가능하게 된다.
제1막 및 제2막 중 도펀트가 존재하는 부분의 개질이 완료된 후, 밸브(243f)를 닫아, 처리실(201) 내에의 개질 가스의 공급을 정지한다. 그리고, 시드층 형성에서의 퍼지와 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
개질 가스로서는, 예를 들어 산소(O2) 가스, 오존(O3) 가스, 수증기(H2O 가스), 과산화수소(H2O2) 가스, 일산화질소(NO) 가스, 아산화질소(N2O) 가스, 이산화질소(NO2) 가스, 일산화탄소(CO) 가스, 이산화탄소(CO2) 가스 등의 O 함유 가스를 사용할 수 있다. 개질 가스로서는, 이들 외에 O 함유 가스+H 함유 가스를 사용할 수도 있다. H 함유 가스로서는, H2 가스 외에 2H2 가스를 사용할 수도 있다. 예를 들어, 개질 가스로서는, O2 가스+H2 가스, O3 가스+H2 가스 등을 사용할 수 있다. 또한, 개질 가스로서는, 이들 중 적어도 어느 것을 플라스마 상태로 여기한 가스를 사용할 수도 있다. 개질 가스로서는, 여기에서 예시한 각종 가스 중 1개 이상을 사용할 수 있다.
또한, 본 명세서에서 「O 함유 가스+H 함유 가스」와 같은 2개의 가스의 병기 기재는, O 함유 가스와 H 함유 가스의 혼합 가스를 의미하고 있다. 혼합 가스를 공급하는 경우에는, 2개의 가스를 공급관 내에서 혼합(프리믹스)시킨 후, 처리실(201) 내에 공급하도록 해도 되고, 2개의 가스를 다른 공급관으로부터 따로따로 처리실(201) 내에 공급하여, 처리실(201) 내에서 혼합(포스트 믹스)시키도록 해도 된다.
(스텝 D)
스텝 E가 종료된 후, 스텝 D로서 에칭을 행한다. 본 스텝에서는, 처리실(201) 내의 웨이퍼(200)의 표면, 즉, 제1막 및 제2막 중 도펀트가 존재하는 부분이나 개질되어 이루어지는 산화막의 표면을 에칭제에 폭로한다.
구체적으로는, 밸브(243e)를 개방하여, 가스 공급관(232e) 내에 에칭제를 흘린다. 에칭제는, MFC(241e)에 의해 유량 조정되어, 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)의 표면이 에칭제에 폭로된다(에칭제 폭로). 이때, 밸브(243g 내지 243i)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다.
에칭에서의 처리 조건으로서는,
에칭제 공급 유량: 1 내지 10slm
에칭제 공급 시간: 1 내지 10분
불활성 가스 공급 유량(가스 공급관마다): 0 내지 20slm
처리 온도: 실온(25℃) 내지 1000℃
처리 압력: 133 내지 50000Pa
이 예시된다.
상술한 처리 조건 하에서 웨이퍼(200)에 대하여 에칭제를 공급함으로써, 결정화시킨 제1막 및 제2막 중, 산화막으로 개질시킨 부분, 즉, 도펀트가 존재하는 부분을 에칭(제거)할 수 있다. 이에 의해, 도 4의 (g)에 도시하는 바와 같이, 제1막 중, 도펀트를 포함하지 않는 표면을 노출시키는 것이 가능하게 된다. 에칭을 행한 후에 얻어지는 제1막은, 도펀트가 도핑되어 있지 않은 논 도프막으로 된다.
또한, 상술한 바와 같이, 결정화에서는, 제2막 내의 도펀트의 일부가 제1막 내로 확산하는 경우가 있다. 그 경우, 에칭에서는, 적어도 제2막을 제거함과 함께, 제1막 중 제2막 내의 도펀트가 확산한 부분도 제거한다. 즉, 에칭을 행한 후의 제1막의 막 두께는, 제1막 형성을 행한 직후에 있어서의 제1막의 막 두께보다도, 적어도 결정화에 있어서 제2막 내로부터 제1막 내로 도펀트가 확산하는 깊이만큼 얇아지는 경우가 있다. 따라서, 이 경우에 있어서, 에칭을 행한 후에 얻어지는 제1막의 막 두께, 즉, 최종적으로 얻어지는 제1막의 막 두께를 원하는 두께로 하기 위해서는, 제1막 형성에 있어서, 에칭을 행한 후에 얻어지는 제1막의 막 두께보다도, 결정화에 있어서 제2막 내로부터 제1막 내로 도펀트가 확산하는 깊이분 이상 두껍게 제1막을 형성하는 것이 바람직하다. 예를 들어, 제1막 형성에 있어서, 에칭을 행한 후에 얻어지는 제1막의 막 두께보다도, 결정화에 있어서 제2막 내로부터 제1막 내로 도펀트가 확산하는 깊이만큼 두껍게 제1막을 형성하는 것이 바람직하다.
제1막 및 제2막 중, 산화막으로 개질시킨 부분, 즉, 도펀트가 존재하는 부분을 제거한 후, 밸브(243e)를 닫아, 처리실(201) 내에의 에칭제의 공급을 정지한다. 그리고, 시드층 형성에서의 퍼지와 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
에칭제로서는, 예를 들어 불화수소(HF) 가스, 삼불화염소(ClF3) 가스, 불화염소(ClF) 가스, 불소(F2) 가스, 삼불화질소(NF3) 가스, 불화니트로실(FNO) 가스, 염화수소(HCl) 가스, 염소(Cl2) 가스 등의 에칭 가스, 혹은 이들의 혼합 가스를 사용할 수 있다. 에칭제로서는, 여기에서 예시한 각종 가스 중 1개 이상을 사용할 수 있다. 또한, 제1막 및 제2막 중 도펀트가 존재하는 부분을 산화막으로 개질시키는 경우에는, 에칭제로서, HF 가스 등의 불소계 가스(불소 함유 가스)를 사용하는 것이 바람직하다. HF 가스 등의 불소계 가스를 사용하는 경우, 결정화 후의 실리콘막, 즉, 다결정 실리콘막 중, 산화시킨 막 두께분만 선택적으로 에칭할 수 있어, 산화시키지 않은 막 두께분을 에칭하지 않고 남길 수 있다. 즉, HF 가스 등의 불소계 가스를 사용하는 경우, 다결정 실리콘막을 산화시킨 막 두께분만 에칭시켜, 소정의 막 두께의 다결정 실리콘막을 얻을 수 있다.
(애프터 퍼지 및 대기압 복귀)
에칭이 종료된 후, 노즐(249a 내지 249c) 각각으로부터 퍼지 가스로서의 불활성 가스를 처리실(201) 내에 공급하고, 배기구(231a)로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 O링(220c)을 개재해서 셔터(219s)에 의해 시일된다(셔터 클로즈). 처리가 끝난 웨이퍼(200)는 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 양태에 의한 효과
본 양태에 의하면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 제1막 형성, 제2막 형성, 결정화, 에칭을 차례로 행함으로써, 최종적으로 얻어지는 제1막의 그레인 사이즈를 확대시킬 수 있어, 최종적으로 얻어지는 제1막에서의 결정립계의 밀도를 저감시킬 수 있다. 결과적으로, 최종적으로 얻어지는 제1막에서의 전자의 이동도를 높게 하는 것이 가능하게 된다.
(b) 제1막을 도펀트가 도핑되어 있지 않은 아몰퍼스 상태의 막으로 하고, 제2막을 도펀트가 도핑된 아몰퍼스 상태의 막으로 함으로써, 결정화에 있어서, 제2막의 결정화를, 제1막의 결정화보다도 먼저 개시시키는 것이 가능하게 된다. 이에 의해, 먼저 결정화시키는 쪽의 막인 제2막의 그레인 사이즈를 크게 할 수 있고, 그 그레인 사이즈를, 늦게 결정화시키는 쪽의 막인 제1막에 이어받게 하는(계승시키는) 것이 가능하게 된다. 즉, 결정화에 의해 얻어지는 제1막의 그레인 사이즈를 확대시키는 것이 가능하게 된다.
(c) 결정화에 있어서, 제2막 내의 도펀트의 일부가 제1막 내로 확산했을 경우에, 에칭에 있어서, 제1막 중 제2막 내의 도펀트가 확산한 부분도 제거함으로써, 제1막 중 도펀트가 도핑되어 있지 않은 부분을 남길 수 있다. 이에 의해, 제1막 중 도펀트가 도핑되어 있지 않은 부분, 즉, 제1막 중 도펀트를 포함하지 않는 부분을 노출시킬 수 있다. 결과적으로, 에칭을 행한 후에 얻어지는 제1막을, 도펀트가 도핑되어 있지 않은 논 도프막으로 하는 것이 가능하게 된다.
(d) 결정화를 행한 후, 에칭을 행하기 전에 개질을 행함으로써, 결정화를 행한 후에 있어서의 제1막 및 제2막 중 도펀트가 존재하는 부분을, 에칭에 있어서 제거하기 쉽게(에칭제에 의해 에칭되기 쉽게) 하는 것이 가능하게 된다. 이에 의해, 에칭에 있어서, 제1막 및 제2막 중 도펀트가 존재하는 부분을 선택적으로 에칭하는 것이 가능하게 된다.
(e) 결정화에서는, 웨이퍼(200)의 온도를 550℃ 이상 650℃ 이하로 함으로써, 제2막을, 제1막보다도 먼저 적정하게 결정화시킬 수 있어, 제2막 내의 도펀트의 일부의 제1막 내에의 확산을 억제하는 것이 가능하게 된다.
(f) 제1막 형성에 있어서, 에칭을 행한 후에 얻어지는 제1막의 막 두께보다도, 결정화에 있어서 제2막 내로부터 제1막 내로 도펀트가 확산하는 깊이분 이상, 예를 들어 깊이만큼 두껍게 제1막을 형성함으로써, 에칭을 행한 후에 얻어지는 제1막의 막 두께가, 필요한 막 두께보다도 얇아지는 것을 방지하는 것이 가능하게 된다.
(g) 제2막 형성에 있어서, 제2막의 두께를, 제1막의 두께 이상, 예를 들어 제1막의 두께보다도 두껍게 함으로써, 결정화에 있어서, 제2막의 그레인 사이즈를 더 크게 할 수 있고, 그 그레인 사이즈를 제1막에 이어받게 하여, 제1막의 그레인 사이즈를 더욱 확대시키는 것이 가능하게 된다.
(h) 본 양태의 방법은, 성막 전의 웨이퍼(200)의 표면에 산화막이 형성되어 있는 경우에 특히 유효하다. 산화막 상에 막을 형성하는 경우, 이 막의 그레인 사이즈가 작아지는 경우가 있는데, 본 방법에 의하면, 산화막 상에 막을 형성하는 경우에도, 이 막의 그레인 사이즈를 크게 할 수 있다. 즉, 본 방법에 의하면, 산화막 상에 그레인 사이즈를 확대시킨 막을 형성하는 것이 가능하게 된다.
(i) 상술한 효과는, 상술한 각종 시드 가스를 사용하는 경우나, 상술한 각종 환원 가스를 사용하는 경우나, 상술한 각종 원료 가스를 사용하는 경우나, 상술한 각종 개질 가스를 사용하는 경우나, 상술한 각종 에칭제를 사용하는 경우나, 상술한 각종 불활성 가스를 사용하는 경우에도 마찬가지로 얻을 수 있다.
(4) 변형예
또한, 상술한 양태에서는, 결정화시킨 후의 제1막과 제2막 중, 도펀트가 존재하는 부분을, 개질시킨 후에 건식 에칭에 의해 제거하는 예에 대해서 설명했지만, 본 개시는 이것에 한정되는 것은 아니다.
예를 들어, 결정화시킨 후의 제1막과 제2막 중, 도펀트가 존재하는 부분을, 개질시킨 후에 습식 에칭에 의해 제거하도록 해도 된다. 이 경우, 에칭제로서, 에칭 가스 대신에, 예를 들어 HF 수용액을 사용하여, 웨이퍼(200)의 표면을 HF 수용액에 폭로함으로써, 상술한 에칭과 마찬가지의 에칭을 행할 수 있다. 이 경우에도, 상술한 양태와 마찬가지의 효과가 얻어진다.
또한 예를 들어, 상술한 양태에서는, 도 4의 (a) 내지 도 4의 (g)에 도시하는 바와 같이, 결정화시킨 후의 제1막과 제2막 중, 도펀트가 존재하는 부분을, 개질시킨 후에 에칭하는 예에 대해서 설명했지만, 본 개시는 이것에 한정되는 것은 아니다.
예를 들어, 이하의 처리 시퀀스나 도 5의 (a) 내지 도 5의 (f)에 도시하는 바와 같이, 결정화시킨 후의 제1막과 제2막 중, 도펀트가 존재하는 부분을, 개질시키지 않고 에칭하도록 해도 된다. 즉, 개질을 생략하도록 해도 된다. 이 경우, 에칭제로서는, HCl 가스나 Cl2 가스 등의 염소계 가스(염소 함유 가스)를 사용하는 것이 바람직하다.
시드층 형성→제1막 형성→제2막 형성→결정화→에칭
이 경우에도, 상술한 양태와 마찬가지의 효과가 얻어진다.
또한 상술한 양태에서는, 웨이퍼(200) 상에, 제1막, 제2막으로서 각각 실리콘막을 형성하는 예에 대해서 설명했지만, 본 양태는 이것에 한정되는 것은 아니다. 예를 들어, 웨이퍼(200) 상에, 제1막, 제2막으로서 게르마늄막(Ge막)을 형성하는 경우나, 실리콘 게르마늄막(SiGe막)을 형성하는 경우에도, 본 양태의 방법을 적용할 수 있다. 이러한 경우에도, 상술한 양태와 마찬가지의 효과가 얻어진다.
<본 개시의 제2 양태>
상술한 제1 양태에서는, 스텝 B(제2막 형성)에서, 제1막 상에, 제1막보다도 결정화 온도가 낮은 제2막, 즉, 도펀트가 도핑된 제2막을 형성하는 예에 대해서 설명하였다. 그러나, 스텝 B에서, 제2막으로서, 도펀트가 도핑되어 있지 않은 제2막을 형성하도록 해도 된다.
제2 양태에서의 처리 시퀀스는,
(a) 웨이퍼(200)에 대하여 제1 처리 가스를 공급함으로써, 웨이퍼(200) 상에 아몰퍼스 상태의 제1막을 형성하는 스텝 A와,
(b) 웨이퍼(200)에 대하여 제2 처리 가스를 공급함으로써, 제1막 상에 아몰퍼스 상태의 제2막을 형성하는 스텝 B와,
(c) 웨이퍼(200) 상에 형성된 제1막과 제2막을 가열함으로써 결정화시키는 스텝 C와,
(d) 제1막과 제2막을 결정화시킨 후에, 웨이퍼(200)의 표면을 에칭제에 폭로 함으로써, 적어도 제2막을 제거하는 스텝 D
를 포함한다.
제2 양태에서는, 제1막을, 도펀트가 도핑되어 있지 않은 막으로 하고, 제2막을, 도펀트가 도핑되어 있지 않은 막으로 한다. 즉, 제2 양태에서는, 제1막 및 제2막 양쪽을, 도펀트가 도핑되어 있지 않은 막으로 한다.
제2 양태에서도, 제1 양태와 마찬가지로, 스텝 A에서는, 제1막을 형성하기 전에, 시드층으로서 실리콘 시드층을 형성하는 것이 바람직하다. 이 경우, 웨이퍼(200)의 표면 상에 시드층이 형성되고, 시드층 상에 제1막이 형성되게 된다.
스텝 A에서, 제1막으로서, 도펀트가 도핑되어 있지 않은 제1 실리콘막을 형성하는 경우, 제1 처리 가스로서 실란계 가스 등의 원료 가스를 사용할 수 있다.
스텝 B에서, 제2막으로서, 도펀트가 도핑되어 있지 않은 제2 실리콘막을 형성하는 경우, 제2 처리 가스로서 실란계 가스 등의 원료 가스를 사용할 수 있다.
제2 양태에서의 처리 시퀀스는 추가로,
(e) 스텝 C를 행한 후, 스텝 D를 행하기 전에 제2막을 개질시키는 스텝 E를 포함하는 것이 바람직하다. 이 경우에 있어서, 스텝 E에서는, 제2막을 산화시키는 것이 바람직하다. 이에 의해, 스텝 C를 행한 후에 있어서의 제2막을, 스텝 D에서 제거하기 쉽게(에칭제에 의해 에칭되기 쉽게) 하는 것이 가능하게 된다.
제2 양태가 제1 양태와 다른 것은, 스텝 B에서 형성하는 제2막이 도펀트를 포함하지 않는 것뿐(스텝 B에서 도펀트 가스를 공급하지 않는 것뿐)이며, 그 밖에는 제1 양태와 마찬가지이다. 제2 양태의 처리 시퀀스의 각 스텝에서의 처리 수순, 처리 조건은, 상술한 제1 양태의 처리 시퀀스의 각 스텝에서의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
본 양태에서도, 제1 양태와 마찬가지의 효과가 얻어진다.
또한, 본 양태에서도, 결정화시켜 개질시킨 제2막을, 건식 에칭 및 습식 에칭의 어느 것에 의해 제거할 수 있다. 어느 경우에든, 상술한 양태와 마찬가지의 효과가 얻어진다.
또한, 본 양태에서도, 제1 양태와 마찬가지로, 도 6의 (a) 내지 도 6의 (g)에 도시하는 바와 같이, 결정화시켜 개질시킨 제2막을 에칭할 수도 있다. 또한, 도 7의 (a) 내지 도 7의 (f)에 도시하는 바와 같이, 결정화시킨 후의 제2막을, 개질시키지 않고 에칭할 수도 있다. 즉, 결정화를 행한 후, 에칭을 행하기 전에 개질을 행하도록 해도 되고, 개질을 행하지 않도록 해도 된다. 어느 경우든, 제1 양태와 마찬가지의 에칭제를 사용하는 것이 바람직하다. 즉, 결정화시켜 산화막으로 개질시킨 제2막을 에칭할 경우에는, 에칭제로서, HF 가스 등의 불소계 가스(불소 함유 가스)나 HF 수용액을 사용하는 것이 바람직하다. 또한, 결정화시킨 후의 제2막을 개질시키지 않고 에칭할 경우에는, 에칭제로서, HCl 가스나 Cl2 가스 등의 염소계 가스(염소 함유 가스)를 사용하는 것이 바람직하다. 어느 경우에든, 상술한 양태와 마찬가지의 효과가 얻어진다.
<본 개시의 다른 양태>
이상, 본 개시의 다양한 양태를 구체적으로 설명하였다. 단, 본 개시는 상술한 양태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
상술한 양태에서는, 시드층 형성부터 에칭에 이르는 일련의 스텝을, 동일한 처리실(201) 내에서(in-situ에서) 행하는 예에 대해서 설명하였다. 그러나, 본 개시는 이러한 양태에 한정되지 않는다. 예를 들어, 일련의 스텝 중, 시드층 형성부터 일부 스텝까지를 동일한 처리실 내에서 행하고, 그 후의 스텝을 다른 처리실 내에서(ex-situ에서) 행하도록 해도 된다.
예를 들어, 시드층 형성, 제1막 형성 및 제2막 형성과, 결정화와, 에칭을, 각각 다른 스탠드 얼론형 장치(제1 기판 처리 장치, 제2 기판 처리 장치, 제3 기판 처리 장치)를 사용해서 행하도록 해도 된다. 이 경우, 도 8의 (a)에 도시하는 바와 같은, 제1 기판 처리 장치, 제2 기판 처리 장치, 제3 기판 처리 장치에 의해 기판 처리 시스템을 구성할 수 있다.
또한 예를 들어, 시드층 형성, 제1막 형성, 제2막 형성, 결정화까지의 일련의 스텝과, 에칭을, 각각 다른 스탠드 얼론형 장치(제1 기판 처리 장치, 제2 기판 처리 장치)를 사용해서 행하도록 해도 된다. 이 경우, 도 8의 (b)에 도시하는 바와 같은, 제1 기판 처리 장치, 제2 기판 처리 장치에 의해 기판 처리 시스템을 구성할 수 있다.
또한 예를 들어, 시드층 형성, 제1막 형성 및 제2막 형성과, 결정화와, 에칭을, 각각 클러스터 장치에서의 다른 처리실(제1 처리실, 제2 처리실, 제3 처리실) 내에서 행하도록 해도 된다. 이 경우, 도 9에 도시하는 바와 같은, 제1 처리실, 제2 처리실, 제3 처리실을 갖는 클러스터 장치에 의해 기판 처리 시스템을 구성할 수 있다. 또한, 도 9에서의 제4 처리실은, 다른 처리를 행하는 처리실로서 사용할 수 있다.
또한 예를 들어, 시드층 형성, 제1막 형성, 제2막 형성, 결정화까지의 일련의 스텝과, 에칭을, 각각 클러스터 장치에서의 다른 처리실(제1 처리실, 제2 처리실) 내에서 행하도록 해도 된다. 이 경우, 도 9에 도시하는 바와 같은, 제1 처리실, 제2 처리실을 갖는 클러스터 장치에 의해 기판 처리 시스템을 구성할 수 있다. 또한, 도 9에서의 제3 처리실, 제4 처리실은, 다른 처리를 행하는 처리실로서 사용해도 되고, 또한 제3 처리실 내, 제4 처리실 내에서도, 제1막 형성, 제2막 형성, 결정화까지의 일련의 스텝과, 에칭을 각각 행하도록 해도 된다.
이러한 경우에도 상술한 양태에서의 효과와 마찬가지의 효과가 얻어진다. 또한, 상술한 다양한 경우에 있어서, 일련의 스텝을 in-situ에서 행하면, 도중에 웨이퍼(200)가 대기 폭로되지 않아, 웨이퍼(200)를 진공 하에 둔 채 일관되게 처리를 행할 수 있어, 안정된 기판 처리를 행할 수 있다. 또한, 일부 스텝을 ex-situ에서 행하면, 각각의 처리실 내의 온도를 예를 들어 각 스텝에서의 처리 온도 또는 그에 가까운 온도로 미리 설정해 둘 수 있어, 온도 조정에 요하는 시간을 단축시켜, 생산 효율을 높일 수 있다.
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 기판 처리의 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 회피하면서, 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 양태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 개시는 상술한 양태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도 적합하게 적용할 수 있다. 또한, 상술한 양태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 개시는 상술한 양태에 한정되지 않고, 콜드월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도 적합하게 적용할 수 있다.
이러한 기판 처리 장치를 사용하는 경우에도, 상술한 양태나 변형예와 마찬가지의 시퀀스, 처리 조건에서 성막을 행할 수 있고, 이것들과 마찬가지의 효과가 얻어진다.
또한, 상술한 양태나 변형예 등은 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 양태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
[실시예]
실시예 1로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 제1 양태의 처리 시퀀스(시드층 형성, 제1막 형성, 제2막 형성, 결정화, 개질, 에칭)에 의해, 표면에 실리콘 산화막이 형성된 웨이퍼 상에 실리콘막을 형성하여, 평가 샘플을 제작하였다. 각 스텝에서의 처리 조건은, 제1 양태의 처리 시퀀스의 각 스텝에서의 처리 조건 범위 내의 소정의 조건으로 하였다. 제1막으로서의 아몰퍼스 실리콘막(논 도프)의 두께를 30nm로 하고, 제2막으로서의 아몰퍼스 실리콘막(P 도프)의 두께를 15nm로 하고, 에칭을 행함으로써 최종적으로 웨이퍼 상에 형성되는 실리콘막(논 도프)의 두께를 30nm로 하였다.
비교예 1로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 제1 양태의 처리 시퀀스 중, 시드층 형성, 제1막 형성, 결정화를 행함으로써, 표면에 실리콘 산화막이 형성된 웨이퍼 상에 실리콘막을 형성하여, 평가 샘플을 제작하였다. 각 스텝에서의 처리 조건은, 실시예 1의 각 스텝에서의 처리 조건과 마찬가지로 하였다. 또한, 결정화를 행함으로써 최종적으로 웨이퍼 상에 형성되는 실리콘막(논 도프)의 두께를 30nm로 하였다.
그리고, 실시예 1 및 비교예 1의 각각의 평가 샘플에서의 실리콘막의 그레인 사이즈를 측정하였다. 그 결과를 도 10에 나타내었다. 도 10에 도시하는 바와 같이, 실시예 1쪽이, 비교예 1보다도 실리콘막의 그레인 사이즈를 확대시킬 수 있는 것을 확인하였다.
실시예 2로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 제2 양태의 처리 시퀀스(시드층 형성, 제1막 형성, 제2막 형성, 결정화, 개질, 에칭)에 의해, 표면에 실리콘 산화막이 형성된 웨이퍼 상에 실리콘막을 형성하여, 평가 샘플을 제작하였다. 각 스텝에서의 처리 조건은, 제2 양태의 처리 시퀀스의 각 스텝에서의 처리 조건 범위 내의 소정의 조건으로 하였다. 제1막으로서의 아몰퍼스 실리콘막(논 도프)의 두께를 30nm로 하고, 제2막으로서의 아몰퍼스 실리콘막(논 도프)의 두께를 15nm로 하고, 에칭을 행함으로써 최종적으로 웨이퍼 상에 형성되는 실리콘막(논 도프)의 두께를 30nm로 하였다.
비교예 2로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 제2 양태의 처리 시퀀스 중, 시드층 형성, 제1막 형성, 결정화를 행함으로써, 표면에 실리콘 산화막이 형성된 웨이퍼 상에 실리콘막을 형성하여, 평가 샘플을 제작하였다. 각 스텝에서의 처리 조건은, 실시예 2의 각 스텝에서의 처리 조건과 마찬가지로 하였다. 또한, 결정화를 행함으로써 최종적으로 웨이퍼 상에 형성되는 실리콘막(논 도프)의 두께를 30nm로 하였다.
그리고, 실시예 2 및 비교예 2의 각각의 평가 샘플에서의 실리콘막의 그레인 사이즈를 측정하였다. 그 결과를 도 11에 나타내었다. 도 11에 도시한 바와 같이, 실시예 2쪽이, 비교예 2보다도 실리콘막의 그레인 사이즈를 확대시킬 수 있는 것을 확인하였다.
또한, 실시예 1과 실시예 2를 비교하면, 실시예 1쪽이 실시예 2보다도, 즉, 제1 양태의 처리 시퀀스쪽이 제2 양태의 처리 시퀀스보다도, 실리콘막의 그레인 사이즈를 확대시킬 수 있는 것을 확인하였다.
이상, 본 개시의 다양한 양태를 구체적으로 설명했지만, 본 개시는, 이하의 양태도 포함한다.
(부기 1)
본 개시의 다른 양태에 의하면,
(a) 기판에 대하여 제1 처리 가스를 공급함으로써, 상기 기판 상에 아몰퍼스 상태의 제1막을 형성하는 공정과,
(b) 상기 기판에 대하여 제2 처리 가스를 공급함으로써, 상기 제1막 상에 아몰퍼스 상태의 제2막을 형성하는 공정과,
(c) 상기 기판 상에 형성된 상기 제1막과 상기 제2막을 가열함으로써 결정화시키는 공정과,
(d) 상기 제1막과 상기 제2막을 결정화시킨 후에, 상기 기판의 표면을 에칭제에 폭로함으로써 적어도 상기 제2막을 제거하는 공정
을 갖는 반도체 장치의 제조 방법, 또는 기판 처리 방법이 제공된다.
(부기 2)
부기 1에 기재된 방법이며,
(e) (c)를 행한 후, (d)를 행하기 전에 상기 제2막을 개질시키는 공정을 더 갖는다.
(부기 3)
부기 1 또는 2에 기재된 방법이며,
(e) (c)를 행한 후, (d)를 행하기 전에 상기 제2막을 산화시키는 공정을 더 갖는다.
(부기 4)
본 개시의 또 다른 양태에 의하면,
기판에 대하여 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,
기판에 대하여 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,
기판을 가열하는 히터와,
기판을 에칭제에 폭로하는 에칭제 폭로계와,
부기 1의 각 처리(각 공정)를 행하게 하도록, 상기 제1 처리 가스 공급계, 상기 제2 처리 가스 공급계, 상기 히터 및 상기 에칭제 폭로계를 제어하는 것이 가능하게 구성되는 제어부
를 갖는 기판 처리 시스템이 제공된다.
(부기 5)
본 개시의 또 다른 양태에 의하면,
부기 1의 각 수순(각 공정)을 컴퓨터에 의해 기판 처리 시스템에 실행시키는 프로그램, 또는 해당 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체가 제공된다.

Claims (23)

  1. 기판 처리 방법에 있어서,
    (a) 기판에 대하여 제1 처리 가스를 공급함으로써, 상기 기판 상에 아몰퍼스 상태의 제1막을 형성하는 공정과,
    (b) 상기 기판에 대하여 제2 처리 가스를 공급함으로써, 상기 제1막 상에, 상기 제1막보다도 결정화 온도가 낮은 아몰퍼스 상태의 제2막을 형성하는 공정과,
    (c) 상기 기판 상에 형성된 상기 제1막과 상기 제2막을 가열함으로써 결정화시키는 공정과,
    (d) 상기 제1막과 상기 제2막을 결정화시킨 후에, 상기 기판의 표면을 에칭제에 폭로함으로써 적어도 상기 제2막을 제거하는 공정
    을 가지고,
    (c)에서는, 상기 제2막을 상기 제1막보다 먼저 결정화시키는, 기판 처리 방법.
  2. 제1항에 있어서, 상기 제1막은, 도펀트가 도핑되어 있지 않은 막이며,
    상기 제2막은, 도펀트가 도핑된 막인, 기판 처리 방법.
  3. 제2항에 있어서, (c)에서는, 상기 제2막 내의 도펀트의 일부가 상기 제1막 내로 확산하고,
    (d)에서는, 상기 제1막 중 상기 제2막 내의 도펀트가 확산한 부분도 제거하는, 기판 처리 방법.
  4. 제3항에 있어서, (d)에서는, 상기 제1막 중 도펀트를 포함하지 않는 표면을 노출시키는, 기판 처리 방법.
  5. 제2항에 있어서, (e) (c)를 행한 후, (d)를 행하기 전에 상기 제1막 및 상기 제2막 중 도펀트가 존재하는 부분을 개질시키는 공정을 더 갖는, 기판 처리 방법.
  6. 제2항에 있어서, (e) (c)를 행한 후, (d)를 행하기 전에 상기 제1막 및 상기 제2막 중 도펀트가 존재하는 부분을 산화시키는 공정을 더 갖는, 기판 처리 방법.
  7. 제1항에 있어서, (c)에서는, 상기 제2막의 결정화를, 상기 제1막의 결정화보다도 먼저 개시시키는, 기판 처리 방법.
  8. 제1항에 있어서, (c)에서는, 상기 제2막의 결정화를, 상기 제1막의 결정화보다도 먼저 완료시키는, 기판 처리 방법.
  9. 제7항에 있어서, (c)에서는, 상기 제2막의 결정립을 기점으로 하여 상기 제1막을 결정화시키는, 기판 처리 방법.
  10. 제7항에 있어서, (c)에서는, 상기 제2막의 결정 상태를 상기 제1막에 이어받게 하는, 기판 처리 방법.
  11. 제1항에 있어서, (c)에서는, 상기 기판의 온도를 550℃ 이상 650℃ 이하로 하는, 기판 처리 방법.
  12. 제3항에 있어서, (a)에서는, (d)를 행한 후에 얻어지는 상기 제1막의 막 두께보다도, (c)에서 상기 제2막 내로부터 상기 제1막 내로 도펀트가 확산하는 깊이분 이상 두껍게 상기 제1막을 형성하는, 기판 처리 방법.
  13. 제3항에 있어서, (a)에서는, (d)를 행한 후에 얻어지는 상기 제1막의 막 두께보다도, (c)에서 상기 제2막 내로부터 상기 제1막 내로 도펀트가 확산하는 깊이만큼 두껍게 상기 제1막을 형성하는, 기판 처리 방법.
  14. 제2항에 있어서, 상기 제2막의 두께를 상기 제1막의 두께 이상으로 하는, 기판 처리 방법.
  15. 제2항에 있어서, 상기 제2막의 두께를 상기 제1막의 두께보다도 두껍게 하는, 기판 처리 방법.
  16. 제1항에 있어서, 상기 제1막은, 도펀트가 도핑되어 있지 않은 아몰퍼스 실리콘막이며,
    상기 제2막은, 도펀트가 도핑된 아몰퍼스 실리콘막인, 기판 처리 방법.
  17. 제1항에 있어서, 상기 기판의 표면에는 산화막이 형성되어 있고, (a)에서는 상기 산화막 상에 상기 제1막을 형성하는, 기판 처리 방법.
  18. 제17항에 있어서, (a)를 행하기 전에 상기 산화막 상에 아몰퍼스 상태의 시드층을 형성하는 공정을 더 가지고,
    (a)에서는, 상기 산화막 상에 형성된 상기 시드층 상에 상기 제1막을 형성하는, 기판 처리 방법.
  19. 제1항에 있어서, (a)를 행하기 전에 상기 기판 상에 아몰퍼스 상태의 시드층을 형성하는 공정을 더 가지고,
    (a)에서는, 상기 시드층 상에 상기 제1막을 형성하는, 기판 처리 방법.
  20. 제18항 또는 제19항에 있어서, 상기 시드층을 형성하는 공정에서는, 상기 기판에 대해 클로로실란계 가스, 플루오로실란계 가스, 브로모실란계 가스, 요오도실란계 가스 중 적어도 하나와 환원가스를 공급하는, 기판 처리 방법.
  21. 반도체 장치의 제조 방법에 있어서,
    (a) 기판에 대하여 제1 처리 가스를 공급함으로써, 상기 기판 상에 아몰퍼스 상태의 제1막을 형성하는 공정과,
    (b) 상기 기판에 대하여 제2 처리 가스를 공급함으로써, 상기 제1막 상에, 상기 제1막보다도 결정화 온도가 낮은 아몰퍼스 상태의 제2막을 형성하는 공정과,
    (c) 상기 기판 상에 형성된 상기 제1막과 상기 제2막을 가열함으로써 결정화시키는 공정과,
    (d) 상기 제1막과 상기 제2막을 결정화시킨 후에, 상기 기판의 표면을 에칭제에 폭로함으로써, 적어도 상기 제2막을 제거하는 공정
    을 가지고,
    (c)에서는, 상기 제2막을 상기 제1막보다 먼저 결정화시키는, 반도체 장치의 제조 방법.
  22. 기판 처리 시스템에 있어서,
    기판에 대하여 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,
    기판에 대하여 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,
    기판을 가열하는 히터와,
    기판을 에칭제에 폭로하는 에칭제 폭로계와,
    제어부
    를 가지고, 상기 제어부는,
    (a) 기판에 대하여 상기 제1 처리 가스를 공급함으로써, 상기 기판 상에 아몰퍼스 상태의 제1막을 형성하는 처리와,
    (b) 상기 기판에 대하여 상기 제2 처리 가스를 공급함으로써, 상기 제1막 상에, 상기 제1막보다도 결정화 온도가 낮은 아몰퍼스 상태의 제2막을 형성하는 처리와,
    (c) 상기 기판 상에 형성된 상기 제1막과 상기 제2막을 가열함으로써 결정화시키는 처리와,
    (d) 상기 제1막과 상기 제2막을 결정화시킨 후에, 상기 기판의 표면을 상기 에칭제에 폭로함으로써, 적어도 상기 제2막을 제거하는 처리
    를 행하고,
    (c)에서는, 상기 제2막을 상기 제1막보다 먼저 결정화시키도록 상기 제1 처리 가스 공급계, 상기 제2 처리 가스 공급계, 상기 히터 및 상기 에칭제 폭로계를 제어하는 것이 가능하도록 구성되는, 기판 처리 시스템.
  23. 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램에 있어서,
    (a) 기판에 대하여 제1 처리 가스를 공급함으로써, 상기 기판 상에 아몰퍼스 상태의 제1막을 형성하는 수순과,
    (b) 상기 기판에 대하여 제2 처리 가스를 공급함으로써, 상기 제1막 상에, 상기 제1막보다도 결정화 온도가 낮은 아몰퍼스 상태의 제2막을 형성하는 수순과,
    (c) 상기 기판 상에 형성된 상기 제1막과 상기 제2막을 가열함으로써 결정화시키는 수순과,
    (d) 상기 제1막과 상기 제2막을 결정화시킨 후에, 상기 기판의 표면을 에칭제에 폭로함으로써, 적어도 상기 제2막을 제거하는 수순
    을 컴퓨터에 의해 기판 처리 시스템에 실행시키고,
    (c)에서는, 상기 제2막을 상기 제1막보다 먼저 결정화시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020220021322A 2021-03-22 2022-02-18 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램 KR102611684B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2021-047313 2021-03-22
JP2021047313A JP7391064B2 (ja) 2021-03-22 2021-03-22 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム

Publications (2)

Publication Number Publication Date
KR20220131827A KR20220131827A (ko) 2022-09-29
KR102611684B1 true KR102611684B1 (ko) 2023-12-11

Family

ID=83284077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220021322A KR102611684B1 (ko) 2021-03-22 2022-02-18 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램

Country Status (5)

Country Link
US (1) US20220301854A1 (ko)
JP (1) JP7391064B2 (ko)
KR (1) KR102611684B1 (ko)
CN (1) CN115116825A (ko)
TW (1) TWI817290B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115744843B (zh) * 2022-10-28 2023-07-18 福建德尔科技股份有限公司 氟化硝酰的高效合成系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2732316B2 (ja) * 1990-06-21 1998-03-30 三洋電機株式会社 薄膜多結晶シリコンの形成方法
JPH0888172A (ja) * 1994-09-16 1996-04-02 Sharp Corp 多結晶シリコン膜の作製方法
JP4185575B2 (ja) * 1995-12-26 2008-11-26 ゼロックス コーポレイション エピタキシャル結晶化プロセス
US6482682B2 (en) * 2001-02-20 2002-11-19 Industrial Technology Research Institute Manufacturing method for improving reliability of polysilicon thin film transistors
KR100947180B1 (ko) * 2003-06-03 2010-03-15 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터의 제조방법
TW200832714A (en) * 2007-01-29 2008-08-01 Innolux Display Corp Fabricating method for low temperatyue polysilicon thin film
JP2008244108A (ja) * 2007-03-27 2008-10-09 Toshiba Corp 半導体装置および半導体装置の製造方法
CN102379027A (zh) * 2010-06-21 2012-03-14 松下电器产业株式会社 硅薄膜的结晶化方法以及硅薄膜晶体管器件的制造方法
CN103219228B (zh) * 2013-03-11 2016-05-25 京东方科技集团股份有限公司 多晶硅层的制作方法和多晶硅薄膜晶体管及其制造方法
JP6471379B2 (ja) * 2014-11-25 2019-02-20 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
JP6560991B2 (ja) * 2016-01-29 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7058575B2 (ja) * 2018-09-12 2022-04-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7190875B2 (ja) * 2018-11-16 2022-12-16 東京エレクトロン株式会社 ポリシリコン膜の形成方法及び成膜装置

Also Published As

Publication number Publication date
JP7391064B2 (ja) 2023-12-04
TW202238680A (zh) 2022-10-01
CN115116825A (zh) 2022-09-27
TWI817290B (zh) 2023-10-01
JP2022146386A (ja) 2022-10-05
US20220301854A1 (en) 2022-09-22
KR20220131827A (ko) 2022-09-29

Similar Documents

Publication Publication Date Title
TWI819348B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
KR102368311B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
US11047048B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6573578B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
TWI821626B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
KR20230006435A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
US20060021570A1 (en) Reduction in size of hemispherical grains of hemispherical grained film
KR102611684B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램
JP2020043262A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
TWI834972B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
WO2024062634A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7398493B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
TWI809345B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
JP7313402B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及びエッチング方法
WO2022176155A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2024095269A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20240129164A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
TW202428925A (zh) 基板處理方法、半導體裝置之製造方法、程式及基板處理裝置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant