KR102611114B1 - Method for manufacturing hole plugging land - Google Patents
Method for manufacturing hole plugging land Download PDFInfo
- Publication number
- KR102611114B1 KR102611114B1 KR1020230029828A KR20230029828A KR102611114B1 KR 102611114 B1 KR102611114 B1 KR 102611114B1 KR 1020230029828 A KR1020230029828 A KR 1020230029828A KR 20230029828 A KR20230029828 A KR 20230029828A KR 102611114 B1 KR102611114 B1 KR 102611114B1
- Authority
- KR
- South Korea
- Prior art keywords
- hole
- plating
- dry film
- plugging
- hole plugging
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 130
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000007747 plating Methods 0.000 claims abstract description 119
- 239000002184 metal Substances 0.000 claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000011347 resin Substances 0.000 claims abstract description 32
- 229920005989 resin Polymers 0.000 claims abstract description 32
- 238000001035 drying Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005553 drilling Methods 0.000 claims abstract description 11
- 238000003475 lamination Methods 0.000 claims abstract description 9
- 238000007517 polishing process Methods 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 238000004381 surface treatment Methods 0.000 claims description 15
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 9
- 238000005406 washing Methods 0.000 claims description 7
- 239000007921 spray Substances 0.000 claims description 6
- 230000001680 brushing effect Effects 0.000 claims description 3
- 238000005554 pickling Methods 0.000 claims description 3
- 230000003746 surface roughness Effects 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 19
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 238000010030 laminating Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000004904 shortening Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 홀 플러깅 랜드 제조방법에 관한 것으로, 홀 플러깅 랜드를 형성하는 HPL 공정에서의 공정 불량률 및 건조 공정 중에 발생되는 HP 수지 꺼짐에 의한 불량 발생을 줄이기 위한 것이다.
이를 위하여 본 발명은 도전 금속이 도금된 기판을 관통해서 홀 플러깅이 필요한 제1도금홀과 홀 플러깅이 불필요한 제2도금홀을 형성하는 드릴 공정, 제1도금홀과 제2도금홀의 각 측면과 도전 금속 상부에 콘택 금속을 도금하는 1차 도금 공정, 제1도금홀 부분을 개방시킨 드라이필름을 콘택 금속 상부에 적층하는 드라이필름 적층 공정, 드라이필름에 의해 개방된 제1도금홀 내부에 홀 플러깅 수지를 충진시켜 제1도금홀을 메우는 홀 플러깅 공정, 드라이필름을 박리하여 제1도금홀과 제2도금홀 및 콘택 금속을 노출시킨 후 홀 플러깅 수지 표면을 평탄화시키고 폴리싱하는 드라이필름 박리 및 연마 공정, 제2도금홀 측면과 홀 플러깅 수지 및 콘택 금속 상부에 패드 금속을 도금하는 2차 도금 공정, 및 패드 금속을 패터닝하여 제1도금홀 상부에 홀 플러깅 랜드를 형성하는 외층 회로 형성 공정을 포함하여, 추가 공정에 의한 공정 불량률 및 HP 수지 함몰 등의 불량 발생을 방지할 수 있게 한다.The present invention relates to a method of manufacturing a hole plugging land, and is intended to reduce the process defect rate in the HPL process of forming the hole plugging land and the occurrence of defects due to HP resin burning during the drying process.
For this purpose, the present invention is a drilling process for penetrating a substrate plated with a conductive metal to form a first plating hole that requires hole plugging and a second plating hole that does not require hole plugging; Primary plating process of plating the contact metal on the upper part of the metal, dry film lamination process of laminating the dry film that opens the first plating hole on the upper part of the contact metal, and hole plugging resin inside the first plating hole opened by the dry film. A hole plugging process to fill the first plating hole by filling, a dry film peeling and polishing process to peel off the dry film to expose the first plating hole, the second plating hole and the contact metal, and then flatten and polish the hole plugging resin surface, Including a secondary plating process of plating pad metal on the side of the second plating hole and the top of the hole plugging resin and contact metal, and an outer layer circuit forming process of patterning the pad metal to form a hole plugging land on the top of the first plating hole, It is possible to prevent defects such as process defect rate and HP resin sinking due to additional processes.
Description
본 발명은 피시비(Printed Circuit Board)의 홀 플러깅 랜드(Hole Plugging Land, 이하 'HPL'라 약칭하기로 함) 제조방법에 관한 것으로, 보다 상세하게는 피시비 제조시 홀 플러깅(Hole Plugging, 이하 'HP'라 약칭하기로 함) 후 홀 면에 패드(Pad)를 생성하여 홀 플러깅 랜드를 형성하는 HPL 공정에서의 추가 공정 횟수를 줄여 공정 불량률을 줄일 수 있고 HP 공정에 사용되는 HP 수지(잉크)가 건조 공정 중에 꺼지더라도 홀 면의 충진 수지의 높이를 완벽하게 유지시켜 함몰 등의 불량 발생을 방지할 수 있게 하는 홀 플러깅 랜드 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a Hole Plugging Land (hereinafter abbreviated as 'HPL') of a PCB (Printed Circuit Board), and more specifically, to a method for manufacturing a Hole Plugging Land (hereinafter abbreviated as 'HPL') when manufacturing a PCB. The process defect rate can be reduced by reducing the number of additional processes in the HPL process, which forms a hole plugging land by creating a pad on the hole surface, and the HP resin (ink) used in the HP process can be reduced. This relates to a method of manufacturing a hole plugging land that perfectly maintains the height of the filling resin on the hole surface even if it is turned off during the drying process, thereby preventing defects such as dents.
일반적으로 피시비의 도금 홀(Plated Through Hole)은 도체층 상호 간을 전기적으로 연결하기 위한 홀로서, 홀 가공 후 무전해 및 전해도금을 통해 홀 내벽을 콘택 금속으로 도금하여 층 사이를 연결시킨다. 이후의 홀은 절연 소재로 채우기도 하는데 이를 홀 플러깅이라 하고, 홀 플러깅 후 홀 면에 패드 금속으로 패드를 생성하기도 하는데 이를 홀 플러깅 랜드라 한다.In general, a PCB plated through hole is a hole for electrically connecting conductor layers. After hole processing, the inner wall of the hole is plated with contact metal through electroless and electroplating to connect the layers. Subsequent holes are filled with insulating material, which is called hole plugging. After hole plugging, a pad is created on the hole surface with pad metal, which is called a hole plugging land.
이와 관련된 종래의 HPL 제조공정은 도 1의 (a) 내지 (h)에 예시된 바와 같이 1차 드릴 공정(a), 1차 도금(랩 도금) 공정(b), 홀 플러깅 공정(c), 연마 공정(d), 2차 드릴 공정(e), 2차 도금(캡 도금) 공정(f), 2차 연마 공정(g), 외층 회로 형성 공정(h)을 포함하여 이루어질 수 있다.The conventional HPL manufacturing process related to this includes a primary drilling process (a), a primary plating (lap plating) process (b), a hole plugging process (c), as illustrated in Figures 1 (a) to (h). It may include a polishing process (d), a secondary drilling process (e), a secondary plating (cap plating) process (f), a secondary polishing process (g), and an outer layer circuit formation process (h).
상기 HPL 제조공정 중 HP 및 HPL 공정은 피시비 제품 제작 방법에 따라 공정이 있거나 없을 수도 있으며, 또한 HP 또는 HPL이 필요한 제품에 대해서도 필요한 부분과 필요하지 않는 부분으로 나뉘어질 수 있다.Among the HPL manufacturing processes, the HP and HPL processes may or may not exist depending on the PCB product manufacturing method, and products that require HP or HPL may be divided into necessary and non-necessary parts.
앞서 설명한 바와 같이 홀 가공 후 층 사이를 연결하기 위해 실시하는 콘택 금속으로의 도금을 랩(Wrap) 도금(도 1의 (a) 및 (b) 참조)이라 하고, HP 이후 도금을 통해 홀 면에 패드 금속으로 도금하여 패드를 생성하는 것을 캡(Cap) 도금(도 1의 (c) 내지 (f) 참조)이라 한다.As previously explained, plating with contact metal performed to connect layers after hole processing is called wrap plating (see (a) and (b) of Figures 1), and plating is applied to the hole surface through plating after HP. Creating a pad by plating with a pad metal is called cap plating (see (c) to (f) of FIG. 1).
또한 앞서 설명한 바와 같이 HP 또는 HPL이 필요한 제품에 대해서도 필요한 부분과 필요하지 않는 부분으로 나뉘어질 수 있다. 이럴 경우 드릴 및 도금공정 외 표면처리 공정 등이 추가된다.Additionally, as previously explained, products that require HP or HPL can be divided into necessary parts and non-necessary parts. In this case, surface treatment processes are added in addition to the drilling and plating processes.
한편, 층 사이를 연결하기 위한 홀 도금에서의 문제는 전기도금 공정 특성상 기판의 외층과 홀 속 도금두께가 일정하지 않다는 점이다. 즉, 도금을 하였을 때 홀 속 도금두께보다 외층의 도금두께가 더 두꺼워진다. 일반적으로 홀 속 도금두께는 25㎛(홀속 가장 얇은 두께기준)이상 요구되는데, 이때 외층의 도금두께는 50㎛ 이상이 될 수 있으며 종횡비(aspect ratio)에 따라 더 두꺼워 질 수 있다.Meanwhile, the problem with hole plating to connect between layers is that the plating thickness between the outer layer of the substrate and inside the hole is not constant due to the nature of the electroplating process. In other words, when plating is performed, the plating thickness of the outer layer becomes thicker than the plating thickness inside the hole. Generally, the plating thickness in the hole is required to be more than 25㎛ (based on the thinnest thickness in the hole), but in this case, the plating thickness of the outer layer can be more than 50㎛ and can be thicker depending on the aspect ratio.
종래 기술의 제조방법에서는 이러한 도금을 2회 실시하기 때문에 외층의 두께는 더욱 두꺼워질 수 밖에 없으며, HP 이후 외층에 묻어 있는 HP 잉크 제거 및 두꺼워진 외층 구리(copper)의 절삭을 위해 연마 작업을 거치는데 이때 랩(wrap) 도금의 침범(attack) 가능성 등에 의해 랩(wrap) 도금의 손실이 일어날 수 있다. 즉, 1차 도금 및 2차 도금 시 홀 내부 도금 두께를 고려하여 도금하기 때문에 외층의 도금두께가 2배 이상 두꺼워지게 되며, 또한 후공정 전 표면처리가 필수여서 2번의 표면처리 과정이 필요하기 때문에 그만큼 추가 공정으로 인한 불량발생 기회가 높아질 수 밖에 없는 단점이 있다. 또한 같은 로트(lot)의 기판이라 하더라도 도금 두께가 상이하기 때문에 표면처리 공정에서 많은 시간과 인력이 소요되는 단점이 있다.In the conventional manufacturing method, this plating is performed twice, so the thickness of the outer layer is inevitably thicker, and after HP, a polishing operation is performed to remove the HP ink on the outer layer and to cut the thickened outer layer copper. However, at this time, loss of the wrap plating may occur due to the possibility of attack of the wrap plating. In other words, since the plating thickness inside the hole is taken into consideration during the first and second plating, the plating thickness of the outer layer becomes more than twice as thick, and surface treatment before the post-process is essential, so two surface treatment processes are required. The disadvantage is that the chance of defects occurring due to additional processes increases. In addition, even for substrates of the same lot, the plating thickness is different, which has the disadvantage of requiring a lot of time and manpower in the surface treatment process.
또한 외층의 미세 회로를 구현하기 위해서는 외층 구리가 얇아야 하기 때문에 회로구현하기 전 하프 에칭(half etching)을 실시(도 1의 (g) 및 (h) 참조)하여 외층 구리를 얇게 해주는데 이때 불량을 야기할 수 있다. 이러한 문제점을 줄이기 위해서는 표면 처리 작업 공정을 줄여야 한다.In addition, in order to implement a fine circuit of the outer layer, the outer layer copper must be thin, so half etching is performed before implementing the circuit (see Figures 1 (g) and (h)) to thin the outer layer copper, which causes defects. can cause To reduce these problems, the surface treatment process must be reduced.
종래 기술의 또 다른 문제는 HP시 함몰 문제이다. 즉, 도 1의 (d) 및 도 2의 참고 사진에 예시된 바와 같이 홀 속에 잉크를 충진하고 건조과정 중에 간혹 잉크가 꺼져 함몰되는 현상이 발생하게 되는데, HP 잉크, 공정 조건 등의 원인이 있을 수 있으나 현재로써는 원인이 불분명한 실정이어서 이러한 문제들을 해결할 수 있는 방안이 요구되고 있다.Another problem with the prior art is the sinking problem at the HP. In other words, as shown in the reference photos of Figure 1 (d) and Figure 2, ink is filled into the hole and during the drying process, the ink sometimes runs out and sinks. This may be caused by HP ink, process conditions, etc. However, as the cause is currently unclear, methods to solve these problems are required.
따라서 본 발명은 상기의 문제점을 해결하기 위해 도출한 것으로서, 본 발명이 해결하고자 하는 기술적 과제는, 피시비 제조시 홀 플러깅 후 홀 면에 패드를 생성하여 홀 플러깅 랜드를 형성하는 HPL 공정에서의 추가적인 공정 횟수를 줄일 수 있도록 함으로써 추가 공정에 의해 발생될 수 있는 공정 불량률을 줄일 수 있을 뿐만 아니라 작업시간을 단축시켜 생산성을 향상시킬 수 있고 HP 공정에 사용되는 HP 수지를 기판보다 더 높게 충진할 수 있도록 함으로써 건조 공정 중에 HP 수지가 꺼지더라도 홀 면의 충진 수지는 그 높이가 완벽하게 유지되어 함몰과 같은 불량 발생을 방지할 수 있게 하는 홀 플러깅 랜드 제조방법을 제공하고자 하는 것이다.Therefore, the present invention was derived to solve the above problems, and the technical problem to be solved by the present invention is an additional process in the HPL process of forming a hole plugging land by creating a pad on the hole surface after hole plugging during PCB manufacturing. By reducing the number of times, it is possible to reduce the rate of process defects that may be caused by additional processes, as well as improve productivity by shortening the working time, and by allowing the HP resin used in the HP process to be filled higher than the substrate. Even if the HP resin is turned off during the drying process, the filling resin on the hole surface maintains its height perfectly, preventing defects such as dents from occurring.
상기의 목적을 달성하기 위한 본 발명의 일 실시 형태는, 도전 금속이 도금된 기판을 관통해서 홀 플러깅이 필요한 제1도금홀과 홀 플러깅이 불필요한 제2도금홀을 형성하는 드릴 공정, 제1도금홀과 제2도금홀의 각 측면과 도전 금속 상부에 콘택 금속을 도금하는 1차 도금 공정, 제1도금홀 부분을 개방시킨 드라이필름을 콘택 금속 상부에 적층하고 노광 및 현상하는 드라이필름 적층 공정, 드라이필름에 의해 개방된 제1도금홀 내부에 홀 플러깅 수지를 충진시켜 제1도금홀을 메우는 홀 플러깅 공정, 드라이필름을 박리하여 제1도금홀과 제2도금홀 및 콘택 금속을 노출시킨 후 홀 플러깅 수지 표면을 평탄화시키고 폴리싱하는 드라이필름 박리 및 연마 공정, 제2도금홀 측면과 홀 플러깅 수지 및 콘택 금속 상부에 패드 금속을 도금하는 2차 도금 공정, 및 패드 금속을 패터닝하여 제1도금홀 상부에 홀 플러깅 랜드를 형성하는 외층 회로 형성 공정을 포함하는, 홀 플러깅 랜드 제조방법이다.One embodiment of the present invention for achieving the above object is a drilling process for penetrating a substrate plated with a conductive metal to form a first plating hole that requires hole plugging and a second plating hole that does not require hole plugging, first plating A primary plating process in which contact metal is plated on each side of the hole and the second plating hole and on the top of the conductive metal, a dry film lamination process in which a dry film that opens the first plating hole is laminated on the contact metal, exposed and developed, and dry A hole plugging process that fills the first plating hole by filling the first plating hole opened by a film with a hole plugging resin. Hole plugging after peeling off the dry film to expose the first plating hole, the second plating hole, and the contact metal. A dry film peeling and polishing process that flattens and polishes the resin surface, a secondary plating process that plating pad metal on the side of the second plating hole and the hole plugging resin and upper part of the contact metal, and patterning the pad metal on the top of the first plating hole. A method for manufacturing a hole plugging land, including an outer layer circuit forming process for forming the hole plugging land.
본 발명에 의하면, 피시비 제조시 홀 플러깅 후 홀 면에 패드를 생성하여 홀 플러깅 랜드를 형성하는 HPL 공정에서의 추가적인 공정 횟수를 줄일 수 있게 되므로 추가 공정에 의해 발생될 수 있는 공정 불량률을 줄일 수 있으며, 아울러 작업시간을 단축시켜 생산성을 향상시킬 수 있고, HP 공정에 사용되는 HP 수지를 기판보다 더 높게 충진할 수 있게 되므로 건조 공정 중에 HP 수지가 꺼지더라도 홀 면의 충진 수지는 완격하게 높이를 유지시켜 함몰과 같은 불량 발생을 방지할 수 있게 하는 이점을 제공한다.According to the present invention, it is possible to reduce the number of additional processes in the HPL process in which a hole plugging land is formed by creating a pad on the hole surface after hole plugging when manufacturing a PCB, thereby reducing the process defect rate that may be caused by additional processes. In addition, productivity can be improved by shortening the working time, and the HP resin used in the HP process can be filled higher than the substrate, so even if the HP resin is turned off during the drying process, the filling resin on the hole surface completely maintains its height. This provides the advantage of preventing defects such as dents from occurring.
도 1의 (a) 내지 (h)는 종래의 HPL 제조 공정을 순차적으로 예시한 공정도이다.
도 2는 종래의 HPL 제조 공정 중에 발생되는 HPL 불량(함몰) 상태를 예시한 참고 사진이다.
도 3은 본 발명에 따른 HPL 제조 공정을 예시한 공정 흐름도이다.
도 4의 (a) 내지 (g)는 본 발명에 따른 HPL 제조 공정을 순차적으로 예시한 공정도이다.
도 5의 (a)와 (b)는 본 발명에 따른 HPL 제조 공정을 통해 제작된 시료를 홀 플러깅 공정 후 및 2차 도금 공정 후에 각각 촬영하여 예시한 참고 사진이다.Figures 1 (a) to (h) are process diagrams sequentially illustrating the conventional HPL manufacturing process.
Figure 2 is a reference photo illustrating an HPL defect (dent) that occurs during a conventional HPL manufacturing process.
Figure 3 is a process flow diagram illustrating the HPL manufacturing process according to the present invention.
Figures 4 (a) to (g) are process diagrams sequentially illustrating the HPL manufacturing process according to the present invention.
Figures 5 (a) and (b) are reference photos illustrating samples produced through the HPL manufacturing process according to the present invention taken respectively after the hole plugging process and the secondary plating process.
이하, 본 발명의 바람직한 실시 형태에 따른 홀 플러깅 랜드 제조방법의 구성과 동작 및 그에 의한 작용 효과를 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, the configuration, operation, and effects of the hole plugging land manufacturing method according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정 해석되지 아니하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시 예에 불과할 뿐이므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.The terms or words used in this specification and claims are not to be construed limited to their ordinary or dictionary meanings, and the inventor can appropriately define the concept of terms in order to explain his or her invention in the best way. It must be interpreted based on the meaning and concept consistent with the technical idea of the present invention. Therefore, it is understood that the embodiments described in this specification and the configurations shown in the drawings are only one of the most preferred embodiments of the present invention, and that there may be various equivalents and modifications that can replace them at the time of filing the present application. shall.
도 3은 본 발명에 따른 HPL 제조 공정을 예시한 공정 흐름도이고, 도 4의 (a) 내지 (g)는 본 발명에 따른 HPL 제조 공정을 순차적으로 예시한 공정도이며, 도 5는 본 발명에 따른 HPL 제조 공정을 통해 제작된 시료를 홀 플러깅 공정 후 및 2차 도금 공정 후에 각각 촬영하여 예시한 참고 사진으로서, 도 3 및 도 4의 (a) 내지 (g)에 예시된 바와 같이 본 발명의 홀 플러깅 랜드 제조방법은 드릴 공정(S10), 1차 도금(랩 도금) 공정(S20), 드라이필름 적층 공정(S30), 홀 플러깅 공정(S40), 드라이필름 박리 및 연마 공정(50), 2차 도금(캡 도금) 공정(S60), 및 외층 회로 형성 공정(S70)을 포함하여 이루어질 수 있으며, 이러한 본 발명의 홀 플러깅 랜드 제조방법은 홀 플러깅 후 홀 면에 패드를 생성하여 홀 플러깅 랜드를 형성하는 HPL 공정을 포함하는 피시비 제조방법에 적용되어 구현될 수 있다.Figure 3 is a process flow chart illustrating the HPL manufacturing process according to the present invention, Figures 4 (a) to (g) are process diagrams sequentially illustrating the HPL manufacturing process according to the present invention, and Figure 5 is a process flow diagram illustrating the HPL manufacturing process according to the present invention. This is a reference photo illustrating a sample produced through the HPL manufacturing process after the hole plugging process and after the secondary plating process, respectively. As illustrated in Figures 3 and 4 (a) to (g), the hole of the present invention The plugging land manufacturing method includes drilling process (S10), primary plating (lap plating) process (S20), dry film lamination process (S30), hole plugging process (S40), dry film peeling and polishing process (50), and secondary It may include a plating (cap plating) process (S60) and an outer layer circuit formation process (S70), and the hole plugging land manufacturing method of the present invention forms a hole plugging land by creating a pad on the hole surface after hole plugging. It can be implemented by applying to a PCB manufacturing method including an HPL process.
드릴 공정(S10)은 도전 금속(11)이 도금된 기판(10)을 관통해서 홀 플러깅이 필요한 제1도금홀(12a)과 홀 플러깅이 불필요한 제2도금홀(12b)을 형성하는 공정이다. 이러한 본 발명의 드릴 공정에서는 홀 플러깅이 필요한 제1도금홀(12a)과 홀 플러깅이 불필요한 제2도금홀(12b)을 동일 공정에서 드릴링하기 때문에, 홀 플러깅을 필요로 하지 않는 제2도금홀(12b)이 존재하는 경우에도 2차 드릴공정없이 단일 드릴 공정으로 처리가 가능하게 되어 2차 드릴을 위한 공정 횟수를 줄일 수 있게 한다.The drilling process (S10) is a process of penetrating the substrate 10 on which the conductive metal 11 is plated to form a first plating hole 12a that requires hole plugging and a second plating hole 12b that does not require hole plugging. In the drilling process of the present invention, the first plating hole 12a, which requires hole plugging, and the second plating hole 12b, which does not require hole plugging, are drilled in the same process, so that the second plating hole (12b), which does not require hole plugging, is drilled in the same process. Even when 12b) exists, it can be processed with a single drill process without a secondary drill process, thereby reducing the number of processes for secondary drilling.
1차 도금 공정(S20)은 제1도금홀(12a)과 제2도금홀(12b)의 각 측면과 도전 금속(11)의 상부에 콘택 금속(13)을 도금하는 랩(wrap) 도금 공정이다.The first plating process (S20) is a wrap plating process in which contact metal 13 is plated on each side of the first plating hole 12a and the second plating hole 12b and on the top of the conductive metal 11. .
드라이필름 적층 공정(S30)은 제1도금홀(12a) 부분을 개방시킨 드라이필름(14)을 콘택 금속(13)의 상부에 적층하고 노광 및 현상하는 공정으로서, 하나의 기판(10)에 홀 플러깅이 필요한 제1도금홀(12a)과 홀 플러깅이 불필요한 제2도금홀(12b)이 모두 존재하는 경우 홀 플러깅이 필요한 제1도금홀(12a) 부분은 선택적으로 개방하고 홀 플러깅이 불필요한 제2도금홀(12b) 부분은 콘택 금속(13)과 함께 드라이필름(14)으로 덮어 줌으로써 후공정인 홀 플러깅 공정에서 홀 플러깅이 불필요한 제2도금홀(12b)에는 홀 플러깅이 이루어지지 않도록 선택적으로 커버링할 수 있게 된다. 이로써 본 발명의 드라이필름 적층 공정(S30)에서는 홀 플러깅이 필요한 제1도금홀(12a)과 홀 플러깅이 불필요한 제2도금홀(12b)이 모두 존재하는 경우에도 단일의 홀 플러깅 공정을 통해 선택적으로 홀 플러깅을 실시할 수 있게 하여 공정 횟수를 줄일 수 있게 한다. 또한 이러한 드라이필름 적층 공정의 경우 자동화 작업이 가능하기 때문에 상대적으로 공정시간, 및 인력 낭비 등을 줄일 수 있게 한다.The dry film stacking process (S30) is a process of stacking the dry film 14, which opens the first plating hole 12a, on the top of the contact metal 13, exposing and developing, and forming a hole in one substrate 10. When both the first plating hole (12a) that requires plugging and the second plating hole (12b) that does not require hole plugging exist, the portion of the first plating hole (12a) that requires hole plugging is selectively opened and the second plating hole (12b) that does not require hole plugging is opened. The plating hole (12b) is covered with a dry film (14) along with the contact metal (13), thereby selectively covering the second plating hole (12b), which does not require hole plugging, in the post-process hole plugging process to prevent hole plugging. You can do it. Accordingly, in the dry film stacking process (S30) of the present invention, even when both the first plating hole 12a that requires hole plugging and the second plating hole 12b that do not require hole plugging exist, they are selectively formed through a single hole plugging process. Hole plugging can be performed to reduce the number of processes. In addition, in the case of this dry film lamination process, automation is possible, which relatively reduces process time and manpower waste.
또한 여기서 드라이필름 적층 공정(S30)은 1차 도금(랩 도금) 공정에서 도금된 콘택 금속(13)과 드라이필름(14) 간의 밀착력 향상을 위해 드라이필름을 적층하기 이전에 콘택 금속(13)의 표면 처리를 실시하는 단계를 더 포함하여 이루어질 수 있다. 이러한 표면 처리는 정면 브러싱, 수세, 산세, 고압 수세, 및 건조를 포함하여 이루어질 수 있으며, 이때의 표면 처리 조건과 상세 내용은 아래와 같다. 이러한 표면 처리 조건은 통상의 표면 처리 조건과 동일하므로 그 상세한 설명은 생략하기로 한다.In addition, here, the dry film lamination process (S30) is to improve the adhesion between the contact metal 13 plated in the first plating (lap plating) process and the dry film 14, before laminating the dry film. It may further include the step of performing surface treatment. This surface treatment may include front brushing, water washing, pickling, high-pressure water washing, and drying, and the surface treatment conditions and details at this time are as follows. Since these surface treatment conditions are the same as normal surface treatment conditions, their detailed description will be omitted.
1. 정면 브러싱(표면 조도 형성)1. Front brushing (forming surface roughness)
2. 수세 : 수세분사압력 0.8 ~ 1.5kgf/cm2 2. Water washing: Water spray pressure 0.8 ~ 1.5kgf/cm 2
3. 산세(산화막 제거) : 분사압력 1kgf/cm2, 온도 30℃, H2SO4 3. Pickling (oxidation film removal): spray pressure 1kgf/cm 2 , temperature 30℃, H 2 SO 4
4. 고압 수세 : 분사압력 3.7kgf/cm2 4. High pressure water washing: spray pressure 3.7kgf/cm 2
5. 건조 : 온도 70℃5. Drying: Temperature 70℃
또한 이러한 드라이필름 적층 공정(S30)에서 사용되는 드라이필름(14)은 그 두께가 50~300㎛ 범위인 것을 사용하는 것이 바람직하다. 여기서 드라이필름(14)을 50~300㎛ 범위의 두께를 사용하는 이유는 홀 직경에 따라 드라이필름(14)의 두께를 유연하게 선택하여 사용할 수 있도록 하기 위함이다. 즉, HP 함몰의 경우 홀 직경이 클수록 함몰 가능성이 크며, 함몰되는 깊이도 역시 작은 직경보다 깊게 함몰이 되기 때문에, 홀 직경이 작은 경우 드라이필름의 두께는 얇게 적층하는 것이고 홀 직경이 큰 경우 드라이필름의 두께는 두껍게 적층할 수 있도록 하기 위함이다. 또한 이에 따라 드라이필름 적층 공정(S30)에서 사용하는 LDI(Laser Direct Image) 장비의 노광량도 50~300mJ/cm2 범위의 것으로 유연하게 선택하여 드라이필름(14)을 노광하는 것이 바람직하다.In addition, it is preferable that the dry film 14 used in this dry film lamination process (S30) has a thickness in the range of 50 to 300 ㎛. Here, the reason for using the dry film 14 with a thickness in the range of 50 to 300㎛ is to allow the thickness of the dry film 14 to be flexibly selected and used depending on the hole diameter. In other words, in the case of HP depression, the larger the hole diameter, the greater the possibility of depression, and the depression depth is also deeper than the smaller diameter. Therefore, if the hole diameter is small, the dry film is laminated thinly, and if the hole diameter is large, the dry film is laminated. The thickness is to enable thick lamination. In addition, it is desirable to flexibly select the exposure amount of the LDI (Laser Direct Image) equipment used in the dry film lamination process (S30) to be in the range of 50 to 300 mJ/cm 2 to expose the dry film 14.
노광 이후에는 현상, 수세, 초음파, 에어컷, 건조단, 홀 플러깅, 건조 과정을 거칠 수 있으며, 이때의 홀 플러깅 및 건조 조건은 아래와 같다. 이러한 홀 플러깅 및 건조 조건도 통상의 조건과 동일하므로 그 상세한 설명은 생략하기로 한다.After exposure, development, water washing, ultrasonic waves, air cut, drying stage, hole plugging, and drying processes can be performed. The hole plugging and drying conditions at this time are as follows. Since these hole plugging and drying conditions are the same as normal conditions, their detailed description will be omitted.
1. 홀 플러깅1. Hole plugging
2. 건조 : 150℃, 1시간2. Drying: 150℃, 1 hour
홀 플러깅 공정(S40)은 드라이필름(14)에 의해 개방된 제1도금홀(12a)의 내부에 홀 플러깅 수지(15)를 충진시켜 제1도금홀(12a)을 메우는 공정이다. 이때 홀 플러깅 공정(S40)에서는 도 5의 (a)에 예시된 바와 같이 적층된 드라이필름(14)의 높이까지 홀 플러깅 수지(15)를 충진시켜 제1도금홀(12a)을 메우는 것이 바람직하다. 이로써 본 발명에 의하면, HP 공정에 사용되는 홀 플러깅 수지를 기판보다 더 높게 충진할 수 있게 되므로 건조 공정 중에 홀 플러깅 수지가 불분명한 원인에 의해 꺼지더라도 홀 표면의 충진된 홀 플러깅 수지는 그 높이를 완벽하게 유지할 수 있게 되어 함몰과 같은 불량 발생을 방지할 수 있게 된다.The hole plugging process (S40) is a process of filling the first plating hole (12a) opened by the dry film (14) by filling the inside of the first plating hole (12a) with a hole plugging resin (15). At this time, in the hole plugging process (S40), it is preferable to fill the first plating hole 12a by filling the hole plugging resin 15 up to the height of the laminated dry film 14, as illustrated in (a) of FIG. 5. . Accordingly, according to the present invention, the hole plugging resin used in the HP process can be filled higher than the substrate, so even if the hole plugging resin is turned off for an unknown reason during the drying process, the filled hole plugging resin on the hole surface maintains its height. By being able to maintain it perfectly, it is possible to prevent defects such as dents.
드라이필름 박리 및 연마 공정(S50)은 드라이필름(14)을 박리하여 홀 플러깅 수지(15)로 홀 플러깅된 제1도금홀(12a)과 홀 플러깅되지 않은 제2도금홀(12b) 및 콘택 금속(13)을 노출시킨 후 홀 플러깅 수지(15)의 표면을 평탄화시키고 폴리싱하는 공정이다.The dry film peeling and polishing process (S50) peels off the dry film 14 to remove the first plating hole 12a plugged with the hole plugging resin 15, the second plating hole 12b not plugged, and the contact metal. This is a process of flattening and polishing the surface of the hole plugging resin (15) after exposing (13).
2차 도금(캡 도금) 공정(S60)은 제2도금홀(12b)의 측면과 홀 플러깅 수지(15) 및 콘택 금속(13)의 상부에 패드 금속(16)을 도금하는 공정이다. 이러한 2차 캡 도금 공정은 도 5의 (b)에 예시된 바와 같이 표면의 도금 두께만 원하는 만큼 올려주면 되는 도금 공정으로서 홀 도금 두께를 컨트롤해야만 하는 1차 랩 도금 공정보다 상대적으로 훨씬 용이한 도금 공정이다. 이러한 2차 도금 공정은 불량을 야기시키는 표면처리 공정을 필요로 하지 않기 때문에 표면 처리 공정에서 발생될 우려가 있는 불량률을 대폭적(대략 50%)으로 줄여줄 수 있게 된다.The secondary plating (cap plating) process (S60) is a process of plating pad metal 16 on the side of the second plating hole 12b, the hole plugging resin 15, and the top of the contact metal 13. As illustrated in (b) of Figure 5, this secondary cap plating process is a plating process that only requires increasing the surface plating thickness as desired, and is relatively much easier than the primary lap plating process in which the hole plating thickness must be controlled. It's fair. Since this secondary plating process does not require a surface treatment process that causes defects, the defect rate that may occur in the surface treatment process can be significantly reduced (approximately 50%).
외층 회로 형성 공정(S70)은 패드 금속(16)을 패터닝하여 제1도금홀(12a)의 상부에 패드 금속(16)으로 이루어진 홀 플러깅 랜드(16a)를 형성하는 공정이다.The outer layer circuit forming process (S70) is a process of patterning the pad metal 16 to form a hole plugging land 16a made of the pad metal 16 on the top of the first plating hole 12a.
이로써 본 발명에 의하면, 1차 랩 도금 공정 및 2차 캡 도금 공정으로 이루어져 있지만 1차 랩도금 공정에서만 홀 내부 도금 두께를 컨트롤하면 되고 2차 캡도금 공정에서는 홀 내부 도금 두께는 컨트롤하지 않아도 되기 때문에 1차 랩 도금 공정 이후에서만 표면처리를 실시하면 되므로, 피시비 제조시 홀 플러깅 후 홀 면에 패드를 생성하여 홀 플러깅 랜드를 형성하는 HPL 공정에서의 추가 공정 횟수를 줄일 수 있게 되며, 따라서 추가 공정에 의해 발생될 수 있는 공정 불량률을 줄일 수 있을 뿐만 아니라 작업시간을 단축시켜 생산성을 향상시킬 수 있게 된다.Accordingly, according to the present invention, although it consists of a first lap plating process and a second cap plating process, the plating thickness inside the hole needs to be controlled only in the first lap plating process, and the plating thickness inside the hole does not need to be controlled in the second cap plating process. Since surface treatment only needs to be performed after the first lap plating process, it is possible to reduce the number of additional processes in the HPL process, which creates a hole plugging land by creating a pad on the hole surface after hole plugging during PCB manufacturing, thus reducing the number of additional processes required for additional processes. Not only can the process defect rate that may be caused by this be reduced, but it is also possible to improve productivity by shortening work time.
이상의 본 발명에 의하면, 피시비 제조시 홀 플러깅 후 홀 면에 패드를 생성하여 홀 플러깅 랜드를 형성하는 HPL 공정에서 추가적인 공정 횟수를 줄일 수 있게 되므로, 추가 공정에 의해 발생될 수 있는 공정 불량률을 줄일 수 있을 뿐만 아니라 작업시간의 단축시켜 생산성을 향상시킬 수 있는 이점을 제공한다.According to the present invention above, the number of additional processes can be reduced in the HPL process in which a hole plugging land is formed by creating a pad on the hole surface after hole plugging when manufacturing a PCB, thereby reducing the process defect rate that may be generated by additional processes. In addition, it provides the advantage of improving productivity by shortening work time.
또한 본 발명에 의하면, HP 공정에 사용되는 HP 수지를 기판보다 높게 충진할 수 있게 되므로 건조 공정 중에 HP 수지가 불분명한 원인에 의해 꺼지더라도 홀 면의 충진수지는 완벽하게 그 높이를 유지할 수 있게 되므로 함몰과 같은 불량 발생을 방지할 수 있게 하는 이점을 제공한다.In addition, according to the present invention, the HP resin used in the HP process can be filled higher than the substrate, so even if the HP resin is turned off for an unknown reason during the drying process, the filling resin on the hole surface can perfectly maintain its height. It provides the advantage of preventing defects such as dents from occurring.
10 : 기판 11 : 도전 금속
12a : 제1도금홀 12b : 제2도금홀
13 : 콘택 금속 14 : 드라이필름
15 : 홀 플러깅 수지 16 : 패드 금속
16a : 홀 플러깅 랜드10: substrate 11: conductive metal
12a: first plating hole 12b: second plating hole
13: Contact metal 14: Dry film
15: Hole plugging resin 16: Pad metal
16a: Hole plugging land
Claims (5)
상기 제1도금홀(12a)과 제2도금홀(12b)의 각 측면과 상기 도전 금속(11)의 상부에 콘택 금속(13)을 도금하는 1차 도금 공정;
상기 도금된 콘택 금속(13)과 드라이필름(14) 간의 밀착력 향상을 위해 상기 콘택 금속(13)의 표면 처리를 실시한 후, 상기 홀 플러깅이 필요한 제1도금홀(12a) 부분은 개방시키고 홀 플러깅이 불필요한 제2도금홀(12b) 부분은 개방하지 않은 두께 50~300㎛ 범위의 드라이필름(14)을 표면 처리된 콘택 금속(13)의 상부에 적층하고, LDI(Laser Direct Image) 장비의 노광량 50~300mJ/cm2를 사용하여 드라이필름(14)을 노광 및 현상하는 드라이필름 적층 공정;
상기 드라이필름(14)에 의해 개방된 제1도금홀(12a)의 내부에 상기 적층된 드라이필름(14)의 높이까지 홀 플러깅 수지(15)를 충진시켜 제1도금홀(12a)을 메우는 홀 플러깅 공정;
상기 드라이필름(14)을 박리하여 상기 홀 플러깅 수지(15)로 홀 플러깅된 제1도금홀(12a)과 홀 플러깅되지 않은 제2도금홀(12b) 및 콘택 금속(13)을 노출시킨 후 상기 홀 플러깅 수지(15)의 표면을 평탄화시키고 폴리싱하는 드라이필름 박리 및 연마 공정;
상기 제2도금홀(12b)의 측면과 상기 홀 플러깅 수지(15) 및 상기 콘택 금속(13)의 상부에 패드 금속(16)을 도금하는 2차 도금 공정; 및,
상기 패드 금속(16)을 패터닝하여 상기 제1도금홀(12a)의 상부에 패드 금속(16)으로 이루어진 홀 플러깅 랜드(16a)를 형성하는 외층 회로 형성 공정;을 포함하여 이루어지며,
상기 콘택 금속(13)의 표면 처리는,
표면 조도 형성을 위한 정면 브러싱 공정, 수세분사압력 0.8 ~ 1.5kgf/cm2 조건의 수세 공정, 분사압력 1kgf/cm2, 온도 30℃, H2SO4 조건의 산화막 제거를 위한 산세 공정, 분사압력 3.7kgf/cm2 조건의 고압 수세 공정, 및 온도 70℃ 조건의 건조 공정을 포함하여 실시하는 것을 특징으로 하는 홀 플러깅 랜드 제조방법.The conductive metal 11 penetrates the plated substrate 10 to form the first plating hole 12a, which requires hole plugging, and the second plating hole 12b, which does not require hole plugging, in the same single process without a secondary drilling process. Drilling process;
A first plating process of plating a contact metal 13 on each side of the first plating hole 12a and the second plating hole 12b and on the top of the conductive metal 11;
After surface treatment of the contact metal 13 to improve adhesion between the plated contact metal 13 and the dry film 14, the portion of the first plating hole 12a that requires hole plugging is opened and hole plugged. For this unnecessary second plating hole (12b), an unopened dry film (14) with a thickness in the range of 50 to 300㎛ is laminated on the top of the surface-treated contact metal (13), and the exposure amount of LDI (Laser Direct Image) equipment is adjusted. Dry film lamination process of exposing and developing the dry film 14 using 50 to 300 mJ/cm 2 ;
A hole in which the first plating hole (12a) opened by the dry film (14) is filled with hole plugging resin (15) up to the height of the laminated dry film (14) to fill the first plating hole (12a). Plugging process;
After peeling off the dry film 14 to expose the first plating hole 12a plugged with the hole plugging resin 15, the second plating hole 12b not plugged, and the contact metal 13, Dry film peeling and polishing process to flatten and polish the surface of the hole plugging resin 15;
A secondary plating process of plating pad metal 16 on the side of the second plating hole 12b, the hole plugging resin 15, and the top of the contact metal 13; and,
An outer layer circuit forming process of patterning the pad metal 16 to form a hole plugging land 16a made of the pad metal 16 on an upper part of the first plating hole 12a,
The surface treatment of the contact metal 13 is,
Front brushing process to form surface roughness, water washing process with water spray pressure of 0.8 ~ 1.5kgf/cm 2 , spray pressure of 1kgf/cm 2 , temperature 30℃, pickling process to remove oxide film under H 2 SO 4 conditions, spray pressure A method of manufacturing a hole plugging land, comprising a high-pressure water washing process at 3.7 kgf/cm 2 and a drying process at a temperature of 70°C.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020230029828A KR102611114B1 (en) | 2023-03-07 | 2023-03-07 | Method for manufacturing hole plugging land |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020230029828A KR102611114B1 (en) | 2023-03-07 | 2023-03-07 | Method for manufacturing hole plugging land |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102611114B1 true KR102611114B1 (en) | 2023-12-07 |
Family
ID=89163291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020230029828A KR102611114B1 (en) | 2023-03-07 | 2023-03-07 | Method for manufacturing hole plugging land |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102611114B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000036301A (en) | 1999-11-17 | 2000-07-05 | 배영하 | Hole Pluging Land PCB and fabrcation method |
| KR200200228Y1 (en) | 2000-05-24 | 2000-10-16 | 주식회사영은전자 | A hole pluging land pcb |
| KR100648465B1 (en) * | 2005-09-30 | 2006-11-27 | 삼성전기주식회사 | Method for manufacturing a fine circuit in a printed circuit board |
| KR100797697B1 (en) | 2006-08-17 | 2008-01-23 | 삼성전기주식회사 | Plugging method for plate through hole of printed circuit board |
| JP2009182284A (en) * | 2008-02-01 | 2009-08-13 | Hitachi Ltd | Hole filling method of printed circuit board |
| KR20140117250A (en) * | 2013-03-26 | 2014-10-07 | 다이요 잉키 세이조 가부시키가이샤 | Epoxy resin composition, composition for filling in hole plugging, and printed wiring board using same |
-
2023
- 2023-03-07 KR KR1020230029828A patent/KR102611114B1/en active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000036301A (en) | 1999-11-17 | 2000-07-05 | 배영하 | Hole Pluging Land PCB and fabrcation method |
| KR200200228Y1 (en) | 2000-05-24 | 2000-10-16 | 주식회사영은전자 | A hole pluging land pcb |
| KR100648465B1 (en) * | 2005-09-30 | 2006-11-27 | 삼성전기주식회사 | Method for manufacturing a fine circuit in a printed circuit board |
| KR100797697B1 (en) | 2006-08-17 | 2008-01-23 | 삼성전기주식회사 | Plugging method for plate through hole of printed circuit board |
| JP2009182284A (en) * | 2008-02-01 | 2009-08-13 | Hitachi Ltd | Hole filling method of printed circuit board |
| KR20140117250A (en) * | 2013-03-26 | 2014-10-07 | 다이요 잉키 세이조 가부시키가이샤 | Epoxy resin composition, composition for filling in hole plugging, and printed wiring board using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4842699A (en) | Method of selective via-hole and heat sink plating using a metal mask | |
| US7169313B2 (en) | Plating method for circuitized substrates | |
| US5985521A (en) | Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes | |
| CN110519944A (en) | Complex copper thick substrate production method | |
| JP2014053608A (en) | Circuit board and production method of the same | |
| CN106488665A (en) | The manufacture method of gold-plated half-pore plate | |
| JP4705448B2 (en) | Method for manufacturing printed wiring board | |
| KR101022914B1 (en) | Method of manufacturing printed circuit board | |
| CN113056116A (en) | Method for plating hole copper and processing method of circuit board | |
| TW201028500A (en) | Method for forming electronic circuit | |
| KR102611114B1 (en) | Method for manufacturing hole plugging land | |
| US4421608A (en) | Method for stripping peel apart conductive structures | |
| US7135119B2 (en) | Method for making a multilayer module with high-density printed circuits | |
| JP2000208936A (en) | Manufacture of printed wiring board | |
| KR101077774B1 (en) | Semi-additive process with improved contact strength of electroplating copper layer for printed circuit board | |
| KR101229915B1 (en) | The printed circuit board manufacturing method | |
| KR20100062361A (en) | Manufacturing method of printed circuit board | |
| JP2003500845A (en) | Plastic chip carrier manufacturing process and plastic chip carrier | |
| JP2001257474A (en) | Method of manufacturing wiring board | |
| CN103813657B (en) | The printed circuit board manufacturing method | |
| KR102333099B1 (en) | Printed circuit board | |
| KR102093155B1 (en) | Printed circuit board | |
| JP2003273510A (en) | Manufacturing method for printed substrate | |
| JP7051187B2 (en) | Manufacturing method of printed wiring board | |
| KR100911204B1 (en) | Manufacturing method of build-up high density printed curcuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |