KR102608149B1

KR102608149B1 - Optical lens and semiconductor device package

Info

Publication number: KR102608149B1
Application number: KR1020180058505A
Authority: KR
Inventors: 진민지; 송성주
Original assignee: 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date: 2018-05-23
Filing date: 2018-05-23
Publication date: 2023-11-30
Also published as: KR20190133497A

Abstract

실시 예는, 플랜지; 및 상기 플랜지 상에 배치되는 렌즈부를 포함하고, 상기 플랜지는 서로 마주보는 제1측면과 제2측면, 및 서로 마주보는 제3측면과 제4측면, 상기 제1측면과 상기 제3측면 사이에 배치되는 제1모서리, 상기 제3측면과 상기 제2측면 사이에 배치되는 제2모서리, 상기 제2측면과 상기 제4측면 사이에 배치되는 제3모서리, 및 상기 제4측면과 상기 제1측면 사이에 배치되는 제4모서리를 포함하고, 상기 렌즈부는 상기 제1측면에서 수직하게 연장된 제1수직면, 상기 제2측면에서 수직하게 연장된 제2수직면, 상기 제3측면에서 수직하게 연장된 제3수직면, 및 상기 제4측면에서 수직하게 연장된 제4수직면을 포함하고, 상기 렌즈부의 최대 직경은 상기 제1측면과 상기 제2측면 사이의 최단 거리보다 크고, 상기 플랜지의 상면은 상기 렌즈부의 외측에 배치되는 복수 개의 테두리 영역을 포함하고, 상기 복수 개의 테두리 영역은 상기 제1모서리와 상기 렌즈부 사이에 배치되는 제1 테두리 영역, 상기 제2모서리와 상기 렌즈부 사이에 배치되는 제2 테두리 영역, 상기 제3모서리와 상기 렌즈부 사이에 배치되는 제3 테두리 영역, 및 상기 제4모서리와 상기 렌즈부 사이에 배치되는 제4 테두리 영역을 포함하는 광학렌즈 및 이를 포함하는 반도체 소자 패키지를 개시한다.Examples include flanges; and a lens unit disposed on the flange, wherein the flange has first and second sides facing each other, third and fourth sides facing each other, and is disposed between the first side and the third side. a first edge disposed between the third side and the second side, a third edge disposed between the second side and the fourth side, and between the fourth side and the first side. and a fourth edge disposed in the lens unit, a first vertical surface extending vertically from the first side, a second vertical surface extending vertically from the second side, and a third vertical surface extending vertically from the third side. It includes a vertical surface and a fourth vertical surface extending vertically from the fourth side, wherein the maximum diameter of the lens unit is greater than the shortest distance between the first side and the second side, and the upper surface of the flange is outside the lens unit. Includes a plurality of border areas disposed in, wherein the plurality of border areas include a first border area disposed between the first edge and the lens unit, and a second border area disposed between the second edge and the lens unit. , an optical lens including a third border area disposed between the third edge and the lens unit, and a fourth border area disposed between the fourth edge and the lens unit, and a semiconductor device package including the same. .

Description

Optical lenses and semiconductor device packages containing them {OPTICAL LENS AND SEMICONDUCTOR DEVICE PACKAGE}

실시 예는 광학렌즈 및 이를 포함하는 반도체 소자 패키지에 관한 것이다.The embodiment relates to an optical lens and a semiconductor device package including the same.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices containing compounds such as GaN and AlGaN have many advantages, such as having a wide and easily adjustable band gap energy, and can be used in a variety of ways, such as light emitting devices, light receiving devices, and various diodes.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. In particular, light-emitting devices such as light emitting diodes and laser diodes using group 3-5 or group 2-6 compound semiconductor materials have been developed into red, green, and green colors through the development of thin film growth technology and device materials. Various colors such as blue and ultraviolet rays can be realized, and efficient white light can also be realized by using fluorescent materials or combining colors. Compared to existing light sources such as fluorescent lights and incandescent lights, it has low power consumption, semi-permanent lifespan, and fast response speed. , has the advantages of safety and environmental friendliness.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when light-receiving devices such as photodetectors or solar cells are manufactured using group 3-5 or group 2-6 compound semiconductor materials, the development of device materials absorbs light in various wavelength ranges to generate photocurrent. By doing so, light of various wavelengths, from gamma rays to radio wavelengths, can be used. In addition, it has the advantages of fast response speed, safety, environmental friendliness, and easy control of device materials, so it can be easily used in power control, ultra-high frequency circuits, or communication modules.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Therefore, semiconductor devices can replace the transmission module of optical communication means, the light emitting diode backlight that replaces the cold cathode fluorescence lamp (CCFL) that constitutes the backlight of LCD (Liquid Crystal Display) display devices, and fluorescent or incandescent light bulbs. Applications are expanding to include white light-emitting diode lighting devices, automobile headlights and traffic lights, and sensors that detect gas or fire. In addition, the applications of semiconductor devices can be expanded to high-frequency application circuits, other power control devices, and communication modules.

특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다. 이때, 경화기나 노광기의 경우 복수 개의 광원을 조밀하게 배치하여 균일한 광을 조사할 필요가 있다. 따라서, 경과기 또는 노광기용 반도체 소자 패키지는 좁은 지향각을 필요로 할 수 있다.In particular, light-emitting devices that emit light in the ultraviolet wavelength range have a curing or sterilizing effect and can be used for curing, medical purposes, and sterilization. At this time, in the case of a curing machine or an exposure machine, it is necessary to densely arrange a plurality of light sources to irradiate uniform light. Therefore, a semiconductor device package for a transition or exposure device may require a narrow beam angle.

그러나, 일반적으로 자외선 반도체 소자 패키지의 플랫(flat) 렌즈는 120도 이하의 좁은 지향각을 구현하기 어려운 문제가 있다.However, in general, the flat lens of an ultraviolet semiconductor device package has a problem in that it is difficult to implement a narrow beam angle of 120 degrees or less.

실시 예는 좁은 지향각을 갖는 반도체 소자를 제공한다.An embodiment provides a semiconductor device having a narrow beam angle.

실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problem to be solved in the embodiment is not limited to this, and it will also include means of solving the problem described below and purposes and effects that can be understood from the embodiment.

본 발명의 일 특징에 따른 광학렌즈는, 플랜지; 및 상기 플랜지 상에 배치되는 렌즈부를 포함하고, 상기 플랜지는 서로 마주보는 제1측면과 제2측면, 및 서로 마주보는 제3측면과 제4측면, 상기 제1측면과 상기 제3측면 사이에 배치되는 제1모서리, 상기 제3측면과 상기 제2측면 사이에 배치되는 제2모서리, 상기 제2측면과 상기 제4측면 사이에 배치되는 제3모서리, 및 상기 제4측면과 상기 제1측면 사이에 배치되는 제4모서리를 포함하고, 상기 렌즈부는 상기 제1측면에서 수직하게 연장된 제1수직면, 상기 제2측면에서 수직하게 연장된 제2수직면, 상기 제3측면에서 수직하게 연장된 제3수직면, 및 상기 제4측면에서 수직하게 연장된 제4수직면을 포함하고, 상기 렌즈부의 최대 직경은 상기 제1측면과 상기 제2측면 사이의 최단 거리보다 크고, 상기 플랜지의 상면은 상기 렌즈부의 외측에 배치되는 복수 개의 테두리 영역을 포함하고, 상기 복수 개의 테두리 영역은 상기 제1모서리와 상기 렌즈부 사이에 배치되는 제1 테두리 영역, 상기 제2모서리와 상기 렌즈부 사이에 배치되는 제2 테두리 영역, 상기 제3모서리와 상기 렌즈부 사이에 배치되는 제3 테두리 영역, 및 상기 제4모서리와 상기 렌즈부 사이에 배치되는 제4 테두리 영역을 포함한다.An optical lens according to one aspect of the present invention includes a flange; and a lens unit disposed on the flange, wherein the flange has first and second sides facing each other, third and fourth sides facing each other, and is disposed between the first side and the third side. a first edge disposed between the third side and the second side, a third edge disposed between the second side and the fourth side, and between the fourth side and the first side. and a fourth edge disposed in the lens unit, a first vertical surface extending vertically from the first side, a second vertical surface extending vertically from the second side, and a third vertical surface extending vertically from the third side. It includes a vertical surface and a fourth vertical surface extending vertically from the fourth side, wherein the maximum diameter of the lens unit is greater than the shortest distance between the first side and the second side, and the upper surface of the flange is outside the lens unit. Includes a plurality of border areas disposed in, wherein the plurality of border areas include a first border area disposed between the first edge and the lens unit, and a second border area disposed between the second edge and the lens unit. , a third border area disposed between the third edge and the lens unit, and a fourth border area disposed between the fourth edge and the lens unit.

실시 예에 따르면, 반도체 소자 패키지의 지향각이 좁아질 수 있다. 따라서, 노광기와 같이 복수 개의 광원이 조밀하게 배치되는 구조에서 균일한 자외선 광을 조사할 수 있다.According to an embodiment, the beam angle of the semiconductor device package may be narrowed. Therefore, uniform ultraviolet light can be irradiated in a structure where a plurality of light sources are densely arranged, such as in an exposure machine.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다. The various and beneficial advantages and effects of the present invention are not limited to the above-described content, and may be more easily understood through description of specific embodiments of the present invention.

도 1은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 사시도이고,
도 2는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 단면도이고,
도 3은 광학렌즈의 사시도이고,
도 4는 광학렌즈의 평면도이고,
도 5는 광학렌즈와 반도체 소자의 배치를 보여주는 도면이고,
도 6a는 본 발명의 일 실시 예에 따른 반도체 소자 패키지에서 출사된 광의 지향각을 시뮬레이션한 결과고,
도 6c는 반구 형상의 렌즈에서 출사된 광의 지향각을 시뮬레이션한 결과이고,
도 6c는 본 발명의 일 실시 예에 따른 반도체 소자 패키지에서 출사된 광의 조도를 시뮬레이션한 결과고,
도 6b는 반구 형상의 렌즈에서 출사된 광의 조도를 시뮬레이션한 결과이고,
도 7은 캐비티 내의 전극 구조를 보여주는 도면이고,
도 8은 반도체 소자의 개념도이고,
도 9는 도 8의 변형예이고,
도 10은 본 발명의 다른 실시 예에 따른 반도체 소자 패키지의 단면도이고,
도 11은 도 10의 광학렌즈의 사시도이고,
도 12a는 본 발명의 다른 실시 예에 따른 반도체 소자 패키지에서 출사된 광의 지향각을 시뮬레이션한 결과고,
도 12b는 본 발명의 다른 실시 예에 따른 반도체 소자 패키지에서 출사된 광의 조도를 시뮬레이션한 결과고,
도 13은 본 발명의 또 다른 실시 예에 따른 반도체 소자 패키지의 단면도이고,
도 14는 도 13의 광학렌즈의 사시도이고,
도 15a는 본 발명의 또 다른 실시 예에 따른 반도체 소자 패키지에서 출사된 광의 지향각을 시뮬레이션한 결과고,
도 15b는 본 발명의 또 다른 실시 예에 따른 반도체 소자 패키지에서 출사된 광의 조도를 시뮬레이션한 결과이다.1 is a perspective view of a semiconductor device package according to an embodiment of the present invention,
2 is a cross-sectional view of a semiconductor device package according to an embodiment of the present invention;
Figure 3 is a perspective view of an optical lens;
Figure 4 is a top view of the optical lens,
Figure 5 is a diagram showing the arrangement of optical lenses and semiconductor elements,
Figure 6a is a result of simulating the beam angle of light emitted from a semiconductor device package according to an embodiment of the present invention;
Figure 6c is the result of simulating the beam angle of light emitted from a hemispherical lens.
Figure 6c is a result of simulating the illuminance of light emitted from a semiconductor device package according to an embodiment of the present invention.
Figure 6b is the result of simulating the illuminance of light emitted from a hemispherical lens.
Figure 7 is a diagram showing the electrode structure within the cavity,
8 is a conceptual diagram of a semiconductor device,
Figure 9 is a modified example of Figure 8,
10 is a cross-sectional view of a semiconductor device package according to another embodiment of the present invention;
Figure 11 is a perspective view of the optical lens of Figure 10;
Figure 12a is a result of simulating the beam angle of light emitted from a semiconductor device package according to another embodiment of the present invention.
Figure 12b is a result of simulating the illuminance of light emitted from a semiconductor device package according to another embodiment of the present invention.
13 is a cross-sectional view of a semiconductor device package according to another embodiment of the present invention;
Figure 14 is a perspective view of the optical lens of Figure 13;
Figure 15a is a result of simulating the beam angle of light emitted from a semiconductor device package according to another embodiment of the present invention.
Figure 15b is a result of simulating the illuminance of light emitted from a semiconductor device package according to another embodiment of the present invention.

본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. The present embodiments may be modified in other forms or various embodiments may be combined with each other, and the scope of the present invention is not limited to each embodiment described below.

특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. Even if matters described in a specific embodiment are not explained in other embodiments, they may be understood as descriptions related to other embodiments, as long as there is no explanation contrary to or contradictory to the matter in the other embodiments.

예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.For example, if a feature for configuration A is described in a specific embodiment and a feature for configuration B is described in another embodiment, the description is contrary or contradictory even if an embodiment in which configuration A and configuration B are combined is not explicitly described. Unless otherwise stated, it should be understood as falling within the scope of the rights of the present invention.

실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment, when an element is described as being formed “on or under” another element, or under) includes both elements that are in direct contact with each other or one or more other elements that are formed (indirectly) between the two elements. Additionally, when expressed as "on or under," it can include not only the upward direction but also the downward direction based on one element.

이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, with reference to the attached drawings, embodiments of the present invention will be described in detail so that those skilled in the art can easily implement the present invention.

도 1은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 사시도이고, 도 2는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 단면도이다.FIG. 1 is a perspective view of a semiconductor device package according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of a semiconductor device package according to an embodiment of the present invention.

도 1을 참조하면, 실시 예에 따른 반도체 소자 패키지는 캐비티(201)를 포함하는 몸체(200), 캐비티(201) 내에 배치되는 반도체 소자(100), 및 캐비티(201) 상에 배치되는 광학렌즈(300)를 포함한다.Referring to FIG. 1, a semiconductor device package according to an embodiment includes a body 200 including a cavity 201, a semiconductor device 100 disposed in the cavity 201, and an optical lens disposed on the cavity 201. Includes 300.

몸체(200)는 자외선 광을 반사하는 재질로 제작될 수 있다. 예시적으로 몸체(200)는 자외선 광을 반사할 수 있는 알루미늄, AlN 재질로 구성될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 몸체(200)는 일반적인 금속 재질로 제작되고, 내부에는 자외선 반사층을 구비할 수도 있다.The body 200 may be made of a material that reflects ultraviolet light. For example, the body 200 may be made of aluminum or AlN material that can reflect ultraviolet light. However, it is not necessarily limited to this, and the body 200 may be made of a general metal material and may have an ultraviolet ray reflecting layer inside.

몸체(200)는 복수의 서브층(210, 220, 230, 240, 250)을 적층하여 제작할 수 있다. 복수의 서브층(210, 220, 230, 240, 250)은 동일한 재질일 수도 있고 상이한 재질을 포함할 수도 있다. 예시적으로 복수의 서브층(210, 220, 230, 240, 250)은 세라믹 재질을 포함할 수 있으나 반드시 이에 한정하지 않는다. 그러나, 반드시 이에 한정하는 것은 아니고 몸체(200)는 2개의 도전성 몸체 사이에 절연층을 배치하여 제작할 수도 있다.The body 200 can be manufactured by stacking a plurality of sub-layers 210, 220, 230, 240, and 250. The plurality of sub-layers 210, 220, 230, 240, and 250 may be made of the same material or may include different materials. Illustratively, the plurality of sub-layers 210, 220, 230, 240, and 250 may include a ceramic material, but are not necessarily limited thereto. However, it is not necessarily limited to this, and the body 200 may be manufactured by placing an insulating layer between two conductive bodies.

제1서브층(210)의 하부에는 제1전극패드(262), 제2전극패드(263), 및 제1전극패드(262)와 제2전극패드(263) 사이에 배치되는 방열패드(261)가 배치될 수 있다.The lower part of the first sub-layer 210 includes a first electrode pad 262, a second electrode pad 263, and a heat dissipation pad 261 disposed between the first electrode pad 262 and the second electrode pad 263. ) can be placed.

제1서브층(210), 제2서브층(220)의 내부에는 회로 패턴(미도시)이 형성되어 제2서브층(220) 상의 제1전극(미도시)이 제1전극패드(262)와 전기적으로 연결되고, 제2서브층(220) 상의 제2전극(미도시)이 제2전극패드(263)와 전기적으로 연결될 수 있다. 회로 패턴의 구성은 특별히 한정하지 않는다. 예시적으로 복수 개의 관통 전극을 이용하여 제1, 제2전극과 복수 개의 패드(262, 263)를 전기적으로 연결할 수 있다.A circuit pattern (not shown) is formed inside the first sub-layer 210 and the second sub-layer 220, so that the first electrode (not shown) on the second sub-layer 220 is connected to the first electrode pad 262. and the second electrode (not shown) on the second sub-layer 220 may be electrically connected to the second electrode pad 263. The configuration of the circuit pattern is not particularly limited. For example, the first and second electrodes and the plurality of pads 262 and 263 may be electrically connected using a plurality of through electrodes.

몸체(200)의 캐비티(201)에는 단차부(202)가 형성될 수 있다. 또한, 몸체(200)의 내측에는 자외선 광을 반사할 수 있는 반사층(260)을 구비할 수 있다. 반사층(260)은 알루미늄을 포함할 수 있으나 반드시 이에 한정하지 않는다. 반사층(260)이 배치된 경우 내부에서 자외선 광의 반사율이 증가하여 광 출력이 개선될 수 있다.A step portion 202 may be formed in the cavity 201 of the body 200. Additionally, the inside of the body 200 may be provided with a reflective layer 260 capable of reflecting ultraviolet light. The reflective layer 260 may include aluminum, but is not necessarily limited thereto. When the reflective layer 260 is disposed, the reflectance of ultraviolet light increases inside, thereby improving light output.

반도체 소자(100)는 자외선 파장대의 광을 출력할 수 있다. 예시적으로 반도체 소자(100)는 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수도 있다. 파장범위는 반도체 구조물의 Al의 조성비에 의해 결정될 수 있다.The semiconductor device 100 can output light in the ultraviolet wavelength range. For example, the semiconductor device 100 may output light in the near-ultraviolet wavelength range (UV-A), light in the far-ultraviolet wavelength range (UV-B), or light in the deep ultraviolet wavelength range (UV- C) can also be output. The wavelength range can be determined by the Al composition ratio of the semiconductor structure.

예시적으로, 근자외선 파장대의 광(UV-A)은 320nm 내지 420nm 범위에서 피크 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위에서 피크 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위에서 피크 파장을 가질 수 있다.For example, light in the near-ultraviolet wavelength range (UV-A) may have a peak wavelength in the range of 320 nm to 420 nm, and light in the far-ultraviolet wavelength range (UV-B) may have a peak wavelength in the range of 280 nm to 320 nm, Light in the deep ultraviolet wavelength range (UV-C) may have a peak wavelength in the range of 100 nm to 280 nm.

광학렌즈(300)는 단차부(202)에 배치될 수 있다. 광학렌즈(300)는 자외선 파장대의 광을 투과할 수 있는 재질이면 특별히 제한하지 않는다. 예시적으로 투과층은 쿼츠(Quartz)와 같이 자외선 파장 투과율이 높은 광학 재료를 포함할 수 있으나 이에 한정하는 것은 아니다.The optical lens 300 may be disposed in the step portion 202. The optical lens 300 is not particularly limited as long as it is made of a material that can transmit light in the ultraviolet wavelength range. For example, the transmission layer may include an optical material with high ultraviolet wavelength transmittance, such as quartz, but is not limited thereto.

도 3은 광학렌즈의 사시도이고, 도 4는 광학렌즈의 평면도이고, 도 5는 광학렌즈와 반도체 소자의 배치를 보여주는 도면이고, 도 6a는 본 발명의 일 실시 예에 따른 반도체 소자 패키지에서 출사된 광의 지향각을 시뮬레이션한 결과고, 도 6b는 본 발명의 일 실시 예에 따른 반도체 소자 패키지에서 출사된 광의 조도를 시뮬레이션한 결과다.FIG. 3 is a perspective view of an optical lens, FIG. 4 is a top view of the optical lens, FIG. 5 is a diagram showing the arrangement of the optical lens and the semiconductor device, and FIG. 6A is a view emitted from the semiconductor device package according to an embodiment of the present invention. This is the result of simulating the beam angle of light, and Figure 6b is the result of simulating the illuminance of light emitted from a semiconductor device package according to an embodiment of the present invention.

도 3 및 도 4를 참조하면, 광학렌즈(300)는 몸체(200)의 캐비티(201)에 배치되는 플랜지(310), 및 플랜지(310) 상에 배치되는 렌즈부(320)를 포함할 수 있다.3 and 4, the optical lens 300 may include a flange 310 disposed in the cavity 201 of the body 200, and a lens portion 320 disposed on the flange 310. there is.

플랜지(310)는 서로 마주보는 제1측면(S11)과 제2측면(S12), 및 서로 마주보는 제3측면(S13)과 제4측면(S14)을 포함하는 사각 형상을 가질 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 플랜지(310)는 캐비티(201)의 형상에 맞게 다양한 형상을 가질 수도 있다. 예시적으로 플랜지(310)는 육각 형상과 같은 다각 형상을 가질 수 있다. 즉, 플랜지(310)의 형상은 몸체(200)의 단차부 형상에 의해 결정될 수 있다.The flange 310 may have a square shape including a first side (S11) and a second side (S12) facing each other, and a third side (S13) and a fourth side (S14) facing each other. However, it is not necessarily limited to this, and the flange 310 may have various shapes to suit the shape of the cavity 201. For example, the flange 310 may have a polygonal shape such as a hexagonal shape. That is, the shape of the flange 310 may be determined by the shape of the step portion of the body 200.

플랜지(310)는 제1측면(S11)과 제3측면(S13) 사이에 배치되는 제1모서리(E1), 제3측면(S13)과 제2측면(S12) 사이에 배치되는 제2모서리(E2), 제2측면(S12)과 제4측면(S14) 사이에 배치되는 제3모서리(E3), 및 제4측면(S14)과 제1측면(S11) 사이에 배치되는 제4모서리(E4)를 포함할 수 있다.The flange 310 has a first edge (E1) disposed between the first side (S11) and the third side (S13), and a second edge (E1) disposed between the third side (S13) and the second side (S12). E2), a third edge (E3) disposed between the second side (S12) and the fourth side (S14), and a fourth edge (E4) disposed between the fourth side (S14) and the first side (S11) ) may include.

렌즈부(320)는 제1측면(S11)에서 수직하게 연장된 제1수직면(321a), 제2측면(S12)에서 수직하게 연장된 제2수직면(321b), 제3측면(S13)에서 수직하게 연장된 제3수직면(321c), 및 제4측면(S14)에서 수직하게 연장된 제4수직면(321d)을 포함할 수 있다. 즉, 렌즈부(320)의 수직면(321)은 플랜지(310)의 측면과 연결되어 동일 평면을 이룰 수 있다. 복수 개의 수직면(321a, 321b, 321c, 321d)의 면적은 동일할 수 있다.The lens unit 320 has a first vertical surface 321a extending vertically from the first side S11, a second vertical surface 321b extending vertically from the second side S12, and a vertical surface extending vertically from the third side S13. It may include a third vertical surface 321c extending vertically, and a fourth vertical surface 321d extending vertically from the fourth side S14. That is, the vertical surface 321 of the lens unit 320 may be connected to the side surface of the flange 310 to form the same plane. The areas of the plurality of vertical surfaces 321a, 321b, 321c, and 321d may be the same.

따라서, 평면(Plane view) 상에서 렌즈부(320)의 수직면(321)은 플랜지(310)의 측면과 중첩될 수 있다. 즉, 렌즈부(320)의 수직면(321)은 플랜지(310)의 측면은 평면상에서 동일 라인으로 표현될 수 있다.Accordingly, in a plane view, the vertical surface 321 of the lens unit 320 may overlap the side surface of the flange 310. That is, the vertical surface 321 of the lens unit 320 and the side surface of the flange 310 may be expressed as the same line on a plane.

실시 예에 따르면, 플랜지(310)의 사이즈는 몸체(200)의 단차부에 삽입될 수 있게 정해진 반면, 반도체 소자(100)에서 출사되는 광이 대부분 렌즈부(320)에 입사되도록 렌즈부(320)의 직경(R1)을 증가시킬 필요가 있다. 렌즈부(320)의 직경(R1)이 넓어질수록 입사되는 광량이 많아 광 출력이 개선될 수 있다. 따라서, 렌즈부(320)는 원형(C1)으로 제작되고 플랜즈의 외측으로 벗어나는 부분을 잘라낸 형상을 가질 수 있다. 이러한 구성에 따르면, 패키지의 사이즈는 그대로 유지하면서 렌즈부(320)의 직경(R1)을 늘려 광 출력을 높일 수 있다.According to the embodiment, the size of the flange 310 is set so that it can be inserted into the stepped portion of the body 200, while the lens unit 320 is configured such that most of the light emitted from the semiconductor device 100 is incident on the lens unit 320. ) It is necessary to increase the diameter (R1). As the diameter R1 of the lens unit 320 becomes wider, the amount of incident light increases, and light output can be improved. Accordingly, the lens unit 320 may be manufactured in a circular shape (C1) and have a shape in which the portion that extends to the outside of the flange is cut off. According to this configuration, light output can be increased by increasing the diameter R1 of the lens unit 320 while maintaining the size of the package.

렌즈부(320)의 최대 직경(R1)은 제1측면(S11)과 제2측면(S12) 사이의 최단 거리(W2)보다 클 수 있다. 또한, 제1수직면(321a)과 제2수직면(321b) 사이의 최단 거리(W2)는 제1측면(S11)과 제2측면(S12) 사이의 최단 거리와 동일할 수 있다. 이때, 제1측면(S11)과 제2측면(S12) 사이의 최단 거리(W2)는 제3측면(S13)과 제4측면(S14) 사이의 최단 거리(W2)와 동일할 수 있고 상이할 수도 있다.The maximum diameter R1 of the lens unit 320 may be greater than the shortest distance W2 between the first side S11 and the second side S12. Additionally, the shortest distance W2 between the first vertical surface 321a and the second vertical surface 321b may be equal to the shortest distance between the first side S11 and the second side S12. At this time, the shortest distance (W2) between the first side (S11) and the second side (S12) may be the same or different from the shortest distance (W2) between the third side (S13) and the fourth side (S14). It may be possible.

렌즈부(320)의 최대 직경(R1)은 플랜지(310)의 대각 방향 모서리 사이의 거리(EV1)보다 작을 수 있다. 렌즈부(320)의 최대 직경(R1)이 플랜지(310)의 대각 방향 모서리와 동일하거나 더 커지는 경우에는 수직면(321)의 면적이 넓어져 광 출력이 저하될 수 있다. 수직면(321)은 입사되는 광을 전반사시킬 수 있으므로 수직면(321)이 넓어지면 외부로 추출되는 광량이 적어질 수 있다.The maximum diameter (R1) of the lens unit 320 may be smaller than the distance (EV1) between the diagonal edges of the flange 310. If the maximum diameter R1 of the lens unit 320 is equal to or larger than the diagonal edge of the flange 310, the area of the vertical surface 321 may increase and light output may decrease. Since the vertical surface 321 can totally reflect incident light, as the vertical surface 321 becomes wider, the amount of light extracted to the outside may decrease.

수직면(321)의 폭은 플랜지(310) 측면의 40% 내지 80%일 수 있다. 수직면(321)의 폭이 플랜지(310) 측면의 40%보다 작아지는 경우 렌즈부(320)의 직경(R1)이 좁아져 광 출력이 저하될 수 있다. 또한, 수직면(321)의 폭이 80% 보다 커지는 경우 렌즈 내부의 전반사율이 높아져 광 출력이 저하될 수 있다.The width of the vertical surface 321 may be 40% to 80% of the side of the flange 310. If the width of the vertical surface 321 is smaller than 40% of the side of the flange 310, the diameter R1 of the lens unit 320 may become narrow and light output may decrease. Additionally, if the width of the vertical surface 321 is greater than 80%, the total reflectance inside the lens may increase and the light output may decrease.

실시 예에 따르면, 렌즈부(320)의 최대 직경(R1)이 플랜지(310)의 대각 방향 모서리 사이의 거리보다 작은 경우, 플랜지(310)의 상면은 렌즈부(320)의 외측에 배치되는 복수 개의 테두리 영역(311a, 311b, 311c, 311d)을 포함할 수 있다. 복수 개의 테두리 영역(311a, 311b, 311c, 311d)의 면적은 동일할 수 있다.According to an embodiment, when the maximum diameter R1 of the lens unit 320 is smaller than the distance between the diagonal edges of the flange 310, the upper surface of the flange 310 has a plurality of plurality of lenses disposed on the outside of the lens unit 320. It may include border areas 311a, 311b, 311c, and 311d. The areas of the plurality of border areas 311a, 311b, 311c, and 311d may be the same.

복수 개의 테두리 영역(311a, 311b, 311c, 311d)은 제1모서리(E1)와 렌즈부(320) 사이에 배치되는 제1 테두리 영역(311a), 제2모서리(E2)와 렌즈부(320) 사이에 배치되는 제2 테두리 영역(311b), 제3모서리(E3)와 렌즈부(320) 사이에 배치되는 제3 테두리 영역(311c), 및 제4모서리(E4)와 렌즈부(320) 사이에 배치되는 제4 테두리 영역(311d)을 포함할 수 있다.The plurality of border areas 311a, 311b, 311c, and 311d are disposed between the first edge E1 and the lens unit 320, the second edge E2, and the lens unit 320. the second border area 311b disposed between, the third edge area 311c disposed between the third edge E3 and the lens unit 320, and the fourth edge E4 and the lens unit 320. It may include a fourth border area 311d disposed in .

이때, 수직면의 면적은 테두리 영역의 면적보다 클 수 있다. 예시적으로 제1수직면(321a)의 면적은 제1 테두리 영역(311a)의 면적보다 클 수 있다. 제1수직면(321a)의 면적이 제1 테두리 영역(311a)보다 작은 경우, 렌즈부(320)의 직경(R1)이 작아져 광 출력이 저하될 수 있다.At this time, the area of the vertical surface may be larger than the area of the border area. For example, the area of the first vertical surface 321a may be larger than the area of the first border area 311a. If the area of the first vertical surface 321a is smaller than the first edge area 311a, the diameter R1 of the lens unit 320 may become small and light output may decrease.

제1 테두리 영역(311a)의 면적은 제1수직면(321a)의 20% 내지 60%일 수 있다. 제1 테두리 영역(311a)의 면적이 20%보다 작아지는 경우 수직면(321)의 면적이 넓어져 광 출력이 저하되는 문제가 있다. 또한, 제1 테두리 영역(311a)의 면적이 60%보다 커지는 경우 렌즈부(320)의 직경(R1)이 너무 좁아져 입사되는 광량이 적어지므로 광 출력이 저하될 수 있다.The area of the first border area 311a may be 20% to 60% of the first vertical surface 321a. If the area of the first edge area 311a is smaller than 20%, the area of the vertical surface 321 becomes larger, causing a problem in that light output decreases. Additionally, when the area of the first edge area 311a becomes larger than 60%, the diameter R1 of the lens unit 320 becomes too narrow and the amount of incident light decreases, so light output may decrease.

도 5를 참조하면, 광학렌즈(300)는 반도체 소자(100)에서 출사되는 자외선 광의 광속을 제어할 수 있다. 반도체 소자(100)에서 출사된 광은 광학렌즈(300)의 플랜지(310)의 하면(311)으로 입사되어 렌즈부(320)를 통해 출사될 수 있다. 따라서, 렌즈부(320)의 반지름(R11)이 커질수록 입사되는 광량이 많아져 광 출력이 개선될 수 있다.Referring to FIG. 5 , the optical lens 300 can control the luminous flux of ultraviolet light emitted from the semiconductor device 100. Light emitted from the semiconductor device 100 may be incident on the lower surface 311 of the flange 310 of the optical lens 300 and emitted through the lens unit 320. Accordingly, as the radius R11 of the lens unit 320 increases, the amount of incident light increases and light output can be improved.

수직면(321)은 입사된 자외선 광을 상부로 전반사 시킬 수 있다. 따라서, 수직면(321)이 너무 넓어지는 경우 렌즈 내에서 전반사가 많이 일어나게 되어 광 출력이 저하될 수 있다. 따라서, 패키지의 사이즈를 고려하여 수직면(321)의 면적을 조절하는 것이 중요할 수 있다.The vertical surface 321 can totally reflect the incident ultraviolet light upward. Therefore, if the vertical surface 321 is too wide, a lot of total reflection occurs within the lens, which may reduce light output. Therefore, it may be important to adjust the area of the vertical surface 321 in consideration of the size of the package.

렌즈부(320)는 돔(dome) 형상을 가질 수 있다. 즉, 렌즈부(320)는 위로 볼록한 포탄 형상을 가질 수 있다. 렌즈부(320)의 곡률은 렌즈의 높이와 반지름의 비에 의해 결정될 수 있다. 예시적으로 렌즈의 높이에 비해 렌즈의 반지름이 크다면 완만한 곡률을 갖게 되어 지향각이 커질 수 있다. 그러나, 실시 예에 따르면, 렌즈의 높이에 비해 렌즈의 폭이 좁은 볼록한 형상을 가질 수 있다. 이러한 구성에 의하면 협지향각을 구현할 수 있다.The lens unit 320 may have a dome shape. That is, the lens unit 320 may have a shell shape that is convex upward. The curvature of the lens unit 320 may be determined by the ratio of the height and radius of the lens. For example, if the radius of the lens is large compared to the height of the lens, it has a gentle curvature and the beam angle can increase. However, according to an embodiment, the lens width may have a narrow convex shape compared to the height of the lens. According to this configuration, a narrow viewing angle can be implemented.

플랜지(310)의 하면(311)에서 렌즈부(320)의 최상부(323)까지의 수직거리(H1)는 렌즈부(320)의 반지름(R11)의 105% 내지 120%일 수 있다. 렌즈의 수직거리(H1)가 105%보다 작은 경우에는 렌즈의 곡률이 반구에 가까워져 지향각이 65도 보다 커져 노광기에 장착시 균일한 조도를 유지하기 어려울 수 있다. 또한, 렌즈의 수직거리(H1)가 105%보다 큰 경우에는 지향각이 50도 보다 작아져 노광기의 균일한 조로를 유지하기 어려울 수 있다. 즉, 지향각이 55도 내지 65도 또는 57도 내지 63도로 제어되어야 노광기에 장착시 균일한 조도를 유지할 수 있다.The vertical distance H1 from the lower surface 311 of the flange 310 to the top 323 of the lens unit 320 may be 105% to 120% of the radius R11 of the lens unit 320. If the vertical distance (H1) of the lens is less than 105%, the curvature of the lens approaches a hemisphere and the beam angle becomes greater than 65 degrees, making it difficult to maintain uniform illuminance when mounted on an exposure machine. Additionally, if the vertical distance (H1) of the lens is greater than 105%, the beam angle becomes less than 50 degrees, making it difficult to maintain uniform exposure of the exposure machine. That is, the beam angle must be controlled to 55 degrees to 65 degrees or 57 degrees to 63 degrees to maintain uniform illuminance when mounted on an exposure machine.

실시 예에 따르면, 렌즈의 수직거리(H1)는 렌즈부(320)의 반지름(R11)보다 클 수 있다. 예시적으로 렌즈의 수직거리(H1)는 2.7mm이고 렌즈부(320)의 반지름(R11)은 1.5mm일 수 있으나 반드시 이에 한정하지 않는다.According to an embodiment, the vertical distance H1 of the lens may be greater than the radius R11 of the lens unit 320. For example, the vertical distance (H1) of the lens may be 2.7 mm and the radius (R11) of the lens unit 320 may be 1.5 mm, but the present invention is not limited thereto.

플랜지(310)의 하면(311)에서 제1수직면(321a)까지의 수직 거리(H2)는 렌즈 수직 거리(H1)의 30% 내지 50%일 수 있다. 수직면의 높이(H2)가 30% 보다 작아지는 경우 렌즈부(320)의 반지름(R11)이 작아지므로 광 출력이 저하될 수 있다. 또한, 50%보다 커지는 경우 수직면(321)의 면적이 너무 커져 내부 전반사율이 높아지므로 광 출력이 저하될 수 있다.The vertical distance H2 from the lower surface 311 of the flange 310 to the first vertical surface 321a may be 30% to 50% of the lens vertical distance H1. If the height (H2) of the vertical plane is smaller than 30%, the radius (R11) of the lens unit 320 becomes smaller, so light output may decrease. In addition, if it increases by more than 50%, the area of the vertical surface 321 becomes too large and the total internal reflection rate increases, so the light output may decrease.

플랜지(310)의 두께는 제1수직면(321a)의 높이(H2)의 30% 내지 60%일 수 있다. 플랜지(310)의 두께가 30% 보다 작아지는 경우에는 제1수직면(321a)이 상대적으로 넓어져 광 출력이 저하될 수 있으며, 플랜지(310)의 두께가 60%보다 커지는 경우에는 플랜지(310)의 두께가 너무 두꺼워져 전체적인 패키지의 높이가 높아지는 문제가 있다.The thickness of the flange 310 may be 30% to 60% of the height H2 of the first vertical surface 321a. When the thickness of the flange 310 is less than 30%, the first vertical surface 321a becomes relatively wider, which may reduce the light output, and when the thickness of the flange 310 is greater than 60%, the flange 310 There is a problem that the thickness of the package becomes too thick, increasing the overall height of the package.

반도체 소자(100)의 폭(W1)은 렌즈부(320)의 직경(R1)의 20% 내지 40%일 수 있다. 반도체 소자(100)의 폭(W1)이 렌즈부(320)의 직경(R1)의 20% 보다 작은 경우 렌즈부(320)의 직경(R1)이 상대적으로 커지므로 수직면(321)이 넓어져 광 출력이 저하될 수 있다. 또한, 반도체 소자(100)의 폭이 40%보다 커지는 경우 일부 광은 렌즈부(320)의 내부로 입사되지 못하므로 광 출력이 저하될 수 있다.The width W1 of the semiconductor device 100 may be 20% to 40% of the diameter R1 of the lens unit 320. When the width (W1) of the semiconductor element 100 is smaller than 20% of the diameter (R1) of the lens unit 320, the diameter (R1) of the lens unit 320 becomes relatively large, so the vertical surface 321 widens and provides light Output may decrease. Additionally, when the width of the semiconductor device 100 becomes larger than 40%, some light cannot enter the inside of the lens unit 320, so light output may decrease.

반도체 소자(100)와 플랜지(310)의 하면(311) 사이의 간격(H3)은 렌즈 수직 거리(H1)의 5% 내지 20%일 수 있다. 간격(H3)이 5% 보다 작아지는 경우 반도체 소자(100)와 플랜지(310)가 너무 가까워져 광의 반사율이 높아질 수 있다. 또한, 간격(H3)이 20% 보다 커지는 경우 반도체 소자(100)에서 출사된 광의 일부가 렌즈부(320)에 입사되지 못하여 광 출력이 저하될 수 있다.The gap H3 between the semiconductor device 100 and the lower surface 311 of the flange 310 may be 5% to 20% of the lens vertical distance H1. If the gap H3 is smaller than 5%, the semiconductor device 100 and the flange 310 may become too close, thereby increasing the light reflectance. Additionally, if the gap H3 is greater than 20%, some of the light emitted from the semiconductor device 100 may not be incident on the lens unit 320, and light output may be reduced.

도 6a는 본 발명의 일 실시 예에 따른 반도체 소자 패키지에서 출사된 광의 지향각을 시뮬레이션한 결과고, 도 6b는 반구 형상의 렌즈에서 출사된 광의 지향각을 시뮬레이션한 결과고, 도 6c는 본 발명의 일 실시 예에 따른 반도체 소자 패키지에서 출사된 광의 조도를 시뮬레이션한 결과고, 도 6b는 반구 형상의 렌즈에서 출사된 광의 조도를 시뮬레이션한 결과이다.Figure 6a is a result of simulating the beam angle of light emitted from a semiconductor device package according to an embodiment of the present invention, Figure 6b is a result of simulating the beam angle of light emitted from a hemispherical lens, and Figure 6c is a result of simulating the beam angle of light emitted from a semiconductor device package according to an embodiment of the present invention. This is the result of simulating the illuminance of light emitted from a semiconductor device package according to an embodiment, and Figure 6b is the result of simulating the illuminance of light emitted from a hemispherical lens.

도 6a를 참조하면, 실시 예에 따른 반도체 소자(100) 패키지에서 출사된 광은 반치폭이 61도인 반면, 6b를 참조하면, 반구 형상의 렌즈에서 출사된 광의 반치폭은 약 70도임을 알 수 있다. 따라서, 렌즈의 형상을 제어하여 협지향각을 구현할 수 있음을 알 수 있다. 여기서 반구 형상의 렌즈는 반구의 반지름과 높이의 비가 거의 1:1인 렌즈로 정의할 수 있다.Referring to FIG. 6A, it can be seen that the half width of the light emitted from the semiconductor device 100 package according to the embodiment is 61 degrees, while referring to 6b, the half width of the light emitted from the hemispherical lens is about 70 degrees. Therefore, it can be seen that a narrow beam angle can be achieved by controlling the shape of the lens. Here, a hemispherical lens can be defined as a lens in which the ratio between the hemisphere's radius and height is approximately 1:1.

도 6c를 참조하면, 조도는 0.953W/cm²인 반면, 도 6d와 같이 반구 형상의 렌즈에서 출사된 광은 조도가 0.831 W/cm²로 낮아졌음을 알 수 있다. Referring to FIG. 6C, it can be seen that the illuminance was 0.953 W/cm ² , while the illuminance of the light emitted from the hemispherical lens as shown in FIG. 6D was lowered to 0.831 W/cm ² .

실시 예에 따른 렌즈 효율은 0.871로 반구 형상의 렌즈를 이용하여 측정한 값 0.899와 유사하게 측정되었다. 따라서, 반구 형상의 렌즈와 유사한 효율을 가지면서 지향각을 좁힐 수 있음을 알 수 있다. 여기서 렌즈 효율은 입사된 광 대비 출력된 광의 세기로 정의할 수 있다. 즉, 렌즈 효율이 1.00인 경우 반도체 소자(100)에서 입사된 광이 100%로 렌즈 외부로 출사되는 것으로 정의할 수 있다.The lens efficiency according to the example was measured to be 0.871, similar to the value of 0.899 measured using a hemispherical lens. Therefore, it can be seen that the beam angle can be narrowed while having efficiency similar to that of a hemispherical lens. Here, lens efficiency can be defined as the intensity of output light compared to incident light. In other words, when the lens efficiency is 1.00, it can be defined that 100% of the light incident from the semiconductor device 100 is emitted outside the lens.

도 7은 캐비티 내의 전극 구조를 보여주는 도면이다.Figure 7 is a diagram showing the electrode structure within the cavity.

도 2 및 도 7을 참조하면, 제2서브층(220)의 일면(220a)에는 복수 개의 전극(221, 222, 223, 224, 225, 226)이 배치될 수 있다. 제2서브층(220)은 AlN과 같은 절연성 재질을 포함할 수 있다. Referring to FIGS. 2 and 7 , a plurality of electrodes 221, 222, 223, 224, 225, and 226 may be disposed on one surface 220a of the second sub-layer 220. The second sub-layer 220 may include an insulating material such as AlN.

몸체의 제2서브층(220)은 서로 마주보는 제1면(S1)과 제2면(S2), 서로 마주보는 제3면(S3)과 제4면(S4), 제1면(S1)과 제3면(S3)이 이루는 제1코너 영역(V1), 제1면(S1)과 제4면(S4)이 이루는 제2코너 영역(V2), 제2면(S2)과 제4면(S4)이 이루는 제3코너 영역(V3), 및 제2면(S2)과 제3면(S3)이 이루는 제4코너 영역(V4)를 포함할 수 있다.The second sub-layer 220 of the body includes a first surface (S1) and a second surface (S2) facing each other, a third surface (S3) and a fourth surface (S4) facing each other, and a first surface (S1). and the first corner area (V1) formed by the third side (S3), the second corner area (V2) formed by the first side (S1) and the fourth side (S4), the second side (S2) and the fourth side It may include a third corner area (V3) formed by (S4), and a fourth corner area (V4) formed by the second surface (S2) and the third surface (S3).

복수 개의 전극(221, 222, 223, 224, 225, 226)은 반도체 소자(100)가 배치되는 제1전극(221)을 포함할 수 있다. 제1전극(221)은 서로 마주보는 제5면(S5)과 제6면(S6), 제5면(S5)과 제6면(S6)을 연결하는 제7면(S7), 제5면(S5)과 제7면(S7)이 이루는 제5코너 영역(V5), 및 제6면(S6)과 제7면(S7)이 이루는 제6코너 영역(V6)을 포함할 수 있다.The plurality of electrodes 221, 222, 223, 224, 225, and 226 may include a first electrode 221 on which the semiconductor device 100 is disposed. The first electrode 221 has a fifth surface (S5) and a sixth surface (S6) facing each other, a seventh surface (S7) connecting the fifth surface (S5) and the sixth surface (S6), and a fifth surface. It may include a fifth corner area (V5) formed by (S5) and the seventh surface (S7), and a sixth corner area (V6) formed by the sixth surface (S6) and the seventh surface (S7).

제1전극(221)의 측면 중 어느 하나와 몸체의 측면이 이루는 제1각도(θ1)는 30도 내지 60도 일 수 있다. 즉, 실시 예에 따른 제1전극(221)은 몸체를 기준으로 소정 각도로 회전하여 배치될 수 있다. 이러한 구성에 의하면 제1전극(221)의 면적을 넓혀 동일 사이즈의 패키지에서 칩 실장 면적을 넓힐 수 있다. 따라서, 대면적 칩의 실장이 가능해질 수 있다. 또는 칩의 실장 개수를 늘릴 수 있다.The first angle θ1 formed between one of the side surfaces of the first electrode 221 and the side surface of the body may be 30 degrees to 60 degrees. That is, the first electrode 221 according to the embodiment may be disposed by rotating at a predetermined angle with respect to the body. According to this configuration, the area of the first electrode 221 can be expanded to increase the chip mounting area in a package of the same size. Therefore, mounting of large-area chips can become possible. Alternatively, the number of chips mounted can be increased.

제1전극(221)은 사각 형상을 가질 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제1전극(221)은 제1코너 영역(V1)으로 연장되는 제2전극(222)과 연결될 수 있다.The first electrode 221 may have a square shape, but is not necessarily limited to this. For example, the first electrode 221 may be connected to the second electrode 222 extending to the first corner area V1.

제너 다이오드(101)는 제2전극(222)에 배치될 수 있다. 제너 다이오드(101)는 제2전극(222)과 이웃하게 배치되는 제3전극(223)과 와이어(W1)에 의해 전기적으로 연결될 수 있다.Zener diode 101 may be disposed on the second electrode 222. The Zener diode 101 may be electrically connected to the third electrode 223 disposed adjacent to the second electrode 222 through a wire W1.

제2전극 내지 제6전극(222, 223, 224, 225, 226)은 제1전극(221)을 둘러싸도록 배치될 수 있다. 이때, 제2전극 내지 제6전극(222, 223, 224, 225, 226)은 서로 이격 배치될 수 있다. 제1전극(221)은 제2전극 내지 제6전극(222, 223, 224, 225, 226)보다 클 수 있다. 또한, 제4 내지 제6전극(226)은 제2, 및 제3전극(222, 223)보다 클 수 있다.The second to sixth electrodes 222, 223, 224, 225, and 226 may be arranged to surround the first electrode 221. At this time, the second to sixth electrodes 222, 223, 224, 225, and 226 may be spaced apart from each other. The first electrode 221 may be larger than the second to sixth electrodes 222, 223, 224, 225, and 226. Additionally, the fourth to sixth electrodes 226 may be larger than the second and third electrodes 222 and 223.

또한, 제2전극 내지 제6전극(222, 223, 224, 225, 226)은 제1전극(221)과 마주보는 면이 평행할 수 있다. 제2전극 내지 제6전극(222, 223, 224, 225, 226)과 제1전극(221) 사이의 제1간격(d11)은 50㎛ 내지 150㎛일 수 있다. Additionally, the surfaces of the second to sixth electrodes 222, 223, 224, 225, and 226 facing the first electrode 221 may be parallel. The first gap d11 between the second to sixth electrodes 222, 223, 224, 225, and 226 and the first electrode 221 may be 50 μm to 150 μm.

제1간격(d11)이 50㎛ 이상인 경우 전극 간의 절연성을 확보할 수 있으며, 150㎛ 이하인 경우 패키지의 사이즈를 줄일 수 있다.If the first gap (d11) is 50㎛ or more, insulation between electrodes can be secured, and if it is 150㎛ or less, the size of the package can be reduced.

구체적으로 제3전극(223)과 제4전극(224)은 제1면(S1)에 인접 배치되고 서로 이격될 수 있다. 제4전극(224)과 제5전극(225)은 제4면(S4)에 인접 배치되고 서로 이격될 수 있다. 제5전극(225)과 제6전극(226)은 제2면(S2)에 인접 배치되고 서로 이격배치될 수 있다. 또한, 제6전극(226)과 제2전극(222)은 제3면(S3)에 인접 배치되고 서로 이격될 수 있다.Specifically, the third electrode 223 and the fourth electrode 224 may be disposed adjacent to the first surface S1 and spaced apart from each other. The fourth electrode 224 and the fifth electrode 225 may be disposed adjacent to the fourth surface S4 and spaced apart from each other. The fifth electrode 225 and the sixth electrode 226 may be arranged adjacent to the second surface S2 and spaced apart from each other. Additionally, the sixth electrode 226 and the second electrode 222 may be disposed adjacent to each other on the third surface S3 and spaced apart from each other.

제3전극(223)과 제4전극(224) 사이의 제1이격부(d1)의 폭과 제5전극(225)과 제6전극(226) 사이의 제2이격부(d2)의 폭은 제1전극(221)의 면적에 따라 달라질 수 있다. 즉, 제1전극(221)의 면적이 증가할수록 제1이격부 및 제2이격부(d1, d2)의 폭은 증가할 수 있다. 따라서, 제1전극(221)의 면적을 늘려 대면적의 칩이 실장 가능한 동시에 제3전극 내지 제6전극(223, 224, 225, 226)의 면적을 줄임으로써 패키지 사이즈를 유지할 수 있다.The width of the first spaced part d1 between the third electrode 223 and the fourth electrode 224 and the width of the second spaced part d2 between the fifth electrode 225 and the sixth electrode 226 are It may vary depending on the area of the first electrode 221. That is, as the area of the first electrode 221 increases, the width of the first and second spaced portions d1 and d2 may increase. Therefore, by increasing the area of the first electrode 221, a large-area chip can be mounted, and at the same time, the package size can be maintained by reducing the area of the third to sixth electrodes 223, 224, 225, and 226.

이때, 제4전극(224)과 제5전극(225) 사이의 제1이격부(d1)는 제5코너 영역(V5)과 제4면(S4) 사이에 배치되고, 제5전극(225)과 제6전극(226) 사이의 제2이격부(d2)는 제6코너 영역(V6)과 제2면(S2) 사이에 배치될 수 있다. 또한, 제3이격부(d3)는 제2전극(222)과 제6전극(226) 사이에 배치될 수 있고, 제4이격부(d4)는 제7코너 영역(V7)과 제1면(S1) 사이에 배치될 수 있다.At this time, the first spaced portion d1 between the fourth electrode 224 and the fifth electrode 225 is disposed between the fifth corner area V5 and the fourth surface S4, and the fifth electrode 225 and the second spaced portion d2 between the sixth electrode 226 may be disposed between the sixth corner area V6 and the second surface S2. In addition, the third spacing portion d3 may be disposed between the second electrode 222 and the sixth electrode 226, and the fourth spacing portion d4 may be located between the seventh corner area V7 and the first surface ( S1) can be placed between.

실시 예에 따르면, 제1전극(221)이 몸체를 기준으로 시계 방향 또는 반시계 방향으로 회전되어 배치되므로 제5코너 영역(V5)과 제6코너 영역(V6)과 접촉하지 않도록 제3전극 내지 제6전극(223, 224, 225, 226)의 이격부 폭이 커질 수 있다.According to the embodiment, the first electrode 221 is rotated clockwise or counterclockwise with respect to the body and is disposed, so that the third electrode to the third electrode 221 does not contact the fifth corner area V5 and the sixth corner area V6. The width of the spaced apart portion of the sixth electrode (223, 224, 225, and 226) may be increased.

제1이격부 및 제2이격부(d1, d2)의 폭은 50㎛ 내지 250㎛일 수 있다. 제1이격부 및 제2이격부(d1, d2)의 폭이 50㎛보다 큰 경우 제1전극(221)의 면적을 넓힐 수 있어 대면적 칩의 실장이 가능해지고 250㎛보다 작은 경우 제3 내지 제6전극(223, 224, 225, 226)의 면적을 확보하여 와이어 실장이 가능해질 수 있다.The width of the first spaced part and the second spaced part (d1, d2) may be 50㎛ to 250㎛. If the width of the first and second spacers (d1, d2) is larger than 50㎛, the area of the first electrode 221 can be expanded, enabling the mounting of a large-area chip, and if it is smaller than 250㎛, the third to Wire mounting may be possible by securing the area of the sixth electrodes 223, 224, 225, and 226.

도 8은 반도체 소자의 개념도이고, 도 9는 도 8의 변형예이다.FIG. 8 is a conceptual diagram of a semiconductor device, and FIG. 9 is a modified example of FIG. 8.

도 8을 참조하면, 실시 예에 따른 반도체 소자(100)는 서브 마운트(22) 상에 플립칩과 같이 실장될 수 있다. 즉, 반도체 소자의 제1전극(152)과 제2전극(151)이 서브 마운트(22)의 제1패드(23a)와 제2패드(23b)에 플립칩 형태로 실장될 수 있다. 이때, 제1패드(23a)와 제2패드(23b)는 와이어(W)에 의해 몸체(10)에 각각 솔더링될 수 있다. Referring to FIG. 8 , the semiconductor device 100 according to the embodiment may be mounted on the submount 22 like a flip chip. That is, the first electrode 152 and the second electrode 151 of the semiconductor device can be mounted on the first pad 23a and the second pad 23b of the submount 22 in the form of a flip chip. At this time, the first pad 23a and the second pad 23b may be respectively soldered to the body 10 using a wire W.

그러나, 반도체 소자를 실장하는 방법은 특별히 제한하지 않는다. 예시적으로 반도체 소자의 기판(110)을 서브 마운트(22)상에 배치하고 제1전극(152)과 제2전극(151)을 직접 몸체(10)에 솔더링할 수도 있다.However, the method of mounting the semiconductor device is not particularly limited. For example, the semiconductor device substrate 110 may be placed on the submount 22 and the first electrode 152 and the second electrode 151 may be directly soldered to the body 10.

실시 예에 따른 반도체 소자는 기판(110), 제1 도전형 반도체층(120), 활성층(130), 및 제2 도전형 반도체층(140)을 포함할 수 있다. 각 반도체층은 자외선 파장대의 광을 방출할 수 있도록 알루미늄 조성을 가질 수 있다.A semiconductor device according to an embodiment may include a substrate 110, a first conductivity type semiconductor layer 120, an active layer 130, and a second conductivity type semiconductor layer 140. Each semiconductor layer may have an aluminum composition to emit light in the ultraviolet wavelength range.

기판(110)은 도전성 기판 또는 절연성 기판을 포함한다. 기판(110)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼일 수 있다. 기판(110)은 사파이어(Al₂O₃), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 필요에 따라 기판(110)은 제거될 수 있다.The substrate 110 includes a conductive substrate or an insulating substrate. The substrate 110 may be a material suitable for growing semiconductor materials or a carrier wafer. The substrate 110 may be formed of a material selected from sapphire (Al ₂ O ₃ ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge, but is not limited thereto. The substrate 110 may be removed as needed.

제1 도전형 반도체층(120)과 기판(110) 사이에는 버퍼층(미도시)이 더 구비될 수 있다. 버퍼층은 기판(110) 상에 구비된 발광 구조물(160)과 기판(110)의 격자 부정합을 완화할 수 있다.A buffer layer (not shown) may be further provided between the first conductive semiconductor layer 120 and the substrate 110. The buffer layer can alleviate lattice mismatch between the light emitting structure 160 provided on the substrate 110 and the substrate 110 .

제1 도전형 반도체층(120)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 반도체층(120)에 제1도펀트가 도핑될 수 있다. 제1 도전형 반도체층(120)은 In_x1Al_y1Ga₁ _-x1- _y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1 도전형 반도체층(120)은 n형 반도체층일 수 있다.The first conductivity type semiconductor layer 120 may be implemented with a compound semiconductor such as group III-V or group II-VI, and the first conductivity type semiconductor layer 120 may be doped with a first dopant. The first conductive _{semiconductor} _layer 120 is a semiconductor material _with _a composition formula of _In For example, it may be selected from GaN, AlGaN, InGaN, InAlGaN, etc. And, the first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te. When the first dopant is an n-type dopant, the first conductive semiconductor layer 120 doped with the first dopant may be an n-type semiconductor layer.

활성층(130)은 제1 도전형 반도체층(120)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(140)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(130)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.The active layer 130 is a layer where electrons (or holes) injected through the first conductive semiconductor layer 120 and holes (or electrons) injected through the second conductive semiconductor layer 140 meet. The active layer 130 transitions to a low energy level as electrons and holes recombine, and can generate light with a corresponding wavelength.

활성층(130)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(130)의 구조는 이에 한정하지 않는다. The active layer 130 may have any one of a single well structure, a multi-well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum wire structure. The structure is not limited to this.

제2 도전형 반도체층(140)은 활성층(130) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(140)에 제2도펀트가 도핑될 수 있다. 제2 도전형 반도체층(140)은 In_x5Al_y2Ga₁ _-x5- _y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2 도전형 반도체층(140)은 p형 반도체층일 수 있다.The second conductive semiconductor layer 140 is formed on the active layer 130 and may be implemented with a compound semiconductor such as group III-V or group II-VI. Dopants may be doped. The second conductive semiconductor layer 140 is made of a semiconductor material with a composition formula of In _x5 Al _y2 Ga ₁ _-x5- _y2 N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1) or AlInN. , AlGaAs, GaP, GaAs, GaAsP, and AlGaInP. When the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, Ba, etc., the second conductive semiconductor layer 140 doped with the second dopant may be a p-type semiconductor layer.

제1전극(152)는 제1 도전형 반도체층(120)과 전기적으로 연결될 수 있고, 제2전극(151)은 제2 도전형 반도체층(140)과 전기적으로 연결될 수 있다. 제1 및 제2전극(152, 151)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.The first electrode 152 may be electrically connected to the first conductive semiconductor layer 120, and the second electrode 151 may be electrically connected to the second conductive semiconductor layer 140. The first and second electrodes 152 and 151 are selected from Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag and Au and their selective alloys. can be selected.

도 10은 본 발명의 다른 실시 예에 따른 반도체 소자 패키지의 단면도이고, 도 11은 도 10의 광학렌즈의 사시도이고, 도 12a는 본 발명의 다른 실시 예에 따른 반도체 소자 패키지에서 출사된 광의 지향각을 시뮬레이션한 결과이고, 도 12b는 본 발명의 다른 실시 예에 따른 반도체 소자 패키지에서 출사된 광의 조도를 시뮬레이션한 결과이다.FIG. 10 is a cross-sectional view of a semiconductor device package according to another embodiment of the present invention, FIG. 11 is a perspective view of the optical lens of FIG. 10, and FIG. 12A is a beam angle of light emitted from the semiconductor device package according to another embodiment of the present invention. This is the result of simulation, and Figure 12b is the result of simulation of the illuminance of light emitted from a semiconductor device package according to another embodiment of the present invention.

도 10 및 도 11을 참조하면, 실시 예에 따른 반도체 소자 패키지는 캐비티(201)를 포함하는 몸체(200), 캐비티(201) 내에 배치되는 반도체 소자(100), 및 캐비티(201) 상에 배치되는 광학렌즈(300)를 포함한다.10 and 11, a semiconductor device package according to an embodiment includes a body 200 including a cavity 201, a semiconductor device 100 disposed in the cavity 201, and disposed on the cavity 201. Includes an optical lens 300.

반도체 소자(100), 몸체(200)는 전술한 구조의 특징을 모두 포함할 수 있다.The semiconductor device 100 and body 200 may include all of the structural features described above.

실시 예에 따른 반도체 소자 패키지는 광학렌즈(300)의 형상이 상이하므로 이에 대해 자세히 설명한다.Since the semiconductor device package according to the embodiment has a different shape of the optical lens 300, this will be described in detail.

광학렌즈(300)는 복수 개의 수직면(321a)이 렌즈의 외주면에 배치될 수 있다. 복수 개의 수직면(321a)은 서로 연결될 수 있다. 따라서, 렌즈의 하부(321b)는 사각 형상으로 구현되어 캐비티 내에 배치될 수 있다. 수직면(321a)의 개수는 캐비티의 형상에 따라 변형될 수 있다. 예시적으로 캐비티가 육각 형상인 경우 수직면(321a)은 6개가 배치될 수 있다.The optical lens 300 may have a plurality of vertical surfaces 321a disposed on the outer peripheral surface of the lens. A plurality of vertical surfaces 321a may be connected to each other. Accordingly, the lower part 321b of the lens may be implemented in a square shape and placed within the cavity. The number of vertical surfaces 321a may vary depending on the shape of the cavity. For example, if the cavity has a hexagonal shape, six vertical surfaces 321a may be arranged.

렌즈의 곡률을 연결한 가상 직경의 반지름(R12)은 렌즈의 하부에서 렌즈의 최상부까지의 수직 거리(H1)의 65% 내지 85% 일 수 있다. 즉, 렌즈는 밑변의 반지름이 높이보다 작게 형성된 볼록 형상을 가질 수 있다. 따라서, 입사된 광의 지향각은 좁아질 수 있다.The radius (R12) of the virtual diameter connecting the curvature of the lens may be 65% to 85% of the vertical distance (H1) from the bottom of the lens to the top of the lens. That is, the lens may have a convex shape in which the radius of the base is smaller than the height. Accordingly, the beam angle of incident light may be narrowed.

렌즈의 수직 높이(H1)와 직경(R11)의 비(H1/R11)가 커질수록 지향각은 좁아질 수 있다. 예시적으로 렌즈의 수직 높이(H1)와 직경(R11)의 비(H1/R11)가 1.19 내지 1.40인 경우 약 60도의 지향각을 얻을 수 있다. As the ratio (H1/R11) between the vertical height (H1) and the diameter (R11) of the lens increases, the beam angle can become narrower. For example, if the ratio (H1/R11) between the vertical height (H1) and the diameter (R11) of the lens is 1.19 to 1.40, a beam angle of about 60 degrees can be obtained.

도 12a 및 도 12b를 참조하면, 실시 예에 따른 반도체 소자 패키지에서 출사된 광은 반치폭이 39도로 반구 형상의 렌즈에서 출사된 출사광의 반치폭(약 70도)보다 좁아졌음 알 수 있다. 또한, 조도는 1.172W/cm²으로 반구 형상의 렌즈에서 출사된 광에 비해 상대적으로 조도가 높아졌다. 그러나, 렌즈 효율은 0.698로 다소 낮게 측정되었다. 즉, 렌즈 효율은 낮아졌으나 지향각이 좁아져 상대적으로 조도는 높게 측정된 것으로 판단된다.Referring to FIGS. 12A and 12B, it can be seen that the half width of the light emitted from the semiconductor device package according to the embodiment is 39 degrees, which is narrower than the half width of the light emitted from the hemispherical lens (about 70 degrees). In addition, the illuminance was 1.172W/cm ² , which was relatively higher than the light emitted from the hemispherical lens. However, the lens efficiency was measured to be somewhat low at 0.698. In other words, although the lens efficiency was lowered, the beam angle was narrowed, so the illuminance was measured to be relatively high.

도 13은 본 발명의 또 다른 실시 예에 따른 반도체 소자 패키지의 단면도이고, 도 14는 도 13의 광학렌즈의 사시도이고, 도 15a는 본 발명의 또 다른 실시 예에 따른 반도체 소자 패키지에서 출사된 광의 지향각을 시뮬레이션한 결과이고, 도 15b는 본 발명의 또 다른 실시 예에 따른 반도체 소자 패키지에서 출사된 광의 조도를 시뮬레이션한 결과이다.FIG. 13 is a cross-sectional view of a semiconductor device package according to another embodiment of the present invention, FIG. 14 is a perspective view of the optical lens of FIG. 13, and FIG. 15A is a view of light emitted from the semiconductor device package according to another embodiment of the present invention. This is the result of simulating the beam angle, and Figure 15b is the result of simulating the illuminance of light emitted from a semiconductor device package according to another embodiment of the present invention.

도 13 및 도 14를 참조하면, 실시 예에 따른 반도체 소자 패키지는 캐비티(201)를 포함하는 몸체(200), 캐비티(201) 내에 배치되는 반도체 소자(100), 및 캐비티(201) 상에 배치되는 광학렌즈(300)를 포함한다.13 and 14, the semiconductor device package according to the embodiment includes a body 200 including a cavity 201, a semiconductor device 100 disposed in the cavity 201, and disposed on the cavity 201. Includes an optical lens 300.

실시 예에 따른 반도체 소자 패키지는 광학렌즈의 형상이 상이하므로 이에 대해 자세히 설명한다.Since the shape of the optical lens of the semiconductor device package according to the embodiment is different, this will be described in detail.

광학렌즈(300)는 사각 형상의 플랜지(310)와 렌즈부(320)를 포함할 수 있다. 플랜지(310)의 측면(331)은 렌즈부(320)에 비해 돌출된 반면, 플랜지의 하부(332)는 폭이 좁게 형성되어 몸체의 캐비티 내부에 배치될 수 있다.The optical lens 300 may include a square-shaped flange 310 and a lens unit 320. The side 331 of the flange 310 protrudes compared to the lens unit 320, while the lower part 332 of the flange is narrow and can be placed inside the cavity of the body.

렌즈의 직경의 반지름(R11)은 렌즈의 하부에서 렌즈의 최상부까지의 수직 거리(H1)의 63% 내지 83% 일 수 있다. 즉, 렌즈는 밑변의 반지름이 높이보다 작게 형성된 볼록 형상을 가질 수 있다. 따라서, 입사된 광의 지향각은 좁아질 수 있다. 렌즈의 수직 높이와 직경의 비(H1/R11)가 커질수록 지향각은 좁아질 수 있다. The radius (R11) of the diameter of the lens may be 63% to 83% of the vertical distance (H1) from the bottom of the lens to the top of the lens. That is, the lens may have a convex shape in which the radius of the base is smaller than the height. Accordingly, the beam angle of incident light may be narrowed. As the ratio (H1/R11) between the vertical height and diameter of the lens increases, the beam angle can become narrower.

도 15a 및 도 15b를 참조하면, 실시 예에 따른 반도체 소자 패키지에서 출사된 광은 반치폭이 57도로 일반적인 반구 형상의 렌즈에서 출사된 출사광의 반치폭(약 70도)보다 좁음을 알 수 있다. 또한, 조도는 1.294W/cm²으로 반구 형상의 렌즈에 비해 상대적으로 조도가 높아졌다. Referring to FIGS. 15A and 15B, it can be seen that the FWHM of the light emitted from the semiconductor device package according to the embodiment is 57 degrees, which is narrower than the FWHM of the light emitted from a general hemispherical lens (about 70 degrees). Additionally, the illuminance was 1.294W/cm ² , which was relatively higher than that of a hemispherical lens.

반도체 소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.Semiconductor devices can be applied to various types of light source devices. For example, the light source device may include a sterilizing device, a curing device, a lighting device, a display device, and a vehicle lamp. In other words, the semiconductor device can be applied to various electronic devices that are placed in a case and provide light.

살균 장치는 실시 예에 따른 반도체 소자를 구비하여 원하는 영역을 살균할수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.The sterilizing device is equipped with a semiconductor device according to the embodiment and can sterilize a desired area. The sterilizing device may be applied to household appliances such as water purifiers, air conditioners, and refrigerators, but is not necessarily limited thereto. In other words, the sterilization device can be applied to a variety of products that require sterilization (e.g., medical devices).

예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.Exemplarily, a water purifier may be equipped with a sterilizing device according to an embodiment to sterilize circulating water. The sterilizing device may be placed at a nozzle or outlet through which water circulates and irradiate ultraviolet rays. At this time, the sterilizing device may include a waterproof structure.

경화 장치는 실시 예에 따른 반도체 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.The curing device is equipped with a semiconductor device according to the embodiment and can cure various types of liquids. Liquid may be the broadest concept that includes all various substances that harden when irradiated with ultraviolet rays. For example, the curing device can cure various types of resin. Alternatively, the curing device may be applied to harden beauty products such as nail polish.

조명 장치는 기판과 실시 예의 반도체 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다. The lighting device may include a light source module including a substrate and the semiconductor device of the embodiment, a heat dissipation unit that dissipates heat from the light source module, and a power supply unit that processes or converts an electrical signal provided from the outside and provides the light source module to the light source module. Additionally, the lighting device may include a lamp, head lamp, or street lamp.

표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.The display device may include a bottom cover, a reflector, a light emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter. The bottom cover, reflector, light emitting module, light guide plate, and optical sheet may constitute a backlight unit.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above description focuses on the examples, this is only an example and does not limit the present invention, and those skilled in the art will be able to You will see that various variations and applications are possible. For example, each component specifically shown in the examples can be modified and implemented. And these variations and differences in application should be construed as being included in the scope of the present invention as defined in the appended claims.

Claims

flange; and
It includes a dome-shaped lens portion disposed on the flange,
The flange includes first and second sides facing each other, third and fourth sides facing each other, a first edge disposed between the first side and the third side, the third side and the fourth side. A second edge disposed between two sides, a third edge disposed between the second side and the fourth side, and a fourth edge disposed between the fourth side and the first side,
The lens unit has a first vertical surface extending vertically from the first side, a second vertical surface extending vertically from the second side, a third vertical surface extending vertically from the third side, and a vertical surface extending vertically from the fourth side. Comprising an extended fourth vertical plane,
The first vertical surface forms the same plane as the first side, the second vertical surface forms the same plane as the second side, the third vertical surface forms the same plane as the third side, and the fourth vertical surface forms the same plane as the third side. An optical lens forming the same plane as the fourth side.

According to paragraph 1,
The upper surface of the flange includes a plurality of border areas disposed outside the lens unit,
The plurality of border areas include a first border area disposed between the first edge and the lens unit, a second border area disposed between the second edge and the lens unit, and a second border area disposed between the third edge and the lens unit. It includes a third border area disposed, and a fourth border area disposed between the fourth edge and the lens unit,
The area of the first border area is 20% to 60% of the first vertical surface,
An optical lens wherein the vertical distance from the lower surface of the flange to the first vertical surface is 30% to 50% of the vertical distance from the lower surface of the flange to the top of the lens unit.

According to paragraph 1,
The maximum width of the first vertical side is 40% to 80% of the first side,
An optical lens wherein the vertical distance from the lower surface of the flange to the top of the lens unit is 105% to 120% of the radius of the lens unit.

A body containing a cavity;
a semiconductor device disposed within the cavity;
Including an optical lens disposed on the cavity,
The cavity includes a step portion,
The optical lens is,
A flange disposed on the stepped portion; and
It includes a dome-shaped lens portion disposed on the flange,
The flange includes first and second sides facing each other, third and fourth sides facing each other, a first edge disposed between the first side and the third side, the third side and the fourth side. A second edge disposed between two sides, a third edge disposed between the second side and the fourth side, and a fourth edge disposed between the fourth side and the first side,
The lens unit has a first vertical surface extending vertically from the first side, a second vertical surface extending vertically from the second side, a third vertical surface extending vertically from the third side, and a vertical surface extending vertically from the fourth side. Comprising an extended fourth vertical plane,
The first vertical surface forms the same plane as the first side, the second vertical surface forms the same plane as the second side, the third vertical surface forms the same plane as the third side, and the fourth vertical surface forms the same plane as the third side. Forms the same plane as the fourth side,
The maximum diameter of the lens unit is greater than the shortest distance between the first side and the second side,
The upper surface of the flange includes a plurality of border areas disposed outside the lens unit,
The plurality of border areas include a first border area disposed between the first edge and the lens unit, a second border area disposed between the second edge and the lens unit, and a second border area disposed between the third edge and the lens unit. A semiconductor device package including a third border area disposed, and a fourth border area disposed between the fourth edge and the lens unit.

According to clause 4,
The width of the semiconductor element is 20% to 40% of the maximum diameter of the lens unit,
The thickness of the flange is 30% to 60% of the vertical height from the lower surface of the flange to the first vertical surface,
A semiconductor device package wherein the vertical distance between the semiconductor device and the lower surface of the flange is 5% to 20% of the vertical distance from the lower surface of the flange to the top of the lens unit.

delete