KR101913712B1 - Light emitting diode - Google Patents

Light emitting diode Download PDF

Info

Publication number
KR101913712B1
KR101913712B1 KR1020110134776A KR20110134776A KR101913712B1 KR 101913712 B1 KR101913712 B1 KR 101913712B1 KR 1020110134776 A KR1020110134776 A KR 1020110134776A KR 20110134776 A KR20110134776 A KR 20110134776A KR 101913712 B1 KR101913712 B1 KR 101913712B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
light
disposed
Prior art date
Application number
KR1020110134776A
Other languages
Korean (ko)
Other versions
KR20130070660A (en
Inventor
박해진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110134776A priority Critical patent/KR101913712B1/en
Publication of KR20130070660A publication Critical patent/KR20130070660A/en
Application granted granted Critical
Publication of KR101913712B1 publication Critical patent/KR101913712B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광소자는 기판; 기판 상에 배치되며 기둥 형태인 버퍼기둥부를 포함하는 버퍼층; 및 버퍼층의 상에 배치되며 제1 반도체층, 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물;을 포함한다.A light emitting device according to an embodiment includes a substrate; A buffer layer disposed on the substrate and including a columnar buffer portion; And a light emitting structure disposed on the buffer layer and including a first semiconductor layer, a second semiconductor layer, and an active layer disposed between the first semiconductor layer and the second semiconductor layer.

Description

발광 소자 {LIGHT EMITTING DIODE}[0001] LIGHT EMITTING DIODE [0002]

실시예는 발광 소자에 관한 것이다.An embodiment relates to a light emitting element.

LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.LED (Light Emitting Diode) is a device that converts electrical signals into infrared, visible light or light using the characteristics of compound semiconductors. It is used in household appliances, remote controls, display boards, The use area of LED is becoming wider.

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.In general, miniaturized LEDs are made of a surface mounting device for mounting directly on a PCB (Printed Circuit Board) substrate, and an LED lamp used as a display device is also being developed as a surface mounting device type . Such a surface mount device can replace a conventional simple lighting lamp, which is used for a lighting indicator for various colors, a character indicator, an image indicator, and the like.

LED 반도체는 육방 정계의 구조를 갖는 사파이어(Sapphire)나 실리콘카바이드(SiC)등의 이종 기판에서 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장된다. LED semiconductors are grown by a process such as MOCVD or molecular beam epitaxy (MBE) on a substrate such as sapphire or silicon carbide (SiC) having a hexagonal system structure.

LED 는 폭 넓은 파장대의 빛을 발생시킬 수 있다. LED 는 파랑색, 빨강색 등의 가시광선 영역 뿐 만 아니라, 자외선 파장대역의 빛도 발생시킬 수 있다.LEDs can generate light in a wide range of wavelengths. LEDs can generate not only visible light regions such as blue and red but also ultraviolet light.

따라서, LED는 발생시키는 빛의 파장대 별로 광추출효율을 극대화시키기 위한 노력이 계속되고 있다.Therefore, efforts are being made to maximize the light extraction efficiency by the wavelength band of the light generated by the LED.

실시예는 광효율이 개선된 발광소자를 제공한다.The embodiment provides a light emitting device with improved light efficiency.

실시예에 따른 발광소자는 기판; 기판 상에 배치되며 기둥 형태인 버퍼기둥부를 포함하는 버퍼층; 및 버퍼층의 상에 배치되며 제1 반도체층, 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물;을 포함한다.A light emitting device according to an embodiment includes a substrate; A buffer layer disposed on the substrate and including a columnar buffer portion; And a light emitting structure disposed on the buffer layer and including a first semiconductor layer, a second semiconductor layer, and an active layer disposed between the first semiconductor layer and the second semiconductor layer.

실시에에 따른 발광소자는 버퍼층을 기둥형태로 형성하여 활성층을 기판의 C 축과 대응하게 형성할 수 있다.In the light emitting device according to the embodiment, the buffer layer may be formed in a column shape so that the active layer may be formed to correspond to the C axis of the substrate.

실시예에 따른 발광소자는 활성층을 기판의 C 축과 대응하게 형성하여 TM mode의 빛의 추출량을 극대화할 수 있다.The light emitting device according to the embodiment can maximize the extraction amount of TM mode light by forming the active layer to correspond to the C axis of the substrate.

실시예에 따른 발광소자는 자외선 파장의 빛에서 강해지는 활성층의 측면으로 발산되는 TM mode의 빛을 활용하여 광추출량을 극대화할 수 있다.The light emitting device according to the embodiment can maximize the light extraction amount by utilizing the TM mode light emitted to the side of the active layer which is strengthened in the ultraviolet wavelength light.

실시예에 따른 발광소자는 자외선 파장의 빛을 발생시켜 살균기능을 가질 수 있다.The light emitting device according to the embodiment may generate a light having an ultraviolet wavelength to have a sterilizing function.

도 1a 및 도 1b 는 기판, 및 질화물 반도체층의 결정 구조를 설명하기 위한 참조도면으로서 육방결정구조의 면과 축을 도시한 도면,
도 2 는 실시예에 따른 발광소자가 발생시키는 빛의 모드를 나타내는 그래프,
도 3 은 실시예에 따른 발광소자의 구조를 도시한 단면도,
도 4 는 실시예에 따른 발광소자의 구조를 도시한 단면도,
도 5 는 실시예에 따른 발광소자의 전극 연결 구조를 도시한 단면도,
도 6 은 실시예에 따른 발광소자의 구조를 도시한 단면도,
도 7 은 실시예에 따른 발광소자의 전극 연결 구조를 도시한 단면도,
도 8a 는 실시예의 발광 소자를 포함한 발광소자 패키지를 나타낸 사시도,
도 8b 는 실시예의 발광 소자를 포함한 발광소자 패키지를 나타낸 단면도,
도 9a 는 실시예에 따른 발광소자 모듈을 포함하는 조명장치를 도시한 사시도,
도 9b 는 실시예에 따른 발광소자 모듈을 포함하는 조명장치를 도시한 단면도,
도 10 은 실시예에 따른 발광소자 모듈을 포함하는 백라이트 유닛을 도시한 분해 사시도, 그리고
도 11 는 실시예에 따른 발광소자 모듈을 포함하는 백라이트 유닛을 도시한 분해 사시도이다.
Figs. 1A and 1B are diagrams showing planes and axes of a hexagonal crystal structure as a reference for explaining a crystal structure of a substrate and a nitride semiconductor layer,
2 is a graph showing a mode of light generated by the light emitting device according to the embodiment,
3 is a cross-sectional view illustrating a structure of a light emitting device according to an embodiment,
4 is a cross-sectional view showing a structure of a light emitting device according to an embodiment,
5 is a cross-sectional view illustrating an electrode connection structure of a light emitting device according to an embodiment,
6 is a cross-sectional view showing a structure of a light emitting device according to an embodiment,
7 is a cross-sectional view illustrating an electrode connection structure of a light emitting device according to an embodiment,
8A is a perspective view showing a light emitting device package including the light emitting device of the embodiment,
8B is a cross-sectional view illustrating a light emitting device package including the light emitting device of the embodiment,
9A is a perspective view illustrating a lighting device including a light emitting device module according to an embodiment,
FIG. 9B is a cross-sectional view showing a lighting device including a light emitting device module according to the embodiment,
10 is an exploded perspective view showing a backlight unit including a light emitting device module according to an embodiment, and FIG.
11 is an exploded perspective view showing a backlight unit including a light emitting device module according to an embodiment.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Thus, in some embodiments, well known process steps, well known device structures, and well-known techniques are not specifically described to avoid an undesirable interpretation of the present invention. Like reference numerals refer to like elements throughout the specification.

본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐 만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only the upward direction but also the downward direction based on one element.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. It is noted that the terms "comprises" and / or "comprising" used in the specification are intended to be inclusive in a manner similar to the components, steps, operations, and / Or additions.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.Unless defined otherwise, all terms (including technical and scientific terms) used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size and area of each component do not entirely reflect actual size or area.

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들. 성분들. 영역들. 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 될 것이다.Although the terms first, second, etc. may be used to describe various elements, components, regions, layers and / or regions, these elements. Ingredients. Areas. Layers and / or regions should not be limited by these terms.

또한, 실시 예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.Further, the angle and direction mentioned in the description of the structure of the light emitting device in the embodiment are based on those shown in the drawings. In the description of the structure of the light emitting device in the specification, reference points and positional relationship with respect to angles are not explicitly referred to, refer to the related drawings.

도 1a 및 도 1b 는 기판, 및 질화물 반도체층의 결정 구조를 설명하기 위한 참조도면으로서 육방결정구조의 면과 축을 도시한 도면으로, 육방결정구조의 C 면{0001} 과 M 면{1-100}을 도시한다.FIGS. 1A and 1B are views showing planes and axes of a hexagonal crystal structure as a reference for explaining a crystal structure of a substrate and a nitride semiconductor layer, wherein C plane {0001} and M plane {1-100 }.

질화물 반도체층 및 그의 합금들은 육방정계 결정구조 (특히, hexagonal wurzite structure)에서 가장 안정적이다. 이러한 결정구조는 도 1 에서 도시하는 바와 같이, 서로에 대하여 120도 회전 대칭을 가지며, C-축[0001]에 대하여 모두 수직인 세 개의 기본 축[a1, a2, a3]들로 표시된다.The nitride semiconductor layer and its alloys are most stable in a hexagonal crystal structure (especially a hexagonal wurzite structure). This crystal structure is represented by three basic axes [a 1 , a 2 , a 3 ] which are 120 degrees rotationally symmetrical with respect to each other and which are all perpendicular to the C-axis [0001] do.

결정방향지수는 [0000], 한 결정방향지수와 등가인 결정방향지수의 Family지수는 <0000>로 표시하고, 면방향지수는 (0000), 한 면방향지수와 등가인 면방향지수의 Family지수는 {0000}로 표시한다. The family index of the crystal orientation index is represented by < 0000 >, the face orientation index is represented by (0000), the Family Index of the face orientation index equivalent to the one- Is denoted by {0000}.

도 1a 및 도 1b 를 참조하면, 기판과 질화물 반도체층은 육방결정구조일 수 있다. 즉, 기판은 육방결정구조를 갖는 물질, 예를 들어 사파이어(Al2O3), SiC, GaAs, GaN, ZnO 등의 물질로 형성될 수 있다.Referring to FIGS. 1A and 1B, the substrate and the nitride semiconductor layer may have a hexagonal crystal structure. That is, the substrate may be formed of a material having a hexagonal crystal structure, such as sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, or the like.

도시된 결정 구조의 기판에서 질화물 반도체층을 성장할 때, 질화물 반도체층을 C-면{0001} 방향으로 성장 시 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.When the nitride semiconductor layer is grown on the substrate having the crystal structure shown in the figure, the nitride thin film is easily grown when growing the nitride semiconductor layer in the C-plane {0001} direction, and is mainly used as a substrate for nitride growth because it is stable at high temperature.

M-면{1-100}은 (1-100)면 뿐만 아니라, 육방정계 결정구조를 C-축[0001]을 축으로 60도씩 회전시켰을 때 나오는 결정면, 즉 (-1100), (10-10), (-1010), (01-10), (0-110) 면도 M-면{1-100} 에 속한다.The M-plane {1-100} is not only a (1-100) plane but also a crystal plane which is obtained when the hexagonal crystal structure is rotated by 60 degrees around the C-axis [0001] ), (-1010), (01-10), and (0-110) shaves belong to the M-plane {1-100}.

도 2 는 실시예에 따른 발광소자가 발생시키는 빛의 모드와 빛의 세기를 나타내는 그래프이다.2 is a graph showing modes of light and intensity of light generated by the light emitting device according to the embodiment.

도 2 를 참조하면, 그래프의 가로축은 빛의 파장이고, 세로축은 빛의 세기이다. 이때, 일점 쇄선은 TM mode 의 빛이고 실선은 TE mode 의 빛을 나타낸다.Referring to FIG. 2, the abscissa of the graph is the wavelength of light, and the ordinate is the intensity of light. At this time, the one-dot chain line indicates the light of the TM mode and the solid line indicates the light of the TE mode.

TM mode 의 빛의 경우 활성층의 상면과 수평방향으로 빛이 진행할 수 있고, TE mode 의 빛의 경우 활성층의 상면과 수직방향으로 빛이 진행할 수 있다.In the case of the TM mode light, the light can proceed in the horizontal direction with the top surface of the active layer. In the case of the TE mode light, the light can proceed in the direction perpendicular to the upper surface of the active layer.

TE mode 의 빛의 경우 300 nm 내지 400 nm 의 파장대역에서 최대가 되고, 300nm 이하의 빛인 경우에는 빛의 세기가 줄어든다.TE mode light is maximum in the wavelength range of 300 nm to 400 nm, and light intensity is less than 300 nm in the wavelength range of 300 nm to 400 nm.

그에 비하여 TM mode 의 빛의 경우 빛의 파장이 줄어듦에 따라서 빛의 세기가 점점 강해짐을 알 수 있다.On the other hand, in the case of the TM mode light, the intensity of light gradually increases as the wavelength of light decreases.

결과적으로 발광소자가 발생시키는 빛이 자외선 파장대역인 경우 활성층의 수평방향으로 진행되는 빛이 활성층의 수직방향으로 진행되는 빛보다 강해짐을 알 수 있다.As a result, when the light generated by the light emitting device is in the ultraviolet wavelength band, the light traveling in the horizontal direction of the active layer is stronger than the light traveling in the vertical direction of the active layer.

도 3 은 실시예에 따른 발광소자(100)의 구조를 도시한 단면도이다.3 is a cross-sectional view showing the structure of the light emitting device 100 according to the embodiment.

도 3 을 참조하면, 실시예에 따른 발광소자(100)는 기판(110), 기판(110) 상에 배치되며 버퍼기둥부(122)를 포함하는 버퍼층(120), 및 버퍼층(120) 상에 배치되며 제1 반도체층(132), 제2 반도체층(136), 및 제1 반도체층(132)과 제2 반도체층(136) 사이에 배치되는 활성층(134)을 포함하는 발광구조물(130)을 포함한다.3, a light emitting device 100 according to an embodiment includes a substrate 110, a buffer layer 120 disposed on the substrate 110 and including a buffer column portion 122, And a light emitting structure 130 including a first semiconductor layer 132, a second semiconductor layer 136, and an active layer 134 disposed between the first semiconductor layer 132 and the second semiconductor layer 136, .

기판(110)은 발광구조물(130)을 지지할 수 있다. 기판(110)은 발광구조물(130)을 성장시키기 위한 기반이 될 수 있으나, 이에 한정하지 아니한다. 발광구조물(130)은 기판(110) 상에 배치될 수 있다. 예를 들어, 기판(110)의 C 면 상에 발광구조물(130)이 배치될 수 있다. 기판(110)은 발광구조물(130)에서 발생하는 열을 전달받을 수 있다. 기판(110)은 열전도성이 높은 물질로 형성될 수 있으며 광 투과적 성질을 가질 수 있다. 기판(110)은 광투과성 물질을 사용하거나 포함할 수 있으며, 일정두께 이하로 형성하는 경우 광 투과적 성질을 가질 수 있으나, 이에 한정하지 아니한다. 발광소자(100)의 광추출 효율을 향상시키기 위해 기판(110)의 굴절율은 제1 반도체층(132)의 굴절율보다 작을 수 있으나, 이에 한정하지 아니한다.The substrate 110 may support the light emitting structure 130. The substrate 110 may serve as a base for growing the light emitting structure 130, but is not limited thereto. The light emitting structure 130 may be disposed on the substrate 110. For example, the light emitting structure 130 may be disposed on the C-plane of the substrate 110. The substrate 110 may receive heat generated in the light emitting structure 130. The substrate 110 may be formed of a material having high thermal conductivity and may have a light transmitting property. The substrate 110 may or may not include a light-transmitting material, and may have a light-transmitting property when formed to a thickness of less than a certain thickness, but the present invention is not limited thereto. In order to improve the light extraction efficiency of the light emitting device 100, the refractive index of the substrate 110 may be smaller than the refractive index of the first semiconductor layer 132, but is not limited thereto.

기판(110)은 광 투과적 성질을 가지는 재질일 수 있다. 예를 들어, 기판(110)은 사파이어(Al2O3), 갈륨나이트라이드(GaN),산화아연(ZnO), SiC, Si, GaP, InP, Ga203, 도전성 기판 및 GaAs 등으로 이루어진 군에서 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지 아니한다. 예를 들어, 기판(110)은 사파이어(Al2O3)에 비해 열전도성이 큰 탄화규소(SiC)로 형성될 수 있으나, 이에 한정되지 아니한다. 기판(110)은 발광소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광소자(100)의 열적 안정성을 향상시킬 수 있다.The substrate 110 may be made of a material having optical transparency. For example, the substrate 110 is made of a material such as sapphire (Al 2 O 3 ), gallium nitride (GaN), zinc oxide (ZnO), SiC, Si, GaP, InP, Ga 2 O 3 , However, the present invention is not limited thereto. For example, the substrate 110 may be formed of silicon carbide (SiC) having a higher thermal conductivity than that of sapphire (Al 2 O 3 ), but is not limited thereto. The substrate 110 facilitates the emission of heat generated in the light emitting device 100, thereby improving the thermal stability of the light emitting device 100.

기판(110)은 광 추출 효율을 높이기 위해서, 상면에 요철구조가 형성될 수 있다. 기판(110)의 상면에 형성된 요철구조는 PSS(Patterned Sapphire Substrate) 구조일 수 있으나, 이에 한정하지 아니한다. 기판(110)은 상면의 요철구조가 돌출된 구조인 돌출부(112)를 포함할 수 있다. The substrate 110 may have a concavo-convex structure on its top surface to enhance light extraction efficiency. The concavo-convex structure formed on the top surface of the substrate 110 may be a PSS (Patterned Sapphire Substrate) structure, but is not limited thereto. The substrate 110 may include a protrusion 112, which is a structure in which the concave-convex structure of the upper surface is protruded.

기판(110)은 발광소자(100)의 이용방식에 따라 하면에 광추출구조가 형성될 수 있으나, 이에 한정하지 아니한다.돌출부(112)는 기판(110)의 상면이 반구형태로 돌출된 형태일 수 있으나 이에 한정하지 않는다. 돌출부(112) 상에는 버퍼층(120)이 배치될 수 있다. The substrate 110 may have a light extracting structure on the lower surface thereof depending on the usage of the light emitting device 100. The protruding portion 112 may be formed in a shape in which the upper surface of the substrate 110 protrudes in a hemispherical shape. But not limited to. The buffer layer 120 may be disposed on the protrusion 112.

버퍼층(120)은 기판(110)과 제1 반도체층(132)사이에 배치될 수 있다. 버퍼층(120)은 기판(110)과 제1 반도체층(132)사이에 존재하는 격자상수의 차이를 완화시키기 위해 기판(110)과 제1 반도체층(132) 사이에 배치되어 제1 반도체층(132)의 결정성을 향상시킬 수 있다.The buffer layer 120 may be disposed between the substrate 110 and the first semiconductor layer 132. The buffer layer 120 is disposed between the substrate 110 and the first semiconductor layer 132 to mitigate the difference in lattice constant existing between the substrate 110 and the first semiconductor layer 132, 132 can be improved.

버퍼층(120)은 기판(110)과 제1 반도체층(132) 사이의 격자상수 차이를 완화시킬 수 있는 물질, 예를 들어 GaN, InN, AlN, AlInN, InGaN, AlGaN, 및 InAlGaN 중 선택할 수 있으며 이에 한정되지 않는다.버퍼층(120)은 기판(110) 상에 단결정으로 형성될 수 있으나, 이에 한정하지 아니한다. 버퍼층(120)은 기판(110)의 C 면 상에 형성될 수 있다.The buffer layer 120 may be selected from materials that can alleviate the lattice constant difference between the substrate 110 and the first semiconductor layer 132, such as GaN, InN, AlN, AlInN, InGaN, AlGaN, and InAlGaN The buffer layer 120 may be formed of a single crystal on the substrate 110, but is not limited thereto. The buffer layer 120 may be formed on the C-plane of the substrate 110.

버퍼층(120)은 버퍼기둥부(122)를 포함할 수 있다. 예를 들어 버퍼기둥부(122)는 상면의 일 영역이 기둥 형태로 높게 형성될 수 있다. 버퍼층(120)은 상면에 복수의 버퍼기둥부(122)가 형성될 수 있으며 형태와 개수에 대해서는 한정하지 아니한다. 버퍼기둥부(122)는 버퍼층(120)을 형성하는 물질과 동일한 물질로 이루어 질 수 있으며 이에 한정하지 아니한다. 예를 들어, 버퍼기둥부(122)는 AlN을 포함하여 형성될 수 있다.The buffer layer 120 may include a buffer pillar portion 122. For example, one side of the upper surface of the buffer pillar 122 may be formed in a column shape with a high height. The buffer layer 120 may have a plurality of buffer pillar portions 122 formed on its upper surface, and the shape and the number of the buffer pillar portions 122 are not limited. The buffer pillar 122 may be made of the same material as the material forming the buffer layer 120, but is not limited thereto. For example, the buffer pillar portion 122 may be formed to include AlN.

버퍼층(120)은 펄스 방식(ALE : Atomic Layer Epitaxy) 으로 기판(110) 상에 형성될 수 있다. 버퍼층(120)은 고온에서 형성될 수 있다. 예를 들어, 버퍼층(120)은 1200℃ 내지 1600 ℃에서 형성될 수 있다. 버퍼층(120)은 트리메틸-알루미늄(TMAl)과 암모니아(NH3)를 이용하여 수소분위기 하에서 형성될 수 있으며 10 Torr 내지 100 Torr 의 압력에서 형성될 수 있으나, 그 공정에 한정하지 아니한다.The buffer layer 120 may be formed on the substrate 110 in a pulsed manner (ALE: Atomic Layer Epitaxy). The buffer layer 120 may be formed at a high temperature. For example, the buffer layer 120 may be formed at 1200 캜 to 1600 캜. The buffer layer 120 may be formed under a hydrogen atmosphere using trimethyl-aluminum (TMAl) and ammonia (NH3), and may be formed at a pressure of 10 Torr to 100 Torr, but the present invention is not limited thereto.

버퍼기둥부(122)는 기판(110) 상에 형성되는 돌출부(112) 상에 형성될 수 있다. 예를 들어, 버퍼기둥부(122)는 돌출부(112)상에 기판의 C 축에 대응하여 형성될 수 있다. 펄스 방식(ALE : Atomic Layer Epitaxy) 으로 버퍼층(120)을 기판(110) 상에 형성시키는 경우, 알루미늄(Al)의 낮은 표면이동도(Surface Mobility)로 인해 킹크(Kink) 가 많은 돌출부(112) 상에 버퍼기둥부(122)가 형성될 수 있다. 기판(110) 상의 돌출부(112)의 개수, 간격 또는 크기를 조절하여 버퍼기둥부(122)의 개수, 간격 또는 크기를 조절할 수 있다. The buffer pillars 122 may be formed on the protrusions 112 formed on the substrate 110. For example, the buffer pillar 122 may be formed corresponding to the C-axis of the substrate on the protrusion 112. When the buffer layer 120 is formed on the substrate 110 by a pulse-type (ALE: Atomic Layer Epitaxy) method, a high kink-like protrusion 112 is formed due to low surface mobility of aluminum (Al) The buffer pillar 122 may be formed on the buffer pillar 122. The number, spacing, or size of the buffer pillars 122 can be adjusted by adjusting the number, spacing, or size of the protrusions 112 on the substrate 110.

버퍼 기둥부(122)상에 발광구조물(130)이 배치될 수 있다. 버퍼기둥부(122)가 기판(110)의 C 축에 대응하여 배치될 경우 발광구조물(130)도 기판(110)의 C 축에 대응하여 배치될 수 있으나 이에 한정하지 않는다. C 축과 대응하는 것은 C축과 평행하는 것일 수 있으며, 공정에서 발생하는 공정오차 범위 내의 형태를 포함할 수 있다.The light emitting structure 130 may be disposed on the buffer pillar 122. The light emitting structure 130 may be disposed corresponding to the C axis of the substrate 110 when the buffer pillars 122 are disposed corresponding to the C axis of the substrate 110. However, Corresponding to the C-axis may be parallel to the C-axis and may include shapes within the process error range that occurs in the process.

버퍼기둥부(122)는 육방정계 결정구조일 수 있다. 예를 들어, 버퍼기둥부(122)는 버퍼기둥부(122)의 M 면{1-100} 과 C 면{0001}상에 발광구조물(130)이 배치될 수 있다.The buffer pillar portion 122 may have a hexagonal crystal structure. For example, the buffer pillar 122 may have the light emitting structure 130 disposed on the M plane {1-100} and the C plane {0001} of the buffer pillar 122.

버퍼층(120)은 버퍼기둥부(122)가 기판(110) 상에 복수로 형성될 수 있다. 버퍼층(120)은 서로 다른 버퍼기둥부(122) 사이의 기판(110) 상에 배치되는 바닥부(124)를 포함할 수 있다. 바닥부(124) 상에 발광구조물(130)이 배치될 수 있다. 바닥부(124)는 발광구조물(130)과 기판(110)의 격자정수의 차이를 완화할 수 있으며 발광구조물(130)이 높은 박막 품질을 갖도록 할 수 있다. The buffer layer 120 may have a plurality of buffer pillar portions 122 formed on the substrate 110. The buffer layer 120 may include a bottom portion 124 disposed on the substrate 110 between the different buffer pillars 122. The light emitting structure 130 may be disposed on the bottom portion 124. The bottom portion 124 can alleviate the difference in lattice constant between the light emitting structure 130 and the substrate 110 and can make the light emitting structure 130 have a high film quality.

버퍼기둥부(122)의 높이는 5 ㎛ 내지 20 ㎛ 일 수 있다. 버퍼기둥부(122)의 높이가 5 ㎛ 이하인 경우는 기판(110)의 C 축과 대응하게 배치되는 활성층(134)의 길이가 줄어들어 자외선 파장대역의 빛이 활성층(134)의 수평방향으로 발산하는 TM mode 의 빛을 활용하는 정도가 줄어들어 광추출 효율이 떨어질 수 있고, 높이가 20 ㎛ 이상인 경우에는 성장이 어렵고, 충격에 취약해질 수 있으며, 기판(110)의 C 축과 대응하게 배치되는 발광구조물(130)에 전체적으로 전류를 공급하기 어려워질 수 있다.The height of the buffer pillar 122 may be between 5 mu m and 20 mu m. When the height of the buffer pillar 122 is 5 mu m or less, the length of the active layer 134 disposed in correspondence with the C axis of the substrate 110 is reduced so that light in the ultraviolet wavelength band diverges in the horizontal direction of the active layer 134 The light extracting efficiency may be reduced due to the decrease in the degree of utilizing the light of the TM mode, and when the height is 20 m or more, the light emitting structure may be difficult to grow, be vulnerable to impact, It may become difficult to supply the current to the power source 130 as a whole.

버퍼기둥부(122)의 폭은 1 ㎛ 내지 3 ㎛ 일 수 있다. 버퍼기둥부(122)의 폭이 1 ㎛ 이하인 경우는 외부 충격에 과도하게 취약해질 수 있고, 폭이 3 ㎛ 이상이 되는 경우에는 자외선 파장대의 빛을 발생시키는 발광구조물(130)에서 활성층(134)의 수직방향으로 발산하는 TE mode 의 빛의 양이 적어 광추출효율이 떨어질 수 있다.The width of the buffer pillar 122 may be between 1 [mu] m and 3 [mu] m. If the width of the buffer pillar 122 is less than 1 占 퐉, the active layer 134 may be excessively vulnerable to an external impact. If the buffer pillar 122 has a width of 3 占 퐉 or more, The amount of light in the TE mode that diverges in the vertical direction of the light can be reduced and the light extraction efficiency may be lowered.

버퍼층(120)은 복수의 버퍼기둥부(122)를 포함할 수 있고, 서로 다른 버퍼기둥부(122) 사이의 거리는 3 ㎛ 내지 10 ㎛ 일 수 있다. 버퍼기둥부(122)의 사이의 거리가 3 ㎛ 이하인 경우에는 기판(110)의 C 축과 대응하여 버퍼기둥부(122)의 측면에 형성되는 발광구조물(130) 사이의 거리가 너무 좁아 단락(short)의 확률이 높아져 결함의 가능성이 발생할 수 있고, 10 ㎛ 이상인 경우에는 버퍼기둥부(122) 사이에 배치된 바닥부(124) 상에 배치된 발광구조물(130)의 비율이 높아져 TM mode 빛이 발광구조물(130)의 측방으로 발산되어 광추출 효율이 떨어질 수 있다.The buffer layer 120 may include a plurality of buffer pillar portions 122 and the distance between the different buffer pillar portions 122 may be between 3 mu m and 10 mu m. When the distance between the buffer pillars 122 is less than 3 mu m, the distance between the light emitting structures 130 formed on the side surfaces of the buffer pillars 122 corresponding to the C axis of the substrate 110 is too narrow, the ratio of the light emitting structure 130 disposed on the bottom portion 124 disposed between the buffer pillars 122 is increased to increase the TM mode light The light extraction efficiency of the light emitting structure 130 may be lowered.

버퍼층(120)의 상에는 발광구조물(130)이 배치될 수 있다. 발광구조물(130)은 버퍼기둥부(122)와 바닥부(124) 상에 배치될 수 있으며 예를 들어, 버퍼기둥부(122)의 적어도 측면 또는 상면과 바닥부(124) 상에 배치될 수 있다. 발광구조물(130)은 제1 반도체층(132), 활성층(134) 및 제2 반도체층(136)을 포함할 수 있고, 제1 반도체층(132)과 제2 반도체층(136) 사이에 활성층(134)이 개재된 구성으로 이루어질 수 있다.The light emitting structure 130 may be disposed on the buffer layer 120. The light emitting structure 130 may be disposed on the buffer pillar portion 122 and the bottom portion 124 and may be disposed on at least the side or top surface of the buffer pillar portion 122 and the bottom portion 124, have. The light emitting structure 130 may include a first semiconductor layer 132, an active layer 134 and a second semiconductor layer 136 and may be formed between the first semiconductor layer 132 and the second semiconductor layer 136, (134) is interposed therebetween.

제1 반도체층(132)은 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN(Gallium nitride), AlN(Aluminium nitride), AlGaN(Aluminium gallium nitride), InGaN(Indium gallium nitride), InN(Indium nitride), InAlGaN, AlInN 등에서 선택될 수 있다. 제1 반도체층(132)은 예를 들어, 규소(Si), 게르마늄(Ge), 주석(Sn), 셀레늄(Se), 텔루늄(Te)와 같은 n형 도펀트가 도핑될 수 있다. The first semiconductor layer 132 may be implemented as an n-type semiconductor layer, the n-type semiconductor layer is for example, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, (AlN), AlGaN (Indium Gallium Nitride), InGaN (Indium Gallium Nitride), InN (Indium Nitride), or the like, InAlGaN, AlInN, and the like. The first semiconductor layer 132 may be doped with an n-type dopant such as, for example, silicon (Si), germanium (Ge), tin (Sn), selenium (Se) or tellurium (Te).

활성층(134)은 제1 반도체층(132) 상에 형성될 수 있다. 활성층(134)은 3족-5족, 2족-6족 원소의 화합물 반도체 재료를 이용하여 이종 접합 구조(double hetero junction), 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.The active layer 134 may be formed on the first semiconductor layer 132. The active layer 134 may be formed using a compound semiconductor material of Group 3-V-5 or Group-VI-6 elements, such as a double hetero junction, a single or multiple quantum well structure, a quantum- A quantum dot structure, or the like.

활성층(134)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 다중 양자우물구조를 가질 수 있다. 상기 우물층은 상기 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.When the active layer 134 is formed of a quantum well structure, for example, a well having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + Layer and a barrier layer having a composition formula of In a Al b Ga 1 -a- b N (0? A? 1, 0? B ? 1, 0? A + b? 1) . The well layer may be formed of a material having a band gap smaller than the band gap of the barrier layer.

활성층(134)은 자외선 파장의 빛을 발생시킬 수 있다. 활성층(134)은 300 nm 이하의 파장대역의 빛을 발생시킬 수 있다. 활성층(134)은 제1 반도체층(132)에서 전달받은 전자와 제2 반도체층(136)에서 전달받은 정공이 에너지 밴드갭에 따라서 재결합되어 빛을 발생시킬 수 있다. The active layer 134 can emit ultraviolet light. The active layer 134 can generate light in a wavelength band of 300 nm or less. The active layer 134 can recombine electrons transferred from the first semiconductor layer 132 and holes transferred from the second semiconductor layer 136 according to energy band gaps to generate light.

활성층(134)은 자외선 파장대역의 빛을 발생시키는 경우 활성층(134)의 수평방향으로 진행되는 빛이 강해질 수 있다. 활성층(134)은 TM mode 의 빛을 발산하여 기판(110)의 C 축과 대응하는 방향으로 발산되는 빛의 양이 최대가 되도록 할 수 있다.When the active layer 134 generates light in the ultraviolet wavelength band, light traveling in the horizontal direction of the active layer 134 can be intensified. The active layer 134 may emit light in the TM mode so that the amount of light emitted in the direction corresponding to the C axis of the substrate 110 is maximized.

활성층(134)의 위 또는/및 아래에는 도전성 클래드층(미도시)이 형성될 수 있다. 도전성 클래드층(미도시)은 활성층(134)의 장벽층의 밴드 갭보다 더 넓은 밴드 갭을 가지는 반도체로 형성될 수 있다. 예를 들어, 도전성 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전성 클래드층은 n형 또는 p형으로 도핑될 수 있다.A conductive clad layer (not shown) may be formed on and / or below the active layer 134. The conductive clad layer (not shown) may be formed of a semiconductor having a band gap wider than the band gap of the barrier layer of the active layer 134. For example, the conductive clad layer may include GaN, AlGaN, InAlGaN, superlattice structure, or the like. Further, the conductive clad layer may be doped with n-type or p-type.

제2 반도체층(136)은 활성층(134) 상에 형성될 수 있다. 제2 반도체층(136)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 제2 반도체층(136)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN(Gallium nitride), AlN(Aluminium nitride), AlGaN(Aluminium gallium nitride), InGaN(Indium gallium nitride), InN(Indium nitride), InAlGaN, AlInN 등에서 선택될 수 있으며 마그네슘(Mg), 아연(Zn), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba) 등의 p형 도펀트가 도핑될 수 있다.The second semiconductor layer 136 may be formed on the active layer 134. The second semiconductor layer 136 may be formed of a p-type semiconductor layer doped with a p-type dopant. The second semiconductor layer 136 may be a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y? Gallium nitride, AlN, AlGaN, Indium gallium nitride, InN, InAlGaN, AlInN, and the like, and may be selected from the group consisting of magnesium (Mg), zinc (Zn) Ca), strontium (Sr), barium (Ba), or the like can be doped.

제1 반도체층(132), 활성층(134) 및 제2 반도체층(136)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first semiconductor layer 132, the active layer 134 and the second semiconductor layer 136 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma May be formed by a method such as chemical vapor deposition (PECVD), molecular beam epitaxy (MBE), or hydride vapor phase epitaxy (HVPE) It is not limited.

발광구조물(130)은 제1 반도체층(132) 및 제2 반도체층(136) 내의 도전형 도펀트의 도핑 농도가 균일 또는 불균일하게 형성될 수 있으나, 이에 한정하지 아니한다. 발광구조물(130)의 층간구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지 아니한다.The light emitting structure 130 may be formed with uniform or non-uniform doping densities of the conductive dopants in the first semiconductor layer 132 and the second semiconductor layer 136, but the present invention is not limited thereto. The interlayer structure of the light emitting structure 130 may be variously formed, but is not limited thereto.

발광구조물(130)은 제2 반도체층(136)상에 제2 반도체층(136)과 반대의 극성을 갖는 제3 반도체층(미도시)을 포함할 수 있다. 발광구조물(130)은 제1 반도체층(132)이 p 형 반도체층이고, 제2 반도체층(136)이 n 형 반도체층으로 구현될 수도 있다. 이에 따라, 발광구조물(130)은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.The light emitting structure 130 may include a third semiconductor layer (not shown) having a polarity opposite to that of the second semiconductor layer 136 on the second semiconductor layer 136. In the light emitting structure 130, the first semiconductor layer 132 may be a p-type semiconductor layer and the second semiconductor layer 136 may be an n-type semiconductor layer. Accordingly, the light emitting structure 130 may include at least one of an N-P junction, a P-N junction, an N-P-N junction, and a P-N-P junction structure.

제2 반도체층(136) 상에는 투광성 전극층(미도시)이 배치될 수 있으나, 이에 한정하지 아니한다.A light-transmitting electrode layer (not shown) may be disposed on the second semiconductor layer 136, but the present invention is not limited thereto.

투광성 전극층(미도시)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며, 제2 반도체층(136)의 상부에 형성됨으로써, 전류군집현상을 방지할 수 있다.The transparent electrode layer (not shown) is ITO, IZO (In-ZnO) , GZO (Ga-ZnO), AZO (Al-ZnO), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), IrO x, RuO x , RuO x / ITO, Ni / IrO x / Au and Ni / IrO x / Au / ITO and is formed on the second semiconductor layer 136, .

바닥부(124) 상에 배치된 활성층(134) 및 제2 반도체층(136)은 일 영역이 제거될 수 있다. 예를 들어, 기판(110)의 C 면과 대응하게 배치된 활성층(134) 및 제2 반도체층(136)은 일 영역이 제거될 수 있다. 활성층(134) 및 제2 반도체층(136)이 기판(110)의 C 면과 대응하는 것은 서로 평행하는 것일 수 있으며, 형성과정에서 근사적으로 발생할 수 있는 공정오차 범위를 포함할 수 있다. 활성층(134) 및 제2 반도체층(136)이 제거되어 노출된 제1 반도체층(132) 상에는 제1 전극층(140)이 배치될 수 있다.One region of the active layer 134 and the second semiconductor layer 136 disposed on the bottom portion 124 can be removed. For example, one region of the active layer 134 and the second semiconductor layer 136 disposed corresponding to the C-plane of the substrate 110 may be removed. The active layer 134 and the second semiconductor layer 136 correspond to the C plane of the substrate 110 may be parallel to each other and may include a process error range that can be approximately generated in the formation process. The first electrode layer 140 may be disposed on the exposed first semiconductor layer 132 after the active layer 134 and the second semiconductor layer 136 are removed.

제1 전극층(140)은 제1 반도체층(132)과 전기적으로 연결될 수 있다. 제1 전극층(140)은 외부에서 연결된 전원으로부터 공급받은 전류를 제1 반도체층(132)에 제공할 수 있다.The first electrode layer 140 may be electrically connected to the first semiconductor layer 132. The first electrode layer 140 may provide the first semiconductor layer 132 with a current supplied from an external power source.

이때, 활성층(134) 및 제2 반도체층(136)과 제1 전극층(140)의 사이에는 절연층(160)이 배치될 수 있다. 절연층(160)은 활성층(134) 및 제2 반도체층(136)과 제1 전극층(140)을 서로 이격시킬 수 있다. 절연층(160)은 전기전도성이 작은 물질로 형성될 수 있다.At this time, the insulating layer 160 may be disposed between the active layer 134 and the second semiconductor layer 136 and the first electrode layer 140. The insulating layer 160 may separate the active layer 134, the second semiconductor layer 136, and the first electrode layer 140 from each other. The insulating layer 160 may be formed of a material having a low electrical conductivity.

기판(110)의 C 축과 대응하게 배치된 활성층(134)에서 발생되는 TM mode 의 빛의 방출을 방해하지 않도록 제1 전극층(140)은 바닥부(124) 상에 배치되어, 발광소자(100)의 광추출 효율을 극대화할 수 있다.The first electrode layer 140 is disposed on the bottom portion 124 so as not to interfere with the emission of TM mode light generated in the active layer 134 disposed corresponding to the C axis of the substrate 110, ) Can be maximized.

제2 전극층(150)은 제2 반도체층(136)과 전기적으로 연결될 수 있다. 제2 전극층(150)은 외부에서 제공된 전원으로부터 공급받은 전류를 제2 반도체층(136)에 공급할 수 있다.The second electrode layer 150 may be electrically connected to the second semiconductor layer 136. The second electrode layer 150 may supply a current supplied from an external power source to the second semiconductor layer 136.

제2 전극층(150)은 버퍼기둥부(122) 상에 배치된 제2 반도체층(136) 상에 배치될 수 있다. 제2 전극층(150)은 제2 반도체층(136)과 전기적으로 연결될 수 있다. 제2 전극층(150)은 외부에서 제공된 전원으로부터 공급받은 전류를 제2 반도체층(136)에 공급할 수 있다. 제2 전극층(150)은 투광성 전극층(미도시)의 일부가 제거되어 노출된 제2 반도체층(136)의 일면과 전기적으로 연결되거나, 또는 투광성 전극층(미도시)에 연결되어 제2 반도체층(136)과 전기적으로 연결될 수 있다.The second electrode layer 150 may be disposed on the second semiconductor layer 136 disposed on the buffer pillar portion 122. The second electrode layer 150 may be electrically connected to the second semiconductor layer 136. The second electrode layer 150 may supply a current supplied from an external power source to the second semiconductor layer 136. The second electrode layer 150 may be electrically connected to one surface of the exposed second semiconductor layer 136 or may be connected to a transparent electrode layer (not shown) to remove a portion of the transparent electrode layer (not shown) 136, respectively.

제2 전극층(150)은 기판(110)의 C 축과 대응하게 배치된 활성층(134)에서 발생되는 TM mode 의 빛의 방출을 방해하지 않도록 버퍼기둥부(122) 상에 배치된 제2 반도체층(136) 상에 배치되어, 발광소자(100)의 광추출 효율을 극대화할 수 있다.The second electrode layer 150 is formed on the buffer layer 122 so as not to interfere with the emission of TM mode light generated in the active layer 134 disposed corresponding to the C axis of the substrate 110. [ The light extraction efficiency of the light emitting device 100 can be maximized.

제2 반도체층(136)은 제2 전극층(150)으로부터 전류를 제공받을 수 있다. 제2 반도체층(136)의 상면에는 광 추출 구조가 형성될 수 있으나 이에 한정하지 않는다.The second semiconductor layer 136 may be supplied with current from the second electrode layer 150. The light extraction structure may be formed on the upper surface of the second semiconductor layer 136, but the present invention is not limited thereto.

한편, 제1 및 2 전극층(140, 150)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있으며 이에 한정하지 아니한다.The first and second electrode layers 140 and 150 may be formed of a conductive material such as In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, , A metal selected from Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, and WTi or an alloy thereof and may be formed as a single layer or a multilayer .

도 4 는 다른 실시예에 따른 발광소자(200)를 도시한 단면도이다.4 is a cross-sectional view illustrating a light emitting device 200 according to another embodiment.

도 4 를 참조하면, 실시예에 따른 발광소자(200)는 버퍼층(220)이 버퍼기둥부(222)와 제1층(224)을 포함할 수 있다.Referring to FIG. 4, the light emitting device 200 according to the embodiment may include a buffer layer 220 and a first layer 224.

발광구조물(230)은 버퍼기둥부(222) 상부 또는 측부에 배치될 수 있다.The light emitting structure 230 may be disposed on the buffer pillar portion 222 or on the side portion thereof.

버퍼층(220)은 기판(210) 상에 배치되는 제1층(224)을 포함하고, 버퍼기둥부(222)는 제1 층 상에 형성될 수 있다. 제1층(224)를 형성한 이후에 제1층(224)의 상에 버퍼기둥부(222)를 형성할 수 있다. 버퍼층(220)은 기판(210)과 발광구조물(230)의 격자정수 차이를 완화하여 결정결함을 최소화할 수 있다. 제1 전극(240) 및 제2 전극(250)의 배치관계는 도 3 에 대한 실시예와 동일하므로 추가로 상세하게 설명하지 아니한다.The buffer layer 220 includes a first layer 224 disposed on the substrate 210 and the buffer pillar portion 222 may be formed on the first layer. The buffer pillar portion 222 may be formed on the first layer 224 after the first layer 224 is formed. The buffer layer 220 can minimize the crystal defects by alleviating the lattice constant difference between the substrate 210 and the light emitting structure 230. The arrangement relationship of the first electrode 240 and the second electrode 250 is the same as that of the embodiment of FIG. 3, and therefore will not be described in detail.

도 5 는 다른 실시예에 따른 발광소자(300)를 도시한 단면도이다.5 is a cross-sectional view illustrating a light emitting device 300 according to another embodiment.

도 5 를 참조하면, 실시예에 따른 발광소자(300)는 기판(310)상에 버퍼층(322, 324)이 배치될 수 있다. 버퍼층(322, 324)은 바닥부(324)와 일영역이 돌출된 버퍼기둥부(322)를 포함할 수 있다. 버퍼층(322, 324)과 버퍼기둥부(322)는 상술한 물질을 포함하여 형성될 수 있으나 이에 한정하지 않는다. 예를 들어, 버퍼기둥부(322)는 알루미늄나이트라이드(AlN)를 포함할 수 있다. 버퍼층(322, 324) 과 버퍼기둥부(322)의 적어도 측부 또는 상부에 발광구조물(330)이 배치될 수 있다. 제2 전극층(350)은 바닥부(324) 상에 배치된 제2 반도체층(336) 상에 배치될 수 있다. Referring to FIG. 5, a buffer layer 322 and a buffer layer 324 may be disposed on a substrate 310 of a light emitting device 300 according to an embodiment of the present invention. The buffer layers 322 and 324 may include a buffer pillar portion 322 protruding from the bottom portion 324 and one region. The buffer layers 322 and 324 and the buffer pillar portion 322 may be formed by including the above-described materials, but are not limited thereto. For example, buffer pillar portion 322 may comprise aluminum nitride (AlN). The light emitting structure 330 may be disposed on at least a side or an upper portion of the buffer layers 322 and 324 and the buffer pillar portion 322. The second electrode layer 350 may be disposed on the second semiconductor layer 336 disposed on the bottom portion 324.

제2 전극층(350)은 제2 반도체층(336)과 전기적으로 연결될 수 있다. 제2 전극층(350)은 제2 반도체층 상에 배치되어 제2 반도체층(336)과 전기적으로 연결되거나 제2 반도체층(336)상의 투광성 전극층(미도시) 상에 배치되어 제2 반도체층(336)과 전기적으로 연결될 수 있으나, 이에 한정하지 아니한다. 제2 전극층(350)은 외부에서 제공된 전원으로부터 공급받은 전류를 제2 반도체층(336)에 공급할 수 있다.The second electrode layer 350 may be electrically connected to the second semiconductor layer 336. The second electrode layer 350 is disposed on the second semiconductor layer and is electrically connected to the second semiconductor layer 336 or disposed on the light transmitting electrode layer (not shown) on the second semiconductor layer 336, 336, but is not limited thereto. The second electrode layer 350 can supply a current supplied from a power source provided from the outside to the second semiconductor layer 336.

제2 전극층(350)은 바닥부(324) 상에 배치되어 기판(310)의 C 축과 대응하게 배치된 활성층(334)에서 발생되는 TM mode 의 빛의 방출을 원활하게 하여, 발광소자(300)의 광추출 효율을 극대화할 수 있다.The second electrode layer 350 is disposed on the bottom portion 324 to smooth the emission of TM mode light generated in the active layer 334 disposed in correspondence with the C axis of the substrate 310, ) Can be maximized.

제1 전극층(340)은 제1 반도체층(332)과 전기적으로 연결될 수 있다. 제1 전극층(340)은 외부에서 제공된 전원으로부터 공급받은 전류를 제1 반도체층(332)에 공급할 수 있다.The first electrode layer 340 may be electrically connected to the first semiconductor layer 332. The first electrode layer 340 can supply the first semiconductor layer 332 with a current supplied from an external power source.

제1 전극층(340)은 버퍼기둥부(322) 상에 배치된 활성층(334) 및 제2 반도체층(336)의 일 영역이 제거되어 노출된 제1 반도체층(332) 상에 배치될 수 있다. 제1 전극층(340)은 제1 반도체층(332)의 일면과 전기적으로 연결될 수 있다. The first electrode layer 340 may be disposed on the exposed first semiconductor layer 332 with one region of the active layer 334 and the second semiconductor layer 336 disposed on the buffer pillar portion 322 removed . The first electrode layer 340 may be electrically connected to one surface of the first semiconductor layer 332.

이때, 활성층(334) 및 제2 반도체층(336)과 제1 전극층(340)의 사이에는 절연층(360)이 배치될 수 있다. 절연층(360)은 활성층(334) 및 제2 반도체층(336)과 제1 전극층(340)을 서로 이격시킬 수 있다. 절연층(360)은 전기전도성이 작은 물질로 형성될 수 있다.At this time, the insulating layer 360 may be disposed between the active layer 334 and the second semiconductor layer 336 and the first electrode layer 340. The insulating layer 360 may separate the active layer 334 and the second semiconductor layer 336 from the first electrode layer 340. The insulating layer 360 may be formed of a material having a low electrical conductivity.

제1 전극층(340)은 버퍼기둥부(322) 상에 배치된 제1 반도체층(332) 상에 배치되어 기판(310)의 C 축과 대응하게 배치된 활성층(334)에서 발생되는 TM mode 의 빛의 방출을 원활하게 하여, 발광소자(300)의 광추출 효율을 극대화할 수 있다.The first electrode layer 340 is formed on the first semiconductor layer 332 disposed on the buffer pillar portion 322 and is formed in the active layer 334 corresponding to the C axis of the substrate 310, Light emission can be smoothly performed, and the light extraction efficiency of the light emitting device 300 can be maximized.

도 6 은 다른 실시예에 따른 발광소자(400)를 도시한 단면도이다.6 is a cross-sectional view illustrating a light emitting device 400 according to another embodiment.

도 6 을 참조하면, 실시예에 따른 발광소자(400)는 상면의 일 영역이 돌출된 기둥부가 형성되는 기판(410), 기둥부의 측면에 배치되며 제1 반도체층(432), 제2 반도체층(436), 및 제1 반도체층(432)과 제2 반도체층(436) 사이에 배치되는 활성층(434)을 포함하는 발광구조물(430)을 포함한다.Referring to FIG. 6, the light emitting device 400 according to the embodiment includes a substrate 410 on which a column portion having a projected upper surface is formed, a first semiconductor layer 432 disposed on a side surface of the column portion, And a light emitting structure 430 including a first semiconductor layer 436 and an active layer 434 disposed between the first semiconductor layer 432 and the second semiconductor layer 436.

기판(410)에는 상면의 일 영역에 돌출된 기둥부(412)가 형성될 수 있다. 기판(410)은 복수의 기둥부(412)를 포함할 수 있다. The substrate 410 may have a columnar portion 412 protruding in one area of the upper surface. The substrate 410 may include a plurality of pillars 412.

기판(410)은 기둥부(412) 및 기판바닥부(414)를 포함할 수 있다. 기둥부(412) 는 기판바닥부(414) 상에 배치될 수 있다.The substrate 410 may include a post 412 and a substrate bottom 414. The pillars 412 may be disposed on the substrate bottom 414.

발광구조물(430)은 제1 반도체층(432), 제2 반도체층(436), 및 제1 반도체층(432)과 제2 반도체층(436)의 사이에 배치되는 활성층(434)을 포함할 수 있다. 제1 반도체층(432), 제2 반도체층(436) 및 활성층(434)은 위에서 설명하였으므로 추가로 상세하게 설명하지 아니한다.The light emitting structure 430 includes a first semiconductor layer 432, a second semiconductor layer 436 and an active layer 434 disposed between the first semiconductor layer 432 and the second semiconductor layer 436 . The first semiconductor layer 432, the second semiconductor layer 436, and the active layer 434 have been described above and are not described in further detail.

발광구조물(430)은 기둥부(412)의 적어도 측면 또는 상면에 배치될 수 있다. 발광구조물(430)은 일 영역이 기판(410)의 C 축과 대응하게 배치된 기둥부(412)의 측면에 배치될 수 있다. 이 경우 활성층(434)은 기둥부(412)의 기판(410)의 C 축과 평행할 수 있다. 활성층(434)은 TM mode 의 빛을 발산하여 기판(410)의 C 축방향으로 발산되는 빛의 양이 최대가 되도록 할 수 있다. The light emitting structure 430 may be disposed on at least a side surface or an upper surface of the column portion 412. The light emitting structure 430 may be disposed on the side of the column portion 412 where one region is arranged corresponding to the C axis of the substrate 410. [ In this case, the active layer 434 may be parallel to the C axis of the substrate 410 of the column portion 412. The active layer 434 may emit light in the TM mode so that the amount of light emitted in the C axis direction of the substrate 410 is maximized.

발광구조물(430)은 기둥부(412)의 상면 또는 기판바닥부(414)상에 배치될 수 있다. 발광구조물(430)은 기판(410)의 C 면과 평행할 수 있으나, 공정오차범위를 포함할 수 있다. 발광구조물(430)의 상면에는 투광성 전극층(미도시)이 배치될 수 있다.The light emitting structure 430 may be disposed on the upper surface of the column portion 412 or on the substrate bottom portion 414. The light emitting structure 430 may be parallel to the C plane of the substrate 410, but may include a process error range. A light transmitting electrode layer (not shown) may be disposed on the upper surface of the light emitting structure 430.

투광성 전극층(미도시)은 제2 반도체층(436)의 상부에 배치되어, 전류군집현상을 방지할 수 있으나, 이에 한정하지 아니한다.The light-transmitting electrode layer (not shown) may be disposed on the second semiconductor layer 436 to prevent current clustering, but is not limited thereto.

버퍼층(420)은 기판(410)과 발광구조물(430)의 사이에 배치될 수 있다. 버퍼층(420)은 기둥부(412)의 측면에 배치되는 경우에는 기판(410)의 C 축과 평형할 수 잇고, 기둥부(412)의 상면 또는 기판바닥부(414)에 배치되는 경우에는 기판(410)의 C면과 평행할 수 있다. 버퍼층(420)은 기판(410) 상에 배치될 수 있으며, 예를 들어, 기둥부(412)를 감싸듯 형성될 수 있으나 이에 한정하지 않는다.The buffer layer 420 may be disposed between the substrate 410 and the light emitting structure 430. When the buffer layer 420 is disposed on the side surface of the columnar section 412, the buffer layer 420 may be balanced with the C axis of the substrate 410. When the buffer layer 420 is disposed on the upper surface of the columnar section 412 or the substrate bottom section 414, And may be parallel to the C-plane of the substrate 410. The buffer layer 420 may be disposed on the substrate 410 and may include, but is not limited to, the columnar portion 412.

버퍼층(420)은 기판(410)과 발광구조물(430)의 격자정수 차이를 완화하여 발광구조물(430)의 격자 결함을 최소화할 수 있다.The buffer layer 420 may minimize the lattice defect of the light emitting structure 430 by mitigating the lattice constant difference between the substrate 410 and the light emitting structure 430.

제1 전극층(440)은 제1 반도체층(432)과 전기적으로 연결될 수 있다. 제1 전극층(440)은 외부에서 연결된 전원으로부터 공급받은 전류를 제1 반도체층(432)에 제공할 수 있다.The first electrode layer 440 may be electrically connected to the first semiconductor layer 432. The first electrode layer 440 may provide the first semiconductor layer 432 with a current supplied from an external power source.

제1 전극층(440)은 기판(410)의 기판바닥부(414) 상에 배치된 활성층(434) 및 제2 반도체층(436)의 일 영역이 제거되어 노출된 제1 반도체층(432) 상에 배치될 수 있다. The first electrode layer 440 is formed on the exposed first semiconductor layer 432 by removing one region of the active layer 434 and the second semiconductor layer 436 disposed on the substrate bottom portion 414 of the substrate 410 As shown in FIG.

이때, 활성층(434) 및 제2 반도체층(436)과 제1 전극층(440)의 사이에는 절연층(460)이 배치될 수 있다. 절연층(460)은 활성층(434) 및 제2 반도체층(436)과 제1 전극층(440)을 서로 이격시킬 수 있다. 절연층(460)은 전기전도성이 작은 물질로 형성될 수 있다.At this time, an insulating layer 460 may be disposed between the active layer 434 and the second semiconductor layer 436 and the first electrode layer 440. The insulating layer 460 may separate the active layer 434 and the second semiconductor layer 436 from the first electrode layer 440. The insulating layer 460 may be formed of a material having a low electrical conductivity.

제1 전극층(440)은 기판바닥부(414) 상에 배치되어 기판(110)의 C 축과 대응하게 배치된 활성층(434)에서 발생되는 TM mode 의 빛의 방출을 원활하게 하여, 발광소자(400)의 광추출 효율을 극대화할 수 있다.The first electrode layer 440 is disposed on the substrate bottom portion 414 to smooth the emission of TM mode light generated in the active layer 434 disposed corresponding to the C axis of the substrate 110, 400 can be maximized.

제2 전극층(450)은 제2 반도체층(436)과 전기적으로 연결될 수 있다. 제2 전극층(450)은 외부에서 제공된 전원으로부터 공급받은 전류를 제2 반도체층(436)에 공급할 수 있다.The second electrode layer 450 may be electrically connected to the second semiconductor layer 436. The second electrode layer 450 can supply a current supplied from an external power source to the second semiconductor layer 436.

제2 전극층(450)은 기둥부(412) 상에 배치된 제2 반도체층(436) 상에 배치될 수 있다. 제2 전극층(450)은 투광성 전극층(미도시)의 일부가 제거되어 노출된 제2 반도체층(436)의 일면과 전기적으로 연결되거나, 또는 투광성 전극층(미도시)에 연결되어 제2 반도체층(436)과 전기적으로 연결될 수 있다.The second electrode layer 450 may be disposed on the second semiconductor layer 436 disposed on the pillar portion 412. The second electrode layer 450 may be electrically connected to one side of the exposed second semiconductor layer 436 by removing a part of the transparent electrode layer (not shown) or may be connected to a transparent electrode layer (not shown) 436, respectively.

제2 전극층(450)은 기둥부(412) 상에 배치된 제2 반도체층(436) 상에 배치되어 기판(110)의 C 축과 대응하게 배치된 활성층(434)에서 발생되는 TM mode 의 빛의 방출을 원활하게 하여, 발광소자(400)의 광추출 효율을 극대화할 수 있다.The second electrode layer 450 is disposed on the second semiconductor layer 436 disposed on the column portion 412 and has a TM mode light generated in the active layer 434 disposed corresponding to the C axis of the substrate 110. [ The light extraction efficiency of the light emitting device 400 can be maximized.

제2 반도체층(436) 상에는 광 추출 구조가 형성될 수 있으나 이에 한정하지 않는다.The light extracting structure may be formed on the second semiconductor layer 436, but the present invention is not limited thereto.

도 7 은 다른 실시예에 따른 발광소자(500)를 도시한 단면도이다.7 is a cross-sectional view illustrating a light emitting device 500 according to another embodiment.

도 7 을 참조하면, 제2 전극층(550)은 기판(510)의 기판바닥부(514) 상에 배치될 수 있다. 제2 전극층(550)은 제2 반도체층(536) 상에 배치될 수 있다. 또는, 제2 전극층(550)은 투광성 전극층(미도시) 상에 배치되어 제2 반도체층(536)과 전기적으로 연결될 수 있으나, 이에 한정하지 아니한다.Referring to FIG. 7, the second electrode layer 550 may be disposed on the substrate bottom 514 of the substrate 510. The second electrode layer 550 may be disposed on the second semiconductor layer 536. Alternatively, the second electrode layer 550 may be disposed on the light-transmitting electrode layer (not shown) and electrically connected to the second semiconductor layer 536, but is not limited thereto.

발광구조물(530)은 기둥부(512)의 상부 또는 측부에 배치될 수 있다.The light emitting structure 530 may be disposed on the upper side or the side of the column portion 512.

제2 전극층(550)은 제2 반도체층(536)과 전기적으로 연결될 수 있다. 제2 전극층(550)은 외부에서 제공된 전원으로부터 공급받은 전류를 제2 반도체층(536)에 공급할 수 있다.The second electrode layer 550 may be electrically connected to the second semiconductor layer 536. The second electrode layer 550 can supply a current supplied from a power source provided from the outside to the second semiconductor layer 536.

제2 전극층(550)은 기판바닥부(514) 상에 배치되어 기판(510)의 C 축과 대응하게 배치된 활성층(534)에서 발생되는 TM mode 의 빛의 방출을 원활하게 하여, 발광소자(500)의 광추출 효율을 극대화할 수 있다.The second electrode layer 550 is disposed on the substrate bottom 514 to smooth the emission of TM mode light generated in the active layer 534 disposed corresponding to the C axis of the substrate 510, 500 can be maximized.

제1 전극층(540)은 제1 반도체층(532)과 전기적으로 연결될 수 있다. 제1 전극층(540)은 외부에서 제공된 전원으로부터 공급받은 전류를 제1 반도체층(532)에 공급할 수 있다.The first electrode layer 540 may be electrically connected to the first semiconductor layer 532. The first electrode layer 540 may supply a current supplied from an external power source to the first semiconductor layer 532.

제1 전극층(540)은 기둥부(512) 상에 배치된 활성층(534) 및 제2 반도체층(536)의 일영역이 제거되어 노출된 제1 반도체층(532) 상에 배치될 수 있다. 제1 전극층(540)은 제1 반도체층(532)과 전기적으로 연결될 수 있다. The first electrode layer 540 may be disposed on the exposed first semiconductor layer 532 with one region of the active layer 534 and the second semiconductor layer 536 disposed on the columnar portion 512 removed. The first electrode layer 540 may be electrically connected to the first semiconductor layer 532.

이때, 활성층(534) 및 제2 반도체층(536)과 제1 전극층(540)의 사이에는 절연층(560)이 배치될 수 있다. 절연층(560)은 활성층(534) 및 제2 반도체층(536)과 제1 전극층(540)을 서로 이격시킬 수 있다. 절연층(560)은 전기전도성이 작은 물질로 형성될 수 있다.At this time, an insulating layer 560 may be disposed between the active layer 534 and the second semiconductor layer 536 and the first electrode layer 540. The insulating layer 560 may separate the active layer 534, the second semiconductor layer 536, and the first electrode layer 540 from each other. The insulating layer 560 may be formed of a material having a low electrical conductivity.

제1 전극층(540)은 기둥부(512) 상에 배치된 제1 반도체층(532) 상에 배치되어 기판(510)의 C 축과 대응하게 배치된 활성층(534)에서 발생되는 TM mode 의 빛의 방출을 원활하게 하여, 발광소자(500)의 광추출 효율을 극대화할 수 있다.The first electrode layer 540 is disposed on the first semiconductor layer 532 disposed on the columnar section 512 and has a TM mode light generated in the active layer 534 disposed corresponding to the C axis of the substrate 510 The light extraction efficiency of the light emitting element 500 can be maximized.

도 8a는 실시예에 따른 발광소자를 포함한 발광소자 패키지를 나타낸 사시도이며, 도 8b는 실시예에 따른 발광소자를 포함한 발광소자 패키지의 단면을 도시한 단면도이다.8A is a perspective view illustrating a light emitting device package including the light emitting device according to the embodiment, and FIG. 8B is a cross-sectional view illustrating a light emitting device package including the light emitting device according to the embodiment.

도 8a 및 도 8b 를 참조하면, 실시예에 따른 발광소자 패키지(600)는 캐비티가 형성된 몸체(610), 몸체(610)에 실장된 제1 및 제2 전극(640, 650), 제1 및 제2 전극과 전기적으로 연결되는 발광소자(620) 및 캐비티에 형성되는 봉지재(630)를 포함할 수 있고, 봉지재(630)는 형광체(미도시)를 포함할 수 있다.8A and 8B, the light emitting device package 600 according to the embodiment includes a body 610 having a cavity, first and second electrodes 640 and 650 mounted on the body 610, A light emitting device 620 electrically connected to the second electrode and an encapsulant 630 formed in the cavity. The encapsulant 630 may include a fluorescent material (not shown).

몸체(610)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board), 세라믹 중 적어도 하나로 형성될 수 있다. 몸체(610)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다.The body 610 may be made of a resin material such as polyphthalamide (PPA), silicon (Si), aluminum (Al), aluminum nitride (AlN), liquid crystal polymer (PSG), polyamide 9T (SPS), a metal material, sapphire (Al2O3), beryllium oxide (BeO), a printed circuit board (PCB), and ceramics. The body 610 may be formed by injection molding, etching, or the like, but is not limited thereto.

몸체(610)의 내측면은 경사면이 형성될 수 있다. 이러한 경사면의 각도에 따라 발광소자(620)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다. The inner surface of the body 610 may be formed with an inclined surface. The reflection angle of the light emitted from the light emitting device 620 can be changed according to the angle of the inclined surface, and thus the directivity angle of the light emitted to the outside can be adjusted.

몸체(610)에 형성되는 캐비티를 위에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있으며, 모서리가 곡선인 형상일 수도 있으나 이에 한정되는 것은 아니다.The shape of the cavity formed in the body 610 may be circular, square, polygonal, elliptical, or the like, and may have a curved shape, but the present invention is not limited thereto.

봉지재(630)는 캐비티에 충진될 수 있으며, 형광체(미도시)를 포함할 수 있다. 봉지재(630)는 투명한 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다. The encapsulant 630 may be filled in the cavity and may include a phosphor (not shown). The encapsulant 630 may be formed of transparent silicone, epoxy, or other resin material, and may be formed in such a manner that the encapsulant 630 is filled in the cavity and then cured by ultraviolet rays or heat.

형광체(미도시)는 발광소자(620)에서 방출되는 광의 파장에 따라 종류가 선택되어 발광소자 패키지(600)가 백색광을 구현하도록 할 수 있다.The phosphor (not shown) may be selected according to the wavelength of the light emitted from the light emitting device 620 so that the light emitting device package 600 may emit white light.

봉지재(630)에 포함되어 있는 형광체(미도시)는 발광소자(620)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다. The fluorescent material (not shown) included in the encapsulant 630 may be a blue light emitting phosphor, a blue light emitting fluorescent material, a green light emitting fluorescent material, a yellow green light emitting fluorescent material, a yellow light emitting fluorescent material, Fluorescent material, orange light-emitting fluorescent material, and red light-emitting fluorescent material may be applied.

즉, 형광체(미도시)는 발광소자(620)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 발광소자(620)가 청색 발광 다이오드이고 형광체(미도시)가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자 패키지(600)는 백색 빛을 제공할 수 있다. That is, the phosphor (not shown) may be excited by the light having the first light emitted from the light emitting device 620 to generate the second light. For example, when the light emitting element 620 is a blue light emitting diode and the phosphor (not shown) is a yellow phosphor, the yellow phosphor may be excited by blue light to emit yellow light, and blue light emitted from the blue light emitting diode The light emitting device package 600 can provide white light as yellow light generated by excitation by blue light is mixed.

이와 유사하게, 발광소자(620)가 녹색 발광 다이오드인 경우는 magenta 형광체 또는 청색과 적색의 형광체(미도시)를 혼용하는 경우, 발광소자(620)가 적색 발광 다이오드인 경우는 Cyan형광체 또는 청색과 녹색 형광체를 혼용하는 경우를 예로 들 수 있다.Similarly, when the light emitting element 620 is a green light emitting diode, the magenta phosphor or the blue and red phosphors (not shown) are mixed. When the light emitting element 620 is a red light emitting diode, Green phosphors are mixed with each other.

이러한 형광체(미도시)는 YAG계, TAG계, 황화물계, 실리케이트계, 알루미네이트계, 질화물계, 카바이드계, 니트리도실리케이트계, 붕산염계, 불화물계, 인산염계 등의 공지된 것일 수 있다.Such a phosphor (not shown) may be a known one such as YAG, TAG, sulfide, silicate, aluminate, nitride, carbide, nitridosilicate, borate, fluoride or phosphate.

한편, 몸체(610)에는 제1 전극(640) 및 제2 전극(650)이 실장될 수 있다. 제1 전극(640) 및 제2 전극(650)은 발광소자(620)와 전기적으로 연결되어 발광소자(620)에 전원을 공급할 수 있다.Meanwhile, the first electrode 640 and the second electrode 650 may be mounted on the body 610. The first electrode 640 and the second electrode 650 may be electrically connected to the light emitting device 620 to supply power to the light emitting device 620.

제1 전극(640) 및 제2 전극(650)은 서로 전기적으로 분리되며, 발광소자(620)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있고, 또한 발광소자(620)에서 발생된 열을 외부로 배출시킬 수 있다.The first electrode 640 and the second electrode 650 are electrically isolated from each other and can reflect light generated from the light emitting device 620 to increase the light efficiency, To the outside.

도 8b 에는 발광소자(620)가 제1 전극(640) 상에 실장되었으나, 이에 한정되지 않으며, 발광소자(620)와 제1 전극(640) 및 제2 전극(650)은 와이어 본딩(wire bonding) 방식, 플립 칩(flip chip) 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.The light emitting device 620 and the first electrode 640 and the second electrode 650 are formed on the first electrode 640 by wire bonding ) Method, a flip chip method, or a die bonding method.

이러한 제1 전극(640) 및 제2 전극(650)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 전극(640) 및 제2 전극(650)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first electrode 640 and the second electrode 650 may be formed of a metal material such as titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), tantalum Ta, Pt, Sn, Ag, P, Al, Pd, Co, Si, Ge, Ge), hafnium (Hf), ruthenium (Ru), and iron (Fe). In addition, the first electrode 640 and the second electrode 650 may have a single-layer structure or a multi-layer structure, but the present invention is not limited thereto.

발광소자(620)는 제1 전극(640) 상에 실장되며, 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 발광소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광소자(620)는 한 개 이상 실장될 수 있다.The light emitting device 620 is mounted on the first electrode 640 and may be a light emitting device that emits light such as red, green, blue, or white, or a UV (Ultra Violet) However, the present invention is not limited thereto. In addition, one or more light emitting elements 620 may be mounted.

또한, 발광소자(620)는 그 전기 단자들이 모두 상부 면에 형성된 수평형 타입(Horizontal type)이거나, 또는 상, 하부 면에 형성된 수직형 타입(Vertical type), 또는 플립 칩(flip chip) 모두에 적용 가능하다.The light emitting device 620 may be a horizontal type or a vertical type formed on the upper surface or the flip chip formed on the upper and lower surfaces, Applicable.

한편, 발광소자(620)는 자외선 파장의 빛에서 강해지는 활성층의 측면으로 발산되는 TM mode의 빛을 활용하여 광추출량을 극대화할 수 있고, 발광소자(620) 및 발광소자 패키지(600)의 발광 효율이 개선될 수 있다.Meanwhile, the light emitting device 620 can maximize the light extraction amount by utilizing the TM mode light emitted to the side of the active layer, which is strengthened in the ultraviolet wavelength light, and can maximize the amount of light extracted from the light emitting device 620 and the light emitting device 600 The efficiency can be improved.

실시예에 따른 발광소자 패키지(600)는 복수개가 기판 상에 어레이되며, 발광소자 패키지(600)의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.A light guide plate, a prism sheet, a diffusion sheet, and the like, which are optical members, may be disposed on the light path of the light emitting device package 600, and a plurality of light emitting device packages 600 according to the embodiment may be arranged on the substrate.

이러한 발광소자 패키지(600), 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자또는 발광소자 패키지(600)를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다. The light emitting device package 600, the substrate, and the optical member can function as a light unit. Another embodiment may be implemented with a display device, a pointing device, a lighting system including the light emitting device or the light emitting device package 600 described in the above embodiments, for example, the lighting system includes a lamp, a streetlight .

도 9a는 실시예에 따른 발광소자를 포함하는 조명 시스템을 도시한 사시도이며, 도 9b는 도 9a의 조명 시스템의 C-C' 단면을 도시한 단면도이다.FIG. 9A is a perspective view showing an illumination system including a light emitting device according to an embodiment, and FIG. 9B is a cross-sectional view showing a C-C 'cross section of the illumination system of FIG. 9A.

즉, 도 9b 는 도 9a의 조명 시스템(700)을 길이방향(Z)과 높이방향(X)의 면으로 자르고, 수평방향(Y)으로 바라본 단면도이다.9B is a cross-sectional view of the lighting system 700 of FIG. 9A cut in the longitudinal direction Z and the height direction X and viewed in the horizontal direction Y. FIG.

도 9a 및 도 9b를 참조하면, 조명 시스템(700)은 몸체(710), 몸체(710)와 체결되는 커버(730) 및 몸체(710)의 양단에 위치하는 마감캡(750)을 포함할 수 있다.9A and 9B, the lighting system 700 may include a body 710, a cover 730 coupled to the body 710, and a finishing cap 750 positioned at opposite ends of the body 710 have.

몸체(710)의 하부면에는 발광소자 모듈(743)이 체결되며, 몸체(710)는 발광소자 패키지(744)에서 발생한 열이 몸체(710)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있고, 이에 한정하지 아니한다.A light emitting device module 743 is coupled to the lower surface of the body 710 and the body 710 is electrically connected to the light emitting device package 744 through a conductive and / And may be formed of a metal material having excellent heat dissipation effect, but is not limited thereto.

특히, 발광소자 패키지(744)는 발광소자(미도시)를 포함하며, 발광소자(미도시)는 자외선 파장의 빛에서 강해지는 활성층의 측면으로 발산되는 TM mode의 빛을 활용하여 광추출량을 극대화할 수 있고, 발광소자 패키지(744) 및 조명 시스템(700)의 발광 효율이 개선될 수 있다.In particular, the light emitting device package 744 includes a light emitting device (not shown), and the light emitting device (not shown) maximizes the light extraction amount by utilizing the TM mode light emitted to the side of the active layer, And the luminous efficiency of the light emitting device package 744 and the illumination system 700 can be improved.

발광소자 패키지(744)는 기판(742) 상에 다색, 다열로 실장되어 모듈을 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라서 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 기판(742)으로 MCPCB(Metal Core PCB) 또는 FR4 재질의 PCB 를 사용할 수 있으나 이에 한정하지 않는다.The light emitting device package 744 is mounted on the substrate 742 in a multi-color, multi-row manner to form a module. The light emitting device package 744 can be mounted at equal intervals or can be mounted with various distances as required. As the substrate 742, MCPCB (Metal Core PCB) or FR4 PCB may be used, but the present invention is not limited thereto.

커버(730)는 몸체(710)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.The cover 730 may be formed in a circular shape so as to surround the lower surface of the body 710, but is not limited thereto.

커버(730)는 내부의 발광소자 모듈(743)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(730)는 발광소자 패키지(744)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(730)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(730)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다. The cover 730 protects the internal light emitting element module 743 from foreign substances or the like. In addition, the cover 730 may include diffusion particles to prevent glare of light generated in the light emitting device package 744 and uniformly emit light to the outside, and may include at least one of an inner surface and an outer surface of the cover 730 A prism pattern or the like may be formed on one side. Further, the phosphor may be coated on at least one of the inner surface and the outer surface of the cover 730.

한편, 발광소자 패키지(744)에서 발생하는 광은 커버(730)를 통해 외부로 방출되므로, 커버(730)는 광투과율이 우수하여야 하며, 발광소자 패키지(744)에서 발생하는 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는 바, 커버(730)는 폴리에틸렌 테레프탈레이트(Polyethylen?Terephthalate;PET), 폴리카보네이트(Polycarbonate;PC), 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성되는 것이 바람직하다.Since the light generated in the light emitting device package 744 is emitted to the outside through the cover 730, the cover 730 must have a high light transmittance and sufficient to withstand the heat generated in the light emitting device package 744. [ The cover 730 may be made of a material including polyethylene terephthalate (PET), polycarbonate (PC), polymethyl methacrylate (PMMA), or the like .

마감캡(750)은 몸체(710)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(750)에는 전원 핀(752)이 형성되어 있어, 실시예에 따른 조명 시스템(700)은 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.The finishing cap 750 is located at both ends of the body 710 and can be used for sealing the power supply unit (not shown). In addition, the finishing cap 750 is formed with the power pin 752, so that the lighting system 700 according to the embodiment can be used immediately without a separate device on the terminal from which the conventional fluorescent lamp is removed.

도 10는 실시예에 따른 발광소자를 포함하는 액정 표시 장치의 분해 사시도이다.10 is an exploded perspective view of a liquid crystal display device including a light emitting device according to an embodiment.

도 10는 에지-라이트 방식으로, 액정 표시 장치(800)는 액정표시패널(810)과 액정표시패널(810)로 빛을 제공하기 위한 백라이트 유닛(870)을 포함할 수 있다.10, the liquid crystal display device 800 may include a liquid crystal display panel 810 and a backlight unit 870 for providing light to the liquid crystal display panel 810 in an edge-light manner.

액정표시패널(810)은 백라이트 유닛(870)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(810)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(812) 및 박막 트랜지스터 기판(814)을 포함할 수 있다.The liquid crystal display panel 810 can display an image using light provided from the backlight unit 870. The liquid crystal display panel 810 may include a color filter substrate 812 and a thin film transistor substrate 814 facing each other with a liquid crystal therebetween.

컬러 필터 기판(812)은 액정표시패널(810)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.The color filter substrate 812 can realize the color of the image to be displayed through the liquid crystal display panel 810. [

박막 트랜지스터 기판(814)은 구동 필름(817)을 통해 다수의 회로부품이 실장되는 인쇄회로기판(818)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(814)은 인쇄회로기판(818)으로부터 제공되는 구동 신호에 응답하여 인쇄회로기판(818)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.The thin film transistor substrate 814 is electrically connected to a printed circuit board 818 on which a plurality of circuit components are mounted via a driving film 817. [ The thin film transistor substrate 814 can apply a driving voltage, which is provided from the printed circuit board 818, to the liquid crystal in response to a driving signal provided from the printed circuit board 818.

박막 트랜지스터 기판(814)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다. The thin film transistor substrate 814 may include a thin film transistor and a pixel electrode formed as a thin film on another substrate of a transparent material such as glass or plastic.

백라이트 유닛(870)은 빛을 출력하는 발광소자 모듈(820), 발광소자 모듈(820)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(810)로 제공하는 도광판(830), 도광판(830)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(850, 860, 864) 및 도광판(830)의 후방으로 방출되는 빛을 도광판(830)으로 반사시키는 반사 시트(840)로 구성된다.The backlight unit 870 includes a light emitting device module 820 that outputs light, a light guide plate 830 that changes the light provided from the light emitting module 820 into a surface light source and provides the light to the liquid crystal display panel 810, A plurality of films 850, 860, and 864 that uniformly distribute the luminance of light provided from the light guide plate 830 and improve vertical incidence property, and a reflective sheet (not shown) that reflects light emitted to the rear of the light guide plate 830 to the light guide plate 830 840).

발광소자 모듈(820)은 복수의 발광소자 패키지(824)와 복수의 발광소자 패키지(824)가 실장되어 모듈을 이룰 수 있도록 인쇄회로기판(822)을 포함할 수 있다.The light emitting device module 820 may include a printed circuit board 822 to mount a plurality of light emitting device packages 824 and a plurality of light emitting device packages 824 to form a module.

특히, 발광소자 패키지(824)는 발광소자(미도시)를 포함하며, 발광소자(미도시)는 자외선 파장의 빛에서 강해지는 활성층의 측면으로 발산되는 TM mode의 빛을 활용하여 광추출량을 극대화할 수 있고, 발광소자 패키지(824) 및 백라이트 유닛(870)의 발광 효율이 개선될 수 있다.In particular, the light emitting device package 824 includes a light emitting element (not shown), and the light emitting element (not shown) maximizes the light extraction amount by utilizing the TM mode light emitted to the side of the active layer, And the luminous efficiency of the light emitting device package 824 and the backlight unit 870 can be improved.

한편, 백라이트유닛(870)은 도광판(830)으로부터 입사되는 빛을 액정 표시 패널(810) 방향으로 확산시키는 확산필름(860)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(850)으로 구성될 수 있으며, 프리즘필름(850)를 보호하기 위한 보호필름(864)을 포함할 수 있다.The backlight unit 870 includes a diffusion film 860 for diffusing the light incident from the light guide plate 830 toward the liquid crystal display panel 810 and a prism film 850 for improving the vertical incidence by condensing the diffused light. And may include a protective film 864 for protecting the prism film 850. [

도 11은 실시예에 따른 발광소자를 포함하는 액정 표시 장치의 분해 사시도이다. 다만, 도 10에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.11 is an exploded perspective view of a liquid crystal display device including a light emitting device according to an embodiment. However, the parts shown and described in Fig. 10 are not repeatedly described in detail.

도 11은 직하 방식으로, 액정 표시 장치(900)는 액정표시패널(910)과 액정표시패널(910)로 빛을 제공하기 위한 백라이트 유닛(970)을 포함할 수 있다.11, the liquid crystal display device 900 may include a liquid crystal display panel 910 and a backlight unit 970 for providing light to the liquid crystal display panel 910 in a direct-down manner.

액정표시패널(910)은 도 10에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.Since the liquid crystal display panel 910 is the same as that described with reference to FIG. 10, detailed description is omitted.

백라이트 유닛(970)은 복수의 발광소자 모듈(923), 반사시트(924), 발광소자 모듈(923)과 반사시트(924)가 수납되는 하부 섀시(930), 발광소자 모듈(923)의 상부에 배치되는 확산판(940) 및 다수의 광학필름(960)을 포함할 수 있다.The backlight unit 970 includes a plurality of light emitting element modules 923, a reflective sheet 924, a lower chassis 930 in which the light emitting element module 923 and the reflective sheet 924 are accommodated, And a plurality of optical films 960 disposed on the diffuser plate 940. [

발광소자 모듈(923) 복수의 발광소자 패키지(922)와 복수의 발광소자 패키지(922)가 실장되어 모듈을 이룰 수 있도록 인쇄회로기판(921)을 포함할 수 있다.The light emitting device module 923 may include a printed circuit board 921 to mount a plurality of light emitting device packages 922 and a plurality of light emitting device packages 922 to form a module.

특히, 발광소자 패키지(922)는 발광소자(미도시)를 포함하며, 발광소자(미도시)는 자외선 파장의 빛에서 강해지는 활성층의 측면으로 발산되는 TM mode의 빛을 활용하여 광추출량을 극대화할 수 있고, 발광소자 패키지(922) 및 백라이트 유닛(970)의 발광 효율이 개선될 수 있다.In particular, the light emitting device package 922 includes a light emitting device (not shown), and the light emitting device (not shown) maximizes the light extraction amount by utilizing the TM mode light emitted to the side of the active layer, And the luminous efficiency of the light emitting device package 922 and the backlight unit 970 can be improved.

반사 시트(924)는 발광소자 패키지(922)에서 발생한 빛을 액정표시패널(910)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.The reflective sheet 924 reflects light generated from the light emitting device package 922 in a direction in which the liquid crystal display panel 910 is positioned, thereby improving light utilization efficiency.

한편, 발광소자 모듈(923)에서 발생한 빛은 확산판(940)에 입사하며, 확산판(940)의 상부에는 광학 필름(960)이 배치된다. 광학 필름(960)은 확산 필름(966), 프리즘필름(950) 및 보호필름(964)를 포함하여 구성된다.The light emitted from the light emitting element module 923 is incident on the diffusion plate 940 and the optical film 960 is disposed on the diffusion plate 940. The optical film 960 includes a diffusion film 966, a prism film 950, and a protective film 964.

실시예에 따른 발광소자는 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.The configuration and the method of the embodiments described above are not limitedly applied, but the embodiments may be modified so that all or some of the embodiments are selectively combined so that various modifications can be made. .

이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It should be understood that various modifications may be made by those skilled in the art without departing from the spirit and scope of the present invention.

110: 기판 120: 버퍼층(120)
130: 발광구조물 132: 제1 반도체층
134: 활성층 136: 제2 반도체층
140: 제1 전극층 150 : 제2 전극층
160: 절연층
110: substrate 120: buffer layer 120:
130: light emitting structure 132: first semiconductor layer
134: active layer 136: second semiconductor layer
140: first electrode layer 150: second electrode layer
160: insulating layer

Claims (27)

기판;
상기 기판 상에 배치되는 제1층 및 상기 제1층 상에 기둥 형태로 형성되는 버퍼기둥부를 포함하는 버퍼층; 및
상기 제1층 상에 배치되며 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물;을 포함하고,
상기 제1층 상에 배치된 상기 활성층 및 상기 제2 반도체층의 일 영역이 제거되어 노출된 상기 제1 반도체층 상에 배치되는 제1 전극층;
상기 버퍼기둥부의 상에 배치된 제2 반도체층과 전기적으로 연결되는 제2 전극층; 및
상기 제1 전극층의 양측면에 형성되어 상기 활성층 및 상기 제2 반도체층과 접하는 절연층;을 더 포함하고,
상기 버퍼층은 복수의 상기 버퍼기둥부를 포함하고,
상기 제1 전극층은 상기 복수의 버퍼기둥부 사이에 배치되고,
상기 제2 전극층은 상기 복수의 버퍼기둥부의 상면과 수직방향으로 중첩되어 배치되는 발광소자.
Board;
A buffer layer including a first layer disposed on the substrate and a buffer pillar portion formed in a columnar shape on the first layer; And
And a light emitting structure disposed on the first layer and including a first semiconductor layer, a second semiconductor layer, and an active layer disposed between the first semiconductor layer and the second semiconductor layer,
A first electrode layer disposed on the exposed first semiconductor layer with one region of the active layer and the second semiconductor layer disposed on the first layer removed;
A second electrode layer electrically connected to a second semiconductor layer disposed on the buffer pillar; And
And an insulating layer formed on both sides of the first electrode layer and in contact with the active layer and the second semiconductor layer,
Wherein the buffer layer includes a plurality of buffer pillars,
Wherein the first electrode layer is disposed between the plurality of buffer pillars,
And the second electrode layer is disposed so as to overlap with the upper surface of the plurality of buffer pillar portions in the vertical direction.
제1항에 있어서,
상기 버퍼기둥부 및 활성층은 일 영역이 상기 기판의 C 축과 대응하도록 배치되는 발광소자.
The method according to claim 1,
And the buffer pillar and the active layer are disposed so that one region corresponds to the C axis of the substrate.
삭제delete 제1항에 있어서,
상기 발광구조물은 상기 버퍼기둥부를 감싸도록 형성되는 발광소자.
The method according to claim 1,
Wherein the light emitting structure is formed to surround the buffer pillar portion.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 버퍼기둥부의 높이는 5 내지 20 ㎛ 이고, 상기 버퍼기둥부의 폭은 1 내지 3 ㎛ 인 발광소자.
The method according to claim 1,
Wherein a height of the buffer pillar is 5 to 20 mu m and a width of the buffer pillar is 1 to 3 mu m.
삭제delete 제1항에 있어서,
상기 복수의 버퍼기둥부 사이의 거리는 3 내지 10 ㎛ 인 발광소자.
The method according to claim 1,
And the distance between the plurality of buffer pillars is 3 to 10 mu m.
삭제delete 제1항에 있어서,
상기 버퍼기둥부는 육방정계 결정구조이고, 알루미늄나이트라이드(AlN)를 포함하는 발광소자.
The method according to claim 1,
Wherein the buffer pillar portion has a hexagonal crystal structure and includes aluminum nitride (AlN).
삭제delete 삭제delete 제1항에 있어서,
상기 활성층은 자외선 파장의 빛을 발생하는 발광소자.
The method according to claim 1,
Wherein the active layer generates light having an ultraviolet wavelength.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110134776A 2011-12-14 2011-12-14 Light emitting diode KR101913712B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110134776A KR101913712B1 (en) 2011-12-14 2011-12-14 Light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110134776A KR101913712B1 (en) 2011-12-14 2011-12-14 Light emitting diode

Publications (2)

Publication Number Publication Date
KR20130070660A KR20130070660A (en) 2013-06-28
KR101913712B1 true KR101913712B1 (en) 2018-12-28

Family

ID=48865330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110134776A KR101913712B1 (en) 2011-12-14 2011-12-14 Light emitting diode

Country Status (1)

Country Link
KR (1) KR101913712B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102188499B1 (en) 2014-07-11 2020-12-09 삼성전자주식회사 Nano structure semiconductor light emitting device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646570B1 (en) * 2005-12-26 2006-11-15 엘지전자 주식회사 Light emitting diode and fabricating method thereof
JP2010283400A (en) * 2010-09-24 2010-12-16 Nippon Telegr & Teleph Corp <Ntt> Semiconductor light emitting element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646570B1 (en) * 2005-12-26 2006-11-15 엘지전자 주식회사 Light emitting diode and fabricating method thereof
JP2010283400A (en) * 2010-09-24 2010-12-16 Nippon Telegr & Teleph Corp <Ntt> Semiconductor light emitting element

Also Published As

Publication number Publication date
KR20130070660A (en) 2013-06-28

Similar Documents

Publication Publication Date Title
KR101762787B1 (en) Light emitting device, Light emitting device package and light system
KR101861997B1 (en) Manufacturing method for light emitting device
KR20130007684A (en) Light emitting device
KR20140101130A (en) Ltght emitting device
KR20130140417A (en) Light emitting device and method for fabricating the same
KR102019849B1 (en) Light emitting device
KR101843740B1 (en) Light emitting device
KR20140096652A (en) Light emitting device
KR20140092958A (en) Light emitting device
KR101860318B1 (en) Light emitting device
KR101913712B1 (en) Light emitting diode
KR20130031932A (en) Light emitting device
KR101907618B1 (en) Light emitting device
KR101865405B1 (en) Light emitting device
KR20140090282A (en) Light emitting device
KR102065778B1 (en) Light emitting device
KR20140124063A (en) Light emitting device
KR101986720B1 (en) Light emitting device
KR20130025452A (en) Light emitting device
KR20120133834A (en) Light emitting device and Manufacturing method for light emitting device
KR20140092957A (en) Light emitting device
KR20140115655A (en) Light emitting device
KR20140096653A (en) Light emitting device
KR20140097605A (en) Light emitting device
KR102065375B1 (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant