KR102606866B1 - 메모리 시스템 및 그의 동작 방법 - Google Patents

메모리 시스템 및 그의 동작 방법 Download PDF

Info

Publication number
KR102606866B1
KR102606866B1 KR1020160031490A KR20160031490A KR102606866B1 KR 102606866 B1 KR102606866 B1 KR 102606866B1 KR 1020160031490 A KR1020160031490 A KR 1020160031490A KR 20160031490 A KR20160031490 A KR 20160031490A KR 102606866 B1 KR102606866 B1 KR 102606866B1
Authority
KR
South Korea
Prior art keywords
message
matrix
code
blocks
message block
Prior art date
Application number
KR1020160031490A
Other languages
English (en)
Other versions
KR20170107769A (ko
Inventor
하정석
정수황
김대성
Original Assignee
에스케이하이닉스 주식회사
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 한국과학기술원 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160031490A priority Critical patent/KR102606866B1/ko
Priority to US15/279,028 priority patent/US10141952B2/en
Publication of KR20170107769A publication Critical patent/KR20170107769A/ko
Application granted granted Critical
Publication of KR102606866B1 publication Critical patent/KR102606866B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6566—Implementations concerning memory access contentions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명의 일실시예에 따른 메모리 시스템에 있어서, 메시지 또는 인코딩 메시지를 대칭적 구조를 갖는 블록 단위 연접 비씨에에치(BCH)부호를 이용하여 소정의 행부호 및 상기 소정의 행부호와 대칭구조를 갖는 소정의 열부호로 구성된 메시지 매트릭스를 구성하는 컨트롤러를 포함할 수 있다.

Description

메모리 시스템 및 그의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 대칭 구조를 갖는 블록 단위 연접 비씨에이치(BCH) 부호를 통해 인코딩 및 디코딩을 수행하는 메모리 시스템 및 그의 동작 방법에 관한 것이다.
최근, 메모리의 고집적화가 됨에 따라 하나의 메모리 셀에 2비트 이상의 데이터를 프로그램할 수 있는 멀티 레벨 셀(Multi-Level Cell, MLC) 메모리가 반도체 드라이브 (Solid State Drive, SSD)에서 선호되고 있다.
그러나, 하나의 메모리 셀에 프로그램되는 비트의 수가 증가함으로써 리드 동작 시 레벨 간 간섭에 의한 에러가 발생할 확률이 증가하며, 프로그램/리드 동작이 반복될수록 에러 발생 확률이 증가하여 제품의 신뢰도가 떨어지는 문제가 발생한다. 이러한 문제를 해결하기 위해, 일반적으로 에러정정부호를 사용하고 있다.
에러정정부호로써 해밍 코드(Hamming code), 리드-솔로몬(Reed-Solomon, RS), 비씨에이치(Bose-Chadhuri-Hocquenghem, BCH)부호가 사용되고 있다. 특히, B비씨에이치 부호를 구성부호로 하는 블록 단위 연접 비씨에이치(Block wise concatenated BCH,BC-BCH)부호가 널리 사용되고 있다. 블록 단위 연접 비씨에이치(BC-BCH)부호는 강력한 에러 정정 부호로써, 높은 부호율, 낮은 오류율을 가지고 있다. 그러나, 블록 단위 연접 비씨에이치(BC-BCH)부호는 높은 SNR (signal to noise ratio) 채널에서 오류마루(Error Floor) 현상이 나타난다는 문제가 있다. 일반적으로, 행 패리티와 열 패리티가 각각 1개씩 실패하는 (1,1) 오류 패턴이 오류 마루(error floor)에 큰 영향을 미치고 있다. 즉, 블록의 크기가 커지면, 블록 내부에 오류 패턴의 개수가 증가할 확률이 높아지기 때문에 오류마루 현상이 일어날 확률이 높다. 이를 해결하기 위해, 블록의 크기를 줄일 수 있지만, 블록의 크기를 줄이기 위해서는 구성 부호의 개수를 증가시켜야 한다. 구성 부호의 개수를 증가시킬 경우, 부호율이 낮아진다는 문제가 있다.
본 발명의 실시 예는, 대칭 구조의 에러 정정 부호 및 이를 이용한 메모리 시스템의 인코딩 및 디코딩 동작 방법을 제공한다.
본 발명의 일실시예에 따른, 메모리 시스템에 있어서, 메시지 또는 인코딩 메시지를 대칭적 구조를 갖는 블록 단위 연접 비씨에에치(BCH)부호를 이용하여 소정의 행부호 및 상기 소정의 행부호와 대칭구조를 갖는 소정의 열부호로 구성된 메시지 매트릭스를 구성하는 컨트롤러를 포함할 수 있다.
상기 메시지는 복수의 블록 단위로 분할한 복수의 메시지 블록을 포함하고, 상기 인코딩 메시지는 복수의 블록 단위로 분할한 복수의 인코딩 메시지 블록 및 복수의 패리티블록을 포함할 수 있다.
상기 메시지 매트릭스는 제1삼각형매트릭스 및 상기 제1삼각형매트릭스와 대칭 구조를 갖는 제2삼각형매트릭스를 포함할 수 있다.
상기 제1삼각형 매트릭스는 상기 복수의 메시지블록을 이용하여 구성되며, 상기 제2삼각형 매트릭스는 상기 제1삼각형 매트릭스와 대칭구조로 이루어 지도록 상기 복수의 메시지 블록을 이용하여 구성될 수 있다.
상기 제1삼각형 매트릭스는 상기 복수의 인코딩 메시지블록 및 상기 복수의 패리티블록을 이용하여 구성되며, 상기 제2삼각형 매트릭스는 상기 제1삼각형 매트릭스에서 상기 복수의 인코딩 메시지블록과 대칭구조로 이루어지도록 상기 복수의 인코딩 메시지 블록을 이용하여 구성될 수 있다. 본 발명의 일실시예에 따른 호스트, 컨트롤러 및 메모리 장치를 포함하는 메모리 시스템 동작 방법에 있어서, 상기 컨트롤러는 상기 호스트로부터 메시지를 수신하는 제1단계; 상기 수신한 메시지를 복수의 메시지블록으로 분할하는 제2단계; 상기 복수의 메시지블록을 이용하여 제1삼각형매트릭스 및 상기 제1삼각형매트릭스와 대칭 구조를 갖는 제2삼각형매트릭스를 형성하는 제3단계; 상기 제1삼각형매트릭스 및 제2삼각형매트릭스를 결합하여 하나의 메시지 매트릭스를 형성하는 제4단계; 상기 메시지 매트릭스의 각 행부호에 인코딩을 수행하는 제5단계; 및 상기 인코딩이 수행된 메시지 매트릭스에서 상기 제1삼각형매트릭스를 추출하여 인코딩메시지를 생성하는 제6단계를 포함할 수 있다.
상기 메시지 매트릭스는, 블록 단위 연접 비씨에이치(BCH) 부호로써, 소정의 행부호 및 상기 소정의 행부호와 대칭구조를 갖는 소정의 열부호를 포함할 수 있다.
상기 메시지 매트릭스는, 상기 제1삼각형 매트릭스 및 제2삼각형 매트릭스 사이에 복수의 제로패딩블록이 형성된 반대칭구조를 갖거나, 상기 제1삼각형 매트릭스 및 제2삼각형 사이에 복수의 제로패딩블록이 형성되지 않은 쇼트닝 구조를 포함할 수 있다. 상기 메시지 매트릭스에 대해 인코딩을 수행하는 제5단계에 있어서, 상기 메시지 매트릭스의 각 행부호에 대해서 인코딩을 수행하여 각 행부호에 대응하는 패리티블록을 생성할 수 있다. 상기 인코딩이 수행된 메시지 매트릭스에서 상기 제1삼각형매트릭스 및 복수의 패리티블록을 추출하여 인코딩메시지를 생성하는 제6단계에 있어서, 상기 인코딩이 수행된 메시지 매트릭스에서 상기 제2삼각형매트릭스는 상기 제1삼각형 매트릭스와 대칭구조를 갖기 때문에 상기 제1삼각형매트릭스 및 상기 복수의 패리티블록을 추출하여 인코딩메시지를 생성할 수 있다.
본 발명의 일실시예에 따른 호스트, 컨트롤러 및 메모리 장치를 포함하는 메모리 시스템 동작 방법에 있어서, 상기 컨트롤러는 상기 메모리 장치로부터 인코딩 메시지를 리드하는 제1단계; 상기 리드한 인코딩 메시지를 복수의 메시지블록으로 분할하는 제2단계; 상기 복수의 메시지블록을 이용하여 제1삼각형매트릭스 및 상기 제1삼각형매트릭스와 대칭 구조를 갖는 제2삼각형매트릭스를 형성하는 제3단계; 상기 제1삼각형매트릭스 및 제2삼각형매트릭스를 결합하여 하나의 메시지 매트릭스를 형성하는 제4단계; 상기 메시지 매트릭스의 각 행부호에 대해 디코딩을 수행하는 제5단계; 및 상기 디코딩이 수행된 메시지 매트릭스에서 상기 제1삼각형매트릭스를 추출하여 디코딩메시지를 생성하는 제6단계를 포함할 수 있다.
상기 메시지 매트릭스는, 블록단위 연접 비씨에이치(BCH) 부호로써, 소정의 행부호 및 상기 소정의 행부호와 대칭구조를 갖는 소정의 열부호로 구성될 수 있다. 상기 메시지 매트릭스는, 상기 제1삼각형 매트릭스 및 제2삼각형 매트릭스 사이에 복수의 제로패딩블록이 형성된 반대칭구조를 갖거나, 상기 제1삼각형 매트릭스 및 제2삼각형 사이에 복수의 제로패딩블록이 형성되지 않은 쇼트닝 구조를 가질 수 있다. 상기 메시지 매트릭스에 대해 소정의 디코딩을 수행하는 제5단계에 있어서, 상기 메시지 매트릭스의 제1행부호에 대해 디코딩을 수행하여 제1디코딩결과를 생성하는 제7단계; 상기 제1디코딩결과를 상기 제1행부호와 대칭이 되는 제1열부호에 전달하여 업데이트하는 제8단계; 및 상기 메시지 매트릭스의 제1행부호의 인덱스가 마지막 행부호의 인덱스일때까지 상기 제7단계 및 상기 제8단계를 소정 횟수 반복하는 제9단계를 포함할 수 있다.
본 발명의 일실시예에 따른 호스트, 컨트롤러 및 메모리 장치를 포함하는 메모리 시스템 동작 방법에 있어서, 상기 컨트롤러는 상기 호스트로부터 메시지를 수신하는 제1단계; 상기 수신한 메시지를 복수의 메시지블록으로 분할하는 제2단계; 상기 복수의 메시지블록을 이용하여 삼각형매트릭스를 형성하는 제3단계; 상기 삼각형매트릭스의 구성부호에 대해 제1메시지블록그룹을 추출하는 제4단계; 상기 제1메시지블록그룹에 대한 인코딩을 수행하여 제1인코딩메시지블록그룹을 생성하는 제5단계; 상기 삼각형매트릭스의 구성부호의 인덱스가 마지막 구성부호의 인덱스일 때까지 상기 제4단계 및 제5단계를 소정 횟수 반복하여 전체인코딩메시지블록그룹을 생성하는 제6단계; 및 상기 전체인코딩메시지블록그룹을 이용하여 인코딩메시지를 생성하는 제7단계를 포함할 수 있다.
상기 삼각형 매트릭스는, 대칭구조를 갖는 블록 단위 연접 비씨에이치(BCH) 부호로 이루어질 수 있다. 상기 삼각형 매트릭스는 상기 삼각형 매트릭스의 대각선 방향에 복수의 제로패딩블록을 포함되거나 포함되지 않는 구조를 가질 수 있다. 상기 삼각형매트릭스의 구성부호에 대해 제1메시지블록그룹을 추출하는 제4단계는,
상기 삼각형 매트릭스에서 제1행부호에서 로우 방향에 포함된 제1로우메시지블록그룹을 추출하는 제8단계; 및 상기 추출된 제1로우메시지블록그룹의 마지막 메시지블록을 기점으로하여 상기 제1로우메시지블록그룹의 마지막 메시지블록을 제외한 컬럼방향에 포함된 제1컬럼메시지블록그룹을 추출하는 제9단계를 포함할 수 있다. 제1인코딩메시지블록그룹은, 제1메시지블록그룹에 대해 인코딩이 수행된 제1인코딩메시지블록그룹 및 제1패리티블록을 포함할 수 있다.
본 발명의 일실시예에 따른 호스트, 컨트롤러 및 메모리 장치를 포함하는 메모리 시스템 동작 방법에 있어서, 상기 컨트롤러는 상기 메모리장치로부터 인코딩메시지를 리드하는 제1단계; 상기 리드한 인코딩메시지를 복수의 인코딩메시지블록으로 분할하는 제2단계; 상기 복수의 인코딩메시지블록을 이용하여 삼각형매트릭스를 형성하는 제3단계; 상기 삼각형매트릭스의 구성부호에 대해 제1인코딩메시지블록그룹을 추출하는 제4단계; 상기 제1인코딩메시지블록그룹에 대한 디코딩을 수행하여 제1디코딩메시지블록그룹을 생성하는 제5단계; 상기 삼각형매트릭스의 구성부호의 인덱스가 마지막 구성부호의 인덱스일 때까지 상기 제4단계 및 제5단계를 소정 횟수 반복하여 전체디코딩메시지블록그룹을 생성하는 제6단계; 및 상기 전체디코딩메시지블록그룹을 이용하여 디코딩메시지를 생성하는 제7단계를 포함할 수 있다.
상기 메시지 매트릭스는 대칭구조를 갖는 블록단위 연접 비씨에이치(BCH) 부호로 구성될 수 있다. 상기 삼각형 매트릭스는 상기 삼각형 매트릭스의 대각선 방향에 복수의 제로패딩블록을 포함되거나 포함되지 않는 구조를 가질 수 있다. 상기 삼각형매트릭스의 구성부호에 대해 제1인코딩메시지블록그룹을 추출하는 제4단계는, 상기 삼각형 매트릭스에서 제1열부호에서 컬럼방향에 포함된 제1컬럼인코딩메시지블록그룹을 추출하는 제8단계; 및 상기 추출된 제1컬럼메시지블록그룹의 마지막 메시지블록을 기점으로하여 상기 제1컬럼메시지블록그룹의 마지막 메시지블록을 제외한 로우방향에 포함된 제1로우메시지블록그룹을 추출하는 제9단계를 포함할 수 있다. 상기 제6단계를 수행하기 이전에, 상기 제1인코딩메시지블록그룹에 대한 디코딩을 수행하여 생성된 제1디코딩메시지블록그룹을 상기 삼각형 매트릭스에 업데이트하는 제10단계를 더 포함할 수 있다.
본 발명의 일실시예에 따른 호스트, 컨트롤러 및 메모리 장치를 포함하는 메모리 시스템 동작 방법에 있어서, 상기 컨트롤러는 상기 호스트로부터 메시지를 수신하는 제1단계; 상기 수신한 메시지를 복수의 메시지블록으로 분할하는 제2단계; 상기 복수의 메시지블록을 이용하여 삼각형매트릭스를 형성하는 제3단계; 상기 삼각형매트릭스의 구성부호에 대해 제1메시지블록그룹 및 제2메시지블록그룹을 추출하는 제4단계; 상기 제1메시지블록그룹 및 제2메시지블록그룹에 대한 인코딩을 수행하여 제1인코딩메시지블록그룹 및 제2인코딩메시지블록그룹을 생성하는 제5단계; 및 상기 삼각형매트릭스의 구성부호의 인덱스가 마지막 구성부호의 인덱스일 때까지 상기 제4단계 및 제5단계를 소정 횟수 반복하여 전체인코딩메시지블록그룹을 생성하는 제6단계; 및 상기 전체인코딩메시지블록그룹을 이용하여 인코딩메시지를 생성하는 제7단계를 포함할 수 있다.
상기 삼각형 매트릭스는, 대칭구조를 갖는 블록 단위 연접 비씨에이치(BCH) 부호로 이루어질 수 있다. 상기 삼각형 매트릭스는 상기 삼각형 매트릭스의 대각선 방향에 복수의 제로패딩블록을 포함되거나 포함되지 않는 구조를 가질 수 있다. 상기 삼각형매트릭스의 구성부호로부터 복수의 메시지블록그룹을 추출하는 제4단계는, 상기 삼각형 매트릭스에서 제1행부호에서 로우방향에 포함된 제1로우메시지블록그룹을 추출하고, 상기 추출된 제1로우메시지블록그룹의 마지막 메시지블록을 기점으로 상기 제1로우메시지블록그룹의 마지막 메시지블록을 제외한 컬럼방향에 포함된 제1컬럼메시지블록그룹을 추출하여 제1메시지블록그룹을 생성하는 제8단계; 및 상기 삼각형 매트릭스에서 제2행부호에서 로우방향에 포함된 제2로우메시지블록그룹을 추출하고, 상기 추출된 제2로우메시지블록그룹의 마지막 메시지블록을 기점으로 상기 제2로우메시지블록그룹의 마지막 메시지블록을 제외한 컬럼방향에 포함된 제2컬럼메시지블록그룹을 추출하여 제2메시지블록그룹을 생성하는 제9단계를 포함할 수 있다. 상기 복수의 메시지블록그룹에 대한 인코딩을 동시에 수행하여 복수의 인코딩메시지블록그룹을 생성하는 제5단계는, 제1메시지블록그룹 및 제2메시지블록그룹에 대해 인코딩을 동시에 수행하여 제1인코딩메시지블록그룹 및 제2인코딩메시지블록그룹을 생성할 수 있다.
본 발명의 일실시예에 따른 호스트, 컨트롤러 및 메모리 장치를 포함하는 메모리 시스템 동작 방법에 있어서, 상기 컨트롤러는 상기 메모리장치로부터 인코딩메시지를 리드하는 제1단계; 상기 리드한 메시지를 복수의 인코딩메시지블록으로 분할하는 제2단계; 상기 복수의 인코딩메시지블록을 이용하여 삼각형매트릭스를 형성하는 제3단계; 상기 삼각형매트릭스의 구성부호에 대해 제1인코딩메시지블록그룹 및 제2인코딩메시지블록그룹을 추출하는 제4단계; 상기 제1인코딩메시지블록그룹 및 제2인코딩메시지블록그룹에 대한 디코딩을 동시에 수행하여 제1디코딩메시지블록그룹 및 제2디코딩메시지블록그룹을 생성하는 제5단계; 상기 삼각형매트릭스의 구성부호의 인덱스가 마지막 구성부호의 인덱스일 때까지 상기 제4단계 및 제5단계를 소정 횟수 반복하여 전체디코딩메시지블록그룹을 생성하는 제6단계; 및 상기 전체인코딩메시지블록그룹을 이용하여 인코딩메시지를 생성하는 제7단계를 포함할 수 있다.
상기 삼각형 매트릭스는, 대칭구조를 갖는 블록 단위 연접 비씨에이치(BCH) 부호로 이루어질 수 있다. 상기 삼각형 매트릭스는 상기 삼각형 매트릭스의 대각선 방향에 복수의 제로패딩블록을 포함되거나 포함되지 않는 구조를 가질 수 있다. 상기 삼각형매트릭스의 구성부호에 대해 복수의 인코딩 메시지블록그룹을 추출하는 제4단계는, 상기 삼각형 매트릭스에서 제1열부호에서 컬럼방향에 포함된 제1컬럼인코딩메시지블록그룹을 추출하고, 상기 추출된 제1컬럼인코딩메시지블록그룹의 마지막 인코딩메시지블록을 기점으로 상기 제1컬럼인코딩메시지블록그룹의 마지막 인코딩메시지블록을 제외한 로우방향에 포함된 제1로우인코딩메시지블록그룹을 추출하여 제1인코딩메시지블록그룹을 생성하는 제8단계; 및 상기 삼각형 매트릭스에서 제2열부호에서 컬럼방향에 포함된 제2컬럼인코딩메시지블록그룹을 추출하고, 상기 추출된 제2컬럼인코딩메시지블록그룹의 마지막 인코딩메시지블록을 기점으로 상기 제2컬럼인코딩메시지블록그룹의 마지막 인코딩메시지블록을 제외한 로우방향에 포함된 제2로우인코딩메시지블록그룹을 추출하여 제2인코딩메시지블록그룹을 생성하는 제9단계를 포함할 수 있다. 상기 복수의 메시지블록그룹에 대한 인코딩을 동시에 수행하여 복수의 인코딩메시지블록그룹을 생성하는 제5단계는, 제1인코딩메시지블록그룹 및 제2인코딩메시지블록그룹에 대해 디코딩을 동시에 수행하여 제1디코딩메시지블록그룹 및 제2디코딩메시지블록그룹을 생성하는 제10단계; 및 상기 제1디코딩메시지블록그룹 및 제2디코딩메시지블록그룹을 상기 삼각형 매트릭스에 업데이트 하는 제11단계를 포함할 수 있다.
본 발명에 따르면, 대칭 구조를 갖는 블록 단위 연접 BCH 부호를 사용함으로써, 오류마루 현상을 경감시킬 수 있는 효과가 있다.
또한, 본 발명에 따르면, 대칭 구조의 블록 단위 연접 BCH 부호의 부호화 및 복호화 수행 시, 행부호만으로 부호화 및 복호화를 수행함으로써 에러 정정 능력을 향상시킴과 동시에 인코딩 및 디코딩 시간을 줄일 수 있다.
도 1은 본 발명의 일실시예에 따른 반도체 메모리 시스템을 나타내는 블록도.
도 2는 본 발명의 일실시예에 따른 대칭 구조를 갖는 블록 단위 연접 비씨에이치 부호에 대한 다이어그램.
도 3은 본 발명의 제1실시예에 따른 메모리 시스템의 인코딩 동작 방법에 대한 흐름도.
도 4은 본 발명의 제1실시예에 따른 메모리 시스템의 디코딩 동작 방법에 대한 흐름도.
도 5는 본 발명의 제2실시예에 따른 메모리 시스템의 인코딩 동작 방법에 대한 흐름도.
도 6은 본 발명의 제2실시예에 따른 메모리 시스템의 디코딩 동작 방법에 대한 흐름도.
도 7는 본 발명의 제3실시예에 따른 메모리 시스템의 인코딩 동작 방법에 대한 흐름도.
도 8는 본 발명의 제3실시예에 따른 메모리 시스템의 디코딩 동작 방법에 대한 흐름도.
도 9는 본 발명의 일실시예에 따른 반도체 메모리 시스템을 포함하는 전자 장치.
도 10은 본 발명의 다른 실시예에 따른 반도체 메모리 시스템을 포함하는 전자 장치.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 메모리 시스템을 포함하는 전자 장치.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
일반적으로, 플래시 메모리 장치는 병렬로 연결된 다이(die)를 기본 구조로 가지고 있고, 다이는 한번에 지울(erase) 수 있는 단위인 메모리 블록으로 구성된다. 각 메모리 블록은 읽기/쓰기(read/write) 단위인 페이지(page)로 구성된다. 그러므로 오류 정정 부호는 읽기/쓰기 단위인 페이지 단위로 수행됨이 바람직하다. 페이지의 단위는 제조사마다 다르지만 일반적으로 SLC 소자에서는 1KB 페이지를, MLC 소자에서는 4KB 또는 8KB 페이지를 많이 사용한다.
플래시 메모리 장치는 저장 장치로서 높은 신뢰성을 요구하므로, 오류 정정부호를 적용했을 때 매우 낮은 오류율 영역에서 동작해야 한다. 또한, 빠른 읽기 및 쓰기 속도를 위해 부호 및 복호기의 지연 시간과 복잡도가 제한된다. 동시에, 저장 공간의 효율을 위해서 데이터 이외의 여분 공간이 제한되므로, 전체 저장 데이터 대비 패리티 비트의 비율이 제한된다. 따라서 플래시 메모리 장치에 적합한 부호는 높은 부호율(일례로, 0.9 이상)을 가지면서, 오류 마루(error floor)가 없거나, 오류 마루가 있더라도 이를 해결할 수 있는 방법이 충분히 짧은 지연 시간과 낮은 복잡도를 바탕으로 제시되어야 한다.
이하, 본 발명에서 실시하고자하는 기술 내용에는 BCH 부호를 구성 부호로 하는 모든 연접 부호 또는 단일 BCH 부호에 적용될 수 있다. 일례로, 이하, 본 발명에서 실시하고자 하는 기술내용에서는 연접 BCH 부호로 설명하기로 하며, 상기 연접 BCH 부호는 블록 단위 연접 BCH 부호를 의미한다.
이하, 본 발명에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 반도체 메모리 시스템을 나타내는 블록도이며, 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(10)은 호스트(Host)(100) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(100)는 예컨대, 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함한다.
또한, 메모리 시스템(110)은 호스트(100)의 요청에 응답하여 동작하며, 특히 호스트(100)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은 호스트(100)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(100)와 연결되는 호스트(100) 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은 DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치(200)로 구현될 수 있다.
그리고, 메모리 시스템(110)은 호스트(100)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(200) 및 메모리 장치(200)로의 데이터 저장을 제어하는 컨트롤러(120)를 포함한다.
여기서, 컨트롤러(120) 및 메모리 장치(200)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(120) 및 메모리 장치(200)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(100)의 동작 속도는 획기적으로 개선될 수 있다.
컨트롤러(120) 및 메모리 장치(200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(120) 및 메모리 장치(200)는, 하나의 반도체 장치로 집적되어, PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)의 메모리 장치(200)는 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(100)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(100)로 제공한다.
보다 구체적으로 설명하면, 메모리 장치(200)는 메모리 블록(memory block)(210), 제어회로(220), 전압공급부(230), 로우디코더(240), 페이지 버퍼(250) 및 컬럼디코더(260)를 포함할 수 있다. 또한, 메모리 장치(200)는 비휘발성 메모리 장치(200)로서, 일례로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3D 입체 스택(stack) 구조가 될 수 있다.
메모리 블록(memory block)(210)은 복수의 페이지들(Pages)을 포함하며, 또한 각각의 페이지들은 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
제어회로(220)는 메모리 장치(200)의 프로그램, 소거 및 읽기 동작과 관련된 제반 동작을 제어할 수 있다.
전압공급부(230)는 동작 모드에 따라서 각각의 워드 라인들로 공급될 워드 라인 전압들(예를 들면, 프로그램 전압, 리드전압, 패스 전압 등)과 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있다. 전압공급부(230)의 전압 발생 동작은 제어 회로(220)의 제어에 의해 수행될 수 있다. 또한, 전압공급부(230)는 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드전압들을 생성할 수 있다.
로우디코더(240)는 제어회로(220)의 제어에 응답해서 메모리 셀 어레이(210)의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드 라인들 중 하나를 선택할 수 있다. 로우디코더(158)는 제어회로(220)의 제어에 응답해서 전압공급부(230) 전압공급부(230)로부터 발생된 워드라인 전압을 선택된 워드 라인 및 비선택된 워드 라인들로 각각 제공할 수 있다. 페이지 버퍼(250)는 제어회로(220)에 의해서 제어되며, 프로그램 동작의 경우 메모리 셀 어레이에 저장될 데이터에 따라 비트 라인들을 구동하는 기입 드라이버로서 동작할 수 있다.
복수의 페이지 버퍼(250)는 프로그램 동작 시 셀 어레이(211)에 쓰일 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 페이지 버퍼(250)는 열들(또는 비트 라인들) 또는 열쌍(또는 비트 라인 쌍들)에 각각 대응될 수 있다. 페이지 버퍼(250) 내부에는 복수의 래치들이 구비될 수 있다.
컬럼 디코더(260)는 정상 읽기 동작 시 열 어드레스 정보에 응답하여 복수의 페이지 버퍼(250)로부터 읽혀진 데이터를 외부(예를 들면, 컨트롤러)로 출력할 수 있다. 이와 달리, 검증 읽기 동작 시 읽혀진 데이터는 메모리 장치(200) 내부의 패스/페일 검증 회로(미도시)로 제공되어, 메모리 셀들의 프로그램 성공 여부를 판단하는데 이용될 수 있다.
그리고, 메모리 시스템(110)의 컨트롤러(120)는, 호스트(100)로부터의 요청에 응답하여 메모리 장치(200)를 제어한다. 예컨대, 컨트롤러(120)는, 메모리 장치(200)로부터 리드된 데이터를 호스트(100)로 제공하고, 호스트(100)로부터 제공된 데이터를 메모리 장치(200)에 저장하며, 이를 위해 컨트롤러(120)는, 메모리 장치(200)의 리드, 라이트, 프로그램, 소거(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(120)는, 호스트(100) 인터페이스(Host I/F) 유닛(130), 프로세서(Processor)(140), 에러 정정 코드(ECC: Error Correction Code) 유닛(160), 파워 관리 유닛(PMU: Power Management Unit)(170), 낸드 플래시 컨트롤러(120)(NFC: NAND Flash Controller)(180), 및 메모리(Memory)(190)를 포함한다.
또한, 호스트(100) 인터페이스 유닛(130)은, 호스트(100)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(100)와 통신하도록 구성될 수 있다.
ECC 유닛(160)은 메모리 블록(210)에 저장된 데이터를 리드할 경우, 메모리 블록(210)으로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(160)은 메모리 블록(210)으로부터 리드한 데이터에 대하여 ECC 디코딩을 수행한 후, ECC 디코딩의 성공 여부를 판단하고 판단 결과에 따라 지시 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(160)은 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패(fail) 신호를 호스트에 전달할 수 있다.
여기서, ECC 유닛(160)은, LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며 이에 한정되는 것은 아니다. 또한, ECC 유닛(160)는 에러 정정을 위한 회로, 시스템 또는 장치를 모두 포함할 수 있다.
PMU(170)는, 컨트롤러(120)의 파워, 즉 컨트롤러(120)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(180)는, 컨트롤러(120)가 호스트(100)로부터의 요청에 응답하여 메모리 장치(200)를 제어하기 위해, 컨트롤러(120)와 메모리 장치(200) 간의 인터페이싱을 수행하는 메모리 인터페이스로서, 메모리 장치(200)가 플래시 메모리, 특히 일 예로 메모리 장치(200)가 낸드 플래시 메모리일 경우에, 프로세서(140)의 제어에 따라 메모리 장치(200)의 제어 신호를 생성하고 데이터를 처리한다.
아울러, 메모리(190)는, 메모리 시스템(110) 및 컨트롤러(120)의 동작 메모리로, 메모리 시스템(110) 및 컨트롤러(120)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(190)는, 컨트롤러(120)가 호스트(100)로부터의 요청에 응답하여 메모리 장치(200)를 제어, 예컨대 컨트롤러(120)가, 메모리 장치(200)로부터 리드한 데이터를 호스트(100)로 제공하고, 호스트(100)로부터 제공된 데이터를 메모리 장치(200)에 저장하며, 이를 위해 컨트롤러(120)가, 메모리 장치(200)의 리드, 라이트, 프로그램, 소거(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(120)와 메모리 장치(200) 간이 수행하기 위해 필요한 데이터를 저장한다.
메모리(190)는 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 또한, 메모리(190)는, 전술한 바와 같이, 호스트(100)와 메모리 장치(200) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼, 리드 버퍼, 맵(map) 버퍼 등을 포함한다.
또한, 메모리(190)는 ECC유닛(160)과 프로세서(140) 간 데이터 리드 등의 동작을 수행하기 위해 필요한 데이터 및 데이터 리드 등의 동작 수행 시의 데이터를 저장한다. 즉, 메모리장치(200)로부터 리드한 데이터를 저장한다. 데이터는 사용자데이터, 패리티 데이터 및 상태 데이터를 포함한다. 여기서, 상태 데이터는 데이터가 메모리 장치(200)의 메모리 블록(210)에 프로그램될 때 적용된 싸이클링 그룹 정보를 포함한다.
프로세서(140)는 메모리 시스템(110)의 제반 동작을 제어하며, 호스트(100)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(200)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(140)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(140)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
도 2는 본 발명의 일실시예에 따른 대칭 구조를 갖는 블록 단위 연접 비씨에이치 부호에 대한 다이어그램이다.
도 2를 참조하면, 구성부호로 이루어진 매트릭스는 메시지로부터 생성된 메시지 매트릭스(100) 및 상기 메시지 매트릭스(100)에 연접되어 생성된 행 패리티(200)를 포함하고 있다.
본 발명에서는 병렬 방식으로 설명하고 있지만, 직렬방식인 경우, 행 패리티(200)는 상기 메시지 매트릭스(100)의 행 메시지블록(110)의 일부로서 포함된다. 따라서, 메시지 매트릭스(100)를 생성하기 위하여 메시지의 길이와 행 패리티(200)의 길이를 함께 고려해야 한다.
상기 메시지 매트릭스(100)는 해밍 코드(Hamming code), 리드-솔로몬(Reed-Solomon, RS) 또는 비씨에이치(Bose-Chadhuri-Hocquenghem, BCH)부호 중 어느 하나의 부호를 적용하여 생성할 수 있다. 예컨대, 상기 메시지 매트릭스(100)는 비씨에이치 부호를 구성부호로 하는 블록 단위 연접 비씨에이치(Block wise concatenated BCH,BC-BCH)부호로 생성되어 있다. 상기 블록 단위 연접 비씨에이치(BLOCK- WISE CONCATENATED BCH) 부호의 상기 메시지 매트릭스(100)는 상기 메시지 매트릭스(100)에 포함된 다수의 메시지 블록들이 대칭 구조로 형성되어 있다. 즉, 상기 메시지 매트릭스(100)는 '대칭 블록 단위 연접 비씨에이치 부호(SYMMETRIC BLOCK- WISE CONCATENATED BCH, SBC-BCH)'로 생성된 구조이다.
예컨대, 상기 메시지 매트릭스(100)는 복수의 메시지 블록을 포함하고 있는 A영역(또는 B영역), 상기 A영역(또는 B영역)에 포함된 복수의 메시지 블록과 대칭 구조를 이루고 있는 B영역(A영역) 및 상기 A영역과 B영역 사이에 형성된 복수의 제로패딩블록을 포함한다. 상기 복수의 제로패딩블록은 제i번째 행부호 및 제j번째 열부호의 다수의 메시지 블록들(Bi,j) 중에서, 'i=j' 경우에 해당하는 다수의 메시지 블록을 나타낸다.
상기 메시지 매트릭스(100)는 전체 메시지 길이를 'K', 각 구성 부호에 대한 메시지 길이는 'k', 복수의 각 메시지 블록(Bi,j)에 포함된 비트의 개수 즉, 블록의 크기는 NB(NB는 자연수), 상기 메시지 매트릭스(100)를 구성하는 행부호의 개수는 개, 열부호의 개수는 개로 나타낼 수 있다. 여기서, 상기 행부호 및 열부호의 개수는 동일하다(==). 하나의 행부호는 메시지 블록 개와 하나 이상의 패리티 블록()로 이루어진다. 하나의 열부호는 메시지 블록 개로 이루어진다.
상기 메시지 매트릭스(100)의 제i행부호의 메시지 블록은 병렬 또는 직렬 연접에 관계없이 하나의 행 패리티 블록에 의해 보호될 수 있다. 상기 행 패리티 블록은 상기 제i행부호의 메시지 블록에 대한 패리티 정보를 포함할 수 있다.
상기 메시지 매트릭스(100)의 전체 메시지 길이(K)는 수학식 1과 같이 나타낼 수 있다.
여기서, 상기 는 상기 A영역 또는 B영역에 포함된 메시지 블록의 개수를 나타내고, 상기 NB는 상기 각 메시지 블록의 크기, 즉, 상기 각 메시지 블록에 포함된 비트의 개수를 나타낸다. 또한, 본 발명에서의 상기 메시지 매트릭스(100)는 대칭 구조로 이루어진 블록 단위 연접 비씨에이치 부호이기 때문에, 상기 A영역에 포함된 다수의 메시지 블록들을 통해 상기 전체 메시지 길이(K)를 산출 할 수 있다.
그리고, 각 행부호의 메시지 길이(k)는 수학식 2와 같이 나타낼 수 있다.
상기 각 메시지 블록의 크기(NB)는 상기 수학식 1를 이용하여 수학식 3을 산출할 수 있으며, 상기 수학식 2를 이용하여 수학식 4를 산출할 수 있다.
상기 행부호의 개수()는 수학식 5와 같이 나타낼 수 있다.
그리고, 각 열부호의 메시지 길이(k)는 수학식 6과 같이 나타낼 수 있다.
상기 열부호의 개수()는 수학식 7과 같이 나타낼 수 있다.
도 3은 본 발명의 제1실시예에 따른 메모리 시스템의 인코딩 동작 방법에 대한 흐름도이다.
상기 컨트롤러는 상기 호스트로부터 전달받은 메시지는 상기 대칭 블록 단위 연접 비씨에이치(SBC-BCH) 부호로 나 상기 대칭 블록 단위 연접 비씨에이치 부호에는 두 종류의 구성부호(constituent code)가 있는데, 편의상 이를 각각 행부호, 열부호라고 지칭한다.
단계 S301에서, 상기 컨트롤러(120)는 상기 호스트(100)로부터 메시지를 수신한다.
단계 S303에서, 상기 컨트롤러(120)는 상기 메시지를 설계된 코드에 따라 복수의 메시지블록으로 분할한다. 예컨대, 도 3b(a)를 참조하면, 상기 호스트(100)로부터 전달받은 메시지를 복수의 메시지블록으로 분할할 수 있다. 상기 메시지가 블록 단위로 형성된 상기 복수의 메시지블록은 제1메시지블록, 제2메시지블록, 제3메시지블록, 제4메시지블록, 제5메시지블록 및 제6메시지블록을 포함할 수 있다.
단계 S305a에서, 상기 컨트롤러(120)는 상기 복수의 메시지블록을 이용하여 제1삼각형 매트릭스를 생성한다. 상기 제1삼각형 매트릭스는 계단식 구조일 수 있다. 예컨대, 상기 분할된 상기 제1메시지블록 내지 제6메시지블록을 로우 방향으로 제1삼각형 매트릭스를 생성할 수 있다. 상기 제1삼각형 매트릭스는 제1행부호에 상기 제1메시지블록, 제2메시지블록 및 제3메시지블록을 포함하고, 제2행부호에 상기 제4메시지블록 및 제5메시지블록을 포함하며, 제3행부호에 제6메시지블록을 포함한다. 상기 생성된 제1삼각형 매트릭스는 제1버퍼에 저장된다.
단계 S305b에서, 상기 컨트롤러(120)는 상기 복수의 메시지블록을 이용하여 제2삼각형 매트릭스를 생성한다. 상기 제2삼각형 매트릭스는 계단식 구조일 수 있다. 상기 제2삼각형 매트릭스는 상기 제1삼각형 매트릭스와 대칭되는 구조이다. 예컨대, 상기 분할된 상기 제1메시지블록 내지 제6메시지블록을 컬럼 방향으로 상기 제2삼각형 매트릭스를 생성할 수 있다. 상기 제2삼각형 매트릭스는 제1열부호에 상기 제1메시지블록, 제2메시지블록 및 제3메시지블록을 포함하고, 제2열부호에 상기 제4메시지블록 및 제5메시지블록을 포함하며, 제3열부호에 제6메시지블록을 포함한다. 상기 생성된 제2삼각형 매트릭스는 제2버퍼에 저장된다. 상기 제1삼각형 매트릭스 및 상기 제2삼각형 매트릭스는 동시에 생성되거나, 또는, 상기 제1삼각형 매트릭스 생성 후, 상기 제2삼각형 매트릭스를 생성하거나, 또는 상기 제2삼각형 매트릭스 생성 후, 상기 제1삼각형 매트릭스를 생성할 수 있다.
단계 S307 및 도 3b(d)를 참조하면, 상기 제1삼각형 매트릭스 및 상기 제2삼각형 매트릭스를 결합하여 하나의 메시지 매트릭스를 생성한다. 상기 메시지 매트릭스의 행부호 및 열부호의 개수는 동일하다. 상기 생성된 메시지 매트릭스는 제3버퍼에 저장된다. 상기 메시지 매트릭스는 반대칭구조(ANTI-SYMMETRIC) 또는 쇼트닝(shortening) 구조로 나타낼 수 있다. 상기 반대칭구조로 나타내는 상기 메시지 매트릭스는 상기 제1삼각형 매트릭스, 제2삼각형 매트릭스 및 상기 제1 및 제2삼각형 매트릭스를 결합시킬 때, 접하는 부분인 대각선 방향에 제로 비트로 패딩된 복수의 제로패딩블록을 포함하고 있다. 반면에, 쇼트닝 구조를 갖는 상기 메시지 매트릭스는 상기 제1삼각형 매트릭스 및 상기 제2삼각형 매트릭스만 포함하고 있다. 즉, 쇼트닝 구조를 갖는 상기 메시지 매트릭스는 상기 제1삼각형 매트릭스 및 상기 제2삼각형 매트릭스를 결합시킬 때, 대각선 방향에 제로 비트로 패딩된 블록이 제거된 매트릭스이다. 예컨대, 본 발명의 실시예에서는 설명의 편의를 위해, 반대칭 구조를 갖는 상기 메시지 매트릭스를 통해 설명하기로 한다.
단계 S309에서, 상기 컨트롤러(120)는 상기 메시지 매트릭스의 각 행부호에 대해 인코딩을 수행하여, 상기 각 행부호에 대응하는 패리티블록을 생성한다. 상기 메시지 매트릭스에 포함된 복수의 메시지블록(BLOCK1 TO BLOCK6)에 대하여 인코딩을 수행하기 위하여, 각 행부호에 포함된 복수의 메시지블록에 대하여 로우 방향으로 인코딩을 수행하여 패리티블록을 병렬로 생성할 수 있다. 예컨대, 제1행부호는 인코딩된 제1제로패딩블록, 제1메시지블록, 제2메시지블록, 제3메시지블록 및 제1패리티블록을 포함한다. 제2행부호는 인코딩된 제1메시지블록, 제2제로패딩블록, 제4메시지블록, 제5메시지블록 및 제2패리티블록을 포함한다. 제3행부호는 인코딩된 제2메시지블록, 제4메시지블록, 제3제로패딩블록, 제6메시지블록 및 제3패리티블록을 포함한다. 제4행부호는 인코딩된 제3메시지블록, 제5메시지블록, 제6메시지블록 및 제4패리티블록을 포함한다.
상기 메시지 매트릭스는 대칭 블록 단위 연접 비씨에이치 구조이기 때문에, 상기 복수의 메시지블록에 대하여 각 열부호에 대하여 인코딩을 수행하지 않고, 각 행부호에 대하여 인코딩을 수행한다. 상기 컨트롤러(120)는 인코딩이 수행된 상기 각 행부호에 포함된 복수의 인코딩 메시지블록 및 패리티블록을 상기 제3버퍼에 업데이트한다.
단계 S311을 참조하면, 상기 인코딩이 수행된 상기 메시지 매트릭스에서, 상기 제1삼각형 매트릭스에 포함된 상기 복수의 메시지블록 및 복수의 패리티블록을 추출하여 인코딩 메시지 생성을 완료한다. 상기 메시지 매트릭스에서 상기 제1삼각형 매트릭스에 포함된 복수의 메시지블록 및 복수의 패리티블록을 추출하여 인코딩 메시지를 생성하는 이유는 상기 제2삼각형 매트릭스에 포함된 복수의 메시지블록은 상기 제1삼각형 매트릭스와 대칭된 구조이기 때문이다. 즉, 상기 대칭 블록 단위 연접 비씨에이치 부호로 인코딩을 하는 경우, 상기 블록 단위 연접 비씨에이치 부호로 인코딩하는 경우보다 오류 마루를 낮출 수 있다.
도 4는 본 발명의 제1실시예에 따른 메모리 시스템의 디코딩 동작 방법에 대한 흐름도이다.
단계 S401 및 단계 S403에서, 상기 호스트(100)로부터 커맨드 및 메시지를 전달받은 상기 컨트롤러(120)는 상기 메모리 장치(130)로부터 인코딩 메시지를 리드한다. 상기 컨트롤러(120)는 상기 인코딩 메시지를 설계된 코드에 따라 복수의 인코딩메시지블록 및 복수의 패리티블록으로 분할할 수 있다. 예컨대, 상기 복수의 인코딩메시지블록은 제1인코딩메시지블록 내지 제6인코딩메시지블록을 포함할 수 있고, 상기 복수의 패리티블록은 제1패리티블록 내지 제4패리티블록으로 분할되어 나타낼 수 있다.
단계 S405a에서, 상기 복수의 인코딩메시지블록 및 상기 복수의 패리티블록을 제1삼각형 매트릭스를 생성한다. 상기 제1삼각형 매트릭스는 계단식 구조일 수 있다. 상기 제1삼각형 매트릭스는 상기 복수의 인코딩메시지블록 및 상기 복수의 패리티블록이 로우 방향으로 구성된 매트릭스이다. 예컨대, 상기 제1삼각형 매트릭스에서, 제1행부호는 상기 제1인코딩메시지블록, 제2인코딩메시지블록, 제3인코딩메시지블록 및 제1패리티블록을 포함하고 있고, 제2행부호는 상기 제4인코딩메시지블록, 제5인코딩메시지블록 및 제2패리티블록을 포함하고 있으며, 제3행부호는 상기 제6인코딩메시지블록 및 제3패리티블록을 포함하고 있으며, 제4행부호는 제4패리티블록을 포함할 수 있다. 상기 제1삼각형 매트릭스는 제1버퍼에 저장된다.
단계 S405b에서, 상기 복수의 인코딩메시지블록을 이용하여 제2삼각형 매트릭스를 생성한다. 상기 제2삼각형 매트릭스는 계단식 구조일 수 있다. 상기 제2삼각형 매트릭스는 상기 복수의 인코딩메시지블록 및 상기 복수의 패리티블록이 컬럼 방향으로 구성된 매트릭스이다. 예컨대, 상기 제2삼각형 매트릭스에서, 제1열부호는 상기 제1인코딩메시지블록, 제2인코딩메시지블록 및 제3인코딩메시지블록을 포함하고 있고, 제2열부호는 상기 제4인코딩메시지블록 및 제5인코딩메시지블록을 포함하고 있으며, 제3열부호는 상기 제6인코딩메시지블록을 포함할 수 있다. 상기 제2삼각형 매트릭스는 제2버퍼에 저장된다.
상기 제1삼각형 매트릭스 및 상기 제2삼각형 매트릭스는 동시에 형성되거나, 상기 상부 매트릭스 구조 형성 후, 상기 하부 매트릭스 구조를 형성할 수 있다.
단계 S407을 참조하면, 상기 제1삼각형 매트릭스 및 상기 제2삼각형 매트릭스를 이용하여 하나의 메시지 매트릭스를 형성한다. 상기 메시지 매트릭스는 제3버퍼에 저장된다. 상기 메시지 매트릭스는 반대칭(anti-symmetric) 또는 쇼트닝(shortening) 구조로 나타낼 수 있다. 상기 반대칭 구조 또는 쇼트닝 구조를 갖는 메시지 매트릭스에 대해 상기 S307에서 설명하였기에, 이에 관련된 설명은 생략하기로 한다. 본 발명의 일실시예에서는 설명의 편의를 위해, 상기 반대칭 구조를 갖는 메시지 매트릭스로 설명하기로 한다.
단계 S409에서, 상기 컨트롤러(120)는 상기 메시지 매트릭스의 각 행부호에 대해서 디코딩을 수행하여 디코딩 메시지를 생성한다. 즉, 상기 컨트롤러(120)는 상기 메시지 매트릭스에 포함된 각 행부호에 대응하는 상기 복수의 인코딩메시지블록 및 상기 패리티블록에 대하여 디코딩을 수행하여 상기 디코딩 메시지를 생성할 수 있다. 각 행부호에 대해서만 디코딩을 수행하는 이유는 상기 메시지 매트릭스는 대칭 블록 단위 연접 비씨에이치 구조로 형성되었기 때문이다. 상기 메시지 매트릭스의 각 행부호에 대한 디코딩을 수행하는 방법은 후술에 의해 설명하기로 한다. 예컨대, 첫번째로, 상기 제1행부호 대해 제1디코딩을 수행하여 제1디코딩 결과를 산출한다. 상기 디코딩된 제1행부호는 제1디코딩제로패딩블록, 제1디코딩메시지블록, 제2디코딩메시지블록, 제3디코딩메시지블록 및 제1디코딩패리티블록을 포함할 수 있다. 상기 산출된 제1디코딩 결과를 상기 제1행부호와 대칭이 되는 복수의 블록에 전달하여 업데이트한다. 즉, 상기 산출된 제1행부호에 대한 제1디코딩 결과를, 상기 제1행부호와 대칭되는 제2행부호의 제1메시지블록, 제3행부호의 제2메시지블록 및 제4행부호의 제3메시지블록에 전달하여 업데이트한다.
두번째로, 제2행부호에 대해 제2디코딩을 수행하여 제2디코딩 결과를 산출한다. 상기 제2행부호는 제1메시지블록, 제2제로패딩블록, 제4메시지블록, 제5메시지블록 및 제2패리티블록을 포함할 수 있다. 상기 산출된 제2디코딩 결과를 상기 제2행부호와 대칭이 되는 복수의 블록에 전달하여 업데이트한다. 즉, 상기 산출된 제2디코딩 결과를 상기 제2행부호와 대칭이되는, 상기 제1행부호의 상기 제1메시지블록, 상기 제3행부호의 제4메시지블록 및 상기 제4행부호의 제5메시지블록에 전달하여 업데이트한다.
상기와 같이, 상기 컨트롤러(120)는 상기 제i행부호가 마지막 행부호일 때까지 반복적인 디코딩을 통해 디코딩 메시지 생성한다.
도 5는 본 발명의 제2실시예에 따른 메모리 시스템의 인코딩 동작 방법에 대한 흐름도이다.
단계 S501에서, 상기 컨트롤러(120)는 상기 호스트(100)로부터 메시지를 수신한다.
단계 S503에서, 상기 컨트롤러(120)는 상기 메시지를 설계된 코드에 따라 복수의 메시지블록으로 분할한다. 예컨대, 상기 컨트롤러(120)는 상기 메시지를 제1메시지블록 내지 제6메시지블록으로 분할한다.
단계 S505에서, 상기 컨트롤러(120)는 상기 복수의 메시지블록을 이용하여 삼각형 매트릭스를 생성한다. 상기 삼각형 매트릭스는 계단식 구조일 수 있다. 상기 삼각형 매트릭스는 로우 방향 또는 컬럼 방향으로 생성될 수 있다. 예컨대, 상기 삼각형 매트릭스는 컬럼 방향으로 생성된 매트릭스이다. 예컨대, 상기 분할된 상기 제1메시지블록 내지 제6메시지블록을 컬럼 방향으로 상기 삼각형 매트릭스를 생성할 수 있다. 상기 삼각형 매트릭스는 컬럼 방향으로 제1열부호에 상기 제1메시지블록, 제2메시지블록 및 제3메시지블록을 포함하고 있고, 제2열부호에 상기 제4메시지블록 및 제5메시지블록을 포함하고 있으며, 제3열부호에 제6메시지블록을 포함하고 있다. 상기 삼각형 매트릭스는 제1버퍼에 저장된다.
단계 S507에서, 상기 컨트롤러(120)는 상기 삼각형 매트릭스로부터 제i메시지블록그룹을 추출한다. 상기 제i메시지블록그룹은 상기 삼각형 매트릭스의 제i행부호에서 제i로우메시지블록그룹 및 제i컬럼메시지블록그룹을 추출하여 생성된 메시지블록그룹이다. 상기 제i메시지블록그룹의 메시지 길이(k)는 이다. 상기 추출된 제i메시지블록그룹은 로우방향으로 제2버퍼에 저장되어 후속으로 설명될 인코딩이 수행된다. 상기 제2버퍼의 크기는 상기 제i메시지블록그룹의 메시지 길이(k)인 와 동일하다.
상기 삼각형 매트릭스의 제i행부호에 대한 제i메시지블록그룹을 추출하는 방법은 다음과 같이 설명할 수 있다.
먼저, 제i행부호로부터, 로우 방향에 포함된 제i로우메시지블록그룹을 추출한다. 다음으로, 상기 제i행부호의 상기 제i로우메시지블록그룹 중 마지막 메시지블록에서부터 컬럼 방향으로 제i컬럼메시지블록그룹을 추출한다. 상기 제i컬럼메시지블록그룹은 상기 제i컬럼메시지블록그룹 중 첫번째 메시지블록을 제외한 나머지 블록을 포함한다. 상기 제i컬럼메시지블록 중 첫번째 메시지블록은 상기 제i로우메시지블록 중 마지막 메시지블록과 중복된 메시지블록이기 때문이다.
예컨대, 상기 제1로우메시지블록은 상기 제1제로패딩블록을 포함한다. 그리고, 상기 제1컬럼메시지블록그룹은 상기 제1제로패딩블록을 제외한 제1메시지블록, 제2메시지블록 및 제3메시지블록을 포함한다. 즉, 상기 제1메시지블록그룹은 제1제로패딩블록, 제1메시지블록, 제2메시지블록 및 제3메시지블록을 포함한다.
또한, 상기 삼각형 매트릭스의 제2행부호로부터 제2로우메시지블록 및 제2컬럼메시지블록을 살펴보면, 상기 제2로우메시지블록은 상기 제1메시지블록 및 제2제로패딩블록을 포함한다. 상기 제2컬럼메시지블록은 상기 제4메시지블록 및 제5메시지블록을 포함한다. 즉, 상기 제2메시지블록그룹은 제1메시지블록, 제2제로패딩블록, 제4메시지블록 및 제5메시지블록을 포함한다.
여기서, 상기 삼각형 매트릭스이 로우방향으로 형성된 경우, 제i행부호가 아닌 제j열부호에서 제j컬럼메시지블록그룹 추출 후, 제j로우메시지블록그룹을 추출하여 제j메시지블록그룹을 생성할 수 있다.
단계 S509에서, 상기 컨트롤러(120)는 상기 제i메시지블록그룹에 대한 인코딩을 수행하여 제i인코딩메시지를 생성한다. 상기 i인코딩메시지는 인코딩된 제i메시지블록그룹 및 상기 제i메시지블록그룹에 대응하는 제i패리티블록을 포함한다. 예컨대, 상기 제1메시지블록그룹을 인코딩하여 생성된 제1인코딩메시지는 상기 제1인코딩제로패딩블록, 제1인코딩메시지블록, 제2인코딩메시지블록, 제3인코딩메시지블록 및 제1패리티블록을 포함한다.
단계 S511에서, 상기 제i행부호가 마지막 행부호인지 확인한다.
단계 S511에서 상기 제i행부호가 마지막 행부호인지 확인한 결과, 상기 제i행부호가 마지막 행부호가 아닌 경우(N), 단계 S513에서, 상기 제i행부호의 인덱스를 증가시킨 후(i=i++), 상기 단계 S507부터 상기 제i행부호가 상기 소정의 행부호 개수( )에 대응하는 마지막 행부호일 때까지, 소정 횟수 반복하여 각 행부호에 대한 복수의 인코딩메시지를 생성한다.
단계 S511에서 상기 제i행부호가 마지막 행부호인지 확인한 결과, 상기 제i행부호가 마지막 행부호인 경우(Y), 단계 S515에서, 상기 컨트롤러(120)는 복수의 인코딩메시지를 통해 전체인코딩메시지를 생성한다.
도 6는 본 발명의 제2실시예에 따른 메모리 시스템의 디코딩 동작 방법에 대한 흐름도이다.
단계 S601 및 단계 S603에서, 상기 호스트(100)로부터 커맨드 및 메시지를 전달받은 상기 컨트롤러(120)는 상기 메모리 장치(130)로부터 전체인코딩메시지를 리드한다. 상기 컨트롤러(120)는 상기 전체인코딩메시지를 설계된 코드에 따라 복수의 인코딩메시지블록 및 복수의 패리티블록으로 분할할 수 있다. 예컨대, 상기 복수의 인코딩메시지블록은 제1인코딩메시지블록 내지 제6인코딩메시지블록을 포함하고, 상기 복수의 패리티블록은 제1패리티블록 내지 제4패리티블록을 포함할 수 있다.
단계 S605에서, 상기 컨트롤러(120)는 상기 복수의 인코딩메시지블록 및 상기 복수의 패리티블록을 이용하여 삼각형 매트릭스를 생성한다. 상기 삼각형 매트릭스는 계단식 구조일 수 있다. 상기 삼각형 매트릭스는 상기 복수의 인코딩메시지블록 및 상기 복수의 패리티블록이 로우 방향으로 생성된 매트릭스이다. 상기 삼각형 매트릭스는 제1버퍼에 저장된다. 상기 삼각형 매트릭스는 상기 삼각형 매트릭스의 대각선 방향에 복수의 제로패딩블록이 형성된 매트릭스 구조 또는, 상기 삼각형 매트릭스의 대각선 방향에 복수의 제로패딩블록이 형성되지 않은 매트릭스 구조일 수 있다. 예컨대, 상기 삼각형 매트릭스는 상기 삼각형 매트릭스의 대각선 방향에 복수의 제로패딩블록이 형성된 매트릭스 구조이다.
예컨대, 상기 삼각형 매트릭스에서, 제1행부호는 제1제로패딩블록, 상기 제1인코딩메시지블록, 제2인코딩메시지블록, 제3인코딩메시지블록 및 제1패리티블록을 포함하고 있고, 제2행부호는 제2제로패딩블록, 상기 제4인코딩메시지블록, 제5인코딩메시지블록 및 제2패리티블록을 포함하고 있으며, 제3행부호는 제3제로패딩블록, 상기 제6인코딩메시지블록 및 제3패리티블록을 포함하고 있으며, 제4행부호는 제4제로패딩블록, 제4패리티블록을 포함할 수 있다.
단계 S607에서, 상기 컨트롤러(120)는 상기 삼각형 매트릭스의 대칭 블록단위연접비씨에이치구성부호를 이용하여, 상기 삼각형 매트릭스로부터 제j인코딩메시지블록그룹을 추출한다. 상기 제j인코딩메시지블록그룹은 제j로우인코딩메시지블록그룹 및 제j컬럼인코딩메시지블록그룹을 추출하여 생성된 인코딩메시지블록그룹이다. 상기 제j인코딩메시지블록그룹은 복수의 인코딩메시지블록, 하나의 패리티블록 및 하나의 제로패딩블록을 포함할 수 있다. 상기 제j인코딩메시지블록그룹의 메시지 길이(k)는 이다. 여기서, 는 복수의 인코딩메시지블록 및 하나의 제로패딩블록을 포함한 열부호의 개수이다. 상기는 상기 패리티블록을 의미한다. 상기 추출된 제j인코딩메시지블록그룹은 로우방향으로 제2버퍼에 저장된다. 상기 삼각형 매트릭스로부터 제j인코딩메시지블록그룹을 추출하는 방법은 다음과 같이 설명할 수 있다.
먼저, 제j열부호로부터, 컬럼 방향에 포함된 제j인코딩컬럼메시지블록그룹을 추출한 후, 상기 제j열부호의 상기 제j인코딩로우메시지블록그룹 중 마지막 메시지블록에서부터 로우 방향으로 제j인코딩로우메시지블록그룹을 추출하여 제j인코딩메시지블록그룹을 생성한다. 여기서, 상기 제j인코딩로우메시지블록그룹에서 상기 제j인코딩로우메시지블록 중 첫번째 인코딩메시지블록은 상기 제j인코딩컬럼메시지블록 중 마지막 인코딩메시지블록과 중복된 인코딩메시지블록이기 때문에 상기 제j인코딩로우메시지블록그룹 중 첫번째 인코딩메시지블록을 제외한다. 예컨대, 상기 제1인코딩컬럼메시지블록은 상기 제1인코딩제로패딩블록을 포함한다. 그리고, 상기 제1인코딩로우메시지블록그룹은 상기 제1인코딩제로패딩블록을 제외한 제1인코딩메시지블록, 제2인코딩메시지블록, 제3인코딩메시지블록 및 제1패리티블록을 포함한다. 즉, 상기 제1인코딩메시지블록그룹은 제1인코딩제로패딩블록, 제1인코딩메시지블록, 제2인코딩메시지블록, 제3인코딩메시지블록 및 제1패리티블록을 포함한다.
단계 S609에서, 상기 컨트롤러(120)는 상기 제j인코딩메시지블록그룹에 대한 디코딩을 수행하여 제j디코딩메시지블록그룹을 생성한다. 상기 컨트롤러(120)는 제1버퍼에 저장된 제i인코딩메시지블록그룹을 상기 제j디코딩메시지블록그룹으로 업데이트한다. 예컨대, 상기 제1인코딩메시지블록그룹을 디코딩하여 생성된 제1디코딩메시지블록그룹은 상기 제1디코딩제로패딩블록, 제1디코딩메시지블록, 제2디코딩메시지블록, 제3디코딩메시지블록 및 제1디코딩패리티블록을 포함한다.
단계 S611에서, 상기 제j열부호가 마지막 열부호인지 확인한다.
단계 S611에서 상기 제j열부호가 마지막 열부호인지 확인한 결과, 상기 제j열부호가 마지막 열부호가 아닌 경우(N), 단계 S613에서, 상기 제j열부호의 인덱스를 증가시킨 후(j=j++), 상기 단계 S607에서부터 상기 제j열부호가 상기 소정의 열부호 개수()에 대응하는 마지막 열부호일 때까지, 소정 횟수 반복하여 각 제j열부호에 대한 제j디코딩메시지블록그룹을 생성한다.
반면에, 단계 S611에서 상기 제j열부호가 마지막 열부호인지 확인한 결과, 상기 제j열부호가 마지막 열부호인 경우(Y), 단계 S615에서, 상기 컨트롤러(120)는 상기 생성된 복수의 디코딩메시지블록그룹을 이용하여 전체인코딩메시지를 생성한다.
도 7은 본 발명의 제3실시예에 따른 메모리 시스템의 인코딩 동작 방법에 대한 흐름도이다.
단계 S701에서, 상기 컨트롤러(120)는 상기 호스트(100)로부터 메시지를 수신한다.
단계 S703에서, 상기 컨트롤러(120)는 상기 메시지를 설계된 코드에 따라 복수의 메시지블록으로 분할한다. 예컨대, 상기 컨트롤러(120)는 상기 메시지를 제1메시지블록 내지 제6메시지블록으로 분할한다.
단계 S705에서, 상기 컨트롤러(120)는 상기 복수의 메시지블록을 이용하여 삼각형 매트릭스를 생성한다. 상기 삼각형 매트릭스는 계단식 구조일 수 있다. 상기 삼각형 매트릭스는 복수의 메시지블록을 이용하여 로우 방향 또는 컬럼방향으로 생성될 수 있다. 설명의 편의를 위해, 상기 삼각형 매트릭스는 상기 복수의 메시지블록이 컬럼 방향으로 생성된 매트릭스이다. 예컨대, 상기 분할된 상기 제1메시지블록 내지 제6메시지블록을 컬럼 방향으로 상기 삼각형 매트릭스를 생성할 수 있다. 상기 삼각형 매트릭스는 제1버퍼에 저장된다. 상기 삼각형 매트릭스는 상기 삼각형 매트릭스의 대각선 방향에 복수의 제로패딩블록이 형성된 매트릭스 구조 또는, 상기 삼각형 매트릭스의 대각선 방향에 복수의 제로패딩블록이 형성되지 않은 매트릭스 구조일 수 있다. 예컨대, 상기 삼각형 매트릭스는 상기 삼각형 매트릭스의 대각선 방향에 복수의 제로패딩블록이 형성된 매트릭스 구조이다. 상기 삼각형 매트릭스는 컬럼 방향으로 제1열부호에 제1제로패딩블록, 상기 제1메시지블록, 제2메시지블록 및 제3메시지블록을 포함하고 있고, 제2열부호에 제2제로패딩블록, 상기 제4메시지블록 및 제5메시지블록을 포함하고 있으며, 제3열부호에 제3제로패딩블록 및 제6메시지블록을 포함하고 있고, 제4열부호에는 제4제로패딩블록을 포함하고 있다.
단계 S707에서, 상기 컨트롤러(120)는 상기 삼각형 매트릭스로부터 복수의 메시지블록그룹을 추출한다. 상기 복수의 메시지블록그룹은 제i메시지블록그룹 및 제i+1메시지블록그룹을 포함할 수 있다. 상기 제i메시지블록그룹은 상기 삼각형 매트릭스의 제i행부호에서 제i로우메시지블록그룹 및 제i컬럼메시지블록그룹을 추출하여 생성된 메시지블록그룹이다. 상기 제i+1메시지블록그룹은 상기 삼각형 매트릭스의 제i+1행부호에서 제i+1로우메시지블록그룹 및 제i+1컬럼메시지블록그룹을 추출하여 생성된 메시지블록그룹이다. 상기 추출된 복수의 메시지블록그룹의 각각의 메시지 길이(k)는 이다. 상기 추출된 복수의 메시지블록그룹은 로우방향으로 제2버퍼에 저장된다. 상기 제2버퍼의 크기는 이다. 상기 는 인코딩하기 위한 상기 복수의 메시지블록그룹의 개수이다.
상기 삼각형 매트릭스에서 복수의 메시지블록그룹을 추출하는 방법은 다음과 같이 설명할 수 있다.
먼저, 제i행부호로부터, 로우 방향에 포함된 제i로우메시지블록그룹을 추출한 후, 상기 제i행부호의 상기 제i로우메시지블록그룹 중 마지막 메시지블록에서부터 컬럼 방향으로 제i컬럼메시지블록그룹을 추출하여 제i메시지블록그룹을 생성한다. 상기 제i컬럼메시지블록그룹은 상기 제i로우메시지블록그룹의 마지막로우메시지블록 다음 메시지블록, 즉, 컬럼방향에 존재하는 복수의 컬럼메시지블록을 포함한다. 상기 추출된 제i메시지블록그룹은 제2버퍼에 저장된다. 예컨대, 상기 제1메시지블록그룹은 제1로우메시지블록 및 제1컬럼메시지블록을 포함한다. 상기 제1로우메시지블록은 상기 제1제로패딩블록을 포함한다. 그리고, 상기 제1컬럼메시지블록그룹은 상기 제1제로패딩블록을 제외한 제1메시지블록, 제2메시지블록 및 제3메시지블록을 포함한다. 즉, 상기 제1메시지블록그룹은 제1제로패딩블록, 제1메시지블록, 제2메시지블록 및 제3메시지블록을 포함한다.
다음으로, 상기 제i+1메시지블록그룹은 상기 제i메시지블록그룹 생성 방법과 동일하게 생성되어 상기 제2버퍼에 저장된다. 예컨대. 상기 제2메시지블록그룹은 제2로우메시지블록 및 제2컬럼메시지블록을 포함한다. 상기 제2로우메시지블록은 상기 제1메시지블록 및 제2제로패딩블록을 포함한다. 상기 제2컬럼메시지블록은 상기 제4메시지블록 및 제5메시지블록을 포함한다. 즉, 상기 제2메시지블록그룹은 제1메시지블록, 제2제로패딩블록, 제4메시지블록 및 제5메시지블록을 포함한다.
단계 S709에서, 상기 컨트롤러(120)는 상기 복수의 메시지블록그룹에 대해 동시에 인코딩을 수행하여 복수의 인코딩메시지블록그룹을 생성한다. 상기 복수의 인코딩메시지블록그룹은 제i인코딩메시지블록그룹 및 제i+1인코딩메시지블록그룹을 포함한다.
상기 제i인코딩메시지블록그룹은 인코딩된 제i메시지블록그룹 및 제i패리티블록을 포함한다. 그리고 상기 제i+1인코딩메시지블록그룹은 인코딩된 제i+1메시지블록그룹 및 제i+1패리티블록을 포함한다. 예컨대, 제1인코딩메시지블록그룹은 상기 제1인코딩제로패딩블록, 제1인코딩메시지블록, 제2인코딩메시지블록, 제3인코딩메시지블록 및 제1패리티블록을 포함한다. 상기 제2인코딩메시지블록그룹은 제1인코딩메시지블록, 제2인코딩제로패딩블록, 제4인코딩메시지블록, 제5인코딩메시지블록 및 제2패리티블록을 포함한다.
단계 S711에서, 상기 제i+1행부호가 마지막 행부호인지 확인한다.
단계 S711에서, 상기 제i+1행부호가 마지막 행부호인지 확인한 결과, 상기 제i+1행부호가 마지막 행부호가 아닌 경우(N), 단계 S713에서, 상기 제i행부호 및 제i+1의 인덱스를 증가시킨 후(i=i+2), 상기 제i+1행부호가 상기 소정의 행부호 개수( )에 대응하는 마지막 행부호일 때까지, 상기 단계 S707부터 소정 횟수 반복한다.
단계 S711에서, 상기 제i+1행부호가 마지막 행부호인지 확인한 결과, 상기 제i+1행부호가 마지막 행부호인 경우(Y), 단계 S715에서, 상기 컨트롤러(120)는 상기 생성된 복수의 인코딩메시지블록그룹을 이용하여 전체인코딩메시지를 생성한다.
도 8은 본 발명의 제3실시예에 따른 메모리 시스템의 디코딩 동작 방법에 대한 흐름도이다.
단계 S801 및 단계 S803에서, 상기 호스트(100)로부터 커맨드 및 메시지를 전달받은 상기 컨트롤러(120)는 상기 메모리 장치(130)로부터 전체인코딩메시지를 리드한다. 상기 컨트롤러(120)는 상기 전체인코딩메시지를 설계된 코드에 따라 복수의 인코딩메시지블록 및 복수의 패리티블록으로 분할할 수 있다. 예컨대, 상기 복수의 인코딩메시지블록은 제1인코딩메시지블록 내지 제6인코딩메시지블록을 포함할 수 있고, 상기 복수의 패리티블록은 제1패리티블록 내지 제4패리티블록을 포함할 수 있다.
단계 S805에서, 상기 컨트롤러(120)는 상기 복수의 인코딩메시지블록 및 상기 복수의 인코딩패리티블록을 이용하여 삼각형 매트릭스를 생성한다. 상기 삼각형 매트릭스는 계단식 구조일 수 있다. 상기 삼각형 매트릭스는 상기 복수의 인코딩메시지블록 및 상기 복수의 패리티블록이 로우 방향으로 생성된 매트릭스이다. 상기 삼각형 매트릭스는 상기 삼각형 매트릭스의 대각선 방향에 복수의 제로패딩블록이 형성된 매트릭스 구조 또는, 상기 삼각형 매트릭스의 대각선 방향에 복수의 제로패딩블록이 형성되지 않은 매트릭스 구조일 수 있다. 예컨대, 상기 삼각형 매트릭스는 상기 삼각형 매트릭스의 대각선 방향에 복수의 제로패딩블록이 형성된 매트릭스 구조이다. 상기 삼각형 매트릭스는 제1버퍼에 저장된다. 예컨대, 상기 삼각형 매트릭스에서, 제1행부호는 상기 제1제로패딩블록, 제1인코딩메시지블록, 제2인코딩메시지블록, 제3인코딩메시지블록 및 제1패리티블록을 포함하고 있고, 제2행부호는 제2제로패딩블록, 상기 제4메시지블록, 제5메시지블록 및 제2패리티블록을 포함하고 있으며, 제3행부호는 제3제로패딩블록, 상기 제6메시지블록 및 제3패리티블록을 포함하고 있으며, 제4행부호는 제4제로패딩블록 및 제4패리티블록을 포함할 수 있다.
단계 S807에서, 상기 컨트롤러(120)는 상기 삼각형 매트릭스의 대칭 블록단위연접비씨에이치구성부호를 이용하여, 상기 삼각형 매트릭스로부터 복수의 인코딩메시지블록그룹을 추출한다. 상기 복수의 인코딩메시지블록그룹은 제j인코딩메시지블록그룹 및 제j+1인코딩메시지블록그룹을 포함한다. 상기 제j인코딩메시지블록그룹은 제j로우인코딩메시지블록그룹 및 제j컬럼인코딩메시지블록그룹을 추출하여 생성된 인코딩메시지블록그룹이다. 또한, 상기 제j+1인코딩메시지블록그룹은 제j+1로우인코딩메시지블록그룹 및 제j+1컬럼인코딩메시지블록그룹을 추출하여 생성된 인코딩메시지블록그룹이다. 상기 추출된 복수의 인코딩메시지블록그룹의 각각의 메시지 길이(k)는 이다. 여기서, 는 상기 패리티블록의 크기를 의미한다. 상기 추출된 복수의 인코딩메시지블록그룹은 로우방향으로 제2버퍼에 저장된다. 상기 제2버퍼의 크기는 이다. 상기 는 디코딩하기 위한 상기 복수의 인코딩메시지블록그룹의 개수이다.
상기 상기 삼각형 매트릭스로부터 복수의 인코딩메시지블록그룹을 추출하는 방법은 다음과 같이 설명할 수 있다.
먼저, 제j열부호로부터, 컬럼 방향에 포함된 제j인코딩컬럼메시지블록그룹을 추출한 후, 상기 제j열부호의 상기 제j인코딩로우메시지블록그룹 중 마지막 메시지블록에서부터 로우 방향으로 제j인코딩로우메시지블록그룹을 추출하여 제j인코딩메시지블록그룹을 생성한다. 상기 제j인코딩로우메시지블록그룹에서 상기 제j인코딩로우메시지블록 중 첫번째 인코딩메시지블록은 상기 제j인코딩컬럼메시지블록 중 마지막 인코딩메시지블록과 중복된 인코딩메시지블록이기 때문에 상기 제j인코딩로우메시지블록그룹 중 첫번째 인코딩메시지블록을 제외한다. 상기 추출된 제j인코딩메시지블록그룹은 제2버퍼에 저장된다. 다음으로, 상기 제j+1인코딩메시지블록그룹은 상기 제j인코딩메시지블록그룹 생성 방법과 동일하게 생성되어 상기 제2버퍼에 저장된다.
예컨대, 제1인코딩메시지블록그룹은 제1인코딩컬럼메시지블록그룹 및 제1인코딩로우메시지블록그룹을 포함한다. 상기 제1인코딩컬럼메시지블록그룹은 상기 제1인코딩제로패딩블록을 포함한다. 그리고, 상기 제1인코딩로우메시지블록그룹은 상기 제1인코딩제로패딩블록을 제외한 제1인코딩메시지블록, 제2인코딩메시지블록, 제3인코딩메시지블록 및 제1패리티블록을 포함한다. 즉, 상기 제1인코딩메시지블록그룹은 제1인코딩제로패딩블록, 제1인코딩메시지블록, 제2인코딩메시지블록, 제3인코딩메시지블록 및 제1패리티블록을 포함한다.
또한, 제2인코딩메시지블록그룹은 제2인코딩컬럼베시지블록그룹 및 제2인코딩로우메시지블록그룹을 포함한다. 상기 제2인코딩컬럼메시지블록은 상기 제1인코딩메시지블록 및 제2인코딩제로패딩블록을 포함한다. 상기 제2인코딩로우메시지블록그룹은 제4인코딩메시지블록, 제5인코딩메시지블록 및 제2패리티블록을 포함한다. 즉, 상기 제2인코딩메시지블록그룹은 제1인코딩메시지블록, 제2인코딩제로패딩블록, 제4인코딩메시지블록, 제5인코딩메시지블록 및 제2패리티블록을 포함한다.
단계 S809에서, 상기 컨트롤러(120)는 상기 복수의 인코딩메시지블록그룹에 대해 디코딩을 동시에 수행하여 복수의 디코딩메시지블록그룹을 생성한다. 상기 복수의 디코딩메시지블록그룹은 제j디코딩메시지블록그룹 및 제j+1디코딩메시지블록그룹을 포함한다. 상기 컨트롤러(120)는 상기 제j디코딩메시지블록그룹 및 상기 제j+1디코딩메시지블록그룹을 상기 제1버퍼에 업데이트 한다. 예컨대, 제1디코딩메시지블록그룹은 상기 제1디코딩제로패딩블록, 제1디코딩메시지블록, 제2디코딩메시지블록, 제3디코딩메시지블록 및 제1디코딩패리티블록을 포함한다. 그리고 상기 제2디코딩메시지블록그룹은 상기 제1디코딩메시지블록, 제2디코딩제로패딩블록, 제4디코딩메시지블록, 제5디코딩블록 및 제2디코딩패리티블록을 포함한다.
단계 S811에서, 상기 제j+1열부호가 마지막 열부호인지 확인한다.
단계 S811에서 상기 제j+1열부호가 마지막 열부호인지 확인한 결과, 상기 제j+1열부호가 마지막 열부호가 아닌 경우(N), 단계 S813에서, 상기 제j열부호 및 제j+1열부호의 인덱스를 증가시킨 후(j=j+2), 상기 제j+1열부호가 상기 소정의 열부호 개수()에 대응하는 마지막 열부호일 때까지, 상기 단계 S807에서부터 소정 횟수 반복하여 복수의 디코딩메시지블록그룹을 생성하여 제1버퍼에 업데이트한다.
반면에, 단계 S811에서 상기 제j열부호가 마지막 열부호인지 확인한 결과, 상기 제j+1열부호가 마지막 열부호인 경우(Y), 단계 S815에서, 상기 컨트롤러(120)는 상기 생성된 복수의 디코딩메시지블록그룹 이용하여 전체디코딩메시지를 생성한다.
도 9는 본 발명의 일실시예에 따른 반도체 메모리 시스템을 포함하는 전자 장치로서, 본 발명의 일실시예에 따른 메모리 컨트롤러(15000) 및 플래시 메모리(16000)를 포함하는 전자 장치(10000)의 블록도이다.
도 9을 참조하면, 이동 전화기(cellular phone), 스마트 폰(smart phone), 또는 태블릿(tablet) PC와 같은 전자 장치(10000)는 예를 들어 플래시 메모리 장치로 구현될 수 있는 플래시 메모리(16000)와, 플래시 메모리(16000)의 동작을 제어할 수 있는 메모리 컨트롤러(15000)를 포함할 수 있다.
플래시 메모리(16000)는 반도체 메모리 시스템(200)에 대응된다. 플래시 메모리(16000)는 랜덤 데이터를 저장 할 수 있다.
메모리 컨트롤러(15000)는 전자 장치의 전반적인 동작을 제어하는 프로세서(11000)에 의하여 제어될 수 있다.
플래시 메모리(16000)에 저장된 데이터는 프로세서(11000)의 제어에 따라 동작하는 메모리 컨트롤러(15000)의 제어에 따라 디스플레이(13000)를 통하여 디스플레이될 수 있다.
무선 송수신기(12000)는 안테나(ANT)를 통하여 무선 신호를 주거나 받을 수 있다. 예들 들어, 무선 송수신기(12000)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(11000)가 처리할 수 있는 신호로 변환할 수 있다. 따라서 프로세서(11000)는 무선 송수신기(12000)로부터 출력된 신호를 처리하고, 처리된 신호를 메모리 컨트롤러(15000)를 통하여 플래시 메모리(16000)에 저장하거나 또는 디스플레이(13000)를 통하여 디스플레이할 수 있다.
무선 송수신기(12000)는 프로세서(11000)로부터 출력된 신호를 무선 신호로 변환하고, 변환된 무선 신호를 안테나(ANT)를 통하여 외부로 출력할 수 있다.
입력 장치(14000)는 프로세서(11000)의 동작을 제어하기 위한 제어 신호 또는 프로세서(11000)에 의하여 처리될 데이터를 입력할 수 있는 장치로서, 터치 패드 (touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad), 또는 키보드로 구현될 수 있다.
프로세서(11000)는 플래시 메모리(16000)로부터 출력된 데이터, 무선 송수신기(12000)로부터 출력된 무선 신호, 또는 입력 장치(14000)로부터 출력된 데이터가 디스플레이(13000)를 통하여 디스플레이될 수 있도록 디스플레이(13000)를 제어할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 반도체 메모리 시스템을 포함하는 전자 장치로서, 본 발명의 일실시예에 따른 메모리 컨트롤러(24000) 및 플래시 메모리(25000)를 포함하는 전자 장치(20000)의 블록도이다.
도 10을 참조하면, PC(personal computer), 태블릿 컴퓨터(tablet computer), 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어와 같은 데이터 처리 장치로 구현될 수 있는 전자 장치(20000)는 플래시 메모리 장치와 같은 플래시 메모리(25000)와, 플래시 메모리(25000)의 동작을 제어할 수 있는 메모리 컨트롤러(24000)를 포함할 수 있다.
전자 장치(20000)는 전자 장치(20000)의 전반적인 동작을 제어하기 위한 프로세서(21000)를 포함할 수 있다. 메모리 컨트롤러(24000)는 프로세서(21000)에 의하여 제어될 수 있다.
프로세서(21000)는 입력 장치(22000)에 의하여 발생한 입력 신호에 따라 반도체 메모리 시스템에 저장된 데이터를 디스플레이를 통하여 디스플레이할 수 있다. 예들 들어, 입력 장치(22000)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 메모리 시스템을 포함하는 전자 장치로서, 본 발명의 또 다른 일실시예에 따른 메모리 컨트롤러(32000) 및 반도체 메모리 시스템(34000)를 포함하는 전자 장치(30000)의 블록도이다.
도 11을 참조하면, 전자 장치(30000)는 카드 인터페이스(31000), 메모리 컨트롤러(32000), 및 반도체 메모리 시스템(34000), 예들 들어 플래시 메모리 장치를 포함할 수 있다.
전자 장치(30000)는 카드 인터페이스(31000)를 통하여 호스트(HOST)와 데이터를 주거나 받을 수 있다. 일실시예에 따라, 카드 인터페이스(31000)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다. 카드 인터페이스(31000)는 전자 장치(30000)와 통신할 수 있는 호스트(HOST)의 통신 프로토콜에 따라 호스트(HOST)와 메모리 컨트롤러(32000) 사이에서 데이터 교환을 인터페이스할 수 있다.
메모리 컨트롤러(32000)는 전자 장치(30000)의 전반적인 동작을 제어하며, 카드 인터페이스(31000)와 반도체 메모리 시스템(34000) 사이에서 데이터의 교환을 제어할 수 있다. 또한 메모리 컨트롤러(32000)의 버퍼 메모리(325)는 카드 인터페이스(31000)와 반도체 메모리 시스템(34000) 사이에서 주고받는 데이터를 버퍼링할 수 있다.
메모리 컨트롤러(32000)는 데이터 버스(DATA) 및 어드레스 버스(ADDRESS)를 통하여 카드 인터페이스(31000)와 반도체 메모리 시스템(34000)와 접속될 수 있다. 일실시예에 따라 메모리 컨트롤러(32000)는 카드 인터페이스(31000)로부터 리드 또는 라이트하고자 하는 데이터의 어드레스를 어드레스 버스(ADDRESS)를 통하여 수신하고 이를 반도체 메모리 시스템(34000)로 전송할 수 있다.
또한, 메모리 컨트롤러(32000)는 카드 인터페이스(31000) 또는 반도체 메모리 시스템(34000) 각각에 접속된 데이터 버스(DATA)를 통하여 리드 또는 라이트하고자 하는 데이터를 수신하거나 전송할 수 있다.
도 11의 전자 장치(30000)가 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(HOST)에 접속될 때, 호스트(HOST)는 카드 인터페이스(31000)와 메모리 컨트롤러(32000)를 통하여 반도체 메모리 시스템(34000)에 저장된 데이터를 주거나 받을 수 있다.
본 발명의 상세한 설명에서는 구체적인 일실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 수 있다.

Claims (14)

  1. 메모리 시스템에 있어서,
    메시지 또는 인코딩 메시지를 대칭적 구조를 갖는 블록 단위 연접 비씨에에치(BCH)부호를 이용하여 소정의 행부호 및 상기 소정의 행부호와 대칭구조를 갖는 소정의 열부호로 구성된 메시지 매트릭스를 구성하는 컨트롤러
    를 포함하며,
    상기 메시지 매트릭스는 제1삼각형매트릭스 및 상기 제1삼각형매트릭스와 대칭 구조를 갖는 제2삼각형매트릭스를 포함하고, 상기 제1삼각형매트릭스 및 제2삼각형매트릭스 사이에 복수의 제로패딩블록이 형성되지 않은 쇼트닝 구조를 갖는 메모리 시스템.
  2. 제1항에 있어서,
    상기 메시지를 복수의 메시지블록으로 분할하고, 상기 인코딩 메시지를 복수의 인코딩메시지블록 및 복수의 패리티블록으로 분할하는 메모리 시스템.
  3. 삭제
  4. 제2항에 있어서,
    상기 제1삼각형 매트릭스는 상기 복수의 메시지블록을 이용하여 구성되며, 상기 제2삼각형 매트릭스는 상기 제1삼각형 매트릭스와 대칭구조로 이루어 지도록 상기 복수의 메시지블록을 이용하여 구성된 메모리 시스템
  5. 제2항에 있어서,
    상기 제1삼각형 매트릭스는 상기 복수의 인코딩 메시지블록 및 상기 복수의 패리티블록을 이용하여 구성되며, 상기 제2삼각형 매트릭스는 상기 제1삼각형 매트릭스에서 상기 복수의 인코딩 메시지블록과 대칭구조로 이루어지도록 상기 복수의 인코딩 메시지블록을 이용하여 구성된 메모리 시스템.
  6. 호스트, 컨트롤러 및 메모리 장치를 포함하는 메모리 시스템 동작 방법에 있어서,
    상기 컨트롤러는 상기 호스트로부터 메시지를 수신하는 제1단계;
    상기 수신한 메시지를 복수의 메시지블록으로 분할하는 제2단계;
    상기 복수의 메시지블록을 이용하여 제1삼각형매트릭스 및 상기 제1삼각형매트릭스와 대칭 구조를 갖는 제2삼각형매트릭스를 형성하는 제3단계;
    상기 제1삼각형매트릭스 및 제2삼각형매트릭스를 결합하여 하나의 메시지 매트릭스를 형성하는 제4단계;
    상기 메시지 매트릭스에 대해 인코딩을 수행하는 제5단계; 및
    상기 인코딩이 수행된 메시지 매트릭스에서 상기 제1삼각형매트릭스 및 복수의 패리티블록을 추출하여 인코딩메시지를 생성하는 제6단계
    를 포함하며,
    상기 메시지 메트릭스는,
    상기 제1삼각형매트릭스 및 상기 제2삼각형매트릭스 사이에 복수의 제로패딩블록이 형성되지 않은 쇼트닝 구조를 갖는 메모리 시스템 동작 방법.
  7. 제6항에 있어서,
    상기 메시지 매트릭스는, 블록 단위 연접 비씨에이치(BCH) 부호로써, 소정의 행부호 및 상기 소정의 행부호와 대칭구조를 갖는 소정의 열부호로 구성된 메모리 시스템 동작 방법.
  8. 삭제
  9. 제6항에 있어서,
    상기 메시지 매트릭스에 대해 인코딩을 수행하는 제5단계에 있어서,
    상기 메시지 매트릭스의 각 행부호에 대해서 인코딩을 수행하여 각 행부호에 대응하는 패리티블록을 생성하는 메모리 시스템 동작 방법.
  10. 제6항에 있어서,
    상기 인코딩이 수행된 메시지 매트릭스에서 상기 제1삼각형매트릭스 및 복수의 패리티블록을 추출하여 인코딩메시지를 생성하는 제6단계에 있어서,
    상기 인코딩이 수행된 메시지 매트릭스에서 상기 제2삼각형매트릭스는 상기 제1삼각형 매트릭스와 대칭구조를 갖기 때문에 상기 제1삼각형매트릭스 및 상기 복수의 패리티블록을 추출하여 인코딩메시지를 생성하는 메모리 시스템 동작 방법.
  11. 호스트, 컨트롤러 및 메모리 장치를 포함하는 메모리 시스템 동작 방법에 있어서,
    상기 컨트롤러는 상기 메모리 장치로부터 인코딩 메시지를 리드하는 제1단계;
    상기 리드한 인코딩 메시지를 복수의 인코딩메시지블록 및 복수의 패리티블록으로 분할하는 제2단계;
    상기 복수의 인코딩메시지블록 및 복수의 패리티블록을 이용하여 제1삼각형매트릭스 및 상기 제1삼각형매트릭스와 대칭 구조를 갖는 제2삼각형매트릭스를 형성하는 제3단계; 및
    상기 제1삼각형매트릭스 및 제2삼각형매트릭스를 결합하여 하나의 메시지 매트릭스를 형성하는 제4단계;
    상기 메시지 매트릭스에 대해 소정의 디코딩을 수행하는 제5단계;
    상기 디코딩이 수행된 메시지 매트릭스에서 상기 제1삼각형매트릭스를 추출하여 디코딩메시지를 생성하는 제6단계
    를 포함하며,
    상기 메시지 매트릭스는,
    상기 제1삼각형매트릭스 및 상기 제2삼각형매트릭스 사이에 복수의 제로패딩블록이 형성되지 않은 쇼트닝 구조를 갖는 메모리 시스템 동작 방법.
  12. 제11항에 있어서,
    상기 메시지 매트릭스는, 블록단위 연접 비씨에이치(BCH) 부호로써, 소정의 행부호 및 상기 소정의 행부호와 대칭구조를 갖는 소정의 열부호로 구성된 메모리 시스템 동작 방법.
  13. 삭제
  14. 제11항에 있어서,
    상기 메시지 매트릭스에 대해 소정의 디코딩을 수행하는 제5단계에 있어서,
    상기 메시지 매트릭스의 제1행부호에 대해 디코딩을 수행하여 제1디코딩결과를 생성하는 제7단계;
    상기 제1디코딩결과를 상기 제1행부호와 대칭이 되는 제1열부호에 전달하여 업데이트하는 제8단계; 및
    상기 메시지 매트릭스의 제1행부호의 인덱스가 마지막 행부호의 인덱스일때까지 상기 제7단계 및 상기 제8단계를 소정 횟수 반복하는 제9단계
    를 포함하는 메모리 시스템 동작 방법.
KR1020160031490A 2016-03-16 2016-03-16 메모리 시스템 및 그의 동작 방법 KR102606866B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160031490A KR102606866B1 (ko) 2016-03-16 2016-03-16 메모리 시스템 및 그의 동작 방법
US15/279,028 US10141952B2 (en) 2016-03-16 2016-09-28 Memory system and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160031490A KR102606866B1 (ko) 2016-03-16 2016-03-16 메모리 시스템 및 그의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170107769A KR20170107769A (ko) 2017-09-26
KR102606866B1 true KR102606866B1 (ko) 2023-11-29

Family

ID=59856085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160031490A KR102606866B1 (ko) 2016-03-16 2016-03-16 메모리 시스템 및 그의 동작 방법

Country Status (2)

Country Link
US (1) US10141952B2 (ko)
KR (1) KR102606866B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102666852B1 (ko) * 2016-07-21 2024-05-20 에스케이하이닉스 주식회사 컨트롤러, 반도체 메모리 시스템 및 그의 동작 방법
KR20190038964A (ko) * 2017-10-02 2019-04-10 에스케이하이닉스 주식회사 에러 정정 코드 유닛, 그것의 인코딩 및 디코딩 방법
US10553285B2 (en) * 2017-11-28 2020-02-04 Western Digital Technologies, Inc. Single-port memory with opportunistic writes
KR101974301B1 (ko) * 2018-01-03 2019-04-30 포항공과대학교 산학협력단 플래시 메모리의 오류 정정을 위한 대칭형 연접 비씨에이치 복호화기와 이를 이용한 오류 정정 방법 및 시스템
US11016844B2 (en) * 2019-03-15 2021-05-25 Toshiba Memory Corporation Error correction code structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130132793A1 (en) 2011-11-18 2013-05-23 Korea Advanced Institute Of Science And Technology Encoding, decoding, and multi-stage decoding circuits for concatenated bch, and error correction circuit of flash memory device using the same
KR101320684B1 (ko) * 2011-11-18 2013-10-18 한국과학기술원 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치
KR101496052B1 (ko) 2013-11-28 2015-02-25 한국과학기술원 블록 단위 연접 bch 부호 성능 개선 및 오류마루 경감을 위해 순환 자리 이동을 활용하는 복호 기법 및 회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8788922B2 (en) * 2011-02-28 2014-07-22 Apple Inc Error correction codes for incremental redundancy
KR101948952B1 (ko) * 2014-01-09 2019-02-15 에스케이하이닉스 주식회사 인코딩 장치 및 메시지 매트릭스 생성 방법
US9692451B2 (en) * 2014-09-30 2017-06-27 Avago Technologies General Ip (Singapore) Pte. Ltd Non-binary low density parity check (NB-LDPC) codes for communication systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130132793A1 (en) 2011-11-18 2013-05-23 Korea Advanced Institute Of Science And Technology Encoding, decoding, and multi-stage decoding circuits for concatenated bch, and error correction circuit of flash memory device using the same
KR101320684B1 (ko) * 2011-11-18 2013-10-18 한국과학기술원 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치
KR101496052B1 (ko) 2013-11-28 2015-02-25 한국과학기술원 블록 단위 연접 bch 부호 성능 개선 및 오류마루 경감을 위해 순환 자리 이동을 활용하는 복호 기법 및 회로

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Half-Product Codes for Flash Memory", Santosh Emmadi 외 2명, Proc. Non-Volatile Memories Workshop, Vol.312. 2015.03.31.*

Also Published As

Publication number Publication date
KR20170107769A (ko) 2017-09-26
US10141952B2 (en) 2018-11-27
US20170272101A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
KR102081588B1 (ko) Ecc 디코더의 동작 방법 및 그것을 포함하는 메모리 컨트롤러
KR102275717B1 (ko) 플래시 메모리 시스템 및 그의 동작 방법
KR102606866B1 (ko) 메모리 시스템 및 그의 동작 방법
CN108108308B (zh) 存储器系统及其操作方法
KR102666852B1 (ko) 컨트롤러, 반도체 메모리 시스템 및 그의 동작 방법
KR102529666B1 (ko) LDPC 코드(Low Density Parity Check Code) 부호를 위한 복호 방법 및 장치
KR20120096213A (ko) 컨트롤러, 이의 동작방법, 및 상기 컨트롤러를 포함한 메모리 시스템
KR20180021327A (ko) 데이터 처리 시스템 및 그의 동작 방법
US10985780B2 (en) Error correction circuit, and memory controller having the error correction circuit and memory system having the memory controller
CN108694970B (zh) 控制器及其操作方法
KR20160075174A (ko) 메모리 시스템 및 그 동작방법
KR20190042970A (ko) 메모리 시스템 및 그의 동작방법
CN107728932B (zh) 存储器系统及其操作方法
KR20180022175A (ko) 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법
CN110968521B (zh) 存储器系统及其操作方法
KR20170135500A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN106158046B (zh) 用于turbo乘积码的误校正避免
CN108108122B (zh) 控制器和存储器系统及其操作方法
KR102664665B1 (ko) 메모리 시스템
KR102513782B1 (ko) 컨트롤러 및 그것의 동작 방법
KR20180033740A (ko) 메모리 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법
CN108874681B (zh) 存储器系统及其操作方法
US10141072B2 (en) Efficient encoder based on modified RU algorithm
US9906241B2 (en) Apparatus and method for turbo product codes
US11418217B2 (en) Error correction circuit and error correction encoding method

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right