KR102599709B1 - 반도체검사장비 핀 드라이버 장치 및 그 운용방법 - Google Patents

반도체검사장비 핀 드라이버 장치 및 그 운용방법 Download PDF

Info

Publication number
KR102599709B1
KR102599709B1 KR1020230117335A KR20230117335A KR102599709B1 KR 102599709 B1 KR102599709 B1 KR 102599709B1 KR 1020230117335 A KR1020230117335 A KR 1020230117335A KR 20230117335 A KR20230117335 A KR 20230117335A KR 102599709 B1 KR102599709 B1 KR 102599709B1
Authority
KR
South Korea
Prior art keywords
driver
signal
dre
pin driver
general
Prior art date
Application number
KR1020230117335A
Other languages
English (en)
Inventor
오세경
Original Assignee
(주) 에이블리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 에이블리 filed Critical (주) 에이블리
Priority to KR1020230117335A priority Critical patent/KR102599709B1/ko
Application granted granted Critical
Publication of KR102599709B1 publication Critical patent/KR102599709B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G01R31/318519—Test of field programmable gate arrays [FPGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체검사장비(Automatic Test Equipment; ATE)에서 신호출력부인 핀 드라이버 회로(Pin Driver Circuit)에, 반도체검사장비 전용으로만 사용하는 핀 드라이버 IC(Integrated Circuit; 집적회로)가 아닌, FPGA(Field Programmable Gate Array)와 같은 범용 로직(Logic) IC를 사용하여 저전압 신호를 구현하도록 한 반도체검사장비 핀 드라이버 장치 및 그 운용방법에 관한 것으로, 신호 변환기가 패턴발생기에서 생성한 패턴신호를 전달받아 드라이버인에이블신호로 변환시켜 주며; 범용 로직 IC 핀 드라이버가 신호 변환기에서 변환시킨 드라이버인에이블신호에 따라 피시험디바이스가 터미네이션전압을 하이레벨입력전압으로 인식하도록 해 준다.

Description

반도체검사장비 핀 드라이버 장치 및 그 운용방법{Automatic test equipment pin diver and operating method thereof}
본 발명의 기술 분야는 반도체검사장비 핀 드라이버 장치 및 그 운용방법에 관한 것으로, 특히 반도체검사장비(Automatic Test Equipment; ATE)에서 신호출력부인 핀 드라이버 회로(Pin Driver Circuit)에, 반도체검사장비 전용으로만 사용하는 핀 드라이버 IC(Integrated Circuit; 집적회로)가 아닌, FPGA(Field Programmable Gate Array)와 같은 범용 로직(Logic) IC를 사용하여 저전압 신호를 구현하도록 한 반도체검사장비 핀 드라이버 장치 및 그 운용방법에 관한 것이다.
반도체검사장비는 컴퓨터로 구동되는 반도체, 전자회로, 인쇄회로기판 어셈블리 등과 같은 디바이스를 테스트하는 자동화된 시스템을 말하며, 또한 반도체검사장비에 의해 테스트되는 디바이스는 피시험디바이스(Device under Test; DUT)라고 한다. 이러한 반도체검사장비는, 대응하는 기능을 가지는 컴퓨터 시스템, 테스팅 디바이스(Testing Device) 또는 단일 디바이스를 포함한다. 그리고 테스팅 디바이스의 일부로는 핀 일렉트로닉스(Pin Electronics; PE)가 있으며, 핀 일렉트로닉스는 DUT를 테스트하는 드라이버, 비교기, 액티브 로드기능을 포함한다. 이때 드라이버는 테스팅 디바이스 상에서 핀으로 테스트 신호를 제공한다.
고가의 반도체검사장비는, 일반적으로 반도체검사장비 전용으로만 사용하는 전용 핀 드라이버 IC(즉, ATE 전용 핀 드라이버 IC)를 사용하여 다양한 전압의 반도체 소자를 검사할 수 있다. 여기서, ATE 전용 핀 드라이버 IC는, 출력전압의 범위가 넓어서 범용으로 낮은 전압까지 사용할 수 있다. 그러나 ATE 전용 핀 드라이버 IC가 고가인 것이 단점이다. 그리고 ATE 전용 핀 드라이버 IC가 아닌 범용으로 사용하는 논리소자를 적용하는 경우에는, 일반적으로 1.2V 이하의 신호는 출력할 수 없는 단점을 가지고 있다.
한국등록특허 제10-1257246호(2013.04.17. 등록)는 자동 시험 장비(ATE)에 사용되는 테스터와 같은 핀 디바이스를 구동하는 핀 일렉트로닉스 드라이버에 관하여 개시되어 있다. 개시된 기술에 따르면, 테스팅 디바이스로 제어 신호를 공급하도록 설정된 컴퓨터 시스템; 및 제어 신호에 따라 반도체 디바이스를 테스트하도록 설정된 테스팅 디바이스로서, 반도체 디바이스로 전압을 공급하는 핀과, 전압을 핀으로 드라이브하도록 설정된 드라이버를 포함하는 테스팅 디바이스를 포함하고, 드라이버는: 테스트 신호를 제1임피던스 경로를 통해 반도체 디바이스로 공급하도록 설정된 제1드라이버 회로, 및 제2임피던스 경로를 통해 반도체 디바이스로 프로그래밍 신호의 적어도 일부를 공급하도록 설정된 제2드라이버 회로로서, 프로그래밍 신호는 테스트 신호보다 고전압이고, 제2임피던스 경로는 제1임피던스 경로보다 더 낮은 임피던스를 가지는 제2드라이버 회로를 구비하고 있으며, 제2드라이버회로는, 전류를 출력하도록 설정된 전류 공급기; 입력 전압 신호에 응답하여 출력 신호를 생성하도록 설정된 증폭기; 증폭기와 전류 공급기 사이에 있고, 출력 신호에 응답하여 닫히도록 설정되는 제1스위치 회로를 포함하고, 제1스위치 회로가 닫히면, 전류 공급기로부터 출력된 출력 전류는 제1스위치회로를 통과하고 제2임피던스 경로를 통과하여 프로그래밍 신호의 적어도 일부를 생성하는 것을 특징으로 한다.
한국등록특허 제10-1884180호(2018.07.26. 등록)는 반도체검사장비 핀 드라이버 회로에 관하여 개시되어 있는데, 고속신호를 출력시켜 주는 고속드라이버부; 저속신호를 출력시켜 주는 저속드라이버부; 출력신호 전압에 따라 이에 대응하는 드라이버선택신호를 생성시켜 주는 감지부; 및 감지부에서 생성시킨 드라이버선택신호에 따라 고속드라이버부와 저속드라이버부 중 하나를 선택하는 선택부를 포함하되; 감지부는, 출력신호 전압이 노멀전압 또는 특정전압 미만인 경우에 제1드라이버선택신호를 생성하며, 출력신호 전압이 노멀전압 또는 특정전압 이상인 경우에 제2드라이버선택신호를 생성하는 것을 특징으로 한다. 개시된 기술에 따르면, 반도체검사장비에서 신호출력부인 핀 드라이버 회로에 고속신호용 드라이버와 저속신호용 드라이버를 결합하여 단일채널로 구현함으로써, 출력신호 전압이 낮은 고속신호뿐만 아니라 출력신호 전압 범위가 넓은 저속신호까지 출력이 가능하다.
상술한 바와 같은 종래 기술에서는, ATE 전용 핀 드라이버 IC의 경우, 출력 전압 범위가 넓어서 저전압 출력이 가능하나 고가인 단점이 있으며, 또한 채널 수가 많은 제품이 없어서, 고밀도 집적이 어려워, 다채널을 구현하기 어려울 뿐만 아니라, 넓은 전압 범위를 가지므로 발열이 심하게 발생하는 단점도 있었다. 또한, 기존 장비들은 패턴신호(Pattern Signal; PAT)와 드라이버인에이블신호(Driver Enable Signal; DRE)가 분리(또는, 구분)되어 있고, 개별 핀(Pin)마다 별도의 DRE를 연결하는 것이 제한적이며, 기존 장비의 드라이버 핀(Driver Pin)은 DRE를 연결할 수 없고, 인에이블(Enable) 또는 디스에이블(Disable)로 고정되어 있고, 입출력 핀(Pin)만 설정이 가능하나 개별 입출력 핀마다 다른 패턴(Pattern) 출력을 연결하는 것이 제한적이다.
한국등록특허 제10-1257246호 한국등록특허 제10-1884180호
본 발명이 해결하고자 하는 과제는, 전술한 바와 같은 단점 및 제한점을 해결하기 위한 것으로, 반도체검사장비(Automatic Test Equipment; ATE)에서 신호출력부인 핀 드라이버 회로(Pin Driver Circuit)에, 반도체검사장비 전용으로만 사용하는 핀 드라이버 IC(Integrated Circuit; 집적회로)가 아닌, FPGA(Field Programmable Gate Array)와 같은 범용 로직(Logic) IC를 사용하여 저전압 신호를 구현하도록 한 반도체검사장비 핀 드라이버 장치 및 그 운용방법을 제공하는 것이다.
상술한 과제를 해결하는 수단으로는, 본 발명의 한 특징에 따르면, 패턴발생기(PG)에서 생성한 패턴신호(PAT)를 전달받아 드라이버인에이블신호(DRE)로 변환시켜 주기 위한 신호 변환기(110); 및 상기 신호 변환기(110)에서 변환시킨 드라이버인에이블신호(DRE)에 따라 피시험디바이스(DUT)가 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 해 주기 위한 범용 로직 IC 핀 드라이버(120)를 포함하는 반도체검사장비 핀 드라이버 장치를 제공한다.
일 실시 예에서, 상기 신호 변환기(110)는, 패턴발생기(PG)에서 생성한 패턴신호(PAT)를 반전시켜 드라이버인에이블신호(DRE)로 생성하며, 드라이버인에이블신호(DRE)를 상기 범용 로직 IC 핀 드라이버(120)의 핀드라이버입력신호 중 DRE로 입력시켜 주는 것을 특징으로 한다.
일 실시 예에서, 상기 범용 로직 IC 핀 드라이버(120)는, 핀드라이버입력신호로 DRE와 PAT를 가지며, 신호 변환기(110)에서 변환시킨 드라이버인에이블신호(DRE)를 DRE로 입력받고, PAT를 로우 상태로 고정시켜 주는 것을 특징으로 한다.
일 실시 예에서, 상기 범용 로직 IC 핀 드라이버(120)는, 범용 로직 IC(121)를 구비하며, 범용 로직 IC(121)의 DRE로 출력하고자 하는 논리정보를 입력하고, 범용 로직 IC(121)의 PAT는 픽스 로우로 인가받는 것을 특징으로 한다.
일 실시 예에서, 상기 범용 로직 IC 핀 드라이버(120)는, 범용 로직 IC(121)를 구비하며, 범용 로직 IC(121)의 DRE로 출력하고자 하는 논리정보를 연결시켜, 피시험디바이스(DUT)가 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 하는 것을 특징으로 한다.
일 실시 예에서, 상기 범용 로직 IC(121)는, 터미네이션전압(VTT)을 하이레벨입력전압(VIH)의 1/2로 낮은 전압을 사용하며, 외부에서 별도의 전원을 공급하지 않고, 하이레벨입력전압(VIH)을 저항 분배하여 구현하는 것을 특징으로 한다.
일 실시 예에서, 상기 범용 로직 IC 핀 드라이버(120)는, 핀드라이버출력신호(PIN)로 VIH, VIL, VTT 또는 HiZ를 가지며, 상기 신호 변환기(110)에서 변환시킨 드라이버인에이블신호(DRE)가 핀드라이버입력신호 중 DRE로 로우레벨인 경우에 피시험디바이스(DUT)가 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 하며, 상기 신호 변환기(110)에서 생성시킨 드라이버인에이블신호(DRE)가 핀드라이버입력신호 중 DRE로 하이레벨인 경우에 피시험디바이스(DUT)가 로우레벨입력전압(VIL)으로 인식하도록 하거나 핀드라이버출력신호(PIN) 중 VIL을 로우레벨입력전압(VIL)으로 인식하도록 하는 것을 특징으로 한다.
일 실시 예에서, 상기 반도체검사장비 핀 드라이버 장치는, 패턴발생기(PG)에서 생성한 패턴신호(PAT)를 전달받아 로우레벨의 패턴신호(PAT)를 생성시켜 핀드라이버입력신호 중 PAT로 상기 범용 로직 IC 핀 드라이버(120)로 입력해 주기 위한 PAT 생성기를 더 포함하는 것을 특징으로 한다.
일 실시 예에서, 상기 신호 변환기(110)는, 패턴발생기(PG)에서 생성한 패턴신호(PAT)가 로우레벨일 때에, 하이레벨의 드라이버인에이블신호(DRE)를 생성시켜 주며, 패턴발생기(PG)에서 생성한 패턴신호(PAT)가 하이레벨일 때에, 로우레벨의 드라이버인에이블신호(DRE)를 생성시켜 주는 것을 특징으로 한다.
일 실시 예에서, 상기 범용 로직 IC 핀 드라이버(120)는, 상기 신호 변환기(110)에서 변환시킨 드라이버인에이블신호(DRE)와 상기 PAT 생성기(130)에서 입력한 로우레벨의 패턴신호(PAT)에 따라 하이레벨입력전압(VIH) 또는 터미네이션전압(VTT)을 피시험디바이스(DUT)에서 하이레벨입력전압(VIH)으로 인식하도록 선택해 주는 것을 특징으로 한다.
일 실시 예에서, 상기 범용 로직 IC 핀 드라이버(120)는, 패턴발생기(PG)에서 생성한 패턴신호(PAT)가 로우레벨일 때에, 상기 신호 변환기(110)로부터 하이레벨의 드라이버인에이블신호(DRE)를 입력받아 로우레벨입력전압(VIL)이 피시험디바이스(DUT)로 출력되도록 하며, 패턴발생기(PG)에서 생성한 패턴신호(PAT)가 하이레벨일 때에, 상기 신호 변환기(110)로부터 로우레벨의 드라이버인에이블신호(DRE)를 입력받아 터미네이션전압(VTT) 또는 하이레벨입력전압(VIH)이 피시험디바이스(DUT)로 출력되도록 하는 것을 특징으로 한다.
일 실시 예에서, 상기 반도체검사장비 핀 드라이버 장치는, 상기 PAT 생성기(130)에서 생성시킨 로우레벨의 패턴신호(PAT)를 반전시켜 하이레벨의 패턴신호(PAT)로 생성하기 위한 반전기(140); 및 상기 신호 변환기(110)에서 변환시킨 드라이버인에이블신호(DRE)와 상기 반전기(140)에서 생성한 하이레벨의 패턴신호(PAT) 중 하나를 선택하여 핀드라이버입력신호 중 DRE로 상기 범용 로직 IC 핀 드라이버(120)로 입력해 주며, 상기 PAT 생성기(130)에서 생성시킨 로우레벨의 패턴신호(PAT)와 접지에 고정된 로우레벨신호 중 하나를 선택하여 핀드라이버입력신호 중 PAT로 상기 범용 로직 IC 핀 드라이버(120)로 입력해 주기 위한 선택기(150)를 더 포함하는 것을 특징으로 한다.
일 실시 예에서, 상기 선택기(150)는, 선택신호(SEL)에 따라 드라이버인에이블신호(DRE)와 하이레벨의 패턴신호(PAT) 중 하나를 선택하며, 선택신호(SEL)에 따라 로우레벨의 패턴신호(PAT)와 접지에 고정된 로우레벨신호 중 하나를 선택하는 것을 특징으로 한다.
일 실시 예에서, 상기 범용 로직 IC 핀 드라이버(120)는, 선택신호(SEL)가 로우레벨일 때에, 드라이버인에이블신호(DRE)가 로우레벨이고 패턴신호(PAT)가 로우레벨 또는 하이레벨이면 터미네이션전압(VTT)이 피시험디바이스(DUT)로 출력되도록 해 주며, 드라이버인에이블신호(DRE)가 하이레벨이고 패턴신호(PAT)가 로우레벨이면 로우레벨입력전압(VIL)이 피시험디바이스(DUT)로 출력되도록 해 주며, 드라이버인에이블신호(DRE)가 하이레벨이고 패턴신호(PAT)가 하이레벨이면 하이레벨입력전압(VIH)이 피시험디바이스(DUT)로 출력되도록 해 주는 것을 특징으로 한다.
일 실시 예에서, 상기 범용 로직 IC 핀 드라이버(120)는, 선택신호(SEL)가 하이레벨일 때에, 드라이버인에이블신호(DRE)가 로우레벨이고 패턴신호(PAT)가 로우레벨 또는 하이레벨이면 터미네이션전압(VTT)이 피시험디바이스(DUT)로 출력되도록 해 주며, 드라이버인에이블신호(DRE)가 하이레벨이고 패턴신호(PAT)가 로우레벨이면 로우레벨입력전압(VIL)이 피시험디바이스(DUT)로 출력되도록 해 주며, 드라이버인에이블신호(DRE)가 하이레벨이고 패턴신호(PAT)가 하이레벨이면 로우레벨입력전압(VIL)이 피시험디바이스(DUT)로 출력되도록 주는 것을 특징으로 한다.
상술한 과제를 해결하는 수단으로는, 본 발명의 다른 한 특징에 따르면, 신호 변환기(110)가 패턴발생기(PG)에서 생성한 패턴신호(PAT)를 전달받아 드라이버인에이블신호(DRE)로 변환시켜 주는 단계; 및 범용 로직 IC 핀 드라이버(120)가 상기 신호 변환기(110)에서 변환시킨 드라이버인에이블신호(DRE)에 따라 피시험디바이스(DUT)가 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 해 주는 단계를 포함하는 반도체검사장비 핀 드라이버 장치 운용방법을 제공한다.
본 발명의 효과로는, 반도체검사장비(Automatic Test Equipment; ATE)에서 신호출력부인 핀 드라이버 회로(Pin Driver Circuit)에, 반도체검사장비 전용으로만 사용하는 핀 드라이버 IC(Integrated Circuit; 집적회로)가 아닌, FPGA(Field Programmable Gate Array)와 같은 범용 로직(Logic) IC를 사용하여 저전압 신호를 구현하도록 한 반도체검사장비 핀 드라이버 장치 및 그 운용방법을 제공함으로써, 저전압 신호 출력이 가능할 뿐만 아니라, 기존의 ATE 전용 핀 드라이버 IC가 아닌 범용 로직 IC를 사용하여 구현시켜 저가이면서, 또한 채널수가 많은 제품이 있어서, 고밀도 집적이 쉬워, 다채널을 구현하기 쉬우며, 발열이 심하게 발생하지 않도록 할 수 있다는 것이다.
도 1은 본 발명의 실시 예에 따른 반도체검사장비 핀 드라이버 장치를 제1예로 설명하는 도면이다.
도 2는 도 1에 있는 범용 로직 IC 핀 드라이버의 핀드라이버입력신호와 핀드라이버출력신호를 설명하는 도면이다.
도 3은 본 발명의 실시 예에 따른 반도체검사장비 핀 드라이버 장치를 제2예로 설명하는 도면이다.
도 4는 본 발명의 실시 예에 따른 반도체검사장비 핀 드라이버 장치를 제3예로 설명하는 도면이다.
도 5는 도 4에 있는 범용 로직 IC 핀 드라이버의 핀드라이버입력신호와 핀드라이버출력신호를 설명하는 도면이다.
도 6은 본 발명의 실시 예에 따른 반도체검사장비 핀 드라이버 장치 운용방법을 설명하는 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시 예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시 예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시 예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
이제 본 발명의 실시 예에 따른 반도체검사장비 핀 드라이버 장치 및 그 운용방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 반도체검사장비 핀 드라이버 장치를 제1예로 설명하는 도면이며, 도 2는 도 1에 있는 범용 로직 IC 핀 드라이버의 핀드라이버입력신호와 핀드라이버출력신호를 설명하는 도면이다.
도 1 및 2를 참조하면, 반도체검사장비 핀 드라이버 장치(100)는, 신호 변환기(110), 범용 로직 IC 핀 드라이버(120)를 포함한다.
신호 변환기(110)는, 패턴발생기(Pattern Generator; PG)와 타이밍발생기(Timing Generator; TG)에서 생성한 패턴신호(Pattern Signal; PAT)를 전달받아 드라이버인에이블신호(Driver Enable Signal; DRE)로 변환시켜 주며, 해당 변환시킨 드라이버인에이블신호(DRE)를 범용 로직 IC 핀 드라이버(120)로 입력해 준다.
일 실시 예에서, 신호 변환기(110)는, 패턴발생기(PG)와 타이밍발생기(TG)에서 생성한 패턴신호(PAT)를 전달받아, 해당 전달받은 패턴신호(PAT)를 반전시켜 드라이버인에이블신호(DRE)로 생성할 수 있으며, 해당 생성한 드라이버인에이블신호(DRE)를 범용 로직 IC 핀 드라이버(120)의 핀드라이버입력신호 중 DRE로 입력시켜 줄 수 있다.
범용 로직 IC 핀 드라이버(120)는, 신호 변환기(110)로부터 입력되는 드라이버인에이블신호(DRE)에 따라 피시험디바이스(Device under Test; DUT)가 터미네이션전압(Termination Voltage; VTT)을 하이레벨입력전압(High-Level Input Voltage; VIH)으로 인식하도록 해 준다.
일 실시 예에서, 범용 로직 IC 핀 드라이버(120)는, 핀드라이버입력신호로 DRE(드라이버인에이블신호)와 PAT(패턴신호)가 있으며, 이때 도 2에 도시된 바와 같이, 신호 변환기(110)로부터 입력되는 드라이버인에이블신호(DRE)를 핀드라이버입력신호 중 DRE로 입력받고, 핀드라이버입력신호 중 PAT를 로우(Low) 상태로 고정시켜 줄 수 있다.
일 실시 예에서, 범용 로직 IC 핀 드라이버(120)는, 범용 로직 IC(121)를 구비하며, 범용 로직 IC(121)의 DRE로 출력하고자 하는 논리정보를 입력하고, 범용 로직 IC(121)의 PAT는 픽스 로우(Fix Low)로 인가받을 수 있다.
일 실시 예에서, 범용 로직 IC 핀 드라이버(120)는, 범용 로직 IC(121)의 DRE로 출력하고자 하는 논리정보를 연결시켜, 피시험디바이스(DUT)가 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 함으로써, 출력 전압이 높은 범용 로직 IC(121)에서도 저전압의 신호가 출력되도록 할 수 있다. 여기서, 범용 로직 IC(121)는, FPGA와 같은 범용 로직 IC에서 제공하는 출력 전압 범위보다 더 낮은 전압의 신호를 발생시켜 줄 수 있다. 이때, 피시험디바이스(DUT)는 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식한다.
일 실시 예에서, 범용 로직 IC(121)는, 터미네이션전압(VTT)을 하이레벨입력전압(VIH)의 1/2 수준으로 낮은 전압을 사용할 수 있으며, 이때 외부에서 별도의 전원을 공급하지 않고, 도 1에 도시된 바와 같이, 하이레벨입력전압(VIH)을 저항 분배하여 구현할 수 있다.
일 실시 예에서, 범용 로직 IC 핀 드라이버(120)는, 핀드라이버출력신호(PIN)로 VIH, VIL(Low-Level Input Voltage; 로우레벨입력전압), VTT(또는, HiZ(High Impedance; 하이임피던스))가 있으며, 도 2에 도시된 바와 같이, 신호 변환기(110)로부터 입력되는 드라이버인에이블신호(DRE)가 핀드라이버입력신호 중 DRE로 로우레벨인 경우에 피시험디바이스(DUT)가 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 해 줄 수 있으며, 또한 신호 변환기(110)로부터 입력되는 드라이버인에이블신호(DRE)가 핀드라이버입력신호 중 DRE로 하이레벨인 경우에 피시험디바이스(DUT)가 로우레벨입력전압(VIL)으로 인식하도록 하거나 핀드라이버출력신호(PIN) 중 VIL을 로우레벨입력전압(VIL)으로 인식하도록 해 줄 수 있다.
상술한 바와 같은 구성을 가진 반도체검사장비 핀 드라이버 장치(100)는, 반도체검사장비에서 신호출력부인 핀 드라이버 회로에, 반도체검사장비 전용으로만 사용하는 핀 드라이버 IC가 아닌, FPGA와 같은 범용 로직 IC(121)를 사용하여 저전압 신호를 구현함으로써, 저전압 신호 출력이 가능할 뿐만 아니라, 기존의 ATE 전용 핀 드라이버 IC가 아닌 범용 로직 IC를 사용하여 구현시켜 저가이면서, 또한 채널수가 많은 제품이 있어서, 고밀도 집적이 쉬워, 다채널을 구현하기 쉬우며, 발열이 심하게 발생하지 않도록 할 수 있다.
상술한 바와 같은 구성을 가진 반도체검사장비 핀 드라이버 장치(100)는, 출력전용 드라이버 핀(Driver Pin)이 아닌 입출력 핀(Input Output Pin)일 경우, HiZ 모드(mode)는 지원하지 않고, 전원전압 라인(VDDQ) 터미네이션(Termination) 또는 접지전압 라인(VSSQ) 터미네이션 조건만 지원하며, POD(Pseudo Open Drain)나 LVSTL(Low Voltage-Swing Termination Logic)과 같은 표준 입출력 사양(IO Standard)는 HiZ를 지원하지 않아도 무방하다.
도 3은 본 발명의 실시 예에 따른 반도체검사장비 핀 드라이버 장치를 제2예로 설명하는 도면이다.
도 3을 참조하면, 반도체검사장비 핀 드라이버 장치(100)는, 신호 변환기(110), 범용 로직 IC 핀 드라이버(120), PAT 생성기(130)를 포함한다. 여기서, 도 1과 동일하거나 유사한 부분은 그 설명을 생략하도록 한다.
일 실시 예에서, 신호 변환기(110)는, 패턴발생기(PG)와 타이밍발생기(TG)에서 생성한 패턴신호(PAT)가 '0'(로우레벨)일 때에, '1'(하이레벨)의 드라이버인에이블신호(DRE)를 생성시켜 줄 수 있으며, 또한 패턴발생기(PG)와 타이밍발생기(TG)에서 생성한 패턴신호(PAT)가 '1'(하이레벨)일 때에, '0'(로우레벨)의 드라이버인에이블신호(DRE)를 생성시켜 줄 수 있다.
범용 로직 IC 핀 드라이버(120)는, 신호 변환기(110)로부터 입력되는 드라이버인에이블신호(DRE)와 PAT 생성기(130)로부터 입력되는 로우레벨의 패턴신호(PAT)에 따라 하이레벨입력전압(VIH) 또는 터미네이션전압(VTT)을 피시험디바이스(DUT)에서 하이레벨입력전압(VIH)으로 인식하도록 선택해 준다.
일 실시 예에서, 범용 로직 IC 핀 드라이버(120)는, 패턴발생기(PG)와 타이밍발생기(TG)에서 생성한 패턴신호(PAT)가 '0'(로우레벨)일 때에, 신호 변환기(110)로부터 '1'(하이레벨)의 드라이버인에이블신호(DRE)를 입력받아 로우레벨입력전압(VIL)이 피시험디바이스(DUT)로 출력되도록 해 줄 수 있으며, 또한 패턴발생기(PG)와 타이밍발생기(TG)에서 생성한 패턴신호(PAT)가 '1'(하이레벨)일 때에, 신호 변환기(110)로부터 '0'(로우레벨)의 드라이버인에이블신호(DRE)를 입력받아 터미네이션전압(VTT)(또는, 하이레벨입력전압(VIH))이 피시험디바이스(DUT)로 출력되도록 해 줄 수 있다.
PAT 생성기(130)는, 패턴발생기(PG)와 타이밍발생기(TG)에서 생성한 패턴신호(PAT)를 전달받아 로우레벨의 패턴신호(PAT)를 생성시켜 핀드라이버입력신호 중 PAT로 범용 로직 IC 핀 드라이버(120)로 입력해 준다.
도 4는 본 발명의 실시 예에 따른 반도체검사장비 핀 드라이버 장치를 제3예로 설명하는 도면이며, 도 5는 도 4에 있는 범용 로직 IC 핀 드라이버의 핀드라이버입력신호와 핀드라이버출력신호를 설명하는 도면이다.
도 4 및 5를 참조하면, 반도체검사장비 핀 드라이버 장치(100)는, 신호 변환기(110), 범용 로직 IC 핀 드라이버(120), PAT 생성기(130), 반전기(140), 선택기(150)를 포함한다. 여기서, 도 1 및 3과 동일하거나 유사한 부분은 그 설명을 생략하도록 한다.
반전기(140)는, PAT 생성기(130)에서 생성시킨 로우레벨의 패턴신호(PAT)를 전달받아, 해당 전달받은 로우레벨의 패턴신호(PAT)를 반전시켜 하이레벨의 패턴신호(PAT)로 생성하여 선택기(150)에 입력해 준다.
선택기(150)는, 신호 변환기(110)에서 생성시킨 드라이버인에이블신호(DRE)를 전달받고 반전기(140)로부터 입력되는 하이레벨의 패턴신호(PAT)를 입력받아, 드라이버인에이블신호(DRE)와 하이레벨의 패턴신호(PAT) 중 하나를 선택하여 핀드라이버입력신호 중 DRE로 범용 로직 IC 핀 드라이버(120)로 입력해 주며, PAT 생성기(130)에서 생성시킨 로우레벨의 패턴신호(PAT)를 전달받아, 로우레벨의 패턴신호(PAT)와 접지에 고정된 로우레벨신호 중 하나를 선택하여 핀드라이버입력신호 중 PAT로 범용 로직 IC 핀 드라이버(120)로 입력해 준다.
일 실시 예에서, 선택기(150)는, 선택신호(SEL)에 따라 드라이버인에이블신호(DRE)와 하이레벨의 패턴신호(PAT) 중 하나를 선택할 수 있으며, 또한 선택신호(SEL)에 따라 로우레벨의 패턴신호(PAT)와 접지에 고정된 로우레벨신호 중 하나를 선택할 수 있다.
일 실시 예에서, 범용 로직 IC 핀 드라이버(120)는, 도 5에 도시된 바와 같이, 선택신호(SEL)가 '0'(로우레벨)일 때에, 드라이버인에이블신호(DRE)가 '0'(로우레벨)이고 패턴신호(PAT)가 '0'(로우레벨) 또는 '1'(하이레벨)이면 터미네이션전압(VTT)이 피시험디바이스(DUT)로 출력되도록 해 줄 수 있으며, 드라이버인에이블신호(DRE)가 '1'(하이레벨)이고 패턴신호(PAT)가 '0'(로우레벨)이면 로우레벨입력전압(VIL)이 피시험디바이스(DUT)로 출력되도록 해 줄 수 있으며, 드라이버인에이블신호(DRE)가 '1'(하이레벨)이고 패턴신호(PAT)가 '1'(하이레벨)이면 하이레벨입력전압(VIH)이 피시험디바이스(DUT)로 출력되도록 해 줄 수 있다.
일 실시 예에서, 범용 로직 IC 핀 드라이버(120)는, 도 5에 도시된 바와 같이, 선택신호(SEL)가 '1'(하이레벨)일 때에, 드라이버인에이블신호(DRE)가 '0'(로우레벨)이고 패턴신호(PAT)가 '0'(로우레벨) 또는 '1'(하이레벨)이면 터미네이션전압(VTT)이 피시험디바이스(DUT)로 출력되도록 해 줄 수 있으며, 드라이버인에이블신호(DRE)가 '1'(하이레벨)이고 패턴신호(PAT)가 '0'(로우레벨)이면 로우레벨입력전압(VIL)이 피시험디바이스(DUT)로 출력되도록 해 줄 수 있으며, 드라이버인에이블신호(DRE)가 '1'(하이레벨)이고 패턴신호(PAT)가 '1'(하이레벨)이면 로우레벨입력전압(VIL)이 피시험디바이스(DUT)로 출력되도록 해 줄 수 있다.
도 6은 본 발명의 실시 예에 따른 반도체검사장비 핀 드라이버 장치 운용방법을 설명하는 도면이다.
도 6을 참조하면, 신호 변환기(110)에서는, 패턴발생기(PG)와 타이밍발생기(TG)에서 생성한 패턴신호(PAT)를 전달받아 드라이버인에이블신호(DRE)로 변환시켜 주며, 해당 변환시킨 드라이버인에이블신호(DRE)를 범용 로직 IC 핀 드라이버(120)로 입력해 주게 된다(S601).
상술한 단계 S601에서 드라이버인에이블신호(DRE)를 입력함에 있어서, 신호 변환기(110)에서는, 패턴발생기(PG)와 타이밍발생기(TG)에서 생성한 패턴신호(PAT)를 전달받아, 해당 전달받은 패턴신호(PAT)를 반전시켜 드라이버인에이블신호(DRE)로 생성할 수 있으며, 해당 생성한 드라이버인에이블신호(DRE)를 범용 로직 IC 핀 드라이버(120)의 핀드라이버입력신호 중 DRE로 입력시켜 줄 수 있다.
상술한 단계 S601에서 드라이버인에이블신호(DRE)를 입력하게 되면, 범용 로직 IC 핀 드라이버(120)에서는, 신호 변환기(110)로부터 입력되는 드라이버인에이블신호(DRE)에 따라 피시험디바이스(DUT)가 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 해 주게 된다(S602).
상술한 단계 S602에서 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 함에 있어서, 핀드라이버입력신호로 DRE(드라이버인에이블신호)와 PAT(패턴신호)가 있는 범용 로직 IC 핀 드라이버(120)에서는, 도 2에 도시된 바와 같이, 신호 변환기(110)로부터 입력되는 드라이버인에이블신호(DRE)를 핀드라이버입력신호 중 DRE로 입력받고, 핀드라이버입력신호 중 PAT를 로우(Low) 상태로 고정시켜 줄 수 있다.
상술한 단계 S602에서 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 함에 있어서, 범용 로직 IC(121)를 구비하고 있는 범용 로직 IC 핀 드라이버(120)에서는, 범용 로직 IC(121)의 DRE로 출력하고자 하는 논리정보를 입력하고, 범용 로직 IC(121)의 PAT는 픽스 로우로 인가받을 수 있다.
상술한 단계 S602에서 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 함에 있어서, 범용 로직 IC 핀 드라이버(120)에서는, 범용 로직 IC(121)의 DRE로 출력하고자 하는 논리정보를 연결시켜, 피시험디바이스(DUT)가 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 함으로써, 출력 전압이 높은 범용 로직 IC(121)에서도 저전압의 신호가 출력되도록 할 수 있다.
상술한 단계 S602에서 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 함에 있어서, 범용 로직 IC(121)에서는, FPGA와 같은 범용 로직 IC에서 제공하는 출력 전압 범위보다 더 낮은 전압의 신호를 발생시켜 줄 수 있으며, 이때 피시험디바이스(DUT)는 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식한다.
상술한 단계 S602에서 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 함에 있어서, 범용 로직 IC(121)에서는, 터미네이션전압(VTT)을 하이레벨입력전압(VIH)의 1/2 수준으로 낮은 전압을 사용할 수 있으며, 이때 외부에서 별도의 전원을 공급하지 않고, 도 1에 도시된 바와 같이, 하이레벨입력전압(VIH)을 저항 분배하여 구현할 수 있다.
상술한 단계 S602에서 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 함에 있어서, 핀드라이버출력신호(PIN)로 VIH, VIL, VTT(또는, HiZ)가 있는 범용 로직 IC 핀 드라이버(120)에서는, 도 2에 도시된 바와 같이, 신호 변환기(110)로부터 입력되는 드라이버인에이블신호(DRE)가 핀드라이버입력신호 중 DRE로 로우레벨인 경우에 피시험디바이스(DUT)가 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 해 줄 수 있으며, 또한 신호 변환기(110)로부터 입력되는 드라이버인에이블신호(DRE)가 핀드라이버입력신호 중 DRE로 하이레벨인 경우에 피시험디바이스(DUT)가 터미네이션전압(VTT)을 로우레벨입력전압(VIL)으로 인식하도록 해 줄 수 있다.
이상, 본 발명의 실시 예는 상술한 장치 및/또는 운용방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시 예의 구성에 대응하는 기능을 실현하기 위한 프로그램, 그 프로그램이 기록된 기록 매체 등을 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시 예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다. 이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 반도체검사장비 핀 드라이버 장치
110: 신호 변환기
120: 범용 로직 IC 핀 드라이버
130: PAT 생성기
140: 반전기
150: 선택기

Claims (5)

  1. 패턴발생기(PG)에서 생성한 패턴신호(PAT)를 전달받아 드라이버인에이블신호(DRE)로 변환시켜 주기 위한 신호 변환기(110); 및 상기 신호 변환기(110)에서 변환시킨 드라이버인에이블신호(DRE)에 따라 피시험디바이스(DUT)가 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 해 주기 위한 범용 로직 IC 핀 드라이버(120)를 포함하며;
    상기 신호 변환기(110)는, 패턴발생기(PG)에서 생성한 패턴신호(PAT)를 반전시켜 드라이버인에이블신호(DRE)로 생성하며, 드라이버인에이블신호(DRE)를 상기 범용 로직 IC 핀 드라이버(120)의 핀드라이버입력신호 중 DRE로 입력시켜 주는 것을 특징으로 하는 반도체검사장비 핀 드라이버 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 범용 로직 IC 핀 드라이버(120)는,
    핀드라이버입력신호로 DRE와 PAT를 가지며, 신호 변환기(110)에서 변환시킨 드라이버인에이블신호(DRE)를 DRE로 입력받고, PAT를 로우 상태로 고정시켜 주는 것을 특징으로 하는 반도체검사장비 핀 드라이버 장치.
  4. 제1항에 있어서, 상기 범용 로직 IC 핀 드라이버(120)는,
    범용 로직 IC(121)를 구비하며, 범용 로직 IC(121)의 DRE로 출력하고자 하는 논리정보를 연결시켜, 피시험디바이스(DUT)가 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 하는 것을 특징으로 하는 반도체검사장비 핀 드라이버 장치.
  5. 신호 변환기(110)가 패턴발생기(PG)에서 생성한 패턴신호(PAT)를 전달받아 드라이버인에이블신호(DRE)로 변환시켜 주는 단계; 및 범용 로직 IC 핀 드라이버(120)가 상기 신호 변환기(110)에서 변환시킨 드라이버인에이블신호(DRE)에 따라 피시험디바이스(DUT)가 터미네이션전압(VTT)을 하이레벨입력전압(VIH)으로 인식하도록 해 주는 단계를 포함하며;
    상기 신호 변환기(110)는, 패턴발생기(PG)에서 생성한 패턴신호(PAT)를 반전시켜 드라이버인에이블신호(DRE)로 생성하며, 드라이버인에이블신호(DRE)를 상기 범용 로직 IC 핀 드라이버(120)의 핀드라이버입력신호 중 DRE로 입력시켜 주는 것을 특징으로 하는 반도체검사장비 핀 드라이버 장치 운용방법.
KR1020230117335A 2023-09-05 2023-09-05 반도체검사장비 핀 드라이버 장치 및 그 운용방법 KR102599709B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230117335A KR102599709B1 (ko) 2023-09-05 2023-09-05 반도체검사장비 핀 드라이버 장치 및 그 운용방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230117335A KR102599709B1 (ko) 2023-09-05 2023-09-05 반도체검사장비 핀 드라이버 장치 및 그 운용방법

Publications (1)

Publication Number Publication Date
KR102599709B1 true KR102599709B1 (ko) 2023-11-08

Family

ID=88746048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230117335A KR102599709B1 (ko) 2023-09-05 2023-09-05 반도체검사장비 핀 드라이버 장치 및 그 운용방법

Country Status (1)

Country Link
KR (1) KR102599709B1 (ko)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6075015A (ja) * 1983-09-30 1985-04-27 株式会社山武 フロント装置
JPH10239408A (ja) * 1997-02-27 1998-09-11 Yokogawa Electric Corp Ｌｓｉ試験装置
JPH10339768A (ja) * 1997-06-06 1998-12-22 Advantest Corp 半導体試験装置のテストプログラム実行方法
JPH1138100A (ja) * 1997-07-18 1999-02-12 Advantest Corp 半導体試験装置
KR19990076906A (ko) * 1996-11-15 1999-10-25 오우라 히로시 집적회로 디바이스 시험장치
JP2001201532A (ja) * 2000-01-18 2001-07-27 Advantest Corp 半導体デバイス試験方法・半導体デバイス試験装置
JP2001324552A (ja) * 2000-04-06 2001-11-22 Advantest Corp 電源電流測定ユニット及び半導体テストシステム
WO2003076959A1 (fr) * 2002-03-08 2003-09-18 Advantest Corporation Dispositif testeur a semi-conducteur et procede de mesure de synchronisation pour ce dispositif
JP2003307545A (ja) * 2002-04-15 2003-10-31 Hitachi Ltd 半導体検査装置、半導体集積回路装置、検査方法および製造方法
US20040177302A1 (en) * 2003-02-26 2004-09-09 Renesas Technology Corp. Apparatus for testing semiconductor integrated circuit
JP2006064479A (ja) * 2004-08-25 2006-03-09 Advantest Corp 試験装置、及び試験方法
JP2010038581A (ja) * 2008-07-31 2010-02-18 Toshiba Corp 半導体試験装置
KR101257246B1 (ko) 2005-09-28 2013-04-23 테라다인 인코퍼레이티드 핀 일렉트로닉스 드라이버
KR101884180B1 (ko) 2018-03-02 2018-08-01 (주) 에이블리 반도체검사장비 핀 드라이버 회로

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6075015A (ja) * 1983-09-30 1985-04-27 株式会社山武 フロント装置
KR19990076906A (ko) * 1996-11-15 1999-10-25 오우라 히로시 집적회로 디바이스 시험장치
JPH10239408A (ja) * 1997-02-27 1998-09-11 Yokogawa Electric Corp Ｌｓｉ試験装置
JPH10339768A (ja) * 1997-06-06 1998-12-22 Advantest Corp 半導体試験装置のテストプログラム実行方法
JPH1138100A (ja) * 1997-07-18 1999-02-12 Advantest Corp 半導体試験装置
JP2001201532A (ja) * 2000-01-18 2001-07-27 Advantest Corp 半導体デバイス試験方法・半導体デバイス試験装置
JP2001324552A (ja) * 2000-04-06 2001-11-22 Advantest Corp 電源電流測定ユニット及び半導体テストシステム
WO2003076959A1 (fr) * 2002-03-08 2003-09-18 Advantest Corporation Dispositif testeur a semi-conducteur et procede de mesure de synchronisation pour ce dispositif
JP2003307545A (ja) * 2002-04-15 2003-10-31 Hitachi Ltd 半導体検査装置、半導体集積回路装置、検査方法および製造方法
US20040177302A1 (en) * 2003-02-26 2004-09-09 Renesas Technology Corp. Apparatus for testing semiconductor integrated circuit
JP2006064479A (ja) * 2004-08-25 2006-03-09 Advantest Corp 試験装置、及び試験方法
KR101257246B1 (ko) 2005-09-28 2013-04-23 테라다인 인코퍼레이티드 핀 일렉트로닉스 드라이버
JP2010038581A (ja) * 2008-07-31 2010-02-18 Toshiba Corp 半導体試験装置
KR101884180B1 (ko) 2018-03-02 2018-08-01 (주) 에이블리 반도체검사장비 핀 드라이버 회로

Similar Documents

Publication Publication Date Title
US7453282B2 (en) Input and output circuit of an integrated circuit and a method for testing the same
US7949916B1 (en) Scan chain circuitry for delay fault testing of logic circuits
US7856581B1 (en) Methods and apparatuses for external test methodology and initialization of input-output circuits
US7451370B2 (en) Input/output buffer test circuitry and leads additional to boundary scan
US8412994B2 (en) Design-for-test technique to reduce test volume including a clock gate controller
US6766486B2 (en) Joint test action group (JTAG) tester, such as to test integrated circuits in parallel
KR19990082339A (ko) 집적된 회로 장치 시험용 어셈블리 및 방법
US7757139B2 (en) Boundary scan method, system and device
GB2391358A (en) Method of testing and/or debugging a system on chip (SOC)
US5134314A (en) Automatic pin circuitry shutoff for an integrated circuit
US7231563B2 (en) Method and apparatus for high speed testing of latch based random access memory
US6834366B2 (en) Method of outputting internal information through test pin of semiconductor memory and output circuit thereof
US4973904A (en) Test circuit and method
US6963212B2 (en) Self-testing input/output pad
US8832510B2 (en) Circuit to reduce peak power during transition fault testing of integrated circuit
KR102599709B1 (ko) 반도체검사장비 핀 드라이버 장치 및 그 운용방법
US6487688B1 (en) Method for testing circuits with tri-state drivers and circuit for use therewith
US8618812B2 (en) Electrical interconnection integrated device with fault detecting module and electronic apparatus comprising the device
TW201510544A (zh) 測試系統以及半導體元件
US20110148429A1 (en) DC Testing Integrated Circuits
US20150143189A1 (en) Coverage enhancement and power aware clock system for structural delay-fault test
KR101884180B1 (ko) 반도체검사장비 핀 드라이버 회로
EP1224481B1 (en) Apparatus and method for programmable parametric toggle testing of digital cmos pads
US7028238B2 (en) Input/output characterization chain for an integrated circuit
JP3586972B2 (ja) 半導体集積回路及びそのテスト方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant