KR102580262B1 - 형상 적응성 로프형 플렉시블 수퍼커패시터 - Google Patents

형상 적응성 로프형 플렉시블 수퍼커패시터 Download PDF

Info

Publication number
KR102580262B1
KR102580262B1 KR1020197022423A KR20197022423A KR102580262B1 KR 102580262 B1 KR102580262 B1 KR 102580262B1 KR 1020197022423 A KR1020197022423 A KR 1020197022423A KR 20197022423 A KR20197022423 A KR 20197022423A KR 102580262 B1 KR102580262 B1 KR 102580262B1
Authority
KR
South Korea
Prior art keywords
graphene
electrode
rope
active material
carbon
Prior art date
Application number
KR1020197022423A
Other languages
English (en)
Other versions
KR20190099523A (ko
Inventor
아루나 자하무
보르 제트. 장
Original Assignee
나노텍 인스트러먼츠, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/398,416 external-priority patent/US10083799B2/en
Priority claimed from US15/398,421 external-priority patent/US10283280B2/en
Application filed by 나노텍 인스트러먼츠, 인코포레이티드 filed Critical 나노텍 인스트러먼츠, 인코포레이티드
Publication of KR20190099523A publication Critical patent/KR20190099523A/ko
Application granted granted Critical
Publication of KR102580262B1 publication Critical patent/KR102580262B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/04Hybrid capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/24Electrodes characterised by structural features of the materials making up or comprised in the electrodes, e.g. form, surface area or porosity; characterised by the structural features of powders or particles used therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/26Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/30Electrodes characterised by their material
    • H01G11/32Carbon-based
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/30Electrodes characterised by their material
    • H01G11/32Carbon-based
    • H01G11/36Nanostructures, e.g. nanofibres, nanotubes or fullerenes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/52Separators
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/54Electrolytes
    • H01G11/58Liquid electrolytes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2220/00Batteries for particular applications
    • H01M2220/20Batteries in motive systems, e.g. vehicle, ship, plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2220/00Batteries for particular applications
    • H01M2220/30Batteries in portable systems, e.g. mobile phone, laptop
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02TCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00Road transport of goods or passengers
    • Y02T10/60Other road transportation technologies with climate change mitigation effect
    • Y02T10/70Energy storage systems for electromobility, e.g. batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Battery Electrode And Active Subsutance (AREA)
  • Secondary Cells (AREA)

Abstract

(a) 세공을 갖는 제1 전도성 다공질 막대 및 제1 다공질 막대의 세공 내에 존재하는 제1 전극 활물질(예를 들어, 활성탄 또는 단리된 그래핀 시트) 및 제1 전해질의 제1 혼합물을 포함하는 제1 전극; (b) 제1 전극을 케이싱하여 세퍼레이터-보호된 제1 전극을 형성하는 다공질 세퍼레이터; (c) 세공을 갖는 제2 전도성 다공질 막대 및 제2 다공질 막대의 세공 내에 존재하는 제2 전극 활물질 및 제2 전해질의 제2 혼합물을 포함하는 제2 전극; 및 (d) 브레이드 또는 얀을 감싸거나 케이싱하는 보호 외피를 포함하는 로프형 수퍼커패시터가 제공되며, 상기 세퍼레이터-보호된 제1 전극 및 제2 전극은 조합되어 브레이드 또는 연사를 형성한다.

Description

형상 적응성 로프형 플렉시블 수퍼커패시터
관련 출원에 대한 상호 참조
본 출원은, 2017년 1월 4일 출원된 미국 특허 출원 15/398,416, 및 2017년 1월 4일 출원된 미국 특허 출원 15/398,421에 대한 우선권을 주장하며, 이들은 본 명세서에 참고문헌으로 포함된다.
기술 분야
본 발명은 대체로 수퍼커패시터 또는 울트라커패시터 분야에 관한 것으로, 보다 구체적으로 플렉시블하고 형상 적응성(shape-conformal)인 로프형 수퍼커패시터에 관한 것이다.
종래의 수퍼커패시터 및 전지(예를 들어, 18650 타입 원통형 셀, 직사각형 파우치 셀, 및 각형 셀)는 기계적으로 강성이고, 이러한 비플렉시블 특징은 제한된 공간에서의 구현이나 웨어러블 장치에서의 사용에 대한 적응성 또는 가능성을 심각하게 제한하였다. 이러한 설계상의 한계를 극복하기 위해 형상 적응성 플렉시블 전력원이 사용될 수 있다. 이러한 새로운 전력원은 스마트 모바일 장치, 롤업 디스플레이, 웨어러블 장치, 및 바이오메디컬 센서와 같은 차세대 전자 장치의 개발을 가능하게 할 것이다. 형상 적응성 플렉시블 전력원은 또한 전기 차량의 무게 및 공간을 절약할 것이다.
울트라커패시터 또는 수퍼커패시터로도 알려진, 전기화학 커패시터(EC)는 하이브리드 전기 차량(EV)에서의 사용이 고려되고 있으며, 여기에서 전기화학 커패시터는, 전지-전력 차를 상업적으로 실행가능하도록 만드는 데 가장 큰 기술적 장애물인, 신속한 가속화에 요구되는 전력의 버스트(burst)를 제공하기 위해 전기차에 사용되는 전지를 보조할 수 있다, 전지는 주행에 여전히 사용될 것이지만, (전지보다 훨씬 더 빨리 에너지를 방출하는 능력을 갖는) 수퍼커패시터는 합류, 통과, 긴급 기동, 및 언덕 등반을 위해 차의 가속화가 필요할 때마다 효과를 낼 것이다. EC는 또한 허용가능한 드라이빙 범위를 제공하기에 충분한 에너지를 저장해야만 한다. 추가의 전지 용량에 비해 비용, 부피, 및 중량 효과적이기 위해, 이들은 적절한 에너지 밀도(부피 및 중량) 및 전력 밀도와 긴 사이클 수명을 조합하여야 하며, 비용 목표도 충족시켜야만 한다.
EC는, 또한 시스템 설계자들이 EC의 속성 및 장점에 친숙해짐에 따라, 전자 산업에서도 받아들여지고 있다. EC는 원래 오비탈 레이저를 위한 구동 에너지의 큰 버스트를 제공하기 위해 개발되었다. 상보형 금속 산화물 반도체(CMOS) 메모리 백업 적용분야에서, 예를 들어 단지 1/2 입방인치의 부피를 갖는 1 패럿의 EC는 니켈-카드뮴 또는 리튬 전지를 대체할 수 있고, 수 개월의 백업 전력을 제공할 수 있다. 소정의 인가된 전압에 있어서, 소정의 충전과 연관된 EC에서 저장된 에너지는 동일 충전 경로를 위한 상응하는 전지 시스템에서 저장가능한 에너지의 절반이다. 그럼에도 불구하고, EC는 극히 매력적인 전력원이다. 전지에 비해, 이들은 유지를 필요로 하지 않으며, 훨씬 더 높은 사이클 수명을 제공하고, 매우 간단한 충전 회로를 필요로 하며, "메모리 효과"가 없고, 일반적으로 훨씬 더 안전하다. 화학 에너지 저장보다는 물리적인 것이 이들의 안전한 작동 및 뛰어나게 높은 사이클 수명의 주요 원인이다. 아마도 가장 중요하게는, 커패시터는 전지보다 더 높은 전력 밀도를 제공한다.
종래의 커패시터에 비해 EC의 높은 부피 전기용량 밀도(종래 커패시터보다 10 내지 100배 더 큼)는, 다공질 전극을 사용하여 매우 효과적인 "플레이트 면적"을 창출하는 것 및 확산 이중층에 에너지를 저장하는 것으로부터 유래된다. 전압이 부가될 때 고체-전해질 계면에서 자연적으로 만들어지는 이러한 이중층은 단지 약 1 nm의 두께를 가지며, 이에 따라 매우 효과가 작은 "플레이트 분리"를 형성한다. 그러한 수퍼커패시터는 일반적으로 전기 이중층 커패시터(EDLC)로서 지칭된다. 이중층 커패시터는, 액체 전해질 내에 침지된, 활성탄과 같은 높은 표면적의 전극 물질을 기초로 한다. 분극화된 이중층은 높은 전기용량을 제공하는 전극-전해질 계면에서 형성된다. 이는 수퍼커패시터의 비전기용량이 전극 물질의 비표면적에 정비례함을 의미한다. 이러한 표면적은 전해질에 의해 접근가능하여야 하며, 생성된 계면 영역은 소위 전기 이중층 전하들을 수용하기에 충분히 커야만 한다.
일부 EC에서, 저장된 에너지는 유사전기용량(pseudocapacitance) 효과에 의해 추가로 증대되어, 산화환원 전하 이동과 같은 전기화학 현상으로 인해, 고체-전해질 계면에서 다시 발생한다.
그러나, EC 또는 수퍼커패시터의 최신 기술과 연관된 몇몇 심각한 기술적 문제가 존재한다:
(1) 활성탄 전극을 기초로 한 EC를 이용한 경우, 실험적으로 측정된 전기용량은 이극자 층의 측정된 표면적 및 폭으로부터 계산된 기하학적 전기용량보다 언제나 훨씬 더 낮음을 나타낸다. 매우 높은 표면적의 탄소의 경우, 통상적으로 "이론적" 전기용량의 단지 약 10 내지 20 퍼센트만이 관찰되었다. 이러한 실망스러운 성능은 미세세공(2 nm 미만, 대개 1 nm 미만)의 존재와 관련되며, 이는 전해질의 일부 세공에 대한 비접근성, 습윤 결핍, 및/또는 반대 하전된 표면이 약 1 내지 2 nm 미만 떨어진 세공들에서 이중층의 성공적인 형성 불능으로 인한 것이다. 활성탄에서는, 탄소원과 열처리 온도에 따라, 표면의 놀라운 양이 그러한 미세세공 형상일 수 있다.
(2) 공개 문헌 및 특허 문헌에서 종종 주장되는 바와 같은 전극 수준(활물질 중량에만 기준으로 함)에서 높은 중량 전기용량에도 불구하고, 이들 전극은 유감스럽게도 수퍼커패시터 셀에서 높은 용량 또는 팩 수준(총 셀 중량 또는 팩 중량을 기준으로 함)을 갖는 에너지 저장 장치를 제공하지 못한다. 이는, 이들 보고에서, 전극의 실질적인 질량 공급량 및 활물질에 대한 겉보기 밀도가 너무 낮다는 생각으로 인한 것이다. 대부분의 경우에서, 전극의 활물질 질량 공급량(면적 밀도)은 10 mg/cm2보다 현저히 낮고(면적 밀도 = 전극 두께 방향을 따른 전극 단면적 당 활물질의 양) 활물질의 겉보기 부피 밀도 또는 탭 밀도는, 상대적으로 큰 입자의 활성탄의 경우에도 통상적으로 0.75 g/cm-3 미만(더 통상적으로 0.5 g/cm-3 미만, 가장 통상적으로 0.3 g/cm-3 미만)이다.
질량 공급량이 낮은 것은 주로, 종래의 슬러리 코팅 절차를 사용해 더 두꺼운(100 내지 200 μm보다 두꺼운) 전극을 얻을 수 없기 때문이다. 이는 생각할 수 있는 만큼 사소한 일이 아니며, 실제로, 전극 두께는 셀 성능을 최적화하기 위해 임의로 자유롭게 변경될 수 있는 설계 파라미터가 아니다. 반대로, 더 두꺼운 샘플은 극도로 취성이 되거나 구조적 완전성이 나빠지는 경향이 있으며, 다량의 바인더 수지의 사용을 또한 필요로 할 것이다. 이들 문제는 그래핀 물질을 기초로 한 전극에 있어서 특히 심하다. 150 ㎛보다 두껍고, 액체 전해질이 완전히 접근가능하게 잔류하는 세공을 갖는 매우 다공질으로 남는 그래핀계 전극을 생산하는 것은 이전에는 가능하지 않았다. (얇은 전극 및 불량한 패킹 밀도에 관련된) 낮은 면적 밀도 및 낮은 부피 밀도는 수퍼커패시터 셀의 상대적으로 낮은 부피 전기용량 및 낮은 부피 에너지 밀도를 초래한다.
더 작은 휴대형의 에너지 저장 시스템에 대한 요구가 증가함에 따라, 에너지 저장 장치의 부피의 이용을 증가시키는 것에 대한 큰 관심이 존재한다. 높은 부피 전기용량 및 높은 질량 공급량을 가능하게 하는 신규 전극 물질 및 설계가 개선된 셀 부피 전기용량 및 에너지 밀도를 달성하는 데 필수적이다.
(3) 지난 십년 동안, 그래핀, 탄소 나노튜브를 기초로 한 복합재, 다공질 흑연 산화물, 및 다공질 메소탄소와 같은 다공질 탄소를 기초로 한 물질을 이용하여 증가된 부피 전기용량을 갖는 전극 물질을 개발하기 위해 많은 작업이 수행되어 왔다. 그러한 전극 물질을 특징으로하는 이들 실험적 수퍼커패시터들은 고속으로 충전 및 방전될 수 있고, 또한 큰 부피 전극 전기용량(대부분의 경우, 전극 부피를 기준으로, 100 내지 200 F/cm3)을 나타내지만, 이들의 통상적인 1 mg/cm2 의 미만의 활물질 질량 공급량, 0.2 g/cm-3 미만의 탭 밀도, 및 수십 마이크로미터 이하(<< 100 ㎛)의 전극 두께는, 대부분의 상업적으로 입수가능한 전기화학 커패시터(즉, 10 mg/cm2, 100 내지 200 ㎛)에서 사용되는 것들보다 현저히 훨씬 더 낮으며, 그 결과 에너지 저장 장치는 상대적으로 낮은 면적 및 부피 전기용량 및 낮은 부피 에너지 밀도를 갖게 된다.
(4) 그래핀계 수퍼커패시터의 경우, 해결되어야 할 추가의 문제가 존재하며, 아래에 설명된다:
나노그래핀 물질은 특히 높은 열 전도성, 높은 전기 전도성, 및 고강도를 나타내는 것으로 최근 발견되었다. 그래핀의 또 다른 뛰어난 특징은 그의 특히 높은 비표면적이다. 단일 그래핀 시트는, 상응하는 단일벽 CNT(내측 표면이 전해질에 의해 접근불가함)에 의해 제공되는 대략 1,300 m2/g의 외측 표면적에 대조적으로, 대략 2,675 m2/g(액체 전해질에 의해 접근가능함)의 외측 비표면적을 제공한다. 그래핀의 전기 전도성은 CNT 보다 약간 더 높다.
본 출원인(A. Zhamu 및 B. Z. Jang) 및 그 동료들은 수퍼커패시터 적용을 위한 그래핀 및 기타 다른 나노흑연을 기초로 한 나노물질을 최초로 연구하였다[하기 참고문헌 1 내지 5 참조; 첫번째 특허 출원은 2006년에 제출되었으며, 2009년에 발행됨]. 2008년 이후, 연구자들은 수퍼커패시터 응용을 위한 나노그래핀 물질의 중요성을 깨닫기 시작하였다.
참고문헌 목록:
1. Lulu Song, A. Zhamu, Jiusheng Guo, and B. Z. Jang "Nano-scaled Graphene Plate Nanocomposites for Supercapacitor Electrodes" US Pat. No. 7,623,340 (11/24/2009).
2. Aruna Zhamu and Bor Z. Jang, "Process for Producing Nano-scaled Graphene Platelet Nanocomposite Electrodes for Supercapacitors," U.S. Patent Appl. No. 11/906,786 (10/04/2007).
3. Aruna Zhamu and Bor Z. Jang, "Graphite-Carbon Composite Electrodes for Supercapacitors" US Pat. Appl. No. 11/895,657 (08/27/2007).
4. Aruna Zhamu and Bor Z. Jang, "Method of Producing Graphite-Carbon Composite Electrodes for Supercapacitors" US Pat. Appl. No. 11/895,588 (08/27/2007).
5. Aruna Zhamu and Bor Z. Jang, "Graphene Nanocomposites for Electrochemical cell Electrodes," U.S. Patent Appl. No. 12/220,651 (07/28/2008).
그러나, 각각의 나노그래핀 시트는 그들 스스로 재적층하는 경향이 커서, 수퍼커패시터 전극 내 전해질이 접근가능할 수 있는 비표면적을 효과적으로 감소시킨다. 이러한 그래핀 시트 중첩 문제의 중요성은 다음과 같이 예시될 수 있다: l(길이) Х w(너비) Х t(두께)의 크기 및 밀도 ρ의 크기를 갖는 나노그래핀 평판 (platelet)의 경우, 단위 질량 당 예측 표면적은 S/m = (2/ρ) (1/l + 1/w +1/t)이다. ρ 2.2 g/cm3, l = 100 nm, w = 100 nm, 및 t = 0.34 nm(단일 층)을 이용하여, 본 발명자들은 2,675 m2/g이라는 인상적인 S/m 값을 얻었으며, 이는 대부분의 상업적으로 입수가능한 카본블랙 또는 최신 기술의 수퍼커패시터에서 사용된 활성탄 물질보다 훨씬 더 크다. 두 개의 단일층 그래핀 시트가 적층되어 이중층 그래핀을 형성한다면, 비표면적은 1,345 m2/g으로 감소된다. 3층 그래핀의 경우, t =1 nm이고, S/m = 906 m2/g이다. 더 많은 층이 함께 적층된 경우, 비표면적은 더 현저히 감소될 것이다.
이들 계산은, 개별적인 그래핀 시트가 재적층되는 것을 방지하는 방법을 발견하는 것이 매우 중요하며, 이들이 부분적으로 재적층된다 하더라도, 생성된 다층 구조는 여전히 적절한 크기의 내부층 세공을 가질 것임을 제시한다. 이들 세공은 전해질에 의한 접근성을 허용하고, 전기 이중층 전하의 형성을 가능하게 하기에 충분히 커야만 하며, 이는 통상적으로 적어도 1 nm, 더 바람직하게는 적어도 2 nm의 세공 크기를 요구한다. 그러나, 이들 세공 또는 내부그래핀 공간은 또한 큰 탭 밀도를 보장하도록 충분히 작아야만 한다. 유감스럽게도, 그래핀계 전극의 통상적인 탭 밀도는 0.3 g/cm3 미만이고, 가장 통상적으로는 << 0.1 g/cm3이다. 대체로 큰 세공 크기 및 높은 다공질 수준이라는 요건 및 높은 탭 밀도라는 요건은 수퍼커패시터에서 상호배타적인 것으로 여겨진다.
수퍼커패시터 전극 활물질로서 그래핀 시트를 사용하는 것에 대한 또 다른 주요한 기술적 장애는, 종래의 그래핀-용매 슬러리 코팅 절차를 사용하여 두꺼운 활물질 층을 고체 집전체(예를 들어, Al 호일)의 표면 상에 증착시키는 것의 어려움이다. 그러한 전극에서, 그래핀 전극은 통상적으로는 다량의 바인더 수지(이에 따라, 현저히 감소된 활물질 비율 대 비활성 또는 오버헤드 물질/성분)를 필요로 한다. 추가적으로, 50 ㎛ 보다 두꺼운 이러한 방식으로 제조된 임의의 전극은 취성이고 약하다. 이러한 문제에 효과적인 해결 방안이 없었다.
따라서, 높은 활물질 질량 공급량(높은 면적 밀도), 높은 겉보기 밀도(높은 탭 밀도)를 갖는 활물질, 전자 및 이온 운반 속도를 현저히 감소시키지 않으면서(예를 들어, 긴 전자 운반 거리 없이) 높은 전극 두께, 높은 부피 전기용량, 및 높은 부피 에너지 밀도를 갖는 수퍼커패시터에 대한 명확하고 긴급한 필요가 존재한다. 그래핀계 전극의 경우, 그래핀 시트의 재적층, 바인더 수지의 큰 비율에 대한 요구, 및 두꺼운 그래핀 전극 층 생산에서의 어려움과 같은 문제 또한 극복되어야 한다.
추가적으로, 종래의 수퍼커패시터에서 두꺼운 전극은 또한 기계적으로 견고하지만, 유연하지 않고, 굽힘가능하지 않으며, 원하는 형상으로 적응하지 않는다. 그와 같이, 종래의 수퍼커패시터에서 높은 부피/중량 에너지 밀도 및 기계적 유연성은 상호배타적인 것으로 나타난다.
더 작은 휴대형의 에너지 저장 시스템에 대한 요구가 증가함에 따라, 수퍼커패시터의 부피의 이용도를 증가시키는 것에 대한 관심이 크다. 높은 부피 용량 및 높은 질량 공급량을 가능하게 하는 신규 전극 물질 및 설계가 수퍼커패시터에 대해 개선된 셀 부피 용량 및 에너지 밀도를 달성하는 데 필수적이다.
따라서, 높은 활물질 질량 공급량(높은 면적 밀도), 높은 겉보기 밀도(높은 탭 밀도)를 갖는 활물질, 전자 및 이온 운반 속도를 현저히 감소시키지 않으면서(예를 들어, 높은 전자 운반 저항성 또는 긴 이온 확산 경로 없이) 높은 전극 두께, 높은 중량 에너지 밀도, 및 높은 부피 에너지 밀도를 갖는 수퍼커패시터에 대한 명확하고 긴급한 필요가 존재한다. 이들 속성은, 생성되는 수퍼커패시터의 개선된 유연성 및 형상 적응성과 함께, 달성되어야 한다.
본 발명은 조합되어 브레이드(braid) 또는 연사(twist yarn) 형상을 형성하는(예를 들어, 2겹, 3겹, 4겹, 5겹 연사 또는 브레이드, 등) 필라멘트 또는 막대형 애노드 및 캐소드 전극을 함유하는 로프형 수퍼커패시터를 제공한다. 수퍼커패시터는 전기 이중층 커패시터(EDLC, 대칭 또는 비대칭), 유사커패시터, 리튬 이온 커패시터, 또는 나트륨 이온 커패시터일 수 있다. 리튬 이온 커패시터 또는 나트륨 이온 커패시터는, 활성탄 또는 그래핀 시트와 같은 높은 표면적의 탄소 물질을 함유하는 사전리튬화 또는 사전나트륨화 애노드 활물질(즉, 전지형 애노드) 및 캐소드(즉, EDLC형 캐소드)를 함유한다.
수퍼커패시터는, (a) 세공을 갖는 제1 전기 전도성 다공질 막대(또는 필라멘트), 및 제1 전극 활물질 및 제1 전해질의 제1 혼합물을 포함하고, 상기 제1 혼합물은 제1 다공질 막대(예를 들어, 필라멘트 형상의 발포체)의 세공 내에 존재하는 것인, 제1 전극; (b) 제1 전극을 감싸거나 케이싱하여(encasing) 세퍼레이터-보호된 제1 전극을 형성하는 다공질 세퍼레이터; (c) 세공을 갖는 제2 전기 전도성 다공질 막대(예를 들어, 필라멘트 형상의 발포체), 및 제2 전극 활물질 및 제2 전해질의 제2 혼합물을 포함하고, 상기 제2 혼합물은 제2 다공질 막대의 세공 내에 존재하고, 상기 세퍼레이터-보호된 제1 전극 및 제2 전극은 나선형 방식으로 조합되어 브레이드 또는 연사를 형성하는 것인, 제2 전극; 및 (d) 브레이드 또는 연사를 감싸거나 케이싱하는 보호 케이싱(casing) 또는 외피를 포함한다. 제2 전해질은 제1 전해질과 동일하거나 상이할 수 있다. 제1 또는 제2 전극에서 세공은 바람직하게는 서로 연결된 세공을 함유하고, 다공질 막대/필라멘트는 바람직하게는 개방형 셀 발포체(open-cell foam)이다.
제1 활물질 및/또는 제2 활물질은 다수의 입자의 탄소 물질 및/또는 다수의 단리된 그래핀 시트를 함유하고, 여기서 다수의 그래핀 시트는 단일층 그래핀 또는 각각 1 내지 10개의 그래핀 면을 갖는 소수 층의 그래핀을 함유하고, 상기 다수의 입자의 탄소 물질 또는 그래핀 시트는 건조 상태에서 측정시 500 m2/g 이상의 비표면적(바람직하게는 1,000 m2/g 초과, 더 바람직하게는 2,000 m2/g 초과)을 갖는다. 이들 단리된 그래핀 시트는 (다공질 막대가 그래핀계 발포 구조체의 경우) 그래핀 발포체의 일부가 아니다. 이들 단리된 그래핀 시트는 다공질 막대와 별도로, 또는 그에 추가된 진정(true) 전극 활물질이다.
일부 바람직한 구현예에서, 제1 또는 제2 전극 활물질은, 제1 또는 제2 전극의 세공 내로 용이하게 함침시키기 위하여 1 ㎛보다 작은 길이 또는 폭을 갖는 활성탄 입자 또는 단리된 그래핀 시트를 함유하며, 상기 그래핀 시트는 순수(pristine) 그래핀, 그래핀 산화물, 환원된 그래핀 산화물, 불화 그래핀, 질소화 또는 질소 도핑된 그래핀, 수소화 또는 수소 도핑된 그래핀, 붕소 도핑된 그래핀, 화학 작용기화된 그래핀, 또는 이들의 조합으로부터 선택된다.
일부 구현예에서, 제1 또는 제2 전극은 금속 산화물, 전도성 중합체, 유기 물질, 비-그래핀 탄소 물질, 무기 물질, 또는 이들의 조합으로부터 선택되는 산화환원 쌍 파트너 물질을 추가로 함유할 수 있다. 파트너 물질은, 그래핀 또는 활성탄과 조합되어, 유사전기용량을 제공하기 위한 산화환원 쌍을 형성한다.
특정 구현예에서, 제1 또는 제2 전극은, (a) 그래핀 시트 단독; (b) 다공질 탄소 물질(예를 들어, 활성탄)와 혼합된 그래핀 시트; (c) 유사전기용량을 발달시키기 위하여 그래핀 시트와 산화환원 쌍을 형성하는 파트너 물질와 혼합된 그래핀 시트; 또는 (d) 유사전기용량을 발달시키기 위하여 그래핀 시트 또는 다공질 탄소 물질와 산화환원 쌍을 형성하는 파트너 물질와 혼합된 다공질 탄소 물질 및 그래핀 시트를, 제1 또는 제2 전극에서 유일한 전극 활물질로서 함유하고, 상기 제1 또는 제2 전극에 기타 다른 전극 활물질은 존재하지 않는다.
본 발명의 수퍼커패시터는 제2 전극을 감싸거나 케이싱하여 세퍼레이터 보호된 제2 전극을 형성하는 다공질 세퍼레이터를 추가로 포함할 수 있다. 그와 같이, 제1 및 제2 전극 모두(이들은 각각 다공질 막대의 세공 내로 예비함침된 활물질-전해질 혼합물을 가짐)는 브레이드되거나 서로 꼬여서 브레이드 또는 연사를 형성하기 전에 다공질 세퍼레이터에 의해 케이싱된다. 바람직하게는, 두 개의 전극은 가능한 한 밀접하게 패킹되어 전극들 사이의 접촉 또는 계면 면적을 최대화한다.
특정 구현예에서, 로프형 수퍼커패시터는 브레이드 또는 얀과 보호 외피 사이에 배치된 제3 전해질을 추가로 포함한다. 제3 전해질은 제1 전해질 또는 제2 전해질과 동일하거나 상이할 수 있다.
이러한 수퍼커패시터에서, 제1 전극은 음전극(또는 애노드)일 수 있고 제2 전극은 양전극(또는 캐소드)일 수 있다. 대안적으로, 제2 전극은 음전극 또는 애노드이고, 제1 전극은 양전극 또는 캐소드이다.
수퍼커패시터는 복수의 제1 전극 및/또는 복수의 제2 전극을 포함할 수 있다. 즉, 수퍼커패시터는 함께 조합되어 브레이드 또는 연사 구조를 형성하는 다수의 애노드 및/또는 다수의 캐소드 필라멘트/막대를 가질 수 있다. 적어도 하나의 전극은 애노드이고, 적어도 하나의 전극은 캐소드이다.
특정 구현예에서, 로프형 수퍼커패시터는 길이 대 직경 또는 길이 대 두께 종횡비(aspect ratio)가 적어도 5, 바람직하게는 적어도 10이고, 더 바람직하게는 적어도 20인 길이 및 직경 또는 두께를 갖는다.
일부 구현예에서, 수퍼커패시터는 (a) (다공질 발포체가 아닌) 제1 전기 전도성 막대 및 제1 전극 활물질 및 제1 전해질의 제1 혼합물을 포함하고, 여기서 제1 혼합물은 제1 전극 막대 상에 또는 내에 증착된 것인, 제1 전극; (b) 제1 전극을 감싸거나 케이싱하여 세퍼레이터-보호된 제1 전극을 형성하는 다공질 세퍼레이터; (c) 다공질이고 세공들을 갖는 제2 전기 전도성 막대 및 제2 전극 활물질 및 제2 전해질의 제2 혼합물을 포함하고, 여기서 제2 혼합물은 다공질인 제2 막대의 세공 내에 존재하고, 세퍼레이터-보호된 제1 전극 및 제2 전극은 서로 꼬이거나 나선형 또는 트위스트 방식으로 조합되어 브레이드 또는 연사를 형성하는 것인, 제2 전극; 및 (d) 상기 얀 또는 브레이드를 감싸거나 케이싱하는 보호 케이싱 또는 외피를 포함한다.
제1 활물질 및/또는 제2 활물질은, 높은 비표면적(500 m2/g 이상, 바람직하게는 1,000 m2/g 초과, 더 바람직하게는 2,000 m2/g 초과)을 갖는, 다수 입자의 탄소 물질 및/또는 다수의 단리된 그래핀 시트를 함유할 수 있다. 다시, 이들 단리된 그래핀 시트는 (다공질 막대가 그래핀계 발포 구조체라면) 그래핀 발포체의 일부가 아니다. 이들 단리된 그래핀 시트는 다공질 막대와 별도로, 또는 그에 추가된 진정 전극 활물질이다. 또한, 제1 또는 제2 전극은 금속 산화물, 전도성 중합체, 유기 물질, 비-그래핀 탄소 물질, 무기 물질, 또는 이들의 조합으로부터 선택되는 산화환원 쌍 파트너 물질을 추가로 함유할 수 있다. 파트너 물질은 그래핀 또는 활성탄과 조합되어, 유사전기용량을 제공하기 위한 산화환원 쌍을 형성한다.
마찬가지로 본 발명의 수퍼커패시터는 제2 전극을 감싸거나 케이싱하여 세퍼레이터 보호된 제2 전극을 형성하는 다공질 세퍼레이터를 추가로 포함할 수 있다. 특정 구현예에서, 수퍼커패시터는 브레이드 또는 얀과 보호 외피 사이에 배치된 제3 전해질을 추가로 포함한다. 제3 전해질은 제1 전해질 또는 제2 전해질과 동일하거나 상이할 수 있다.
본 발명의 일부 구현예에서, 제1 또는 제2 전극(둘 모두는 아님)은 전도성 막대(발포체 아님)를 포함하고, 제1 또는 제2 혼합물은 이러한 전도성 막대의 표면 상에 코팅 또는 증착된다. 이러한 막대는 간단하게는 금속 와이어, 전도성 중합체 섬유 또는 얀, 탄소 또는 흑연 섬유 또는 얀, 다수의 와이어, 섬유 또는 얀일 수 있다.
특정 구현예에서, 로프형의 수퍼커패시터는 제1 단부 및 제2 단부를 갖고, 제1 전극은 제1 전극에 내장되거나, 연결되거나, 일체화된 적어도 하나의 금속 와이어, 전도성 탄소/흑연 섬유, 또는 전도성 중합체 섬유를 포함하는 제1 단자 커넥터를 함유한다. 바람직한 특정 구현예에서, 적어도 하나의 금속 와이어, 전도성 탄소/흑연 섬유, 또는 전도성 중합체 섬유는 대략 제1 단부에서 제2 단부까지 이어진다. 바람직하게, 이 와이어 또는 섬유는 전자 장치 또는 외부 회로 또는 부하에 연결하기 위한 단자 탭이 되도록 제1 단부 또는 제2 단부로부터 돌출된다.
대안적으로 또는 추가적으로, 로프형의 수퍼커패시터는 제1 단부 및 제2 단부를 갖고, 제2 전극은 제2 전극에 내장되거나, 연결되거나, 일체화된 적어도 하나의 금속 와이어, 전도성 탄소/흑연 섬유, 또는 전도성 중합체 섬유를 포함하는 제2 단자 커넥터를 함유한다. 특정 구현예에서, 적어도 하나의 금속 와이어, 전도성 탄소/흑연 섬유, 또는 전도성 중합체 섬유는 대략 제1 단부에서 제2 단부까지 이어진다. 바람직하게, 이 와이어 또는 섬유는 전자 장치 또는 외부 회로 또는 부하에 연결하기 위한 단자 탭이 되도록 제1 단부 또는 제2 단부로부터 돌출된다.
제1 또는 제2 전기 전도성 다공질 막대는 금속 발포체, 금속 웹, 금속 섬유 매트, 금속 나노와이어 매트, 금속 와이어 브레이드, 전도성 중합체 섬유 매트, 전도성 중합체 발포체, 전도성 중합체 섬유 브레이드, 전도성 중합체 코팅된 섬유 발포체, 탄소 발포체, 흑연 발포체, 탄소 에어로겔, 그래핀 에어로겔, 탄소 제로겔, 그래핀 발포체, 그래핀 산화물 발포체, 환원된 그래핀 산화물 발포체, 탄소 섬유 발포체, 흑연 섬유 발포체, 박리 흑연 발포체, 또는 이들의 조합으로부터 선택되는 다공질 발포체를 함유할 수 있다. 이들 발포체는 매우 잘 변형되는 형상 적응성 구조로 제조될 수 있다.
이들 발포체 구조는 50% 초과, 통상적으로 바람직하게는 70% 초과, 더 통상적으로 바람직하게는 80% 초과, 훨씬 더 통상적으로 바람직하게는 90% 초과, 가장 바람직하게는 95% 초과의 공극률 수준으로 용이하게 제조될 수 있다(그래핀 에어로겔은 99% 공극률 수준을 초과할 수 있음). 이들 발포체의 골격 구조(세공 벽)는 전자 전도 경로의 3D 네트워크를 형성하는 한편, 세공은 전도성 첨가제 또는 바인더 수지의 사용 없이 전극 활물질(애노드의 애노드 활물질 또는 캐소드의 캐소드 활물질)의 많은 부분을 수용할 수 있다.
발포체 막대/필라멘트는 원형, 타원형, 직사각형, 정사각형, 육각형, 중공형, 또는 불규칙한 형상의 단면을 가질 수 있다. 발포체 구조의 단면 형상에 대한 특별한 제한은 없다. 수퍼커패시터는 길이와 직경 또는 두께 및 종횡비(길이/두께 또는 길이/직경 비)가 10을 초과, 바람직하게는 15를 초과, 더 바람직하게는 20을 초과, 더 바람직하게는 30을 초과, 훨씬 더 바람직하게는 50 또는 100을 초과하는 로프형을 갖는다. 로프 전지의 길이 또는 직경(또는 두께)에 대한 제한은 없다. 두께 또는 직경은 통상적으로 바람직하게 100 nm 내지 10 cm, 더 바람직하게 통상적으로는 1 μm 내지 1 cm, 가장 통상적으로는 10 μm 내지 1 mm이다. 길이는 1 μm 내지 수 십 미터 또는 (원하는 경우) 심지어 수 백 미터까지 이어질 수 있다.
본 발명의 특정 구현예에서, 수퍼커패시터는 (a) 천연 흑연, 인조 흑연, 메소탄소 마이크로비드(MCMB), 및 탄소의 입자; (b) 규소(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 안티몬(Sb), 비스무트(Bi), 아연(Zn), 알루미늄(Al), 니켈(Ni), 코발트(Co), 망간(Mn), 티타늄(Ti), 철(Fe), 및 카드뮴(Cd); (c) Si, Ge, Sn, Pb, Sb, Bi, Zn, Al, 또는 Cd와 기타 다른 원소와의 화학양론적 또는 비화학양론적 합금 또는 금속간 화합물; (d) Si, Ge, Sn, Pb, Sb, Bi, Zn, Al, Fe, Ni, Co, Ti, Mn, 또는 Cd, 및 이들의 혼합물 또는 복합체의 산화물, 탄화물, 질화물, 황화물, 인화물, 셀렌화물, 및 텔루르화물; 및 이들의 조합의 사전리튬화 또는 사전나트륨화 형태로 이루어진 군으로부터 선택되는 애노드 활물질을 갖는 리튬 이온 커패시터 또는 나트륨 이온 커패시터이다.
리튬 이온 커패시터 또는 나트륨 이온 커패시터는 애노드 활물질로서, 순수 그래핀, 그래핀 산화물, 환원된 그래핀 산화물, 그래핀 불화물, 그래핀 염화물, 그래핀 브롬화물, 그래핀 요오드화물, 수소화 그래핀, 질소화 그래핀, 붕소 도핑된 그래핀, 질소 도핑된 그래핀, 화학 작용기화된 그래핀, 물리적으로 또는 화학적으로 활성화된 또는 이들의 에칭된 형태, 또는 이들의 조합의 사전리튬화 또는 사전나트륨화 형태로부터 선택되는, 사전리튬화 또는 사전나트륨화 그래핀 시트를 함유할 수 있다.
일부 구현예에서, 수퍼커패시터는 석유 코크스, 카본블랙, 무정형 탄소, 활성탄, 경질 탄소, 연질 탄소, 주형 탄소, 중공 탄소 나노와이어, 중공 탄소 구체, 티탄산나트륨, NaTi2(PO4)3, Na2Ti3O7, Na2C8H4O4, Na2TP, NaxTiO2(x = 0.2 내지 1.0), Na2C8H4O4, 카르복실레이트계 물질, C8H4Na2O4, C8H6O4, C8H5NaO4, C8Na2F4O4, C10H2Na4O8, C14H4O6, C14H4Na4O8, 또는 이들의 조합으로부터 선택되는 애노드 활물질을 갖는 나트륨 이온 커패시터이다.
일부 바람직한 구현예에서, 제2 또는 제1 전극 활물질은 리튬 코발트 산화물, 도핑된 리튬 코발트 산화물, 리튬 니켈 산화물, 도핑된 리튬 니켈 산화물, 리튬 망간 산화물, 도핑된 리튬 망간 산화물, 리튬 바나듐 산화물, 도핑된 리튬 바나듐 산화물, 리튬 혼합 금속 산화물, 리튬 철 인산염, 리튬 바나듐 인산염, 리튬 망간 인산염, 리튬 혼합 금속 인산염, 금속 황화물, 리튬 셀렌화물, 리튬 폴리설파이드 및 이들의 조합으로 이루어진 군으로부터 선택되는 리튬 삽입 화합물 또는 리튬 흡수 화합물을 함유한다.
특정 구현예에서, 제2 또는 제1 전극 활물질은 NaFePO4, Na(1-x)KxPO4, KFePO4, Na0.7FePO4, Na1 . 5VOPO4F0 .5, Na3V2(PO4)3, Na3V2(PO4)2F3, Na2FePO4F, NaFeF3, NaVPO4F, KVPO4F, Na3V2(PO4)2F3, Na1 . 5VOPO4F0 .5, Na3V2(PO4)3, NaV6O15, NaxVO2, Na0 . 33V2O5, NaxCoO2, Na2/3[Ni1/3Mn2/3]O2, Nax(Fe1/2Mn1/2)O2, NaxMnO2, -MnO2, NaxK(1-x)MnO2, Na0 . 44MnO2, Na0.44MnO2/C, Na4Mn9O18, NaFe2Mn(PO4)3, Na2Ti3O7, Ni1 / 3Mn1 / 3Co1 / 3O2, Cu0 . 56Ni0.44HCF, NiHCF, NaxMnO2, NaCrO2, KCrO2, Na3Ti2(PO4)3, NiCo2O4, Ni3S2/FeS2, Sb2O4, Na4Fe(CN)6/C, NaV1 - xCrxPO4F, SezSy(y/z = 0.01 내지 100), Se, 나트륨 폴리설파이드, 황, 알루오석, 또는 이들의 조합으로부터 선택되는 나트륨 삽입 화합물 또는 칼륨 삽입 화합물을 함유한다(x는 0.1 내지 1.0임).
제1 전해질 및/또는 제2 전해질은 액체 용매에 용해된 리튬염 또는 나트륨염을 함유할 수 있고, 액체 용매는 물, 유기 용매, 이온성 액체, 또는 유기 용매와 이온성 액체의 혼합물이다. 액체 용매는 중합체와 혼합되어 중합체 겔을 형성할 수 있다.
바람직하게, 제1 전해질 및/또는 제2 전해질은 2.5 M 초과(바람직하게는 3.0 M 초과, 더 바람직하게는 3.5 M 초과, 훨씬 더 바람직하게는 5.0 M 초과, 훨씬 더 바람직하게는 7.0 M 초과, 가장 바람직하게는 10 M 초과, 최대 15 M)의 염 농도를 갖는 액체 용매에 용해된 리튬염 또는 나트륨염을 함유한다.
본 발명의 알칼리 금속 전지에서, 제1 또는 제2 전극의 전기 전도성 다공질 막대는 적어도 90 부피%의 세공을 갖고, 제1 또는 제2 전극은 200 μm 이상의 직경 또는 두께를 갖거나 전체 전지 셀의 적어도 30 중량% 또는 부피%를 차지하는 활물질 질량 공급량(애노드 또는 캐소드 활물질)을 갖거나, 제1 전극 활물질과 제2 전극 활물질의 합은 전체 전지 셀의 적어도 50 중량% 또는 부피%를 차지한다.
일부 바람직한 구현예에서, 제1 또는 제2 전기 전도성 다공질 막대는 적어도 95 부피%의 세공을 갖고, 제1 또는 제2 전극은 300 μm 이상의 직경 또는 두께를 갖거나 전체 전지 셀의 적어도 35 중량% 또는 부피%를 차지하는 활물질 질량 공급량을 갖거나, 제1 전극 활물질과 제2 전극 활물질의 합은 전체 전지 셀의 적어도 60 중량% 또는 부피%를 차지한다.
일부 바람직한 구현예에서, 제1 또는 제2 전극 활물질은 무기 물질, 유기 또는 중합체 물질, 금속 산화물/인산염/황화물, 또는 이들의 조합으로부터 선택되는 알칼리 금속 삽입 화합물 또는 알칼리 금속 흡수 화합물을 포함한다. 이 화합물은 리튬 이온 커패시터에서 애노드 활물질(예를 들어, 티탄산리튬 또는 리튬화 흑연)일 수 있으며, 상기 캐소드는 높은 비표면적을 갖는 EDLC 형(예를 들어, 활성탄)이다. 금속 산화물/인산염/황화물은 VO2, LixVO2, V2O5, LixV2O5, V3O8, LixV3O8, LixV3O7, V4O9, LixV4O9, V6O13, LixV6O13, 이들의 도핑된 형태, 이들의 유도체, 및 이들의 조합으로부터 이루어진 군으로부터 선택되는 산화 바나듐을 함유한다(식에서 0.1 < x < 5임).
이 화합물은 전이 금속 디칼코게나이드, 전이 금속 트리칼코게나이드, 또는 이들의 조합으로부터 선택되는 무기 물질일 수 있다. 바람직하게는, 무기 물질은 TiS2, TaS2, MoS2, NbSe3, MnO2, CoO2, 산화 철, 산화 바나듐, 또는 이들의 조합으로부터 선택된다. 일부 특정 구현예에서, 무기 물질은 (a) 비스무트 셀레나이드 또는 비스무트 텔룰라이드, (b) 전이금속 디칼코게나이드 또는 트리칼코게나이드, (c) 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 코발트, 망간, 철, 니켈 또는 전이 금속의 황화물, 셀렌화물, 또는 텔루르화물; (d) 질화붕소, 또는 (e) 이들의 조합으로부터 선택된다.
산화환원 쌍 파트너 물질은 금속 탄화물, 금속 질화물, 붕소화 금속, 금속 디칼코게나이드, 또는 이들의 조합으로부터 선택되는 알칼리 금속 삽입 화합물 또는 알칼리 금속 흡수 화합물로부터 선택될 수 있다. 더 구체적으로, 캐소드는, 나노와이어, 나노디스크, 나노리본, 또는 나노평판 형상인, 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 바나듐, 크롬, 코발트, 망간, 철 또는 니켈의 산화물, 디칼코게나이드, 트리칼코게나이드, 황화물, 셀렌화물, 또는 텔루르화물로부터 선택되는, 알칼리 금속 삽입 화합물 또는 알칼리 금속 흡수 화합물을 함유한다.
일부 구현예에서, 산화환원 쌍 파트너 물질은, (a) 비스무트 셀렌화물 또는 비스무트 텔루르화물, (b) 전이 금속 디칼코게나이드 또는 트리칼코게나이드, (c) 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 코발트, 망간, 철 또는 니켈, 또는 전이 금속의 황화물, 셀렌화물, 또는 텔루르화물; (d) 질화붕소, 또는 (e) 이들의 조합으로부터 선택되는 무기 물질의 나노디스크, 나노평판, 나노코팅 또는 나노시트를 함유하며, 여기서, 디스크, 평판, 또는 시트는 높은 비표면적을 보장하기 위해 100 nm 미만(바람직하게는 10 nm 미만, 더 바람직하게는 3 nm 미만)의 두께를 갖는다.
도 1a는 애노드 집전체(예를 들어, 탄소-코팅된 Al 호일), 애노드 전극(예를 들어, 수지 바인더에 의해 결합된, 활성탄 입자 및 전도성 첨가제의 층), 다공질 세퍼레이터, 캐소드 전극(예를 들어, 수지 바인더에 의해 결합된, 활성탄 입자 및 전도성 첨가제의 층), 및 캐소드 집전체(예를 들어, Al 호일)로 구성된, 선행 기술의 수퍼커패시터의 개략도이다.
도 1b는 로프형의, 플렉시블 형상 적응성 수퍼커패시터의 제조 방법의 개략도이다.
도 1c는 연속적인 자동화 방식으로 전극(막대 형상의 애노드 또는 캐소드)을 제조하는 절차의 4가지 예이다.
도 1d는 알칼리 금속-이온 전지 전극을 연속적으로 제조하는 본 발명의 공정의 개략도이다.
도 2는 단리된 그래핀 시트의 전자 현미경 이미지이다.
도 3a는 전도성 다공질 층(금속 그리드/메쉬 및 탄소 나노섬유 매트)의 예이다.
도 3b는 전도성 다공질 층(그래핀 발포체 및 탄소 발포체)의 예이다.
도 3c는 전도성 다공질 층(흑연 발포체 및 Ni 발포체)의 예이다.
도 3d는 전도성 다공질 층(Cu 발포체 및 스테인리스강 발포체)의 예이다.
도 4a는 박리 흑연, 팽창 흑연 플레이크(두께 100 nm 초과) 및 그래핀 시트(두께 100 nm 미만, 더 통상적으로는 10 nm 미만이며, 0.34 nm만큼 얇을 수 있음)의 제조에 일반적으로 사용되는 공정의 개략도이다.
도 4b는 박리 흑연, 팽창 흑연 플레이크, 및 단리된 그래핀 시트의 제조 공정을 설명하기 위한 개략도이다.
도 5는 전극 활물질로서 환원된 그래핀 산화물(RGO) 시트 및 EMIMBF4 이온성 액체 전해질을 함유하는 대칭 수퍼커패시터(EDLC) 셀의 라곤 도표(중량 및 부피 전력 밀도 대 에너지 밀도)이다. 데이터는 로프형 수퍼커패시터 및 비교를 위해 종래의 전극 슬러리 코팅에 의해 제조된 선행 기술의 수퍼커패시터 모두로부터 수득되었다.
도 6은 전극 활물질로서 활성탄(AC) 입자 및 유기 액체 전해질을 함유하는 대칭 수퍼커패시터(EDLC) 셀의 라곤 도표(중량 및 부피 전력 밀도 대 에너지 밀도)이다.
도 7a는 전극 활물질로서 순수 그래핀 시트 및 리튬염-PC/DEC 유기 액체 전해질을 함유하는 리튬 이온 커패시터(LIC) 셀의 라곤 도표(중량 및 부피 전력 밀도 대 에너지 밀도)이다.
도 7b는 전극 활물질로서 순수 그래핀 시트 및 나트륨염-PC/DEC 유기 액체 전해질을 함유하는 나트륨 이온 커패시터(NIC) 셀의 라곤 도표(중량 및 부피 전력 밀도 대 에너지 밀도)이다.
도 8은 종래의 방법 및 본 발명의 방법을 통해 제조된 AC계 EDLC 수퍼커패시터의 달성가능한 전극 직경 범위에 대한 셀-수준 중량 및 부피 에너지 밀도의 도표이다. 본 발명의 방법을 이용하면, 달성될 수 있는 전극 직경에 이론적 한계는 없다. 통상적으로, 실질적인 전극 두께는 10 ㎛ 내지 5,000 ㎛, 더 통상적으로는 100 ㎛ 내지 1,000 ㎛, 가장 통상적으로는 200 ㎛ 내지 800 ㎛이다.
도 9는 종래의 방법을 통해 제조된 RGO계 EDLC 수퍼커패시터(유기 액체 전해질) 및 본 발명의 방법에 의해 제조된 로프형의 셀(대략 0.75 g/cm3의 전극 탭 밀도를 용이하게 달성함)의 달성가능한 전극 두께 범위에 대한 셀 수준 중량 및 부피 에너지 밀도의 도표이다.
도 10은 종래의 방법을 통해 제조된 순수 그래핀계 EDLC 수퍼커패시터(유기 액체 전해질) 및 본 발명의 방법에 의한 로프형의 셀(대략 0.85 g/cm3의 전극 탭 밀도)의 달성가능한 전극 두께 범위에 대한 셀 수준 중량 및 부피 에너지 밀도의 도표이다.
도 11은 종래의 방법을 통해 제조된 순수 그래핀계 EDLC 수퍼커패시터(이온성 액체 전해질) 및 본 발명의 방법에 의한 로프형의 셀(대략 0.85 g/cm3의 전극 탭 밀도)의 달성가능한 전극 두께 범위에 대한 셀 수준 중량 및 부피 에너지 밀도의 도표이다.
도 12는 활성탄계 EDLC 수퍼커패시터(유기 액체 전해질 이용)에 대해 달성가능한 활물질 비(활물질 중량/총 셀 중량)에 대한 셀 수준 중량 에너지 밀도의 도표이다.
도 13은 일련의 두 개의 순수 그래핀계 EDLC 수퍼커패시터(모두 유기 액체 전해질 이용)에 대한 수퍼커패시터 셀 내에서 달성가능한 활물질 비(활물질 중량/총 셀 중량)에 대한 셀-수준 중량 에너지 밀도의 도표이다.
본 발명은, 종래의 수퍼커패시터에 비해 특히 높은 부피 에너지 밀도 및 높은 중량 에너지 밀도를 나타내는 형상 적응성 로프 유사 플렉시블 수퍼커패시터에 관한 것이다. 이러한 수퍼커패시터는 EDLC 수퍼커패시터(대칭 또는 비대칭), 산화환원 또는 유사커패시터, 리튬 이온 커패시터(리튬 이온 전지 아님), 또는 나트륨 이온 커패시터(나트륨 이온 전지 아님)일 수 있다. 수퍼커패시터는 수성 전해질, 비수성 또는 유기 전해질, 겔 전해질, 이온성 액체 전해질, 또는 유기 및 이온성 액체의 혼합물을 기초로 한다.
도 1a에 개략적으로 예시한 바와 같이, 선행 기술의 수퍼커패시터 셀은 통상적으로 애노드 집전체(202)(예를 들어, 12 내지 15 ㎛ 두께의 Al 호일), 집전체 상에 코팅된 애노드 활물질층(204)(활성탄 입자와 같은 애노드 활물질(232), 및 PVDF와 같은 수지 바인더에 의해 결합된 전도성 첨가제 함유), 다공질 세퍼레이터(230), 캐소드 활물질층(208)(활성탄 입자와 같은 캐소드 활물질(234), 및 미도시된 수지 바인더에 의해 모두 결합된 전도성 첨가제 함유), 캐소드 집전체(206)(예를 들어, Al 호일), 및 애노드 활물질층(204)(간단히 "애노드 층"으로도 언급됨) 및 캐소드 활물질층(208)(또는 간단히 "캐소드 층") 모두에 배치된 액체 전해질로 구성된다. 전체 셀은 얇은 플라스틱-알루미늄 호일 라미네이트 기재의 외장(envelop)과 같은 보호 하우징 내에 케이싱된다. 선행 기술의 수퍼커패시터 셀은 통상적으로 다음 단계들을 포함하는 방법에 의해 제조된다:
a) 제1 단계는 용매(예를 들어, NMP) 내에서 애노드 활물질(예를 들어, 활성탄), 전도성 충전제(예를 들어, 흑연 플레이크), 수지 바인더(예를 들어, PVDF)의 입자를 혼합하여 애노드 슬러리를 형성하는 것이다. 개별적으로, 캐소드 활물질(예를 들어, 활성탄)의 입자, 전도성 충전제(예를 들어, 아세틸렌 블랙), 수지 바인더(예를 들어, PVDF)를 혼합하고, 용매(예를 들어, NMP) 내에 분산시켜 캐소드 슬러리를 형성한다.
b) 제2 단계는 애노드 집전체(예를 들어, Cu 또는 Al 호일)의 1차 표면 중의 하나 또는 둘 다에 애노드 슬러리를 코팅하고, 용매(예를 들어, NMP)를 기화시킴으로써 이 코팅된 층을 건조시켜 Cu 도는 Al 호일에 코팅된 건조 애노드 전극을 형성하는 단계를 포함한다. 마찬가지로, 캐소드 슬러리를 코팅하고 건조시켜, Al 호일에 코팅된 건조 캐소드 전극을 형성한다.
c) 제3 단계는 애노드/Al 호일 시트, 다공질 세퍼레이터층, 및 캐소드/Al 호일 시트를 함께 라미네이팅하여 3층 또는 5층 조립체를 형성하고, 이를 원하는 크기로 절단하거나 자르고 적층하여 (형상의 하나의 예로서) 장방형 구조체를 형성하거나 원통형 셀 구조체로 권취하는 단계를 포함한다.
d) 이어서, 장방형 또는 원통형 라미네이트 구조체를 알루미늄-플라스틱 라미네이트 외장 또는 스틸 케이싱에 넣는다.
e) 그 후 액체 전해질을 라미네이트된 구조체 내로 주입하여 수퍼커패시터 셀을 제조한다.
이러한 종래의 방법 및 생성된 수퍼커패시터 셀과 연관된 몇몇 심각한 문제들이 존재한다:
1) 100 ㎛보다 두꺼운 활성탄을 기초로 한 전극 층(애노드 층 또는 캐소드 층)을 생산하는 것이 매우 어려우며, 200 ㎛보다 두꺼운 전극 층을 생산하는 것은 실질적으로 불가능하거나 비현실적이다. 이에 대한 몇 가지 이유가 존재한다:
a. 100 ㎛ 두께의 전극은 슬러리 코팅 설비에서 30 내지 50 미터 길이의 가열 영역을 통상적으로 필요로 하며, 이는 지나치게 시간 소비적, 지나치게 에너지 집약적이며 비용-효과적이지 않다.
b. 보다 두꺼운 전극은 박리되고 균열되는 경향이 크다.
c. 그래핀 시트와 같은 일부 전극 활물질의 경우, 실제 제조 환경에서 연속적으로 50 ㎛보다 두꺼운 전극을 생산하는 것은 가능하지 않았다. 일부 더 두꺼운 전극이 공개 또는 특허 문헌에서 주장되어 온 개념임에도 불구하고; 이들 전극은 실험실에서 작은 규모로 제조되었다. 실험실 상황에서는, 아마도 새로운 물질이 반복적으로 층에 첨가될 수 있었을 것이고, 수동으로 층을 통합하여 전극의 두께를 증가시킬 수 있었을 것이다. 그러나, 그러한 수동식 절차(대량 생산하기 어려움)를 이용하여도, 생성되는 전극은 매우 깨지기 쉽고 취성이다.
d. 이러한 문제는 그래핀계 전극의 경우 더 좋지 않은데, 이는 반복된 압착이 그래핀 시트의 재적층, 및 이에 따라 현저히 감소된 비표면적 및 감소된 비전기용량을 유도하기 때문이다.
2) 종래의 방법을 이용하면, 도 1a에 묘사된 바와 같이, 전극의 실제 질량 공급량 및 활물질에 대한 겉보기 밀도는 너무 낮다. 대부분의 경우에, 전극의 활물질 질량 공급량(면적 밀도)은 10 mg/cm2 보다 현저히 낮으며, 활물질의 겉보기 부피 밀도 또는 탭 밀도는 상대적으로 큰 활성탄의 입자의 경우에도, 통상적으로 0.75 g/cm3 미만(더 통상적으로는 0.5 g/cm3 미만, 가장 통상적으로는 0.3 g/cm3 미만)이다. 추가적으로, 셀 용량에 기여하지 않고 전극에 추가적 중량 및 부피를 가하는 기타 다른 비활성 물질(예를 들어, 전도성 첨가제 및 수지 바인더)이 존재한다. 이러한 낮은 면적 밀도 및 낮은 부피 밀도는 상대적으로 낮은 부피 전기용량 및 낮은 부피 에너지 밀도를 초래한다.
3) 종래의 공정은 액체 용매(예를 들어, NMP)에 전극 활물질(애노드 활물질 및 캐소드 활물질)을 분산시켜 슬러리를 제조하는 단계를 필요로 하며, 집전체 표면에 코팅시 액체 용매는 전극층을 건조시키기 위해 제거되어야 한다. 애노드층과 캐소드층을 세퍼레이터층과 함께 라미네이팅하고 하우징 내에 패키징하여 수퍼커패시터 셀을 제조하면, 셀 내에 액체 전해질을 주입한다. 실제로, 두 개의 전극을 습윤시키고, 이어서 전극을 건조시키고, 마지막으로 다시 습윤시킨다. 이러한 습윤-건조-습윤 공정이 전혀 좋은 공정인 것 같지는 않다.
4) NMP는 환경 친화적 용매가 아니며; 이는 잠재적으로 선천적 결손증을 유발하는 것으로 알려져 있다.
5) 현재의 수퍼커패시터(예를 들어, 대칭 수퍼커패시터 또는 전기 이중층 커패시터, EDLC)는 여전히 상대적으로 낮은 중량 에너지 밀도 및 낮은 부피 에너지 밀도의 문제를 겪는다. 상업적으로 입수가능한 EDLC는 대략 6 Wh/kg의 중량 에너지 밀도를 나타내고, 어떤 실험적인 EDLC 셀도 실온에서 10 Wh/kg(총 셀 중량을 기준으로)보다 더 높은 에너지 밀도를 나타내는 것은 보고된 바 없다. 실험적인 수퍼커패시터는 (셀 수준이 아닌) 전극 수준에서 큰 부피 전극 전기용량(대부분의 경우에 100 내지 200 F/cm3)을 나타내지만, 이들의 통상적인 1 mg/cm2 미만의 활물질 질량 공급량, 0.1 g/cm-3 미만의 탭 밀도, 및 수십 마이크로미터 이하의 전극 두께는 대부분의 상업적으로 입수가능한 전기화학 커패시터에서 사용된 것들보다 현저히 더 낮게 유지되며, 에너지 저장 장치가 셀(장치) 중량을 기준으로 비교적 낮은 면적 및 부피 용량 및 낮은 부피 에너지 밀도를 갖게 된다.
문헌에서, 활물질 중량 단독 또는 전극 중량을 기준으로 보고된 에너지 밀도 데이터는 실제 수퍼커패시터 셀 또는 장치의 에너지 밀도로 직접 변환될 수 없다. "오버헤드 중량" 또는 기타 다른 장치 구성요소(바인더, 전도성 첨가제, 집전체, 세퍼레이터, 전해질, 및 패키징)의 중량도 고려되어야 한다. 종래의 제조 방법에서는 결과적으로 활물질의 비가 총 셀 중량의 30 중량% 미만(일부 경우에서, 예를 들어 그래핀계 활물질의 경우 15% 미만)이 된다.
본 발명은 로프형, 높은 활물질 질량 공급량, 낮은 오버헤드 중량 및 부피, 높은 중량 에너지 밀도, 및 높은 부피 에너지 밀도를 갖는 형상 적응성 플렉시블 수퍼커패시터의 제조 방법을 제공한다. 추가적으로, 본 발명의 방법에 의해 제조된 수퍼커패시터의 제조 비용은 종래의 방법에 의한 것들보다 현저히 낮을 수 있으며, 환경적으로도 훨씬 더 양호하다.
본 발명의 일 구현예에서, 도 1c에 예시된 바와 같이, 브레이드 형상 또는 얀 형상 전극을 함유하는 본 발명의 로프형 수퍼커패시터는, 제1 전극 활물질(예를 들어, 다공질 막대의 세공 크기보다 작은 크기를 갖는, 활성탄 입자 또는 단리된/분리된 그래핀 시트) 및 제1 전해질의 혼합물로 부분적으로 또는 완전히 공급된 세공들을 갖는 전기 전도성 다공질 막대(예를 들어, 탄소 발포체, 그래핀 발포체, 금속 나노와이어 매트 등)로 구성된, 제1 전극(11)을 공급하는 제1 단계를 포함하는 방법에 의해 제조될 수 있다. 전도성 첨가제 또는 수지 바인더가 혼합물에 선택적으로 첨가될 수 있지만, 이는 필요하지 않거나 심지어 바람직하지 않다. 이 제1 전극(11)은 외부 부하에 수퍼커패시터를 연결하기 위한 단자 탭 역할을 할 수 있는 활물질 부재 전해질 부재의 단부(13)를 선택적으로 함유할 수 있다. 이 제1 전극은 임의의 형상, 예를 들어 원형, 직사각형, 타원형, 정사각형, 육각형, 중공형, 또는 불규칙한 형상의 단면을 가질 수 있다.
대안적으로, 제1 단계에서, 제1 전극은 (다공질 발포체가 아닌) 전도성 막대를 포함하고, 제1 혼합물은 이 전도성 막대의 표면에 코팅되거나 증착된다. 이 막대는 금속 와이어, 전도성 중합체 섬유 또는 얀, 탄소 또는 흑연 섬유 또는 얀, 또는 다수의 얇은 와이어, 섬유, 또는 얀처럼 단순할 수 있다. 그러나, 이러한 상태에서, 제2 전극은 다공질 발포체 구조를 포함해야 한다.
제2 단계는 전해질 내 이온에 대해 침투가능한 박층의 다공질 세퍼레이터(15)(예를 들어, 다공질 플라스틱 필름, 종이, 섬유 매트, 부직물, 유리 섬유 천 등)로 제1 전극(11)을 감싸거나 케이싱하는 것을 포함한다. 이 단계는 얇은 다공질 플라스틱 테이프로 제1 전극을 완전히 한 바퀴 또는 한 바퀴보다 약간 더 많이, 또는 나선형으로 감싸는 것처럼 단순할 수 있다. 주 목적은 내부 단락을 방지하기 위해 애노드와 캐소드를 전기적으로 분리하는 것이다. 다공질 세퍼레이터 층은 분무, 인쇄, 코팅, 딥 캐스팅 등에 의해 제1 전극 전체 둘레에 간단히 증착될 수 있다.
제3 단계는 제2 활물질 및 제2 전해질의 혼합물, 및 선택적으로 전도성 첨가제 또는 수지 바인더(필수는 아니며, 바람직한 것은 아님)를 포함하는 제2 전극(17)을 제조하는 단계를 포함한다. 이러한 제2 전극(17)은 외부 부하에 연결하기 위한 단자 탭의 역할을 할 수 있는, 활물질 부재 전해질 부재의 단부를 선택적으로 함유할 수 있다. 제2 전극은 선택적으로 그러나 바람직하게는 다공질 세퍼레이터 층(18)에 의해 케이싱되거나 감싸질 수 있다.
케이싱 다공질 세퍼레이터 층을 이용하거나 이용하지 않는, 이러한 제2 전극은 브레이딩 또는 얀-제작 절차를 사용하여 제1 전극과 조합하여 2겹 연사 또는 브레이드로 제조된다. 제1 전극이 애노드인 경우, 제2 전극은 캐소드이거나; 그 반대도 가능하다. 얀 또는 브레이드는 하나의 단일 캐소드 또는 다수의 캐소드와 조합된 다수의 애노드(즉, 애노드 활물질 및 전해질을 각각 함유하는 다수의 필라멘트 또는 막대)를 함유할 수 있다. 얀 또는 브레이드는 하나의 단일한 애노드 또는 다수의 애노드 필라멘트와 조합된 다수의 캐소드(즉, 캐소드 활물질 및 전해질을 각각 함유하는 다수의 필라멘트 또는 막대)를 함유할 수 있다. 최종 단계로서, 이러한 브레이드 또는 얀 구조는 전기적으로 절연된 보호 케이싱 또는 외피(19)(예를 들어, 플라스틱 외피 또는 고무 쉘)에 의해 케이싱되거나 보호된다.
일부 추가적인 전해질이 n겹 브레이드/얀(n≥2) 및 보호 외피 사이에 혼입될 수 있음에 유의할 수 있다. 그러나, 모든 전극 막대 또는 필라멘트는 그 세공 내에 이미 활물질 및 전해질을 함유하기 때문에 이는 필수사항은 아니다.
일부 구현예에서, 전극 중 하나는 활물질-전해질 혼합물을 수용하기 위한 세공을 갖는 다공질 막대를 포함하고, 전극 중 적어도 하나는 그의 표면 상에 코팅된 활물질-전해질 혼합물을 갖는 비다공질 막대(필라멘트, 섬유, 와이어 등)이다.
본 수퍼커패시터의 전극은 롤-투-롤 방식으로 생산될 수 있다. 일 구현예에서, 도 1c 및 도 1d에 예시된 바와 같이, 본 발명의 방법은, 공급장치 롤러(미도시)로부터 전기 전도성 다공질 막대/필라멘트(예를 들어, 304, 310, 322, 또는 330)를 활물질 함침 영역 내로 연속적으로 공급하는 것을 포함하며, 여기서 전극 활물질(예를 들어, 활성탄 입자 및/또는 그래핀 시트) 및 전해질을 함유하는 습윤 활물질-전해질 혼합물(예를 들어, (306a, 306b, 312a, 312b)와 같은 슬러리, 현탁액, 또는 겔-유사 덩어리)은 함께 잘 혼합되고, 선택적인 전도성 첨가물은 다공질 층의 다공질 표면으로 전달된다(예를 들어, 도 1c 중 각각 개략도 A 및 개략도 B에서(304 또는 310)). 예로서 개략도 A를 사용하여, 습윤 활물질-전해질 혼합물(306a, 306b)은 한 쌍 또는 두 쌍의 롤러(302a, 302b, 302c 및 302d)를 사용하여 양면으로부터 다공질 층 내로 강제로 함침되어, 함침된 활성 전극(308)(애노드 또는 캐소드)을 형성한다. 전도성 다공질 층은 상호연결된 전자-전도 경로 및 바람직하게는 적어도 70 부피%(바람직하게는 80% 초과, 더 바람직하게는 90% 초과)의 세공을 함유한다. 발포체 막대/필라멘트는 통상적으로 50% 내지 대략 99%의 세공 부피를 갖는다.
개략도 B에서, 두 개의 공급장치 롤러(316a, 316b)가 사용되어, 습윤 활물질-전해질 혼합물 막대/필라멘트(312a, 312b)를 지지하는 두 개의 보호 필름(314a, 314b)을 연속적으로 풀어낸다. 이들 습윤 활물질-전해질 혼합물 막대/필라멘트(312a, 312b)는, 다양한 절차(예로서, 인쇄, 분무, 캐스팅, 코팅 등 당업계에서 잘 알려진 것)를 사용하여 보호(지지) 필름(314a, 314b)으로 전달될 수 있다. 전도성 다공질 층(110)은 두 세트의 롤러(318a, 318b, 318c, 318d) 사이의 간격을 통해 이동함에 따라, 상기 습윤 활물질-전해질 혼합물은 다공질 막대 또는 필라멘트(310)의 세공 내로 함침되어, 두 개의 보호 필름(314a, 314b)에 의해 잠정적으로 덮인 활물질 전극(320)(애노드 또는 캐소드 전극)을 형성한다.
개략도 C를 다른 예로 들면, 두 개의 분무 장치(324a, 324b)를 사용해 습윤 활물질-전해질 혼합물(325a, 325b)을 전도성 다공질 층(322)의 두 개의 대향 다공질 표면에 분배시킨다. 습윤 활물질-전해질 혼합물은 한 쌍 또는 두 쌍의 롤러를 사용해 양면으로부터 다공질 막대에 강제로 함침되어, 함침된 활성 전극(326)(애노드 또는 캐소드)을 형성한다. 마찬가지로, 개략도 D에서, 두 개의 분무 장치(332a, 332b)를 사용해 습윤 활물질-전해질 혼합물(333a, 333b)을 전도성 다공질 막대(330)의 다공질 표면에 분배시킨다. 습윤 활물질-전해질 혼합물은 한 쌍 또는 두 쌍의 롤러를 사용해 다공질 막대에 강제로 함침되어, 함침된 활성 전극(338)(애노드 또는 캐소드)을 형성한다.
다른 예로서, 도 1d의 개략도 E에 예시된 바와 같이, 전극 제조 공정은 공급 롤러(340)로부터 전도성 다공질 막대(356)를 연속적으로 공급함으로써 시작된다. 다공질 막대(356)는 롤러(342)에 의해 유도되어 용기(344) 내의 습윤 활물질-전해질 혼합물 물질(346)(슬러리, 현탁액, 겔 등)에 침지된다. 활물질-전해질 혼합물이 롤러(342b)를 향해 이동함에 따라 다공질 막대(356)의 세공에 함침되기 시작하고, 용기로부터 나와 두 개의 롤러(348a, 348b) 사이의 간극에 공급된다. 두 개의 보호 필름(350a, 350b)은 두 개의 각각의 롤러(352a, 352b)로부터 동시에 공급되어, 함침된 다공질 막대(354)를 덮고, 이는 회전 드럼(권취 롤러(355)) 상에 연속으로 회수될 수 있다. 이 공정은 애노드 및 캐소드 전극 모두에 적용될 수 있다.
생성된 전극 막대 또는 필라멘트(애노드 또는 캐소드 전극)는 100 nm 내지 수 센티미터(원하는 경우, 그 이상)의 두께 또는 직경을 가질 수 있다. (예를 들어, 마이크로 전자 장치용 플렉시블 전력원으로서의) 마이크로 케이블의 경우, 전극의 두께 또는 직경은 100 nm 내지 100 μm, 더 통상적으로는 1 μm 내지 50 μm, 가장 통상적으로는 10 μm 내지 30 μm이다. (예를 들어, 전기 차량(EV)의 제한된 공간에서 사용하기 위한) 거시적인 형상 적응성 플렉시블 케이블 전지의 경우, 전극은 통상적으로 그리고 바람직하게 100 μm 이상(바람직하게는 200 μm 초과, 더 바람직하게는 300 μm 초과, 더 바람직하게는 400 μm 초과, 훨씬 더 바람직하게는 500 μm, 600 μm 초과, 또는 심지어 1,000 μm 초과)의 두께를 가지며, 전극 두께에 대한 이론적 한계는 없다.
상기 내용은 본 발명의 형상 적응성 로프형 플렉시블 알칼리 금속 전지가 어떻게 제조될 수 있는지를 예시하기 위한 단지 몇 가지 예이다. 이 예들이 본 발명의 범위를 제한하기 위해 사용되어서는 안 된다.
전기 전도성 다공질 막대 또는 필라멘트는 금속 발포체, 금속 웹 또는 스크린, 천공된 금속 시트-기반 구조체, 금속 섬유 매트, 금속 나노와이어 매트, 전도성 중합체 나노섬유 매트, 전도성 중합체 발포체, 전도성 중합체-코팅 섬유 발포체, 탄소 발포체, 흑연 발포체, 탄소 에어로겔, 탄소 제로겔, 그래핀 에어로겔, 그래핀 발포체, 그래핀 산화물 발포체, 환원된 그래핀 산화물 발포체, 탄소 섬유 발포체, 흑연 섬유 발포체, 박리 흑연 발포체, 또는 이들의 조합으로부터 선택될 수 있다. 다공질 막대 또는 필라멘트는 탄소, 흑연, 금속, 금속-코팅 섬유, 전도성 중합체, 또는 전도성 중합체-코팅 섬유와 같은 전기 전도성 물질(고다공질 매트, 스크린/그리드, 부직포, 발포체 등의 형상)로 제조되어야 한다. 전도성 다공질 층의 예는 도 3a, 도 3b, 도 3c, 및 도 3d에 제시되어 있다. 공극률 수준은 적어도 50 부피%, 바람직하게는 70 부피% 초과, 더 바람직하게는 90 부피% 초과, 가장 바람직하게는 95 부피% 초과이어야 한다. 발포체 또는 발포체 벽의 백본은 전자-전도 경로의 전체 3D 네트워크를 형성한다.
그래핀 발포체, 그래핀 산화물 발포체, 또는 그래핀 에어로겔 발포체 구조에서 그래핀 또는 그래핀 산화물 물질은 발포체의 세공 벽을 구성함에 유의할 수 있다. 이 형상의 이러한 그래핀 또는 그래핀 산화물 물질은 단리 또는 분리된 그래핀 시트를 함유하지 않는다. 발포체에서 이러한 그래핀 또는 그래핀 산화물 물질은 발포체의 세공 내로 함침된 활물질-전해질 혼합물의 일부가 아니다. 이 혼합물은 발포체 구조의 일부가 아닌 활성탄 입자 또는 단리된 그래핀 시트를 함유할 수 있다. 이들 활성탄 입자 또는 단리된 그래핀 시트는 수퍼커패시터의 1차 전극 활물질이다.
이들 발포체 구조는 임의의 단면 형상으로 용이하게 제조될 수 있다. 이들은 또한 매우 플렉시블할 수 있으며; 통상적으로, 비금속성 발포체는 금속 발포체보다 더 플렉시블하다. 그러나, 금속 나노섬유는 고도로 플렉시블한 발포체으로 제조될 수 있다. 전해질은 액체 또는 겔 상태이므로, 생성된 케이블 전지는 매우 플렉시블할 수 있고, 본질적으로 임의의 특이한 형상에 부합되도록 만들어질 수 있다. 액체 용매 중의 염 농도가 높은(예를 들어 2.5 M 내지 15 M) 경우에도, 세공 내부에 전해질을 함유한 발포 구조체는 여전히 변형될 수 있고, 구부릴 수 있고, 비틀릴 수 있고, 특이한 형상에도 부합될 수 있다.
일부 구현예에서, 제1 또는 제2 전극에서 전기 전도성 다공질 막대는 전도성 중합체 섬유 매트, 탄소/흑연 섬유 매트, 섬유들 사이에 세공을 갖는 섬유 토우(tow), 전도성 섬유 니트 구조체 또는 다수의 섬유 또는 세공을 갖는 부직 구조체를 함유한다. 이들 다수의 섬유는 전도성 중합체 섬유, 금속 코팅된 섬유, 탄소 코팅된 중합체 섬유, 탄소 섬유, 또는 흑연 섬유를 함유할 수 있다.
바람직하게는, 원래의 전도성 다공질 막대 또는 필라멘트 내 실질적으로 모든 세공은 전극 활물질(애노드 또는 캐소드), 전해질, 및 선택적인 전도성 첨가제(바인더 수지 불필요)로 충전된다. 세공 벽 또는 전도성 경로(1 내지 30%)에 비해 많은 양의 세공이 존재하기 때문에(더 통상적으로는 70 내지 99% 또는 바람직하게는 더 통상적으로 85% 내지 99%), 매우 적은 공간이 낭비되어("낭비된다"는 의미는 전극 활물질 및 전해질에 의해 점유되지 않음을 의미함), 높은 비의 전극 활물질-전해질 혼합물을 초래한다(높은 활물질 공급 질량).
이러한 수퍼커패시터 전극 구성(예를 들어, 도 1b)에서, 전체 전극 구조에 걸쳐 어디에나 세공 벽이 존재하므로, 전자는 세공 벽에 의해 집전되기 전에 짧은 거리(평균적으로 세공 크기의 절반, 예를 들어, 나노미터 또는 수 마이크로미터)를 이동하기만 하면 된다(전도성 발포체가 집전체 역할을 함). 이러한 세공 벽은 저항이 최소인 상호 연결된 전자 전달 경로의 3D 네트워크를 형성한다. 추가로, 각각의 애노드 전극 또는 캐소드 전극에서, 모든 전극 활물질 입자는 액체 전해질에 미리 분산되어(습윤성 문제 없음), 습윤 코팅, 건조, 패킹, 및 전해질 주입의 종래의 공정에 의해 제조된 전극에 일반적으로 존재하는 드라이 포켓(dry pocket)의 존재를 제거한다. 따라서, 본 발명의 공정은 종래의 수퍼커패시터 셀 제조 공정에 비해 전혀 예상치 못한 이점을 가져온다.
바람직한 구현예에서, (활성탄 대신) 그래핀 전극 활물질은 순수 그래핀, 그래핀 산화물, 환원된 그래핀 산화물, 그래핀 불화물, 그래핀 염화물, 그래핀 브롬화물, 그래핀 요오드화물, 수소화 그래핀, 질소화 그래핀, 화학 작용기화된 그래핀, 또는 이들의 조합으로부터 선택된다. 상기 그래핀 물질들 중 어느 하나의 생산을 위한 출발 흑연 물질은 천연 흑연, 인공 흑연, 메소상(mesophase) 탄소, 메소상 피치, 메소탄소 마이크로비드, 연질 탄소, 경질 탄소, 코크스, 탄소 섬유, 탄소 나노섬유, 탄소 나노튜브, 또는 이들의 조합으로부터 선택될 수 있다.
본 발명은 또한 리튬 이온 커패시터(LIC) 또는 나트륨 이온 커패시터(NIC)를 제공하며, 셀에서 두 전극 중 적어도 하나는 본 발명의 방법에 의해 생산된다. 더 바람직하게는, 본 발명의 LIC 또는 NIC를 위한 애노드 전극 및 캐소드 전극 모두는 상기 기재된 본 발명의 방법에 의해 제조된다. 이러한 본 발명의 방법은, (A) 전기 전도성 다공질 막대/필라멘트를 애노드 물질 함침 영역으로 연속적으로 공급하는 단계로, 여기서 전도성 다공질 막대/필라멘트는 다공질 표면을 갖고, 상호연결된 전자-전도 경로, 바람직하게는 적어도 70 부피%의 세공을 함유하는 것인 단계; 및 (B) 습식 애노드 활물질-전해질 혼합물을 적어도 하나의 다공질 표면으로부터 전기 전도성 다공질 막대 내로 함침하여 전극을 형성하는 단계를 포함한다. 예를 들어, 습식 애노드 활물질 혼합물은 흑연 입자, 탄소 입자, Si 나노입자, Sn 나노입자, 또는 리튬 이온 전지 또는 나트륨 이온 전지 용으로 흔히 사용되는 임의의 기타 다른 애노드 활물질의 사전리튬화 또는 사전나트륨화 형태로부터 바람직하게 선택되는 애노드 활물질 및 액체 전해질을 함유한다. 이들 애노드 활물질은 미세 입자 형태로 제조될 수 있으며, 전도성 첨가제 입자와 함께 다수의 입자는 액체 전해질과 용이하게 혼합되어 전도성 다공질 층 내로의 함침을 위한 습윤 애노드 활물질 혼합물(예를 들어, 슬러리 형태)을 형성할 수 있다. 상응하는 캐소드는, 산화환원 쌍 파트너 물질(예컨대, 본질적으로 전도성인 컨쥬게이트 중합체 또는 전이 금속 산화물) 없이 또는 이와 함께, EDLC 유형의 활물질(예를 들어, 활성탄 또는 단리된 그래핀 시트)를 함유할 수 있다.
리튬 이온 커패시터(LIC)에서, 애노드 활물질은, (a) 천연 흑연, 인공 흑연, 메소탄소 마이크로비드(MCMB), 및 탄소의 사전리튬화 입자; (b) 규소(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 안티몬(Sb), 비스무트(Bi), 아연(Zn), 알루미늄(Al), 니켈(Ni), 코발트(Co), 망간(Mn), 티타늄(Ti), 철(Fe), 및 카드뮴(Cd)의 사전리튬화 입자 또는 코팅; (c) Si, Ge, Sn, Pb, Sb, Bi, Zn, Al, 또는 Cd와 기타 다른 원소와의 화학양론적 또는 비화학양론적 사전리튬화 합금 또는 금속간 화합물; (d) Si, Ge, Sn, Pb, Sb, Bi, Zn, Al, Fe, Ni, Co, Ti, Mn, 또는 Cd, 및 이들의 혼합물 또는 복합재의 사전리튬화 산화물, 탄화물, 질화물, 황화물, 인화물, 셀렌화물, 및 텔루르화물; 및 (e) 사전리튬화 그래핀 시트; 및 이들의 조합으로 이루어진 군으로부터 선택될 수 있다. 사전리튬화는 작업 전극으로서 작은 질량의 그래핀 시트 및 상대 전극으로서 리튬 금속을 사용하여 전기화학적으로 달성될 수 있다. 사전리튬화는 또한 리튬 분말 또는 칩을 애노드 활물질(예를 들어, Si 입자) 및 전도성 첨가제 입자와 함께 액체 전해질 내로 첨가함으로써 달성될 수 있다.
나트륨 이온 커패시터에서, 애노드 활물질은 석유 코크스, 카본블랙, 무정형 탄소, 활성탄, 경질 탄소, 연질 탄소, 주형 탄소, 중공 탄소 나노와이어, 중공 탄소 구체, 또는 티타네이트의 사전나트륨화 형태, 또는 NaTi2(PO4)3, Na2Ti3O7, Na2C8H4O4, Na2TP, NaxTiO2(x = 0.2 내지 1.0), Na2C8H4O4, 카르복실레이트계 물질, C8H4Na2O4, C8H6O4, C8H5NaO4, C8Na2F4O4, C10H2Na4O8, C14H4O6, C14H4Na4O8, 또는 이들의 조합으로부터 선택되는 나트륨 삽입 화합물을 함유한다.
나트륨 이온 커패시터에서, 애노드 활물질은 다음 물질 군으로부터 선택되는 나트륨 삽입 화합물을 함유한다: (a) 나트륨 도핑된 규소(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 안티몬(Sb), 비스무트(Bi), 아연(Zn), 알루미늄(Al), 티타늄(Ti), 코발트(Co), 니켈(Ni), 망간(Mn), 카드뮴(Cd), 및 이들의 혼합물; (b) Si, Ge, Sn, Pb, Sb, Bi, Zn, Al, Ti, Co, Ni, Mn, Cd, 및 이들의 혼합물의 나트륨 함유 합금 또는 금속간 화합물; (c) Si, Ge, Sn, Pb, Sb, Bi, Zn, Al, Fe, Ti, Co, Ni, Mn, Cd, 및 이의 혼합물 또는 복합재의 나트륨 함유 산화물, 탄화물, 질화물, 황화물, 인화물, 셀렌화물, 텔루르화물, 또는 안티몬화물; (d) 나트륨염; 및 (e) 나트륨 또는 칼륨으로 예비부하된 그래핀 시트. 사전나트륨화는 작업 전극으로서 작은 질량의 그래핀 시트를 및 상대 전극으로서 나트륨 금속을 사용함으로써 전기화학적으로 달성될 수 있다. 사전나트륨화는 또한 리튬 분말 또는 칩을 애노드 활물질(예를 들어, Sn 입자) 및 전도성 첨가제 입자와 함께 액체 전해질 내로 첨가함으로써 달성될 수도 있다.
벌크 천연 흑연은 이웃하는 흑연 단일 결정의 경계를 구분하는 결정립 경계(무정형 또는 결손 영역)를 갖는 다수의 결정립(흑연 단결정 또는 미세결정)으로 구성된 각각의 흑연 입자를 갖는 3-D 흑연 물질이다. 각각의 결정립은 서로 평행하게 배향된 다수의 그래핀 면으로 구성된다. 흑연 미세결정에서 그래핀 면은 2차원의 육각형 격자를 점유하는 탄소 원자로 구성된다. 소정의 결정립 또는 단결정에서, 그래핀 면들은 결정학적 c-방향(그래핀 면 또는 기저 면에 대해 수직)에서 반데르발스 힘을 통해 적층 및 결합된다. 하나의 결정립에서 모든 그래핀 면은 서로 평행하지만, 통상적으로 하나의 결정립에서의 그래핀 면들과 인접 결정립에서 그래핀 면들은 상이한 배향으로 기울어진다. 즉, 흑연 입자에서 각종 결정립의 배향은 통상적으로 서로 상이하다.
면간 반 데르 발스 힘이 극복될 수 있다면, 천연 또는 인조 흑연 입자 내 흑연 미세결정의 구성요소인 그래핀 면이 박리 및 추출 또는 단리되어 단원자 두께인, 육방정 탄소 원자의 개별 그래핀 시트를 얻을 수 있다. 단리된, 탄소 원자의 개별 그래핀 면을 일반적으로 단일층 그래핀이라고 한다. 대략 0.3354 nm의 그래핀 면간 간격을 가지고 두께 방향으로 반 데르 발스 힘을 통해 결합된 다수의 그래핀 면으로 이루어진 스택을 일반적으로 다층 그래핀이라고 한다. 다층 그래핀 판은 300층 이하의 그래핀 면(100 nm 미만의 두께)을 갖지만, 통상적으로는 30개 이하의 그래핀 면(10 nm 미만의 두께), 훨씬 더 통상적으로는 20개 이하의 그래핀 면(7 nm 미만의 두께), 가장 통상적으로는 10개 이하의 그래핀 면(일반적으로 과학계에서 소수 층(few-layer) 그래핀이라고 함)을 갖는다. 단일층 그래핀과 다층 그래핀 시트를 총칭하여 도 2에 나타낸 바와 같이 "나노그래핀 판"(NGP)이라고 한다. 그래핀 시트/판(총칭하여, NGP)은 0-D 풀러렌, 1-D CNT 또는 CNF, 및 3-D 흑연과는 구별되는 새로운 종류의 탄소 나노물질(2-D 나노카본)이다. 청구범위를 정의하기 위해 그리고 당업계에서 일반적으로 이해되는 바와 같이, 그래핀 물질(단리된 그래핀 시트)은 탄소 나노튜브(CNT) 또는 탄소 나노섬유(CNF)가 아니다(또한 이를 포함하지 않음).
본 연구 그룹은 2002년이라는 이른 시기에 그래핀 재료의 개발 및 관련 제조 공정에서 선구자적인 역할을 했다: 문헌 [(1) B. Z. Jang and W. C. Huang, "Nano-scaled Graphene Plates," U.S. Pat. No. 7,071,258 (07/04/2006), application submitted on October 21, 2002; (2) B. Z. Jang, et al. "Process for Producing Nano-scaled Graphene Plates," U.S. Patent Application No. 10/858,814 (06/03/2004); 및 (3) B. Z. Jang, A. Zhamu, and J. Guo, "Process for Producing Nano-scaled Platelets and Nanocomposite," US Pat. Application No. 11/509,424(08/25/2006).
하나의 공정에서, 그래핀 물질은, 도 4a 및 도 4b(개략도)에 예시된 바와 같이, 강산 및/또는 산화제로 천연 흑연 입자를 삽입 처리하여 흑연 삽입 화합물(GIC) 또는 흑연 산화물(GO)을 얻음으로써 얻어진다. GIC 또는 GO에서 그래핀 면 사이의 틈새 공간에 화학종 또는 작용기가 존재하면 그래핀 간 간격(X-선 회절에 의해 측정되는 d 002)을 증가시키는 역할을 하여, 그렇지 않을 경우 c축 방향을 따라 그래핀 면을 서로 결합시키는 반 데르 발스 힘을 상당히 감소시킨다. GIC 또는 GO는 대부분의 경우 황산, 질산(산화제), 및 또 다른 산화제(예를 들어, 과망간산칼륨 또는 과염소산나트륨)의 혼합물에 천연 흑연 분말(도 4b의 100)을 침지시켜 생성된다. 삽입 과정 중에 산화제가 존재할 경우, 생성된 GIC(102)는 실제로 일부 유형의 흑연 산화물(GO) 입자이다. 이어서, 이 GIC 또는 GO를 물에서 반복 세척하고 세정하여 과량의 산을 제거함으로써, 물에 분산된 시각적으로 식별 가능한 이산 흑연 산화물 입자를 함유하는 흑연 산화물 현탁액 또는 분산액이 생성된다. 그래핀 물질을 제조하기 위해, 이러한 세정 단계 후, 이하 간략히 설명된 두 가지 프로세싱 경로 중 하나를 따를 수 있다.
경로 1은 현탁액으로부터 물을 제거하여 본질적으로 다량의 건조된 GIC 또는 건조된 흑연 산화물 입자인 "팽창 가능한 흑연"을 얻는 단계를 포함한다. 팽창 가능한 흑연을 통상적으로 800 내지 1,050
Figure 112019078089231-pct00003
범위의 온도에 대략 30초 내지 2분 동안 노출시키면, GIC는 30 내지 300배로 급속한 부피 팽창을 겪어, 박리되었지만 크게 분리되지 않은 상호 연결된 상태의 흑연 플레이크의 집합체인 "흑연 웜(graphite worm)"(104)을 형성한다.
경로 1A에서, 이들 흑연 웜(박리 흑연 또는 "상호 연결된/분리되지 않은 흑연 플레이크의 네트워크")은 재압축되어 통상적으로 0.1 mm(100 μm) 내지 0.5 mm(500 μm) 범위의 두께를 갖는 플렉시블 흑연 시트 또는 호일(106)을 얻을 수 있다. 대안적으로, 주로 100 nm보다 두꺼운 흑연 플레이크 또는 판을 함유하는 소위 "팽창 흑연 플레이크"(108)(따라서, 정의에 의하면 나노물질이 아님)를 제조할 목적으로 저강도 에어 밀 또는 전단기를 사용하여 흑연 웜을 단순히 파괴하는 것을 선택할 수 있다.
경로 1B에서, 본 출원인의 미국 출원 10/858,814(2004년 6월 3일)에 개시된 바와 같이, 박리 흑연은 (예를 들어, 초음파기, 고전단 믹서, 고강도 에어 제트 밀, 또는 고에너지 볼밀을 사용해) 고강도 기계적 전단 처리되어, 분리된 단일층 및 다층 그래핀 시트(총칭하여 NGP라 함, 112)를 형성한다. 단일층 그래핀은 0.34 nm만큼 얇을 수 있는 반면, 다층 그래핀은 100 nm 이하, 하지만 더 통상적으로는 10 nm 미만의 두께를 가질 수 있다(일반적으로 소수 층 그래핀이라 함). 제지 공정을 사용해 다수의 그래핀 시트 또는 판을 NGP 종이 시트로 제조할 수 있다. 이 NGP 종이 시트는 본 발명의 공정에서 사용되는 다공질 그래핀 구조 층의 일례이다.
경로 2는, 흑연 산화물 입자로부터 개별 그래핀 산화물 시트를 분리/단리할 목적으로 흑연 산화물 현탁액(예를 들어, 물에 분산된 흑연 산화물 입자)을 초음파 처리하는 단계를 수반한다. 이는, 그래핀간 면간 분리가 천연 흑연에서 0.3354 nm로부터 고도로 산화된 흑연 산화물에서 0.6 내지 1.1 nm로 증가되어, 인접 면을 서로 결합시키는 반 데르 발스 힘을 상당히 약화시켰다는 개념을 기초로 한다. 초음파 파워는 그래핀 면 시트를 더 분리하여 완전히 분리, 단리, 또는 이산된 그래핀 산화물(GO) 시트를 형성하기에 충분할 수 있다. 이들 그래핀 산화물 시트는 이어서 화학적 또는 열적으로 환원되어, 통상적으로 0.001 중량% 내지 10 중량%, 더 통상적으로는 0.01 중량% 내지 5 중량%의 산소 함량, 가장 통상적으로 바람직하게는 2 중량% 미만의 산소를 갖는 "환원된 그래핀 산화물"(RGO)을 얻을 수 있다.
본 출원의 청구범위를 정의하기 위해, NGP 또는 그래핀 물질은 단일층 및 다층(통상적으로는 10개 미만의 층) 순수 그래핀, 그래핀 산화물, 환원된 그래핀 산화물(RGO), 그래핀 불화물, 그래핀 염화물, 그래핀 브롬화물, 그래핀 요오드화물, 수소화 그래핀, 질소화 그래핀, 화학적으로 작용화된 그래핀, 도핑된(예를 들어, B 또는 N으로 도핑된) 그래핀의 이산 시트/판을 포함한다. 순수 그래핀은 본질적으로 0%의 산소를 갖는다. RGO는 통상적으로 0.001 중량% 내지 5 중량%의 산소 함량을 갖는다. 그래핀 산화물(RGO를 포함)은 0.001 중량% 내지 50 중량%의 산소를 가질 수 있다. 순수 그래핀 외에, 모든 그래핀 물질은 0.001 중량% 내지 50 중량%의 비탄소 원소(예를 들어, O, H, N, B, F, Cl, Br, I 등)를 갖는다. 이러한 물질은 본원에서 비순수 그래핀 물질로 지칭된다.
더 작은 이산 그래핀 시트(통상적으로 0.3 μm 내지 10 μm) 내의 순수 그래핀은 흑연 입자의 초임계 유체 박리 또는 (액상 박리 또는 제조로도 알려진) 직접 초음파 처리에 의해 생성될 수 있다. 이러한 공정은 당업계에 잘 알려져 있다.
그래핀 산화물(GO)은, 반응 용기 내에서 산화 액체 매질(예를 들어, 황산, 질산, 및 과망간산칼륨의 혼합물)에 출발 흑연 물질의 분말 또는 필라멘트(예를 들어, 천연 흑연 분말)를 원하는 온도에서 일정 시간(출발 물질의 성질 및 사용된 산화제의 유형에 따라 통상적으로 0.5 내지 96시간) 동안 침지시켜 얻을 수 있다. 전술한 바와 같이, 생성된 흑연 산화물 입자는 이어서 열 박리 또는 초음파-유도 박리 처리되어, 단리된 GO 시트를 생성할 수 있다. 이들 GO 시트는 이어서 -OH기를 기타 다른 화학기(예를 들어, -Br, NH2 등)로 치환함으로써 다양한 그래핀 물질로 변환될 수 있다.
불화 그래핀 또는 그래핀 불화물은 본원에서 할로겐화 그래핀 물질 군의 일례로 사용된다. 불화 그래핀을 제조하기 위한 두 가지 상이한 접근법이 존재한다. (1) 미리 합성된 그래핀의 불화: 이 접근법은 기계적 박리 또는 CVD 성장에 의해 제조된 그래핀을 XeF2와 같은 불화제, 또는 F계 플라즈마로 처리하는 단계를 수반한다; (2) 다층 흑연 불화물의 박리: 흑연 불화물의 기계적 박리 및 액상 박리 모두 용이하게 달성될 수 있다.
고온에서 F2가 흑연과 상호작용하면 공유 흑연 불화물 (CF) n 또는 (C2F) n 이 형성되는 반면, 저온에서는 흑연 삽입 화합물(GIC) C x F(2 ≤ x ≤ 24)가 형성된다. (CF) n 에서 탄소 원자는 sp3-하이브리드화 되므로, 플루오로카본층은 트랜스-연결된 사이클로헥산 사슬로 이루어진 파형이다. (C2F) n 에서는 C 원자의 절반만이 불화되고, 인접한 탄소 시트의 모든 쌍은 C-C 공유 결합에 의해 서로 연결된다. 불소화 반응에 대한 체계적인 연구에 따르면, 생성된 F/C 비는 불소화 온도, 불소화 가스 내 불소의 분압, 및 흑연 전구체의 물리적 특성(흑연화 정도, 입자 크기 및 비표면적을 포함)에 크게 의존하는 것으로 나타났다. 대부분의 이용 가능한 문헌은 (때로는 불화물의 존재 하에서) F2 가스로 불소화하는 것을 포함하지만, 불소(F2) 이외에도 기타 다른 불화제가 사용될 수 있다.
층상 전구체 물질을 개별층 또는 소수 층의 상태로 박리하기 위해서는, 인접한 층들 사이의 인력을 극복하고 이들 층을 더 안정화시키는 것이 필요하다. 이는 작용기에 의한 그래핀 표면의 공유결합 변형에 의해 또는 특정 용매, 계면활성제, 중합체, 또는 공여체-수용체 방향족 분자를 사용한 비공유결합 변형에 의해 달성될 수 있다. 액상 박리 공정은 액체 매질에서의 흑연 불화물의 초음파 처리를 포함한다.
그래핀의 질화는 그래핀 산화물과 같은 그래핀 물질을 고온(200 내지 400
Figure 112019078089231-pct00004
에서 암모니아에 노출시켜 수행될 수 있다. 질소화 그래핀은 또한 저온에서 수열법에 의해, 예를 들어, GO와 암모니아를 오토클레이브에서 밀봉한 다음 온도를 150 내지 250
Figure 112019078089231-pct00005
로 증가시켜 형성될 수 있다. 질소 도핑된 그래핀의 합성을 위한 기타 다른 방법은 그래핀에 대한 질소 플라즈마 처리, 암모니아의 존재 하에서의 흑연 전극 간의 아크-방전, CVD 조건 하에서의 그래핀 산화물의 암모니아 분해, 및 상이한 온도에서의 그래핀 산화물과 요소의 수열 처리를 포함한다.
전술한 특징들은 다음과 같이 상세하게 더 기술되고 설명된다: 도 4b에 예시된 바와 같이, 흑연 입자(예를 들어, 100)는 통상적으로는 많은 흑연 미세결정 또는 결정립으로 구성된다. 흑연 미세결정은 탄소 원자의 육방정 네트워크의 층상 평면으로 이루어져 있다. 육방정으로 배열된 탄소 원자들의 이러한 층상 평면은 실질적으로 편평하며, 특정 미세결정에서 서로 실질적으로 평행하고 등거리가 되도록 배향되거나 정렬된다. 일반적으로 그래핀층 또는 기저면으로 지칭되는 이러한 육방정 구조의 탄소 원자층은 약한 반 데르 발스 힘에 의해 두께 방향(결정학적 c축 방향)으로 서로 약하게 결합되어 있으며, 이들 그래핀층의 군은 미세결정으로 배열된다. 흑연 미세결정 구조는 일반적으로 2개의 축 또는 방향, 즉 c축 방향 및 a축(또는 b축) 방향의 관점에서 특징지어진다. c축은 기저면에 수직인 방향이다. a축 또는 b축은 기저면에 평행한(c축 방향에 수직인) 방향이다.
고차 흑연 입자는, 결정학적으로 a-축 방향을 따른 길이 L a , 결정학적으로 b-축 방향을 따른 폭 L b , 및 결정학적으로 c-축 방향을 따른 두께 L c 를 갖는 상당한 크기의 미세결정로 이루어질 수 있다. 미세결정의 구성성분 그래핀 면은 서로에 대해 고도로 정렬 또는 배향되며, 이에 따라 이들 이방성 구조는 고도로 방향성인 많은 특성을 일으킨다. 예를 들어, 미세결정의 열 및 전기 전도성은 면 방향(a- 또는 b-축 방향)을 따라 큰 규모지만, 수직 방향(c-축)에서는 비교적 낮다. 도 4b의 상부 왼쪽 부분에 예시된 바와 같이, 흑연 입자에서 상이한 미세결정은 통상적으로 상이한 방향으로 배향되고, 이에 따른 다중-미세결정 흑연 입자의 특성은 모든 구성성분 미세결정의 방향 평균 값이다.
평행한 그래핀층들을 결합시키는 약한 반 데르 발스 힘으로 인해, 천연 흑연은 c축 방향으로 현저한 팽창을 제공하도록 그래핀 층간 간격이 상당히 넓어질 수 있게 처리되어, 탄소층의 층상 특성이 실질적으로 유지되는 팽창 흑연 구조를 형성할 수 있다. 플렉시블 흑연의 제조 공정은 당업계에 잘 알려져 있다. 일반적으로, 천연 흑연의 플레이크(예를 들어, 도 4b의 100)를 산성 용액에서 삽입 처리하여 흑연 삽입 화합물(GIC, 102)을 제조한다. GIC는 세척, 건조되고 나서 짧은 시간 동안 고온에 노출되어 박리된다. 이는 플레이크가 흑연의 c축 방향으로 원래 치수의 80 내지 300배까지 팽창 또는 박리되도록 한다. 박리된 흑연 플레이크는 외관이 벌레 모양이므로, 일반적으로 흑연 웜(104)이라고 한다. 크게 팽창된 이러한 흑연 플레이크 웜은, 대부분의 용도에서 통상적으로 약 0.04 내지 2.0 g/cm3의 밀도를 갖는, 팽창 흑연의 응집 또는 통합된 시트, 예를 들어, 웹, 종이, 스트립, 테이프, 호일, 매트 등(통상적으로 "플렉시블 흑연"(106)이라고 함)으로 바인더를 사용하지 않고 형성될 수 있다.
황산과 같은 산이 GIC를 얻기 위해 그래핀 면 사이의 공간으로 침투하는 삽입 제제(삽입제)의 유일한 유형은 아니다. 알칼리 금속(Li, K, Na, Cs, 및 이들의 합금 또는 공융물(eutectics))과 같은 많은 기타 다른 유형의 삽입 제제가 스테이지 1, 스테이지 2, 스테이지 3 등으로 흑연을 삽입 처리하는 데 사용될 수 있다. 스테이지 nn개의 그래핀 면 마다 하나의 삽입제 층이 있음을 의미한다. 예를 들어, 스테이지-1 칼륨-삽입 GIC는 모든 그래핀 면 마다 하나의 K층이 있음을 의미하거나, G/K/G/K/G/KG ... 순서(G는 그래핀 면이고 K는 칼륨 원자 면임)로 두 개의 인접한 그래핀 면 사이에 삽입된 하나의 K 원자층을 발견할 수 있음을 의미한다. 스테이지-2 GIC는 GG/K/GG/K/GG/K/GG ...의 순서를 가질 것이고, 스테이지-3 GIC는 GGG/K/GGG/K/GGG ... 등의 순서를 가질 것이다. 이들 GIC는 이어서 물 또는 물-알코올 혼합물과 접촉되어 박리 흑연 및/또는 분리/단리된 그래핀 시트를 생성할 수 있다.
박리 흑연 웜은 고강도 에어 제트 밀, 고강도 볼밀, 또는 초음파 장치를 사용해 고강도 기계적 전단/분리 처리되어, 모든 그래핀 판이 100 nm보다 얇으며, 대부분은 10 nm보다 얇고, 많은 경우 단일층 그래핀인 분리된 나노그래핀 판(NGP)을 생성할 수 있다(또한 도 4b에 112로 예시됨). NGP는 그래핀 시트 또는 복수의 그래핀 시트(각각의 시트는 탄소 원자의 2차원 육방정 구조임)로 구성된다. (단일층 및/또는 소수 층 그래핀 또는 그래핀 산화물의 이산 시트/판을 포함하는) 다량의 여러 NGP는 필름 또는 종이 제조 공정을 사용해 그래핀 필름/종이(도 4b의 114)으로 제조될 수 있다. 대안적으로, 저강도 전단을 이용하면, 흑연 웜은 100 nm 초과의 두께를 갖는 소위 팽창 흑연 플레이크(도 4b의 108)로 분리되는 경향이 있다. 이들 플레이크는, 수지 바인더 없이 또는 이와 함께, 종이 또는 매트 제조 공정을 이용하여 흑연 종이 또는 매트(106)로 형성될 수 있다.
개별적인 그래핀 시트는 특별히 높은 비표면적을 가짐에도 불구하고, 그래핀 시트는 함께 재적층되거나 서로 중첩되는 경향이 크며, 이에 따라 전해질에 의해 접근가능한 비표면적이 현저히 감소됨으로 인해, 비전기용량이 급격히 감소된다. 이러한 재적층 경향은 수퍼커패시터 셀 전극 생산 공정 동안 특히 심하다. 이 공정에서, 기타 다른 전도성 첨가제 및 수지 바인더(예를 들어, PVDF)와 함께, 그래핀 시트는 용매(통상적으로 NMP) 내에 분산되어 슬러리를 형성하며, 이는 이후 고체 집전체(예를 들어, Al 호일)의 표면 상에 코팅된다. 용매는 이후 제거(기화)되어 활물질 전극의 건조 층을 형성하고, 이는 압착기 내 롤러 쌍을 통해 공급되어 전극 층을 굳힌다. 이들 건조 및 압착 절차는 심각한 그래핀 재적층을 유도한다. 많은 과학 레포트에서, 원래의 분말 형태의 그래핀 시트가 뛰어나게 높은 비표면적을 나타내는 것을 알아냈지만, 생성된 전극은 단지 예기치않게 더 낮은 비전기용량을 나타낸다. 이론적으로, 단일층 그래핀계 수퍼커패시터의 최대 비전기용량은 550 F/g로 높지만(EDLC 구조에 기초함, 산화환원 쌍 또는 유사전기용량 없음), 실험적으로 달성된 값은 단지 90 내지 170 F/g의 범위에 있었다. 이는 수퍼커패시터 분야에서 오랫동안 걸쳐온 문제이다.
본 발명은 이러한 그래핀 시트 재적층 문제를 극복하기 위해 매우 혁신적이고 명쾌한 공정을 제공한다. 본 발명의 방법은 슬러리 코팅, 건조, 및 압착 절차를 거칠 필요를 완전히 없앤다. 환경적으로 바람직하지 않은 용매(즉, NMP)를 함유하는 슬러리를 형성하는 대신, 본 방법은 액체 전해질 내에서 그래핀 시트를 분산시켜 전극 활물질-액체 전해질 혼합물의 슬러리를 형성하는 것을 수반한다. 이러한 혼합물 슬러리는 이후 전도성 발포체를 기초로 한 집전체의 세공 내로 주입되며; 이후의 건조 및 압착은 요구되지 않고, 그래핀 시트가 함께 재적층할 가능성은 매우 적거나 없다. 추가로, 그래핀 시트는 액체 전해질 내에 이미 예비분산되고, 이는 본질적으로 모든 그래핀 표면은 전해질에 자연적으로 접근가능하여, "건조 포켓"을 남기지 않음을 의미한다. 이 방법은 또한 본 발명자들이 고도로 밀집한 방식으로 그래핀 시트를 패킹(그 사이에 전해질을 가짐)하는 것을 가능하게 하며, 이는 예기치 않게 높은 전극 활물질 탭 밀도를 유발한다.
앞서 언급된 방법에서 사용된 그래핀 시트는, 별개로 또는 조합되어, 하기로 처리될 수 있다:
(a) 원자, 이온, 또는 분자 종으로 화학 작용기화 또는 도핑됨. 유용한 표면 작용기는 퀴논, 하이드로퀴논, 4급화 방향족 아민, 머캡탄, 또는 디설파이드를 포함할 수 있다. 이러한 부류의 작용기는 그래핀계 수퍼커패시터에 유사전기용량을 부여할 수 있다.
(b) 본질적으로 전도성인 중합체(전도성 중합체, 예컨대 폴리아세틸렌, 폴리피롤, 폴리아닐린, 폴리티오펜, 및 이들의 유도체는 본 발명에서의 사용에 좋은 선택임)로 코팅 또는 그래프팅됨; 이들 처리는 산화환원 반응과 같은 유사전기용량 효과를 통해 전기용량 값을 추가로 증가시키기 위한 것이다.
(c) 그래핀 시트를 이용하여 산화환원 쌍을 형성하여 유사전기용량을 전극에 부여하는 목적을 위해, 전이금속 산화물 또는 황화물, 예컨대 RuO2, TiO2, MnO2, Cr2O3, 및 Co2O3를 이용한 증착; 및
(d) 활성화 처리(카본블랙 물질의 활성화와 유사)로 추가의 표면을 만들고 가능하게는 화학 작용기를 이들 표면에 부여한다. 활성화 처리는 CO2 물리적 활성화, KOH 화학적 활성화, 또는 질산, 플루오린, 또는 암모니아 플라즈마에의 노출을 통해 달성될 수 있다.
본 발명자들은 광범위한 종류의 2차원(2D) 무기 물질이 본 발명의 활물질-전해질 혼합물 함침 공정에 의해 제조된 본 발명의 수퍼커패시터에서 사용될 수 있음을 발견하였다. 층상(layered) 물질은, 수퍼커패시터 응용에서 중요한 예기치 못한 전자 특성 및 높은 비표면적을 나타낼 수 있는 2D 시스템의 다양한 공급원을 대표한다. 흑연은 가장 잘 알려진 층상 물질이지만, 전이 금속 디칼코게나이드(TMD), 전이 금속 산화물(TMO), 및 광범위한 기타 다른 화합물, 예컨대 BN, Bi2Te3, 및 Bi2Se3, 또한 2D 물질의 가능한 공급원이다.
비그래핀 2D 나노물질, 단일층 또는 소수 층(20층 이하)은 여러 방법에 의해 제조될 수 있다: 기계적 절단, 레이저 삭마(예를 들어, 레이저 펄스를 사용해 TMD를 단일층으로까지 삭마), 액상 박리, 및 박막 기법, 예컨대 PVD(예를 들어 스퍼터링), 증발, 기상 에피택시, 액상 에피택시, 화학 기상 에피택시, 분자빔 에피택시(MBE), 원자층 에피택시(ALE), 및 이들의 플라즈마-보조 형태에 의한 합성.
본 발명자들은 놀랍게도 이들 무기 물질의 대부분이 2D 나노디스크, 나노평판, 나노벨트, 또는 나노리본 형상인 경우, 이들 무기 물질이 보통 전기적으로 비전도성이고, 이에 따라 후보 수퍼커패시터 전극 물질이 아닌 것으로 간주되지만, 현저한 EDLC 값을 나타낸다는 것을 발견하였다. 수퍼전기용량 값은 이들 2D 나노물질이 소량의 나노그래핀 시트(특히, 단일층 그래핀)와 조합되어 사용되는 경우 특히 높다. 요구되는 단일층 그래핀은 0.1 중량% 내지 50 중량%, 더 바람직하게는 0.5 중량% 내지 25 중량%, 가장 바람직하게는 1 중량% 내지 15 중량%일 수 있다.
본 발명에서, 수퍼커패시터에서 사용될 수 있는 액체 전해질의 유형에 대한 제한은 없다: 수성, 유기, 겔, 및 이온성 액체. 통상적으로, 수퍼커패시터용 전해질은 용매 및 양의 이온(양이온) 및 음성 이온(음이온)으로 분해되어 전해질을 전기 전도성으로 만드는, 용해된 화학물질(예를 들어, 염)으로 이루어진다. 전해질이 더 많은 이온을 함유할수록, 그 전도성은 더 양호하며, 이는 또한 전기용량에 영향을 미친다. 수퍼커패시터에서, 전해질은 헬름홀츠(Helmholtz) 이중층(전기 이중층)에서 단층을 분리하기 위한 분자를 제공하고, 유사전기용량을 위한 이온을 전달한다.
물은 무기 화학물질의 용해에 비교적 양호한 용매이다. 황산(H2SO4)과 같은 산, 수산화칼륨(KOH)과 같은 알칼리, 또는 4급 포스포늄 염, 나트륨 퍼클로레이트(NaClO4), 리튬 퍼클로레이트(LiClO4) 또는 리튬 헥사플루오라이드 아르세네이트(LiAsF6)와 같은 염과 함께 첨가되는 경우, 물은 상대적으로 높은 전도성 값을 제공한다. 수성 전해질은 전극 당 1.15 V의 분해 전압 및 상대적으로 낮은 작업 온도 범위를 갖는다. 물 전해질을 기초로 한 수퍼커패시터는 낮은 에너지 밀도를 나타낸다.
대안적으로, 전해질은 유기 용매, 예컨대 아세토니트릴, 프로필렌 카보네이트, 테트라하이드로푸란, 디에틸 카보네이트, γ-부티로락톤, 및 테트라에틸암모늄 테트라플루오로보레이트(N(Et)4BF4) 또는 트리에틸 (메틸) 테트라플루오로보레이트(NMe(Et)3BF4)와 같은 4급 암모늄 염 또는 알킬 암모늄 염을 갖는 용질을 함유할 수 있다. 유기 전해질은 수성 전해질보다 더 비싸지만, 이들은 전극 당 통상적으로 1.35 V의 더 높은 분해 전압(2.7 V 커패시터 전압), 및 더 높은 온도 범위를 갖는다. 유기 용매의 더 낮은 전기 전도성(10 내지 60 mS/cm)은 더 낮은 전력 밀도, 그러나 더 높은 에너지 밀도를 유도하며, 이는 에너지 밀도가 전압의 제곱에 비례하기 때문이다.
이온성 액체는 이온만으로 구성된다. 이온성 액체는 소정 온도보다 높을 때 용융 또는 액체 상태인 저융점 염이다. 예를 들어, 융점이 100
Figure 112019078089231-pct00006
미만이면 염은 이온성 액체로 간주된다. 융점이 실온(25℃ 이하인 경우, 염은 실온 이온성 액체(RTIL)로 지칭된다. IL 염은 큰 양이온과 전하-비편재화 음이온의 조합으로 인한 약한 상호작용을 특징으로 한다. 그 결과 유연성(음이온) 및 비대칭성(양이온)으로 인해 결정화 경향이 낮아진다.
잘 알려진 일반적인 이온성 액체는 1-에틸-3-메틸이미다졸륨(EMI) 양이온과 N,N-비스(트리플루오로메탄)설폰아미드(TFSI) 음이온의 조합에 의해 형성된다. 이러한 조합은 많은 유기 전해질 용액에 필적하는 이온 전도도 및 약 300 내지 400℃까지 낮은 분해 경향 및 낮은 증기압을 갖는 유체를 제공한다. 이는 일반적으로 낮은 휘발성 및 불연성을 의미하고, 따라서 전지용으로 훨씬 더 안전한 전해질을 의미한다.
기본적으로 이온성 액체는, 매우 다양한 성분의 제조 용이성으로 인해 본질적으로 제한 없는 개수의 구조적 변형이 가해지는 유기 이온들로 구성된다. 따라서, 다양한 종류의 염을 사용하여 주어진 용도에 대해 원하는 특성을 갖는 이온성 액체를 설계할 수 있다. 이들은 특히, 양이온으로서 이미다졸륨, 피롤리디늄 및 4급 암모늄 염, 및 음이온으로서 비스(트리플루오로메탄설포닐)이미드, 비스(플루오로설포닐)이미드, 및 헥사플루오로포스페이트를 포함한다. 이온성 액체는 조성에 기초하여 기본적으로 비양성자, 양성자 및 쌍성이온 유형을 포함하는 상이한 부류들로 나뉘며, 이들 각각은 특정 용도에 적합하다.
실온 이온성 액체(RTIL)의 공통 양이온은 테트라알킬암모늄, 디-, 트리-, 및 테트라-알킬이미다졸륨, 알킬피리디늄, 디알킬피롤리디늄, 디알킬피페리디늄, 테트라알킬포스포늄, 및 트리알킬설포늄을 포함하지만, 이에 한정되는 것은 아니다. RTIL의 공통 음이온은 BF4 -, B(CN)4 -, CH3BF3 -, CH2CHBF3 -, CF3BF3 -, C2F5BF3 -, n-C3F7BF3 -, n-C4F9BF3 -, PF6 -, CF3CO2 -, CF3SO3 -, N(SO2CF3)2 -, N(COCF3)(SO2CF3)-, N(SO2F)2 -, N(CN)2 -, C(CN)3 -, SCN-, SeCN-, CuCl2 -, AlCl4 -, F(HF)2.3 - 등을 포함하지만, 이에 한정되는 것은 아니다. 상대적으로 말하면, 이미다졸륨계 또는 설포늄계 양이온과 복합 할라이드 음이온, 예컨대 AlCl4 -, BF4 -, CF3CO2 -, CF3SO3 -, NTf2 -, N(SO2F)2 -, 또는 F(HF)2.3 -의 조합으로 인해 우수한 작용 전도도를 갖는 RTIL이 생성된다.
RTIL은 높은 고유 이온 전도도, 높은 열 안정성, 낮은 휘발성, 낮은(실질적으로는 0인) 증기압, 불연성, 실온 이상 및 이하의 넓은 온도 범위에서 액체를 유지하는 능력, 높은 극성, 높은 점성, 및 광범위한 전기화학적 윈도우와 같은 통상적 특성을 가질 수 있다. 높은 점도를 제외하고는, 이들 특성은 RTIL을 수퍼커패시터에서 전해질 성분(염 및/또는 용매)으로 사용할 때 바람직한 속성이다.
유사커패시터(산화환원 쌍 형성을 통한 유사전기용량의 발달에 작용하는 수퍼커패시터)의 제조를 위하여, 애노드 활물질 또는 캐소드 활물질은 그래핀 시트, 및 금속 산화물, 전도성 중합체, 유기 물질, 비-그래핀 탄소 물질, 무기 물질, 또는 이들의 조합으로부터 선택되는 산화환원 쌍 파트너 물질을 함유하도록 설계될 수 있다. 환원된 그래핀 산화물 시트와 짝을 형성할 수 있는 많은 물질이 당업계에 잘 알려져 있다. 이 연구에서, 본 발명자들은 그래핀 할로겐화물(예를 들어, 그래핀 불화물), 그래핀 수소화물, 및 질소화 그래핀은 광범위한 각종 파트너 물질과 작용하여 유사전기용량 개발을 위한 산화환원 쌍을 형성할 수 있다는 것을 깨달았다.
예를 들어, 그러한 역할을 하는 금속 산화물 또는 무기 물질은 RuO2, IrO2, NiO, MnO2, VO2, V2O5, V3O8, TiO2, Cr2O3, Co2O3, Co3O4, PbO2, Ag2O, MoCx, Mo2N, 또는 이들의 조합을 포함한다. 일반적으로, 무기 물질은 금속 탄화물, 금속 질화물, 금속 붕화물, 금속 디칼코게나이드, 또는 이들의 조합으로부터 선택될 수 있다. 바람직하게는, 원하는 금속 산화물 또는 무기 물질은, 나노와이어, 나노디스크, 나노리본, 또는 나노평판 형상인, 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 바나듐, 크롬, 코발트, 망간, 철 또는 니켈의 산화물, 디칼코게나이드, 트리칼코게나이드, 황화물, 셀렌화물, 또는 텔루르화물로부터 선택된다. 이들 물질은 그래핀 물질의 시트와의 단순 혼합물 형상일 수 있지만, 바람직하게는 습윤 활물질 혼합물로 형성되고(예를 들어, 슬러리 형태로), 전도성 다공질 층의 세공들 내로 함침되기 전에, 그래핀 시트의 표면에 물리적 또는 화학적으로 결합되는 나노입자 또는 나노코팅 형상일 수 있다.
본 발명의 로프형의 전지는 많은 독특한 특징을 갖고, 이들 특징 및 장점들 중 일부는 아래 요약된다:
정의하면, 로프형 수퍼커패시터는, 브레이드 또는 연사로 조합된, 적어도 막대 형상 또는 필라멘트 형상의 애노드, 및 막대 형상 또는 필라멘트 형상의 캐소드를 함유하는 수퍼커패시터를 의미한다. 수퍼커패시터는 종횡비(길이 대 직경 또는 길이 대 두께의 비)가 적어도 10, 바람직하게는 적어도 20인, 길이 및 직경 또는 두께를 갖는다. 로프형 수퍼커패시터는 1 m 초과의 길이, 또는 심지어 100 m 초과의 길이를 가질 수 있다. 길이는 1 μm 정도로 짧을 수 있지만, 통상적으로 10 μm 내지 10 m, 더 통상적으로는 마이크로미터 내지 수 미터일 수 있다. 실제로, 이러한 유형의 로프형의 수퍼커패시터의 길이에는 이론적 제한이 없다.
본 발명의 로프형의 수퍼커패시터는 매우 플렉시블해서 10 cm보다 큰 곡률 반경을 갖도록 용이하게 구부러질 수 있다. 수퍼커패시터는 차량의 빈 공간 또는 내부 구획의 형상에 실질적으로 부합되도록 구부릴 수 있다. 빈 공간 또는 내부 구획은 트렁크, 도어, 해치, 스페어 타이어 구획, 시트 아래 영역 또는 대시보드 아래 영역일 수 있다. 수퍼커패시터는 차량으로부터 분리 가능하고, 다른 빈 공간 또는 내부 구획의 형상에 부합되도록 구부릴 수 있다.
본 발명의 로프형의 수퍼커패시터의 하나 이상의 유닛은 의류, 벨트, 운반 스트랩(carrying strap), 수하물 스트랩, 무기 스트랩, 악기 스트랩, 헬멧, 모자, 부츠, 발 커버, 장갑, 손목 커버, 시계 밴드, 보석 물품, 동물용 목줄 또는 동물용 하네스에 통합될 수 있다.
본 발명의 로프형의 수퍼커패시터의 하나 이상의 유닛은 의류, 벨트, 운반 스트랩, 수하물 스트랩, 무기 스트랩, 악기 스트랩, 헬멧, 모자, 부츠, 발 커버, 장갑, 손목 커버, 시계 밴드, 보석 물품, 동물용 목줄 또는 동물용 하네스에 착탈식으로 통합될 수 있다.
추가로, 본 발명의 로프 수퍼커패시터는 중공 자전거 프레임의 내부 반경에 부합된다.
이하, 본 발명자는 본 발명의 최선의 구현예를 설명하기 위해 여러 상이한 유형의 애노드 활물질, 캐소드 활물질, 및 전도성 다공질 막대(예를 들어, 흑연 발포체, 그래핀 발포체, 및 금속 발포체)에 대한 실시예를 제공한다. 이들 예시적인 실시예 및 본 명세서의 기타 다른 부분 및 도면은, 개별적으로 또는 조합하여, 당업자가 본 발명을 실시할 수 있게 하는 데 충분히 적절하다. 그러나, 이 실시예들이 본 발명의 범위를 제한하는 것으로 해석되어서는 안 된다.
실시예 1: 활물질-전해질 혼합물을 수용하기 위한 다공질 집전체로서 전기 전도성 다공질 막대 또는 필라멘트의 예시적인 예
애노드 또는 캐소드에서 전도성 다공질 막대로 사용하기 위해, (집전체 역할을 하는) 다양한 유형의 금속 발포체, 탄소 발포체, 및 미세한 금속 웹, 예를 들어, Ni 발포체, Cu 발포체, Al 발포체, Ti 발포체, Ni 메쉬/웹, 스테인리스강 섬유 메쉬 등이 상업적으로 이용 가능하다. 금속-코팅 중합체 발포체 및 탄소 발포체도 집전체로 사용될 수 있다. 거시적인 형상 적응성 로프형의 플렉시블 수퍼커패시터를 제조함에 있어서, 이러한 전도성 다공질 막대의 가장 바람직한 두께/직경 범위는 50 내지 1000 μm, 바람직하게는 100 내지 800 μm, 더 바람직하게는 200 내지 600 μm이다. (예를 들어, 100 nm 내지 100 μm의 직경을 갖는) 미시적인 로프형의 수퍼커패시터를 제조함에 있어서, 전극 활물질-전해질의 혼합물을 수용하기 위해 그래핀 발포체, 그래핀 에어로겔 발포체, 다공질 탄소 섬유(예를 들어, 중합체 섬유의 전기방사, 중합체 섬유의 탄화, 및 생성된 탄소 섬유의 활성화에 의해 제조됨), 및 다공질 흑연 섬유가 사용될 수 있다.
실시예 2: Ni 발포체 주형 상에 지지된 Ni 발포체 및 CVD 그래핀 발포체-기반 다공질 막대
CVD 그래핀 발포체의 제조 방법은 공개문헌[Chen, Z. et al. "Three-dimensional flexible and conductive interconnected graphene networks grown by chemical vapor deposition", Nature Materials, 10, 424-428 (2011)]에 개시된 방법으로부터 조정되었다. 상호 연결된 3D 니켈 스캐폴드를 갖춘 다공질 구조인 니켈 발포체를 그래핀 발포체의 성장을 위한 주형으로서 선택하였다. 간략히 설명하면, 상압 하에 1,000
Figure 112019078089231-pct00007
에서 CH4를 분해함으로써 니켈 발포체에 탄소를 도입한 후, 니켈 발포체의 표면에 그래핀 필름을 증착시켰다. 니켈과 그래핀 간의 열 팽창 계수 차이로 인해, 그래핀 필름 상에 리플(ripples)과 주름(wrinkles)이 형성되었다. 본 실시예에서 제조된 네 가지 유형의 발포체, 즉 Ni 발포체, CVD 그래핀-코팅 Ni 발포체, CVD 그래핀 발포체(Ni은 에칭 제거됨), 및 전도성 중합체 결합된 CVD 그래핀 발포체를 본 발명의 리튬 전지에서 집전체로 사용하였다.
지지용 Ni 발포체로부터 그래핀 발포체를 회수(분리)하기 위해, Ni 프레임을 에칭 제거하였다. Chen외 다수가 제안한 방법에서, 고온의 HCl(또는 FeCl3) 용액으로 니켈 골격을 에칭 제거하기 전에, 니켈 에칭시 그래핀 네트워크가 붕괴되는 것을 방지하기 위해 지지체로서의 그래핀 필름의 표면에 폴리(메틸 메타크릴레이트)(PMMA)의 박층을 증착시켰다. 고온의 아세톤으로 PMMA층을 조심스럽게 제거한 후, 취약한 그래핀 발포체 샘플을 얻었다. PMMA 지지층의 사용은 그래핀 발포체의 독립형 필름을 제조하는 데 중요한 것으로 고려되었다. 대신, Ni을 에칭 제거하면서 전도성 중합체를 바인더 수지로 사용하여 그래핀을 서로 결합시켰다. 그래핀 발포체 또는 Ni 발포체의 두께/직경 범위는 35 μm 내지 600 μm였다.
본원에서 사용된 Ni 발포체 또는 CVD 그래핀 발포체는 애노드 또는 캐소드 또는 둘 다를 위한 성분(애노드 또는 캐소드 활물질 + 선택적 전도성 첨가제 + 액체 전해질)을 수용하기 위한 전도성 다공질 막대(CPR)로서 의도된다. 예를 들어, 유기 액체 전해질(예를 들어, PC-EC 내 용해된 LiPF6 1 내지 5.5 M) 내에 분산된 (리튬 이온 커패시터용 애노드 활물질로서) 사전리튬화 Si 나노입자는 겔-유사 덩어리로 만들어졌으며, 이는 애노드 전극을 제조하기 위하여 공급장치 롤러로부터 연속적으로 공급되는 Ni 발포체의 다공질 표면으로 전달되었다(도 1d의 개략도 E에서와 같음).
동일한 액체 전해질 내에 분산된 그래핀 시트(300 내지 750 nm 길이)는 캐소드 슬러리로 제조되었으며, 이는 캐소드 전극을 형성하기 위하여 연속적인 Ni 발포체 막대의 다공질 표면 상에 분무되었다. 발포체 세공 내로 함침된 사전리튬화 Si 나노입자-전해질 혼합물을 함유하는 다공질 발포체 막대(제1 전극)는 다공질 세퍼레이터 층(다공질 PE-PP 공중합체)에 의해 감싸진다. 두 개의 전극은 이후 연사로 조합되고, 이후 얇은 중합체 외피로 케이싱되어 로프형의 리튬 이온 커패시터를 수득한다.
별개로, 단리된 그래핀 시트와 액체 전해질의 혼합물은 그래핀 발포체 막대의 세공 내로 함침되었으며, 이는 이후 세퍼레이터 필름으로 감싸서 하나의 전극을 만들었다. 동일한 다공질 막대 및 동일 혼합물의 또 다른 전극을 유사한 방식으로 제조하였다. 두 개의 막대를 이후 조합하여 연사를 제조하였으며, 이는 이후 플라스틱 외피로 케이싱되었다.
실시예 3: 피치계 탄소 발포체로부터의 흑연 발포체-기반 전도성 다공질 막대
원하는 발포체의 최종 형상을 가진 알루미늄 금형에 피치 분말, 과립, 또는 펠릿을 넣는다. Mitsubishi ARA-24 메소상 피치를 사용하였다. 샘플을 1 torr 미만으로 배기한 후, 대략 300
Figure 112019078089231-pct00008
의 온도까지 가열하였다. 이 시점에, 진공을 질소 블랭킷(blanket)으로 해제한 후, 최대 1,000 psi의 압력을 가하였다. 이어서, 시스템의 온도를 800
Figure 112019078089231-pct00009
까지 올렸다. 2
Figure 112019078089231-pct00010
분의 속도로 이를 수행하였다. 적어도 15분 동안 온도를 유지하여 침액(soak)을 달성한 후, 노 전원을 끄고, 대략 2 psi/분의 속도로 압력을 해제하면서 대략 1.5
Figure 112019078089231-pct00011
분의 속도로 실온까지 냉각시켰다. 최종 발포체의 온도는 630
Figure 112019078089231-pct00012
및 800
Figure 112019078089231-pct00013
였다. 냉각 사이클 동안, 압력을 점차적으로 대기 상태로 해제한다. 이어서, 발포체를 질소 블랭킷 하에 1050
Figure 112019078089231-pct00014
로 열처리(탄화)한 후, 흑연 도가니에서 아르곤 하에 2500
Figure 112019078089231-pct00015
및 2800
Figure 112019078089231-pct00016
로 개별적으로 열처리(흑연화) 하였다. 흑연 발포 막대는 75 내지 500 μm의 두께 범위에서 이용 가능하였다.
실시예 4: 천연 흑연 분말로부터 그래핀 산화물(GO) 및 환원된 그래핀 산화물(RGO) 나노시트의 제조
Huadong Graphite Co.(중국, 청도)의 천연 흑연을 출발 물질로 사용하였다. 두 개의 산화 단계를 포함하는 잘 알려진 변형된 허머스(Hummers) 방법에 따라 GO를 얻었다. 일반적인 절차에서, 제1 산화는 다음 조건에서 달성하였다: 1100 mg의 흑연을 1000 ml 비등 플라스크에 넣었다. 이어서, 20 g의 K2S2O8, 20 g의 P2O5, 및 400 mL의 H2SO4 농축 수용액(96%)을 플라스크에 첨가하였다. 혼합물을 환류 하에 6시간 동안 가열한 후, 실온에서 20시간 동안 방해 없이 방치하였다. 산화된 흑연을 여과하고, 중성 pH가 될 때까지 충분한 증류수로 세정하였다. 이 제1 산화의 종료시 습윤 케이크형 물질을 회수하였다.
제2 산화 공정을 위해, 앞서 회수한 습윤 케이크를 69 mL의 H2SO4 농축 수용액(96%)이 들어있는 비등 플라스크에 넣었다. 9 g의 KMnO4를 서서히 첨가하면서 플라스크를 빙욕에 두었다. 과열을 방지하기 위해 주의를 기울였다. 생성된 혼합물을 35
Figure 112019078089231-pct00017
에서 2시간 동안 교반하고(샘플 색이 짙은 녹색으로 변함), 이어서 140 mL의 물을 첨가하였다. 15분 후, 물 420 mL와 30 wt% H2O2의 수용액 15 mL를 첨가하여 반응을 정지시켰다. 이 단계에서 샘플 색이 밝은 노란색으로 변했다. 금속 이온을 제거하기 위해, 혼합물을 여과하고 1:10 HCl 수용액으로 세정하였다. 회수된 물질을 2700 g로 약하게 원심분리하고 탈이온수로 세정하였다. 최종 생성물은, 건조 추출물로부터 추정할 때, 1.4 wt%의 GO를 함유하는 습윤 케이크였다. 이어서, 습윤 케이크 물질을 약하게 초음파 처리하여 GO 시트의 액체 분산액을 얻고, 이를 탈이온수에서 희석하였다.
순수 대신 계면활성제의 수용액에서 습윤 케이크를 희석하여 계면활성제-안정화 RGO(RGO-BS)를 얻었다. Sigma Aldrich에서 제공한 콜레이트 나트륨(50 wt%)과 데옥시콜레이트 나트륨(50 wt%) 염의 상업적으로 이용 가능한 혼합물을 사용하였다. 계면활성제의 중량 분율은 0.5 wt%였다. 모든 샘플에서 이 분율을 일정하게 유지하였다. 13 mm 스텝 디스럽터 혼(step disruptor horn) 및 3 mm 테이퍼드 마이크로팁이 장착된 20 kHz 주파수에서 작동하는 Branson Sonifier S-250A를 이용해 초음파 처리를 수행하였다. 예를 들어, 0.1 wt%의 GO를 함유하는 수용액 10 mL를 10분 동안 초음파 처리한 후, 2700 g로 30분 동안 원심분리하여 용해되지 않은 큰 입자, 응집물, 및 불순물을 제거하였다. 얻어진 상태의 GO를, 50 mL의 비등 플라스크에 0.1 wt% GO 수용액 10 mL을 넣는 것을 포함하는 방법에 따라 화학적으로 환원시켜 RGO를 얻었다. 이어서, 35 wt%의 N2H4(히드라진) 수용액 10 μL 및 28 wt%의 NH4OH(암모니아) 수용액 70 mL를 혼합물에 첨가하고, 이를 계면활성제에 의해 안정화시켰다. 용액을 90
Figure 112019078089231-pct00018
로 가열하고 1시간 동안 환류시켰다. 반응 후 측정된 pH 값은 약 9였다. 환원 반응 동안 샘플의 색이 진한 검은색으로 변하였다.
RGO는, 본 발명의 몇몇 수퍼커패시터에서 애노드 및 캐소드 중 어느 하나 또는 이 둘 모두에서 전극 활물질(단독 또는 산화환원 쌍 파트너 물질와 함께)로서 사용되었다. 습식 애노드 활물질-전해질 혼합물 및 캐소드 활물질-전해질 혼합물은 애노드 및 캐소드를 형성하기 위하여 흑연 발포체의 표면으로 각각 별개로 전달되었다. 그 후 로프형 전지를 제작하였으며, 여기서 하나의 필라멘트성 전극(예를 들어, 애노드) 및 하나의 필라멘트성 전극(캐소드)을 조합하여 브레이드, 연사, 등을 형성하였다.
비교를 위해, 슬러리 코팅 및 건조 절차를 수행하여 종래의 전극을 제조하였다. 이어서, 전극 및 두 개의 건조된 전극 사이에 배치된 세퍼레이터를 조립하고, Al-플라스틱 라미네이트 패키징 외장에 넣은 후, 액체 전해질을 주입하여 종래의 수퍼커패시터 셀을 형성하였다.
실시예 5: 순수 그래핀 시트(0% 산소)의 제조
개별적인 그래핀 면의 전도성을 감소시키는 작용을 하는 GO 시트에서의 높은 결함의 개체군의 가능성을 인식하여, 본 발명자들은 순수 그래핀 시트(산화되지 않은 무산소, 비-할로겐화 무할로겐, 등)의 이용이 전기 이중층 커패시터(EDLC 수퍼커패시터)에서 높은 전기 전도성 및 열전도성을 갖는 활물질의 구현을 유도할 수 있는지의 여부를 연구하기로 결정하였다. 사전 리튬화된 순수 그래핀 및 사전 나트륨화된 순수 그래핀을 또한 각각 리튬-이온 커패시터 및 나트륨-이온 커패시터용 애노드 활물질로 사용하였다. 직접 초음파 처리 또는 액상 제조 공정을 이용하여 순수 그래핀 시트를 제조하였다.
일반적인 절차에서, 약 20 μm 이하의 크기로 분쇄된 5 g의 흑연 플레이크를 (0.1중량%의 분산제(DuPont의 Zonyl® FSO)를 함유한) 탈이온수 1,000 mL에 분산시켜 현탁액을 얻었다. 85 W(Branson S450 초음파기)의 초음파 에너지 레벨을 사용해 15분 내지 2시간 동안 그래핀 시트를 박리, 분리, 및 분쇄(size reduction)시켰다. 생성된 그래핀 시트는 산화된 적이 없고 산소를 함유하지 않으며 비교적 결함이 없는 순수 그래핀이다. 순수 그래핀은 본질적으로 비탄소 원소를 함유하지 않는다.
전해질과 함께 순수 그래핀 시트는, 본 발명의 절차 및 슬러리 코팅, 건조 및 층 라미네이팅과 같은 통상의 절차를 모두 이용하여 수퍼커패시터 내에 혼입되었다.
실시예 6: 유사-수퍼커패시터의 캐소드 활물질로서 MoS2/RGO 하이브리드 물질의 제조
본 실시예에서는 다양한 무기 물질을 조사했다. 예를 들어, 산화된 그래핀 산화물(GO)의 N,N-디메틸포름아미드(DMF) 용액 내 (NH4)2MoS4와 히드라진의 200
Figure 112019078089231-pct00019
에서의 단일 단계 용매열합성 반응에 의해 초박형 MoS2/RGO 하이브리드를 합성하였다. 일반적인 절차에서, 10 ml의 DMF에 분산된 10 mg의 GO에 22 mg의 (NH4)2MoS4를 첨가하였다. 투명하고 균질한 용액이 얻어질 때까지 혼합물을 실온에서 약 10분 동안 초음파 처리하였다. 그 후, 0.1 ml의 N2H4*?*H2O를 첨가하였다. 반응 용액을 40 mL의 테프론-라이닝 오토클레이브로 옮기기 전에 30분 동안 추가로 초음파 처리하였다. 이 시스템을 200
Figure 112019078089231-pct00020
의 오븐에서 10시간 동안 가열하였다. 생성물을 8000 rpm으로 5분 동안 원심분리하여 회수하고, 탈이온수로 세척하고 원심분리로 다시 회수하였다. 세척 단계는 대부분의 DMF가 확실히 제거되도록 적어도 5회 반복하였다. 마지막으로, 생성물을 건조시키고, 액체 전해질과 혼합하여 탄소 발포체로의 함침을 위한 활성 캐소드 혼합물 슬러리를 제조하였다.
실시예 7: 수퍼커패시터 활물질로서 불화 그래핀(GF) 시트의 제조
본 발명자들은 GF 제조를 위해 몇 가지 방법을 사용하여 왔지만, 본 명세서에서는 단지 하나의 방법을 예로서 설명한다. 통상적인 절차에서, 고도의 박리 흑연(HEG)은 삽입 화합물 Ρ2xClF3로부터 제조되었다. HEG는 삼불화염소 증기에 의해 추가로 플루오린화되어 플루오린화된 고도의 박리 흑연(FHEG)을 생성하였다. 예비냉각된 테플론(Teflon) 반응기를 20 내지 30 mL의 액체 예비 냉각된 ClF3로 충전하였으며, 반응기를 밀폐하고, 액체 질소 온도로 냉각시켰다. 이후, 1 g 이하의 HEG를 ClF3 가스가 반응기 내부로 접근 및 위치되도록 구멍을 갖는 용기 내로 넣었다. 7 내지 10일 후, 대략 C2F의 식을 갖는 황회색빛 생성물이 형성되었다.
이어서, 소량의 FHEG(대략 0.5 mg)를 20 내지 30 mL의 유기 용매(메탄올 및 에탄올 각각)와 혼합하고, 30분 동안 초음파 처리하여(280 W), 균질한 황색 빛의 분산액의 형성을 유도하였다. 용매 제거시, 분산액은 갈색빛의 GF 분말이 되었다.
실시예 8: 수퍼커패시터 전극 활물질로서 질소화 그래핀 시트의 제조
실시예 2에서 합성된 그래핀 산화물(GO)을 상이한 비의 우레아와 함께 미세하게 분쇄하고, 펠렛화된 혼합물을 마이크로파 반응기(900 W) 내에서 30초 동안 가열하였다. 생성물을 탈이온수로 수 회 세척하고, 진공 건조시켰다. 이 방법에서, 그래핀 산화물은 동시에 질소로 환원 및 도핑되었다. 그래핀:우레아 질량 비 1:0.5, 1:1 및 1:2로 수득된 생성물은 각각 NGO-1, NGO-2 및 NGO-3로 명명되고, 이들 샘플의 질소 함량은 원소 분석에 의해 각각 14.7 중량%, 18.2 중량% 및 17.5 중량%로 나타난다. 이들 질소화 그래핀 시트는 물에 분산가능하게 잔류한다. 결과의 현탁액을 건조하여 질소화 그래핀 분말을 수득하였다. 분말은 액체 전해질 내에 혼합되어, 전도성 다공질 막대/필라멘트의 세공 내로의 함침을 위한 슬러리를 형성하였다.
실시예 9: 2차원(2D) 층상 Bi2Se3 칼코겐화물 나노리본의 제조
(2D) 층상 Bi2Se3 칼코겐화물 나노리본의 제조는 당업계에 잘 알려져 있다. 예를 들어, 증기-액체-고체(VLS) 방법을 이용해 Bi2Se3 나노리본을 성장시켰다. 본원에서 제조된 나노리본은 평균적으로, 두께가 30 내지 55 nm이고 폭과 길이가 수백 나노미터 내지 수 마이크로미터 범위이다. 더 큰 나노리본은 횡 방향 치수(길이 및 폭)를 200 nm 미만으로 감소시키기 위해 볼밀 처리를 하였다. (그래핀 시트 또는 박리 흑연 플레이크의 존재 하에 또는 부재 하에) 이러한 방법에 의해 제조된 나노리본을 수퍼커패시터 전극 활물질로 사용하였다.
실시예 10: MXenes 분말 + 화학적 활성화 RGO
선택된 MXenes는, Ti3AlC2와 같은 탄화 금속의 적층 구조로부터 특정 원소를 부분적으로 에칭해냄으로써 생성되었다. 예를 들어, 수성 1 M NH4HF2를 실온에서 Ti3AlC2용 부식액으로서 사용하였다. 통상적으로, MXene 표면은 O, OH, 및/또는 F 기에 의해 말단화되며, 이로 인해 이들은 대개 M n + 1X n T x 로 지칭되고, 식에서 M은 앞전이금속이고, X는 C 및/또는 N이고, T는 종결기를 나타내고(O, OH, 및/또는 F), n = 1, 2 또는 3이고, x는 종결기의 수이다. 연구된 MXene 물질은 Ti2CT x , Nb2CT x , V2CT x , Ti3CNT x , 및 Ta4C3T x 을 포함한다. 통상적으로, 35 내지 95% MXene 및 5 내지 65% 그래핀 시트가 액체 전해질 내에서 혼합되었으며, 전도성 다공질 필라멘트의 세공 내로 함침되었다.
실시예 11: 유사전기용량 활물질로서 MnO2-그래핀 산화환원 쌍의 제조
두 가지 방법으로 (각각 그래핀 시트의 존재 하에 또는 부재 하에) MnO2 분말을 합성하였다. 하나의 방법에서, 탈이온수에 과망간산칼륨을 용해시켜 0.1 mol/L의 KMnO4 수용액을 제조하였다. 한편, 고순도 나트륨 비스(2-에틸헥실) 설포숙시네이트 계면활성제 13.32 g을 300 mL의 이소옥탄(오일)에 첨가하고 잘 교반하여 광학적으로 투명한 용액을 얻었다. 이어서, 이 용액에 0.1 mol/L의 KMnO4 용액 32.4 mL와 선택된 양의 GO 용액을 첨가하고, 30분 동안 초음파 처리하여 진한 갈색 침전물을 제조하였다. 생성물을 분리하고, 증류수와 에탄올로 수회 세척하고, 80
Figure 112019078089231-pct00021
에서 12시간 동안 건조시켰다. 샘플은 분말 형상의 그래핀-지지 MnO2이고, 이를 액체 전해질에 분산시켜 슬러리를 형성하고 발포 집전체의 세공에 함침시켰다.
실시예 12: 각종 수퍼커패시터 셀의 평가
연구된 대부분의 실시예에서, 본 발명의 수퍼커패시터 셀 및 이들의 통상적인 카운터파트 둘 모두를 제작 및 평가하였다. 비교 목적을 위한 후자의 셀은 전극의 슬러리 코팅, 전극의 건조, 애노드 층, 세퍼레이터, 및 캐소드 층의 조립, 조립된 라미네이트의 포장, 및 액체 전해질의 주입이라는 통상의 절차에 의해 제조되었다. 통상의 셀에서, 전극(캐소드 또는 애노드)은 통상적으로 85%의 전극 활물질(예를 들어, 그래핀, 활성탄, 무기 나노디스크, 등), 5% Super-P(아세틸렌 블랙 계 전도성 첨가제), 및 10% PTFE로 구성되었으며, 이들은 혼합되어 Al 호일 상에 코팅되었다. 전극의 두께는 대략 100 ㎛이다. 각각의 샘플을 위해, 동전 크기 및 파우치 셀 둘 모두를 글로브 박스 내에서 조립하였다. 용량은 Arbin SCTS 전기화학 시험 기기를 이용하여 정전류 실험으로 측정하였다. 순환 전압전류(CV) 및 전기화학 임피던스 분광학 (EIS)을 전기화학 워크스테이션(CHI 660 System, USA) 상에서 수행하였다.
정전식 충전/방전 시험은 전기화학 성능을 평가하기 위해 샘플 상에서 수행되었다. 정전류 시험을 위해, 비용량 (q)은 하기 식 (1)로서 계산된다:
q = I*t/m (1)
식에서, I은 정전류(mA), t는 시간(h), 및 m은 캐소드 활물질 질량(그램)이다. 전압 V을 이용하여, 비에너지(E)는 하기 식 (2)로서 계산된다:
E = Vdq (2)
비전력 (P)은 하기 식 (3)으로서 계산된다:
P = (E/t) (W/kg) (3)
식에서, t는 총 충전 또는 방전 단계 시간(h)이다.
셀의 비전기용량 (C)은 전압 대 비용량 그래프의 각 지점에서의 기울기로 표시된다:
C = dq/dV (4)
각 샘플에 대해, 몇몇 전류 밀도(충전/방전 속도를 나타냄)가 전기화학 반응을 결정하기 위해 부가되어, 라곤 도표(전력 밀도 대 에너지 밀도)의 구축에 요구되는 에너지 밀도 및 전력 밀도 값의 계산을 가능하게 한다.
도 5에는 전극 활물질로서 환원된 그래핀 산화물(RGO) 시트 및 전해질로서 EMIMBF4 이온성 액체를 함유하는 두 세트의 대칭 수퍼커패시터(EDLC) 셀의 라곤 도표(중량 및 부피 전력 밀도 대 에너지 밀도)를 나타낸다. 두 개의 일련의 수퍼커패시터 중 하나는 본 발명의 구현예에 따라 제조되었으며, 다른 하나는 전극의 통상의 슬러리 코팅에 의해 제조되었다. 이들 데이터로부터 몇몇 중요한 관찰이 이루어질 수 있다:
(A) 본 발명의 방법에 의해 제조된 수퍼커패시터 셀(로프형 셀)의 중량 및 부피 에너지 밀도 및 전력 밀도는 통상의 방법을 통해 제조된 이의 카운터파트("통상"으로서 나타냄)보다 현저히 더 높다. 차이는 매우 극적이며, 이는 주로 본 발명의 셀과 관련된 높은 활물질 질량 공급량(20 mg/cm2 초과), 활물질 중량/부피에 대해 오버헤드(비활성) 성분의 감소된 비, 바인더 수지의 불필요, 발포된 집전체의 세공 내로 그래핀 시트를 더 효과적으로 패킹하는 본 발명의 방법의 능력으로 인한 것이다.
(B) 통상의 방법에 의해 제조된 셀의 경우, 부피 에너지 밀도 및 부피 전력 밀도의 절대적인 크기는, 그의 중량 에너지 밀도 및 중량 전력 밀도보다 현저히 작은데, 이는 통상의 슬러리 코팅 방법에 의해 제조된 RGO계 전극의 매우 낮은 탭 밀도(0.25 g/cm3의 패킹 밀도)로 인한 것이다.
(C) 대조적으로, 본 발명의 방법에 의해 제조된 셀의 경우, 부피 에너지 밀도(23.8 Wh/L) 및 부피 전력 밀도(9,156 W/L)의 절대적인 크기는 그의 중량 에너지 밀도 및 중량 전력 밀도보다 크며, 이는 본 발명의 방법에 의해 제조된 RGO계 전극의 상대적으로 높은 탭 밀도(1.05 g/cm3의 패킹 밀도)로 인한 것이다.
(D) 통상의 공정에 의해 제조된 상응하는 수퍼커패시터의 부피 에너지 밀도 및 부피 전력 밀도는 각각 3.1 Wh/L 및 1,139 W/L이며, 이는 한자릿수가 더 낮다. 이들은 극적이며 예기치 않은 것이다.
도 6은 전극 활물질로서 활성탄(AC) 입자 및 유기 액체 전해질을 함유하는 대칭 수퍼커패시터(EDLC) 셀의 (중량 및 부피 전력 밀도 대 에너지 밀도 모두) 라곤 도표(중량 및 부피 전력 밀도 대 에너지 밀도)를 보여준다. 실험 데이터는 본 발명의 방법에 의해 제조된 수퍼커패시터(로프형 셀) 및 전극의 통상의 슬러리 코팅에 의한 것들로부터 수득되었다.
이들 데이터는 본 발명의 방법에 의해 제조된 수퍼커패시터 셀의 중량 및 부피 에너지 밀도 및 전력 밀도 모두가 통상의 방법을 통해 제조된 이들의 카운터파트보다 현저히 더 높음을 또한 나타낸다. 역시 그 차이는 크며, 이는 주로 본 발명의 로프형 셀과 관련된 높은 활물질 질량 공급량(15 mg/cm2 초과), 활물질 중량/부피에 대해 오버헤드(비활성) 성분의 감소된 비, 바인더 수지의 불필요, 발포된 집전체의 세공 내로 그래핀 시트를 더 효과적으로 패킹하는 본 발명의 방법의 능력으로 인한 것이다. 고도로 다공질인 활성탄 입자는 그래핀 시트만큼 더 밀집하게 패킹하기 쉽지 않다. 결과적으로, AC계 수퍼커패시터의 경우, 부피 에너지 밀도 및 부피 전력 밀도의 절대적인 크기는 상응하는 중량 에너지 밀도 및 중량 전력 밀도의 크기보다 작다. 그러나, 본 발명의 방법은 또한 놀랍게도 본 연구에서 AC 입자가 통상의 슬러리 코팅 공정으로 달성된 것(0.55 g/cm3)보다 현저히 더 높은 탭 밀도(0.75 g/cm3)로 패킹되는 것을 가능하게 한다
도 7a에 캐소드 활물질로서 순수 그래핀 시트, 애노드 활물질로서 사전리튬화 흑연 입자, 및 유기 액체 전해질로서 리튬염 (LiPF6)-PC/DEC을 함유하는 리튬 이온 커패시터(LIC) 셀의 라곤 도표를 나타낸다. 상기 데이터는 본 발명의 방법에 의해 제조된 LIC 및 통상의 전극의 슬러리 코팅에 의한 것들 둘 모두에 대한 것이다. 이들 데이터는 본 발명의 방법에 의해 제조된 LIC 셀의 중량 및 부피 에너지 밀도 및 전력 밀도 모두가 통상의 방법에 의해 제조된 이들의 카운터파트보다 현저히 더 높음을 나타낸다. 역시 그 차이는 크며, 이는 주로 본 발명의 로프형 셀과 관련된 높은 활물질 질량 공급량(애노드쪽에서 > 15 mg/cm2 및 캐소드 쪽에서 > 25 mg/cm2 ), 활물질 중량/부피에 대해 오버헤드(비활성) 성분의 감소된 비, 바인더 수지의 결여, 발포된 집전체의 세공 내로 그래핀 시트를 더 효과적으로 패킹하는 본 발명의 방법의 능력으로 인한 것이다.
통상의 방법에 의해 제조된 LIC 셀의 경우, 부피 에너지 밀도 및 부피 전력 밀도의 절대적인 크기는 그의 중량 에너지 밀도 및 중량 전력 밀도보다 현저히 더 작으며, 이는 통상의 슬러리 코팅 방법에 의해 제조된 순수 그래핀계 캐소드의 매우 낮은 탭 밀도(0.75 g/cm3의 평균 패킹 밀도)로 인한 것이다. 대조적으로, 본 발명의 방법에 의해 제조된 로프형 LIC 셀의 경우, 부피 에너지 밀도 및 부피 전력 밀도의 절대적인 크기는 그의 중량 에너지 밀도 및 중량 전력 밀도의 값보다 더 크며, 이는 본 발명의 방법에 의해 제조된 순수 그래핀계 캐소드의 상대적으로 높은 탭 밀도로 인한 것이다.
도 7b에 캐소드 활물질로서 순수 그래핀 시트, 애노드 활물질로서 사전나트륨화 흑연 입자, 및 유기 액체 전해질로서 나트륨염 (NaPF6)-PC/DEC를 함유하는 나트륨 이온 커패시터(NIC) 셀의 라곤 도표를 나타낸다. 데이터는 본 발명의 방법에 의해 제조된 LIC 및 통상의 전극의 슬러리 코팅에 의해 제조된 것들 둘 모두에 대한 것이다. 이들 데이터는 본 발명의 방법에 의해 제조된 NIC 셀(로프형 셀)의 중량 및 부피 에너지 밀도 및 전력 밀도 모두가 통상의 방법에 의해 제조된 이들의 카운터파트보다 현저히 더 높음을 나타낸다. 역시 그 차이는 극적이며, 이는 주로 본 발명의 셀과 관련된 높은 활물질 질량 공급량(애노드쪽에서 > 15 mg/cm2 및 캐소드 쪽에서 > 25 mg/cm2 ), 활물질 중량/부피에 대해 오버헤드(비활성) 성분의 감소된 비, 바인더 수지의 불필요, 발포된 집전체의 공극 내로 그래핀 시트를 더 효과적으로 패킹하는 본 발명의 방법의 능력으로 인한 것이다.
많은 연구자들이 보고한 바와 같이, 라곤 도표에서 활물질만의 중량당 에너지 및 전력 밀도를 보고하는 것은 조립된 수퍼커패시터 셀의 성능에 대한 현실적인 그림을 제공하지 못할 수 있음을 지적하는 것은 중요하다. 다른 장치 구성요소의 중량도 고려해야 한다. 집전체, 전해질, 세퍼레이터, 바인더, 커넥터 및 패키징을 포함한 이러한 오버헤드 구성요소는 비활성 물질이며 전하 저장량에 기여하지 않는다. 이들은 장치에 중량 및 부피만 추가한다. 따라서, 오버 헤드 구성요소 중량의 상대적 비율을 감소시키고 활물질 비율을 증가시키는 것이 바람직하다. 그러나, 종래의 수퍼커패시터 제조 공정을 이용해 이러한 목표를 달성하는 것은 불가능하였다. 본 발명은 수퍼커패시터 분야에서 이러한 오랫동안 지속된 가장 심각한 문제를 극복한다.
150 내지 200 ㎛(Al 호일 집전체의 각각의 면 위에서 75 내지 100 ㎛)의 전극 두께를 갖는 상용 수퍼커패시터에서, 활물질(즉, 활성탄)의 중량은 패키징된 셀의 총 질량의 약 25% 내지 30%를 차지한다. 따라서, 활물질 중량만을 기준으로 한 특성으로부터 장치(셀)의 에너지 또는 전력 밀도를 외삽하기 위해 3 내지 4의 계수가 종종 사용된다. 대부분의 과학 논문에서, 보고된 특성은 통상적으로 활물질 중량만을 기준으로 하며 전극은 통상적으로 매우 얇다(<< 100 μm, 대부분 << 50 μm). 활물질 중량은 통상적으로 총 장치 중량의 5% 내지 10%이며, 이는, 실제 셀(장치) 에너지 또는 전력 밀도가, 상응하는 활물질 중량을 기준으로 한 값을 10 내지 20의 계수로 나누어 얻어질 수 있음을 의미한다. 이러한 계수를 고려하면, 이들 논문에서 보고된 특성은 상업용 수퍼커패시터의 특성보다 실제로 전혀 우수해 보이지 않다. 따라서, 과학 논문과 특허 출원에 보고된 수퍼커패시터의 성능 데이터를 읽고 해석할 때는 매우 신중해야 한다.
실시예 13: 달성가능한 전극 두께 및 수퍼커패시터 셀의 전기화학 성능에 대한 이의 영향
수퍼커패시터의 전극 두께는 장치 성능의 최적화를 위해 자유롭게 조절될 수 있는 설계 파라미터인 것으로 생각하기 쉬울 수 있다; 그러나, 사실 수퍼커패시터 두께는 제조상 제한되는 것이며, 특정 두께 수준을 초과하는 양호한 구조적 온전성의 전극을 생산할 수는 없다. 본 연구는 또한, 이러한 문제가 그래핀계 전극에서 훨씬 더 심하다는 것을 나타낸다. 본 발명은 수퍼커패시터와 관련된 이러한 매우 중요한 문제를 해결한다.
도 8에, 통상의 방법을 통해 제조된 활성탄계 대칭 EDLC 수퍼커패시터 및 본 발명의 방법에 의해 제조된 로프형 셀의 달성가능한 전극 두께 범위에 대한 셀 수준 중량(Wh/kg) 및 부피 에너지 밀도(Wh/L)를 도표로 나타낸다. 활성탄계 전극은 통상의 슬러리 코팅 공정을 이용하여 100 내지 200 ㎛에 달하는 두께로 제작될 수 있다. 그러나, 대조적으로, 본 발명의 방법을 이용하여 달성될 수 있는 전극 두께에 대한 이론적 제한은 존재하지 않는다. 통상적으로, 실질적인 전극 두께는 10 ㎛ 내지 5000 ㎛, 더 통상적으로는 50 ㎛ 내지 2,000 ㎛, 더 통상적으로는 100 ㎛ 내지 1,000 ㎛, 및 가장 통상적으로는 200 ㎛ 내지 800 ㎛이다.
이들 데이터는, 이전에는 달성가능하지 않았던 초(ultra) 두께의 수퍼커패시터 전극 제조에 있어서 본 발명의 방법의 놀라운 효과를 추가로 확인시켜준다. 이들 초 두께의 전극은 예외적으로 높은 활물질 질량 공급량, 통상적으로는 10 mg/cm2를 상당히 초과하는 것(더 통상적으로 15 mg/cm2 초과, 보다 통상적으로 20 mg/cm2 초과, 종종 25 mg/cm2 초과, 및 심지어는 30 mg/cm2 초과)으로 이어진다. 이들 높은 활물질 질량 공급량은 슬러리 코팅 공정에 의해 제조된 통상 수퍼커패시터를 이용하여 수득가능하지 않았다.
더욱 현저히는, 상용 AC계 수퍼커패시터의 통상적인 셀 수준의 에너지 밀도는 3 내지 8 Wh/kg 및 1 내지 4 Wh/L이다. 대조적으로, 본 발명의 방법은 동일한 유형의 전극 활물질 (AC)를 함유하는 수퍼커패시터가 최대 19.5 Wh/kg 또는 14.6 Wh/L의 에너지 밀도를 전달하는 것을 가능하게 한다. 이러한 에너지 밀도의 증가는 수퍼커패시터 산업에서 가능한 것으로 여겨지지 않았었다.
환원된 그래핀 산화물계 EDLC 수퍼커패시터에 대해 도 9에서 요약된 데이터는 또한 매우 현저하고 예측되지 않은 것이다. 셀 수준 중량 및 부피 에너지 밀도를, 통상의 방법에 의해 제조된 RGO계 EDLC 수퍼커패시터(유기 액체 전해질) 및 본 발명의 방법에 의해 제조된 것들의 달성가능한 전극 두께 범위에 대해 도표로 나타내었다. 이 도면에서, 통상 수퍼커패시터의 중량(◆) 및 부피(▲) 에너지 밀도는 대략 0.25 g/cm3의 최고로 달성된 전극 탭 밀도를 기준으로 하며, 본 발명의 로프형 수퍼커패시터의 중량(■) 및 부피(X) 에너지 밀도는 최고는 아닌, 대략 0.75 g/cm3의 전극 탭 밀도를 갖는 것이다. 비처리된, 비활성화 RGO 전극에 대해 그러한 높은 탭 밀도는 이전에 보고된 바가 없다.
이들 데이터는, 통상의 슬러리 코팅 방법에 의해 생산된 RGO계 EDLC 수퍼커패시터 셀을 이용하여 달성된 최고 중량 에너지 밀도는 대략 12 Wh/kg이지만, 본 발명의 방법에 의해 제조된 것은 실온에서 25.6 Wh/kg 만큼의 높은 중량 에너지 밀도를 나타낸다는 것을 표시한다. 이는 EDLC 수퍼커패시터에서 전례없이 높은 에너지 밀도 값이다(전극 중량 또는 활물질 중량 단독이 아닌, 총 셀 중량 기준). 본 발명의 수퍼커패시터 셀의 부피 에너지 밀도가 19.2 Wh/L만큼 높다는 관찰은 더 인상적이며, 이는 통상의 카운터파트에 의해 달성되는 3.0 Wh/L보다 6배 더 크다.
도 10에서는 통상의 방법을 통해 제조된 순수 그래핀계 EDLC 수퍼커패시터(유기 액체 전해질) 및 본 발명의 방법에 의해 제조된 로프형 셀의 달성가능한 전극 두께 범위에 대한 셀 수준 중량 및 부피 에너지 밀도의 데이터가 도표로 요약되어 있다. 범례는 통상적인 수퍼커패시터의 중량(◆) 및 부피(▲) 에너지 밀도(대략 0.25 g/cm3의 최고 달성된 전극 탭 밀도) 및 본 발명의 수퍼커패시터의 중량(■) 및 부피(X) 에너지 밀도(대략 0.85 g/cm3의 전극 탭 밀도)를 포함한다.
상당히 현저히, 이들 EDLC 수퍼커패시터(임의의 산화환원 또는 유사 용량 없이)는, 이미 고급 납-산 전지의 에너지 밀도(20 내지 40 Wh/kg)인, 32.3 Wh/kg로 높은 중량 에너지 밀도를 전달한다. EDLC 수퍼커패시터는, 납-산 전지의 통상적인 100 내지 400 사이클에 대조적으로, 250,000 내지 500,000 사이클 동안 충전 및 방전될 수 있기 때문에, 이는 이용 가치가 높다. 이러한 달성은 수퍼커패시터 기술 분야에서 매우 극적이고 전혀 예측하지 못한 것이다. 추가적으로, 탄소계 또는 그래핀계 EDLC 수퍼커패시터는, 납-산 전지에서 요구되는 통상적인 수시간의 재충전 시간과 대조적으로 수초 내에 재충전될 수 있다. 납-산 전지는 그의 매우 부정적인 환경에의 영향으로 유명하지만, 본 발명의 수퍼커패시터는 환경적으로 유익하다.
추가의 중요한 예들은, 통상의 방법을 통해 제조된 순수 그래핀계 EDLC 수퍼커패시터(이온성 액체 전해질) 및 본 발명의 방법에 의해 제작된 로프형 셀의 달성가능한 전극 두께 범위에 대한 셀 수준 중량 및 부피 에너지 밀도에 대해 도 11에 도표로 요약된 데이터를 포함한다. 중량(◆) 및 부피(▲) 에너지 밀도는 통상적인 수퍼커패시터(대략 0.25 g/cm3의 최고로 달성된 전극 탭 밀도)에 대한 것이며, 중량(■) 및 부피(X) 에너지 밀도는 대략 0.85 g/cm3의 전극 탭 밀도를 갖는 본 발명의 수퍼커패시터에 대한 것이다. 본 발명의 순수 그래핀계 EDLC 수퍼커패시터는 38.6 Wh/kg의 셀 수준 에너지 밀도를 저장가능하고, 이는 통상의 AC계 EDLC 수퍼커패시터에 의해 달성될 수 있는 것보다 6 배 더 큰 것이다. 32.8 Wh/L의 부피 에너지 밀도 값 역시 전례없는 것이며, 상용 AC계 수퍼커패시터의 3 내지 4 Wh/L보다 10 배 더 큰 것이다.
실시예 14: 셀에서 달성가능한 활물질 중량 퍼센트 및 그의 수퍼커패시터 셀의 전기화학 성능에의 영향
활물질 중량은 포장된 상용 수퍼커패시터의 총 질량의 최대 약 30%를 차지하기 때문에, 30%라는 인자는 활물질 단독의 성능 데이터로부터 장치의 에너지 또는 전력 밀도를 추정하는데 사용되어야 한다. 이에 따라, 20 Wh/kg의 활성탄의 에너지 밀도(즉, 활물질 중량 단독 기준)는 약 6 Wh/kg의 포장된 셀로 바뀔 것이다. 그러나, 이러한 추정은 상용 전극(150 ㎛ 또는 약 10 mg/cm2의 탄소 전극)과 유사한 두께 및 밀도를 갖는 전극에만 유효하다. 더 얇거나 가벼운 동일한 활물질의 전극은 셀 중량을 기준으로 하여, 훨씬 더 낮은 에너지 또는 전력 밀도를 의미할 것이다. 이에 따라, 높은 활물질 비를 갖는 수퍼커패시터 셀을 생산하는 것이 바람직할 수 있다. 유감스럽게도, 활성탄계 수퍼커패시터의 경우 30 중량% 초과 또는 그래핀계 수퍼커패시터의 경우 15 중량% 초과의 활물질 비를 달성하는 것이 이전에는 가능하지 않았다.
본 발명의 방법은 수퍼커패시터가 연구된 모든 활물질에 대한 이들 한계를 충분히 넘는 것을 가능하게 한다. 사실, 본 발명은 원하는 경우 활물질 비를 90% 초과로 올리는 것을 가능하게 하지만; 통상적으로는 15% 내지 85%, 더 통상적으로는 30% 내지 80%, 더더욱 통상적으로는 40% 내지 75%, 및 가장 통상적으로는 50% 내지 70%이다.
도 12에 나타낸 바와 같이, 활성탄계 EDLC 수퍼커패시터(유기 액체 전해질 이용)의 셀 수준 중량 에너지 밀도를 달성가능한 활물질 비에 대해 도표화하였으며(활물질 중량/총 셀 중량), 이는 4.2% 내지 33.3%이고, 에너지 밀도 1.3 내지 8.4 Wh/kg를 결과로서 초래한다. 본 발명은, 본 발명자들이 수퍼커패시터 셀에서 17.5 중량% 내지 79 중량%의 순수 그래핀 함량을 달성하는 것을 가능하게 하며, 이는 중량 에너지 밀도 4.9 내지 19.5 Wh/kg를 결과로서 초래한다. 예를 들어, 도 13은 두 개의 일련의 순수 그래핀계 EDLC 수퍼커패시터(모두 유기 액체 전해질 이용)를 위한 수퍼커패시터 셀에서 달성가능한 활물질 비(활물질 중량/총 셀 중량)에 대한 셀 수준 중량 에너지 밀도를 도표로 나타낸다. 마찬가지로, 활물질-전해질 혼합물로 예비함침된 필라멘트 전극을 함유하는 본 발명의 로프형 셀은 예외적으로 높은 활물질 비 및 이에 따라 예외적으로 높은 에너지 밀도를 갖도록 제조될 수 있다.
실시예 15: 각종 전극 활물질 및/또는 집전체로서 상이한 다공질 또는 발포 구조를 기초로 한 수퍼커패시터 셀의 전기화학 성능
폼 구조의 효과를 평가하기 위하여, 본 발명자들은 전극 활물질의 예로서 RGO를 사용하기로 선택하지만, 집전체의 유형 및 성질은 다양하다(다공질 막대 또는 필라멘트). 금속 발포체(예를 들어, Ni 및 Ti 발포체), 금속 웹(예를 들어, 스테인리스강 웹), 발포 금속 시트를 기초로 한 3D 구조, 금속 섬유 매트(강섬유), 금속 나노와이어 매트(Cu 나노와이어), 전도성 중합체 나노-섬유 매트(폴리아닐린), 전도성 중합체 발포체(예를 들어, PEDOT), 전도성 중합체 코팅된 섬유 발포체(폴리피롤 코팅된 나일론 섬유), 탄소 발포체, 흑연 발포체, 탄소 에어로겔, 탄소 제로겔, 그래핀 발포체(Ni-지지된 CVD 그래핀), 그래핀 산화물 발포체(동결건조 GO-수용액을 통해 수득됨), 환원된 그래핀 산화물 발포체(중합체와 혼합되고 그 후 탄화된 RGO), 탄소 섬유 발포체, 흑연 섬유 발포체, 및 박리 흑연 발포체(탄화 수지에 의해 결합된 박리 흑연 웜(worms))에 이르는, 다양한 각종 발포체가 선택되었다. 이러한 광범위하고 심도있는 연구는 하기의 중요한 관찰을 이끌어내었다:
(A) 발포체 물질의 전기 전도성은, 더 높은 전력 밀도 및 빠른 수퍼커패시터 반응 시간을 결과로서 초래하는 경향이 있는 더 높은 전도성을 갖는 중요한 파라미터이다.
(B) 다공질 수준은 또한 동일한 부피를 고려할 때 더 높은 세공 함량과 함께 많은 양의 활물질을 결과로서 초래하는 중요한 파라미터로, 더 높은 에너지 밀도를 유도한다. 그러나, 더 높은 다공질 수준은, 더 낮은 전자전도성 능으로 인해, 반응 시간을 더 느리게 할 가능성이 있다.
(C) 흑연 발포체 및 그래핀 발포체는 수퍼커패시터의 더 양호한 반응 시간을 제공한다. 그러나, 금속 발포체는 탭(단자 리드)의 더 용이한 형성 또는 접속을 가능하게 한다. 두 개의 리드가 각 셀에 요구된다.
EDLC 및 산화환원 수퍼커패시터 모두를 위한 다양한 전극 활물질이 연구되었으며, 이는 유기 및 무기 물질을 망라하며, 수성, 유기 및 이온성 액체 전해질과 조합된다. 상이한 부류의 수퍼커패시터의 일부 예가 예시적 목적을 위해 하기 표(표 1)에 요약된다. 이들은 본 발명의 출원의 범주를 제한하는 것으로서 해석되어서는 안된다.
신규 방법에 의해 제조된 수퍼커패시터의 예 및 통상의 슬러리 코팅 방법에 의해 제조된 그의 카운터파트
샘플 ID 활물질 전해질 전극 직경 (㎛) 및 방법 활물질 질량 공급량 (g/㎠) 중량 에너지 밀도 (Wh/kg) 부피 에너지 밀도 (Wh/L)
PPy-1 폴리피롤-셀룰로스 H2O 중 4.5 M NaCl 503, 로프 38 41 22
PPy-c 폴리피롤-셀룰로스 H2O 중 4.5 M NaCl 185, 통상 12.8 8.6 3.2
RuO2-AC-1 RuO2 +AC H2O 중 3.5 M NaCl 348, 로프 15 35.6 24.7
RuO2-AC-c RuO2 +AC H2O 중 3.5 M NaCl 160, 통상 7.2 11.6 7.7
NiO-RGO-1 NiO + 활성화 GO H2O 중 5.5 M LiOH 551, 로프 26.2 40.5 33.2
NiO-RGO-c NiO + 활성화 GO H2O 중 5.5 M LiOH 160, 통상 4.6 9.2 7.3
V2O5-NGn-1 V2O5 + 질소화 그래핀 THF + N(Et)4BF4 624, 로프 27.1 41.1 35.2
V2O5-NGn-c V2O5 + 질소화 그래핀 THF + N(Et)4BF4 175, 통상 5.6 7.2 5.6
MnO2-RGO -1 MnO2 + RGO 3.5 MNa2SO4 405, 로프 16.6 74 81
MnO2-RGO -c MnO2 + RGO 3.5 MNa2SO4 187, 통상 6.2 29 23
MoS2-1 MoS2/RGO 아세토니트릴 +N(Et)4BF4 355, 로프 24.7 38.4 33.2
MoS2-c MoS2/RGO 아세토니트릴 N(Et)4BF4 155, 통상 8.8 13.2 9.6
Ti2CT x -1 Ti2C(OH) 2 / 퀴논 GO H2O 중 3 M LiOH 331, 로프 13.8 13.4 11.2
Ti2CT x -c Ti2C(OH) 2 / 퀴논 GO H2O 중 3 M LiOH 167, 통상 4.5 6.7 4.2
CNT-1 초핑된 MWCNT EMI-TFSI 275, 로프 12.3 24.3 15.2
CNT-c 초핑된 MWCNT EMI-TFSI 95 2.3 6.2 3.2
이들 데이터는, 질량 공급량 (비), 전극 직경/두께, 중량 에너지 밀도, 및 부피 에너지 밀도의 극적 개선 측면에서, 본 발명의 로프형 수퍼커패시터 전지 및 제조 방법의 놀라운 우월성을 추가로 확인시켜준다. 활물질/전해질-예비함침된 브레이드/얀 전극을 갖는 본 발명의 로프형 수퍼커패시터는 전기화학 특징에서 통상의 수퍼커패시터보다 일관되게 더 양호하다. 그 차이는 놀랍게도 극적이다.결론적으로, 본 발명자들은 유연한 형상 적응성이고, (이전에는 달성되지 않은) 예기치않게 큰 활물질 질량 공급량, (이전에는 달성되지 않은) 뛰어난 중량 에너지 밀도, 및 전례없던 높은 부피 에너지 밀도를 갖는 신규의 새로운 부류의 수퍼커패시터를 성공적으로 개발하였다. 본 발명의 활물질-전해질 혼합물을 발포된 집전체 내로 예비함침하여 전극을 제조하는 방법은, 그래핀 시트를 기초로 한 수퍼커패시터와 관련된 오랜 문제들(즉, 두꺼운 전극 제조 불능성, 그래핀 시트 재적층 방지에서의 어려움, 낮은 탭 밀도, 및 낮은 부피 에너지 밀도) 또한 극복한다.

Claims (55)

  1. (a) 세공들을 갖는 제1 전기 전도성 다공질 막대 및 제1 전극 활물질 및 제1 전해질의 제1 혼합물을 포함하고, 상기 제1 혼합물은 상기 제1 전기 전도성 다공질 막대의 상기 세공들 내에 존재하는, 제1 전극;
    (b) 상기 제1 전극을 감싸거나 케이싱(encasing)하여 세퍼레이터-보호된 제1 전극을 형성하는 다공질 세퍼레이터;
    (c) 세공들을 갖는 제2 전기 전도성 다공질 막대 및 제2 전극 활물질 및 제2 전해질의 제2 혼합물을 포함하는 제2 전극으로서, 상기 제2 혼합물은 제2 전기 전도성 다공질 막대의 세공에 존재하고, 상기 세퍼레이터-보호된 제1 전극 및 제2 전극은 조합되거나 함께 서로 꼬여 브레이드 또는 실을 형성하는 제2 전극; 및
    (d) 상기 브레이드 또는 얀을 감싸거나 케이싱하는 보호 케이싱 또는 보호 외피;
    를 포함하는 로프형 수퍼커패시터로서,
    상기 제1 및/또는 상기 제2 전극 활물질은 다수의 입자의 탄소 물질 및/또는 다수의 그래핀 시트를 함유하고, 상기 다수의 그래핀 시트는 단일 층 그래핀 또는 각각 1 내지 10개의 그래핀 면을 갖는 소수 층의 그래핀을 함유하고, 상기 다수의 입자의 탄소 물질 또는 그래핀 시트는 건조 상태에서 측정시 500 m2/g 이상의 비표면적을 갖는, 로프형 수퍼커패시터.
  2. 제1항에 있어서, 복수의 상기 제1 전극 및/또는 복수의 상기 제2 전극을 포함하고, 상기 전극 중 적어도 하나는 애노드이고 적어도 하나는 캐소드인 로프형 수퍼커패시터.
  3. 제1항에 있어서, 상기 제2 전극을 감싸거나 케이싱하여 세퍼레이터-보호된 제2 전극을 형성하는 다공질 세퍼레이터를 추가로 포함하는 로프형 수퍼커패시터.
  4. 제3항에 있어서, 상기 브레이드 또는 얀과 상기 보호 케이싱 또는 보호 외피 사이에 배치된 제3 전해질을 추가로 포함하는 로프형 수퍼커패시터.
  5. 제1항에 있어서, 상기 제1 또는 제2 전극 활물질은, 제1 또는 제2 전극의 세공 내로 함침시키기 위하여 1 ㎛보다 작은 길이 또는 폭을 갖는 활성탄 입자 또는 단리된 그래핀 시트를 함유하며, 상기 그래핀 시트는 순수(pristine) 그래핀, 그래핀 산화물, 환원된 그래핀 산화물, 불화 그래핀, 질소화 또는 질소 도핑된 그래핀, 수소화 또는 수소 도핑된 그래핀, 붕소 도핑된 그래핀, 화학 작용기화된 그래핀, 및 이들의 조합으로 이루어진 군으로부터 선택되는 로프형 수퍼커패시터.
  6. 제1항에 있어서, 제1 또는 제2 전극은, (a) 그래핀 시트 단독; (b) 다공질 탄소 물질와 혼합된 그래핀 시트; (c) 유사전기용량을 발달시키기 위하여 상기 그래핀 시트와 산화환원 쌍을 형성하는 파트너 물질와 혼합된 그래핀 시트; 또는 (d) 유사전기용량을 발달시키기 위하여 그래핀 시트 또는 다공질 탄소 물질과 산화환원 쌍을 형성하는 파트너 물질과 혼합된 상기 그래핀 시트 및 상기 다공질 탄소 물질을, 상기 제1 또는 제2 전극 내에서 유일한 전극 활물질로서 함유하고, 여기서 상기 제1 또는 제2 전극에는 다른 전극 활물질은 존재하지 않는 로프형 수퍼커패시터.
  7. 길이 대 직경 또는 길이 대 두께의 종횡비(aspect ratio)가 10 초과인 로프형 수퍼커패시터로서,
    (a) 제1 전기 전도성 막대 및 제1 전극 활물질 및 제1 전해질의 제1 혼합물을 포함하는 제1 전극으로서, 여기서 상기 제1 혼합물은 상기 제1 전기 전도성 막대 상에 또는 그 안에 증착되는, 제1 전극;
    (b) 상기 제1 전극을 감싸거나 케이싱하여 세퍼레이터 보호된 제1 전극을 형성하는 다공질 세퍼레이터;
    (c) 세공을 갖는 제2 전기 전도성 다공질 막대 및 제2 전극 활물질 및 제2 전해질의 제2 혼합물을 포함하는 제2 전극으로서, 여기서 상기 제2 혼합물은 상기 제2 전기 전도성 다공질 막대의 상기 세공에 존재하며; 상기 세퍼레이터 보호된 제1 전극 및 상기 제2 전극은 서로 꼬이거나 트위스트 또는 나선형 방식으로 조합되어 브레이드 또는 얀을 형성하는, 제2 전극; 및
    (d) 상기 브레이드 또는 얀을 감싸거나 케이싱하는 보호 케이싱 또는 보호 외피;
    를 포함하고,
    상기 제1 전극 활물질 및/또는 상기 제2 전극 활물질은 다수의 입자의 탄소 물질 및/또는 다수의 그래핀 시트를 함유하고, 여기서 상기 다수의 그래핀 시트는 단일층 그래핀 또는 각각 1 내지 10 개의 그래핀 면을 갖는 소수 층의 그래핀을 함유하고, 상기 다수의 입자의 탄소 물질 또는 상기 그래핀 시트는 건조 상태에서 측정시 500 m2/g 이상의 비표면적을 갖는 로프형 수퍼커패시터.
  8. 제7항에 있어서, 상기 제2 전극을 감싸거나 케이싱하여 세퍼레이터 보호된 제2 전극을 형성하는 다공질 세퍼레이터를 추가로 포함하는 로프형 수퍼커패시터.
  9. 제8항에 있어서, 상기 브레이드 또는 얀과 상기 보호 외피 사이에 배치된 제3 전해질을 추가로 포함하는 로프형 수퍼커패시터.
  10. 제1항에 있어서, 상기 로프형 수퍼커패시터는 제1 말단 및 제2 말단을 갖고, 상기 제1 전극은 상기 제1 전극 내에 매립되거나 이에 접속되거나 또는 이와 일체형인 적어도 하나의 금속 와이어, 전도성 탄소/흑연 섬유, 또는 전도성 중합체 섬유를 포함하는 제1 단자 커넥터를 함유하는 로프형 수퍼커패시터.
  11. 제10항에 있어서, 상기 적어도 하나의 금속 와이어, 전도성 탄소/흑연 섬유, 또는 전도성 중합체 섬유는 상기 제1 말단에서 상기 제2 말단까지 이어지는 로프형 수퍼커패시터.
  12. 제1항에 있어서, 상기 제1 또는 제2 전기 전도성 다공질 막대는 금속 발포체, 금속 웹, 금속 섬유 매트, 금속 나노와이어 매트, 전도성 중합체 섬유 매트, 전도성 중합체 발포체, 전도성 중합체 코팅된 섬유 발포체, 탄소 발포체, 흑연 발포체, 탄소 에어로겔, 탄소 제로겔, 그래핀 에어로겔, 그래핀 발포체, 그래핀 산화물 발포체, 환원된 그래핀 산화물 발포체, 탄소 섬유 발포체, 흑연 섬유 발포체, 박리 흑연 발포체, 및 이들의 조합으로부터 선택되는 다공질 발포체를 함유하는 로프형 수퍼커패시터.
  13. 제12항에 있어서, 상기 다공질 발포체는 원형, 타원형, 직사각형, 정사각형, 육각형, 중공 또는 불균일한 형상의 단면을 갖는 로프형 수퍼커패시터.
  14. 제1항에 있어서, 상기 수퍼커패시터는 10 초과의 길이/두께 또는 길이/직경 종횡비를 갖는 로프형을 갖는 로프형 수퍼커패시터.
  15. 제5항에 있어서, 상기 제1 또는 제2 전극은, 금속 산화물, 전도성 중합체, 유기 물질, 비-그래핀 탄소 물질, 무기 물질, 또는 이들의 조합으로부터 선택되는 산화환원 쌍 파트너 물질을 추가로 함유하며, 여기서 상기 파트너 물질은, 그래핀 또는 활성탄과 조합되어 유사전기용량을 위한 산화환원 쌍을 형성하는, 로프형 수퍼커패시터.
  16. 제15항에 있어서, 상기 금속 산화물은 RuO2, IrO2, NiO, MnO2, VO2, V2O5, V3O8, TiO2, Cr2O3, Co2O3, Co3O4, PbO2, Ag2O 및 이들의 조합으로 이루어진 군으로부터 선택되는 로프형 수퍼커패시터.
  17. 제15항에 있어서, 상기 무기 물질은 금속 탄화물, 금속 질화물, 붕소화 금속, 금속 디칼코게나이드 및 이들의 조합으로부터 선택되는 로프형 수퍼커패시터.
  18. 제15항에 있어서, 상기 금속 산화물 또는 무기 물질은, 나노와이어, 나노디스크, 나노리본, 또는 나노평판(nanoplatelet) 형상인, 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 바나듐, 크롬, 코발트, 망간, 철, 니켈 및 이들의 조합으로 이루어진 군으로부터 선택되는 원소의, 산화물, 디칼코게나이드, 트리칼코게나이드, 황화물, 셀렌화물, 또는 텔루르화물로부터 선택되는 로프형 수퍼커패시터.
  19. 제15항에 있어서, 상기 무기 물질은, 비스무트 셀렌화물, 비스무트 텔루르화물, 전이 금속 디칼코게나이드, 전이 금속 트리칼코게나이드, 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 코발트, 망간, 철, 니켈 또는 전이 금속의 황화물, 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 코발트, 망간, 철, 니켈 또는 전이 금속의 셀렌화물, 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 코발트, 망간, 철, 니켈 또는 전이 금속의 텔루르화물, 질화붕소, 및 이들의 조합을 포함하는 군으로부터 선택되는 무기 물질의 나노디스크, 나노평판, 나노코팅, 또는 나노시트로부터 선택되고; 상기 나노디스크, 나노평판, 나노코팅 또는 나노시트는 100 nm 미만의 두께를 갖는 로프형 수퍼커패시터.
  20. 제1항에 있어서, 상기 제1 또는 제2 전극 활물질은 비스무트 셀렌화물, 비스무트 텔루르화물, 전이 금속 디칼코게나이드, 전이 금속 트리칼코게나이드, 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 코발트, 망간, 철, 니켈 또는 전이 금속의 황화물, 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 코발트, 망간, 철, 니켈 또는 전이 금속의 셀렌화물, 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 코발트, 망간, 철, 니켈 또는 전이 금속의 텔루르화물, 질화붕소, 및 이들의 조합을 포함하는 군으로부터 선택되는 무기 물질의 나노디스크, 나노평판, 나노코팅 또는 나노시트를 함유하고, 상기 나노디스크, 나노평판, 나노코팅, 또는 나노시트는 건조 상태로 측정시, 100 nm 미만의 두께 및 200 m2/g 이상의 비표면적을 갖는 로프형 수퍼커패시터.
  21. 제1항에 있어서, 리튬 이온 커패시터 또는 나트륨 이온 커패시터로, 상기 제1 또는 제2 전극 활물질은
    (a) 천연 흑연, 인공 흑연, 메소탄소 마이크로비드(MCMB), 및 탄소의 사전리튬화 및 사전나트륨화 입자;
    (b) 사전리튬화 및 사전나트륨화 규소(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 안티몬(Sb), 비스무트(Bi), 아연(Zn), 알루미늄(Al), 니켈(Ni), 코발트(Co), 망간(Mn), 티타늄(Ti), 철(Fe), 및 카드뮴(Cd);
    (c) Si, Ge, Sn, Pb, Sb, Bi, Zn, Al, 또는 Cd의 다른 원소와의 사전리튬화 및 사전나트륨화 합금 또는 금속간 화합물, 여기서 상기 합금 또는 화합물은 화학양론적 또는 비-화학양론적임;
    (d) Si, Ge, Sn, Pb, Sb, Bi, Zn, Al, Fe, Ni, Co, Ti, Mn, 또는 Cd의 사전리튬화 및 사전나트륨화 산화물, 탄화물, 질화물, 황화물, 인화물, 셀렌화물, 및 텔루르화물, 및 이들의 혼합물 또는 복합재; 및
    (e) 이들의 조합
    로 이루어지는 군으로부터 선택되는 애노드인, 로프형 수퍼커패시터.
  22. 제1항에 있어서, 리튬 이온 커패시터 또는 나트륨 이온 커패시터로, 상기 제1 전극 또는 제2 전극은 순수 그래핀, 그래핀 산화물, 환원된 그래핀 산화물, 그래핀 불화물, 그래핀 염화물, 그래핀 브롬화물, 그래핀 요오드화물, 수소화 그래핀, 질소화 그래핀, 붕소 도핑된 그래핀, 질소 도핑된 그래핀, 화학 작용기화된 그래핀, 이들의 물리적으로 또는 화학적으로 활성화되거나 에칭된 형태, 및 이들의 조합의 사전리튬화 또는 사전나트륨화 형태를 함유하는 애노드인 로프형 수퍼커패시터.
  23. 제1항에 있어서, 나트륨 이온 커패시터로, 제1 또는 제2 전극은 석유 코크스(coke), 카본블랙, 무정형 탄소, 활성탄, 경질 탄소, 연질 탄소, 주형 탄소, 중공 탄소 나노와이어, 중공 탄소 구체, 또는 티탄산나트륨, NaTi2(PO4)3, Na2Ti3O7, Na2C8H4O4, Na2TP, NaxTiO2(x = 0.2 내지 1.0), Na2C8H4O4, 카르복실레이트계 물질, C8H4Na2O4, C8H6O4, C8H5NaO4, C8Na2F4O4, C10H2Na4O8, C14H4O6, C14H4Na4O8, 및 이들의 조합의 사전나트륨화 형태로부터 선택되는 애노드 활물질을 함유하는 애노드인 로프형 수퍼커패시터.
  24. 제1항에 있어서, 상기 제1 또는 제2 전기 전도성 다공질 막대는 70 부피% 내지 99 부피%의 세공을 갖는 로프형 수퍼커패시터.
  25. 제1항에 있어서, 상기 수퍼커패시터의 길이는 1 m 초과인 로프형 수퍼커패시터.
  26. 제1항에 있어서, 상기 수퍼커패시터는 10 cm 초과의 곡률 반경으로 구부러진 로프형 수퍼커패시터.
  27. 제1항에 있어서, 상기 수퍼커패시터는 차량에서 실질적으로 빈 공간 또는 실내 구역의 형상을 따라 굽힘가능하며, 상기 빈 공간 또는 실내 구역은 트렁크, 문, 해치, 스페어타이어 구역, 좌석 아래 영역 또는 계기판 아래 영역을 포함하는 로프형 수퍼커패시터.
  28. 제27항에 있어서, 상기 수퍼커패시터는 차량으로부터 제거가능하고, 상이한 빈 공간 또는 실내 구역의 형상을 따라 굽힘가능한 로프형 수퍼커패시터.
  29. 제1항에 있어서, 상기 수퍼커패시터의 하나 이상의 유닛은 의류, 벨트, 운반 스트랩, 수하물 스트랩, 무기 스트랩, 악기 스트랩, 헬멧, 모자, 부츠, 발 커버, 장갑, 손목 커버, 시계 밴드, 보석 물품, 동물용 목줄 또는 동물용 하네스(harness) 내에 포함되는 로프형 수퍼커패시터.
  30. 제1항에 있어서, 상기 수퍼커패시터의 하나 이상의 유닛은 의류, 벨트, 운반 스트랩, 수하물 스트랩, 무기 스트랩, 악기 스트랩, 헬멧, 모자, 부츠, 발 커버, 장갑, 손목 커버, 시계 밴드, 보석 물품, 동물용 목줄 또는 동물용 하네스에 제거가능한 방식으로 포함되는 로프형 수퍼커패시터.
  31. 제1항에 있어서, 상기 수퍼커패시터는 중공 자전거 프레임의 안쪽 반경에 따른 로프형 수퍼커패시터.
  32. 로프형 수퍼커패시터의 제조방법으로서,
    (e) 제1 전극 활물질 및 제1 전해질의 제1 혼합물을 제1 전기 전도성 다공질 막대의 세공 내로 함침하여 제1 전극을 형성하는 단계;
    (f) 상기 제1 전극을 다공질 세퍼레이터로 감싸거나 케이싱하여 세퍼레이터 보호된 제1 전극을 형성하는 단계;
    (g) 제2 전극 활물질 및 제2 전해질의 제2 혼합물을 제2 전기 전도성 다공질 막대의 세공 내로 함침시켜 제2 전극을 형성하는 단계;
    (h) 상기 세퍼레이터 보호된 제1 전극 및 상기 제2 전극을 함께 조합하거나 또는 서로 꼬아서 브레이드(braid) 또는 연사(twist yarn)를 형성하는 단계; 및
    (i) 보호 케이싱 또는 보호 외피로 상기 브레이드 또는 연사를 감싸거나 케이싱하여 상기 로프형 수퍼커패시터를 형성하는 단계;
    를 포함하고,
    상기 제1 및/또는 상기 제2 전극 활물질은 다수 입자의 탄소 물질 및/또는 다수의 그래핀 시트를 함유하고, 상기 다수의 그래핀 시트는 단일층 그래핀 또는 각각 1 내지 10개의 그래핀 면을 갖는 소수 층의 그래핀을 함유하고, 상기 다수의 입자의 탄소 물질 또는 그래핀 시트는 건조 상태에서 측정시 비표면적이 500 m2/g 이상인 제조 방법.
  33. 제32항에 있어서, 복수의 상기 제1 전극 및/또는 복수의 상기 제2 전극을 조합하여 상기 수퍼커패시터를 형성하는 절차를 포함하고, 상기 전극들 중 적어도 하나는 애노드이고, 적어도 하나는 캐소드인 제조 방법.
  34. 제32항에 있어서, 다공질 세퍼레이터로 상기 제2 전극을 감싸거나 케이싱하여 세퍼레이터 보호된 제2 전극을 형성하는 단계를 추가로 포함하는 방법.
  35. 제34항에 있어서, 상기 브레이드 또는 얀 및 상기 보호 외피 사이에 제3 전해질을 배치하는 단계를 추가로 포함하는 방법.
  36. 제32항에 있어서, 제1 또는 제2 전극 활물질은, 제1 또는 제2 전극의 세공 내로 함침시키기 위하여 1 ㎛보다 작은 길이 또는 폭을 갖는 활성탄 입자 또는 단리된 그래핀 시트를 함유하며, 상기 그래핀 시트는 순수 그래핀, 그래핀 산화물, 환원된 그래핀 산화물, 불화 그래핀, 질소화 또는 질소 도핑된 그래핀, 수소화 또는 수소 도핑된 그래핀, 붕소 도핑된 그래핀, 화학 작용기화된 그래핀, 또는 이들의 조합으로부터 선택되는 방법.
  37. 10 초과의 길이 대 직경 또는 길이 대 두께 종횡비를 갖는 로프형 수퍼커패시터의 제조 방법으로서;
    상기 방법은
    (e) 제1 전기 전도성 막대 및 제1 전극 활물질 및 제1 전해질의 제1 혼합물을 포함하는 제1 전극으로서, 여기서 상기 제1 혼합물은 상기 제1 전기 전도성 막대 상에 또는 그 안에 증착되는 제1 전극을 제공하는 단계;
    (f) 다공질 세퍼레이터로 상기 제1 전극을 둘러싸거나 케이싱하여 세퍼레이터 보호된 제1 전극을 형성하는 단계;
    (g) 제2 전극 활물질 및 제2 전해질의 제2 혼합물을 제2 전기 전도성 다공질 막대의 세공 내로 함침시켜 제2 전극을 형성하는 단계;
    (h) 상기 세퍼레이터 보호된 제1 전극과 상기 제2 전극을 트위스트 또는 나선형 방식으로 조합하거나 꼬아서 브레이드 또는 얀을 형성하는 단계; 및
    (i) 보호 케이싱 또는 보호 외피로 상기 브레이드 또는 얀을 감싸거나 케이싱하여 상기 수퍼커패시터를 형성하는 단계;
    를 포함하고,
    상기 제1 전극 활물질 및/또는 상기 제2 전극 활물질은 다수의 입자의 탄소 물질 및/또는 다수의 그래핀 시트를 함유하고, 여기서 상기 다수의 그래핀 시트는 단일층 그래핀 또는 각각 1 내지 10개의 그래핀 면을 갖는 소수 층의 그래핀을 함유하고, 상기 다수의 입자의 탄소 물질 또는 그래핀 시트는 건조 상태에서 측정시 500 m2/g 이상의 비표면적을 갖는 제조 방법.
  38. 제37항에 있어서, 다공질 세퍼레이터로 상기 제2 전극을 감싸거나 케이싱하여 세퍼레이터 보호된 제2 전극을 형성하는 단계를 추가로 포함하는 방법.
  39. 제32항에 있어서, 상기 로프형 수퍼커패시터는 제1 말단 및 제2 말단을 갖고, 상기 방법은 제1 단자 커넥터를 상기 제1 전극에 접속하는 단계를 추가로 포함하고, 여기서 상기 제1 단자 커넥터는 상기 제1 전극 내에 매립되거나 이에 접속되거나 또는 이와 일체형인 적어도 하나의 금속 와이어, 전도성 탄소/흑연 섬유, 또는 전도성 중합체 섬유를 포함하는 방법.
  40. 제39항에 있어서, 상기 적어도 하나의 금속 와이어, 전도성 탄소/흑연 섬유, 또는 전도성 중합체 섬유는 상기 제1 말단에서 상기 제2 말단까지 이어지는 방법.
  41. 제32항에 있어서, 상기 제1 또는 제2 전기 전도성 다공질 막대는 금속 발포체, 금속 웹, 금속 섬유 매트, 금속 나노와이어 매트, 전도성 중합체 섬유 매트, 전도성 중합체 발포체, 전도성 중합체 코팅된 섬유 발포체, 탄소 발포체, 흑연 발포체, 탄소 에어로겔, 탄소 제로겔, 그래핀 에어로겔, 그래핀 발포체, 그래핀 산화물 발포체, 환원된 그래핀 산화물 발포체, 탄소 섬유 발포체, 흑연 섬유 발포체, 박리 흑연 발포체 및 이들의 조합으로부터 선택되는 다공질 발포체를 함유하는 방법.
  42. 제32항에 있어서, 상기 수퍼커패시터는 길이/두께 또는 길이/직경 종횡비가 10 초과인 로프형을 갖는 방법.
  43. 제36항에 있어서, 상기 제1 또는 제2 전극은 금속 산화물, 전도성 중합체, 유기 물질, 비-그래핀 탄소 물질, 무기 물질, 또는 이들의 조합으로부터 선택되는 산화환원 쌍 파트너 물질을 추가로 함유하고, 여기서 상기 파트너 물질은 그래핀 또는 활성탄과 조합되어 유사전기용량을 위한 산화환원 쌍을 형성하는 방법.
  44. 제43항에 있어서, 상기 금속 산화물은 RuO2, IrO2, NiO, MnO2, VO2, V2O5, V3O8, TiO2, Cr2O3, Co2O3, Co3O4, PbO2, Ag2O 및 이들의 조합으로부터 선택되는 방법.
  45. 제43항에 있어서, 상기 무기 물질은 탄화 금속, 질화 금속, 붕소화 금속, 금속 디칼코게나이드 및 이들의 조합으로부터 선택되는 방법.
  46. 제43항에 있어서, 상기 금속 산화물 또는 무기 물질은, 나노와이어, 나노디스크, 나노리본, 또는 나노평판 형상인, 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 바나듐, 크롬, 코발트, 망간, 철, 또는 니켈의 산화물, 디칼코게나이드, 트리칼코게나이드, 황화물, 셀렌화물, 또는 텔루르화물로부터 선택되는 방법.
  47. 제43항에 있어서, 상기 무기 물질은 비스무트 셀렌화물, 비스무트 텔루르화물, 전이 금속 디칼코게나이드, 전이 금속 트리칼코게나이드, 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 코발트, 망간, 철, 니켈 또는 전이 금속의 황화물, 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 코발트, 망간, 철, 니켈 또는 전이 금속의 셀렌화물, 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 코발트, 망간, 철, 니켈 또는 전이 금속의 텔루르화물, 질화붕소, 및 이들의 조합을 포함하는 군으로부터 선택되는 무기 물질의 나노디스크, 나노평판, 나노코팅 또는 나노시트로부터 선택되고; 상기 나노디스크, 나노평판, 또는 나노시트는 100 nm 미만의 두께를 갖는 방법.
  48. 제32항에 있어서, 상기 제1 또는 제2 전극 활물질은 비스무트 셀렌화물, 비스무트 텔루르화물, 전이 금속 디칼코게나이드, 전이 금속 트리칼코게나이드, 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 코발트, 망간, 철, 니켈 또는 전이 금속의 황화물, 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 코발트, 망간, 철, 니켈 또는 전이 금속의 셀렌화물, 니오븀, 지르코늄, 몰리브덴, 하프늄, 탄탈, 텅스텐, 티타늄, 코발트, 망간, 철, 니켈 또는 전이 금속의 텔루르화물, 질화붕소, 및 이들의 조합을 포함하는 군으로부터 선택되는 무기 물질의 나노디스크, 나노평판, 나노코팅 또는 나노시트를 함유하고, 상기 나노디스크, 나노평판, 나노코팅 또는 나노시트는 건조 상태에서 측정시 두께가 100 nm 미만이고, 비표면적이 200 m2/g 이상인 방법.
  49. 제32항에 있어서, 상기 제1 또는 제2 전기 전도성 다공질 막대는 70 부피% 내지 99 부피%의 세공을 갖는 방법.
  50. 제32항에 있어서, 상기 단계 (e)는 (i) 상호 연결된 전자 전도 경로를 포함하고 적어도 하나의 다공질 표면을 갖는 상기 전기 전도성 다공질 막대를 제1 전극 활물질 함침 구역에 연속적으로 공급하는 단계; 및 (ii) 상기 적어도 하나의 다공질 표면으로부터 상기 전기 전도성 다공질 막대 내로 상기 제1 혼합물을 함침시켜 상기 제1 전극을 형성하는 단계를 포함하는 방법.
  51. 제50항에 있어서, 상기 단계 (e)는 분무, 인쇄, 코팅, 캐스팅, 컨베이어 필름 전달, 및/또는 롤러 표면 전달을 통해 상기 적어도 하나의 다공질 표면에 상기 제1 혼합물을 연속적으로 또는 요구에 따라 간헐적으로 전달하는 단계를 포함하는 방법.
  52. 제32항에 있어서, 상기 단계 (g)는 (i) 상호 연결된 전자 전도 경로를 포함하고 적어도 하나의 다공질 표면을 갖는 상기 전기 전도성 다공질 막대를 상기 제2 전극 활물질의 함침 구역에 연속적으로 공급하는 단계; 및 (ii) 상기 적어도 하나의 다공질 표면으로부터 상기 전기 전도성 다공질 막대 내로 상기 제2 혼합물을 함침시켜 상기 제2 전극을 형성하는 단계를 포함하는 방법.
  53. 제52항에 있어서, 상기 단계 (g)는 분무, 인쇄, 코팅, 캐스팅, 컨베이어 필름 전달, 및/또는 롤러 표면 전달을 통해 상기 적어도 하나의 다공질 표면에 상기 제2 혼합물을 연속적으로 또는 요구에 따라 간헐적으로 전달하는 단계를 포함하는 방법.
  54. 제32항에 있어서, 상기 단계 (f)는 상기 제1 전극을 다공질 세퍼레이터 밴드로 코일 또는 나선형 방식으로 둘러싸 다공질 세퍼레이터-보호 제1 전극을 형성하는 단계를 포함하는 방법.
  55. 제32항에 있어서, 상기 단계 (f)는 전기 절연 물질을 분무하여 상기 제1 전극을 감싸 상기 제1 전극을 덮는 다공질 쉘 구조를 형성하여 다공질 세퍼레이터-보호 구조를 형성하는 단계를 포함하는 방법.
KR1020197022423A 2017-01-04 2017-12-18 형상 적응성 로프형 플렉시블 수퍼커패시터 KR102580262B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US15/398,416 US10083799B2 (en) 2017-01-04 2017-01-04 Flexible and shape-conformal rope-shape supercapacitors
US15/398,421 US10283280B2 (en) 2017-01-04 2017-01-04 Process for flexible and shape-conformal rope-shape supercapacitors
US15/398,421 2017-01-04
US15/398,416 2017-01-04
PCT/US2017/067076 WO2018128788A1 (en) 2017-01-04 2017-12-18 Flexible and shape-conformal rope-shape supercapacitors

Publications (2)

Publication Number Publication Date
KR20190099523A KR20190099523A (ko) 2019-08-27
KR102580262B1 true KR102580262B1 (ko) 2023-09-20

Family

ID=62790824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197022423A KR102580262B1 (ko) 2017-01-04 2017-12-18 형상 적응성 로프형 플렉시블 수퍼커패시터

Country Status (4)

Country Link
JP (1) JP7162594B2 (ko)
KR (1) KR102580262B1 (ko)
CN (1) CN110337753B (ko)
WO (1) WO2018128788A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216671B (zh) * 2018-08-07 2021-05-14 南京工业大学 一种三维石墨烯-钛基纤维-铅粉铅酸蓄电池负极板的制备方法
US11106223B2 (en) * 2019-05-09 2021-08-31 GEOSAT Aerospace & Technology Apparatus and methods for landing unmanned aerial vehicle
CN110634682A (zh) * 2019-09-24 2019-12-31 江西理工大学 一种一维同轴柔性可编制的锂离子电容器及其制备方法
IT201900021993A1 (it) * 2019-11-22 2021-05-22 Martur Italy Srl Fodera intelligente per sedile per veicoli e sedile per veicoli comprendente tale fodera intelligente
CN111044086B (zh) * 2019-12-23 2021-06-29 沈阳航空航天大学 一种用于监测复合材料液体成型工艺的传感器及制备方法
CN111261422A (zh) * 2020-01-20 2020-06-09 宁波瞬能科技有限公司 一种钠离子电容器及其制备方法
CN111916290A (zh) * 2020-06-30 2020-11-10 河海大学 一种过渡金属硫化物/Ti3C2Tx复合材料的制备方法
CN112018400B (zh) * 2020-08-28 2022-05-31 华中科技大学 富勒烯基Fe、N掺杂富孔碳材料及其制备方法和应用
CN112542329B (zh) * 2020-11-17 2022-07-19 伊诺福科光学技术有限公司 一种高能量密度超级电容器
CN112448099B (zh) * 2020-11-30 2022-06-24 兰州大学 一种一体化柔性电池及其制备方法
CN113173582B (zh) * 2021-04-30 2022-08-30 江西省纳米技术研究院 柔性自支撑活性炭微片/碳纳米管复合材料、制法与应用
WO2023074156A1 (ja) * 2021-10-29 2023-05-04 ソニーグループ株式会社 波動制御媒質、メタマテリアル、電磁波制御部材、センサ、電磁波導波路、演算素子、送受信装置、受発光装置、エネルギー吸収材、黒体材、消光材、エネルギー変換材、電波レンズ、光学レンズ、カラーフィルタ、周波数選択フィルタ、電磁波反射材、ビーム位相制御装置、エレクトロスピニング装置、波動制御媒質の製造装置及び波動制御媒質の製造方法
CN114420469B (zh) * 2022-02-09 2024-04-05 陕西科技大学 一种3d花状硒化镍锌柔性复合电极材料及其制备方法和应用
CN114914100A (zh) * 2022-04-12 2022-08-16 武汉工程大学 一种石墨烯/MXene复合薄膜及其制备方法
CN114792606B (zh) * 2022-04-20 2023-08-22 北京航空航天大学 一种碳负载掺锰钛酸钠储能材料及其制备方法和应用、负极电极片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090061312A1 (en) 2007-08-27 2009-03-05 Aruna Zhamu Method of producing graphite-carbon composite electrodes for supercapacitors
US20130189592A1 (en) 2010-09-09 2013-07-25 Farshid ROUMI Part solid, part fluid and flow electrochemical cells including metal-air and li-air battery systems

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6785118B1 (en) * 2003-03-31 2004-08-31 Intel Corporation Multiple electrode capacitor
CN101320821B (zh) * 2007-06-04 2010-07-14 中南大学 一种兼具电容器与锂离子电池特征的储能器件及其制造方法
US8790814B2 (en) * 2012-02-16 2014-07-29 Nanotek Instruments, Inc. Inorganic nano sheet-enabled lithium-exchanging surface-mediated cells
CN204464379U (zh) 2013-05-07 2015-07-08 株式会社Lg化学 线缆型二次电池
US9190696B2 (en) * 2013-05-16 2015-11-17 Nanotek Instruments, Inc. Lithium secondary batteries containing lithium salt-ionic liquid solvent electrolyte
JP2016033974A (ja) 2014-07-31 2016-03-10 平河ヒューテック株式会社 電気二重層キャパシタとその製造方法、蓄電モジュール、及び蓄電装置
JP2016066520A (ja) 2014-09-25 2016-04-28 昭和電工パッケージング株式会社 蓄電デバイス
US9780349B2 (en) * 2015-05-21 2017-10-03 Nanotek Instruments, Inc. Carbon matrix- and carbon matrix composite-based dendrite-intercepting layer for alkali metal secondary battery

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090061312A1 (en) 2007-08-27 2009-03-05 Aruna Zhamu Method of producing graphite-carbon composite electrodes for supercapacitors
US20130189592A1 (en) 2010-09-09 2013-07-25 Farshid ROUMI Part solid, part fluid and flow electrochemical cells including metal-air and li-air battery systems

Also Published As

Publication number Publication date
JP7162594B2 (ja) 2022-10-28
CN110337753B (zh) 2023-03-10
CN110337753A (zh) 2019-10-15
WO2018128788A1 (en) 2018-07-12
KR20190099523A (ko) 2019-08-27
JP2020504910A (ja) 2020-02-13

Similar Documents

Publication Publication Date Title
KR102580262B1 (ko) 형상 적응성 로프형 플렉시블 수퍼커패시터
US10283280B2 (en) Process for flexible and shape-conformal rope-shape supercapacitors
US10083801B2 (en) Continuous process for producing electrodes for supercapacitors having high energy densities
KR102646482B1 (ko) 압연식 알칼리 금속 전지 및 생산 공정
US10008747B1 (en) Process for producing flexible and shape-conformal rope-shape alkali metal batteries
KR102493530B1 (ko) 높은 활성의 질량 부하량을 갖는 수퍼커패시터 전극 및 셀
US9905856B1 (en) Flexible and shape-conformal rope-shape alkali metal-sulfur batteries
US10083799B2 (en) Flexible and shape-conformal rope-shape supercapacitors
KR102288573B1 (ko) 전극을 제조하기 위한 연속 방법 및 초고 에너지 밀도를 갖는 알칼리 금속 전지
KR102662816B1 (ko) 초고 체적 에너지 밀도를 갖는 충전식 리튬 전지 및 요구되는 제조 방법
KR102565802B1 (ko) 형상 적응성 케이블형 플렉서블 알칼리 금속 전지
KR102644157B1 (ko) 높은 체적 및 중량 에너지 밀도를 갖는 알칼리 금속 또는 알칼리-이온 전지
US10418662B2 (en) Flexible and shape-conformal cable-type alkali metal batteries
US20180183052A1 (en) Process for Flexible and Shape-Conformal Cable-Shape Alkali Metal-Sulfur Batteries
WO2018125641A1 (en) Flexible and shape-conformal rope-shape alkali metal batteries
US10637067B2 (en) Process for flexible and shape-conformal rope-shape alkali metal-sulfur batteries
WO2018125640A1 (en) Flexible and shape-conformal cable-shape alkali metal-sulfur batteries
US10535880B2 (en) Flexible and shape-conformal rope-shape alkali metal batteries
US20180175434A1 (en) Process for Producing Flexible and Shape-Conformal Cable-Type Alkali Metal Batteries
WO2018125642A1 (en) Flexible and shape-conformal rope-shape alkali metal- sulfur batteries

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right