KR102569713B1 - 표시장치, 표시장치 제조방법 및 전자기기 접착 방법 - Google Patents

표시장치, 표시장치 제조방법 및 전자기기 접착 방법 Download PDF

Info

Publication number
KR102569713B1
KR102569713B1 KR1020160061038A KR20160061038A KR102569713B1 KR 102569713 B1 KR102569713 B1 KR 102569713B1 KR 1020160061038 A KR1020160061038 A KR 1020160061038A KR 20160061038 A KR20160061038 A KR 20160061038A KR 102569713 B1 KR102569713 B1 KR 102569713B1
Authority
KR
South Korea
Prior art keywords
base substrate
pads
disposed
layer
pad
Prior art date
Application number
KR1020160061038A
Other languages
English (en)
Other versions
KR20170130675A (ko
Inventor
장주녕
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160061038A priority Critical patent/KR102569713B1/ko
Publication of KR20170130675A publication Critical patent/KR20170130675A/ko
Priority to KR1020230107970A priority patent/KR20230128240A/ko
Application granted granted Critical
Publication of KR102569713B1 publication Critical patent/KR102569713B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8423—Metallic sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시장치에 포함되는 구성들 중 일부는 패드부를 통해 복수의 도전볼들을 포함하는 도전성 접착 필름에 의해 접착된다. 상기 패드부는 복수의 패드들을 포함한다. 상기 복수의 패드들 각각에 대응하도록 상기 복수의 도전볼들을 배치하기 위해 전기장을 이용하거나 화소정의막과 같은 공정에 의해 형성되는 패드정의막을 이용할 수 있다.

Description

표시장치, 표시장치 제조방법 및 전자기기 접착 방법{DISPLAY DEVICE, METHOD OF MANUFACTURING THE DISPLAY DEVICE AND METHOD OF ATTACHING ELECTORONIC DEVICE}
본 발명은 표시장치, 표시장치 제조방법, 및 전자기기의 접착 방법에 관한 것이다. 좀 더 구체적으로 도전성 접착 필름에 의해 부품들이 결합된 표시장치 및 표시장치 제조방법에 관한 것이다. 또한, 도전성 접착 필름을 이용한 전자기기의 접착 방법에 관한 것이다.
일반적으로, 전자기기는 2개 이상의 전자부품들을 포함한다. 예컨대, 휴대 전화기, 노트북 컴퓨터, 텔레비전과 같은 전자기기는 영상을 생성하는 표시 패널, 메인 배선기판, 및 플렉서블 배선기판 등을 포함한다.
2개의 전자부품들은 서로 전기적으로 연결된다. 패드부들의 결합을 통해서, 2개의 전자부품들은 전기적으로 연결된다. 2개의 전자부품들의 패드부들을 전기적으로 연결하는 공정(이하, 접착 공정)은 2개의 전자부품들의 패드부들을 정렬 및 결합시키는 단계를 포함한다.
본 발명은 제조과정에서 발생하는 불량률을 줄일 수 있는 구조를 가지는 표시장치 및 표시장치 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 제조과정에서 발생하는 불량률을 줄일 수 있는 전자기기 접착 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 전자기기의 접착 방법은 제1 전자부품의 제1 패드부 상에 복수의 도전볼들 및 절연성 접착부재를 포함하는 도전성 접착 필름을 배치하는 단계, 상기 도전성 접착 필름에 열을 가하는 단계, 상기 제1 패드부에 포함되는 복수의 패드들 각각에 전기장을 형성하는 단계, 및 제2 전자부품의 제2 패드부를 상기 제1 패드부와 결합하는 단계를 포함한다.
상기 복수의 도전볼들 각각은 금속을 포함할 수 있다. 상기 금속은 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe) 중 적어도 어느 하나를 포함할 수 있다.
상기 절연성 접착부재는 에폭시 수지 또는 아크릴 수지를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 전자부품은 이미지를 표시하는 표시패널이고, 상기 제2 전자부품은 플렉서블 배선기판 및 데이터 구동회로를 포함하는 연결 배선기판 일 수 있다.
본 발명의 일 실시예에서, 상기 제1 전자부품은 표시 패널에 영상 데이터, 제어신호, 또는 전원전압을 제공하는 메인 회로기판이고, 상기 제2 전자부품은 플렉서블 배선기판 및 데이터 구동회로를 포함하는 연결 배선기판 일 수 있다.
본 발명의 일 실시예에서, 상기 전기장은 상기 복수의 패드들 각각에 인가되는 전압에 의해 형성될 수 있다.
본 발명의 일 실시예에서, 상기 전기장은 상기 복수의 패드들 각각의 하부에 배치된 베이스 전극에 인가되는 전압에 의해 형성될 수 있다.
본 발명의 일 실시예에 따른 표시장치는 발광영역 및 비발광영역이 정의되고 이미지를 표시하는 표시영역 및 상기 표시영역에 인접하는 비표시영역이 정의되는 표시패널을 포함한다. 상기 표시패널은 베이스 기판, 상기 베이스 기판 상에 배치되는 제1 층, 및 상기 제1 층 상에 배치되는 제2 층을 포함한다.
상기 베이스 기판은 상기 표시영역에 대응하는 제1 베이스 기판 및 상기 비표시영역에 대응하는 제2 베이스 기판을 포함한다.
상기 제1 층은 상기 제1 베이스 기판 상에 배치되는 복수의 화소 트랜지스터들, 상기 제2 베이스 기판 상에 배치되는 복수의 패드들, 상기 제1 베이스 기판 상에 배치되는 제1 절연부재, 및 상기 제2 베이스 기판 상에 배치되는 제2 절연부재를 포함한다. 상기 복수의 패드들은 외부에서 수신한 신호들을 상기 복수의 화소 트랜지스터들에 전달한다. 상기 제1 절연부재는 상기 복수의 화소 트랜지스터들을 커버한다. 상기 제2 절연부재는 상기 복수의 패드들 각각의 일부를 노출시킨다.
상기 제2 층은 상기 제1 절연부재 상에 배치되는 화소정의막 및 패드정의막을 포함한다. 상기 화소정의막은 상기 비발광영역에 대응하게 배치되어 상기 발광영역을 정의한다. 상기 패드정의막은 상기 제2 절연부재 상에서 상기 복수의 패드들 사이에 배치된다.
상기 패드정의막은 상기 화소정의막과 같은 공정에서 형성될 수 있다 상기 패드정의막 및 상기 화소정의막 각각은 동일한 물질을 포함할 수 있다.
상기 제2 층은 유기발광소자를 더 포함할 수 있다. 상기 유기발광소자는 상기 발광영역에 대응하는 유기 발광층을 포함한다.
본 발명의 일 실시예에 따른 표시장치는 상기 복수의 패드들 각각에 중첩하는 복수의 도전볼들 및 절연성 접착부재를 포함하는 도전성 접착 필름을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치 제조방법은 베이스 기판을 준비하는 단계, 복수의 패드들을 배치하는 단계, 제1 절연부재를 배치하는 단계, 제2 절연부재를 배치하는 단계, 복수의 애노드들을 배치하는 단계, 화소정의막을 배치하는 단계, 및 패드정의막을 배치하는 단계를 포함한다.
상기 베이스 기판을 준비하는 단계에서 제1 베이스 기판 및 상기 제1 베이스 기판에 인접하는 제2 베이스 기판을 포함하는 베이스 기판을 준비한다.
상기 복수의 패드들을 배치하는 단계에서 상기 제1 베이스 기판 상에 복수의 화소 트랜지스터들을 배치하고, 상기 제2 베이스 기판 상에 복수의 패드들을 배치한다.
상기 제1 절연부재를 배치하는 단계에서 상기 제1 베이스 기판 상에 상기 복수의 화소 트랜지스터들을 커버하는 제1 절연부재를 배치한다.
상기 제2 절연부재를 배치하는 단계에서 상기 제2 베이스 기판 상에 각각이 상기 복수의 패드들에 대응하는 복수의 개구부들을 포함하는 제2 절연부재를 배치한다.
상기 복수의 애노드들을 배치하는 단계에서 상기 제1 절연부재 상에 배치되고, 각각이 상기 복수의 화소 트랜지스터들과 전기적으로 연결되는 복수의 애노드들을 배치한다.
상기 패드정의막을 배치하는 단계에서 상기 제2 절연부재는 상기 복수의 패드들 사이에 배치되는 제1 부분과 상기 제1 부분에 인접하는 제2 부분을 포함하고, 상기 제1 부분 상에 패드정의막을 배치한다.
본 발명의 일 실시예에 따르면 표시장치 또는 전자기기를 제조하는 공정에서 도전성 접착 필름의 도전볼에 의해 발생하는 전기적 불량을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자기기를 도시한 평면도이다.
도 2는 도 1의 I-I'선에 따른 단면도이다.
도 3은 본 발명의 일 실시예에 따른 제2 전자부품의 측면도이다.
도 4는 본 발명의 일 실시예에 따른 제2 전자부품의 평면도이다.
도 5는 도 1에 도시된 2개의 전자부품들의 분리된 패드부들을 도시한 평면도이다.
도 6은 도 1에 도시된 2개의 전자부품들의 결합된 패드부들을 도시한 평면도이다.
도 7은 도 1에 도시된 II-II'선에 따른 단면도이다.
도 8은 도 6에 도시된 III-III'선에 따른 단면도이다.
도 9는 도 8에 도시된 구조를 형성하기 위한 전자기기의 접착 방법을 나타낸 흐름도이다.
도 10a, 도 10b, 도 10c, 및 도 10d는 도 8에 도시된 구조를 형성하기 위한 전자기기의 접착 방법을 단계적으로 도시한 것이다.
도 11은 도 9c에 도시된 도전볼과 입력 패드간의 관계를 도시한 것이다.
도 12는 도 6에 도시된 III-III'선에 따른 본 발명의 다른 실시예의 단면도이다.
도 13는 도 12에 도시된 구조를 형성하기 위한 표시장치의 제조방법을 나타낸 흐름도이다.
도 14a, 도 14b, 및 도 14c는 도 12에 도시된 구조를 이용한 표시장치의 제조방법을 도시한 것이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 일부 구성요소의 스케일을 과장하거나 축소하여 나타내었다. 명세서 전체에 걸쳐 유사한 참조 부호는 유사한 구성 요소를 지칭한다.
도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 일부 구성요소의 스케일을 과장하거나 축소하여 나타내었다. 명세서 전체에 걸쳐 유사한 참조 부호는 유사한 구성 요소를 지칭한다. 그리고, 어떤 층이 다른 층의 '상에' 형성된다(배치된다)는 것은, 두 층이 접해 있는 경우뿐만 아니라 두 층 사이에 다른 층이 존재하는 경우도 포함한다. 또한, 도면에서 어떤 층의 일면이 평평하게 도시되었지만, 반드시 평평할 것을 요구하지 않으며, 적층 공정에서 하부층의 표면 형상에 의해 상부층의 표면에 단차가 발생할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 전자기기(100)를 도시한 평면도이고, 도 2는 도 1의 I-I'선에 따른 단면도이다. 도 3는 본 발명의 일 실시예에 따른 제2 전자부품(120)의 측면도이고, 도 4는 본 발명의 일 실시예에 따른 제2 전자부품(120)의 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 전자기기(100)는 제1 내지 제3 전자부품들(110, 120, 130)을 포함한다. 제1 내지 제3 전자부품들(110, 120, 130)은 전기적으로 연결된다. 본 실시예에서, 제1 전자부품(110)은 전기 광학 패널, 제2 전자부품(120)은 연결 배선기판, 제3 전자부품(130)은 메인 회로기판일 수 있다. 본 실시예는 3개의 제2 전자부품들(120)을 포함하는 전자기기(100)를 예시적으로 도시하였으나, 본 발명은 이에 제한되지 않는다. 용도 또는 크기에 따라 전자기기(100)는 하나의 제2 전자부품(120)을 포함할 수도 있다.
도 1에 도시된 것과 같이, 전기 광학 패널(110, 이하, 표시패널)은 복수 개의 화소들(PX)에 구동 신호를 인가함으로써 원하는 영상을 표시하는 표시패널일 수 있다. 복수 개의 화소들(PX)은 직교하는 제1 방향(DR1)과 제2 방향(DR2)을 따라 매트릭스 형태로 배치될 수 있다. 본 발명의 일 실시예에서, 화소들(PX) 각각은 레드 컬러, 그린 컬러 또는 블루 중 적어도 어느 하나를 표시할 수 있다. 본 발명의 일 실시예에서, 화소들(PX)은 화이트 컬러, 시안 컬러, 또는 마젠타 컬러를 중 적어도 어느 하나를 표시할 수 있다. 화소들(PX)은 표시패널(110)의 표시부로 정의될 수 있다.
화소들(PX)의 종류에 따라서 표시패널(110)은 액정표시패널, 유기발광 표시패널, 또는 전기습윤 표시패널 등 중 어느 하나 일 수 있다. 이하, 본 실시예에서 표시패널(110)은 유기발광 표시패널로 설명되나, 이에 제한되는 것은 아니다.
평면상에서, 표시패널(110)은 복수 개의 화소들(PX)이 배치된 표시영역(DA), 표시영역(DA)을 감싸는 비표시영역(BA), 및 제2 전자부품(120)이 결합되는 실장영역(MA)으로 구분될 수 있다. 본 발명의 일 실시예에서, 비표시영역(BA)과 실장영역(MA)은 구분되지 않을 수 있다. 비표시영역(BA)은 생략되거나, 실장영역(MA)은 비표시영역(BA)의 일부분일 수 있다.
도 2에 도시된 것과 같이, 표시패널(110)은 베이스 기판(SUB), 제1 층(DP-CL, 또는 회로층), 제2 층(DP-OLED, 또는 유기발광소자층), 및 박막 봉지층(TFE)를 포함할 수 있다. 베이스 기판(SUB)은 제1 베이스 기판(SUB1)과 제2 베이스 기판(SUB2)를 포함할 수 있다. 제1 베이스 기판(SUB1)은 표시영역(DA) 또는 비표시영역(BA)에 대응되는 부분이고, 제2 베이스 기판(SUB2)는 실장영역(MA)에 대응하는 부분일 수 있다. 본 발명의 다른 실시예에서 비표시영역(BA)은 실장영역(MA)을 포함하는 개념일 수 있고, 이 경우 제1 베이스 기판(SUB1)은 표시영역(DA)에 대응하는 부분이고, 제2 베이스 기판(SUB2)은 비표시영역(BA)에 대응하는 부분이다. 베이스 기판(SUB)은 폴리 이미드와 같은 플라스틱 기판, 유리 기판, 또는 메탈 기판 등을 포함할 수 있다.
비표시영역(BA)에는 광을 차단하는 블랙 매트릭스(미도시)가 배치될 수 있다. 비표시영역(BA)에는 복수 개의 화소들(PX)에 게이트 신호를 공급하기 위한 게이트 구동 회로(미 도시)가 구비될 수 있다. 본 발명의 일 실시예에서 비표시영역(BA)에는 데이터 구동 회로(미 도시)가 더 구비될 수도 있다. 실장영역(MA)에는 제2 전자부품(120)으로부터 공급되는 신호를 수신하기 위한 패드부(미도시)가 배치된다.
도 1 및 도 2에 도시된 것과 같이, 제2 전자부품(120)은 플렉서블 배선기판(122) 및 데이터 구동회로(125)를 포함한다. 데이터 구동회로(125)는 적어도 하나의 구동칩을 포함할 수 있다. 데이터 구동회로(125)는 플렉서블 배선기판(122)의 배선들에 전기적으로 연결된다. 데이터 구동회로(125)와 플렉서블 배선기판(122)는 도전성 접착 필름(140)에 의해 전기적으로 연결될 수 있다.
제2 전자부품(120)이 데이터 구동회로(125)를 포함하는 경우, 표시패널(110)의 패드부(미 도시)는 데이터 배선들에 전기적으로 연결되는 데이터 패드전극들 및 제어신호 배선들과 전기적으로 연결되는 제어신호 패드전극들을 포함할 수 있다. 데이터 배선들은 화소들(PX)에 연결되고, 제어신호 배선들은 게이트 구동 회로에 연결될 수 있다. 본 실시예에서 제2 전자부품(120)은 칩 온 필름(Chip On Film) 구조를 도시하였으나, 이에 제한되지 않는다.
도 3 및 도 4를 참조하여 제2 전자부품(120)에 대해 좀더 상세히 설명한다. 플렉서블 배선기판(122)은 절연층(미 도시), 복수 개의 패드들(CPD, IPD-120, OPD-120), 및 복수 개의 배선들(SL-120)을 포함한다. 복수 개의 패드들(CPD, IPD-120, OPD-120) 및 복수 개의 배선들(SL-120)은 절연층 상에 배치된다. 절연층은 폴리 이미드를 포함할 수 있다.
복수 개의 패드들(CPD, IPD-120, OPD-120)은 데이터 구동회로(125)의 접속 단자들(미 도시)에 접속되는 접속 패드들(CPD), 제3 전자부품(130)에 접속되는 입력 패드들(IPD-120), 및 표시패널(110)에 접속되는 출력 패드들(OPD-120)을 포함할 수 있다. 입력 패드들(IPD-120)은 플렉서블 배선기판(122)의 일측에 배치된 입력 패드부(IPP-120)로 정의되고, 출력 패드들(OPD-120)은 플렉서블 배선기판(122)의 타측에 배치된 출력 패드부(OPP-120)로 정의될 수 있다. 본 실시예에서 접속 패드들(CPD)은 데이터 구동회로(125)의 양측에 중첩하게 정렬되어 있으나, 도 4에 도시된 것과 달리 접속 패드들(CPD)은 데이터 구동회로(125)의 접속 단자들에 대응하게 랜덤하게 배열될 수 있다.
본 실시예에서 하나의 패드행을 포함하는 입력 패드부(IPP-120) 및 출력 패드부(OPP-120)를 예시적으로 도시하였다. 패드행은 제1 방향(DR1)을 따라 나열된 복수 개의 패드들을 포함한다. 본 발명의 일 실시예에서, 입력 패드부(IPP-120) 및 출력 패드부(OPP-120) 각각은 복수 개의 패드행들을 포함할 수도 있다.
배선들(SL-120) 중 일부는 접속 패드들(CPD)과 입력 패드들(IPD-120)을 연결하고, 다른 일부는 접속 패드들(CPD)과 출력 패드들(OPD-120)을 연결한다. 미 도시되었으나, 배선들(SL-120)은 입력 패드들(IPD-120) 중 일부와 출력 패드들(OPD-120) 중 일부를 직접 연결할 수도 있다.
플렉서블 배선기판(122)은 절연층 상에 배치되어 적어도 복수 개의 배선들(SL-120)을 커버하는 솔더 레지스트층을 더 포함할 수 있다. 솔더 레지스트층은 복수 개의 패드들(CPD, IPD-120, OPD-120) 주변을 더 커버할 수 있되, 적어도 복수 개의 패드들(CPD, IPD-120, OPD-120) 각각을 노출시킨다. 솔더 레지스트층에는 복수 개의 패드들(CPD, IPD-120, OPD-120)에 대응하는 개구부들이 형성될 수 있다.
또한, 플렉서블 배선기판(122)은 후술하는 본딩 공정시 이용되는 얼라인 마크(AM2, AM20)를 포함할 수 있다. 도 4에는 복수 개의 패드들(CPD, IPD-120, OPD-120)과 이격된 4개의 제1 얼라인 마크들(AM2)과 입력 패드들(IPD-120)과 출력 패드들(OPD-120)에 연결된 4개의 제2 얼라인 마크들(AM20)을 예시적으로 도시하였다. 제1 및 제2 얼라인 마크들(AM2, AM20) 중 어느 하나 이상은 생략될 수 있다.
본 발명의 일 실시예에서, 입력 패드들(IPD-120) 및 출력 패드들(OPD-120)이 노출된 면은 플렉서블 배선기판(122)의 결합면(CS)으로 정의되고, 결합면에 마주하는 면은 비결합면(NCS)으로 정의된다. 본 실시예에서, 데이터 구동회로(125)는 결합면(CS) 상에 배치되는 것으로 도시하였으나 이에 제한되지 않고, 데이터 구동회로(125)는 비결합면(NCS) 상에 배치될 수도 있다.
다시 도 1 및 도 2를 참조하면, 제3 전자부품(130)은 표시패널(110) 또는 데이터 구동회로(125)에 영상 데이터, 제어신호, 전원전압 등을 제공한다. 제3 전자부품(130)은 플렉서블 배선기판(122)과 다른 배선 기판으로, 능동소자 및 수동소자들을 포함할 수 있다. 제3 전자부품(130)은 플렉서블 배선기판 또는 리지드 배선기판으로, 플렉서블 배선기판(122)에 연결되는 패드부(미 도시)를 포함한다.
도 1 내지 도 4를 참조하면, 플렉서블 배선기판(122)의 출력 패드부(OPP-120)와 표시패널(110)의 패드부는 도전성 접착 필름(140)에 의해 전기적으로 연결될 수 있다. 플렉서블 배선기판(122)의 입력 패드부(IPP-120)와 제3 전자부품(130)의 패드부 또한, 도전성 접착 필름(140)에 의해 전기적으로 연결될 수 있다. 도전성 접착 필름(140)은 이방성 도전 필름(Anisotropic Conductive Film: ACF)일 수 있다. 본 발명의 일 실시예에서, 솔더 범프가 도전성 접착 필름(140)을 대체할 수도 있다.
표시패널(110)의 패드부는 플렉서블 배선기판(122)의 출력 패드들(OPD-120)에 대응하는 패드들을 포함할 수 있다. 또한, 제3 전자부품(130)의 패드부는 플렉서블 배선기판(122)의 입력 패드들(IPD-120)에 대응하는 패드들을 포함할 수 있다.
이하, 표시패널(110)의 패드부와 플렉서블 배선기판(122)의 출력 패드부(OPP-120)를 참조하여 제1 내지 제3 전자부품(110, 120, 130)의 전기적 연결 구조를 좀 더 구체적으로 설명한다. 제2 전자부품(120)과 제3 전자부품(130)의 전기적 연결 구조는 후술하는 표시패널(110)의 패드부와 플렉서블 배선기판(122)의 출력 패드부(OPP-120)의 전기적 연결 구조에 대응할 수 있다. 또한, 본 실시예에 따른 전자기기(100)는 제1 내지 제3 전자부품들(110, 120, 130)을 포함하는 것으로 설명되었으나, 본 발명의 일 실시예에 따르면, 제1 전자부품(110) 및 제3 전자부품(130) 중 어느 하나가 생략될 수 있다.
도 5는 도 1에 도시된 2개의 전자부품들의 분리된 패드부들을 도시한 평면도이다. 도 6는 도 1에 도시된 2개의 전자부품들의 결합된 패드부들을 도시한 평면도이다.
도 5에 도시된 것과 같이, 표시패널(110)은 플렉서블 배선기판(122)의 출력 패드부(OPP-120)에 대응하는 입력 패드부(IPP-110)를 포함한다. 입력 패드부(IPP-110)는 플렉서블 배선기판(122)의 출력 패드들(OPD-120)에 대응하는 입력 패드들(IPD-110)을 포함한다. 본 실시예에서, 입력 패드들(IPD-110)과 출력 패드들(OPD-120)은 1:1 대응되는 것으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서, 입력 패드부(IPP-110)와 출력 패드부(OPP-120)는 서로 다른 개수의 패드들 및 서로 다른 개수의 패드행을 포함할 수도 있다.
표시패널(110)은 플렉서블 배선기판(122)의 제1 및 제2 얼라인 마크들(AM2, AM20)에 대응하는 제1 및 제2 얼라인 마크들(AM1, AM10)을 포함할 수 있다. 제1 및 제2 얼라인 마크들(AM1, AM10) 중 어느 하나는 생략될 수 있다.
도 6에 도시된 것과 같이, 플렉서블 배선기판(122)의 출력 패드들(OPD-120)과 표시패널(110)의 입력 패드들(IPD-110)은 전기적으로 연결된다. 플렉서블 배선기판(122)의 제1 및 제2 얼라인 마크들(AM2, AM20)과 표시패널(110)의 제1 및 제2 얼라인 마크들(AM1, AM10)을 이용하여 출력 패드부(OPP-120)와 입력 패드부(IPP-110)를 정렬시키고, 제2 방향(DR2)을 따라 얼라인 보정을 실시한다. 이후, 툴(tool)을 이용해서 도전성 접착 필름(140)을 사이에 두고 출력 패드들(OPD-120)과 입력 패드들(IPD-110)을 결합시킨다.
도 7은 도 1에 도시된 II-II`선에 따른 단면도이다.
도 7에 도시된 것과 같이, 표시패널(110)은 제1 베이스 기판(SUB1), 제1 층(DP-CL), 제2 층(DP-OLED), 및 박막 봉지층(TFE)을 포함한다. 제1 층(DP-CL)은 복수 개의 도전층과 복수 개의 절연층을 포함하고, 제2 층(DP-OLED)은 복수 개의 도전층과 복수 개의 기능성 유기층을 포함할 수 있다.
표시패널(110)의 표시영역(DA, 도 1 참조)은 발광영역(PXA)과 비발광영역(NPXA)을 포함한다. 발광영역(PXA)은, 제3 방향(DR3) 상에서, 유기발광소자(OLED)에서 생성된 광이 방출되는 영역이다. 비발광영역(NPXA)은 발광영역(PXA)에 인접하며, 제3 방향(DR3) 상에서, 유기발광소자(OLED)에서 생성된 광이 방출되지 않는 영역이다.
제1 베이스 기판(SUB1) 상에 화소 트랜지스터(TRP)의 반도체 패턴(ALP)이 배치된다. 반도체 패턴(ALP)은 저온에서 형성되는 아몰포스 실리콘을 포함할 수 있다. 본 발명의 일 실시예에서 반도체 패턴(ALP)은 금속 산화물 반도체를 포함할 수 있다. 별도로 도시하지 않았으나 제1 베이스 기판(SUB1)의 일면 상에 기능층들이 더 배치될 수 있다. 기능층들은 배리어층 또는 버퍼층 중 적어도 어느 하나를 포함한다. 반도체 패턴(ALP)는 배리어층 또는 버퍼층 상에 배치될 수 있다.
제1 베이스 기판(SUB1) 상에 화소 트랜지스터(TRP)를 커버하는 제1 절연부재(ISL1)가 배치될 수 있다. 제1 절연부재(ISL1)는 제1 절연층(ISL1-1), 제2 절연층(ISL1-2), 및 제3 절연층(ISL1-3)을 포함할 수 있다.
제1 베이스 기판(SUB1) 상에 반도체 패턴(ALP)을 커버하는 제1 절연층(ISL1-1)이 배치된다. 제1 절연층(ISL1-1)은 유기층 및/또는 무기층을 포함한다. 특히, 제1 절연층(ISL1-1)은 복수 개의 무기 박막들을 포함할 수 있다. 복수 개의 무기 박막들은 실리콘 나이트라이드층 및 실리콘 옥사이드층을 포함할 수 있다.
제1 절연층(ISL1-1) 상에 화소 트랜지스터(TRP)의 제어전극(GEP)이 배치된다.
제1 절연층(ISL1-1) 상에 제어전극(GEP)를 커버하는 제2 절연층(ISL1-2)이 배치된다. 제2 절연층(ISL1-2)은 유기층 및/또는 무기층을 포함한다. 특히, 제2 절연층(ISL1-2)은 복수 개의 무기 박막들을 포함할 수 있다. 복수 개의 무기 박막들은 실리콘 나이트라이드 또는 실리콘 옥사이드를 포함할 수 있다.
제2 절연층(ISL1-2) 상에 소스 라인(미도시) 및 전원 라인(미도시)이 배치될 수 있다. 제2 절연층(ISL1-2) 상에 화소 트랜지스터(TRP)의 입력전극(SEP) 및 출력전극(DEP)이 배치된다.
입력전극(SEP)과 출력전극(DEP)은 제1 절연층(ISL1-1) 및 제2 절연층(ISL1-2)을 관통하는 제1 관통홀(CH1)과 제2 관통홀(CH2)을 통해 반도체 패턴(ALP)에 각각 연결된다. 한편, 본 발명의 다른 실시예에서 화소 트랜지스터(TRP)는 바텀 게이트 구조로 변형 될 수 있다.
제2 절연층(ISL1-2) 상에 입력전극(SEP) 및 출력전극(DEP)을 커버하는 제3 절연층(ISL1-3)이 배치된다. 제3 절연층(ISL1-3)은 유기층 및/또는 무기층을 포함한다. 특히, 제3 절연층(ISL1-3)은 평탄면을 제공하기 위해서 유기물질을 포함할 수 있다.
제3 절연층(ISL1-3) 상에 화소정의막(PXL) 및 유기발광소자(OLED)가 배치된다. 화소정의막(PXL)에는 개구부(OP)가 정의된다. 화소정의막(PXL)은 또 하나의 절연층과 같다. 화소정의막(PXL)에 의해 발광영역(PXA)와 비발광영역(NPXA)가 구분될 수 있다.
애노드(AE)는 제3 절연층(ISL1-3)을 관통하는 제3 관통홀(CH3)을 통해 출력전극(DEP)에 연결된다. 화소정의막(PXL)의 개구부(OP)는 애노드(AE)의 일부분을 노출시킨다. 정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 형성될 수 있다. 정공 제어층(HCL) 상에 유기 발광층(EML), 전자 제어층(ECL)을 순차적으로 생성한다. 이후, 캐소드(CE)를 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 형성할 수 있다. 캐소드(CE)는 층구조에 따라 증착 또는 스퍼터링 방식의 의해 형성될 수 있다.
캐소드(CE) 상에 박막 봉지층(TFE)이 배치된다. 박막 봉지층(TFE)은 수분 및 이물질로부터 유기발광소자(OLED)를 보호한다.
도 8은 도 6에 도시된 III-III'선에 따른 단면도이다.
도 8에 도시된 것과 같이, 표시패널(110)의 제1 층(DP-CL)은 신호 배선들(SL-110), 입력 패드들(IPD-110), 및 제2 절연부재(ISL2)를 포함할 수 있다. 신호 배선들(SL-110)은 제2 베이스 기판(SUB2) 상에 배치될 수 있다.
제2 절연부재(ISL2)는 입력 패드들(IPD-110)을 노출시키며 제2 베이스 기판(SUB2) 상에 배치된다. 제2 절연부재(ISL2)는 제4 절연층(ISL2-1) 및 제5 절연층(ISL2-2)를 포함할 수 있다. 제2 절연부재(ISL2)의 일부는 제1 절연부재(ISL1, 도 7 참조)의 일부로부터 연장될 수 있다.
제4 절연층(ISL2-1)은 배리어 층 또는 패시베이션 층들을 포함할 수 있다. 입력 패드들(IPD-110)은 제4 절연층(ISL2-1) 상에 배치된다.
제5 절연층(ISL2-2)은 입력 패드들(IPD-110) 각각의 일부를 노출시키며 제4 절연층(ISL2-1) 상에 배치된다.
플렉서블 배선기판(122)의 절연층(120-IL) 상에 배선들(SL-120, 도 6 참조) 및 배선들(SL-120)에 연결된 출력 패드들(OPD-120)이 배치된다. 배선들(SL-120)과 출력 패드들(OPD-120)은 동일한 층 상에 배치될 수 있다. 본 발명의 일 실시예에서, 배선들(SL-120)과 출력 패드들(OPD-120)은 또 다른 절연층을 사이에 두고 다른 층 상에 배치될 수도 있다. 이때, 배선들(SL-120)과 출력 패드들(OPD-120)은 또 다른 절연층에 형성된 관통홀들을 통해 연결될 수 있다.
도시되지는 않았으나, 플렉서블 배선기판(122)의 절연층(120-IL) 상에 솔더 레지스트층이 배치될 수 있다. 출력 패드들(OPD-120)은 솔더 레지스트층에 형성된 관통홀들을 통해 노출될 수 있다. 본 발명의 일 실시예에서, 솔더 레지스트층은 배선들(SL-120)만을 커버하고, 출력 패드들(OPD-120)은 커버하지 않을 수 있다.
도전성 접착 필름(140)을 통해 출력 패드들(OPD-120)과 입력 패드들(IPD-110)이 전기적으로 연결된다.
도전성 접착 필름(140)에 포함된 복수 개의 도전볼들(140B)을 통해 출력 패드들(OPD-120)과 입력 패드들(IPD-110) 중 대응하는 출력 패드(OPD-120)와 입력 패드(IPD-110)가 각각 전기적으로 연결될 수 있다.
도전볼들(140B)은 출력 패드(OPD-120)와 입력 패드(IPD-110) 사이에만 배치된다. 도전볼들(140B)이 이와 같이 배치되는 경우, 제조 공정상 발생하는 패드들(IPD-110, IPD-120) 간의 쇼트에 의한 불량을 방지할 수 있다.
도 9는 도 8에 도시된 구조를 형성하기 위한 전자기기의 접착 방법(S100)을 나타낸 흐름도이다. 도 10a, 도 10b, 도 10c, 및 도 10d는 도 8에 도시된 구조를 형성하기 위한 전자기기의 접착 방법을 단계적으로 도시한 것이다. 도 11은 도 9c에 도시된 도전볼(140B)과 입력 패드(IPD-110)간의 관계를 도시한 것이다.
본 발명의 일 실시예에 따른 전자기기의 접착 방법(S100)은 도전성 접착 필름 배치 단계(S110), 열을 가하는 단계(S120), 전기장 형성 단계(S130), 및 결합 단계(S140)를 포함할 수 있다.
도 5, 도 9, 및 도 10a를 참고하면, 도전성 접착 필름 배치 단계(S110)에서 제1 전자부품(110)의 입력 패드부(IPP-110, 또는 제1 패드부) 상에 도전성 접착 필름(140)을 배치한다.
도전성 접착 필름(140)은 복수의 도전볼들(140B) 및 절연성 접착부재(140R)를 포함할 수 있다.
복수의 도전볼들(140B) 각각은 도전성 미립자일 수 있다. 도전성 미립자는 전기적 도통을 할 수 있는 것으로 금속, 금속의 산화물과 같은 도전성 입자, 또는 절연성 물질을 핵으로 하여 표면에 금속이나 금속의 산화물을 피복시킨 입자 등을 사용할 수 있다. 금속으로는 니켈(Ni), 철(Fe), 구리(Cu), 알루미늄(Al), 주석(Sn), 아연(Zn), 크롬(Cr), 코발트(Co), 은(Ag), 또는 금(Au) 등이 사용될 수 있다.
절연성 접착부재(140R)는 절연성 고분자를 포함할 수 있다. 절연성 고분자로는 예를 들어, 에폭시(epoxy) 수지, 아크릴(acryl) 수지 등이 사용될 수 있다. 에폭시(epoxy) 수지는 비스페놀A(bisphenol A)와 에테르(ether,-C-O-C-)결합의 반복 구조를 갖고, 말단부에 에폭시(epoxy) 반응기를 가지는 페녹시 중합체(Phenoxy polymer)로 구성될 수 있다. 아크릴(acryl) 수지는 우레탄(urethane)결합(-NHCO-O) 연결구조를 갖고, 말단부에 아크릴레이트(acrylate)나, 메타아크릴레이트(methacrylate) 반응기의 우레탄 (메타)아크릴레이트 중합체(urethane (meta)acrylate polymer)로 구성될 수 있다.
도 9 및 도 10b를 참고하면, 열을 가하는 단계(S120)에서 도전성 접착 필름(140)에 열을 가한다. 도전성 접착 필름(140)에 열이 인가되면, 절연성 접착부재(140R) 내의 도전볼들(140B)이 유동성을 갖게 된다.
도 9 및 도 10c를 참고하면, 전기장 형성 단계(S130)에서 입력 패드들(IPD-110) 또는 신호 배선들(SL-110) 각각에 전기장을 형성한다. 즉, 입력 패드부(IPP-110)의 패드전극들에 전기장을 형성한다.
입력 패드들(IPD-110) 또는 신호 배선들(SL-110)에 전기장이 형성되면, 도 11에 도시된 것과 같이, 도전볼들(140B) 각각에는 유발쌍극자(induced dipole)가 형성된다. 유발쌍극자는 물질에 전기장을 가할 때, 전자가 양극 쪽을 쏠려서 생기는 쌍극자를 말한다.
도 11을 참조하면, 입력 패드(IPD-110)가 양극을 형성하게 되면, 이와 인접하는 도전볼(140B) 중에서 입력 패드(IPD-110)와 가까운 쪽에 전자가 쏠리게 된다. 이에 따라, 도전볼(140B) 중에서 입력 패드(IPD-110)와 가까운 쪽이 음극을 띄게 되고, 도전볼(140B) 중에서 입력 패드(IPD-110)와 먼쪽이 양극을 띄게 된다.
따라서, 도전볼들(140B)과 입력 패드들(IPD-110) 간에 인력이 작용하게 되어, 도전볼들(140B)은 입력 패드들(IPD-110)에 대응하게 배치된다. 이때, 도 10b에 도시된 것과 같이 도전성 접착 필름(140)에 열이 인가되어 절연성 접착부재(140R) 내의 도전볼들(140B)이 유동성을 갖게되므로, 도전볼들(140B)은 입력 패드들(IPD-110) 쪽으로 쉽게 이동할 수 있다. 단, 열을 가하는 단계(S120)와 전기장 형성 단계(S130)의 순서는 이에 제한되는 것은 아니며, 본 발명의 다른 실시예에서 이러한 순서는 변경될 수 있다.
전기장은 입력 패드들(IPD-110) 또는 신호 배선들(SL-110) 각각에 인가되는 전압에 의해 형성될 수 있다. 단, 이에 제한 되는 것은 아니며, 전기장은 외부의 별도 구성으로부터 형성될 수도 있다.
도5, 도 9, 및 도 10d를 참고하면, 결합 단계(S140)에서 플렉서블 배선기판(122)의 출력 패드부(OPP-120, 또는 제2 패드부)를 입력 패드부(IPP-110)와 결합한다. 이에 따라, 도 8에서 도시되었던 것과 같은 구조를 형성할 수 있다.
도 12는 도 6에 도시된 III-III'선에 따른 본 발명의 다른 실시예의 단면도이다.
도 12에 도시된 구성들 중, 패드정의막(DDL)을 제외한 다른 구성들에 대한 설명은 앞에서 설명한 것과 실질적으로 동일한바 생략한다. 패드정의막(DDL)은 도전볼들(140B)을 가이드하기 위한 격벽이다.
패드정의막(DDL)에 의해 도전볼들(140B)은 출력 패드(OPD-120)와 입력 패드(IPD-110) 사이에만 배치될 수 있다. 도전볼들(140B)이 이와 같이 배치되는 경우, 제조 공정상 발생하는 패드들(IPD-110, IPD-120) 간의 쇼트에 의한 불량을 방지할 수 있다.
패드정의막(DDL)은 도 7에 도시된 화소정의막(PXL)과 같은 공정에 의해 형성될 수 있다. 즉, 별도의 마스크를 추가하지 않고도 패드정의막(DDL)을 형성하여 공정상의 불량을 방지할 수 있다. 패드정의막(DDL)과 화소정의막(PXL)은 같은 공정에 의해 형성되므로, 각각 동일한 물질을 포함할 수 있다.
도 13은 도 12에 도시된 구조를 형성하기 위한 표시장치의 제조방법(S200)을 나타낸 흐름도이다. 도 14a, 도 14b, 및 도 14c는 도 12에 도시된 구조를 이용한 표시장치의 제조방법을 도시한 것이다.
표시장치의 제조방법(S200)은 베이스 기판 준비 단계(S210), 화소 트랜지스터들 및 패드 전극들 배치 단계(S220), 제1 절연부재 배치 단계(S230), 제2 절연부재 배치 단계(S240), 애노드들 배치단계(S250), 화소정의막 배치단계(S260), 및 패드정의막 배치 단계(S270)를 포함한다.
도 7 및 도 14a를 참조하면, 베이스 기판 준비 단계(S210)에서 제1 베이스 기판(SUB1) 및 제2 베이스 기판(SUB2)을 포함하는 베이스 기판(SUB)를 준비한다. 제1 베이스 기판(SUB1)과 제2 베이스 기판(SUB2)은 도 2에 도시된 바와 같이 서로 인접하게 배치된다.
화소 트랜지스터들 및 패드 전극들 배치 단계(S220)에서 제1 베이스 기판(SUB1) 상에 화소 트랜지스터들(TRP)을 배치하고, 제2 베이스 기판(SUB2) 상에 신호 배선들(SL-110)과 입력 패드들(IPD-110)을 배치한다. 단, 이에 제한되는 것은 아니며, 본 발명의 다른 실시예에서 제2 베이스 기판(SUB2) 상에 다른 종류의 패드들이 배치될 수 있다.
제1 절연부재 배치 단계(S230)에서 제1 베이스 기판(SUB1) 상에 화소 트랜지스터들(TRP)을 커버하는 제1 절연부재(ISL1)를 배치한다.
제2 절연부재 배치 단계(S240)에서 입력 패드들(IPD-110)에 대응하는 개구부(OP-ISL2)를 포함하는 제2 절연부재(ISL2)를 배치한다.
제1 절연부재(ISL1)의 일부는 제2 절연부재(ISL2)의 일부와 같은 공정에 의해 형성될 수 있다. 단, 이에 제한되는 것은 아니며, 제1 절연부재(ISL1)와 제2 절연부재(ISL2)는 서로 다른 공정에 의해 형성될 수 있다.
애노드들 배치단계(S250)에서 제1 절연부재(ISL1) 상에 애노드(AE)이 배치된다. 애노드(AE)는 제2 관통홀(CH2)을 통해 화소 트랜지스터(TRP)와 전기적으로 연결될 수 있다.
화소정의막 배치단계(S260)에서 제1 절연부재(ISL1) 상에 화소정의막(PXL)이 배치된다. 화소정의막(PXL)은 각각이 애노드(AE)에 대응하는 개구부(OP)를 포함한다.
패드정의막 배치 단계(S270)에서 패드정의막(DDL)을 제2 절연부재(ISL2) 상에 배치한다. 제2 절연부재(ISL2)는 입력전극들 입력 패드들(IPD-110) 사이에 배치되는 제1 부분(PT1)과 제1 부분(PT1)에 인접하는 제2 부분(PT2)을 포함한다. 구체적으로, 패드정의막(DDL)은 제1 부분(PT1) 상에 배치된다.
본 발명의 일 실시예에서 표시장치의 제조방법(S200)은 애노드(AE)에 중첩하도록 유기 발광층(EML)을 배치하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에서 표시장치의 제조방법(S200)은 입력 패드들(IPD-110)과 중첩하도록 도전성 접착 필름(140)을 배치하는 단계를 더 포함할 수 있다.
도 14a 내지 도 14c를 참조하면, 패드정의막(DDL)의 형상은 제3 방향(DR3)을 따라 아래쪽에서 윗쪽으로 갈수록 너비(WD, 이하 패드정의막 너비)가 작아지는 형상을 가진다. 패드정의막 너비(WD)가 이와 같이 아래쪽에서 윗쪽으로 갈수록 작아지므로, 도 14b 및 도 14c에 도시된 것과 같이 입력 패드부(IPP-110)와 출력 패드부(OPP-120)를 도전성 접착 필름(140)을 이용하여 부착하는 과정에서, 도전볼들(140B)이 입력 패드들(IPD-110)과 출력 패드들(OPD-120) 사이에 배치되게 된다.
입력 패드부(IPP-110)와 출력 패드부(OPP-120)를 도전성 접착 필름(140)을 부착하는 과정에서, 도전성 접착 필름(140)에는 열과 압력이 가해지며, 이에 따라 도전볼들(140B)은 자연스럽게 패드들(IPD-110, OPD-120)에 대응하도록 배치된다.
실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 전자기기 PX: 화소들
110: 제1 전자부품 120: 제2 전자부품
130: 제3 전자부품 140: 도전성 접착 필름
141: 도전볼 142: 절연성 접착부재
PXL: 화소정의막 DDL: 패드정의막
IPD-110: 입력 패드들 OPD-120: 출력 패드들

Claims (20)

  1. 제1 전자부품의 제1 패드부 상에 복수의 도전볼들 및 절연성 접착부재를 포함하는 도전성 접착 필름을 배치하는 단계;
    상기 도전성 접착 필름에 열을 가하는 단계;
    상기 제1 패드부에 포함되는 복수의 패드들 각각에 전기장을 형성하는 단계; 및
    제2 전자부품의 제2 패드부를 상기 제1 패드부와 결합하는 단계를 포함하고,
    상기 전기장이 형성될 때, 상기 패드들 및 상기 도전볼들 사이에 인력이 작용하는 전자기기의 접착 방법.
  2. 제1 항에 있어서,
    상기 복수의 도전볼들 각각은 금속을 포함하는 전자기기의 접착 방법.
  3. 제2 항에 있어서,
    상기 금속은 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe) 중 적어도 어느 하나를 포함하는 전자기기의 접착 방법.
  4. 제2 항에 있어서,
    상기 절연성 접착부재는 에폭시 수지 또는 아크릴 수지를 포함하는 전자기기의 접착 방법.
  5. 제4 항에 있어서,
    상기 제1 전자부품은 이미지를 표시하는 표시패널이고, 상기 제2 전자부품은 플렉서블 배선기판 및 데이터 구동회로를 포함하는 연결 배선기판인 전자기기의 접착 방법.
  6. 제4 항에 있어서,
    상기 제1 전자부품은 표시 패널에 영상 데이터, 제어신호, 또는 전원전압을 제공하는 메인 회로기판이고, 상기 제2 전자부품은 플렉서블 배선기판 및 데이터 구동회로를 포함하는 연결 배선기판인 전자기기의 접착 방법.
  7. 제1 항에 있어서,
    상기 전기장은 상기 복수의 패드들 각각에 인가되는 전압에 의해 형성되는 전자기기의 접착 방법.
  8. 제1 항에 있어서,
    상기 전기장은 상기 복수의 패드들 각각의 하부에 배치된 베이스 전극에 인가되는 전압에 의해 형성되는 전자기기의 접착 방법.
  9. 발광영역 및 비발광영역이 정의되고 이미지를 표시하는 표시영역 및 상기 표시영역에 인접하는 비표시영역이 정의되는 표시패널을 포함하고,
    상기 표시패널은 베이스 기판, 상기 베이스 기판 상에 배치되는 제1 층, 및 상기 제1 층 상에 배치되는 제2 층을 포함하며,
    상기 베이스 기판은,
    상기 표시영역에 대응하는 제1 베이스 기판; 및
    상기 비표시영역에 대응하는 제2 베이스 기판을 포함하고,
    상기 제1 층은,
    상기 제1 베이스 기판 상에 배치되는 복수의 화소 트랜지스터들;
    상기 제2 베이스 기판 상에 배치되고, 외부에서 수신한 신호들을 상기 복수의 화소 트랜지스터들에 전달하는 복수의 패드들;
    상기 복수의 화소 트랜지스터들을 커버하고, 상기 제1 베이스 기판 상에 배치되는 제1 절연부재; 및
    상기 복수의 패드들 각각의 일부를 노출시키며 상기 제2 베이스 기판 상에 배치되는 제2 절연부재를 포함하고,
    상기 제2 층은,
    상기 비발광영역에 대응하게 배치되어 상기 발광영역을 정의하고, 상기 제1 절연부재 상에 배치되는 화소정의막; 및
    상기 제2 절연부재 상에서 상기 복수의 패드들 사이에 배치되는 패드정의막을 포함하고,
    상기 패드정의막의 형상은 아래쪽에서 윗쪽으로 갈수록 너비가 작아지는 표시장치.
  10. 제9 항에 있어서,
    상기 패드정의막은 상기 화소정의막과 같은 공정에서 형성되는 표시장치.
  11. 제9 항에 있어서,
    상기 패드정의막 및 상기 화소정의막 각각은 동일한 물질을 포함하는 표시장치.
  12. 제9 항에 있어서,
    상기 제2 층은 유기발광소자를 더 포함하는 표시장치.
  13. 제12 항에 있어서,
    상기 유기발광소자는 상기 발광영역에 대응하는 유기 발광층을 포함하는 표시장치.
  14. 제9 항에 있어서,
    상기 복수의 패드들 각각에 중첩하는 복수의 도전볼들; 및
    절연성 접착부재를 포함하는 도전성 접착 필름을 더 포함하는 표시장치.
  15. 제14 항에 있어서,
    일부 영역이 상기 도전성 접착 필름과 중첩하는 연결 배선기판을 더 포함하는 표시장치.
  16. 제1 베이스 기판 및 상기 제1 베이스 기판에 인접하는 제2 베이스 기판을 포함하는 베이스 기판을 준비하는 단계;
    상기 제1 베이스 기판 상에 복수의 화소 트랜지스터들을 배치하고, 상기 제2 베이스 기판 상에 복수의 패드들을 배치하는 단계;
    상기 제1 베이스 기판 상에 상기 복수의 화소 트랜지스터들을 커버하는 제1 절연부재를 배치하는 단계;
    상기 제2 베이스 기판 상에 각각이 상기 복수의 패드들에 대응하는 복수의 개구부들을 포함하는 제2 절연부재를 배치하는 단계;
    상기 제1 절연부재 상에 배치되고, 각각이 상기 복수의 화소 트랜지스터들과 전기적으로 연결되는 복수의 애노드들을 배치하는 단계;
    상기 제1 절연부재 상에 배치되고, 각각이 상기 복수의 애노드들에 대응하는 복수의 개구부들을 포함하는 화소정의막을 배치하는 단계; 및
    상기 제2 절연부재는 상기 복수의 패드들 사이에 배치되는 제1 부분과 상기 제1 부분에 인접하는 제2 부분을 포함하고, 상기 제1 부분 상에 패드정의막을 배치하는 단계를 포함하고,
    상기 패드정의막의 형상은 아래쪽에서 윗쪽으로 갈수록 너비가 작아지는 표시장치 제조방법.
  17. 제16 항에 있어서,
    상기 패드정의막은 상기 화소정의막과 같은 공정에 의해 배치되는 표시장치 제조방법.
  18. 제16 항에 있어서,
    상기 패드정의막 및 상기 화소정의막 각각은 동일한 물질을 포함하는 표시장치 제조방법.
  19. 제16 항에 있어서,
    상기 복수의 애노드들 각각과 중첩하도록 유기 발광층을 배치하는 단계를 더 포함하는 표시장치 제조방법.
  20. 제19 항에 있어서,
    상기 복수의 패드들과 중첩하도록 도전성 접착 필름을 배치하는 단계를 더 포함하는 표시장치 제조방법.
KR1020160061038A 2016-05-18 2016-05-18 표시장치, 표시장치 제조방법 및 전자기기 접착 방법 KR102569713B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160061038A KR102569713B1 (ko) 2016-05-18 2016-05-18 표시장치, 표시장치 제조방법 및 전자기기 접착 방법
KR1020230107970A KR20230128240A (ko) 2016-05-18 2023-08-18 표시장치, 표시장치 제조방법 및 전자기기 접착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160061038A KR102569713B1 (ko) 2016-05-18 2016-05-18 표시장치, 표시장치 제조방법 및 전자기기 접착 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230107970A Division KR20230128240A (ko) 2016-05-18 2023-08-18 표시장치, 표시장치 제조방법 및 전자기기 접착 방법

Publications (2)

Publication Number Publication Date
KR20170130675A KR20170130675A (ko) 2017-11-29
KR102569713B1 true KR102569713B1 (ko) 2023-08-25

Family

ID=60811520

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160061038A KR102569713B1 (ko) 2016-05-18 2016-05-18 표시장치, 표시장치 제조방법 및 전자기기 접착 방법
KR1020230107970A KR20230128240A (ko) 2016-05-18 2023-08-18 표시장치, 표시장치 제조방법 및 전자기기 접착 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230107970A KR20230128240A (ko) 2016-05-18 2023-08-18 표시장치, 표시장치 제조방법 및 전자기기 접착 방법

Country Status (1)

Country Link
KR (2) KR102569713B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190101256A (ko) * 2018-02-22 2019-08-30 삼성전자주식회사 생체 센서 모듈을 포함하는 전자 장치 및 이의 제조 방법
KR102635524B1 (ko) * 2018-09-18 2024-02-13 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR20210090753A (ko) 2020-01-10 2021-07-21 삼성디스플레이 주식회사 표시패널, 표시패널의 제조 방법, 및 이를 포함한 표시장치
KR20210122359A (ko) 2020-03-30 2021-10-12 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008158291A (ja) * 2006-12-25 2008-07-10 Optrex Corp 点灯検査装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315883A (ja) * 1995-03-14 1996-11-29 Fujikura Rubber Ltd コネクタおよびコネクタ付基板とそれらの製造方法
KR100826007B1 (ko) * 2006-05-24 2008-04-29 엘지디스플레이 주식회사 평판표시장치
KR100882735B1 (ko) * 2007-03-19 2009-02-06 도레이새한 주식회사 이방성 전도필름 및 이의 접착방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008158291A (ja) * 2006-12-25 2008-07-10 Optrex Corp 点灯検査装置

Also Published As

Publication number Publication date
KR20170130675A (ko) 2017-11-29
KR20230128240A (ko) 2023-09-04

Similar Documents

Publication Publication Date Title
KR20230128240A (ko) 표시장치, 표시장치 제조방법 및 전자기기 접착 방법
KR102507125B1 (ko) 표시패널 및 표시패널 테스트 시스템
US9877382B2 (en) Display device
US7615924B2 (en) Organic electroluminescence device panel
US10211272B2 (en) Organic light emitting display device and method of manufacturing the same
TWI763657B (zh) 顯示裝置
US11444066B2 (en) Display apparatus and manufacturing method thereof
KR20150095988A (ko) 표시 장치 및 이의 제조 방법
CN114008801A (zh) 显示模块及其制造方法
CN112310137B (zh) 可拉伸显示装置
US8638326B2 (en) Organic light emitting diode display
KR102468327B1 (ko) 표시 장치
US10446465B2 (en) Chip-on-film package and display device including the same
KR102654664B1 (ko) 유기 발광 표시 장치
CN112018144A (zh) 显示装置和显示装置制造方法
US20220238503A1 (en) Display module
WO2020199300A1 (zh) 一种显示面板及其制作方法、显示装置
KR20230034270A (ko) 유기 발광 표시 장치
WO2020189131A1 (ja) 表示装置
KR20120064469A (ko) 유기 발광 표시 장치
CN110911453A (zh) 显示装置及其制造方法
US20220293577A1 (en) Display device and display unit
CN113725379A (zh) 显示模组和显示装置
KR102549530B1 (ko) 전자 장치의 제조 방법 및 전자 장치
KR20220064004A (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right