KR102566869B1 - 비휘발성 메모리에 저장된 소프트웨어의 오류 수정 및 업데이트 방법 및 이를 위한 인터페이스 케이블 - Google Patents

비휘발성 메모리에 저장된 소프트웨어의 오류 수정 및 업데이트 방법 및 이를 위한 인터페이스 케이블 Download PDF

Info

Publication number
KR102566869B1
KR102566869B1 KR1020220168989A KR20220168989A KR102566869B1 KR 102566869 B1 KR102566869 B1 KR 102566869B1 KR 1020220168989 A KR1020220168989 A KR 1020220168989A KR 20220168989 A KR20220168989 A KR 20220168989A KR 102566869 B1 KR102566869 B1 KR 102566869B1
Authority
KR
South Korea
Prior art keywords
update
error correction
software
memory
interface cable
Prior art date
Application number
KR1020220168989A
Other languages
English (en)
Inventor
김진호
김승범
Original Assignee
한화시스템 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한화시스템 주식회사 filed Critical 한화시스템 주식회사
Priority to KR1020220168989A priority Critical patent/KR102566869B1/ko
Application granted granted Critical
Publication of KR102566869B1 publication Critical patent/KR102566869B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/302—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a software system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3688—Test management for test execution, e.g. scheduling of test suites
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3692—Test management for test results analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3696—Methods or tools to render software testable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)

Abstract

본 발명은 비휘발성 메모리 쓰기 접근 제어기술에 관한 것으로, 보다 상세하게는, 외부 인터페이스를 통해 메모리 쓰기 동작이 제한된 비휘발성 메모리가 실장된 장비의 외부에서 소프트웨어의 오류 수정과 업데이트 작업이 가능하도록 하는 소프트웨어의 오류 수정 및 업데이트 방법 및 이를 위한 인터페이스 케이블에 관한 것이다.
본 발명의 실시 예에 따르면, 본 발명은 메모리 쓰기 동작이 제한된 비휘발성 메모리에 저장된 소프트웨어의 오류 수정 작업과 소프트웨어의 업데이트시 WE 신호를 외부 인터페이스를 통해 생성함으로써 장비 제작 이후에도 필요에 따라 소프트웨어의 오류 수정 작업 및 업데이트에 대해 보다 완성도 높은 작업이 가능하도록 한다.

Description

비휘발성 메모리에 저장된 소프트웨어의 오류 수정 및 업데이트 방법 및 이를 위한 인터페이스 케이블{ERROR CORRECTION AND UPDATE METHOD OF SOFTWARE STORED NON-VOLATILE MEMORY AND INTERFACE CABLE FOR THE SAME}
본 발명은 비휘발성 메모리 쓰기 접근 제어기술에 관한 것으로, 보다 상세하게는, 외부 인터페이스를 통해 메모리 쓰기 동작이 제한된 비휘발성 메모리가 실장된 장비의 외부에서 소프트웨어의 오류 수정과 업데이트 작업이 가능하도록 하는 소프트웨어의 오류 수정 및 업데이트 방법 및 이를 위한 인터페이스 케이블에 관한 것이다.
장비의 안정적인 동작을 위해서는 초기 구동 소프트웨어가 저장된 메모리의 손실을 방지해야 한다. 이를 위해서는 메모리의 쓰기 동작에 대한 보호가 요구된다. 가령 위성탑재체 등과 같은 장비의 경우에는 우주와 같이 특별한 장소에서 임무를 수행해야 함에 따라 부트 프로그램(Boot Program) 등 초기 구동 소프트웨어의 손실을 방지하기 위해 장비의 제작 이후에 메모리의 쓰기 동작이 금지되지만, 개발 단계에서는 소프트웨어의 오류 수정과 소프트웨어의 업데이트는 필수적인 요소이다.
초기 구동 소프트웨어의 저장에 사용되는 메모리는 내용 손실을 막기 위해 비휘발성 메모리인 OTPROM(One Time Programmable Read Only Memory) 등을 적용하거나, RAM(Random Access Memory) 등과 같이 재사용 가능한 메모리의 경우에는 WL(Write Enable) 신호의 물리적 연결을 제거한다. 또한 FPGA(Field-Programmable Gate Array) 등과 같은 반도체 소자를 이용한 WE 신호 제어와 같은 방법이 적용된다.
OTPROM은 비휘발성 메모리로서, 1회 프로그램 후에는 읽기 기능만을 지원하기 때문에 메모리의 Re-Write 기능이 제한된다. RAM은 재사용이 가능한 메모리로서, 메모리의 쓰기 허용신호인 WE 신호의 연결을 제거하여 메모리의 Re-Write 기능을 제한한다. 또한 FPGA는 메모리의 Re-Write 기능이 제한되어 읽기 기능만 가능하다.
이와 같이, 초기 구동 소프트웨어의 저장에 사용되는 메모리는 내용 손실을 막기 위해 메모리 쓰기 동작이 제한된 비휘발성 메모리 구조를 갖도록 설계된다. 예를 들어 OTPROM 등과 같은 비휘발성 메모리를 사용하거나, RAM 등과 같은 재사용 가능한 메모리를 사용하는 경우에는 WE 신호의 연결을 제거하는 방식으로 설계한다.
그러나 메모리 쓰기 동작이 제한된 비휘발성 메모리 구조로 설계된 장비, 예를 들면 위성탑재체와 같은 장비에서 초기 구동 소프트웨어의 오류 수정 및 업데이트를 수행할 때 내부 부품의 결함이 아님에도 불구하고 장비를 분해하여 메모리를 교체하거나 회로를 수정해야 한다. 이러한 장비 분해작업은 많은 기간과 비용 손실을 발생하고, 또한 그에 따른 시험으로 인해 추가적인 기간 및 비용 손실을 유발한다.
KR 10-2005-0028173 A, 2005. 03. 22. KR 10-2005-0028157 A, 2005. 03. 22. KR 10-2006-0008131 A, 2006. 01. 26. KR 10-2014-0060912 A, 2014. 05. 21.
따라서, 본 발명은 메모리 쓰기 동작이 제한된 비휘발성 메모리가 실장된 장비의 외부에서 소프트웨어의 오류 수정과 업데이트 작업이 가능하도록 하는 소프트웨어의 오류 수정 및 업데이트 방법 및 이를 위한 인터페이스 케이블을 제공하는 것이다.
본 발명의 실시 예에 따른 인터페이스 케이블은 프로세서와, 소프트웨어가 저장되고 메모리 쓰기 동작이 제한된 메모리가 실장된 업데이트 대상 장비의 제1 업데이트 포트에 접속되는 제2 업데이트 포트를 구비하고, 상기 제2 업데이트 포트에는 CPU WE(Write Enable) 핀과 메모리 WE(Write Enable) 핀이 구비되고, 상기 CPU WE 핀과 상기 메모리 WE 핀은 서로 연결되어 상기 메모리에 저장된 소프트웨어의 오류 수정 및 업데이트를 위한 WE 신호를 생성한다.
또한, 상기 메모리에 저장된 소프트웨어의 오류 수정 및 업데이트에 필요한 데이터를 제공하는 업데이트 장치의 포트에 접속되는 접속포트를 더 포함할 수 있다.
본 발명의 실시 예에 따른 비휘발성 메모리에 저장된 소프트웨어의 오류 수정 및 업데이트 방법은 상기 인터페이스 케이블을 이용한 비휘발성 메모리에 저장된 소프트웨어의 오류 수정 및 업데이트 방법에 있어서, 상기 업데이트 대상 장비에 대해 소프트웨어의 오류 수정이나 업데이트 필요성을 식별하는 과정; 상기 인터페이스 케이블의 제2 업데이트 포트를 상기 업데이트 대상 장비의 제1 업데이트 포트에 연결하고, 상기 CPU WE 핀과 상기 메모리 WE 핀을 서로 연결하여 업데이트 모드로 진입하는 과정; 및 상기 인터페이스 케이블을 업데이트 장치에 연결하고, 상기 업데이트 장치에서 제공되는 소프트웨어 오류 수정이나 업데이트에 필요한 데이터를 상기 인터페이스 케이블을 통해 상기 업데이트 대상 장비로 전송하여 오류 수정이나 업데이트를 수행하는 과정을 포함한다.
본 발명의 실시 예에 따르면, 본 발명은 메모리 쓰기 동작이 제한된 비휘발성 메모리에 저장된 소프트웨어의 오류 수정 작업과 소프트웨어의 업데이트시 WE 신호를 외부 인터페이스를 통해 생성함으로써 장비 제작 이후에도 필요에 따라 소프트웨어의 오류 수정 작업 및 업데이트에 대해 보다 완성도 높은 작업이 가능하도록 한다.
도 1은 메모리 쓰기 동작이 제한된 비휘발성 메모리가 실장된 장비의 일 예를 나타낸 도면.
도 2는 본 발명의 실시 예에 따른 소프트웨어의 오류 수정 및 업데이트 방법을 설명하기 위해 업데이트 대상 장비와 인터페이스 케이블의 연결구조를 나타낸 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 메모리 쓰기 동작이 제한된 비휘발성 메모리가 실장된 장비의 일 예를 나타낸 도면이다.
도 1을 참조하면, 메모리 쓰기 동작이 제한된 비휘발성 메모리가 실장된 장비(10)(이하, '업데이트 대상 장비'라 함)는 예를 들면 위성탑재체 등과 같은 장비일 수 있다. 이러한 업데이트 대상 장비(10)는 구동 소프트웨어를 포함하는 각종 소프트웨어들이 저장된 메모리(11)와, 오류 수정 및 업데이트 요청시 메모리(11)에 저장된 소프트웨어들의 오류 수정 및 업데이트를 실행하는 프로세서(12)를 포함한다.
메모리(11)는 내부에 저장된 소프트웨어의 손실을 방지하기 위해 메모리 쓰기 동작이 제한된 비휘발성 메모리 구조로 이루어진다. 가령 OTPROM 등과 같은 비휘발성 메모리이거나, RAM 등과 같이 재사용 가능한 메모리 또는 FPGA 등과 같은 반도체 소자를 일 수 있다. RAM이나 FPGA의 경우에는 WL(Write Enable) 신호의 물리적 연결을 제거하여 Re-Write 기능이 제한되어 읽기 기능만 가능하도록 설계되어 있다.
이와 같이 소프트웨어의 손실을 방지하기 위해 비휘발성 메모리 구조가 적용된 업데이트 대상 장비(10)에 있어서, 소프트웨어의 오류 수정 및 업데이트를 위해서는 아래와 같은 작업 과정을 수행해야 한다. 먼저 소프트웨어 업데이트 식별 과정과, 장비 해체 및 분해과정과 메모리에 소프트웨어 장입과정, 보드 내 실장된 메모리 교체과정, 장비 조립 및 장착과정, 기능시험 및 환경시험 수행 과정을 포함한다.
따라서, 업데이트 대상 장비(10)에서는 소프트웨어의 오류 수정 및 업데이트를 수행할 때, 업데이트 대상 장비(10)를 분해하여 메모리(11)를 교체하거나 점퍼(jumper, 14)를 통해 회로를 수정해야 하기 때문에 많은 기간과 비용 손실이 발생하고, 기능 및 환경시험의 추가 실시로 인해 기간 및 비용 손실이 추가로 발생한다.
이러한 문제를 해결하기 위해, 본 발명의 실시 예에서는 외부 인터페이스를 통해 메모리 쓰기 동작이 제한된 비휘발성 메모리에 저장된 소프트웨어의 오류 수정 작업과 소프트웨어의 업데이트 작업시 WE 신호를 연결하여 업데이트 대상 장비(10)의 제작 이후에도 필요에 따라 오류 수정 작업 및 소프트웨어 업데이트가 가능한 소프트웨어의 오류 수정 및 업데이트를 위한 방법과 인터페이스 케이블을 제공한다.
도 2는 본 발명의 실시 예에 따른 소프트웨어의 오류 수정 및 업데이트 방법을 설명하기 위해 업데이트 대상 장비와 인터페이스 케이블의 연결구조를 나타낸 도면이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 인터페이스 케이블(20)은 메모리 쓰기 동작이 제한된 비휘발성 메모리가 실장된 업데이트 대상 장비(10)의 메모리(12)에 저장된 소프트웨어의 오류 수정 및 업데이트를 위해 필요한 데이터를 제공하는 장치(미도시)(이하, '업데이트 장치'라 함)와 업데이트 대상 장비(10)를 연결한다.
이러한 인터페이스 케이블(20)은 도 2와 같이, 일측부에 구비되어 업데이트 대상 장비(10)의 업데이트 포트(13)(이하, '제1 업데이트 포트'라 함)와 접속되는 업데이트 포트(21)(이하, '제2 업데이트 포트'라 함)와, 인터페이스 케이블(20)의 타측부에 구비되어 상기 업데이트 장치의 포트에 접속되는 접속포트(22)를 포함한다.
제1 및 제2 업데이트 포트(13, 21)에는 각각 데이터(신호) 송수신을 위한 데이터 송수신 핀(Tx, Rx)과, 전원공급을 위한 전원핀(VCC, GND)과, CPU 접근 및 메모리 쓰기 허용을 위한 CPU WE(Write Enable) 핀 및 메모리(MEM) WE 핀이 구비되어 있다.
도 2와 같이, 본 발명의 실시 예에서는 제2 업데이트 포트(21)의 CPU WE 핀과 메모리 WE 핀을 서로 연결('A' 참조)하여 전기적으로 서로 접속한다. 이에 따라 업데이트 대상 장비(10)의 메모리(12)에 저장된 소프트웨어의 오류 수정 및 업데이트를 위한 WE 신호가 생성된다. 이는 업데이트 대상 장비(10)의 독립 운용(stand-alone) 모드와 업데이트 모드를 선택적으로 구현하여 외부 인터페이스를 통해 업데이트 대상 장비(10)에 대한 소프트웨어의 오류 수정 및 업데이트 작업을 가능하게 한다.
즉, 본 발명의 실시 예에 따른 인터페이스 케이블(20)은 제2 업데이트 포트(21)에서 CPU WE 핀과 메모리 WE 핀을 서로 연결(즉, WE 신호 연결) 하고, 이를 통해 업데이트 대상 장비(10)의 프로세서(11)와 메모리(12) 간 소프트웨어의 오류 수정 및 업데이트에 필요한 전기적 신호인 WE 신호를 생성함으로써 업데이트 대상 장비(10)의 메모리(12)에 저장된 소프트웨어에 대한 오류 수정 및 업데이트가 가능하다.
이러한 구성을 갖는 본 발명의 실시 예에 따른 인터페이스 케이블(20)을 이용하여 업데이트 대상 장비(10)에 대한 소프트웨어의 오류 수정과 업데이트 작업을 위한 소프트웨어의 오류 수정 및 업데이트 방법은 아래와 같은 과정으로 진행될 수 있다.
업데이트 대상 장비(10)에 대해 소프트웨어의 오류 수정이나 업데이트 필요성 여부를 식별한다. 이어서, 소프트웨어의 오류 수정이나 업데이트 필요성이 있는 경우, 인터페이스 케이블(20)의 제2 업데이트 포트(21)를 업데이트 대상 장비(10)의 제1 업데이트 포트(13)에 연결(WE 신호 연결)하여 업데이트 모드로 진입한다. 이어서, 업데이트 진입 모드(비휘발성 메모리의 쓰기 접근 가능 모드)에 진입하면, 업데이트 장치에서 제공되는 소프트웨어 오류 수정이나 업데이트에 필요한 데이터를 업데이트 대상 장비(10)로 전송하여 오류 수정이나 업데이트를 수행한다. 이어서, 인터페이스 케이블(20)을 업데이트 대상 장비(10)로부터 분리(WE 신호 연결 해제)하여 업데이트 대상 장비(10)에서 소프트웨어의 오류 수정 및 업데이트를 완료한다.
상기에서, 본 발명의 바람직한 실시 예가 특정 용어들을 사용하여 설명 및 도시되었지만 그러한 용어는 오로지 본 발명을 명확하게 설명하기 위한 것일 뿐이며, 본 발명의 실시 예 및 기술된 용어는 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고서 여러 가지 변경 및 변화가 가해질 수 있는 것은 자명한 일이다. 이와 같이 변형된 실시 예들은 본 발명의 사상 및 범위로부터 개별적으로 이해되어져서는 안 되며, 본 발명의 청구범위 안에 속한다고 해야 할 것이다.
10 : 업데이트 대상 장비
11 : 프로세서
12 : 메모리
13 : 제1 업데이트 포트
14 : 점퍼
20 : 인터페이스 케이블
21 : 제2 업데이트 포트
22 : 접속포트(USB 포트)

Claims (3)

  1. 프로세서와, 소프트웨어가 저장되고 메모리 쓰기 동작이 제한되는 메모리가 실장된 업데이트 대상 장비의 제1 업데이트 포트에 접속되는 제2 업데이트 포트를 구비하고,
    상기 제2 업데이트 포트에는 CPU WE(Write Enable) 핀과 메모리 WE(Write Enable) 핀이 구비되고, 상기 CPU WE 핀과 상기 메모리 WE 핀은 서로 연결되어 상기 메모리에 저장된 소프트웨어의 오류 수정 및 업데이트를 위한 WE 신호를 생성하는,
    인터페이스 케이블.
  2. 제 1 항에 있어서,
    상기 메모리에 저장된 소프트웨어의 오류 수정 및 업데이트에 필요한 데이터를 제공하는 업데이트 장치의 포트에 접속되는 접속포트를 더 포함하는 인터페이스 케이블.
  3. 제 1 항 또는 제 2 항의 인터페이스 케이블을 이용한 비휘발성 메모리에 저장된 소프트웨어의 오류 수정 및 업데이트 방법에 있어서,
    상기 인터페이스 케이블의 제2 업데이트 포트를 상기 업데이트 대상 장비의 제1 업데이트 포트에 연결하여 업데이트 모드로 진입하는 과정; 및
    상기 인터페이스 케이블을 업데이트 장치에 연결하고, 상기 업데이트 장치에서 제공되는 소프트웨어 오류 수정이나 업데이트에 필요한 데이터를 상기 인터페이스 케이블을 통해 상기 업데이트 대상 장비로 전송하여 오류 수정이나 업데이트를 수행하는 과정;
    을 포함하는 비휘발성 메모리에 저장된 소프트웨어의 오류 수정 및 업데이트 방법.
KR1020220168989A 2022-12-06 2022-12-06 비휘발성 메모리에 저장된 소프트웨어의 오류 수정 및 업데이트 방법 및 이를 위한 인터페이스 케이블 KR102566869B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220168989A KR102566869B1 (ko) 2022-12-06 2022-12-06 비휘발성 메모리에 저장된 소프트웨어의 오류 수정 및 업데이트 방법 및 이를 위한 인터페이스 케이블

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220168989A KR102566869B1 (ko) 2022-12-06 2022-12-06 비휘발성 메모리에 저장된 소프트웨어의 오류 수정 및 업데이트 방법 및 이를 위한 인터페이스 케이블

Publications (1)

Publication Number Publication Date
KR102566869B1 true KR102566869B1 (ko) 2023-08-14

Family

ID=87565701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220168989A KR102566869B1 (ko) 2022-12-06 2022-12-06 비휘발성 메모리에 저장된 소프트웨어의 오류 수정 및 업데이트 방법 및 이를 위한 인터페이스 케이블

Country Status (1)

Country Link
KR (1) KR102566869B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050028157A (ko) 2003-09-17 2005-03-22 삼성전자주식회사 부팅 및 부트 코드 업데이트 방법 및 시스템
KR20050028173A (ko) 2003-09-17 2005-03-22 삼성전자주식회사 소프트웨어 업데이트 방법 및 시스템
KR20060008131A (ko) 2004-07-23 2006-01-26 삼성전자주식회사 부트코드 업데이트 방법
KR20130047425A (ko) * 2011-10-31 2013-05-08 인포뱅크 주식회사 차량의 전자 제어 장치를 리프로그래밍하는 데이터 업데이트 장치, 연결 수단 및 데이터 업데이트 장치의 동작 방법
KR20140060912A (ko) 2012-11-13 2014-05-21 한국전자통신연구원 부트로더를 업데이트하는 방법 및 장치
KR20220148610A (ko) * 2021-04-29 2022-11-07 엘아이지넥스원 주식회사 유도 비행체의 운영 프로그램을 업데이트하기 위한 장치 및 그 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050028157A (ko) 2003-09-17 2005-03-22 삼성전자주식회사 부팅 및 부트 코드 업데이트 방법 및 시스템
KR20050028173A (ko) 2003-09-17 2005-03-22 삼성전자주식회사 소프트웨어 업데이트 방법 및 시스템
KR20060008131A (ko) 2004-07-23 2006-01-26 삼성전자주식회사 부트코드 업데이트 방법
KR20130047425A (ko) * 2011-10-31 2013-05-08 인포뱅크 주식회사 차량의 전자 제어 장치를 리프로그래밍하는 데이터 업데이트 장치, 연결 수단 및 데이터 업데이트 장치의 동작 방법
KR20140060912A (ko) 2012-11-13 2014-05-21 한국전자통신연구원 부트로더를 업데이트하는 방법 및 장치
KR20220148610A (ko) * 2021-04-29 2022-11-07 엘아이지넥스원 주식회사 유도 비행체의 운영 프로그램을 업데이트하기 위한 장치 및 그 방법

Similar Documents

Publication Publication Date Title
CN110928499B (zh) 一种芯片内嵌的flash存储器、芯片以及芯片的启动方法
US20090055820A1 (en) Processing system capable of downloading firmware code and being tested at same site during mp phase
US20190138671A1 (en) Simulation device and program
TWI726405B (zh) 開機程序除錯系統及其主機與方法
US7930535B1 (en) Method and apparatus for loading configuration data
KR102566869B1 (ko) 비휘발성 메모리에 저장된 소프트웨어의 오류 수정 및 업데이트 방법 및 이를 위한 인터페이스 케이블
JP2020004068A (ja) 車載電子制御装置
JP2002041323A (ja) 装置の起動制御方法、装置の自己診断試験方法、制御基板、機器、検査システム
US10885195B2 (en) Process for loading a secure memory image for a microcontroller and assembly including a microcontroller
JP2003337748A (ja) 電子制御装置
KR20000052570A (ko) 데이터 처리장치 및 데이터 처리방법
US6963344B1 (en) Method and system for utilizing graphics memory to provide storage for video BIOS initialization
US6301656B1 (en) Method and apparatus for initial programming of flash based firmware
US7210063B2 (en) Programmable device and method of programming
KR100300281B1 (ko) 테스트 프로그램과 같은 총칭형 프로그램을 포함하는 판독 전용 메모리를 갖는 마이크로콘트롤러 집적 회로, 테스트 스테이션 및 제조 방법
US11586504B2 (en) Electronic apparatus and boot method thereof
US11816466B2 (en) Electronic device with firmware, and method of operating thereof
US11281576B2 (en) Memory device
CN112579178B (zh) 开机程序除错系统及其主机与方法
CN115114193A (zh) 存储器系统、存储器系统的控制方法及主机装置
JP2000208567A (ja) 半導体集積回路及びそのテスト方法
US20060174098A1 (en) Read/write card for flash memory
US20230153102A1 (en) Field upgrade of multiple firmware instances
CN111506178B (zh) 芯片上电复位方法及芯片
JP2002305438A (ja) Ｆｐｇａ、ｆｐｇａの機能変更方法、および、それを利用した通信装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant