KR102561928B1 - 스트립 기판 - Google Patents

스트립 기판 Download PDF

Info

Publication number
KR102561928B1
KR102561928B1 KR1020160142336A KR20160142336A KR102561928B1 KR 102561928 B1 KR102561928 B1 KR 102561928B1 KR 1020160142336 A KR1020160142336 A KR 1020160142336A KR 20160142336 A KR20160142336 A KR 20160142336A KR 102561928 B1 KR102561928 B1 KR 102561928B1
Authority
KR
South Korea
Prior art keywords
dummy
area
dummy pattern
patterns
strip substrate
Prior art date
Application number
KR1020160142336A
Other languages
English (en)
Other versions
KR20180046765A (ko
Inventor
김선규
김태성
최성호
이복희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160142336A priority Critical patent/KR102561928B1/ko
Publication of KR20180046765A publication Critical patent/KR20180046765A/ko
Application granted granted Critical
Publication of KR102561928B1 publication Critical patent/KR102561928B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 스트립 기판에 관한 것이다. 본 발명의 일 실시예에 따른 스트립 기판은 유닛 영역 및 상기 유닛 영역 주변에 형성되고, 더미 패턴이 형성된 더미 영역;을 포함하되, 상기 더미 영역은 복수의 영역으로 분할되고, 각각의 더미 영역에 형성된 각각의 더미 패턴의 크기는 상이하다.

Description

스트립 기판{STRIP SUBSTRATE}
본 발명은 스트립 기판에 관한 것이다.
전자 부품의 고기능화, 박형화, 고집적화가 요구됨에 따라, 전자 부품에 내장되는 인쇄회로기판 또한 고밀도화, 박형화가 요구되고 있다.
인쇄회로기판의 두께가 얇아지면서 강도가 낮아져 휨(warpage) 현상이 발생하고, 휨 현상은 도금 공정 진행 시 도금 편차를 발생시켜 제품의 성능에 영향을 미치게 한다.
따라서, 인쇄회로기판의 제조 공정시 보강판을 이용하거나, 높은 강도의 코어재를 이용하여 기판의 휨 문제에 따른 도금 편차 발생 문제를 해결하고 있다.
한국등록특허 제1068263호(2011.09.21.)
본 발명의 일 측면에 따른 스트립 기판은 유닛 영역의 도금편차를 개선하기 위하여, 유닛 영역 주변에 형성되는 더미 영역이 분할되고 분할된 더미 영역에 형성되는 더미패턴의 면적은 각각 상이하게 형성될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 스트립 기판을 나타낸 도면이다.
도 2는 제1 종래기술에 따른 스트립 기판과 본 발명의 제1 실시예에 따른 스트립 기판을 비교 설명하기 위한 도면이다.
도 3은 제1 종래기술에 따른 스트립 기판과 본 발명의 제1 실시예에 따른 스트립 기판의 도금 편차를 나타낸 도면이다.
도 4는 본 발명의 제2 실시예에 따른 스트립 기판을 나타낸 도면이다.
도 5는 제2 종래기술에 따른 스트립 기판과 본 발명의 제2 실시예에 따른 스트립 기판을 비교 설명하기 위한 도면이다.
도 6은 제2 종래기술에 따른 스트립 기판과 본 발명의 제2 실시예에 따른 스트립 기판의 도금 편차를 나타낸 도면이다.
도 7은 본 발명의 제3 실시예에 따른 스트립 기판을 나타낸 도면이다.
도 8은 본 발명의 제4 실시예에 따른 스트립 기판을 나타낸 도면이다.
도 9는 본 발명의 제5 실시예에 따른 스트립 기판을 나타낸 도면이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "상에"라 함은 대상부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 발명에 따른 스트립 기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한 이하에서 설명한 본 발명의 각각의 실시예는 반드시 하나의 실시예 만을 나타내는 개념이 아니며, 각각의 실시예에 대하여 종속된 실시예들을 포괄하는 개념으로 이해되어야 한다.
이하에서, 설명하는 스트립 기판은 다수의 유닛 영역과 다수의 유닛 영역의 주변에 형성되는 더미 영역을 포함하는 기판이며, 최종적으로 더미 영역은 라우팅 공정에서 제거되어 유닛 영역이 제품으로 이용될 수 있는 기판이다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 스트립 기판(1000)을 나타낸 도면이다.
스트립 기판(1000)은 유닛 영역(100), 유닛 영역(100) 주변에 형성되는 더미영역(200)을 포함하고, 더미 영역(200)은 복수의 영역(201, 202, 203)으로 분할된다. 분할된 각각의 더미영역(201, 202, 203)은 크기가 다른 더미 패턴(D1, D2, D3)이 형성될 수 있다.
더미 패턴(D1, D2, D3)은 유닛 영역(100)으로부터 멀어질수록 면적이 넓어질 수 있다.
예를 들면, 복수의 영역(201, 202, 203)은 유닛 영역(100)과 인접한 영역부터 제1 영역(201), 제2 영역(202), 제3 영역(203)으로 형성될 수 있으며, 제1 영역(201)에는 제1 더미패턴(D1), 제2 영역(202)에는 제2 더미패턴(D2), 제3 영역(203)에는 제3 더미패턴(D1)이 형성될 수 있다.
제1 더미패턴(D1)이 가장 작은 면적으로 형성될 수 있으며, 그 다음으로 제2 더미패턴(D2), 제3 더미패턴(D3) 순으로 큰 면적으로 형성될 수 있다.
또한, 유닛 영역(100)과 제1 더미패턴(D1) 사이의 거리(W1), 제1 더미패턴(D1)과 제2 더미패턴(D2) 사이의 거리(W2)와 제2 더미패턴(D2)과 제3 더미패턴(D3) 사이의 거리(W3)는 상이할 수 있다.
예를 들면, 각각의 영역에 형성된 더미패턴은 유닛영역으로부터 멀어질수록 인접한 더미패턴 간 간격이 좁아질 수 있다(W1〉W2 〉W3).
더미 패턴(D1, D2, D3)은 블록 패턴일 수 있다.
더미 패턴(D1, D2, D3)은 도트, 다각형 및 원형 중 어느 하나가 선택되어 형성되거나, 2 이상의 패턴이 조합되어 형성될 수 있다.
도 2는 종래기술에 따른 스트립 기판과 본 발명의 제1 실시예에 따른 스트립 기판(1000)을 비교 설명하기 위한 도면이다. 도 3은 종래기술에 따른 스트립 기판과 본 발명의 제1 실시예에 따른 스트립 기판(1000)의 도금 편차를 나타낸 도면이다.
도 2를 참조하면, 종래기술에 따른 스트립 기판은 더미영역에 일정한 크기의 더미패턴이 형성된 것을 확인할 수 있다.
종래기술과 본 발명의 유닛영역은 도금 면적이 5,53mm2 및 도금 분포가 28%로 동일한다.
종래기술의 더미 영역은 도금 면적이 1724. 46mm2, 도금 분포는 68.10%이다.
반면, 본 발명의 더미 영역의 도금 면적과 도금 분포는 제1 영역(201)이 26, 23mm2, 4.94% 이고, 제2 영역(202)이 21.23%, 166,53mm2, 제3 영역(203)이 33.78%, 338.29mm2 로 유닛영역으로 갈수록 도금 분포와 도금 면적이 작아진다.
표 1은 종래기술과 본 발명의 제1 실시예에 따른 더미 영역의 디자인 변경 전 후의 도금 두께 분포를 나타낸 표이다.
[시뮬레이션 데이터]
Strip Dummy Design Change(시뮬레이션 모델링, M02-065-A2)
-. 형상 모델링 및 격자 생성 : Gambit
-. 시뮬레이션 S/W : CFD-ACE
-. Secondary Butler-Volmer (Kinetic method)
-. Unit / Dummy 비율 및 전류값
-. 설정 입력 전류(ASD) 2.35

변경전
변경후
도금 편차 (range) 5.184 2.3344
도금영역 1 21.5665 24.3242
도금영역 2 21.5013 24.3576
도금영역 3 26.6436 22.0524
도금영역 4 21.5013 24.3589
도금영역 5 21.4596 24.3868
[표 1]에 제시된 바와 같이 본 발명의 일 실시예에 따른 유닛 영역의 도금 편차는 종래기술인 5.184um 보다 적은 2.3344um 로 나타나 두께 편차가 개선된 것을 확인할 수 있다.
또한, 도 3에 도시된 바와 같이 유닛 영역의 대부분이 황색으로 나타남에 따라 고른 도금 분포를 나타내는 것을 확인할 수 있다.
본 발명의 일 실시예에 따른 스트립 기판(1000)은 더미 패턴이 유닛 영역에 인접할수록 그 면적이 작아짐으로써, 유닛 영역에 전류가 보다 많이 유입되어 도금 편차가 개선될 수 있다.
또한, 유닛영역(100)에 형성된 유닛패턴(U)에 대응하여 더미영역(200)에 더미패턴(D)이 형성됨으로써, 워피지(wapage)를 개선할 수 있다.
더 나아가, 본 발명 제1 실시예에 따른 더미 영역의 전체 도금 면적은 527.82mm2 로 종래기술의 도금 면적 1724. 46mm2 보다 1/3 정도 작아 도금량을 감소시킬 수 있다.
제2 실시예
도 4는 본 발명의 제2 실시예에 따른 스트립 기판(2000)을 나타낸 도면이다.
도 5는 제2 종래기술에 따른 스트립 기판과 본 발명의 제2 실시예에 따른 스트립 기판(2000)을 비교 설명하기 위한 도면이다.
도 6은 제2 종래기술에 따른 스트립 기판과 본 발명의 제2 실시예에 따른 스트립 기판(2000)의 도금 편차를 나타낸 도면이다.
표 2는 종래기술과 본 발명의 제2 실시예에 따른 더미 영역의 디자인 변경 전 후의 도금 두께 분포를 나타낸 표이다.
[시뮬레이션 데이터]
Strip Dummy Design Change(시뮬레이션 모델링, M02-065-A2)
-. 형상 모델링 및 격자 생성 : Gambit
-. 시뮬레이션 S/W : CFD-ACE
-. Secondary Butler-Volmer (Kinetic method)
-. Unit / Dummy 비율 및 전류값
-. 설정 입력 전류(ASD) 2.75

변경전
변경후
도금 편차 range 8.267 0.2354
도금영역 1 21.336 24.2521
도금영역 2 21.2531 24.2604
도금영역 3 29.4556 23.0315
도금영역 4 21.2487 23.2591
도금영역 5 21.1886 24.2669
[표 2] 및 도 6을 참조할 때, 본 발명의 제1 실시예와 마찬가지로 제2 실시예에 따른 유닛 영역에서의 도금편차가 0.2354um로 나타나 종래기술의 도금편차 8.267um 보다 개선된 것을 확인할 수 있다.
도 7은 본 발명의 제3 실시예에 따른 스트립 기판(3000)을 나타낸 도면이다.
도 7을 참조하면, 본 발명의 제3 실시예에 따른 스트립 기판(3000)은 더미영역(200)이 보다 세분화 되어 분할될 수 있으며, 구체적으로 제1 영역(201), 제2 영역(202), 제3 영역(203), 제4 영역(204)으로 분할될 수 있다.
제1 영역(201)에 제1 더미패턴(D1), 제2 영역(202)에 제2 더미패턴(D2), 제3 영역(203)에 제3 더미패턴(D3)가 형성될 수 있으며, 제4 영역(204)에 제4 더미패턴(D4)이 형성될 수 있다.
제1 더미패턴(D1), 제2 더미패턴(D2), 제3 더미패턴(D3), 제4 더미패턴(D4)은 유닛영역에서 멀어지는 영역에 형성될 수록 넓은 면적으로 형성되는 것이 바람직하다.
본 발명의 실시예에 따른 스트립 기판은 더미영역의 분할 수 및 더미패턴의 넓이는 제시한 실시예로 제한되는 것이 아니며, 유닛 영역의 도금 면적 분포 등에 따라 다양하게 변형되어 실시될 수 있다.
또한, 스트립 기판은 복수의 층으로 형성될수 있으며, 각각의 층의 더미 영역에 형성된 더미패턴의 넓이 및 분포는 층마다 달리 형성될 수도 있다.
기타 실시예
도 8은 본 발명의 제4 실시예에 따른 스트립 기판(4000)을 나타낸 도면이다. 도 9는 본 발명의 제5 실시예에 따른 스트립 기판(5000)을 나타낸 도면이다.
도 8 및 도 9를 참조하면, 더미영역(201, 202, 203) 영역에 형성된 더미 패턴(D1, D2, D3)은 원형 또는 육각형 형상으로 형성될 수 있다.
원형의 더미패턴 (D1, D2, D3)은 유닛 영역에 인접할수록 그 면적이 작아지도록 형성될 수 있으며, 육각형의 더미패턴 또한 마찬가지로 유닛 영역에 인접할수록 그 면적이 작아지도록 형성될 수 있다.
더미 패턴의 면적이 작아지는 비율은 유닛 영역에 도금 면적 및 분포에 따라 달리 형성될 수 있으며, 그 형상, 면적 및 분포는 제한되지 않고 형성될 수 있다.
상술한 바와 같이 본 발명의 실시예에 따른 스트립 기판(1000)은 유닛 영역에 인잡할수록 더미 패턴의 면적이 작아져, 상대적으로 유닛 영역에 유입되는 전류의 흐름을 개선시켜 도금 편차를 줄일 수 있다.
또한, 본 발명의 실시예에 따른 스트립 기판(1000)은 기존의 더미영역에 형성되는 도금양보다 적은 도금양으로 도금 편차를 개선할 수 있어 경제적이다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면, 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리 범위 내에 포함된다고 할 것이다.
100: 유닛영역
200: 더미 영역
1000, 2000, 3000, 4000, 5000: 스트립 기판

Claims (7)

  1. 유닛 영역;
    상기 유닛 영역에 인접하고, 제1 더미 패턴을 포함하는 제1 더미 영역; 및
    상기 유닛 영역에서부터 멀어지는 방향으로 상기 제1 더미 영역에 인접하고, 제2 더미 패턴을 포함하는 제2 더미 영역;을 포함하며,
    상기 제1 및 상기 제2 더미 패턴은 각각 복수의 패턴을 포함하고,
    상기 제1 더미 패턴의 면적과 상기 제2 더미 패턴의 면적은 상이하고,
    상기 제1 더미 패턴 중에서 서로 인접한 패턴 사이의 간격은 상기 제2 더미 패턴 중에서 서로 인접한 패턴 사이의 간격보다 넓은,
    스트립기판.
  2. 제1항에 있어서,
    상기 제2 더미 패턴의 면적은 상기 제1 더미 패턴의 면적보다 넓은,
    스트립 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 더미 패턴 및 상기 제2 더미 패턴은 블록 패턴인,
    스트립 기판.
  4. 제1항에 있어서,
    상기 유닛 영역에서부터 멀어지는 방향으로 상기 제2 더미 영역에 인접하고, 제3 더미 패턴을 포함하는 제3 더미 영역;을 더 포함하고,
    상기 제3 더미 패턴은 복수의 패턴을 포함하며,
    상기 제3 더미 패턴의 면적은 상기 제1 더미 패턴의 면적 및 상기 제2 더미 패턴의 면적과 상이하며,
    상기 제2 더미 패턴 중에서 서로 인접한 패턴 사이의 간격은 상기 제3 더미 패턴 중에서 서로 인접한 패턴 사이의 간격보다 넓은,
    스트립 기판.
  5. 제1항 또는 제2항에 있어서,
    상기 제1 더미 패턴 및 상기 제2 더미 패턴은 각각 도트, 다각형 및 원형 중 어느 하나가 선택되어 형성되거나, 2 이상의 패턴이 조합되어 형성되는,
    스트립 기판.
  6. 제4항에 있어서,
    상기 제1 더미 패턴과 상기 제2 더미 패턴 사이의 거리와 상기 제2 더미 패턴과 상기 제3 더미 패턴 사이의 거리는 상이한,
    스트립 기판.
  7. 제4항에 있어서,
    상기 제1 더미 패턴의 복수의 패턴 수, 상기 제2 더미 패턴의 복수의 패턴 수 및 상기 제3 더미 패턴의 복수의 패턴 수는 각각 상이한,
    스트립 기판.
KR1020160142336A 2016-10-28 2016-10-28 스트립 기판 KR102561928B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160142336A KR102561928B1 (ko) 2016-10-28 2016-10-28 스트립 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160142336A KR102561928B1 (ko) 2016-10-28 2016-10-28 스트립 기판

Publications (2)

Publication Number Publication Date
KR20180046765A KR20180046765A (ko) 2018-05-09
KR102561928B1 true KR102561928B1 (ko) 2023-08-01

Family

ID=62200893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160142336A KR102561928B1 (ko) 2016-10-28 2016-10-28 스트립 기판

Country Status (1)

Country Link
KR (1) KR102561928B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239302A (ja) * 2009-07-09 2009-10-15 Renesas Technology Corp 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101131138B1 (ko) * 2006-01-04 2012-04-03 삼성전자주식회사 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
KR101068263B1 (ko) 2009-08-13 2011-09-28 삼성전기주식회사 기판 스트립
KR102430886B1 (ko) * 2013-02-27 2022-08-09 미래나노텍(주) 정전용량 방식 터치스크린을 위한 더미 패턴을 사용하는 터치 패드의 구조
KR102319407B1 (ko) * 2014-12-19 2021-11-01 삼성전자주식회사 기판 스트립 및 이를 이용한 반도체 패키지의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239302A (ja) * 2009-07-09 2009-10-15 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
KR20180046765A (ko) 2018-05-09

Similar Documents

Publication Publication Date Title
US9292647B2 (en) Method and apparatus for modified cell architecture and the resulting device
CN103390579B (zh) 具有通孔线路结构的布线设计
JP6634651B2 (ja) 差動信号線の配線方法、及びｐｃｂ基板
US9024456B2 (en) Photolithography alignment mark, mask and semiconductor wafer containing the same mark
JP4908035B2 (ja) 半導体集積回路
CN103791758B (zh) 用于板式换热器的热交换板以及具有该热交换板的板式换热器
KR102255052B1 (ko) 집적회로 내부의 비아 배치
CN102543853A (zh) 冗余金属填充方法和集成电路版图结构
KR101556314B1 (ko) 도전성 메쉬 브릿지 구조물 및 이를 제조하는 방법
CN102855360A (zh) 一种纳米工艺金属层版图的优化设计方法
CN104022085B (zh) 一种基板
KR102561928B1 (ko) 스트립 기판
CN103596361A (zh) 一种印刷线路板用阻流条
US6925626B2 (en) Method of routing a redistribution layer trace in an integrated circuit die
WO2016074286A1 (zh) 印刷电路板
US20160307853A1 (en) Multilayer substrate, design method of multilayer substrate, manufacturing method of semiconductor device, and recording medium
CN104619114A (zh) 一种具有埋阻的pcb板以及埋阻的测试方法
CN104582307A (zh) 一种器件封装处理方法及系统
CN100445869C (zh) 用于光刻套刻的划片槽结构
CN204217231U (zh) 一种pcb拼板
CN104849970A (zh) 用于背面光刻工艺的对准标记及其对准方法
CN202231953U (zh) 一种内层防错印制电路板
TWM512796U (zh) 磁芯電感器的預形體
TW201701306A (zh) 磁芯電感器的預形體及其量產方法
CN204544643U (zh) 涂布模具

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant