KR102555648B1 - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR102555648B1
KR102555648B1 KR1020160095830A KR20160095830A KR102555648B1 KR 102555648 B1 KR102555648 B1 KR 102555648B1 KR 1020160095830 A KR1020160095830 A KR 1020160095830A KR 20160095830 A KR20160095830 A KR 20160095830A KR 102555648 B1 KR102555648 B1 KR 102555648B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
layer
auxiliary electrode
power line
Prior art date
Application number
KR1020160095830A
Other languages
Korean (ko)
Other versions
KR20180012942A (en
Inventor
이준석
양준영
김세준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160095830A priority Critical patent/KR102555648B1/en
Publication of KR20180012942A publication Critical patent/KR20180012942A/en
Application granted granted Critical
Publication of KR102555648B1 publication Critical patent/KR102555648B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H10K59/1795—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Abstract

본 발명은 상부 발광 방식에서 캐소드 전극의 저항을 낮출 수 있는 표시장치에 관한 것이다. 본 발명의 일 실시예에 따른 표시장치는 제1 기판 상에 배치되며 전원 전압이 공급되는 전원 라인, 전원 라인을 덮는 적어도 하나의 절연막, 적어도 하나의 절연막 상에 배치된 제1 전극, 제1 전극 상에 배치된 봉지층, 및 제1 기판과 제2 기판 사이에 채워진 전도성 고분자층을 구비한다. 전원 라인은 절연막을 관통하여 전원 라인을 노출시키는 제1 콘택홀을 통해 전도성 고분자층과 전기적으로 연결된다. 봉지층에 의해 덮이지 않고 노출된 제1 전극은 전도성 고분자층과 전기적으로 연결된다.The present invention relates to a display device capable of lowering resistance of a cathode electrode in a top emission mode. A display device according to an exemplary embodiment of the present invention includes a power line disposed on a first substrate and supplied with a power voltage, at least one insulating film covering the power line, a first electrode disposed on the at least one insulating film, and a first electrode. An encapsulation layer disposed thereon, and a conductive polymer layer filled between the first substrate and the second substrate. The power line is electrically connected to the conductive polymer layer through a first contact hole exposing the power line through the insulating layer. The first electrode exposed without being covered by the encapsulation layer is electrically connected to the conductive polymer layer.

Figure R1020160095830
Figure R1020160095830

Description

표시장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

본 발명은 표시장치에 관한 것이다.The present invention relates to a display device.

정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광 표시장치(OLED: Organic Light Emitting Display)와 같은 여러가지 표시장치가 활용되고 있다.As the information society develops, demands for display devices for displaying images are increasing in various forms. Accordingly, recently, various display devices such as a liquid crystal display (LCD), a plasma display panel (PDP), and an organic light emitting display (OLED) have been utilized.

표시장치들 중에서 유기발광표시장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 유기발광 표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.Among the display devices, the organic light emitting display device is a self-emission type, and has an excellent viewing angle and contrast ratio compared to a liquid crystal display (LCD), and is lightweight and thin as it does not require a separate backlight, and has advantages in power consumption. . In addition, the organic light emitting display device can be driven at a low DC voltage, has a fast response speed, and has low manufacturing cost.

유기발광표시장치는 박막 트랜지스터들, 애노드 전극들, 애노드 전극들을 구획하는 뱅크, 및 애노드 전극들 상에 형성되는 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 및 전자 수송층(electron transporting layer), 및 전자 수송층 상에 형성되는 캐소드 전극을 포함한다. 이 경우, 애노드 전극에 박막 트랜지스터를 통해 소정의 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 서로 결합하여 발광하게 된다.An organic light emitting display device includes thin film transistors, anode electrodes, a bank partitioning the anode electrodes, a hole transporting layer formed on the anode electrodes, an organic light emitting layer, and an electron transporting layer. transporting layer), and a cathode electrode formed on the electron transporting layer. In this case, when a predetermined voltage is applied to the anode electrode through the thin film transistor and a low potential voltage is applied to the cathode electrode, holes and electrons move to the organic light emitting layer through the hole transport layer and the electron transport layer, respectively, and are combined with each other in the organic light emitting layer to emit light. will do

유기발광표시장치가 상부 발광(top emission) 구조로 형성되는 경우, 유기발광층에서 발광된 광이 캐소드 전극을 통해 출광되므로, 캐소드 전극은 투명 금속 물질(Transparent Conductive Material), 또는 반투과 금속 물질(Semi-transmissive Conductive Material)로 이루어진다. 하지만, ITO, IZO와 같은 투명 금속 물질의 저항이 높으며, 반투과 금속 물질은 광 투과율을 높이기 위해 수백 옹스트롱(Å) 이하의 두께로 형성된다. 그러므로, 캐소드 전극이 투명 금속 물질 또는 반투과 금속 물질로 이루어지는 경우, 캐소드 전극의 저항은 애노드 전극에 비해 상대적으로 높다. 따라서, 상부 발광 구조의 경우 캐소드 전극의 저항을 낮추기 위한 보조 전극이 필요하다.When the organic light emitting display device is formed with a top emission structure, since light emitted from the organic light emitting layer is emitted through the cathode electrode, the cathode electrode is made of a transparent conductive material or a semi-transmissive metal material (semi-transmissive metal material). -transmissive conductive material). However, transparent metal materials such as ITO and IZO have high resistivity, and transflective metal materials are formed to a thickness of several hundreds of angstroms or less to increase light transmittance. Therefore, when the cathode electrode is made of a transparent metal material or a translucent metal material, the resistance of the cathode electrode is relatively higher than that of the anode electrode. Therefore, in the case of the top emission structure, an auxiliary electrode for lowering the resistance of the cathode electrode is required.

유기발광표시장치는 투과부와 발광부를 포함하는 투명표시장치로 구현될 수 있다. 이 경우, 투과부의 투과율을 높이기 위해, 박막 트랜지스터, 보조 전극, 애노드 전극, 및 유기발광층은 발광부에 배치될 수 있다.An organic light emitting display device may be implemented as a transparent display device including a transmissive portion and a light emitting portion. In this case, in order to increase the transmittance of the transmission part, the thin film transistor, the auxiliary electrode, the anode electrode, and the organic light emitting layer may be disposed in the light emission part.

보조 전극은 애노드 전극과 동일한 층에 형성될 수 있고, 또는 박막 트랜지스터와 애노드 전극 사이에 배치될 수 있다. 보조 전극의 면적이 넓을수록 캐소드 전극의 저항을 낮출 수 있는 효과가 크지만, 보조 전극이 애노드 전극과 동일한 층에 형성되는 경우, 애노드 전극으로 인해 보조 전극의 면적을 넓히는데 한계가 있다. 보조 전극이 박막 트랜지스터와 애노드 전극 사이에 배치되는 경우 보조 전극의 면적을 넓게 설계할 수 있으나, 마스크 공정이 추가되므로, 제조 비용이 상승한다.The auxiliary electrode may be formed on the same layer as the anode electrode or disposed between the thin film transistor and the anode electrode. The larger the area of the auxiliary electrode, the greater the effect of lowering the resistance of the cathode electrode. However, when the auxiliary electrode is formed on the same layer as the anode electrode, there is a limit to widening the area of the auxiliary electrode due to the anode electrode. When the auxiliary electrode is disposed between the thin film transistor and the anode electrode, the area of the auxiliary electrode can be designed to be wide, but the manufacturing cost increases because a mask process is added.

본 발명은 상부 발광 방식에서 캐소드 전극의 저항을 낮출 수 있는 표시장치를 제공한다.The present invention provides a display device capable of lowering resistance of a cathode electrode in a top emission mode.

본 발명의 일 실시예에 따른 표시장치는 제1 기판 상에 배치되며 전원 전압이 공급되는 전원 라인, 전원 라인을 덮는 적어도 하나의 절연막, 적어도 하나의 절연막 상에 배치된 제1 전극, 제1 전극 상에 배치된 봉지층, 및 제1 기판과 제2 기판 사이에 채워진 전도성 고분자층을 구비한다. 전원 라인은 절연막을 관통하여 전원 라인을 노출시키는 제1 콘택홀을 통해 전도성 고분자층과 전기적으로 연결된다. 봉지층에 의해 덮이지 않고 노출된 제1 전극은 전도성 고분자층과 전기적으로 연결된다.A display device according to an exemplary embodiment of the present invention includes a power line disposed on a first substrate and supplied with a power voltage, at least one insulating film covering the power line, a first electrode disposed on the at least one insulating film, and a first electrode. An encapsulation layer disposed thereon, and a conductive polymer layer filled between the first substrate and the second substrate. The power line is electrically connected to the conductive polymer layer through a first contact hole exposing the power line through the insulating layer. The first electrode exposed without being covered by the encapsulation layer is electrically connected to the conductive polymer layer.

본 발명의 실시예는 제1 기판과 제2 기판 사이에 개재된 전도성 고분자층을 통해 제1 전극을 제2 기판의 제1 보조 전극 및 투명 보조 전극과 전기적으로 연결할 수 있다. 이로 인해, 본 발명의 실시예는 제1 기판에 보조 전극을 설계하지 않고도 제1 전극의 저항을 낮출 수 있다. 즉, 본 발명의 실시예는 제1 기판의 박막 트랜지스터와 제2 전극 사이에 보조 전극을 배치하지 않더라도, 제1 전극의 저항을 낮출 수 있으므로, 제조 비용 상승 없이 제1 전극의 저항을 낮출 수 있다.In an embodiment of the present invention, the first electrode may be electrically connected to the first auxiliary electrode and the transparent auxiliary electrode of the second substrate through a conductive polymer layer interposed between the first substrate and the second substrate. Due to this, the embodiment of the present invention can lower the resistance of the first electrode without designing an auxiliary electrode on the first substrate. That is, the embodiment of the present invention can lower the resistance of the first electrode without disposing the auxiliary electrode between the thin film transistor of the first substrate and the second electrode, so that the resistance of the first electrode can be lowered without increasing manufacturing cost. .

또한, 본 발명의 실시예는 전도성 고분자층을 통해 제1 전극을 제2 기판의 제1 보조 전극 및 투명 보조 전극과 전기적으로 연결할 수 있으므로, 제1 기판에서 불투명 금속인 제2 보조 전극의 면적을 최소화할 수 있다. 따라서, 본 발명의 실시예는 투과부의 면적을 늘릴 수 있으므로, 투명표시장치의 투과율을 높일 수 있다.In addition, since the embodiment of the present invention can electrically connect the first electrode to the first auxiliary electrode and the transparent auxiliary electrode of the second substrate through the conductive polymer layer, the area of the second auxiliary electrode, which is an opaque metal, in the first substrate is reduced. can be minimized. Therefore, the embodiment of the present invention can increase the area of the transmission part, thereby increasing the transmittance of the transparent display device.

도 1은 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다.
도 2는 도 1의 제1 기판, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
도 3은 도 2의 제1 기판을 개략적으로 보여주는 평면도이다.
도 4는 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 일 예를 보여주는 단면도이다.
도 5는 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 또 다른 예를 보여주는 단면도이다.
도 6은 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 또 다른 예를 보여주는 단면도이다.
도 7은 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 또 다른 예를 보여주는 단면도이다.
도 8은 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 또 다른 예를 보여주는 단면도이다.1 is a perspective view showing a display device according to an exemplary embodiment of the present invention.
FIG. 2 is a plan view illustrating a first substrate, a gate driver, a source drive IC, a flexible film, a circuit board, and a timing controller of FIG. 1 .
FIG. 3 is a plan view schematically illustrating the first substrate of FIG. 2 .
FIG. 4 is a cross-sectional view showing an example of a pixel in the display area of FIG. 3 and a power line connection area in the non-display area.
FIG. 5 is a cross-sectional view showing still another example of a pixel in the display area of FIG. 3 and a power line connection area in the non-display area.
FIG. 6 is a cross-sectional view showing still another example of a pixel in the display area of FIG. 3 and a power line connection area in the non-display area.
FIG. 7 is a cross-sectional view showing another example of a pixel in the display area of FIG. 3 and a power line connection area in the non-display area.
FIG. 8 is a cross-sectional view showing still another example of a pixel in the display area of FIG. 3 and a power line connection area in the non-display area.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention, and methods for achieving them, will become clear with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, only the present embodiments make the disclosure of the present invention complete, and those skilled in the art in the art to which the present invention belongs It is provided to fully inform the person of the scope of the invention, and the invention is only defined by the scope of the claims.

본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. Since the shape, size, ratio, angle, number, etc. disclosed in the drawings for explaining the embodiment of the present invention are exemplary, the present invention is not limited to the matters shown. Like reference numbers designate like elements throughout the specification. In addition, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. When 'includes', 'has', 'consists', etc. mentioned in this specification is used, other parts may be added unless 'only' is used. In the case where a component is expressed in the singular, the case including the plural is included unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, even if there is no separate explicit description, it is interpreted as including the error range.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, 'on top of', 'on top of', 'at the bottom of', 'next to', etc. Or, unless 'directly' is used, one or more other parts may be located between the two parts.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, 'immediately' or 'directly' when a temporal precedence relationship is described in terms of 'after', 'following', 'next to', 'before', etc. It can also include non-continuous cases unless is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Therefore, the first component mentioned below may also be the second component within the technical spirit of the present invention.

"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다. "X-axis direction", "Y-axis direction", and "Z-axis direction" should not be interpreted only as a geometric relationship in which the relationship between each other is made upright, and may be broader within the range in which the configuration of the present invention can function functionally. It can mean having a direction.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다. The term “at least one” should be understood to include all possible combinations from one or more related items. For example, "at least one of the first item, the second item, and the third item" means not only the first item, the second item, or the third item, respectively, but also two of the first item, the second item, and the third item. It may mean a combination of all items that can be presented from one or more.

본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be partially or entirely combined or combined with each other, technically various interlocking and driving are possible, and each embodiment can be implemented independently of each other or can be implemented together in an association relationship. may be

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다. 도 2는 도 1의 제1 기판, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.1 is a perspective view showing a display device according to an exemplary embodiment of the present invention. FIG. 2 is a plan view illustrating a first substrate, a gate driver, a source drive IC, a flexible film, a circuit board, and a timing controller of FIG. 1 .

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 표시장치(100)는 표시패널(110), 게이트 구동부(120), 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(130), 연성필름(140), 회로보드(150), 및 타이밍 제어부(160)를 포함한다.1 and 2, a display device 100 according to an embodiment of the present invention includes a display panel 110, a gate driver 120, a source drive integrated circuit (hereinafter referred to as "IC") ( 130), a flexible film 140, a circuit board 150, and a timing controller 160.

본 발명의 실시예에 따른 표시장치(100)는 액정표시장치(Liquid Crystal Display), 유기발광표시장치(Organic Light Emitting Display), 전계 방출 표시장치(Field Emission Display), 및 전기영동 표시장치(Electrophoresis display)와 같은 평판표시장치로 구현될 수도 있다. 이하에서는, 본 발명의 실시예에 따른 표시장치(100)가 유기발광표시장치인 것을 예시하였다.The display device 100 according to an embodiment of the present invention includes a liquid crystal display, an organic light emitting display, a field emission display, and an electrophoresis display. display) may be implemented as a flat panel display device. Hereinafter, it is exemplified that the display device 100 according to an embodiment of the present invention is an organic light emitting display device.

표시패널(110)은 제1 기판(111)과 제2 기판(112)을 포함한다. 제2 기판(112)은 봉지 기판일 수 있다. 제1 기판(111)과 제2 기판(112)은 플라스틱 또는 유리(glass)일 수 있다.The display panel 110 includes a first substrate 111 and a second substrate 112 . The second substrate 112 may be an encapsulation substrate. The first substrate 111 and the second substrate 112 may be plastic or glass.

제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 게이트 라인들, 데이터 라인들, 전원 라인들, 및 화소들이 형성된다. 화소들은 게이트 라인들과 데이터 라인들의 교차 구조에 의해 정의되는 영역에 마련된다.Gate lines, data lines, power lines, and pixels are formed on one surface of the first substrate 111 facing the second substrate 112 . Pixels are provided in an area defined by a cross structure of gate lines and data lines.

화소들 각각은 박막 트랜지스터와 제1 전극, 유기발광층, 및 제2 전극을 구비하는 유기발광소자를 포함할 수 있다. 화소들 각각은 박막 트랜지스터를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 유기발광소자에 소정의 전류를 공급한다. 이로 인해, 화소들 각각의 유기발광소자는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다. 화소들 각각의 박막 트랜지스터와 유기발광소자의 구조에 대한 자세한 설명은 도 4 내지 도 8을 결부하여 후술한다.Each of the pixels may include an organic light emitting device including a thin film transistor, a first electrode, an organic light emitting layer, and a second electrode. Each of the pixels uses a thin film transistor to supply a predetermined current to the organic light emitting device according to the data voltage of the data line when a gate signal is input from the gate line. Due to this, the organic light emitting device of each of the pixels may emit light with a predetermined brightness according to a predetermined current. A detailed description of the structure of the thin film transistor and organic light emitting device of each pixel will be described later in conjunction with FIGS. 4 to 8 .

제1 기판(111)과 마주보는 제2 기판(112)의 일면 상에는 제1 보조 전극, 컬러필터 등이 형성될 수 있다. 컬러필터는 유기발광소자에 대응되는 영역에 배치될 수 있다. 컬러필터는 제1 보조 전극 사이에 배치될 수 있으며, 이 경우 제1 보조 전극은 블랙 매트릭스로서 역할을 할 수 있다.A first auxiliary electrode, a color filter, etc. may be formed on one surface of the second substrate 112 facing the first substrate 111 . The color filter may be disposed in an area corresponding to the organic light emitting device. A color filter may be disposed between the first auxiliary electrodes, and in this case, the first auxiliary electrodes may serve as a black matrix.

제1 기판(111)과 제2 기판(112) 사이에는 전도성 고분자층이 개재될 수 있다. 전도성 고분자층은 전도성 고분자가 용액에 녹아 있는 액체 상태의 층으로, 제1 기판(111)의 전원 라인, 제1 전극, 및 제2 기판(112)의 제1 보조 전극을 전기적으로 연결한다. 이로 인해, 제1 전극의 저항을 낮출 수 있으므로, 전원 라인을 통해 제1 전극에 공급되는 전원 전압이 강하되거나 라이징되는 것을 방지할 수 있다. 이에 대한 자세한 설명은 도 4 내지 도 8을 결부하여 후술한다.A conductive polymer layer may be interposed between the first substrate 111 and the second substrate 112 . The conductive polymer layer is a layer in a liquid state in which a conductive polymer is dissolved in a solution, and electrically connects the power line of the first substrate 111 , the first electrode, and the first auxiliary electrode of the second substrate 112 . Accordingly, since the resistance of the first electrode can be lowered, it is possible to prevent the power voltage supplied to the first electrode through the power line from dropping or rising. A detailed description thereof will be described later in connection with FIGS. 4 to 8 .

표시패널(110)은 도 2와 같이 화소들이 형성되어 화상을 표시하는 표시영역(DA)과 화상을 표시하지 않는 비표시영역(NDA)으로 구분될 수 있다. 표시영역(DA)에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성될 수 있다. 비표시영역(NDA)에는 게이트 구동부(120)와 패드들이 형성될 수 있다.As shown in FIG. 2 , the display panel 110 may be divided into a display area DA in which pixels are formed to display an image and a non-display area NDA in which an image is not displayed. Gate lines, data lines, and pixels may be formed in the display area DA. The gate driver 120 and pads may be formed in the non-display area NDA.

게이트 구동부(120)는 타이밍 제어부(160)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 공급한다. 게이트 구동부(120)는 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 또는, 게이트 구동부(120)는 구동 칩으로 제작되어 연성필름에 실장되고 TAB(tape automated bonding) 방식으로 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 부착될 수도 있다.The gate driver 120 supplies gate signals to the gate lines according to the gate control signal input from the timing controller 160 . The gate driver 120 may be formed in the non-display area DA outside one or both sides of the display area DA of the display panel 110 in a gate driver in panel (GIP) method. Alternatively, the gate driver 120 is manufactured as a driving chip and mounted on a flexible film, and the non-display area DA on one side or both sides of the display area DA of the display panel 110 is formed by a tape automated bonding (TAB) method. may be attached to

소스 드라이브 IC(130)는 타이밍 제어부(160)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 소스 드라이브 IC(130)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터전압들로 변환하여 데이터 라인들에 공급한다. 소스 드라이브 IC(130)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성필름(140)에 실장될 수 있다.The source drive IC 130 receives digital video data and a source control signal from the timing controller 160 . The source driver IC 130 converts digital video data into analog data voltages according to a source control signal and supplies them to data lines. When the source drive IC 130 is manufactured as a driving chip, it may be mounted on the flexible film 140 in a chip on film (COF) or chip on plastic (COP) method.

표시패널(110)의 비표시영역(NDA)에는 데이터 패드들과 같은 패드들이 형성될 수 있다. 연성필름(140)에는 패드들과 소스 드라이브 IC(130)를 연결하는 배선들, 패드들과 회로보드(150)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성필름(140)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(140)의 배선들이 연결될 수 있다.Pads such as data pads may be formed in the non-display area NDA of the display panel 110 . Wires connecting pads and the source drive IC 130 and wires connecting pads and wires of the circuit board 150 may be formed on the flexible film 140 . The flexible film 140 is attached to the pads using an anisotropic conducting film, and thereby the pads and the wires of the flexible film 140 can be connected.

회로보드(150)는 연성필름(140)들에 부착될 수 있다. 회로보드(150)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로보드(150)에는 타이밍 제어부(160)가 실장될 수 있다. 회로보드(150)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.The circuit board 150 may be attached to the flexible films 140 . A plurality of circuits implemented as driving chips may be mounted on the circuit board 150 . For example, the timing controller 160 may be mounted on the circuit board 150 . The circuit board 150 may be a printed circuit board or a flexible printed circuit board.

타이밍 제어부(160)는 회로보드(150)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력받는다. 타이밍 제어부(60)는 타이밍 신호에 기초하여 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 드라이브 IC(130)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(160)는 게이트 제어신호를 게이트 구동부(120)에 공급하고, 소스 제어신호를 소스 드라이브 IC(130)들에 공급한다.The timing controller 160 receives digital video data and timing signals from an external system board through a cable of the circuit board 150 . The timing controller 60 generates a gate control signal for controlling the operation timing of the gate driver 120 and a source control signal for controlling the source drive ICs 130 based on the timing signal. The timing controller 160 supplies gate control signals to the gate driver 120 and supplies source control signals to the source drive ICs 130 .

도 3은 도 2의 제1 기판을 개략적으로 보여주는 평면도이다.FIG. 3 is a plan view schematically illustrating the first substrate of FIG. 2 .

도 3을 참조하면, 제1 기판(111)은 표시영역(DA)과 비표시영역(NDA)으로 구분되며, 비표시영역(NDA)에는 패드들이 형성되는 패드 영역(PA), 전원 라인이 전도성 고분자층에 전기적으로 연결되는 전원 라인 연결부(PCA), 접착제(360), 및 게이트 구동부(120)가 형성될 수 있다.Referring to FIG. 3 , the first substrate 111 is divided into a display area DA and a non-display area NDA. In the non-display area NDA, a pad area PA in which pads are formed and a power supply line are conductive. A power line connector (PCA) electrically connected to the polymer layer, an adhesive 360, and a gate driver 120 may be formed.

표시영역(DA)에는 화상을 표시하는 화소(P)들이 형성된다. 화소들 각각은 박막 트랜지스터와 제1 전극, 유기발광층, 및 제2 전극을 구비하는 유기발광소자를 포함할 수 있다. 화소들 각각은 박막 트랜지스터를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 유기발광소자에 소정의 전류를 공급한다. 이로 인해, 화소들 각각의 유기발광소자는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다.Pixels P displaying images are formed in the display area DA. Each of the pixels may include an organic light emitting device including a thin film transistor, a first electrode, an organic light emitting layer, and a second electrode. Each of the pixels uses a thin film transistor to supply a predetermined current to the organic light emitting device according to the data voltage of the data line when a gate signal is input from the gate line. Due to this, the organic light emitting device of each of the pixels may emit light with a predetermined brightness according to a predetermined current.

게이트 구동부(120)는 표시영역(DA)의 일 측 바깥쪽에 배치된 것을 예시하였으나, 표시영역(DA)의 양 측 바깥쪽에 배치될 수 있다. 게이트 구동부(120)는 다수의 박막 트랜지스터들을 포함하는 GIP(gate driver in panel) 방식으로 형성된 것을 예시하였다.Although the gate driver 120 is illustrated as being disposed outside one side of the display area DA, it may be disposed outside both sides of the display area DA. The gate driver 120 is formed using a gate driver in panel (GIP) method including a plurality of thin film transistors.

전원 라인 연결부(PCA)는 비표시영역(NDA)에서 전원 라인을 전도성 고분자층에 전기적으로 연결하는 영역이다. 전도성 고분자층은 표시영역(DA)에서 제2 기판(112)의 제1 보조 전극에 전기적으로 연결되고, 제1 기판(111)의 제1 전극과 전기적으로 연결된다. 즉, 전도성 고분자층은 제1 기판(111)의 전원 라인, 제1 전극, 및 제2 기판(112)의 제1 보조 전극을 전기적으로 연결한다. 이로 인해, 제1 전극의 저항을 낮출 수 있으므로, 전원 라인을 통해 제1 전극에 공급되는 전압이 강하되거나 라이징되는 것을 방지할 수 있다. 이에 대한 자세한 설명은 도 4 내지 도 8을 결부하여 후술한다.The power line connection portion PCA is an area electrically connecting the power line to the conductive polymer layer in the non-display area NDA. The conductive polymer layer is electrically connected to the first auxiliary electrode of the second substrate 112 and electrically connected to the first electrode of the first substrate 111 in the display area DA. That is, the conductive polymer layer electrically connects the power line of the first substrate 111 , the first electrode, and the first auxiliary electrode of the second substrate 112 . Accordingly, since the resistance of the first electrode can be lowered, it is possible to prevent the voltage supplied to the first electrode through the power line from dropping or rising. A detailed description thereof will be described later in connection with FIGS. 4 to 8 .

접착제(360)는 제1 기판(111)과 제2 기판(112)을 접착한다. 접착제(360)는 표시영역(DA), 게이트 구동부(120), 및 전원 라인 연결부(PCA)를 둘러싸도록 마련될 수 있다. 이로 인해, 표시영역(DA), 게이트 구동부(120), 및 전원 라인 연결부(PCA)는 접착제(360)에 의해 밀봉될 수 있다.The adhesive 360 bonds the first substrate 111 and the second substrate 112 together. The adhesive 360 may be provided to surround the display area DA, the gate driver 120, and the power line connection unit PCA. Accordingly, the display area DA, the gate driver 120, and the power line connection unit PCA may be sealed with the adhesive 360.

패드 영역(PA)은 제1 기판(111) 상에서 접착제(360)의 바깥쪽에 배치될 수 있다. 즉, 패드 영역(PA)은 제1 기판(111)의 일 측 가장자리에 배치될 수 있다. 패드 영역(PA)은 복수의 패드들을 포함하며, 복수의 패드들은 이방성 도전 필름(antisotropic conducting film)을 이용하여 연성 필름(140)의 배선들과 전기적으로 연결될 수 있다.The pad area PA may be disposed outside the adhesive 360 on the first substrate 111 . That is, the pad area PA may be disposed on one side edge of the first substrate 111 . The pad area PA includes a plurality of pads, and the plurality of pads may be electrically connected to wires of the flexible film 140 by using an anisotropic conducting film.

이하에서는, 도 4 내지 도 8을 결부하여 본 발명의 실시예들에 따른 표시영역(DA)의 화소(P)와 비표시영역(NDA)의 전원 라인 연결영역(PCA)의 구조를 상세히 살펴본다.Hereinafter, structures of the pixel P of the display area DA and the power line connection area PCA of the non-display area NDA according to embodiments of the present invention will be described in detail with reference to FIGS. 4 to 8 . .

도 4는 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 일 예를 보여주는 단면도이다.FIG. 4 is a cross-sectional view showing an example of a pixel in the display area of FIG. 3 and a power line connection area in the non-display area.

도 4를 참조하면, 제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 박막 트랜지스터(210)들, 커패시터(220)들, 전원 라인(271), 및 전원 라인 패드(272)가 형성된다.Referring to FIG. 4 , on one side of the first substrate 111 facing the second substrate 112, thin film transistors 210, capacitors 220, power lines 271, and power line pads 272 are formed. is formed

투습에 취약한 제1 기판(111)을 통해 침투하는 수분으로부터 박막 트랜지스터(210)들을 보호하기 위해 제1 기판(111) 상에는 버퍼막이 형성될 수 있다. 버퍼막은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), SiON 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다.A buffer film may be formed on the first substrate 111 to protect the thin film transistors 210 from moisture penetrating through the first substrate 111 , which is vulnerable to moisture permeation. The buffer layer may include a plurality of inorganic layers alternately stacked. For example, the buffer layer may be formed of a multilayer in which one or more inorganic layers of a silicon oxide layer (SiO x ), a silicon nitride layer (SiN x ), and SiON are alternately stacked.

박막 트랜지스터(210)들 각각은 액티브층(211), 게이트전극(212), 소스전극(213) 및 드레인전극(214)을 포함한다. 도 4에서는 박막 트랜지스터(210)들이 게이트전극(212)이 액티브층(211)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 박막 트랜지스터(210)들은 게이트전극(212)이 액티브층(211)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트전극(212)이 액티브층(211)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.Each of the thin film transistors 210 includes an active layer 211 , a gate electrode 212 , a source electrode 213 and a drain electrode 214 . In FIG. 4 , the thin film transistors 210 are formed in a top gate (top gate) method in which the gate electrode 212 is positioned above the active layer 211, but it should be noted that the present invention is not limited thereto. That is, the thin film transistor 210 is a bottom gate (bottom gate) method in which the gate electrode 212 is positioned below the active layer 211 or the gate electrode 212 is located above and below the active layer 211. It may be formed in a double gate method located in both.

제1 기판(110)의 버퍼막 상에는 액티브층(211)이 형성된다. 액티브층(211)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 제1 기판(110) 상에는 액티브층(211)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.An active layer 211 is formed on the buffer layer of the first substrate 110 . The active layer 211 may be formed of a silicon-based semiconductor material or an oxide-based semiconductor material. A light blocking layer may be formed on the first substrate 110 to block external light incident on the active layer 211 .

액티브층(211) 상에는 게이트 절연막(230)이 형성될 수 있다. 게이트 절연막(230)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.A gate insulating layer 230 may be formed on the active layer 211 . The gate insulating layer 230 may be formed of an inorganic layer, for example, a silicon oxide layer (SiO x ), a silicon nitride layer (SiN x ), or a multilayer thereof.

게이트 절연막(230) 상에는 게이트 전극(212)이 형성될 수 있다. 게이트 전극(212)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.A gate electrode 212 may be formed on the gate insulating layer 230 . The gate electrode 212 is any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd) and copper (Cu) or these It may be formed of a single layer or multiple layers made of an alloy of.

게이트 전극(212) 상에는 층간 절연막(240)이 형성될 수 있다. 층간 절연막(240)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.An interlayer insulating layer 240 may be formed on the gate electrode 212 . The interlayer insulating layer 240 may be formed of an inorganic layer, for example, a silicon oxide layer (SiO x ), a silicon nitride layer (SiN x ), or a multilayer thereof.

층간 절연막(240) 상에는 소스전극(213)과 드레인 전극(214)이 형성될 수 있다. 소스전극(213)과 드레인 전극(214) 각각은 게이트 절연막(230)과 층간 절연막(240)을 관통하는 콘택홀(CT1)을 통해 액티브층(211)에 접속될 수 있다. 소스전극(213)과 드레인 전극(214) 각각은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.A source electrode 213 and a drain electrode 214 may be formed on the interlayer insulating layer 240 . Each of the source electrode 213 and the drain electrode 214 may be connected to the active layer 211 through a contact hole CT1 passing through the gate insulating layer 230 and the interlayer insulating layer 240 . The source electrode 213 and the drain electrode 214 are composed of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper ( Cu) may be formed of a single layer or multiple layers made of any one or an alloy thereof.

예를 들어, 도 4와 같이 소스 전극(213)은 제1 내지 제3 금속층들(213a, 213b, 213c)을 포함하고, 드레인 전극(214) 역시 제1 내지 제3 금속층들(214a, 214b, 214c)을 포함할 수 있다. 제1 금속층들(213a, 214a)은 층간 절연막(240)의 계면과 접착 특성이 높은 물질로 이루어지고, 제2 금속층들(213b, 214b)은 저항이 낮은 금속으로 이루어지며, 제3 금속층들(213c, 214c)은 내식성이 강한 물질로 이루어질 수 있다. 예를 들어, 제1 금속층들(213a, 214a)과 제3 금속층들(213c, 214c)은 몰리브덴과 티타늄의 합금(MoTi)으로 이루어지고, 제2 금속층들(213b, 214b)은 구리(Cu)로 이루어질 수 있다.For example, as shown in FIG. 4 , the source electrode 213 includes first to third metal layers 213a, 213b, and 213c, and the drain electrode 214 also includes the first to third metal layers 214a, 214b, 214c) may be included. The first metal layers 213a and 214a are made of a material having high adhesion characteristics with the interface of the interlayer insulating film 240, the second metal layers 213b and 214b are made of a metal having low resistance, and the third metal layers ( 213c and 214c) may be made of a material with strong corrosion resistance. For example, the first metal layers 213a and 214a and the third metal layers 213c and 214c are made of an alloy of molybdenum and titanium (MoTi), and the second metal layers 213b and 214b are made of copper (Cu). can be made with

커패시터(220)들 각각은 하부 전극(221)과 상부 전극(222)을 포함한다. 하부 전극(221)은 게이트 절연막(230) 상에 형성되며, 게이트 전극(212)과 동일한 물질로 형성될 수 있다. 상부 전극(222)은 층간 절연막(240) 상에 형성되며, 소스 전극(223) 및 드레인 전극(224)과 동일한 물질로 형성될 수 있다. 예를 들어, 상부 전극(222)은 제1 내지 제3 금속층들(222a, 222b, 222c)을 포함할 수 있으며, 상부 전극(222)의 제1 내지 제3 금속층들(222a, 222b, 222c)은 소스 전극(213)의 제1 내지 제3 금속층들(213a, 213b, 213c) 및 드레인 전극(214)의 제1 내지 제3 금속층들(214a, 214b, 214c)과 동일한 물질일 수 있다.Each of the capacitors 220 includes a lower electrode 221 and an upper electrode 222 . The lower electrode 221 is formed on the gate insulating layer 230 and may be formed of the same material as the gate electrode 212 . The upper electrode 222 is formed on the interlayer insulating layer 240 and may be formed of the same material as the source electrode 223 and the drain electrode 224 . For example, the upper electrode 222 may include first to third metal layers 222a, 222b, and 222c, and the first to third metal layers 222a, 222b, and 222c of the upper electrode 222 The first to third metal layers 213a, 213b, and 213c of the source electrode 213 and the first to third metal layers 214a, 214b, and 214c of the drain electrode 214 may be made of the same material.

전원 라인(271)은 게이트 절연막(230) 상에 형성되며, 게이트 전극(212)과 동일한 물질로 형성될 수 있다. 전원 라인 패드(272)는 층간 절연막(240) 상에 형성되며, 소스 전극(223) 및 드레인 전극(224)과 동일한 물질로 형성될 수 있다. 전원 라인 패드(272)는 층간 절연막(240)을 관통하는 콘택홀(CT2)을 통해 전원 라인(271)에 접속될 수 있다. 또한, 전원 라인 패드(272)는 보호막(250)을 관통하는 콘택홀(CT3)을 통해 노출될 수 있다. 전원 라인 패드(272)는 보호막(250)을 관통하는 콘택홀(CT3)을 통해 전도성 고분자층(350)과 전기적으로 연결될 수 있다.The power line 271 is formed on the gate insulating layer 230 and may be formed of the same material as the gate electrode 212 . The power line pad 272 is formed on the interlayer insulating layer 240 and may be formed of the same material as the source electrode 223 and the drain electrode 224 . The power line pad 272 may be connected to the power line 271 through the contact hole CT2 penetrating the interlayer insulating layer 240 . In addition, the power line pad 272 may be exposed through the contact hole CT3 penetrating the passivation layer 250 . The power line pad 272 may be electrically connected to the conductive polymer layer 350 through the contact hole CT3 penetrating the passivation layer 250 .

한편, 전원 라인 패드(272)는 생략될 수 있다. 이 경우, 전원 라인(271)은 게이트 절연막(230)과 층간 절연막(240)을 관통하는 콘택홀을 통해 전도성 고분자층(350)과 전기적으로 연결될 수 있다.Meanwhile, the power line pad 272 may be omitted. In this case, the power line 271 may be electrically connected to the conductive polymer layer 350 through a contact hole passing through the gate insulating layer 230 and the interlayer insulating layer 240 .

박막 트랜지스터(210), 커패시터(220), 전원 라인 패드(272) 상에는 보호막(250)이 형성될 수 있다. 보호막(250)은 절연막으로서 역할을 할 수 있다. 보호막(250)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.A protective layer 250 may be formed on the thin film transistor 210 , the capacitor 220 , and the power line pad 272 . The protective layer 250 may serve as an insulating layer. The protective layer 250 may be formed of an inorganic layer, for example, a silicon oxide layer (SiO x ), a silicon nitride layer (SiN x ), or a multilayer thereof.

보호막(250) 상에는 박막 트랜지스터(220)와 커패시터(220)로 인한 단차를 평탄하게 하기 위한 평탄화막(260)이 형성될 수 있다. 평탄화막(260)은 절연막으로서 역할을 할 수 있다. 평탄화막(260)은 전원 라인 연결 영역(PCA)에는 형성되지 않는다. 즉, 평탄화막(260)은 전원 라인 패드(272)를 덮지 않는다. 평탄화막(260)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.A planarization layer 260 may be formed on the passivation layer 250 to flatten a level difference between the thin film transistor 220 and the capacitor 220 . The planarization layer 260 may serve as an insulating layer. The planarization layer 260 is not formed in the power line connection area PCA. That is, the planarization layer 260 does not cover the power line pad 272 . The planarization layer 260 may be formed of an organic layer such as acryl resin, epoxy resin, phenolic resin, polyamide resin, or polyimide resin. there is.

평탄화막(260) 상에는 유기발광소자(280)와 제2 보조 전극(300)이 형성된다.An organic light emitting diode 280 and a second auxiliary electrode 300 are formed on the planarization layer 260 .

유기발광소자(280)는 제1 전극(283), 유기발광층(282), 및 제2 전극(281)을 포함한다. 제1 전극(283)은 캐소드 전극이고, 제2 전극(281)은 애노드 전극일 수 있다. 제1 전극(283), 유기발광층(282), 및 제2 전극(281)이 적층된 영역은 발광부(EA)로 정의될 수 있다. The organic light emitting element 280 includes a first electrode 283 , an organic light emitting layer 282 , and a second electrode 281 . The first electrode 283 may be a cathode electrode, and the second electrode 281 may be an anode electrode. An area in which the first electrode 283 , the organic light emitting layer 282 , and the second electrode 281 are stacked may be defined as the light emitting unit EA.

제2 전극(281)은 평탄화막(260) 상에 형성될 수 있다. 제2 전극(281)은 평탄화막(260)을 관통하는 콘택홀(CT4)을 통해 드레인전극(214)에 접속된다. 제2 전극(281)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다. 예를 들어, 제2 전극(281)은 도 4와 같이 제4 내지 제6 금속층들(281a, 281b, 281c)을 포함할 수 있으며, 제4 내지 제6 금속층들(281a, 281b, 281c)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), 또는 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)일 수 있다.The second electrode 281 may be formed on the planarization layer 260 . The second electrode 281 is connected to the drain electrode 214 through the contact hole CT4 penetrating the planarization layer 260 . The second electrode 281 may include a stacked structure of aluminum and titanium (Ti/Al/Ti), a stacked structure of aluminum and ITO (ITO/Al/ITO), an APC alloy, and a stacked structure of APC alloy and ITO (ITO/APC /ITO). An APC alloy is an alloy of silver (Ag), palladium (Pd), and copper (Cu). For example, the second electrode 281 may include fourth to sixth metal layers 281a, 281b, and 281c as shown in FIG. 4 , and the fourth to sixth metal layers 281a, 281b, and 281c are It may be a laminated structure of aluminum and titanium (Ti/Al/Ti), a laminated structure of aluminum and ITO (ITO/Al/ITO), or a laminated structure of APC alloy and ITO (ITO/APC/ITO).

뱅크(284)는 발광부(EA)를 구획하기 위해 평탄화막(260) 상에서 제2 전극(281)의 가장자리를 덮도록 형성될 수 있다. 뱅크(184)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.The bank 284 may be formed to cover an edge of the second electrode 281 on the planarization layer 260 to define the light emitting unit EA. The bank 184 may be formed of an organic layer such as acryl resin, epoxy resin, phenolic resin, polyamide resin, or polyimide resin. .

제2 전극(281)과 뱅크(284) 상에는 유기발광층(282)이 형성된다. 유기발광층(282)은 정공 수송층(hole transporting layer), 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 제2 전극(281)과 제1 전극(283)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동하게 되며, 발광층에서 서로 결합하여 발광하게 된다.An organic emission layer 282 is formed on the second electrode 281 and the bank 284 . The organic light emitting layer 282 may include a hole transporting layer, a light emitting layer, and an electron transporting layer. In this case, when a voltage is applied to the second electrode 281 and the first electrode 283, holes and electrons move to the light emitting layer through the hole transport layer and the electron transport layer, respectively, and combine with each other in the light emitting layer to emit light.

유기발광층(282)은 백색 광을 발광하는 백색 발광층으로 이루어질 수 있다. 이 경우, 유기발광층(282)은 도 4와 같이 제2 전극(281)과 뱅크(284)를 덮도록 형성될 수 있다. 이 경우, 제2 기판(112) 상에는 컬러필터(320)가 형성될 수 있다.The organic light emitting layer 282 may include a white light emitting layer that emits white light. In this case, the organic emission layer 282 may be formed to cover the second electrode 281 and the bank 284 as shown in FIG. 4 . In this case, a color filter 320 may be formed on the second substrate 112 .

또는, 유기발광층(282)은 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 또는 청색 광을 발광하는 청색 발광층으로 이루어질 수 있다. 이 경우, 유기발광층(282)은 제2 전극(281)에 대응되는 영역에 형성될 수 있으며, 제2 기판(112) 상에는 컬러필터(320)가 형성되지 않을 수 있다.Alternatively, the organic light emitting layer 282 may include a red light emitting layer emitting red light, a green light emitting layer emitting green light, or a blue light emitting layer emitting blue light. In this case, the organic emission layer 282 may be formed in an area corresponding to the second electrode 281 , and the color filter 320 may not be formed on the second substrate 112 .

제1 전극(283)은 유기발광층(282) 상에 형성된다. 유기발광표시장치가 상부 발광(top emission) 구조로 형성되는 경우, 제1 전극(283)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제1 전극(283) 상에는 캡핑층(capping layer)이 형성될 수 있다.The first electrode 283 is formed on the organic light emitting layer 282 . When the organic light emitting display device is formed with a top emission structure, the first electrode 283 is a transparent conductive material (TCO) such as ITO or IZO that transmits light, or magnesium (Mg). ), silver (Ag), or a semi-transmissive conductive material such as an alloy of magnesium (Mg) and silver (Ag). A capping layer may be formed on the first electrode 283 .

제2 보조 전극(300)은 평탄화막(260) 상에 형성되며, 제2 전극(281)과 동일한 물질로 형성될 수 있다. 예를 들어, 제2 보조 전극(300)은 제4 내지 제6 금속층들(300a, 300b, 300c)을 포함할 수 있으며, 제2 보조 전극(300)의 제4 내지 제6 금속층들(222a, 222b, 222c)은 제2 전극(281)의 제4 내지 제6 금속층들(281a, 281b, 281c)와 동일한 물질일 수 있다.The second auxiliary electrode 300 is formed on the planarization layer 260 and may be formed of the same material as the second electrode 281 . For example, the second auxiliary electrode 300 may include fourth to sixth metal layers 300a, 300b, and 300c, and the fourth to sixth metal layers 222a, 222b and 222c may be made of the same material as the fourth to sixth metal layers 281a, 281b and 281c of the second electrode 281 .

제2 보조 전극(300)은 뱅크(284)를 관통하는 콘택홀(CT5)을 통해 노출될 수 있다. 노출된 제2 보조 전극(300) 상에는 격벽(310)이 형성된다. 격벽(310)은 정테이퍼 구조의 제1 격벽(311)과 역테이퍼 구조의 제2 격벽(312)을 포함한다. 즉, 제1 격벽(311)은 하부의 폭이 상부의 폭보다 넓게 형성되고, 제2 격벽(312)은 상부의 폭은 하부의 폭보다 넓게 형성될 수 있다.The second auxiliary electrode 300 may be exposed through the contact hole CT5 penetrating the bank 284 . A barrier rib 310 is formed on the exposed second auxiliary electrode 300 . The barrier rib 310 includes a first barrier rib 311 having a regular taper structure and a second barrier rib 312 having a reverse tapered structure. That is, the width of the lower part of the first barrier rib 311 may be wider than the width of the upper portion, and the width of the upper portion of the second barrier rib 312 may be wider than that of the lower portion.

유기발광층(282)은 증발법(Evaporation)과 같은 증착 물질의 직진성이 우수한 증착 공정을 통해 형성된다. 이에 따라, 유기 발광층(282)은 뱅크(284)와 격벽(310)의 상부에는 증착될 수 있지만, 뱅크(284)와 격벽(310) 사이의 공간에는 증착되지 않는다. 즉, 유기 발광층(282)의 증착시 격벽(310)의 상면이 처마(eaves)와 같은 역할을 하기 때문에, 제2 보조 전극(300)의 상부를 가리는 마스크 패턴 없이 유기 발광층(282)을 증착하더라도, 뱅크(284)와 격벽(310) 사이의 공간에 유기 발광층(282)이 증착되는 것이 방지될 수 있다.The organic light emitting layer 282 is formed through a deposition process such as evaporation, which has excellent straightness of a deposition material. Accordingly, the organic emission layer 282 may be deposited on the upper portion of the bank 284 and the barrier rib 310, but not deposited in a space between the bank 284 and the barrier rib 310. That is, since the top surface of the barrier rib 310 serves as an eaves when the organic light emitting layer 282 is deposited, even if the organic light emitting layer 282 is deposited without a mask pattern covering the top of the second auxiliary electrode 300 . , the organic emission layer 282 may be prevented from being deposited in a space between the bank 284 and the barrier rib 310 .

이에 비해, 제1 전극(283)은 스퍼터링(Sputtering)과 같은 증착 물질의 직진성이 낮은 증착 공정을 통해 형성된다. 이에 따라, 뱅크(284)와 격벽(310) 사이의 공간에 제1 전극(283)이 증착될 수 있다. 따라서, 제1 전극(283)은 제2 보조 전극(300)과 전기적으로 연결될 수 있다.In contrast, the first electrode 283 is formed through a deposition process in which the linearity of the deposition material is low, such as sputtering. Accordingly, the first electrode 283 may be deposited in a space between the bank 284 and the barrier rib 310 . Accordingly, the first electrode 283 may be electrically connected to the second auxiliary electrode 300 .

유기발광소자(280) 상에는 봉지막(290)이 형성된다. 봉지막(290)은 유기발광층(282)과 제1 전극(283)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 봉지막(290)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.An encapsulation film 290 is formed on the organic light emitting device 280 . The encapsulation film 290 serves to prevent oxygen or moisture from permeating into the organic light emitting layer 282 and the first electrode 283 . To this end, the encapsulation layer 290 may include at least one inorganic layer and at least one organic layer.

예를 들어, 봉지막(290)은 제1 무기막, 유기막, 및 제2 무기막을 포함할 수 있다. 이 경우, 제1 무기막은 제1 전극(283)을 덮도록 제1 전극(283) 상에 형성된다. 유기막은 제1 무기막을 덮도록 제1 무기막 상에 형성된다. 유기막은 이물들(particles)이 제1 무기막을 뚫고 유기발광층(282)과 제1 전극(283)에 투입되는 것을 방지하기 위해 충분한 두께로 형성되는 것이 바람직하다. 제2 무기막은 유기막을 덮도록 유기막 상에 형성된다. 제1 및 제2 무기막들 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 유기막은 유기발광층(282)에서 발광된 광(L)을 투과시키기 위해 투명하게 형성될 수 있다. 유기막은 유기발광층(282)에서 발광된 광(L)을 99% 이상 투과시킬 수 있는 유기물질로 형성되는 것이 바람직하다.For example, the encapsulation layer 290 may include a first inorganic layer, an organic layer, and a second inorganic layer. In this case, the first inorganic layer is formed on the first electrode 283 to cover the first electrode 283 . An organic layer is formed on the first inorganic layer to cover the first inorganic layer. The organic layer is preferably formed to a thickness sufficient to prevent particles from entering the organic light emitting layer 282 and the first electrode 283 through the first inorganic layer. The second inorganic layer is formed on the organic layer to cover the organic layer. Each of the first and second inorganic layers may be formed of silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxide, aluminum oxide, or titanium oxide. The organic layer may be transparent to transmit light L emitted from the organic light emitting layer 282 . The organic layer is preferably formed of an organic material capable of transmitting 99% or more of the light L emitted from the organic light emitting layer 282 .

봉지막(290)은 CVD법(Chemical Vapor Deposition)과 같은 직진성이 우수한 증착 공정을 통해 형성될 수 있다. 이에 따라, 봉지막(290)은 뱅크(284)와 격벽(310)의 상부에는 증착될 수 있지만, 뱅크(284)와 격벽(310) 사이의 공간에는 증착되지 않는다. 즉, 봉지막(290)의 증착시 격벽(310)의 상면이 처마(eaves)와 같은 역할을 하기 때문에, 제2 보조 전극(300)의 상부를 가리는 마스크 패턴 없이 봉지막(290)을 증착하더라도, 뱅크(284)와 격벽(310) 사이의 공간에 봉지막(290)이 증착되는 것이 방지될 수 있다.The encapsulation film 290 may be formed through a deposition process having excellent straightness, such as chemical vapor deposition (CVD). Accordingly, the encapsulation film 290 may be deposited on the upper portion of the bank 284 and the barrier rib 310, but not deposited in the space between the bank 284 and the barrier rib 310. That is, since the upper surface of the barrier rib 310 serves as an eaves during deposition of the encapsulation film 290, even if the encapsulation film 290 is deposited without a mask pattern covering the top of the second auxiliary electrode 300, , the depositing of the encapsulation film 290 in the space between the bank 284 and the barrier rib 310 can be prevented.

제1 기판(111)과 마주보는 제2 기판(112) 상에는 컬러필터(320)와 제1 보조 전극(330)이 형성된다.A color filter 320 and a first auxiliary electrode 330 are formed on the second substrate 112 facing the first substrate 111 .

컬러필터(320)는 발광부(EA)와 대응되는 영역에 배치될 수 있다. 유기발광층(282)이 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 또는 청색 광을 발광하는 청색 발광층으로 이루어지는 경우, 컬러필터는 생략될 수 있다.The color filter 320 may be disposed in an area corresponding to the light emitting unit EA. When the organic light emitting layer 282 includes a red light emitting layer emitting red light, a green light emitting layer emitting green light, or a blue light emitting layer emitting blue light, the color filter may be omitted.

제1 보조 전극(330)은 컬러필터(320)를 둘러싸도록 배치될 수 있다. 즉, 컬러필터(320)는 제1 보조 전극(330) 사이에 배치될 수 있다. 제1 보조 전극(330)은 블랙 매트릭스(black matrix)와 같은 역할을 하는 광 흡수층(331)과 저저항 금속층(332)을 포함할 수 있다. 광 흡수층(331)은 광을 흡수할 수 있는 유기 물질 또는 광 반사율이 낮은 금속 물질로 이루어질 수 있다. 예를 들어, 광 흡수층(331)은 소정의 색을 갖는 유기막, 블랙 유기막으로 이루어질 수 있다. 저저항 금속층(332)은 저항이 낮은 금속으로 이루어질 수 있다. 예를 들어, 저저항 금속층(332)은 구리(Cu)로 이루어질 수 있다.The first auxiliary electrode 330 may be disposed to surround the color filter 320 . That is, the color filter 320 may be disposed between the first auxiliary electrodes 330 . The first auxiliary electrode 330 may include a light absorbing layer 331 serving as a black matrix and a low resistance metal layer 332 . The light absorbing layer 331 may be formed of an organic material capable of absorbing light or a metal material having low light reflectivity. For example, the light absorbing layer 331 may be formed of an organic layer having a predetermined color or a black organic layer. The low-resistance metal layer 332 may be made of a low-resistance metal. For example, the low-resistance metal layer 332 may be made of copper (Cu).

투명 보조 전극(340)은 제2 기판(112), 컬러필터(320), 및 제1 보조 전극(330)을 덮도록 표시영역(DA) 전체에 형성될 수 있다. 투명 보조 전극(340)을 형성하는 경우, 그렇지 않은 경우보다 표시영역(DA)에서 투명 보조 전극(340)과 전도성 고분자층(350)이 전기적으로 연결되는 면적이 늘어난다. 이에 따라, 표시영역(DA)에서 전원 라인을 통해 공급되는 전압은 제1 전극(283)에 더욱 균일하게 공급될 수 있다. 투명 보조 전극(340)은 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material)로 이루어질 수 있다.The transparent auxiliary electrode 340 may be formed over the entire display area DA to cover the second substrate 112 , the color filter 320 , and the first auxiliary electrode 330 . When the transparent auxiliary electrode 340 is formed, the area where the transparent auxiliary electrode 340 and the conductive polymer layer 350 are electrically connected in the display area DA is increased compared to the case where it is not otherwise. Accordingly, the voltage supplied through the power line in the display area DA may be more uniformly supplied to the first electrode 283 . The transparent auxiliary electrode 340 may be made of a transparent conductive material (TCO) such as ITO or IZO.

제1 기판(111)과 제2 기판(112) 사이에는 전도성 고분자층(350)이 개재될 수 있다. 전도성 고분자층(350)은 전도성 고분자가 용액에 녹아 있는 액체 상태의 층일 수 있다. 전도성 고분자는 PEDOT:PSS일 수 있으며, 예를 들어 전도도(conductivity)는 대략 1S/cm일 수 있다.A conductive polymer layer 350 may be interposed between the first substrate 111 and the second substrate 112 . The conductive polymer layer 350 may be a layer in a liquid state in which the conductive polymer is dissolved in a solution. The conductive polymer may be PEDOT:PSS, and for example, conductivity may be approximately 1S/cm.

전도성 고분자층(350)은 보호막(250)을 관통하는 콘택홀(CT3)을 통해 전원 라인 패드(272)와 전기적으로 연결될 수 있다. 또한, 전도성 고분자층(350)은 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결될 수 있다. 또한, 전도성 고분자층(350)은 뱅크(284)를 관통하는 콘택홀(CT5)을 통해 제1 전극(283) 및 제2 보조 전극(300)과 전기적으로 연결될 수 있다.The conductive polymer layer 350 may be electrically connected to the power line pad 272 through the contact hole CT3 penetrating the passivation layer 250 . Also, the conductive polymer layer 350 may be electrically connected to the first auxiliary electrode 330 and the transparent auxiliary electrode 340 of the second substrate 112 . Also, the conductive polymer layer 350 may be electrically connected to the first electrode 283 and the second auxiliary electrode 300 through the contact hole CT5 penetrating the bank 284 .

따라서, 본 발명의 실시예는 전도성 고분자층(350)을 통해 제1 전극(283)을 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결할 수 있다. 이로 인해, 본 발명의 실시예는 제1 기판(111)에 보조 전극을 설계하지 않고도 제1 전극(283)의 저항을 낮출 수 있다. 즉, 본 발명의 실시예는 박막 트랜지스터와 제2 전극(281) 사이에 보조 전극을 배치하지 않더라도, 제1 전극(283)의 저항을 낮출 수 있으므로, 제조 비용 상승 없이 제1 전극(283)의 저항을 낮출 수 있다.Therefore, in the embodiment of the present invention, the first electrode 283 may be electrically connected to the first auxiliary electrode 330 and the transparent auxiliary electrode 340 of the second substrate 112 through the conductive polymer layer 350. . Due to this, the embodiment of the present invention can lower the resistance of the first electrode 283 without designing an auxiliary electrode on the first substrate 111 . That is, in the embodiment of the present invention, the resistance of the first electrode 283 can be lowered without disposing an auxiliary electrode between the thin film transistor and the second electrode 281, so that the manufacturing cost of the first electrode 283 does not increase. resistance can be lowered.

또한, 본 발명의 실시예는 전도성 고분자층(350)을 통해 제1 전극(283)을 전원 라인 패드(272)와 전기적으로 연결할 수 있다. 이 경우, 전원 라인(271)을 통해 공급되는 전원 전압은 전원 라인 패드(272), 전도성 고분자층(350), 투명 보조 전극(340), 제1 보조 전극(330), 및 전도성 고분자층(350)을 거쳐 제1 전극(283)으로 공급될 수 있다. 따라서, 본 발명의 실시예는 제1 전극(283) 및 제2 보조 전극(300)을 전원 라인 패드(272)와 직접 접속하지 않더라도 제1 전극(283)을 전원 라인 패드(272)와 전기적으로 연결할 수 있다.Also, according to an embodiment of the present invention, the first electrode 283 may be electrically connected to the power line pad 272 through the conductive polymer layer 350 . In this case, the power voltage supplied through the power line 271 is applied to the power line pad 272, the conductive polymer layer 350, the transparent auxiliary electrode 340, the first auxiliary electrode 330, and the conductive polymer layer 350. ) to the first electrode 283. Therefore, in the embodiment of the present invention, the first electrode 283 is electrically connected to the power line pad 272 even though the first electrode 283 and the second auxiliary electrode 300 are not directly connected to the power line pad 272. can connect

접착제(360)는 제1 기판(111)과 제2 기판(112)을 접착한다. 제1 기판(111)과 제2 기판(112) 사이에 개재된 전도성 고분자층(350)은 접착제(360)에 의해 밀봉될 수 있다. 접착제(360)는 산소 또는 수분이 표시패널의 측면으로부터 침투되는 것을 방지하기 위해 흡습제를 포함할 수 있다. 이로 인해, 유기발광소자는 산소 또는 수분으로부터 보호될 수 있다.The adhesive 360 bonds the first substrate 111 and the second substrate 112 together. The conductive polymer layer 350 interposed between the first substrate 111 and the second substrate 112 may be sealed by an adhesive 360 . The adhesive 360 may include a moisture absorbent to prevent oxygen or moisture from penetrating from the side of the display panel. Due to this, the organic light emitting diode can be protected from oxygen or moisture.

한편, 본 발명의 실시예에 따른 표시장치가 투과부를 포함하는 투명표시장치로 구현될 수 있다. 투과부는 입사되는 광을 투과시킬 수 있는 물질만을 포함할 수 있다. 이 경우, 제2 보조 전극은 불투명 금속이므로, 제2 보조 전극의 면적이 넓어지면 투과부의 면적은 좁아진다. 본 발명의 실시예는 전도성 고분자층(350)을 통해 제1 전극(283)을 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결할 수 있으므로, 제1 기판(111)에서 제2 보조 전극(300)의 면적을 최소화할 수 있다. 따라서, 본 발명의 실시예는 투과부의 면적을 늘릴 수 있으므로, 투명표시장치의 투과율을 높일 수 있다.Meanwhile, a display device according to an embodiment of the present invention may be implemented as a transparent display device including a transmissive portion. The transmission unit may include only a material capable of transmitting incident light. In this case, since the second auxiliary electrode is an opaque metal, when the area of the second auxiliary electrode increases, the area of the transmission part decreases. Since the embodiment of the present invention can electrically connect the first electrode 283 to the first auxiliary electrode 330 and the transparent auxiliary electrode 340 of the second substrate 112 through the conductive polymer layer 350, The area of the second auxiliary electrode 300 on one substrate 111 can be minimized. Therefore, the embodiment of the present invention can increase the area of the transmission part, thereby increasing the transmittance of the transparent display device.

도 5는 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 또 다른 예를 보여주는 단면도이다.FIG. 5 is a cross-sectional view showing still another example of a pixel in the display area of FIG. 3 and a power line connection area in the non-display area.

도 5에 도시된 박막 트랜지스터(210), 커패시터(220), 게이트 절연막(230), 층간 절연막(240), 보호막(250), 평탄화막(260), 전원 라인(271), 전원 라인 패드(272), 유기발광소자(280), 뱅크(284), 봉지막(290), 제2 보조 전극(300), 격벽(310), 전도성 고분자층(350), 및 접착제(360)는 도 4를 결부하여 설명한 바와 실질적으로 동일하다. 따라서, 도 5에서 제1 기판(111)에 형성된 박막 트랜지스터(210), 커패시터(220), 게이트 절연막(230), 층간 절연막(240), 보호막(250), 평탄화막(260), 전원 라인(271), 전원 라인 패드(272), 유기발광소자(280), 뱅크(284), 봉지막(290), 제2 보조 전극(300), 격벽(310), 전도성 고분자층(350), 및 접착제(360)에 대한 자세한 설명은 생략하기로 한다.The thin film transistor 210, capacitor 220, gate insulating film 230, interlayer insulating film 240, protective film 250, planarization film 260, power line 271, power line pad 272 shown in FIG. ), organic light emitting device 280, bank 284, encapsulation film 290, second auxiliary electrode 300, barrier rib 310, conductive polymer layer 350, and adhesive 360 are shown in FIG. It is substantially the same as described above. Accordingly, in FIG. 5 , the thin film transistor 210, the capacitor 220, the gate insulating film 230, the interlayer insulating film 240, the protective film 250, the planarization film 260, and the power line ( 271), power line pad 272, organic light emitting device 280, bank 284, encapsulation film 290, second auxiliary electrode 300, barrier rib 310, conductive polymer layer 350, and adhesive A detailed description of 360 will be omitted.

도 5를 참조하면, 제1 기판(111)과 마주보는 제2 기판(112) 상에는 컬러필터(320), 블랙 매트릭스(370), 제1 보조 전극(330), 및 투명 보조 전극(340)이 형성된다.Referring to FIG. 5 , a color filter 320, a black matrix 370, a first auxiliary electrode 330, and a transparent auxiliary electrode 340 are disposed on the second substrate 112 facing the first substrate 111. is formed

컬러필터(320)는 발광부(EA)와 대응되는 영역에 배치될 수 있다. 유기발광층(282)이 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 또는 청색 광을 발광하는 청색 발광층으로 이루어지는 경우, 컬러필터(320)는 생략될 수 있다.The color filter 320 may be disposed in an area corresponding to the light emitting unit EA. When the organic light emitting layer 282 includes a red light emitting layer emitting red light, a green light emitting layer emitting green light, or a blue light emitting layer emitting blue light, the color filter 320 may be omitted.

블랙 매트릭스(370)는 컬러필터(320)를 둘러싸도록 배치될 수 있다. 즉, 컬러필터(320)는 블랙 매트릭스(370) 사이에 배치될 수 있다.The black matrix 370 may be disposed to surround the color filter 320 . That is, the color filter 320 may be disposed between the black matrix 370 .

투명 보조 전극(340)은 제2 기판(112), 컬러필터(320), 및 블랙 매트릭스(370)를 덮도록 표시영역(DA) 전체에 형성될 수 있다. 투명 보조 전극(340)을 형성하는 경우, 그렇지 않은 경우보다 표시패널(110) 전체에서 투명 보조 전극(340)과 전도성 고분자층(350)이 전기적으로 연결되는 면적이 늘어난다. 이에 따라, 표시패널(110) 전체에서 전원 라인을 통해 공급되는 전압은 제1 전극(283)에 더욱 균일하게 공급될 수 있다. 투명 보조 전극(340)은 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material)로 이루어질 수 있다.The transparent auxiliary electrode 340 may be formed over the entire display area DA to cover the second substrate 112 , the color filter 320 , and the black matrix 370 . When the transparent auxiliary electrode 340 is formed, the area where the transparent auxiliary electrode 340 and the conductive polymer layer 350 are electrically connected is increased in the entire display panel 110 compared to the case where it is not otherwise. Accordingly, the voltage supplied through the power line in the entire display panel 110 may be more uniformly supplied to the first electrode 283 . The transparent auxiliary electrode 340 may be made of a transparent conductive material (TCO) such as ITO or IZO.

제1 보조 전극(330)은 투명 보조 전극(340) 상에 형성된다. 제1 보조 전극(330)은 저항이 낮은 금속으로 이루어질 수 있으며, 예를 들어, 구리(Cu)로 이루어질 수 있다. 제1 보조 전극(330)은 불투명한 금속 물질로 이루어지므로, 블랙 매트릭스(370)와 대응되는 영역에 배치될 수 있다.The first auxiliary electrode 330 is formed on the transparent auxiliary electrode 340 . The first auxiliary electrode 330 may be made of a metal having low resistance, for example, copper (Cu). Since the first auxiliary electrode 330 is made of an opaque metal material, it may be disposed in an area corresponding to the black matrix 370 .

도 6은 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 또 다른 예를 보여주는 단면도이다.FIG. 6 is a cross-sectional view showing still another example of a pixel in the display area of FIG. 3 and a power line connection area in the non-display area.

도 6을 참조하면, 제1 전극(283)이 전원 라인 연결부(PCA)로 연장되어 층간 절연막(240)을 관통하는 콘택홀(CT3)을 통해 전원 라인 노출 패드(272)와 접속된다. 이 경우, 전원 라인(271)을 통해 공급되는 전원 전압은 전원 라인 패드(272), 제1 전극(283), 제2 보조 전극(300), 전도성 고분자층(350)을 거쳐 제1 보조 전극(330)과 투명 보조 전극(340)에 공급될 수 있다. 도 6과 같이 제1 전극(283)이 전원 라인 노출 패드(272)에 직접 접속되는 경우, 전원 라인(271)의 전원 전압이 제1 전극(283)에 보다 안정적으로 공급될 수 있다.Referring to FIG. 6 , the first electrode 283 extends to the power line connection portion PCA and is connected to the power line exposed pad 272 through the contact hole CT3 penetrating the interlayer insulating layer 240 . In this case, the power voltage supplied through the power line 271 passes through the power line pad 272, the first electrode 283, the second auxiliary electrode 300, and the conductive polymer layer 350 to the first auxiliary electrode ( 330) and the transparent auxiliary electrode 340. When the first electrode 283 is directly connected to the power line exposed pad 272 as shown in FIG. 6 , the power voltage of the power line 271 can be more stably supplied to the first electrode 283 .

결국, 본 발명의 실시예는 전도성 고분자층(350)을 통해 제1 전극(283)을 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결할 수 있다. 이로 인해, 본 발명의 실시예는 제1 기판(111)에 보조 전극을 설계하지 않고도 제1 전극(283)의 저항을 낮출 수 있다. 즉, 본 발명의 실시예는 박막 트랜지스터와 제2 전극(281) 사이에 보조 전극을 배치하지 않더라도, 제1 전극(283)의 저항을 낮출 수 있으므로, 제조 비용 상승 없이 제1 전극(283)의 저항을 낮출 수 있다.After all, in the embodiment of the present invention, the first electrode 283 can be electrically connected to the first auxiliary electrode 330 and the transparent auxiliary electrode 340 of the second substrate 112 through the conductive polymer layer 350. . Due to this, the embodiment of the present invention can lower the resistance of the first electrode 283 without designing an auxiliary electrode on the first substrate 111 . That is, in the embodiment of the present invention, the resistance of the first electrode 283 can be lowered without disposing an auxiliary electrode between the thin film transistor and the second electrode 281, so that the manufacturing cost of the first electrode 283 does not increase. resistance can be lowered.

또한, 봉지막(290)은 산소 또는 수분이 침투되는 것을 방지하기 위해 전원 라인 연결부(PCA)로 연장된 제1 전극(283)을 덮도록 형성될 수 있다.In addition, the encapsulation film 290 may be formed to cover the first electrode 283 extending to the power line connection part PCA in order to prevent penetration of oxygen or moisture.

도 6에서는 제1 전극(283)과 봉지막(290)이 전원 라인 연결부(PCA)로 연장되어 형성된 것을 제외하고는 도 4를 결부하여 설명한 바와 실질적으로 동일하다. 따라서, 도 6의 다른 구성 요소들에 대한 자세한 설명은 생략한다.6 is substantially the same as described in conjunction with FIG. 4 except that the first electrode 283 and the encapsulation film 290 are formed by extending to the power line connection portion PCA. Therefore, a detailed description of the other components of FIG. 6 will be omitted.

도 7은 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 또 다른 예를 보여주는 단면도이다.FIG. 7 is a cross-sectional view showing another example of a pixel in the display area of FIG. 3 and a power line connection area in the non-display area.

도 7을 참조하면, 제2 보조 전극(300)이 전원 라인 연결부(PCA)로 연장되어 보호막(250)을 관통하는 콘택홀(CT3)을 통해 전원 라인 노출 패드(272)와 전기적으로 연결된다. 이 경우, 전원 라인(271)을 통해 공급되는 전원 전압은 전원 라인 패드(272)와 제2 보조 전극(300)을 거쳐 제1 전극(283)에 공급되고, 또한 전원 라인 패드(272), 제2 보조 전극(300), 및 전도성 고분자층(350)을 거쳐 제1 보조 전극(330)과 투명 보조 전극(340)에 공급될 수 있다. 도 7과 같이 제1 전극(283)이 전원 라인 노출 패드(272)에 직접 접속되는 경우, 전원 라인(271)의 전원 전압이 제1 전극(283)에 보다 안정적으로 공급될 수 있다.Referring to FIG. 7 , the second auxiliary electrode 300 extends to the power line connection portion PCA and is electrically connected to the power line exposed pad 272 through the contact hole CT3 penetrating the passivation layer 250 . In this case, the power voltage supplied through the power line 271 is supplied to the first electrode 283 via the power line pad 272 and the second auxiliary electrode 300, and also to the power line pad 272, the second auxiliary electrode 300. 2 may be supplied to the first auxiliary electrode 330 and the transparent auxiliary electrode 340 via the auxiliary electrode 300 and the conductive polymer layer 350 . When the first electrode 283 is directly connected to the power line exposed pad 272 as shown in FIG. 7 , the power voltage of the power line 271 can be more stably supplied to the first electrode 283 .

결국, 본 발명의 실시예는 전도성 고분자층(350)을 통해 제1 전극(283)을 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결할 수 있다. 이로 인해, 본 발명의 실시예는 제1 기판(111)에 보조 전극을 설계하지 않고도 제1 전극(283)의 저항을 낮출 수 있다. 즉, 본 발명의 실시예는 박막 트랜지스터와 제2 전극(281) 사이에 보조 전극을 배치하지 않더라도, 제1 전극(283)의 저항을 낮출 수 있으므로, 제조 비용 상승 없이 제1 전극(283)의 저항을 낮출 수 있다.After all, in the embodiment of the present invention, the first electrode 283 can be electrically connected to the first auxiliary electrode 330 and the transparent auxiliary electrode 340 of the second substrate 112 through the conductive polymer layer 350. . Due to this, the embodiment of the present invention can lower the resistance of the first electrode 283 without designing an auxiliary electrode on the first substrate 111 . That is, in the embodiment of the present invention, the resistance of the first electrode 283 can be lowered without disposing an auxiliary electrode between the thin film transistor and the second electrode 281, so that the manufacturing cost of the first electrode 283 does not increase. resistance can be lowered.

또한, 봉지막(290)은 산소 또는 수분이 침투되는 것을 방지하기 위해 전원 라인 연결부(PCA)로 연장된 제2 보조 전극(300)을 덮도록 형성될 수 있다.In addition, the encapsulation film 290 may be formed to cover the second auxiliary electrode 300 extending to the power line connection part PCA in order to prevent oxygen or moisture from permeating.

도 7에서는 제2 보조 전극(300)과 봉지막(290)이 전원 라인 연결부(PCA)로 연장되어 형성된 것을 제외하고는 도 4를 결부하여 설명한 바와 실질적으로 동일하다. 따라서, 도 7의 다른 구성 요소들에 대한 자세한 설명은 생략한다.In FIG. 7 , the second auxiliary electrode 300 and the encapsulation film 290 are substantially the same as those described in connection with FIG. 4 except that the second auxiliary electrode 300 and the encapsulation film 290 are formed by extending to the power line connection portion PCA. Accordingly, detailed descriptions of other components of FIG. 7 are omitted.

도 8은 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 또 다른 예를 보여주는 단면도이다.FIG. 8 is a cross-sectional view showing still another example of a pixel in the display area of FIG. 3 and a power line connection area in the non-display area.

도 8을 참조하면, 제2 보조 전극(300)은 뱅크(284)를 관통하는 콘택홀(CT5)을 통해 노출될 수 있다. 제2 보조 전극(300) 상에는 제1 전극(283)이 배치될 수 있다. 즉, 제1 전극(283)은 제2 전극(281), 뱅크(284), 및 제2 보조 전극(300)을 덮도록 형성될 수 있다.Referring to FIG. 8 , the second auxiliary electrode 300 may be exposed through the contact hole CT5 penetrating the bank 284 . A first electrode 283 may be disposed on the second auxiliary electrode 300 . That is, the first electrode 283 may be formed to cover the second electrode 281 , the bank 284 , and the second auxiliary electrode 300 .

봉지막(290)은 뱅크(284)를 관통하는 콘택홀(CT5)을 제외한 영역에서 제1 전극(283)을 덮도록 형성될 수 있다. 예를 들어, 봉지막(290)은 제1 전극(283)을 덮도록 형성된 후, 레이저를 이용하여 뱅크(284)를 관통하는 콘택홀(CT5)에서 제거될 수 있다. 이로 인해, 제1 전극(283)은 뱅크(284)를 관통하는 콘택홀(CT5)을 통해 노출될 수 있으므로, 전도성 고분자층(350)과 전기적으로 연결될 수 있다.The encapsulation film 290 may be formed to cover the first electrode 283 in an area other than the contact hole CT5 penetrating the bank 284 . For example, the encapsulation film 290 may be formed to cover the first electrode 283 and then removed from the contact hole CT5 penetrating the bank 284 by using a laser. Accordingly, the first electrode 283 may be exposed through the contact hole CT5 penetrating the bank 284 and may be electrically connected to the conductive polymer layer 350 .

도 8에서 전도성 고분자층(350)은 보호막(250)을 관통하는 콘택홀(CT3)을 통해 전원 라인 패드(272)와 전기적으로 연결될 수 있다. 또한, 전도성 고분자층(350)은 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결될 수 있다. 또한, 전도성 고분자층(350)은 뱅크(284)를 관통하는 콘택홀(CT5)을 통해 제1 전극(283)과 전기적으로 연결될 수 있다.In FIG. 8 , the conductive polymer layer 350 may be electrically connected to the power line pad 272 through the contact hole CT3 penetrating the passivation layer 250 . Also, the conductive polymer layer 350 may be electrically connected to the first auxiliary electrode 330 and the transparent auxiliary electrode 340 of the second substrate 112 . In addition, the conductive polymer layer 350 may be electrically connected to the first electrode 283 through the contact hole CT5 penetrating the bank 284 .

결국, 본 발명의 실시예는 전도성 고분자층(350)을 통해 제1 전극(283)을 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결할 수 있다. 이로 인해, 본 발명의 실시예는 제1 기판(111)에 보조 전극을 설계하지 않고도 제1 전극(283)의 저항을 낮출 수 있다. 즉, 본 발명의 실시예는 박막 트랜지스터와 제2 전극(281) 사이에 보조 전극을 배치하지 않더라도, 제1 전극(283)의 저항을 낮출 수 있으므로, 제조 비용 상승 없이 제1 전극(283)의 저항을 낮출 수 있다.After all, in the embodiment of the present invention, the first electrode 283 can be electrically connected to the first auxiliary electrode 330 and the transparent auxiliary electrode 340 of the second substrate 112 through the conductive polymer layer 350. . Due to this, the embodiment of the present invention can lower the resistance of the first electrode 283 without designing an auxiliary electrode on the first substrate 111 . That is, in the embodiment of the present invention, the resistance of the first electrode 283 can be lowered without disposing an auxiliary electrode between the thin film transistor and the second electrode 281, so that the manufacturing cost of the first electrode 283 does not increase. resistance can be lowered.

도 8에서는 격벽(300)이 삭제되고, 제2 보조 전극(300) 상에 제1 전극(283)이 형성되며, 봉지막(290)이 뱅크(284)를 관통하는 콘택홀(CT5)을 제외한 영역에서 제1 전극(283)을 덮도록 형성된 것을 제외하고는 도 4를 결부하여 설명한 바와 실질적으로 동일하다. 따라서, 도 8의 다른 구성 요소들에 대한 자세한 설명은 생략한다.In FIG. 8 , the barrier rib 300 is deleted, the first electrode 283 is formed on the second auxiliary electrode 300, and the encapsulation film 290 passes through the bank 284 except for the contact hole CT5. Except for being formed to cover the first electrode 283 in the region, it is substantially the same as described in connection with FIG. 4 . Therefore, detailed descriptions of other components of FIG. 8 are omitted.

이상에서 살펴본 바와 같이, 본 발명의 실시예는 전도성 고분자층(350)을 통해 제1 전극(283)을 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결할 수 있다. 이로 인해, 본 발명의 실시예는 제1 기판(111)에 보조 전극을 설계하지 않고도 제1 전극(283)의 저항을 낮출 수 있다. 즉, 본 발명의 실시예는 박막 트랜지스터와 제2 전극(281) 사이에 보조 전극을 배치하지 않더라도, 제1 전극(283)의 저항을 낮출 수 있으므로, 제조 비용 상승 없이 제1 전극(283)의 저항을 낮출 수 있다.As described above, in the embodiment of the present invention, the first electrode 283 is electrically connected to the first auxiliary electrode 330 and the transparent auxiliary electrode 340 of the second substrate 112 through the conductive polymer layer 350. can be connected to Due to this, the embodiment of the present invention can lower the resistance of the first electrode 283 without designing an auxiliary electrode on the first substrate 111 . That is, in the embodiment of the present invention, the resistance of the first electrode 283 can be lowered without disposing an auxiliary electrode between the thin film transistor and the second electrode 281, so that the manufacturing cost of the first electrode 283 does not increase. resistance can be lowered.

또한, 본 발명의 실시예에 따른 표시장치가 투과부를 포함하는 투명표시장치로 구현될 수 있다. 투과부는 입사되는 광을 투과시킬 수 있는 물질만을 포함할 수 있다. 이 경우, 제2 보조 전극(300)은 불투명 금속이므로, 제2 보조 전극(300)의 면적이 넓어지면 투과부의 면적은 좁아진다. 본 발명의 실시예는 전도성 고분자층(350)을 통해 제1 전극(283)을 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결할 수 있으므로, 제1 기판(111)에서 제2 보조 전극(300)의 면적을 최소화할 수 있다. 따라서, 본 발명의 실시예는 투과부의 면적을 늘릴 수 있으므로, 투명표시장치의 투과율을 높일 수 있다.Also, the display device according to the exemplary embodiment of the present invention may be implemented as a transparent display device including a transmissive portion. The transmission unit may include only a material capable of transmitting incident light. In this case, since the second auxiliary electrode 300 is an opaque metal, as the area of the second auxiliary electrode 300 widens, the area of the transmission part narrows. Since the embodiment of the present invention can electrically connect the first electrode 283 to the first auxiliary electrode 330 and the transparent auxiliary electrode 340 of the second substrate 112 through the conductive polymer layer 350, The area of the second auxiliary electrode 300 on one substrate 111 can be minimized. Therefore, the embodiment of the present invention can increase the area of the transmission part, thereby increasing the transmittance of the transparent display device.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and may be variously modified and implemented without departing from the technical spirit of the present invention. . Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present invention should be construed according to the claims, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

100: 표시장치 110: 표시패널
111: 하부 기판 112: 상부 기판
120: 게이트 구동부 130: 소스 드라이브 IC
140: 연성필름 150: 회로보드
160: 타이밍 콘트롤러 210: 박막 트랜지스터
211: 액티브층 212: 게이트전극
213: 소스전극 214: 드레인전극
220: 커패시터 221: 제1 전극
222: 제2 전극 230: 게이트 절연막
240: 층간 절연막 250: 보호막
260: 평탄화막 271: 전원 라인
272: 전원 라인 패드 280: 유기발광소자
281: 제2 전극 282: 유기발광층
283: 제1 전극 284: 뱅크
290: 봉지막 300: 제2 보조 전극
310: 격벽 311: 제1 격벽
312: 제2 격벽 320: 컬러필터
330: 제1 보조 전극 340: 투명 보조 전극
350: 전도성 고분자층 360: 접착제100: display device 110: display panel
111: lower substrate 112: upper substrate
120: gate driver 130: source drive IC
140: flexible film 150: circuit board
160: timing controller 210: thin film transistor
211: active layer 212: gate electrode
213: source electrode 214: drain electrode
220: capacitor 221: first electrode
222: second electrode 230: gate insulating film
240: interlayer insulating film 250: protective film
260: planarization film 271: power line
272: power line pad 280: organic light emitting device
281: second electrode 282: organic light emitting layer
283 first electrode 284 bank
290: encapsulation film 300: second auxiliary electrode
310: bulkhead 311: first bulkhead
312: second bulkhead 320: color filter
330: first auxiliary electrode 340: transparent auxiliary electrode
350: conductive polymer layer 360: adhesive

Claims (13)

제1 기판 상에 배치되며, 전원 전압이 공급되는 전원 라인;
상기 제1 기판과 마주보는 제2 기판;
상기 전원 라인을 덮는 적어도 하나의 절연막;
상기 적어도 하나의 절연막 상에 배치된 제1 전극;
상기 제1 전극 상에 배치된 봉지층; 및
상기 제1 기판과 상기 제2 기판 사이에 채워진 전도성 고분자층을 구비하고,
상기 전원 라인은 상기 적어도 하나의 절연막을 관통하여 상기 전원 라인을 노출시키는 제1 콘택홀을 통해 상기 전도성 고분자층과 전기적으로 연결되고,
상기 봉지층에 의해 덮이지 않고 노출된 제1 전극은 상기 전도성 고분자층과 전기적으로 연결되는 것을 특징으로 하는 표시장치.a power line disposed on the first substrate and supplied with a power voltage;
a second substrate facing the first substrate;
at least one insulating film covering the power line;
a first electrode disposed on the at least one insulating film;
an encapsulation layer disposed on the first electrode; and
A conductive polymer layer filled between the first substrate and the second substrate,
The power line is electrically connected to the conductive polymer layer through a first contact hole exposing the power line through the at least one insulating film,
The display device, characterized in that the exposed first electrode not covered by the encapsulation layer is electrically connected to the conductive polymer layer. 제 1 항에 있어서,
상기 제1 기판과 마주보는 상기 제2 기판의 표면 상에 배치된 제1 보조 전극을 더 구비하고,
상기 제1 보조 전극은 상기 전도성 고분자층과 전기적으로 연결되는 것을 특징으로 하는 표시장치.According to claim 1,
Further comprising a first auxiliary electrode disposed on a surface of the second substrate facing the first substrate,
The display device, characterized in that the first auxiliary electrode is electrically connected to the conductive polymer layer. 제 1 항에 있어서,
상기 제1 전극은 상기 제1 콘택홀을 통해 상기 전원 라인과 접속되는 것을 특징으로 하는 표시장치.According to claim 1,
The display device according to claim 1 , wherein the first electrode is connected to the power line through the first contact hole. 제 2 항에 있어서,
상기 적어도 하나의 절연막과 상기 제1 전극 사이에 배치된 제2 전극; 및
상기 제2 전극과 상기 제1 전극 사이에 배치된 유기발광층을 더 구비하는 표시장치.According to claim 2,
a second electrode disposed between the at least one insulating film and the first electrode; and
The display device further comprising an organic light emitting layer disposed between the second electrode and the first electrode. 제 4 항에 있어서,
상기 제2 전극과 동일한 층에 배치된 제2 보조 전극; 및
상기 제2 전극을 구획하는 뱅크를 더 구비하고,
상기 제2 보조 전극은 상기 뱅크를 관통하여 상기 제2 보조 전극을 노출시키는 제2 콘택홀을 통해 상기 제1 전극과 전기적으로 연결되는 것을 특징으로 하는 표시장치.According to claim 4,
a second auxiliary electrode disposed on the same layer as the second electrode; and
Further comprising a bank partitioning the second electrode,
The display device of claim 1 , wherein the second auxiliary electrode is electrically connected to the first electrode through a second contact hole exposing the second auxiliary electrode through the bank. 제 5 항에 있어서,
상기 제2 보조 전극 상에 배치되는 정테이퍼 구조의 제1 격벽; 및
상기 제1 격벽 상에 배치되는 역테이퍼 구조의 제2 격벽을 더 구비하는 표시장치.According to claim 5,
a first barrier rib having a regular tapered structure disposed on the second auxiliary electrode; and
The display device further comprises a second barrier rib having a reverse tapered structure disposed on the first barrier rib. 제 5 항에 있어서,
상기 제2 보조 전극은 상기 제1 콘택홀을 통해 상기 전원 라인과 전기적으로 연결되는 것을 특징으로 하는 표시장치.According to claim 5,
The display device of claim 1 , wherein the second auxiliary electrode is electrically connected to the power line through the first contact hole. 제 2 항에 있어서,
상기 제2 기판과 상기 제1 보조 전극 상에 배치된 투명 보조 전극을 더 구비하는 표시장치.According to claim 2,
and a transparent auxiliary electrode disposed on the second substrate and the first auxiliary electrode. 제 4 항에 있어서,
상기 제2 전극, 상기 유기발광층, 및 상기 제1 전극이 순차적으로 적층되어 광을 발광하는 발광부에 대응되도록 상기 제2 기판 상에 배치되는 컬러필터를 더 구비하는 표시장치.According to claim 4,
The display device further includes a color filter disposed on the second substrate to correspond to a light emitting unit in which the second electrode, the organic light emitting layer, and the first electrode are sequentially stacked to emit light. 제 9 항에 있어서,
상기 컬러필터는 상기 제1 보조 전극 사이에 배치되는 것을 특징으로 하는 표시장치.According to claim 9,
The display device according to claim 1 , wherein the color filter is disposed between the first auxiliary electrodes. 제 9 항에 있어서,
상기 컬러필터를 둘러싸는 블랙 매트릭스; 및
상기 제2 기판, 상기 컬러필터, 및 상기 블랙 매트릭스 상에 배치된 투명 보조 전극을 더 구비하는 표시장치.According to claim 9,
a black matrix surrounding the color filter; and
A display device further comprising a transparent auxiliary electrode disposed on the second substrate, the color filter, and the black matrix. 제 11 항에 있어서,
상기 제1 보조 전극은 상기 투명 보조 전극 상에서 상기 블랙 매트릭스와 대응되는 영역에 배치되는 것을 특징으로 하는 표시장치.According to claim 11,
The display device according to claim 1 , wherein the first auxiliary electrode is disposed in an area corresponding to the black matrix on the transparent auxiliary electrode. 제 1 항에 있어서,
상기 제1 기판과 상기 제2 기판을 합착하는 접착제를 포함하고,
상기 접착제는 산소와 수분을 흡수하는 흡습제를 포함하는 것을 특징으로 하는 표시장치.According to claim 1,
An adhesive for bonding the first substrate and the second substrate,
The display device according to claim 1 , wherein the adhesive includes a moisture absorbent that absorbs oxygen and moisture.
KR1020160095830A 2016-07-28 2016-07-28 Display device KR102555648B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160095830A KR102555648B1 (en) 2016-07-28 2016-07-28 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160095830A KR102555648B1 (en) 2016-07-28 2016-07-28 Display device

Publications (2)

Publication Number Publication Date
KR20180012942A KR20180012942A (en) 2018-02-07
KR102555648B1 true KR102555648B1 (en) 2023-07-13

Family

ID=61203863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160095830A KR102555648B1 (en) 2016-07-28 2016-07-28 Display device

Country Status (1)

Country Link
KR (1) KR102555648B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682751B (en) * 2018-05-17 2020-07-03 武汉华星光电半导体显示技术有限公司 OLED display panel, manufacturing method thereof and OLED display device
US10637002B2 (en) 2018-05-17 2020-04-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light emitting diode display panel, manufacturing method thereof, and organic light emitting diode display apparatus
KR102554738B1 (en) * 2018-07-17 2023-07-11 엘지디스플레이 주식회사 Organic light emitting diode device and favricating method thereof
KR102633093B1 (en) 2018-10-01 2024-02-05 삼성디스플레이 주식회사 Display appratus and method of manufacturing the same
CN112186025B (en) * 2020-10-13 2024-03-29 合肥鑫晟光电科技有限公司 Display panel, manufacturing method thereof and display device
US20220158057A1 (en) * 2020-11-17 2022-05-19 Lg Display Co., Ltd. Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009146734A (en) 2007-12-14 2009-07-02 Seiko Epson Corp Organic electroluminescence device and its manufacturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102227455B1 (en) * 2013-10-08 2021-03-11 엘지디스플레이 주식회사 Organic light emitting display device and method for manufacturing the same
KR102453043B1 (en) * 2014-12-19 2022-10-11 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009146734A (en) 2007-12-14 2009-07-02 Seiko Epson Corp Organic electroluminescence device and its manufacturing method

Also Published As

Publication number Publication date
KR20180012942A (en) 2018-02-07

Similar Documents

Publication Publication Date Title
KR102611500B1 (en) Organic light emitting display device and method for manufacturing the same
KR102555648B1 (en) Display device
JP6456903B2 (en) Organic light emitting display
CN108022951B (en) Organic light emitting display device
KR20180073194A (en) Organic light emitting display
US11641756B2 (en) Display device with enhanced damage resistance and method for manufacturing the same
JP2019020732A (en) Display device
KR102489225B1 (en) Display device and method for manufacturing thereof
KR20180013577A (en) Transparent display device and method for manufacturing the same
KR102481863B1 (en) Display device
KR102431788B1 (en) Display device
KR102456123B1 (en) Display device
KR102572763B1 (en) Transparent display device and method for manufacturing the same
KR102612737B1 (en) Display device
JP2018098188A (en) Light emitting display device and method of manufacturing the same
KR102542873B1 (en) Display device
KR102512418B1 (en) Display device
KR20180074139A (en) Display device and method for manufacturing thereof
KR20180063627A (en) Organic light emitting display device
KR102431313B1 (en) Organic light emitting display device
KR102398001B1 (en) Organic light emitting display device
KR20200025582A (en) Display device
KR20210086025A (en) Display apparatus and multi screen display apparatus using the same
KR20210009487A (en) Display device
KR20180061843A (en) Organic light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant