KR102528990B1 - Fabrication process of diamond substrate, diamond cover, diamond plate and semiconductor package, and semiconductor package using the same - Google Patents
Fabrication process of diamond substrate, diamond cover, diamond plate and semiconductor package, and semiconductor package using the same Download PDFInfo
- Publication number
- KR102528990B1 KR102528990B1 KR1020200184855A KR20200184855A KR102528990B1 KR 102528990 B1 KR102528990 B1 KR 102528990B1 KR 1020200184855 A KR1020200184855 A KR 1020200184855A KR 20200184855 A KR20200184855 A KR 20200184855A KR 102528990 B1 KR102528990 B1 KR 102528990B1
- Authority
- KR
- South Korea
- Prior art keywords
- diamond
- layer
- substrate
- base substrate
- manufacturing process
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/16—Controlling or regulating
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/10—Heating of the reaction chamber or the substrate
- C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/04—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 개시서는 반도체 구조체에 관한 것인바, 더 구체적으로는 III-V족 화합물 반도체 패키지 및 이를 제조하는 공정에 관한 것이다. 더 구체적으로, 본 개시서의 반도체 패키지는, 구리로 매립된 다수의 비아 홀이 관통 형성된 다이아몬드 층을 포함하는 다이아몬드 플레이트로서, 상기 다이아몬드 층의 상면 및 하면 각각에 다수의 금속 층이 형성된 다이아몬드 플레이트; 상기 다이아몬드 층의 상면에 형성된 상기 다수의 금속 층 위에 부착된 반도체 소자; 상기 다이아몬드 플레이트 상에 상기 반도체 소자를 평면적으로 둘러싸는 폐곡선 형상으로 형성된 측벽; 및 접착재로써 상기 측벽을 덮는 다이아몬드 커버로서, 다이아몬드 층 및 상기 측벽에 접촉하도록 상기 다이아몬드 층으로부터 수직으로 또는 테이퍼지도록 상기 폐곡선 형상으로 돌출 형성된 테두리부를 포함하는, 다이아몬드 커버를 포함하고, 상기 측벽 또는 상기 테두리부에는 상기 폐곡선 내외부를 관통하는 적어도 2개의 리드(lead)가 형성되고, 상기 리드 각각은 상기 반도체 소자에 전기적으로 연결된다.The present disclosure relates to a semiconductor structure, and more particularly to a III-V compound semiconductor package and a process for manufacturing the same. More specifically, the semiconductor package of the present disclosure is a diamond plate including a diamond layer in which a plurality of via holes filled with copper are formed through, a diamond plate in which a plurality of metal layers are formed on upper and lower surfaces of the diamond layer, respectively; semiconductor elements attached on the plurality of metal layers formed on the upper surface of the diamond layer; a side wall formed on the diamond plate in a shape of a closed curve that surrounds the semiconductor device in a plane; and a diamond cover covering the sidewall with an adhesive material, including a diamond layer and an edge portion protruding vertically or tapered from the diamond layer in the shape of a closed curve so as to contact the sidewall, wherein the sidewall or the edge At least two leads penetrating inside and outside of the closed curve are formed in the portion, and each of the leads is electrically connected to the semiconductor element.
Description
본 개시서는 반도체 구조체에 관한 것인바, 더 구체적으로는 III-V족 화합물 반도체 패키지 및 이를 제조하는 공정에 관한 것이다. 본 개시서는 고전압 화합물 반도체 전력 소자 또는 MMIC(마이크로파 집적 회로; Monolithic Microwave IC) 소자의 패키지에 있어서 방열 특성을 개선함에 관한 것이다. 특정 실시 예들은 열전도도 특성이 우수한 다결정(polycrystalline) 다이아몬드를 웨이퍼 단위로 제조하는 공정, 이를 이용한 다이아몬드 전력 반도체 또는 MMIC 소자 패키지의 제조에 적용될 수 있도록 최적화한 공정에 관한 것이다.The present disclosure relates to a semiconductor structure, and more particularly to a III-V compound semiconductor package and a process for manufacturing the same. The present disclosure relates to improving heat dissipation characteristics in a package of a high voltage compound semiconductor power device or MMIC (Monolithic Microwave IC) device. Specific embodiments relate to a process of manufacturing polycrystalline diamond having excellent thermal conductivity in a wafer unit, and a process optimized to be applied to the manufacture of a diamond power semiconductor or MMIC device package using the same.
본 발명의 기술분야에서 다음의 용어들이 널리 이용되며, 이들의 정의는 본 명세서를 해석하는 데 유용할 것이다. '와이드 밴드 갭 반도체(wide band-gap semiconductor) 기술'은 와이드 밴드 갭 반도체에 기반한 전자 소자 및 광전자 소자를 제조하는 기술을 지칭하는 데 이용될 수 있다.The following terms are widely used in the art of the present invention, and their definitions will be useful in interpreting this specification. 'Wide band-gap semiconductor technology' may be used to refer to a technology for manufacturing electronic and optoelectronic devices based on wide band-gap semiconductors.
'단결정(단정질) 또는 다결정(다정질) 재료, 웨이퍼, 또는 층'은 하나 또는 여러 결정으로 형성된, 즉, 대체로 평행이동 대칭성(translational symmetry)을 가지는 재료, 웨이퍼, 또는 층을 지칭하는 데 이용될 수 있다. '층'이라는 용어 그 기저면(underlying surface)의 적어도 일부 위에 연속적이거나 불연속적인 방식으로 배치된 재료를 지칭한다. 또한, "층"이라는 용어는 그 배치된 재료가 반드시 일정한 두께를 가졌음을 의미하지는 않는다. 그 배치된 재료는 일정한 두께 또는 변화하는 두께 중 어떤 것이라도 가질 수 있다. 'Single-crystal (monocrystalline) or polycrystalline (polycrystalline) material, wafer, or layer' is used to refer to a material, wafer, or layer formed of one or more crystals, i.e., having substantially translational symmetry. It can be. The term 'layer' refers to a material disposed in a continuous or discontinuous manner over at least a portion of its underlying surface. Also, the term "layer" does not necessarily mean that the disposed material has a constant thickness. The disposed material may have either a constant thickness or a varying thickness.
게다가 본 명세서에서 언급된 어느 하나의 "층"은, 문맥상 달리 명시하지 않았다면, 단일 층 또는 복수의 층들을 지칭할 수 있다. 이 용어는 결정의 성장에 관하여 흔하게 쓰이며, 대부분의 반도체들에 있어서 필수적이다. 실제 반도체들은 결함(defect)을 가지고 있으나 평행이동 대칭성을 가정하면 이들 재료의 전자적 속성 및 광학적 속성을 설명할 수 있을 만큼 충분히 그 결함 밀도가 낮다.Moreover, any “layer” referred to herein may refer to a single layer or a plurality of layers, unless the context dictates otherwise. This term is commonly used in reference to crystal growth and is essential for most semiconductors. Real semiconductors have defects, but the defect density is low enough to explain the electronic and optical properties of these materials, assuming translational symmetry.
다결정 재료는 하나를 초과하는 개수의 결정으로 구성되거나 다양한 방향성을 가지는 결정들로 구성된 재료를 지칭하는 데 이용될 수 있으며, 비결정(비정질) 자료는 실제 또는 겉보기의 결정 형태가 없는 재료를 지칭하는 데 이용될 수 있다.Polycrystalline materials can be used to refer to materials that are composed of more than one number of crystals or that have multiple orientations, while amorphous (amorphous) materials refer to materials that do not have an actual or apparent crystalline form. can be used
합성 다이아몬드는 본 발명의 기술분야에 공지된 방법들 중 어느 하나에 의하여 생산된 인공 다이아몬드를 지칭하는 데 이용될 수 있는바, 그 방법들은 고온 고압 기법 및 화학 기상 증착(CVD)을 포함하지만 이에 한정되지 않는다. '다이아몬드 웨이퍼', '다이아몬드 기판', '다이아몬드 작동 기판' 또는 '다이아몬드 웨이퍼 기판'은 서로 대체 가능하게 이용된 용어들인바, 예컨대, 그러한 다이아몬드 웨이퍼는 소정의 직경(예컨대, 4인치 또는 100mm 이상)을 가지는 다결정 다이아몬드 웨이퍼를 포함할 수 있음을 통상의 기술자는 이해할 수 있을 것이다.Synthetic diamond may be used to refer to artificial diamonds produced by any of the methods known in the art, including but not limited to high temperature and high pressure techniques and chemical vapor deposition (CVD). It doesn't work. 'Diamond wafer', 'diamond substrate', 'diamond operation substrate' or 'diamond wafer substrate' are terms used interchangeably, e.g., such a diamond wafer may have a predetermined diameter (e.g., 4 inches or 100 mm or more) It will be appreciated by those skilled in the art that it may include a polycrystalline diamond wafer having
본딩 또는 웨이퍼 본딩은 2개의 표면들, 일반적으로 반도체 표면들을 근접시켜 서로 단단히 부착되게 하는 기술을 지칭하는 데 이용될 수 있다. 본딩은 화학적 본딩 또는 접착제를 이용함으로써 달성될 수 있다. 이 공정은 반도체 기술분야에서 널리 이용된다. 예를 들어, 반도체 웨이퍼 본딩(Semiconductor Wafer Bonding), Springer Verlag, 1989이라는 Tong과 Gosele의 책이 참고될 수 있다.Bonding or wafer bonding may be used to refer to a technique of bringing two surfaces, typically semiconductor surfaces, into close proximity so that they are firmly attached to each other. Bonding can be accomplished by using chemical bonding or adhesives. This process is widely used in semiconductor technology. For example, Tong and Gosele's book entitled Semiconductor Wafer Bonding, Springer Verlag, 1989 may be referred to.
방송 시스템, 기타 통신 시스템에서뿐만 아니라 이동 통신 시장의 급격한 팽창과 사용자 요구의 증가에 따라 이동 통신 시스템에 있어서도 보다 빠르고 많은 데이터 전송이 필요하게 되었으며, 특히, 통신 분야에서 보다 많은 데이터를 짧은 시간 내에 전송하기 위해 수백 MHz에 이르는 광대역 특성을 가진 고출력 증폭 소자가 요구된다. 전력 소자 분야, 특히, 전력 시스템, 인공위성, 친환경 에너지 제품, 자동차 센서 등과 같은 분야에서뿐만 아니라 방위 산업에서의 이용에 있어서도 반도체 소자의 높은 출력 전력 및 고온에서의 안정적 동작이 필요하다.In addition to broadcasting systems and other communication systems, faster and more data transmission is required in mobile communication systems due to the rapid expansion of the mobile communication market and increase in user demand. For this purpose, a high-power amplification device with broadband characteristics up to hundreds of MHz is required. In the field of power devices, in particular, high output power and stable operation at high temperatures of semiconductor devices are required not only in fields such as power systems, satellites, eco-friendly energy products, automotive sensors, etc., but also for use in the defense industry.
이러한 요구 사항에 관하여 높은 항복 전압과 넓은 밴드 폭(band gap)을 가져 고전력의 출력에 유리하고, 높은 캐리어 농도와 높은 전자 이동도를 가져 높은 전계 포화 속도를 보이는 한편 캐리어 산란이 적어 고속 스위칭(즉, 고주파수 동작)에 유리한 장점, 높은 온도에서도 안정적으로 동작할 수 있는 장점이 있는 III-V족 화합물 반도체와 같은 화합물 반도체 전력 소자가 각광받고 있다. Regarding these requirements, it has a high breakdown voltage and a wide band gap, which is advantageous for high power output, and has a high carrier concentration and high electron mobility, so it shows a high electric field saturation rate, while carrier scattering is low, so it is high-speed switching (i.e. , high-frequency operation), compound semiconductor power devices such as group III-V compound semiconductors, which have advantages of being able to operate stably even at high temperatures, are in the limelight.
예컨대, 질화 갈륨 소자는 종래의 규소 기반의 LDMOS보다 10배, GaAs 소자보다 8배 이상으로 최대 출력 전력이 높으나 기판 및 패키징 구조에 현존하는 열 방출 상의 한계 때문에 질화 갈륨의 잠재적 성능의 20%에 해당하는 7 W 내지 8 W/mm가량의 전력 밀도만이 구현되고 있다. 이는 질화 갈륨 재료를 이용한 전력 반도체 소자의 경우에 2차원 전자 기체(2DEG; 2-dimensional electron gas)가 형성되어 전자가 빠르게 소스 측으로부터 드레인 측으로 이동하지만 드레인 측의 게이트 에지 부분에 집중된 전계로 인한 이온 충돌에 의하여 높은 열이 발생하기 때문이다.For example, gallium nitride devices have a maximum output power that is 10 times higher than conventional silicon-based LDMOS and 8 times higher than GaAs devices, but corresponds to 20% of the potential performance of gallium nitride due to heat dissipation limitations present in substrates and packaging structures. Only power densities of about 7 W to 8 W/mm have been implemented. This is because in the case of a power semiconductor device using a gallium nitride material, a 2-dimensional electron gas (2DEG) is formed and electrons move quickly from the source side to the drain side, but ions due to the electric field concentrated on the gate edge portion of the drain side This is because high heat is generated by collision.
따라서 이러한 화합물 반도체 전력 소자는 안정적으로 동작할 수 있는 온도 영역에 머물 수 있도록 방열체(heat spreader)와의 결합이 요구된다. Si(규소)의 열전도도는 약 149 W/m·K, 질화 갈륨의 열전도도는 약 160 W/m·K에 불과하고, 종래의 고주파 소자 패키지에 이용되었던 방열체로 CPC(Cu/Mo70Cu/Cu)가 약 300 W/m·K의 열전도도를 가지고, CMC(Cu/Mo/Cu)가 약 250 W/m·K의 열전도도를 가지며, CuW(W85Cu15)가 약 220 W/m·K의 열전도도를 가졌을 뿐이므로 그 대신에 열을 관리하도록 구성된 SiC(탄화규소) 기판 상에 질화 갈륨 소자 층을 배치하고 이용하는 방안(예컨대, 미국 등록특허 제9,111,750호)이 있었으나, 탄화규소의 웨이퍼 성장에 최대 4인치 정도의 한계가 있고, 열전도도도 390 내지 450 W/m·K가량에 불과하여 그 방열 성능에 여전히 한계가 있었다.Therefore, such a compound semiconductor power device is required to be coupled with a heat spreader so that it can stay in a stable operating temperature range. The thermal conductivity of Si (silicon) is about 149 W/m K and that of gallium nitride is only about 160 W/m K, and CPC (Cu/Mo 70 Cu /Cu) has a thermal conductivity of about 300 W/m K, CMC (Cu/Mo/Cu) has a thermal conductivity of about 250 W/m K, and CuW (W 85 Cu 15 ) has a thermal conductivity of about 220 W Since it only had a thermal conductivity of /m K, there was a method of disposing and using a gallium nitride element layer on a SiC (silicon carbide) substrate configured to manage heat instead (eg, US Patent No. 9,111,750), but carbonization There is a limit of up to about 4 inches in wafer growth of silicon, and thermal conductivity is only about 390 to 450 W/m·K, so there is still a limit to its heat dissipation performance.
따라서 이러한 문제점을 해결하기 위해 최근 1200 내지 2000 W/m·K의 열전도도를 가지는 다이아몬드 웨이퍼를 질화 갈륨 웨이퍼에 본딩함으로써 방열 특성을 개선하고자 하는 지속적인 노력이 있어 왔으나 여전히 낮은 생산성과 다이아몬드의 높은 가공 비용에 의해 제한적이다. 경도가 가장 높은 재료인 다이아몬드의 물성 상, 그 높은 강성과 탄소 간의 강한 결합력으로 인하여 그 표면의 연마 가공이나 다른 금속과의 이종 접합 시에 접합력 문제가 있어 그 공정도 쉽지 않다.Therefore, in order to solve this problem, continuous efforts have been made to improve heat dissipation characteristics by bonding a diamond wafer having a thermal conductivity of 1200 to 2000 W/m K to a gallium nitride wafer, but still low productivity and high processing cost of diamond. limited by Due to the physical properties of diamond, which is the material with the highest hardness, and its high stiffness and strong bonding force between carbon, there is a bonding problem during polishing of the surface or heterogeneous bonding with other metals, and the process is not easy.
본 개시서는 열전도도가 가장 우수한 다이아몬드를 이용하여 열적 특성을 개선하되, 다이아몬드-금속 간의 이종 접합 시에 발생하는 종래 기술 상의 문제점을 극복할 수 있는 다이아몬드 기판의 제조 공정과 이를 이용한 화합물 반도체 전력 소자 패키지의 제조 공정을 제시하는 것을 목적으로 한다.The present disclosure discloses a process for manufacturing a diamond substrate capable of improving thermal characteristics by using diamond having the highest thermal conductivity and overcoming problems in the prior art that occur during heterojunction between diamond and metal, and a compound semiconductor power device package using the same. The purpose is to present the manufacturing process of.
상기한 바와 같은 본 발명의 목적을 달성하고, 후술하는 본 발명의 특징적인 효과를 실현하기 위한 본 발명의 특징적인 구성은 하기와 같다.The characteristic configuration of the present invention for achieving the object of the present invention as described above and realizing the characteristic effects of the present invention described later is as follows.
본 개시서의 일 양상에 따르면 다이아몬드 기판을 제조하는 공정이 제공되는바, 그 다이아몬드 기판 제조 공정은, 기저 기판의 표면에 제1 입자 크기를 가지는 제1 다이아몬드 입자들을 시딩(seeding)하는 제1 시딩 단계; 상기 제1 다이아몬드 입자들이 시딩된 상기 기저 기판의 표면에 상기 제1 입자 크기보다 작은 제2 입자 크기를 가지는 제2 다이아몬드 입자들을 시딩하는 제2 시딩 단계; 상기 제1 다이아몬드 입자들 및 상기 제2 다이아몬드 입자들로 시딩된 상기 기저 기판에 핵 생성 층을 성장시키는 핵 생성 층 성장 단계; 상기 핵 생성 층 위에 나노 결정질(nanocrystalline) 다이아몬드를 성장시키는 나노 결정질 성장 단계; 및 상기 나노 결정질 다이아몬드 위에 마이크로 결정질(micro-crystalline) 다이아몬드를 성장시키는 마이크로 결정질 성장 단계를 포함한다.According to one aspect of the present disclosure, a process for manufacturing a diamond substrate is provided, including first seeding of first diamond particles having a first particle size on a surface of a base substrate. step; a second seeding step of seeding second diamond particles having a second particle size smaller than the first particle size on the surface of the base substrate seeded with the first diamond particles; growing a nucleation layer on the base substrate seeded with the first diamond particles and the second diamond particles; a nanocrystalline growth step of growing nanocrystalline diamond on the nucleation layer; and a micro-crystalline growth step of growing micro-crystalline diamond on the nano-crystalline diamond.
일 실시예에서, 상기 제1 시딩 단계는, 상기 기저 기판을 상기 제1 다이아몬드 입자들을 함유한 제1 혼합물에 담그는 단계; 상기 제1 다이아몬드 입자들이 상기 기저 기판에 부착되도록 초음파 처리하는 단계; 상기 제1 다이아몬드 입자들이 부착된 상기 기저 기판을 세정하는 단계; 및 세정된 상기 기저 기판을 가열하는 단계를 포함하고, 상기 제2 시딩 단계는, 상기 기저 기판을 상기 제2 다이아몬드 입자들을 함유한 제2 혼합물에 담그는 단계; 상기 제2 다이아몬드 입자들이 상기 기저 기판에 부착되도록 초음파 처리하는 단계; 상기 제2 다이아몬드 입자들이 부착된 상기 기저 기판을 세정하는 단계; 및 세정된 상기 기저 기판을 가열하는 단계를 포함한다.In one embodiment, the first seeding step may include immersing the base substrate in a first mixture containing the first diamond particles; ultrasonic treatment so that the first diamond particles are attached to the base substrate; cleaning the base substrate to which the first diamond particles are attached; and heating the cleaned base substrate, wherein the second seeding step includes: immersing the base substrate in a second mixture containing the second diamond particles; ultrasonic treatment so that the second diamond particles are attached to the base substrate; cleaning the base substrate to which the second diamond particles are attached; and heating the cleaned base substrate.
바람직하게, 상기 핵 생성 층 성장 단계는 메탄 및 수소 기체를 포함하는 기체를 이용한 MPCVD(마이크로파 플라스마 화학 기상 증착)로 수행되되, 600 ℃보다 낮은 온도에서 2.4%보다 낮은 메탄 대 수소 비(CH4/H2 ratio)로 수행된다.Preferably, the nucleation layer growing step is performed by MPCVD (Microwave Plasma Chemical Vapor Deposition) using a gas containing methane and hydrogen gas, wherein the methane-to-hydrogen ratio (CH 4 / H 2 ratio).
유리하게, 상기 나노 결정질 성장 단계는 메탄 및 수소 기체를 포함하는 기체를 이용한 MPCVD(마이크로파 플라스마 화학 기상 증착)로 수행되되, 600 ℃ 내지 800 ℃의 온도에서 1%보다 낮은 메탄 대 수소 비(CH4/H2 ratio)로 수행된다.Advantageously, the nanocrystalline growth step is performed by MPCVD (Microwave Plasma Chemical Vapor Deposition) using a gas comprising methane and hydrogen gas, wherein the methane to hydrogen ratio (CH 4 /H 2 ratio).
바람직하게, 상기 마이크로 결정질 성장 단계는 메탄 및 수소 기체를 포함하는 기체를 이용한 MPCVD(마이크로파 플라스마 화학 기상 증착)로 수행되되, 800 ℃ 내지 1000 ℃의 온도에서 1.6% 내지 2.4%의 메탄 대 수소 비(CH4/H2 ratio)로 수행된다.Preferably, the microcrystalline growth step is performed by MPCVD (microwave plasma chemical vapor deposition) using a gas containing methane and hydrogen gas, at a temperature of 800 ° C. to 1000 ° C., with a methane-to-hydrogen ratio of 1.6% to 2.4% ( CH 4 /H 2 ratio).
일 실시 예에서, 상기 다이아몬드 기판 제조 공정은, 상기 제2 시딩 단계 후, 상기 핵 생성 층 성장 단계 전에, 상기 제1 다이아몬드 입자들 및 상기 제2 다이아몬드 입자들로 시딩된 다이아몬드 입자층 위에 제1 감광제(photoresist) 층을 코팅하고 상기 제1 감광제 층에 패턴을 형성(patterning)하는 단계; 패턴 형성된 상기 제1 감광제 층을 제1 식각 마스크(etch mask)로서 이용하여 상기 다이아몬드 입자층을 선택적으로 식각하는 단계; 및 상기 선택적 식각 후 상기 제1 감광제 층을 제거하는 단계를 더 포함한다.In one embodiment, the diamond substrate manufacturing process may include, after the second seeding step and before the nucleation layer growth step, a first photoresist ( coating a photoresist layer and patterning the first photoresist layer; selectively etching the diamond particle layer using the patterned first photoresist layer as a first etch mask; and removing the first photoresist layer after the selective etching.
본 개시서의 다른 양상에 따르면 다이아몬드 커버를 제조하는 공정이 제공되는바, 그 다이아몬드 커버 제조 공정은, 기저 기판 상에 외곽선에 의하여 서로 구분되는 반복적인 평면 패턴으로 형성된 다이아몬드 층을 포함하는 기판 또는 상기 다이아몬드 기판 제조 공정에 따라 제조되어 기저 기판 상에 외곽선에 의하여 서로 구분되는 반복적인 평면 패턴으로 형성된 다이아몬드 층을 포함하는 기판인 다이아몬드 기판에 포함된 상기 다이아몬드 층의 상부 표면 및 상기 기저 기판의 하부 표면을 연마하는 연마 단계; 상기 기저 기판의 하부 표면 상에 적어도 상기 외곽선의 폭을 덮는 패턴으로 된 제2 식각 마스크를 제2 감광제 또는 금속으로 형성하는 단계; 상기 제2 식각 마스크를 이용한 상기 기저 기판의 하부에 대한 보쉬 공정으로써 수직으로 또는 테이퍼지도록 이방성 식각을 수행하여 상기 다이아몬드 층의 하부가 일부 노출되게 하는 보쉬 식각(Bosch etch) 단계; 및 상기 보쉬 식각 단계 후에 상기 다이아몬드 기판을 다이싱(dicing)하여 상기 평면 패턴에 해당하는 다수의 다이아몬드 커버를 제조하는 웨이퍼 다이싱 단계를 포함한다.According to another aspect of the present disclosure, a process for manufacturing a diamond cover is provided, which includes a substrate including a diamond layer formed in a repetitive plane pattern separated from each other by an outline on a base substrate, or the above The upper surface of the diamond layer and the lower surface of the base substrate included in the diamond substrate, which is a substrate including a diamond layer formed according to the diamond substrate manufacturing process and formed in a repetitive plane pattern separated from each other by an outline on the base substrate a polishing step of polishing; forming a second etching mask having a pattern covering at least a width of the outer line on a lower surface of the base substrate with a second photoresist or metal; a Bosch etch step of partially exposing a lower part of the diamond layer by performing an anisotropic etching to a vertical or tapered lower part of the base substrate as a Bosch process using the second etching mask; and a wafer dicing step of manufacturing a plurality of diamond covers corresponding to the plane pattern by dicing the diamond substrate after the Bosch etching step.
본 개시서의 또 다른 양상에 따르면 다이아몬드 플레이트를 제조하는 공정이 제공되는바, 그 다이아몬드 플레이트 제조 공정은, 기저 기판 상에 형성된 다이아몬드 층을 포함하는 패턴 없는 기판 또는 상기 다이아몬드 기판 제조 공정에 따라 패턴 없이 제조된 기판인 다이아몬드 기판에 포함된 상기 기저 기판을 제거하는 공정 및 상기 다이아몬드 층의 표면을 연마하는 공정을 수행하는 단계, 또는 연마된 다이아몬드 층으로 구성된 다이아몬드 기판을 가지고 시작하는 단계; 상기 다이아몬드 층을 관통하는 다수의 비아 홀을 형성하는 단계; 상기 비아 홀에 구리를 매립하는 단계; 상기 다이아몬드 층의 양면에 소정의 패턴으로 다수의 금속 층을 형성하는 금속화(metallization) 단계; 및 상기 금속화 단계 후에 상기 다이아몬드 기판을 다이싱(dicing)하여 다수의 다이아몬드 플레이트(diamond plate)를 제조하는 웨이퍼 다이싱 단계를 포함한다.According to another aspect of the present disclosure, there is provided a process for manufacturing a diamond plate, wherein the diamond plate manufacturing process includes a substrate without a pattern including a diamond layer formed on a base substrate or without a pattern according to the diamond substrate manufacturing process. performing the process of removing the base substrate included in the manufactured diamond substrate and the process of polishing the surface of the diamond layer, or starting with a diamond substrate composed of a polished diamond layer; forming a plurality of via holes penetrating the diamond layer; filling the via hole with copper; a metallization step of forming a plurality of metal layers in a predetermined pattern on both sides of the diamond layer; and a wafer dicing step of manufacturing a plurality of diamond plates by dicing the diamond substrate after the metallization step.
바람직하게, 상기 비아 홀을 형성하는 단계는, 상기 비아 홀의 외곽으로부터 중심을 향하는 방향 또는 상기 비아 홀의 중심으로부터 외곽을 향하는 방향인 제1 방사 방향, 및 시계 방향 또는 반시계 방향인 제1 회전 방향의 나선 형상으로 극초단파 레이저를 상기 다이아몬드 층의 수직 방향으로 조사하는 제1 레이저 가공 단계; 및 상기 제1 방사 방향의 반대 방향인 제2 방사 방향, 및 상기 제1 회전 방향의 반대 방향인 제2 회전 방향의 나선 형상으로 상기 극초단파 레이저를 상기 다이아몬드 층의 수직 방향으로 조사하는 제2 레이저 가공 단계를 포함한다.Preferably, the forming of the via hole may include a first radial direction, which is a direction from the outer edge of the via hole to the center or a direction from the center of the via hole to the outer edge, and a clockwise or counterclockwise first rotation direction. A first laser processing step of irradiating a spiral microwave laser in a direction perpendicular to the diamond layer; and a second laser processing of irradiating the microwave laser in a direction perpendicular to the diamond layer in a spiral shape in a second radiation direction opposite to the first radiation direction and a second rotation direction opposite to the first rotation direction. Include steps.
유리하게, 상기 비아 홀에 구리를 매립하는 단계는, 상기 다이아몬드 층의 일면에 지지 금속 층을 부착하는 단계; 상기 비아 홀의 측벽 및 상기 지지 금속 층에 타이타늄(Ti) 또는 텅스텐(W)으로 구성된 금속 박막 층을 형성하는 단계; 상기 금속 박막 층에 금(Au), 은(Ag), 또는 구리(Cu)를 증착하는 단계; 기 비아 홀의 내부에 구리를 도금하는 단계; 및 상기 다이아몬드 층의 양면을 연마하여 상기 지지 금속 층을 제거하는 단계를 포함한다.Advantageously, the step of filling the via hole with copper comprises: attaching a supporting metal layer to one side of the diamond layer; forming a metal thin film layer made of titanium (Ti) or tungsten (W) on sidewalls of the via hole and the supporting metal layer; depositing gold (Au), silver (Ag), or copper (Cu) on the metal thin film layer; plating copper on the inside of the via hole; and polishing both sides of the diamond layer to remove the supporting metal layer.
바람직하게, 상기 금속화 단계에서, 상기 다이아몬드 층의 양면 각각에 대하여, 제3 감광제 층을 코팅하고 상기 제3 감광제 층에 원하는 패턴을 형성(patterning)하는 단계; 패턴 형성된 상기 제3 감광제 층을 증착 마스크로서 이용하여 상기 다수의 금속 층을 순차적으로 증착하는 금속 층 형성 단계; 및 상기 다수의 금속 층의 형성 후, 상기 제3 감광제 층을 제거하는 단계를 수행한다.Preferably, in the metallization step, coating a third photoresist layer on each of both sides of the diamond layer and patterning the third photoresist layer; a metal layer forming step of sequentially depositing the plurality of metal layers using the patterned third photoresist layer as a deposition mask; and removing the third photoresist layer after the formation of the plurality of metal layers.
더 바람직하게, 상기 금속 층 형성 단계는, 상기 다이아몬드 층에 타이타늄(Ti), 크롬(Cr) 또는 텅스텐(W)을 50 nm 내지 200 nm 두께로 증착하여 제1 금속 층을 형성하는 단계; 상기 제1 금속 층에 니켈(Ni) 또는 백금(Pt)을 100 nm 내지 300 nm 두께로 증착하여 제2 금속 층을 형성하는 단계; 및 상기 제2 금속 층에 금(Au)을 500 nm 내지 5 μm 두께로 증착하여 제3 금속 층을 형성하는 단계를 포함한다.More preferably, the forming of the metal layer may include forming a first metal layer by depositing titanium (Ti), chromium (Cr), or tungsten (W) on the diamond layer to a thickness of 50 nm to 200 nm; forming a second metal layer by depositing nickel (Ni) or platinum (Pt) on the first metal layer to a thickness of 100 nm to 300 nm; and forming a third metal layer by depositing gold (Au) on the second metal layer to a thickness of 500 nm to 5 μm.
유리하게, 상기 웨이퍼 다이싱 단계는, 상기 다이아몬드 층의 일면에 접착성 테이프를 부착한 후에 극초단파 레이저를 조사함으로써 수행된다.Advantageously, the wafer dicing step is performed by irradiating a microwave laser after attaching an adhesive tape to one surface of the diamond layer.
본 개시서의 다른 일 양상에 따르면 반도체 패키지를 제조하는 공정이 제공되는바, 그 반도체 패키지 제조 공정은, 상기 다이아몬드 플레이트 제조 공정에 따라서 제조된 다이아몬드 플레이트의 일면에 형성된 상기 다수의 금속 층 위에 반도체 소자를 부착하는 공정 및 상기 일면 상에서 상기 반도체 소자를 평면적으로 둘러싸는 폐곡선 형상으로 된 측벽을 상기 일면에 형성하는 공정을 수행하는 단계로서, 상기 측벽에는 상기 폐곡선 내외부를 관통하는 적어도 2개의 리드(lead)를 형성하고, 상기 리드 각각을 상기 반도체 소자에 전기적으로 연결하는, 단계; 및 상기 다이아몬드 커버 제조 공정에 따라 제조된 다이아몬드 커버로 상기 측벽을 덮되, 상기 다이아몬드 커버의 돌출된 상기 기저 기판의 부분인 테두리부와 상기 측벽 사이에 접착재를 적용하는 단계를 포함한다.According to another aspect of the present disclosure, a process for manufacturing a semiconductor package is provided, wherein the semiconductor package manufacturing process includes semiconductor devices on the plurality of metal layers formed on one surface of a diamond plate manufactured according to the diamond plate manufacturing process. A step of attaching and a step of forming a sidewall on the one surface in the shape of a closed curve that surrounds the semiconductor element in a plane on the one surface, wherein the sidewall includes at least two leads penetrating inside and outside of the closed curve forming and electrically connecting each of the leads to the semiconductor element; and covering the sidewall with the diamond cover manufactured according to the diamond cover manufacturing process, and applying an adhesive material between the sidewall and an edge portion of the diamond cover protruding from the base substrate.
본 개시서의 또 다른 일 양상에 따르면 반도체 패키지를 제조하는 공정이 제공되는바, 그 반도체 패키지 제조 공정은, 상기 다이아몬드 플레이트 제조 공정에 따라서 제조된 다이아몬드 플레이트의 일면에 형성된 상기 다수의 금속 층 위에 반도체 소자를 부착하는 공정 및 상기 일면 상에서 상기 반도체 소자를 평면적으로 둘러싸는 폐곡선 형상으로 된 측벽을 상기 일면에 형성하는 공정을 수행하는 단계; 상기 다이아몬드 커버 제조 공정에 따라 제조된 다이아몬드 커버에서 상기 폐곡선 형상으로 돌출된 상기 기저 기판의 부분인 테두리부에 상기 폐곡선 내외부를 관통하는 적어도 2개의 리드(lead)를 형성하는 단계; 및 상기 다이아몬드 커버로 상기 측벽을 덮되, 상기 리드 각각을 상기 반도체 소자에 전기적으로 연결하는 공정 및 상기 다이아몬드 커버의 돌출된 상기 기저 기판의 부분인 테두리부와 상기 측벽 사이에 접착재를 적용하는 공정을 수행하는 단계를 포함한다.According to another aspect of the present disclosure, a process for manufacturing a semiconductor package is provided, wherein the semiconductor package manufacturing process includes a semiconductor on the plurality of metal layers formed on one surface of a diamond plate manufactured according to the diamond plate manufacturing process. performing a process of attaching an element and a process of forming a sidewall in a closed curve shape that planarly surrounds the semiconductor element on the one surface; forming at least two leads penetrating inside and outside of the closed curve at an edge portion of the base substrate protruding in the shape of the closed curve in the diamond cover manufactured according to the diamond cover manufacturing process; and a step of electrically connecting each of the leads to the semiconductor device while covering the sidewall with the diamond cover and a step of applying an adhesive between the edge portion of the diamond cover, which is a protruding part of the base substrate, and the sidewall. It includes steps to
본 개시서의 마지막 양상에 따르면 반도체 패키지가 제공되는바, 그 반도체 패키지는, 구리로 매립된 다수의 비아 홀이 관통 형성된 다이아몬드 층을 포함하는 다이아몬드 플레이트로서, 상기 다이아몬드 층의 상면 및 하면 각각에 다수의 금속 층이 형성된 다이아몬드 플레이트; 상기 다이아몬드 층의 상면에 형성된 상기 다수의 금속 층 위에 부착된 반도체 소자; 상기 다이아몬드 플레이트 상에 상기 반도체 소자를 평면적으로 둘러싸는 폐곡선 형상으로 형성된 측벽; 및 접착재로써 상기 측벽을 덮는 다이아몬드 커버로서, 다이아몬드 층 및 상기 측벽에 접촉하도록 상기 다이아몬드 층으로부터 수직으로 또는 테이퍼지도록 상기 폐곡선 형상으로 돌출 형성된 테두리부를 포함하는, 다이아몬드 커버를 포함하고, 상기 측벽 또는 상기 테두리부에는 상기 폐곡선 내외부를 관통하는 적어도 2개의 리드(lead)가 형성되고, 상기 리드 각각은 상기 반도체 소자에 전기적으로 연결된다.According to the last aspect of the present disclosure, a semiconductor package is provided, which is a diamond plate including a diamond layer in which a plurality of via holes filled with copper are formed, and a plurality of via holes are formed on upper and lower surfaces of the diamond layer, respectively. A diamond plate on which a metal layer is formed; semiconductor elements attached on the plurality of metal layers formed on the upper surface of the diamond layer; a side wall formed on the diamond plate in a shape of a closed curve that surrounds the semiconductor device in a plane; and a diamond cover covering the sidewall with an adhesive material, including a diamond layer and an edge portion protruding vertically or tapered from the diamond layer in the shape of a closed curve so as to contact the sidewall, wherein the sidewall or the edge At least two leads penetrating inside and outside of the closed curve are formed in the portion, and each of the leads is electrically connected to the semiconductor element.
본 개시서의 반도체 패키지 및 그 제조 공정에 의하면, 수백 내지 수천 볼트의 항복 전압 및 고출력 동작의 특성을 보유하는 화합물 반도체 전력 소자의 방열 특성을 개선하여 극한 환경에서도 높은 신뢰성이 확보될 수 있는 장점이 있다.According to the semiconductor package and its manufacturing process of the present disclosure, there is an advantage in that high reliability can be secured even in an extreme environment by improving heat dissipation characteristics of a compound semiconductor power device having a breakdown voltage of hundreds to thousands of volts and high power operation characteristics. there is.
특히, 본 개시서에 따르면 열전도도 특성이 우수한 다이아몬드를 기저 플레이트로 이용함으로써 종래의 구리, 알루미늄, 탄화규소 등을 대체함으로써 높은 방열 효과를 얻을 수 있다.In particular, according to the present disclosure, by using diamond having excellent thermal conductivity as a base plate, a high heat dissipation effect can be obtained by replacing conventional copper, aluminum, silicon carbide, and the like.
구체적으로 본 개시서의 공정에 따르면 시딩 단계에서부터 미세 크기의 입자를 가지는 다결정 다이아몬드 기판의 성장을 최적화할 수 있고, 다이아몬드 기판에 비아 홀을 가공하고 구리를 충전하는 데 발생하는 이종 접합의 문제를 극복할 수 있어, 방열 성능과 동작 안정성을 높인 우수한 품질의 다이아몬드 기판, 이를 이용한 커버 및 플레이트를 제조할 수 있는 효과가 있다.Specifically, according to the process of the present disclosure, it is possible to optimize the growth of a polycrystalline diamond substrate having fine-sized particles from the seeding step, and to overcome the problem of heterojunction occurring in processing via holes and filling copper in the diamond substrate. Therefore, there is an effect of manufacturing a diamond substrate of excellent quality with improved heat dissipation performance and operational stability, and a cover and plate using the same.
본 발명의 이해를 위하여 본 개시서에 나타난 반도체 패키지 구조를 보이기 위하여 실시 예들이 첨부된 도면을 참조로 하여 설명될 것인바, 이는 비한정적인 예시일 뿐이며, 본 개시서가 속한 기술분야에서 통상의 지식을 가진 사람(이하 "통상의 기술자"라 함)에게 있어서는 또 다른 발명에 이르는 추가의 노력 없이 이 도면들에 기초하여 다른 도면들이 얻어질 수 있음을 물론이다.
도 1은 본 개시서의 일 실시 예에 따른 다이아몬드 기판 제조 공정의 주요 단계들을 나타낸 흐름도이고, 도 2는 도 1에 나타난 제1 시딩 단계 및 제2 시딩 단계를 구체화한 실시 예를 나타낸 흐름도이며, 도 3은 본 개시서의 일 실시 예에 따른 기판을 도 2에 나타난 각 단계마다 개념적으로 도시한 측단면도이다.
도 4는 본 개시서에 따른 기판을 도 1에 나타난 일부 단계들에 대해 개념적으로 도시한 측단면도이다.
도 5는 다이아몬드 층의 성장에 이용될 수 있는 예시적인 MPCVD(마이크로파 플라스마 화학 기상 증착) 반응기의 개념도이다.
도 6은 본 개시서의 다른 실시 예에 따른 다이아몬드 기판 제조 공정의 주요 단계들을 나타낸 흐름도이고, 도 7은 본 개시서에 따른 기판을 도 6에 나타난 일부 단계들에 대해 개념적으로 도시한 측단면도이다.
도 8은 본 개시서의 다이아몬드 기판 제조 공정의 두 실시 예에 따라 제조된 다이아몬드 기판들을 평면도 및 측단면도로 각각 예시한 도면이다.
도 9는 본 개시서의 다이아몬드 커버 제조 공정의 주요 단계들을 나타낸 흐름도이고, 도 10은 본 개시서에 따른 다이아몬드 커버를 도 9에 나타난 각 단계마다 개념적으로 도시한 측단면도이다.
도 11은 본 개시서의 다이아몬드 플레이트 제조 공정의 주요 단계들을 나타낸 흐름도이고, 도 12는 본 개시서에 따른 다이아몬드 플레이트를 도 11에 나타난 각 단계마다 개념적으로 도시한 측단면도이다.
도 13은 본 개시서의 다이아몬드 플레이트 제조 공정의 일 실시 예에서 다이아몬드 플레이트에 비아 홀을 형성하는 방식을 개념적으로 나타낸 도면이다.
도 14는 도 11에 나타난, 비아 홀에 구리를 매립하는 단계를 구체화한 실시 예를 나타낸 흐름도이며, 도 15는 본 개시서에 따른 다이아몬드 플레이트를 도 14에 나타난 각 단계마다 개념적으로 도시한 측단면도이다.
도 16은 본 개시서의 다이아몬드 플레이트 제조 공정의 일 실시 예에서 구리가 매립된 비아 홀을 다이아몬드 플레이트에 수직인 방향으로 촬영한 광학 현미경 사진이다.
도 17은 도 11에 나타난 금속화 단계를 구체화한 각 단계마다 본 개시서에 따른 다이아몬드 플레이트를 개념적으로 도시한 측단면도이다.
도 18은 도 11에 나타난 웨이퍼 다이싱 단계에서 다이아몬드 층의 일면에 접착성 테이프가 부착된 다이아몬드 플레이트를 개념적으로 도시한 측단면도이다.
도 19는 본 개시서의 반도체 패키지 제조 공정에 의하여 제조된 반도체 패키지를 개념적으로 도시한 측단면도이다.Embodiments will be described with reference to the accompanying drawings to show the semiconductor package structure shown in the present disclosure for an understanding of the present invention, which is only a non-limiting example, and common knowledge in the art to which this disclosure belongs Of course, other drawings may be obtained based on these drawings without additional effort leading to another invention for a person with (hereinafter referred to as "ordinary skilled person").
1 is a flowchart showing the main steps of a diamond substrate manufacturing process according to an embodiment of the present disclosure, and FIG. 2 is a flowchart showing an embodiment in which the first seeding step and the second seeding step shown in FIG. 1 are specified, FIG. 3 is a side cross-sectional view conceptually illustrating each step shown in FIG. 2 of a substrate according to an embodiment of the present disclosure.
4 is a cross-sectional side view conceptually illustrating some steps shown in FIG. 1 of a substrate according to the present disclosure.
5 is a conceptual diagram of an exemplary MPCVD (Microwave Plasma Chemical Vapor Deposition) reactor that may be used to grow a diamond layer.
6 is a flow chart showing major steps of a diamond substrate manufacturing process according to another embodiment of the present disclosure, and FIG. 7 is a side cross-sectional view conceptually illustrating some steps of a substrate according to the present disclosure according to FIG. 6 .
8 is a plan view and a side cross-sectional view illustrating diamond substrates manufactured according to two embodiments of a diamond substrate manufacturing process of the present disclosure, respectively.
9 is a flowchart showing the main steps of a diamond cover manufacturing process of the present disclosure, and FIG. 10 is a side cross-sectional view conceptually illustrating each step of a diamond cover according to the present disclosure according to FIG. 9 .
FIG. 11 is a flow chart showing major steps of a diamond plate manufacturing process of the present disclosure, and FIG. 12 is a side cross-sectional view conceptually illustrating each step of a diamond plate according to the present disclosure according to FIG. 11 .
13 is a diagram conceptually illustrating a method of forming a via hole in a diamond plate in an embodiment of a diamond plate manufacturing process according to the present disclosure.
FIG. 14 is a flowchart illustrating an embodiment embodying a step of embedding copper in a via hole shown in FIG. 11, and FIG. 15 is a side cross-sectional view conceptually illustrating each step shown in FIG. 14 of a diamond plate according to the present disclosure. am.
16 is an optical micrograph of a via hole in which copper is buried in a direction perpendicular to the diamond plate in an embodiment of a diamond plate manufacturing process according to the present disclosure.
FIG. 17 is a cross-sectional side view conceptually illustrating a diamond plate according to the present disclosure for each step embodying the metallization steps shown in FIG. 11 .
FIG. 18 is a side cross-sectional view conceptually illustrating a diamond plate in which an adhesive tape is attached to one surface of a diamond layer in the wafer dicing step shown in FIG. 11 .
19 is a side cross-sectional view conceptually illustrating a semiconductor package manufactured by the semiconductor package manufacturing process of the present disclosure.
본 개시서에서 인용된 모든 선행문헌들은 마치 본 개시서에 다 제시된 것처럼 그 전체가 참조로써 통합된다. 달리 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.All prior documents cited in this disclosure are incorporated by reference in their entirety as if they were all presented in this disclosure. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and unless explicitly defined in this specification, it should not be interpreted in an ideal or excessively formal meaning. don't
본 개시서에 따른 공정들 및 반도체 패키지의 구성 원리에 관하여 후술하는 상세한 설명은, 본 개시서에서 나타나는 발명의 목적들, 기술적 해법들 및 장점들을 분명하게 하기 위하여 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면을 참조한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다. 본 개시서에 따른 다이아몬드 기판, 다이아몬드 커버, 다이아몬드 플레이트 및 반도체 패키지의 구조는 도면에 나타난 바와 같은 길이 비율을 가지지 않으며, 도면 각 부분의 치수는 본 발명의 범위를 한정하지도 않고 설명의 목적으로 보이기 위하여 나타낸 것에 불과하다는 점이 이해될 것이다. 예를 들어, 도면에 나타난 요소들 몇몇의 치수는 다양한 실시 예들의 이해를 돕기 위한 것이다. 덧붙이자면, 설명 및 도면은 기재된 순서대로만 되어 있음을 의미하지 않는다. 통상의 기술자는 특정 순서로 설명 또는 도시된 작용들 및/또는 단계들이 그러한 순서에 대한 특별한 한정이 필요하지 않을 수 있다는 점을 이해할 수 있을 것이다. The detailed descriptions set forth below with respect to the processes and principles of construction of a semiconductor package according to the present disclosure are specific embodiments in which the present invention may be practiced in order to make clear the objects, technical solutions, and advantages of the present disclosure. Reference is made to the accompanying drawings which illustrate examples by way of illustration. In the description with reference to the accompanying drawings, the same reference numerals are given to the same components regardless of reference numerals, and overlapping descriptions thereof will be omitted. The structures of the diamond substrate, diamond cover, diamond plate, and semiconductor package according to the present disclosure do not have length ratios as shown in the drawings, and the dimensions of each part in the drawings are shown for purposes of explanation without limiting the scope of the present invention. It will be understood that it is only indicated. For example, the dimensions of some of the elements shown in the drawings are to aid understanding of various embodiments. In addition, the description and drawings are not meant to be written in the order in which they are written. Those skilled in the art will appreciate that acts and/or steps described or illustrated in a particular order may require no particular limitation to such order.
따라서 실시 예들에 대한 특정한 구조적 또는 기능적 설명들은 단지 예시를 위한 목적으로 개시된 것으로서, 다양한 형태로 변경되어 실시될 수 있다.Accordingly, specific structural or functional descriptions of the embodiments are disclosed for illustrative purposes only, and may be modified and implemented in various forms.
그리고 제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 해석되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.And although terms such as first or second may be used to describe various components, these terms should be interpreted only for the purpose of distinguishing one component from another. For example, a first element may be termed a second element, and similarly, a second element may be termed a first element.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 또한, 어떤 구성요소가 다른 구성요소 '상에' 또는 '위에' 있다고 언급된 때에는, 그 다른 구성요소 '바로 위에' 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.It should be understood that when an element is referred to as being “connected” to another element, it may be directly connected or connected to the other element, but other elements may exist in the middle. Also, when an element is referred to as being 'on' or 'above' another element, it should be understood that it may be 'directly on' the other element, but another element may exist in the middle.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함하고 그 역도 마찬가지이다.Singular expressions include plural expressions and vice versa, unless the context clearly dictates otherwise.
본 개시서에 있어서, "~ 상에 배치"되었다는 표현 혹인 "~ 위에 배치"되었다는 표현, 및 "~ 사이에 배치"되었다는 표현은, 달리 명시하지 않았다면, 서로 직접 접촉하도록 배치되었거나 그 사이에 개재하는 다른 구성요소들을 통하여 간접적으로 그렇게 배치되었음을 의미한다. 더욱이 "~ 상에", "~ 위에"는 구성요소들 간의 서로 상대적인 위치를 나타낸 것에 불과한데, 이는 관찰자의 보는 시점에 따라 다르게 보일 수 있기 때문이다. 또한, "~ 상에(위에) 형성"되었다는 것은 넓은 의미를 가지는바, 어느 구성요소가 다른 구성요소 위에 형성되었다는 것은 항상 그 다른 구성요소에 대한 그 어느 구성요소의 직접적인 물리적 접촉을 의미하지는 않는다.In this disclosure, the expression "disposed on" or "disposed on", and the expression "disposed between", unless otherwise specified, are arranged to be in direct contact with each other or interposed therebetween. It means that it was so arranged indirectly through other components. Moreover, "on ~" and "on ~" merely represent relative positions of components, because they may be seen differently depending on an observer's point of view. Also, "formed on (on)" has a broad meaning, and the fact that an element is formed on another element does not always mean a direct physical contact of any element with respect to the other element.
본 개시서에서 언급되는 "단자" 또는 "리드(lead)"는 소자들 간의 신호 입출력 등 전기적 신호의 전달을 위하여 제공되는 전도성 구조체를 지칭하는 것인바, 금속으로 된 단자, 즉 금속 단자를 포함하나 이에 한정되지 않는다."Terminal" or "lead" referred to in this disclosure refers to a conductive structure provided for transmission of electrical signals such as signal input and output between elements, including metal terminals, that is, metal terminals. Not limited to this.
또한 본 개시서에서 언급되는 "전기적 연결부"는 구성요소들 간을 전기적으로 연결하는 재료, 물질 또는 부품을 지칭하는 것인바, 예컨대 본딩 와이어(bonding wire)를 포함하나 이에 한정되지 않는다. In addition, the "electrical connector" referred to in this disclosure refers to a material, substance, or component that electrically connects components, including, for example, a bonding wire, but is not limited thereto.
더욱이 본 발명은 본 명세서에 표시된 실시 예들의 모든 가능한 조합들을 망라한다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 사상 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 즉, 본 발명의 실시 예들은 본 발명의 이상적인 실시 예들의 특정 도면들을 참조하여 설명되나, 도시된 바와 같은 특정 형상에 한정되는 것으로 간주되어서는 아니 되고, 다양한 변형물들이 포함될 수 있다. 도면들에 도시된 형상들은 개념적으로 나타낸 것이고, 구조, 영역의 정확한 형상을 한정하여 본 발명의 범위를 한정하기 위한 것도 아니다. 예를 들어, 도면들에 장방형, 정방형 등으로 도시된 영역은 흔히 테이퍼지거나 굴곡지거나 둥글게 될 수 있다.Moreover, the present invention covers all possible combinations of the embodiments presented herein. It should be understood that the various embodiments of the present invention are different, but need not be mutually exclusive. For example, specific shapes, structures, and characteristics described herein may be implemented in one embodiment in another embodiment without departing from the spirit and scope of the invention. That is, the embodiments of the present invention are described with reference to specific drawings of ideal embodiments of the present invention, but should not be considered as being limited to a specific shape as shown, and various modifications may be included. The shapes shown in the drawings are conceptually shown, and are not intended to limit the scope of the present invention by limiting the precise shape of a structure or region. For example, areas shown as rectangles, squares, etc. in the drawings may often be tapered, curved, or rounded.
각각의 개시된 실시 예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 사상 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다.It should be understood that the location or arrangement of individual components within each disclosed embodiment may be changed without departing from the spirit and scope of the invention. Accordingly, the detailed description set forth below is not to be taken in a limiting sense, and the scope of the present invention, if properly described, is limited only by the appended claims, along with all equivalents as claimed by those claims.
또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 반도체 기술분야의 통상의 기술자에게 잘 알려진 재료, 공정 등에 관한 것이며 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그에 대한 지나치게 상세한 설명은 생략한다.In addition, in describing the present invention, if it is determined that the detailed description of a related known configuration or function is related to materials, processes, etc. well known to those skilled in the art in the semiconductor technology field and may obscure the gist of the present invention, the description thereof is excessive. Detailed descriptions are omitted.
도 1은 본 개시서의 일 실시 예에 따른 다이아몬드 기판 제조 공정의 주요 단계들을 나타낸 흐름도이다.1 is a flowchart showing major steps of a diamond substrate manufacturing process according to an embodiment of the present disclosure.
도 1을 참조하면, 본 개시서의 다이아몬드 기판 제조 공정은, 기저 기판의 표면에 제1 입자 크기를 가지는 제1 다이아몬드 입자들을 시딩(seeding)하는 제1 시딩 단계(S110)를 포함한다. 여기에서 기저 기판은, 예컨대, 규소(Si) 기판일 수 있으나 이에 한정되지 않는다. 상기 기저 기판의 두께는 1000 μm 미만일 수 있고, 제1 입자 크기는, 예를 들어, 25 nm일 수 있으나, 이는 설명을 위한 것일 뿐 이에 한정되지 않는다.Referring to FIG. 1 , the diamond substrate manufacturing process of the present disclosure includes a first seeding step ( S110 ) of seeding first diamond particles having a first particle size on a surface of a base substrate. Here, the base substrate may be, for example, a silicon (Si) substrate, but is not limited thereto. The thickness of the base substrate may be less than 1000 μm, and the first particle size may be, for example, 25 nm, but this is for illustration only and is not limited thereto.
계속해서, 상기 다이아몬드 기판 제조 공정은, 상기 제1 다이아몬드 입자들이 시딩된 상기 기저 기판의 표면에 상기 제1 입자 크기보다 작은 제2 입자 크기를 가지는 제2 다이아몬드 입자들을 시딩하는 제2 시딩 단계(S120)를 더 포함한다. 제2 입자 크기는 예를 들어 5 nm일 수 있으나, 이는 설명을 위한 것일 뿐 이에 한정되지 않는다.Subsequently, the diamond substrate manufacturing process includes a second seeding step of seeding second diamond particles having a second particle size smaller than the first particle size on the surface of the base substrate on which the first diamond particles are seeded (S120). ) is further included. The second particle size may be, for example, 5 nm, but this is for illustration only and is not limited thereto.
도 2는 도 1에 나타난 제1 시딩 단계 및 제2 시딩 단계를 구체화한 실시 예를 나타낸 흐름도이며, 도 3은 본 개시서의 일 실시 예에 따른 기판을 도 2에 나타난 각 단계마다 개념적으로 도시한 측단면도이다.2 is a flowchart illustrating an embodiment in which the first seeding step and the second seeding step shown in FIG. 1 are embodied, and FIG. 3 conceptually shows a substrate according to an embodiment of the present disclosure for each step shown in FIG. 2 This is a side sectional view.
도 2 및 도 3을 참조하면, 제1 시딩 단계(S110)는, 기저 기판(100)을 상기 제1 다이아몬드 입자들(210)을 함유한 제1 혼합물(230a)에 담그는 단계(S112), 제1 다이아몬드 입자들(210)이 기저 기판(100)에 부착되도록 초음파 처리하는 단계(S114), 제1 다이아몬드 입자들(210)이 부착된 기저 기판(100)을 세정하는 단계(S116), 및 세정된 기저 기판(100)을 가열하는 단계(S118)를 포함하도록 구성될 수 있다. 2 and 3, the first seeding step (S110) includes immersing the
단계(S112)에서 이용되는 제1 혼합물(230a)에는 제1 다이아몬드 입자들(210)뿐만 아니라 알코올(메탄올) 등 유기 용매와 같은 용매가 더 포함된다. 초음파 처리 단계(S114)에서는 제1 다이아몬드 입자들(210)이 기저 기판(100) 위에 부착되도록 최소 10분 동안 초음파 세척기에 의한 흡착이 이루어진다. 기판 세정 단계(S116)에서 스핀 코터(spin coater) 등을 이용하여 알코올(메탄올) 등의 용매를 기판의 상부에 뿌리면서 세정 작업을 진행한 후, 단계(S118)에서 기판을 가열하여 그 용매를 기화하여 기판의 표면을 건조시킨다.The first mixture 230a used in step S112 further includes not only the
제1 시딩 단계(S110)에 이어지는 제2 시딩 단계(S120)도 제2 다이아몬드 입자들(220)의 크기가 제1 다이아몬드 입자들(210)의 크기보다 작을 뿐, 동일한 과정으로 수행된다(S122 내지 S128).The second seeding step (S120) following the first seeding step (S110) is also performed in the same process, except that the size of the
이로써 기저 기판(100) 상에 제1 다이아몬드 입자들(210) 및 제2 다이아몬드 입자들(220)이 1013 atom/cm2 이상의 입자 밀도로 시딩될 수 있게 된다.As a result, the
도 4는 본 개시서에 따른 기판을 도 1에 나타난 일부 단계들에 대해 개념적으로 도시한 측단면도이다.4 is a cross-sectional side view conceptually illustrating some of the steps shown in FIG. 1 of a substrate according to the present disclosure.
도 1 및 도 4를 참조하면, 본 개시서의 다이아몬드 기판 제조 공정은, 제1 다이아몬드 입자들(210) 및 제2 다이아몬드 입자들(220)로 시딩된 기저 기판(100)에 핵 생성 층(200)을 성장시키는 핵 생성 층 성장 단계(S140)를 더 포함한다. 핵 생성 층 성장 단계(S140)는 메탄 및 수소 기체를 포함하는 기체를 이용한 MPCVD(마이크로파 플라스마 화학 기상 증착)로 수행될 수 있다.1 and 4, in the diamond substrate manufacturing process of the present disclosure, the
도 5는 다이아몬드 층의 성장에 이용될 수 있는 예시적인 MPCVD(마이크로파 플라스마 화학 기상 증착) 반응기의 개념도이다.5 is a conceptual diagram of an exemplary MPCVD (Microwave Plasma Chemical Vapor Deposition) reactor that may be used to grow a diamond layer.
마이크로파 플라스마에 의하여 촉진되는 다이아몬드의 화학 기상 증착은 본 발명의 기술분야에서 잘 알려져 있다. 본 개시서에서 설명되는 방식으로 다이아몬드 핵 생성 층(200)의 다결정 다이아몬드를 성장시키는 데 이용될 수 있는 예시적인 MPCVD 시스템(2)의 개념도가 도시되어 있는 도 5를 참조하면, CVD 시스템(2)의 이용 시에, 메탄 및 수소 기체를 포함하는 반응성 기체들의 혼합물(6)이 MPCVD 반응기(16) 안으로 유입된다. 상기 반응성 기체 혼합물(6)의 유량은 유량 조절기(8)에 의하여 제어된다. 배기 가스(10)는 CVD 반응기(16) 밖으로 나와서, 전형적으로는 진공 펌프(12)로 유동한다. 마이크로파 에너지는 전형적으로 마그네트론(14)에 의하여 생성되어 석영 창(18)을 통하여 CVD 반응기(16) 안으로 안내된다. 마이크로파 에너지는 반응기(16) 내에서 플라스마(20)로 변환되어 반응성 기체(6)의 수소 분자들을 수소 자유 라디칼로 라디칼화할 뿐만 아니라 반응성 기체의 메탄 분자들도 메틸 자유 라디칼, 메틸렌 자유 라디칼, 메틴 자유 라디칼 및 2개 이상의 탄소 원자들을 포함하는 2차 또는 3차 자유 라디칼로 라디칼화한다. CVD 반응기(16)의 하단에 기판(100)을 지지하는 기판 홀더(22) 또는 지지대가 안착해 있는바, 그 기판(100)에 시딩된 다이아몬드 입자들(210, 220)로부터 다결정 다이아몬드 막(200)이 성장한다. 규소, 타이타늄, 나이오븀, 몰리브덴, 텅스텐, 탄탈륨 또는 임의의 적합한 탄화물 형성 원소(carbide formers)가 기판 홀더(22) 위에 안착할 수 있다.Chemical vapor deposition of diamond catalyzed by microwave plasma is well known in the art. Referring to FIG. 5 , which is a conceptual diagram of an exemplary MPCVD system 2 that can be used to grow polycrystalline diamond in a
플라스마(20)가 생성되어 있는 동안, 탄소 화학종을 함유하고 라디칼화한 자유 라디칼은 기판(100)의 표면을 때리고, 이는 "때려 붙이기(hit and stick)"이라고 불리는 메커니즘에 의하여 그 탄소 화학종의 고정으로 이어진다. 플라스마(20)에 의하여 생성된 수소 자유 라디칼은 여전히 수소 원자들을 함유한 상기 고정된 표면 탄소 화학종을 때려 그 고정된 탄소 화학종으로부터 수소 원자들을 떼어내는바, 모든 수소 원자들이 빠질 때까지 이는 수소 원자들을 거의 함유하지 않는 C-C결합을 형성하기 위한 표면 탄소 자유 라디칼들의 형성으로 귀결된다. 일부 순수 탄소 대 탄소 결합은 성질상 sp3 결합이 될 수 있는바, 이는 다이아몬드 격자에 있어서 바람직하다. 일부 순수 탄소 대 탄소 결합은 성질상 sp2가 될 수 있는바, 이는 흑연 같은 것이므로 바람직하지 않다. 그런데, 수소 자유 라디칼은 다이아몬드 격자에서 sp3 탄소를 제거하는 속도보다 더 빠르게 흑연 화학종으로부터 sp2 탄소를 제거할 수 있다. While the
반응성 기체의 혼합물(6) 내의 수소 기체와 메탄 기체의 농도는 온도, 플라스마(20)의 크기가 기판(100)의 표면을 덮기에 충분한 크기를 가지도록 조절되는지 여부와 함께 다이아몬드 성장에 있어서 결정적인 파라미터에 해당한다. 반응기(16)의 내부 압력 및 마이크로파 전력은 기판의 크기에 따라 달라지는데, MPCVD로 성장 가능한 기판의 최대 크기는 4 인치 정도로 알려져 있다.The concentration of hydrogen gas and methane gas in the mixture of
다이아몬드 입자의 입자 크기에 따른 성장 조건에 있어서 기체의 양, 기체의 농도(조성비), 온도 등의 특성이 특정 범위를 벗어나면 다이아몬드의 성장 속도가 현저히 늦어지거나 다이아몬드 표면에 흑연 구조가 형성될 수 있으므로, 통상의 기술자는 시딩, 다이아몬드 막의 증착 및 성장에 있어서 플라스마(20)를 조절하는 것이 중요하다는 점을 잘 이해할 수 있을 것이다.In the growth conditions according to the particle size of the diamond particles, if the characteristics such as the amount of gas, concentration (composition ratio) of the gas, temperature, etc. are out of a certain range, the growth rate of diamond may be significantly slowed or a graphite structure may be formed on the surface of the diamond. , the skilled person will appreciate the importance of controlling the
예를 들어, 핵 생성 층 성장 단계(S140)는 600 ℃보다 낮은 온도에서 대략 20 분 간 2.4%보다 낮은 메탄 대 수소 비(CH4/H2 ratio)로 수행될 수 있다. '대략'이라는 표현에도 불구하고 통상의 기술자는 20 분의 근방(neighborhood)에 해당하는 시간의 범위가 적절한 공정 시간의 범위라는 것을 실험적으로 확인할 수 있다.For example, the nucleation layer growing step (S140) may be performed at a temperature lower than 600 °C for approximately 20 minutes at a methane-to-hydrogen ratio (CH 4 /H 2 ratio) lower than 2.4%. Despite the expression 'approximately', a person skilled in the art can experimentally confirm that a range of times corresponding to the neighborhood of 20 minutes is an appropriate range of processing times.
계속해서 도 1 및 도 4를 참조하면, 본 개시서의 다이아몬드 기판 제조 공정은, 성장된 핵 생성 층 위에 나노 결정질(nanocrystalline) 다이아몬드를 성장시키는 나노 결정질 성장 단계(S150)를 더 포함한다. 전술한 핵 생성 층 성장 단계와 마찬가지로 나노 결정질 성장 단계(S150)도 메탄 및 수소 기체를 포함하는 기체를 이용하여 MPCVD로 수행될 수 있다. 나노 결정질 성장 단계(S150)에서의 MPCVD는 600 ℃ 내지 800 ℃의 온도에서 1%보다 낮은 메탄 대 수소 비(CH4/H2 ratio)로 수행된다.Continuing to refer to FIGS. 1 and 4 , the diamond substrate manufacturing process of the present disclosure further includes a nanocrystalline growth step ( S150 ) of growing nanocrystalline diamond on the grown nucleation layer. Similar to the aforementioned nucleation layer growth step, the nanocrystalline growth step ( S150 ) may also be performed by MPCVD using a gas containing methane and hydrogen gas. MPCVD in the nanocrystalline growth step (S150) is performed at a temperature of 600 °C to 800 °C with a methane-to-hydrogen ratio (CH 4 /H 2 ratio) lower than 1%.
상기 제1 입자 크기(25 nm)와 제2 입자 크기(5 nm)의 예시에서, 나노 결정질 다이아몬드 층(410)의 두께는 대략 20 nm일 수 있으나 이는 예시적인 수치일 뿐 한정적이지 않다.In the example of the first particle size (25 nm) and the second particle size (5 nm), the thickness of the
다음으로, 다이아몬드 기판 제조 공정은 상기 나노 결정질 다이아몬드 위에 마이크로 결정질(micro-crystalline) 다이아몬드를 성장시키는 마이크로 결정질 성장 단계(S160)를 더 포함한다. 마이크로 결정질 성장 단계(S160)도 메탄 및 수소 기체를 포함하는 기체를 이용하여 MPCVD로 수행될 수 있으며, 이 MPCVD는 800 ℃ 내지 1000 ℃의 온도에서 1.6% 내지 2.4%의 메탄 대 수소 비(CH4/H2 ratio)로 수행된다. 일 예시로서, 마이크로 결정질 다이아몬드 층(420)의 두께는 100 μm 내지 300 μm일 수 있다.Next, the diamond substrate manufacturing process further includes a micro-crystalline growth step (S160) of growing micro-crystalline diamond on the nano-crystalline diamond. The microcrystalline growth step (S160) may also be performed by MPCVD using a gas containing methane and hydrogen gas, and this MPCVD is performed at a methane-to-hydrogen ratio (CH 4 /H 2 ratio). As an example, the thickness of the
바람직하게, 마이크로 결정질 성장 단계(S160)에서 플라스마(20)의 형상 안정도 및 다이아몬드 입자 크기의 균일도를 증가시키기 위하여 CVD 반응기(16) 안으로 상기 수소 기체의 양보다 적은 양의 아르곤(Ar) 기체, 이산화탄소(CO2) 기체, 질소(N2) 기체 및 산소(O2) 기체 중 적어도 하나가 더 주입될 수 있다.Preferably, in the microcrystalline growth step (S160), argon (Ar) gas, carbon dioxide in an amount smaller than the amount of hydrogen gas into the
도 1 및 도 4를 참조하여 설명된 공정에 따라 제조된 다이아몬드 기판은 후술하는 다이아몬드 플레이트(도 19의 1100)의 제조에 이용될 수 있다.The diamond substrate manufactured according to the process described with reference to FIGS. 1 and 4 may be used for manufacturing a diamond plate ( 1100 in FIG. 19 ) described later.
이제 후술하는 다이아몬드 커버(도 19의 1300)의 제조에 이용될 수 있는 다른 실시 예에 따른 다이아몬드 기판의 제조 공정에 관하여 설명한다. 도 6은 본 개시서의 다른 실시 예에 따른 다이아몬드 기판 제조 공정의 주요 단계들을 나타낸 흐름도이고, 도 7은 본 개시서에 따른 기판을 도 6에 나타난 일부 단계들에 대해 개념적으로 도시한 측단면도이다.Now, a process for manufacturing a diamond substrate according to another embodiment that can be used for manufacturing a diamond cover ( 1300 in FIG. 19 ) to be described later will be described. 6 is a flow chart showing major steps of a diamond substrate manufacturing process according to another embodiment of the present disclosure, and FIG. 7 is a side cross-sectional view conceptually illustrating some steps of a substrate according to the present disclosure according to FIG. 6 .
도 1 및 도 4로 설명된 다이아몬드 기판 제조 공정의 실시 예를 제1 실시 예라고 하면, 도 6 및 도 7에서 설명되는 다이아몬드 기판 제조 공정의 제2 실시 예에서는 전술한 제2 시딩 단계(S110)와 핵 생성 층 성장 단계(S140) 사이에, 제1 다이아몬드 입자들(210) 및 제2 다이아몬드 입자들(220)로 시딩된 다이아몬드 입자 층 위에 제1 감광제(photoresist; 300') 층을 코팅하고 제1 감광제 층(300')에 패턴을 형성(patterning)하는 단계(S132), 패턴 형성된 상기 제1 감광제 층을 제1 식각 마스크(etch mask)로서 이용하여 상기 다이아몬드 입자층을 선택적으로 식각하는 단계(S134), 및 상기 선택적 식각 후 상기 제1 감광제 층을 제거하는 단계(S136)가 포함된다.If the embodiment of the diamond substrate manufacturing process described in FIGS. 1 and 4 is the first embodiment, the second seeding step (S110) in the second embodiment of the diamond substrate manufacturing process described in FIGS. 6 and 7 and the nucleation layer growing step (S140), a first photoresist (300′) layer is coated on the diamond particle layer seeded with the
패턴 형성(S132)은 일반적으로 노광 공정으로 이루어지며, 선택적 식각(S134)은 예컨대 O2 플라스마 식각 장비로써 수행될 수 있다. 이 실시 예에서와 같이 패턴 형성(S132)되는 경우, 다이아몬드의 성장 특성에 따라 표면에 평행한 방향(가로축 방향, 즉, 평면 방향)으로 다이아몬드가 성장할 수 있는바, 그 다이아몬드의 성장 두께와 방향성을 고려하여 패턴이 서로 100 내지 200 μm의 간격을 가지도록 할 수 있다.Pattern formation (S132) is generally performed by an exposure process, and selective etching (S134) may be performed with, for example, O 2 plasma etching equipment. When the pattern is formed (S132) as in this embodiment, the diamond can grow in a direction parallel to the surface (horizontal axis direction, that is, in the plane direction) according to the growth characteristics of the diamond, and the growth thickness and direction of the diamond Considering this, the patterns may have an interval of 100 to 200 μm from each other.
이후, 핵 생성 층 성장 단계(S140) 내지 마이크로 결정질 성장 단계(S160) 각각에 있어서 다이아몬드 입자의 시딩이 제거된 위치에 핵 생성 층(200') 및 다이아몬드 층(400')의 성장이 이루어지지 않는바, 그 나노 결정질 다이아몬드 층, 마이크로 결정질 다이아몬드 층은 각각 참조번호 410' 및 420'로 도시된 바와 같다.Thereafter, in each of the nucleation layer growth step (S140) to the microcrystalline growth step (S160), the nucleation layer 200' and the diamond layer 400' are not grown at the position where the seeding of the diamond particles is removed. Bar, the nanocrystalline diamond layer and the microcrystalline diamond layer are as shown by reference numerals 410' and 420', respectively.
도 8은 본 개시서의 다이아몬드 기판 제조 공정의 두 실시 예에 따라 제조된 다이아몬드 기판들을 평면도 및 측단면도로 각각 예시한 도면이다. 도 8의 (a)는 제2 실시 예에 따라 제조된 다이아몬드 기판, 도 8의 (b)는 제1 실시 예에 따라 제조된 다이아몬드 기판의 평면도 및 측단면도를 개념적으로 보여준다.8 is a plan view and a side cross-sectional view illustrating diamond substrates manufactured according to two embodiments of a diamond substrate manufacturing process of the present disclosure, respectively. FIG. 8(a) conceptually shows a plan view and a side cross-sectional view of a diamond substrate manufactured according to the second embodiment, and FIG. 8(b) shows a diamond substrate manufactured according to the first embodiment.
이제 전술한 제1 실시 예 및 제2 실시 예에 따라 제조된 다이아몬드 기판으로부터 각각 다이아몬드 플레이트 및 다이아몬드 커버를 제조하는 공정에 관하여 설명한다. 설명의 편의 상 다이아몬드 커버 제조 공정부터 설명하기로 한다.Now, a process of manufacturing a diamond plate and a diamond cover from the diamond substrate manufactured according to the first and second embodiments will be described. For convenience of description, the diamond cover manufacturing process will be described first.
도 9는 본 개시서의 다이아몬드 커버 제조 공정의 주요 단계들을 나타낸 흐름도이고, 도 10은 본 개시서에 따른 다이아몬드 커버를 도 9에 나타난 각 단계마다 개념적으로 도시한 측단면도이다.9 is a flowchart showing the main steps of a diamond cover manufacturing process of the present disclosure, and FIG. 10 is a side cross-sectional view conceptually illustrating each step of a diamond cover according to the present disclosure according to FIG. 9 .
도 9 및 도 10을 참조하면, 본 개시서의 다이아몬드 커버 제조 공정은, 기저 기판(100) 상에 외곽선에 의하여 서로 구분되는 반복적인 평면 패턴으로 형성된 다이아몬드 층(400'; 410' 및 420')을 포함하는 기판, 예컨대, 전술한 다이아몬드 기판 제조 공정의 제2 실시 예에 의한 다이아몬드 기판을 가지고 시작한다. 상기 다이아몬드 커버 제조 공정은, 먼저, 상기 다이아몬드 기판에 포함된 다이아몬드 층(400')의 상부 표면 및 기저 기판(100)의 하부 표면을 연마하는 연마 단계(S210)를 포함한다.Referring to FIGS. 9 and 10 , in the diamond cover manufacturing process of the present disclosure, a diamond layer (400'; 410' and 420') formed in a repetitive plane pattern separated from each other by an outline on a
이 단계(S210)에서 다이아몬드 층(400')의 상부 표면에 대한 연마에 기계식 연마 장비(예컨대, 철 스케이프(iron Scaife) 장치 등)가 이용될 수 있는바, 예를 들어, 철 스케이프로 대상 표면을 10 N의 힘으로 누르면서 2200 rpm 이상의 회전 속도로 그 대상 표면을 연마하여 표면 거칠기가 5nm 이하가 되도록 한다. 이는 열팽창 계수가 서로 다를 뿐만 아니라 격자 부정합이 있는 다이아몬드 층과 금속 층 간 이종 접합의 접착력을 높이기 위함이다. 연마 전의 다결정 다이아몬드 층(400')의 상부 표면은 성장된 다이아몬드 입자의 크기가 대략 20 μm 정도이어서 입자 사이의 입자 경계면(grain boundary)과 피닝(pinning) 현상 등으로 인해 표면 거칠기가 수십 μm에 달하는 우수하지 못한 평탄도를 보인다.In this step (S210), mechanical polishing equipment (eg, an iron Scaife device, etc.) may be used to polish the upper surface of the diamond layer 400'. While pressing with a force of 10 N, the target surface is polished at a rotational speed of 2200 rpm or more so that the surface roughness is 5 nm or less. This is to increase the adhesion of the heterojunction between the diamond layer and the metal layer having different thermal expansion coefficients and lattice mismatch. The size of the grown diamond grains on the upper surface of the polycrystalline diamond layer 400' before polishing is about 20 μm, and the surface roughness reaches several tens of μm due to the grain boundary between the particles and the pinning phenomenon. Shows poor flatness.
또한, 단계(S210)에서는 기저 기판(100)의 하부 표면에 대한 폴리싱(polishing), 래핑(lapping) 등이 이루어질 수 있는바, 이는 본 개시서에 따른 다이아몬드 커버(1300)가 종래의 반도체 패키지에서 이용되던 세라믹 프레임을 대체할 수 있는 두께를 가지기에 충분한 만큼 수행되며, 그 반도체 패키지에 이용되는 세라믹 프레임이 가질 수 있는 치수의 범위는 통상의 기술자에게 알려진 바와 같다. 예를 들어, 기저 기판(100)의 하부 표면에 대한 폴리싱은 폴리우레탄으로 제조된 폴리싱 패드(polishing pad)에 기저 기판(100)의 하부 표면을 밀착시킨 후에, 수백 nm 크기의 연마재(abrasive)가 함유된 슬러리(slurry)를 이용하여 기계적 반응 및 화학적 반응이 일어나도록 폴리싱 패드를 고속 회전시킴으로써 표면 거칠기를 줄이는 방식으로 수행될 수 있다.In addition, in step S210, polishing, lapping, etc. may be performed on the lower surface of the
다음으로, 본 개시서에 따른 다이아몬드 커버 제조 공정은, 기저 기판(100)의 하부 표면 상에 적어도 상기 외곽선의 폭을 덮는 패턴으로 된 제2 식각 마스크(500)를 제2 감광제 또는 금속으로 형성하는 단계(S220)를 더 포함한다.Next, the diamond cover manufacturing process according to the present disclosure includes forming a
여기에서 제2 식각 마스크(500)는 건식 식각 시에 플라스마(20)로부터 상기 하부 표면을 보호하기 위한 것으로서, 여기에 이용될 수 있는 상기 금속은, 예를 들어, 크롬(Cr) 또는 알루미늄(Al)일 수 있다. 하기 보쉬 식각의 식각 파워, 기체, 기압, 식각율 등을 고려하여 감광제, 크롬, 알루미늄 등의 재료 가운데 어느 하나를 상기 제2 식각 마스크로서 이용할 수 있다.Here, the
계속해서, 본 개시서에 따른 다이아몬드 커버 제조 공정은, 제2 식각 마스크(500)를 이용한 기저 기판(100)의 하부에 대한 보쉬 공정으로써 수직으로 또는 테이퍼지도록 이방성 식각을 수행하여 다이아몬드 층(400')의 하부가 일부 노출되게 하는 보쉬 식각(Bosch etch) 단계(S230)를 더 포함한다. 보쉬 식각에 의하여 다이아몬드 커버(1300)의 테두리부(100')가 형성되는바, 도 10에 개념적으로 도시된 바와 같다.Subsequently, in the diamond cover manufacturing process according to the present disclosure, the diamond layer 400' is anisotropically etched vertically or tapered as a Bosch process for the lower portion of the
예를 들어, 단계(S230)에서의 보쉬 식각은 건식 식각 장비를 이용하여 SF6 플라스마로써 규소(Si)로 된 기저 기판(100)을 화학 작용으로 식각하는 것일 수 있다.For example, the Bosch etching in step S230 may be etching the
단계(S230) 다음, 본 개시서의 다이아몬드 커버 제조 공정은, 다이아몬드 기판(400')을 다이싱(dicing)하여 상기 평면 패턴에 해당하는 다이아몬드 커버(1300)를 다수 제조하는 웨이퍼 다이싱 단계(S240)를 더 포함한다. After step S230, the diamond cover manufacturing process of the present disclosure includes a wafer dicing step of manufacturing a plurality of diamond covers 1300 corresponding to the plane pattern by dicing the diamond substrate 400' (S240). ) is further included.
여기에서, 절단의 대상이 되는 위치는 기저 기판(100)에 속하므로, 상기 다이싱은 후술하는 레이저를 이용하여 이루어질 수도 있으나, 비용의 측면에서 레이저 다이싱보다 유리한 기계적 절단, 예컨대 블레이저 다이싱(blazer dicing)에 의하여 이루어질 수도 있다. 일반적으로 블레이저 다이싱에 원형 형상을 가진 블레이저 날이 이용될 수 있는데, 그 블레이저의 두께가 70 내지 100 μm인 경우, 가공에 유리하도록 다이아몬드 층(400')의 패턴은 전술한 단계(S132)에서 바람직하게 서로 100 내지 200 μm의 간격을 가지도록, 더 바람직하게는 서로 150 내지 200 μm의 간격을 가지도록 형성될 수 있다.Here, since the position to be cut belongs to the
다이아몬드 커버 제조 공정 다음으로 이제 다이아몬드 플레이트 제조 공정을 설명한다. Next to the diamond cover manufacturing process, the diamond plate manufacturing process will now be described.
도 11은 본 개시서의 다이아몬드 플레이트 제조 공정의 주요 단계들을 나타낸 흐름도이고, 도 12는 본 개시서에 따른 다이아몬드 플레이트를 도 11에 나타난 각 단계마다 개념적으로 도시한 측단면도이다.FIG. 11 is a flow chart showing major steps of a diamond plate manufacturing process of the present disclosure, and FIG. 12 is a side cross-sectional view conceptually illustrating each step of a diamond plate according to the present disclosure according to FIG. 11 .
도 11 및 도 12를 참조하면, 본 개시서의 다이아몬드 플레이트 제조 공정은, 기저 기판(100) 상에 형성된 다이아몬드 층(400)을 포함하는 패턴 없는 기판, 예컨대, 전술한 다이아몬드 기판 제조 공정의 제1 실시 예에 의한 다이아몬드 기판을 가지고 시작한다. 상기 다이아몬드 플레이트 제조 공정은, 먼저, 상기 다이아몬드 기판에 포함된 기저 기판(100)을 제거하는 공정 및 다이아몬드 층(400)의 표면을 연마하는 공정을 수행하는 단계(S310)를 포함한다.Referring to FIGS. 11 and 12 , the diamond plate manufacturing process of the present disclosure includes a substrate without a pattern including a
단계(S310)에서는 본 공정에 따른 다이아몬드 플레이트(1100)가 우수한 방열 특성을 가질 수 있도록 다이아몬드 층(400)으로부터 기저 기판(100), 예컨대, 규소(Si)로 된 기저 기판(100)을 제거하기 위하여 수산화 칼륨(KOH; potassium hydroxide) 용액, 수산화 테트라메틸암모늄(TMAH; tetramethylammonium hydroxide) 용액, 수산화 나트륨(NaOH; sodium hydroxide) 용액 중 어느 하나를 이용한 습식 식각이 수행될 수 있다.In step S310, the
단계(S310)에서의 다이아몬드 층(400)의 양측 표면에 대한 연마는 전술한 단계(S210)에서 설명된 다이아몬드 층(400')의 상부 표면에 대한 연마와 동일한 방식으로 수행될 수 있다.The polishing of both surfaces of the
다음으로, 본 개시서에 따른 다이아몬드 플레이트 제조 공정은, 다이아몬드 층(400)을 관통하는 다수의 비아 홀(600')을 형성하는 단계(S320)를 더 포함한다.Next, the diamond plate manufacturing process according to the present disclosure further includes forming a plurality of via holes 600' penetrating the diamond layer 400 (S320).
RF(radio frequency) 소자 및 밀리미터파 소자는 소스 측으로부터 접지부까지의 거리가 멀면 기생 인덕턴스 또는 캐패시터 성분이 생겨 성능 및 신뢰성의 저하가 초래될 수 있다. 따라서 본 개시서의 다결정 다이아몬드 기판에 비아 홀(600')을 형성하여, 후술하는 반도체 패키지에서 소스 측과 접지부 사이의 거리를 최소화하는 통로로 활용할 필요가 있다.In a radio frequency (RF) device and a millimeter wave device, if the distance from the source side to the ground is long, a parasitic inductance or capacitor component may be generated, resulting in deterioration in performance and reliability. Therefore, it is necessary to form the via hole 600' in the polycrystalline diamond substrate of the present disclosure and use it as a path to minimize the distance between the source side and the ground in the semiconductor package described later.
비아 홀(600')의 형성에는 극초단파 레이저(나노초 레이저 또는 피코초 레이저)가 이용될 수 있다. 바람직하게, 비아 홀(600')의 직경은 250 μm 내지 350 μm일 수 있다.A microwave laser (nanosecond laser or picosecond laser) may be used to form the via hole 600'. Preferably, the via hole 600' may have a diameter of 250 μm to 350 μm.
도 13은 본 개시서의 다이아몬드 플레이트 제조 공정의 일 실시 예에서 다이아몬드 플레이트에 비아 홀을 형성하는 방식을 개념적으로 나타낸 도면이다.13 is a diagram conceptually illustrating a method of forming a via hole in a diamond plate in an embodiment of a diamond plate manufacturing process according to the present disclosure.
구체적으로, 도 13을 참조하면, 비아 홀(600')을 형성하는 단계(S320)는, 비아 홀(600')의 외곽으로부터 중심을 향하는 제1 방사 방향 및 시계 방향인 제1 회전 방향을 가지는 나선 형상의 궤적으로 극초단파 레이저를 다이아몬드 층(400)의 평면에 수직인 방향으로 조사하는 제1 가공 단계(S322)와, 상기 제1 방사 방향의 반대 방향인 제2 방사 방향, 및 상기 제1 회전 방향과 반대 방향(이 예시에서는 반시계 방향)인 제2 회전 방향을 가지는 나선 형상의 궤적으로 극초단파 레이저를 다이아몬드 층(400)의 평면에 수직인 방향으로 조사하는 제2 가공 단계(S324)로 이루어질 수 있다.Specifically, referring to FIG. 13 , the step of forming the via hole 600' (S320) has a first radial direction from the outer edge of the via hole 600' toward the center and a first rotation direction that is clockwise. A first processing step (S322) of irradiating a microwave laser in a direction perpendicular to the plane of the
이는 레이저 빔이 다이아몬드 층(400)의 동일한 면적에 지속적으로 조사되는 때 레이저의 강한 에너지로 인하여 다이아몬드 층(400)의 해당 면적에서 에너지 밀도가 높아져 표면의 탄화나 흑연의 발생이 초래될 수 있기 때문에 에너지가 집중되지 않도록 분산하기 위함이다. 일반적으로 상기 나선 형상 궤적의 레이저 조사는 레이저 광원이 고정된 상태에서 다이아몬드 층(400)이 올려진 스테이지(미도시)를 제어함으로써 이루어질 수 있다.This is because when the laser beam is continuously irradiated to the same area of the
상기 제1 방사 방향이 비아 홀(600')의 중심으로부터 외곽을 향하는 방향인 경우, 제1 회전 방향이 반시계 방향인 경우 등 대안적인 조합도 가능한 것은 물론이다.Of course, alternative combinations are also possible, such as when the first radial direction is a direction from the center of the via hole 600' to the outer periphery, or when the first rotation direction is a counterclockwise direction.
계속해서, 본 개시서에 따른 다이아몬드 플레이트 제조 공정은, 상기 비아 홀에 구리를 매립하는 단계(S330)를 더 포함한다. 앞서 언급된 바와 같이 기생 인덕턴스를 최소화하기 위하여 전기 전도도가 우수한 금속을 이용하여 비아 홀(600')을 채울 필요가 있는데, 구리(Cu)는 5.96×107S/m의 높은 전기 전도도 특성을 가지면서도 단가가 낮은 장점이 있다.Continuing, the diamond plate manufacturing process according to the present disclosure further includes filling the via hole with copper (S330). As mentioned above, in order to minimize parasitic inductance, it is necessary to fill the via hole 600' using a metal having excellent electrical conductivity. Copper (Cu) has a high electrical conductivity of 5.96×10 7 S/m. However, it has the advantage of low cost.
도 14는 도 11에 나타난, 비아 홀에 구리를 매립하는 단계를 구체화한 실시 예를 나타낸 흐름도이며, 도 15는 본 개시서에 따른 다이아몬드 플레이트를 도 14에 나타난 각 단계마다 개념적으로 도시한 측단면도이다.FIG. 14 is a flowchart illustrating an embodiment embodying a step of embedding copper in a via hole shown in FIG. 11, and FIG. 15 is a side cross-sectional view conceptually illustrating each step shown in FIG. 14 of a diamond plate according to the present disclosure. am.
도 14 및 도 15를 참조하면, 비아 홀(600')에 구리를 매립하는 단계(S330)는, 다이아몬드 층(400)의 일면(설명의 편의 상 하면을 기준으로 함)에 지지 금속 층(610)을 부착하고(S331), 비아 홀(600')의 측벽 및 지지 금속 층(610)에 타이타늄(Ti) 또는 텅스텐(W)으로 구성된 금속 박막층(600a)을 형성하며(S332), 그 금속 박막층(600a)에 금(Au), 은(Ag), 또는 구리(Cu)(600b)를 증착(S333)하고, 비아 홀(600')의 내부에 구리(Cu)(600c)를 도금(S334)한 후, 다이아몬드 층(400)의 양면을 연마하여 지지 금속 층(610)을 제거(S335)함으로써 수행될 수 있다.14 and 15, in the step of burying copper in the via hole 600' (S330), the supporting metal layer 610 ) is attached (S331), and a metal
단계(S331)에서 본딩되는 지지 금속 층(610)은, 예를 들어, 금속 박막이 증착된 규소 층일 수도 있다.The supporting
단계(S332)에서 타이타늄(Ti) 또는 텅스텐(W)을 이용하여 금속 박막 층(600a), 즉, 시드(seed) 층을 형성하는 것은, 후술하는 고온의 열처리 단계(S350)에서 이종 접합하고 있는 다이아몬드 층(400)과의 계면에서 탄화 타이타늄(TiC) 또는 탄화 텅스텐(WC)이 형성되어 금속 박막 층(600a)의 타이타늄(Ti) 또는 텅스텐(W)의 접착력과 열전도도가 크게 개선되고, 구리(600c)와의 탈착도 방지하기 때문이다. 다이아몬드와 구리의 열팽창 계수는 각각 1.18×10-6 m/(m K), 18×10-6 m/(m K)이어서 다이아몬드에 직접 구리를 도금하는 것은 온도 변화에 따른 탈착 현상으로 귀결될 수 있다.Forming the metal
타이타늄(Ti) 또는 텅스텐(W)으로 된 금속 박막 층(600a)의 형성은, 예를 들어, 도금으로 이루어질 수 있으나 이에 한정되지 않는다.Formation of the metal
단계(S334)에서 도금이 비아 홀(600') 내에서만 이루어질 수 있도록 비아 홀(600') 외의 다이아몬드 층(400)의 상부는 드라이 필름(dry film)으로써 제한할 수 있다. 단계(S334)에서 전해 도금이 이용되는 경우, 비아 홀(600')의 입구에 구리 금속의 충전이 가장 빠르게 이루어지기 때문에, 이를 상쇄하기 위하여 양과 음의 전압을 교번하여 인가하면 구리 금속의 석출과 식각이 교번하여 이루어지므로 비아 홀(600')의 입구에서 구리가 더 빠르게 성장하는 형상을 최소화할 수 있다. 요컨대, 전해 도금 시에 DC 전압이 아닌 펄스 형태의 전압을 인가함으로써 구리 도금에 의하여 비아 홀(600')의 입구가 막히는 현상을 방지할 수 있다.In step S334, the top of the
또한, 단계(S335)에서 지지 금속 층(610)의 제거는, 예를 들어, 폴리싱에 의하여 수행될 수 있는바, 이로써 다이아몬드 층(400)의 두께 밖으로 돌출 형성된 구리가 제거되어 그 표면이 평평하게 된다.In addition, the removal of the
도 16은 본 개시서의 다이아몬드 플레이트 제조 공정의 일 실시 예에서 구리가 매립된 비아 홀을 다이아몬드 플레이트에 수직인 방향으로 촬영한 광학 현미경 사진인바, 도 16의 (a)에는 지지 금속 층(610) 없이 단계들(S332 내지 S335)에 의하여 가공된 결과가 도 16의 (b)에는 지지 금속 층(610)을 이용한 단계들(S331 내지 S335)에 의하여 가공된 결과가 나타나 있다. 지지 금속 층(610)을 이용한 경우 비아 홀(600') 내부에 공극(void) 없이 구리가 도금되었음을 관찰할 수 있다. 지지 금속 층(610)이 그 지지 금속 층(610)의 상부, 즉, 비아 홀(600')의 하단부에서부터 구리 도금액이 충전될 수 있도록 하기 때문이다.16 is an optical microscope photograph of a via hole in which copper is buried in a direction perpendicular to the diamond plate in an embodiment of a diamond plate manufacturing process according to the present disclosure. In FIG. 16 (a), a supporting
다시 도 11 및 도 12를 참조하면, 본 개시서의 다이아몬드 플레이트 제조 공정은, 다이아몬드 층(400)의 양면에 소정의 패턴으로 다수의 금속 층을 형성하는 금속화(metallization) 단계(S340)를 더 포함한다.Referring back to FIGS. 11 and 12 , the diamond plate manufacturing process of the present disclosure further includes a metallization step (S340) of forming a plurality of metal layers in a predetermined pattern on both sides of the
도 17은 도 11에 나타난 금속화 단계를 구체화한 각 단계마다 본 개시서에 따른 다이아몬드 플레이트를 개념적으로 도시한 측단면도이다.FIG. 17 is a cross-sectional side view conceptually illustrating a diamond plate according to the present disclosure for each step embodying the metallization steps shown in FIG. 11 .
구체적으로, 도 17을 참조하면, 금속화 단계(S340)는 다이아몬드 층(400)의 양면 각각에 대하여, 제3 감광제 층(700a, 700b)을 코팅하고 제3 감광제 층(700a, 700b)에 원하는 패턴, 더 정확하게는 원하는 금속 패턴의 반전 영상(reversal image) 패턴을 형성하는 단계(S342), 패턴 형성된 제3 감광제 층(700a, 700b)을 증착 마스크로서 이용하여 다수의 금속 층(800a, 800b)을 순차적으로 증착하는 금속 층 형성 단계(S344), 및 그 다수의 금속 층(800a, 800b)을 형성한 후, 제3 감광제 층(700a, 700b)을 제거하는 단계(S346)를 포함하는바, 제3 감광제 층(700a, 700b) 상에 증착된 금속 층들(800a')은 제거되므로 이러한 방식은 일반적으로 영상 반전(image reversal) 공정으로 지칭된다. 다이아몬드 층(400)의 일면에 대한 단계들(S342, S344, S346)이 수행된 후 다른 면에 대한 단계들(S342', S344'(미도시), S346')이 수행될 수 있다.Specifically, referring to FIG. 17 , in the metallization step (S340), the
다이아몬드 층(400)은 절연체이므로 다이아몬드 층(400)의 상부와 하부를 전기적으로 연결하는 전원 연결선 및 접지부를 구성하는 것이 이 금속 층(800a, 800b)인바, 본 개시서에 따른 다이아몬드 커버(1300) 및 다이아몬드 플레이트(1100)를 포함하는 반도체 패키지(도 19의 1600)의 계면에 고전압 화합물 반도체 전력 소자 또는 MMIC를 안정적으로 본딩하되 그 반도체 패키지의 열 특성을 개선하기 위하여, 다수의 금속 층(800a, 800b)이 Ti/Pt/Au, Ti/Ni/Au, W/Pt/Au, W/Ni/Au 중 하나의 순서로 된 조합으로 구성될 수 있다. Since the
이를 위하여, 금속 층 형성 단계(S344)는, 다이아몬드 층(400)에 타이타늄(Ti) 또는 텅스텐(W)을 증착하여 제1 금속 박막 층(미도시)을 형성하는 단계; 상기 제1 금속 박막 층 위에 니켈(Ni) 또는 백금(Pt) 박막을 증착하여 제2 금속 박막 층(미도시)을 형성하는 단계; 및 상기 제2 금속 박막 층에 금(Au)을 증착하여 제3 금속 박막 층(미도시)을 형성하는 단계를 순차적으로 포함할 수 있다. 상기 제1 금속 박막 층 내지 제3 금속 박막 층은 고온에서 내열성을 가지는 금속의 증착 특성을 개선하고 복합 합금이 잘 유지될 수 있도록, 예컨대, 스퍼터링(sputtering) 장비에 의하여 증착될 수 있다.To this end, the metal layer forming step (S344) includes depositing titanium (Ti) or tungsten (W) on the
여기에서 제1 금속 박막 층의 타이타늄(Ti) 또는 텅스텐(W) 박막은, 후술하는 열처리 단계(S350)에서 제1 금속 박막 층과 다이아몬드 층(400) 사이의 계면에서 탄화 타이타늄(TiC) 또는 탄화 텅스텐(WC)이 충분히 형성될 수 있도록, 50 nm 내지 200 nm 두께로 증착될 수 있다.Here, the titanium (Ti) or tungsten (W) thin film of the first metal thin film layer is titanium carbide (TiC) or carbonized at the interface between the first metal thin film layer and the
그리고 제2 금속 박막 층의 백금(Pt) 박막 또는 니켈(Ni) 박막은 그 녹는점이 높고 확산을 방지하는 특성을 가지므로, 제1 금속 박막 층의 타이타늄(Ti) 또는 텅스텐(W)과 제3 금속 박막 층의 금(Au)의 확산을 방지할 수 있도록 제1 금속 박막 층과 제3 금속 박막 층의 두께를 고려하여 nm 단위의 두께로, 바람직하게는 100 nm 내지 300 nm 두께로, 제1 금속 박막 층의 타이타늄(Ti) 또는 텅스텐(W) 금속 위에 형성될 수 있다.And since the platinum (Pt) thin film or nickel (Ni) thin film of the second metal thin film layer has a high melting point and has a diffusion preventing property, the titanium (Ti) or tungsten (W) of the first metal thin film layer and the third To prevent diffusion of gold (Au) in the metal thin film layer, the first metal thin film layer and the third metal thin film layer have a thickness in units of nm, preferably 100 nm to 300 nm in thickness, in consideration of the thicknesses of the first metal thin film layer and the third metal thin film layer. It may be formed over the titanium (Ti) or tungsten (W) metal of the metal thin film layer.
또한, 제3 금속 박막 층의 금(Au) 박막은 그 아래의 Ti 또는 Pt의 대기 중 산화를 방지하기 위하여 이용될 수 있는바, 금속 층들(800a, 800b)의 상단에서 화합물 전력 반도체 소자와 안정적으로 본딩될 수 있도록, 그리고 와이어 본딩의 두께를 고려하여 500 nm 내지 5 μm에 이르는 두께로 형성될 수 있다. 일반적으로 전력 반도체 소자 또는 다이의 하단부에 형성된 소스 단자/접지부에는 전기 전도도를 높이기 위한 금(Au) 박막이 증착되어 있으므로 그와의 안정적인 본딩을 위하여 이 제3 금속 박막 층은 금(Au)으로 형성될 수 있다.In addition, the gold (Au) thin film of the third metal thin film layer can be used to prevent oxidation of Ti or Pt under it in the air, so that the compound power semiconductor device and stable at the top of the
금속화 단계(S340) 후에 타이타늄(Ti) 또는 텅스텐(W)과 다이아몬드 층(400)의 탄소 원자 사이에 탄화 금속(metal carbide)를 형성하기 위한 고온 열처리 단계(S350)가 더 수행될 수 있다. 이 열처리 단계(S350)는 아르곤(Ar), 질소(N2), 수소(H2) 중 적어도 하나를 포함하는 분위기에서 500 ℃ 내지 700 ℃의 온도에서 30분 이상의 시간 동안 진행된다. Ti 또는 W는 탄소(C) 원자와 결합하는 때에 TiC 또는 WC의 강한 결합이 형성되어 다이아몬드 층(400)과 소자 간의 접착력을 높이므로 높은 동작 온도를 가지는 반도체 패키지의 신뢰성을 개선할 수 있다. 또한, 예를 들어 15 W/m·K에 불과한 낮은 열전도도를 가진 타이타늄(Ti)으로부터 열처리(S350)를 통하여 형성되는 탄화 타이타늄(TiC)은 110 W/m·K의 열전도도를 가지는바, 열처리에 의하여 그 열전도도가 7배 이상 우수해지는 장점도 있다. After the metallization step (S340), a high-temperature heat treatment step (S350) for forming a metal carbide between titanium (Ti) or tungsten (W) and carbon atoms of the
다음으로, 본 개시서의 다이아몬드 플레이트 제조 공정은, 상기 다이아몬드 기판을 다이싱(dicing)하여 다수의 다이아몬드 플레이트(diamond plate)를 제조하는 웨이퍼 다이싱 단계(S360)를 더 포함한다.Next, the diamond plate manufacturing process of the present disclosure further includes a wafer dicing step (S360) of manufacturing a plurality of diamond plates by dicing the diamond substrate.
도 18은 도 11에 나타난 웨이퍼 다이싱 단계에서 다이아몬드 층의 일면에 접착성 테이프가 부착된 다이아몬드 플레이트를 개념적으로 도시한 측단면도이다.FIG. 18 is a side cross-sectional view conceptually illustrating a diamond plate in which an adhesive tape is attached to one surface of a diamond layer in the wafer dicing step shown in FIG. 11 .
도 18을 참조하면, 웨이퍼 다이싱 단계(S360)는 다이아몬드 층(400)의 일면, 더 구체적으로 다이아몬드 층(400)의 일면에 형성된 다수의 금속 층들(800a 또는 800b)에 접착성 테이프(900), 예컨대, UV 테이프를 부착하고, 이(900)를 이용하여 상기 다이아몬드 기판을 링 프레임(ring frame; 910)에 부착한 후 진공 척(vacuum chuck) 위에 고정한 상태에서 극초단파 레이저를 그 다이아몬드 기판에 조사함으로써 수행될 수 있다. 접착성 테이프(900)는 웨이퍼 다이싱 중에 전체 기판으로부터 개별 다이아몬드 플레이트가 분리되어 버리지 않고 웨이퍼 다이싱이 모두 완료된 후에 개별 다이아몬드 플레이트를 다른 다이아몬드 플레이트들과 그 접착성 테이프(900)로부터 쉽게 분리해내기 위한 것이다.Referring to FIG. 18, in the wafer dicing step (S360), an
이 웨이퍼 다이싱 단계(S360)에서 절단되는 위치는 전술한 웨이퍼 다이싱 단계(S240)와 달리 다이아몬드 재료에 해당하므로 기계적 절단이 곤란하다. 또한, 다이아몬드는 탄소 원자들 간의 안정적인 화학적 결합을 이루고 있으므로 습식 식각 또는 건식 식각을 이용하는 데에도 한계가 있다. 따라서 웨이퍼 다이싱 단계(S360)는 극초단파 레이저를 이용하여 수행되는 것이 바람직하다.Unlike the aforementioned wafer dicing step (S240), the cutting position in the wafer dicing step (S360) corresponds to a diamond material, so mechanical cutting is difficult. In addition, since diamond forms a stable chemical bond between carbon atoms, there is a limit to using wet etching or dry etching. Therefore, the wafer dicing step (S360) is preferably performed using a microwave laser.
일 예시로서, 웨이퍼 다이싱 단계(S360)에서의 극초단파 레이저는 532 nm 파장 및 180 ns의 펄스 폭을 가지고, 낮은 에너지에서 6 kHz의 빠른 반복률(repetition rate)로 조사될 수 있다. 다만, 통상의 기술자는 상기 극초단파 레이저의 파장, 펄스 폭 및 복률이 이 구체적인 수치에 한정되지 않음을 이해할 수 있을 것이다.As an example, the microwave laser in the wafer dicing step (S360) may have a wavelength of 532 nm and a pulse width of 180 ns, and may be irradiated at low energy and at a fast repetition rate of 6 kHz. However, those skilled in the art will be able to understand that the wavelength, pulse width, and power factor of the microwave laser are not limited to these specific values.
극초단파 레이저 빔의 크기, 펄스 주기, 인가 에너지 등을 최적화하면 그 레이저의 선폭을 70 μm 내지 100 μm로 제한함으로써 웨이퍼 다이싱(S360)의 가공 단차 및 오차를 최소화할 수 있다.By optimizing the size, pulse period, applied energy, etc. of the microwave laser beam, the line width of the laser is limited to 70 μm to 100 μm, thereby minimizing processing steps and errors in wafer dicing (S360).
이제 전술한 공정들에 의하여 제조된 다이아몬드 플레이트(1100) 및 다이아몬드 커버(1300)를 이용하여 반도체 패키지(1000)를 제조하는 공정에 관하여 설명한다.Now, a process of manufacturing the semiconductor package 1000 using the
도 19는 본 개시서의 반도체 패키지 제조 공정에 의하여 제조된 반도체 패키지를 개념적으로 도시한 측단면도이다.19 is a side cross-sectional view conceptually illustrating a semiconductor package manufactured by the semiconductor package manufacturing process of the present disclosure.
도 19를 참조하면, 본 개시서의 일 실시 예에 따른 반도체 패키지 제조 공정은, 다이아몬드 플레이트(1100)의 일면에 형성된 다수의 금속 층(800a) 위에 반도체 소자(1500), 예컨대, 화합물 전력 반도체 또는 MMIC 칩을 부착하는 공정(S410a) 및 상기 일면 상에서 반도체 소자(1500)를 평면적으로 둘러싸는 폐곡선 형상으로 된 측벽(1200)을 상기 일면에 형성하는 공정(S410b)을 수행하는 단계(S410; 미도시)를 포함한다.Referring to FIG. 19 , in a semiconductor package manufacturing process according to an embodiment of the present disclosure, a
공정(S410a) 및 공정(S410b)은 둘 중 무엇이 먼저 수행되어도 무방하나 일반적으로 공정(S410b)의 수행 후에 공정(S410a)이 수행되는 것이 일반적이다. Processes S410a and S410b may be performed first, but in general, process S410a is performed after process S410b.
공정(S410a)에 있어서 화합물 전력 반도체 또는 MMIC 칩 등의 반도체 소자(1500)는 높은 온도에 취약하기 때문에 계면을 본딩하는 재료(1400)로 은 나노 입자 소결 방식을 이용하여 250 ℃ 이하의 저온에서 본딩하거나 공융 접합을 이용할 수 있다. In the process (S410a), since the
공정(S410b)에서는 측벽(1200)에 상기 폐곡선의 내외부를 관통하는, 달리 말하자면, 반도체 패키지(1000)의 내외부를 잇는 리드(lead; 1700)가 적어도 2개 형성되며, 반도체 소자(1500)가 부착(S410a) 된 후에 리드(1700) 각각은 반도체 소자(1500)에 전기적으로 연결되는바, 그 전기적 연결(1800)은, 예컨대, 와이어 본딩(wire bonding)에 의할 수 있다. 와이어 본딩을 위한 본딩 와이어(1800)의 재료로서 금(Au)이 이용될 수 있으나 이에 한정되지 않는다.In step S410b, at least two
화합물 전력 반도체의 경우에 내부 임피던스의 정합을 위한 SLC(single layer capacitor) 또는 금속 패턴을 가지는 유전체를 측벽(1200) 안에 함께 실장할 수 있고, 리드(1700)는 외부 입출력 신호의 전달과 바이어스 전압을 공급하기 위한 용도로 이용되는 것이다. 본 발명의 본질을 흐리지 않기 위하여 측벽(1200) 내에 함께 실장되는 상기 소자 및 리드(1700)에 관한 더 상세한 설명은 생략하기로 한다.In the case of a compound power semiconductor, a single layer capacitor (SLC) for internal impedance matching or a dielectric having a metal pattern may be mounted on the
다음으로, 상기 실시 예에 따른 반도체 패키지 공정은, 외부 환경으로부터 반도체 소자(1500)를 보호할 수 있도록 다이아몬드 커버(1300)로 측벽(1200)을 덮되, 다이아몬드 커버(1300)의 돌출된 기저 기판(100)의 부분인 테두리부와 측벽(1200) 사이에 접착재를 적용하는 단계(S420; 미도시)를 더 포함한다. 예를 들어, 상기 접착재로서 에폭시가 이용될 수 있다. Next, in the semiconductor packaging process according to the embodiment, the
이처럼 다이아몬드 플레이트(1100) 위에 형성된 측벽(1200)에 리드(1700)가 매립된 전술한 실시 예의 대안으로서, 다이아몬드 커버(1300)의 테두리부(100')에 리드(1700'; 미도시)가 형성되도록 변형된 다른 실시 예도 가능할 것이다.As an alternative to the above-described embodiment in which the
이 변형 실시 예에 따른 반도체 패키지 공정은, 먼저, 다이아몬드 플레이트의 일면에 형성된 상기 다수의 금속 층 위에 반도체 소자를 부착하는 공정(S410a') 및 상기 일면 상에서 상기 반도체 소자를 평면적으로 둘러싸는 폐곡선 형상으로 된 측벽을 상기 일면에 형성하는 공정(S410b')을 수행하는 단계(S410')를 포함한다.In the semiconductor packaging process according to this modified embodiment, first, a process of attaching semiconductor elements on the plurality of metal layers formed on one surface of a diamond plate (S410a') and a closed curve shape planarly surrounding the semiconductor elements on the one surface and a step (S410') of performing a process (S410b') of forming a sidewall on the one surface.
그 후, 다이아몬드 커버(1300)에서 상기 폐곡선 형상으로 돌출되도록 형성된, 예컨대, 보쉬 식각(S230)에 의하여 성형된 기저 기판의 부분인 테두리부(100')에 상기 폐곡선 내외부를 관통하는 적어도 2개의 리드(1700')를 형성할 수 있다(S415').Then, at least two leads penetrating the inside and outside of the closed curve are formed to protrude from the
마지막으로, 변형 실시 예에 따른 반도체 패키지 공정에서, 다이아몬드 커버(1300)로 측벽(1200)을 덮는 공정(S420')은 공정(S420)과 동일하다.Finally, in the semiconductor package process according to the modified embodiment, the process of covering the
다시 도 19를 참조하면, 본 개시서에 따라 제조된 반도체 패키지는, 구리(600)로 매립된 다수의 비아 홀(600')이 관통 형성된 다이아몬드 층(400)을 포함하는 다이아몬드 플레이트로서, 다이아몬드 층(400)의 상면 및 하면 각각에 다수의 금속 층(800a, 800b)이 형성된 다이아몬드 플레이트(1100), 다이아몬드 층(400)의 상면에 형성된 다수의 금속 층(800a) 위에 부착된 반도체 소자(1500), 다이아몬드 플레이트(1100) 상에 반도체 소자(1500)를 평면적으로 둘러싸는 폐곡선 형상으로 형성된 측벽(1200), 및 접착재로써 측벽(1200)을 덮는 다이아몬드 커버(1300)로서, 다이아몬드 층(400'), 및 측벽(1200)에 접촉하도록 다이아몬드 층(400')으로부터 수직으로 또는 테이퍼지도록 상기 폐곡선 형상으로 돌출 형성된 테두리부(100')를 포함하는, 다이아몬드 커버(1300)를 포함하고, 측벽(1200) 또는 테두리부(100')에는 상기 폐곡선 내외부를 관통하는 적어도 2개의 리드(lead; 1700 또는 1700')가 형성되고, 그 리드 각각은 반도체 소자(1500)에 전기적으로 연결된다.Referring back to FIG. 19 , a semiconductor package manufactured according to the present disclosure is a diamond plate including a
지금까지 설명된 본 개시서에서 따른 반도체 패키지는 열전도도 특성이 우수한 다이아몬드 재료를 그 기저 플레이트로 이용하여 종래에 일반적으로 이용되고 있던 구리 또는 알루미늄 재료를 대체하여 향상된 방열 효과를 얻을 수 있는 장점이 있을 뿐만 아니라, 다이아몬드 재료를 이용한 반도체 패키지를 제작하기 위하여 최적화된 공정 장비의 파라미터를 제안함으로써 다이아몬드 기반 반도체 패키지의 부품들, 예컨대, 다이아몬드 플레이트 및 다이아몬드 커버의 품질을 개선하는 효과가 있다. 특히 다이아몬드 기판에 대한 비아 홀의 가공, 이에 대한 구리 충전, 다이아몬드-금속 간 이종 물질 접합에 있어서 종래 기술의 한계를 극복함으로써 다이아몬드 재료의 방열 특성을 더욱 효과적으로 활용할 수 있어 높은 성능이 필요한 반도체 패키지 칩의 효율 및 동작 안정성을 현저히 개선할 수 있는 장점이 있다.The semiconductor package according to the present disclosure described so far has the advantage of obtaining an improved heat dissipation effect by using a diamond material having excellent thermal conductivity as a base plate to replace copper or aluminum materials that have been generally used in the prior art. In addition, it is possible to improve the quality of parts of a diamond-based semiconductor package, for example, a diamond plate and a diamond cover, by suggesting parameters of process equipment optimized for manufacturing a semiconductor package using a diamond material. In particular, by overcoming the limitations of the prior art in the processing of via holes for diamond substrates, copper filling therefor, and bonding of heterogeneous materials between diamonds and metals, the heat dissipation characteristics of diamond materials can be more effectively utilized, resulting in high efficiency of semiconductor package chips that require high performance. And there is an advantage that can significantly improve the operation stability.
이상에서 몇몇 선별된 실시 예들에 한하여 본 발명이 설명되었으나 통상의 기술자는 본 개시서가 기초로 한 개념을 용이하게 이해할 수 있으며, 본 발명의 몇몇 목적들을 수행하기 위한 변형된 구조물들의 설계 기초로서 그 개념을 용이하게 활용할 수 있을 것이다Although the present invention has been described above with only a few selected embodiments, those skilled in the art can easily understand the concept on which this disclosure is based, and the concept as a design basis for modified structures for carrying out some objects of the present invention. will be able to easily use
전술한 예시들은 단지 본 개시서의 다양한 양상들의 여러 가능한 실시 예들을 예시한 것인바, 이 명세서 및 첨부된 도면들을 읽고 이해한 본 발명의 기술분야에서 통상의 지식을 가진 다른 사람들에 의해 균등한 변형물들 및/또는 수정물들이 생길 것이다. 덧붙여, 본 개시서의 특정한 특징이 몇몇 실시 예들 중 단 하나에 대해서만 설명되거나 그리고/또는 예시되었을 수 있어도, 그러한 특징은 어느 주어진 용례 또는 특정 용례에 있어 바람직하고 유리할 수 있는 다른 실시 예들의 하나 이상의 다른 특징들과 조합될 수 있다. 또한, "포함하는", "포함하다", "구비하는", "가진다", "를 갖춘"이라는 단어, 또는 그것들을 변형한 단어들이 상세한 설명 및/또는 청구범위에 이용되는 한, 그러한 용어들은 "포함하는(comprising)"이라는 용어와 유사한 방식으로 포괄적(inclusive)인 것으로 의도된 것이다.The foregoing examples are merely illustrative of several possible embodiments of various aspects of the present disclosure, and equivalent modifications may be made by others skilled in the art after reading and understanding this specification and the accompanying drawings. Changes and/or modifications will occur. In addition, even though a particular feature of this disclosure may have been described and/or illustrated with respect to only one of several embodiments, such a feature may be preferred in any given application or in one or more other embodiments of other embodiments that may be advantageous in a particular application. Features can be combined. Also, to the extent that the words "comprising," "includes," "including," "has," "including," or variations thereof are used in the description and/or claims, such terms It is intended to be inclusive in a manner similar to the term "comprising".
2: MPCVD 시스템
6: 기체 혼합물
8: 유량 조절기
10: 배기 가스(exhaust gas)
12: 진공 펌프
14: 마그네트론
16: MPCVD 반응기
18: 석영 창(quartz window)
20: 플라스마
22: 기판 홀더(substrate holder)
100: 기저 기판
1700, 1700': 리드(lead)
200, 200': 핵 생성(nucleation) 층
210: 제1 다이아몬드 입자들
220: 제2 다이아몬드 입자들
300': 제1 감광제 층
400, 400': 다이아몬드 층
410: 나노 결정질 다이아몬드 층
420: 마이크로 결정질 다이아몬드 층
500: 제2 식각 마스크
600: 비아 홀에 매립된 구리
600': 비아 홀
610: 지지 금속 층
700a, 700b: 제3 감광제 층
800a, 800b: 금속 층들
900: 접착성 테이프2: MPCVD system
6: gas mixture
8: flow regulator
10: exhaust gas
12: vacuum pump
14: magnetron
16: MPCVD reactor
18: quartz window
20: Plasma
22: substrate holder
100: base substrate
1700, 1700': lead
200, 200': nucleation layer
210 First diamond particles
220 Second diamond particles
300': first photoresist layer
400, 400': diamond layer
410: nanocrystalline diamond layer
420: microcrystalline diamond layer
500: second etching mask
600: buried copper in via hole
600': via hole
610: supporting metal layer
700a, 700b: third photoresist layer
800a, 800b: metal layers
900: adhesive tape
Claims (16)
상기 제1 다이아몬드 입자들이 시딩된 상기 기저 기판의 표면에 상기 제1 입자 크기보다 작은 제2 입자 크기를 가지는 제2 다이아몬드 입자들을 시딩하는 제2 시딩 단계;
상기 제1 다이아몬드 입자들 및 상기 제2 다이아몬드 입자들로 시딩된 상기 기저 기판에 핵 생성 층을 성장시키는 핵 생성 층 성장 단계;
상기 핵 생성 층 위에 나노 결정질(nanocrystalline) 다이아몬드를 성장시키는 나노 결정질 성장 단계; 및
상기 나노 결정질 다이아몬드 위에 마이크로 결정질(micro-crystalline) 다이아몬드를 성장시키는 마이크로 결정질 성장 단계
를 포함하고,
상기 제1 시딩 단계는,
상기 기저 기판을 상기 제1 다이아몬드 입자들을 함유한 제1 혼합물에 담그는 단계; 상기 제1 다이아몬드 입자들이 상기 기저 기판에 부착되도록 처리하는 단계; 상기 제1 다이아몬드 입자들이 부착된 상기 기저 기판을 세정하는 단계; 및 세정된 상기 기저 기판을 가열하는 단계를 포함하고,
상기 제2 시딩 단계는,
상기 기저 기판을 상기 제2 다이아몬드 입자들을 함유한 제2 혼합물에 담그는 단계; 상기 제2 다이아몬드 입자들이 상기 기저 기판에 부착되도록 처리하는 단계; 상기 제2 다이아몬드 입자들이 부착된 상기 기저 기판을 세정하는 단계; 및 세정된 상기 기저 기판을 가열하는 단계를 포함하는, 다이아몬드 기판 제조 공정.a first seeding step of seeding first diamond particles having a first particle size on the surface of the base substrate;
a second seeding step of seeding second diamond particles having a second particle size smaller than the first particle size on the surface of the base substrate seeded with the first diamond particles;
growing a nucleation layer on the base substrate seeded with the first diamond particles and the second diamond particles;
a nanocrystalline growth step of growing nanocrystalline diamond on the nucleation layer; and
A micro-crystalline growth step of growing micro-crystalline diamond on the nano-crystalline diamond.
including,
The first seeding step,
dipping the base substrate into a first mixture containing the first diamond particles; processing the first diamond particles to adhere to the base substrate; cleaning the base substrate to which the first diamond particles are attached; and heating the cleaned base substrate;
The second seeding step,
dipping the base substrate into a second mixture containing the second diamond particles; processing the second diamond particles to adhere to the base substrate; cleaning the base substrate to which the second diamond particles are attached; and heating the cleaned base substrate.
상기 핵 생성 층 성장 단계는 메탄 및 수소 기체를 포함하는 기체를 이용한 MPCVD(마이크로파 플라스마 화학 기상 증착)로 수행되되, 600 ℃보다 낮은 온도에서 2.4%보다 낮은 메탄 대 수소 비(CH4/H2 ratio)로 수행되는 것을 특징으로 하는, 다이아몬드 기판 제조 공정.According to claim 1,
The nucleation layer growth step is performed by MPCVD (microwave plasma chemical vapor deposition) using a gas containing methane and hydrogen gas, but a methane-to-hydrogen ratio (CH 4 /H 2 ratio lower than 2.4%) at a temperature lower than 600 ° C. ), a diamond substrate manufacturing process, characterized in that carried out.
상기 나노 결정질 성장 단계는 메탄 및 수소 기체를 포함하는 기체를 이용한 MPCVD(마이크로파 플라스마 화학 기상 증착)로 수행되되, 600 ℃ 내지 800 ℃의 온도에서 1%보다 낮은 메탄 대 수소 비(CH4/H2 ratio)로 수행되는 것을 특징으로 하는, 다이아몬드 기판 제조 공정.According to claim 1,
The nanocrystalline growth step is performed by MPCVD (microwave plasma chemical vapor deposition) using a gas containing methane and hydrogen gas, but a methane-to-hydrogen ratio (CH 4 /H 2 lower than 1% at a temperature of 600 ° C to 800 ° C) A diamond substrate manufacturing process, characterized in that carried out in a ratio).
상기 마이크로 결정질 성장 단계는 메탄 및 수소 기체를 포함하는 기체를 이용한 MPCVD(마이크로파 플라스마 화학 기상 증착)로 수행되되,
800 ℃ 내지 1000 ℃의 온도에서 1.6% 내지 2.4%의 메탄 대 수소 비(CH4/ H2 ratio)로 수행되는 것을 특징으로 하는, 다이아몬드 기판 제조 공정.According to claim 1,
The microcrystalline growth step is performed by MPCVD (microwave plasma chemical vapor deposition) using a gas containing methane and hydrogen gas,
A diamond substrate manufacturing process, characterized in that carried out at a temperature of 800 ° C. to 1000 ° C. with a methane to hydrogen ratio (CH 4 / H 2 ratio) of 1.6% to 2.4%.
상기 제2 시딩 단계 후, 상기 핵 생성 층 성장 단계 전에,
상기 제1 다이아몬드 입자들 및 상기 제2 다이아몬드 입자들로 시딩된 다이아몬드 입자층 위에 제1 감광제(photoresist) 층을 코팅하고 상기 제1 감광제 층에 패턴을 형성(patterning)하는 단계;
패턴 형성된 상기 제1 감광제 층을 제1 식각 마스크(etch mask)로서 이용하여 상기 다이아몬드 입자층을 선택적으로 식각하는 단계; 및
상기 선택적 식각 후 상기 제1 감광제 층을 제거하는 단계
를 더 포함하는, 다이아몬드 기판 제조 공정.According to claim 1,
After the second seeding step and before the nucleation layer growth step,
coating a first photoresist layer on the diamond particle layer seeded with the first diamond particles and the second diamond particles and patterning the first photoresist layer;
selectively etching the diamond particle layer using the patterned first photoresist layer as a first etch mask; and
removing the first photoresist layer after the selective etching;
Further comprising a diamond substrate manufacturing process.
상기 기저 기판의 하부 표면 상에 적어도 상기 외곽선의 폭을 덮는 패턴으로 된 제2 식각 마스크를 제2 감광제 또는 금속으로 형성하는 단계;
상기 제2 식각 마스크를 이용한 상기 기저 기판의 하부에 대한 보쉬 공정으로써 수직으로 또는 테이퍼지도록 이방성 식각을 수행하여 상기 다이아몬드 층의 하부가 일부 노출되게 하는 보쉬 식각(Bosch etch) 단계; 및
상기 보쉬 식각 단계 후에 상기 다이아몬드 기판을 다이싱(dicing)하여 상기 평면 패턴에 해당하는 다수의 다이아몬드 커버를 제조하는 웨이퍼 다이싱 단계
를 포함하는, 다이아몬드 커버 제조 공정.a polishing step of polishing an upper surface of the diamond layer and a lower surface of the base substrate included in a diamond substrate manufactured according to claim 6;
forming a second etching mask having a pattern covering at least a width of the outer line on a lower surface of the base substrate with a second photoresist or metal;
a Bosch etch step of partially exposing a lower part of the diamond layer by performing an anisotropic etching to a vertical or tapered lower part of the base substrate as a Bosch process using the second etching mask; and
A wafer dicing step of manufacturing a plurality of diamond covers corresponding to the plane pattern by dicing the diamond substrate after the Bosch etching step.
Including, diamond cover manufacturing process.
상기 다이아몬드 층을 관통하는 다수의 비아 홀을 형성하는 단계;
상기 비아 홀에 구리를 매립하는 단계;
상기 다이아몬드 층의 양면에 소정의 패턴으로 다수의 금속 층을 형성하는 금속화(metallization) 단계; 및
상기 금속화 단계 후에 상기 다이아몬드 기판을 다이싱(dicing)하여 다수의 다이아몬드 플레이트(diamond plate)를 제조하는 웨이퍼 다이싱 단계
를 포함하고,
상기 비아 홀을 형성하는 단계는,
상기 비아 홀의 외곽으로부터 중심을 향하는 방향 또는 상기 비아 홀의 중심으로부터 외곽을 향하는 방향인 제1 방사 방향, 및 시계 방향 또는 반시계 방향인 제1 회전 방향의 나선 형상으로 레이저를 상기 다이아몬드 층의 수직 방향으로 조사하는 제1 레이저 가공 단계; 및
상기 제1 방사 방향의 반대 방향인 제2 방사 방향, 및 상기 제1 회전 방향의 반대 방향인 제2 회전 방향의 나선 형상으로 상기 레이저를 상기 다이아몬드 층의 수직 방향으로 조사하는 제2 레이저 가공 단계
를 포함하는, 다이아몬드 플레이트 제조 공정.The step of removing the base substrate included in the diamond substrate, which is a substrate without a pattern including a diamond layer formed on the base substrate or a substrate manufactured without a pattern according to claim 1, and a step of polishing the surface of the diamond layer. or starting with a diamond substrate composed of a polished diamond layer;
forming a plurality of via holes penetrating the diamond layer;
filling the via hole with copper;
a metallization step of forming a plurality of metal layers in a predetermined pattern on both sides of the diamond layer; and
A wafer dicing step of manufacturing a plurality of diamond plates by dicing the diamond substrate after the metallization step.
including,
Forming the via hole,
A first radiation direction, which is a direction from the outer edge of the via hole to the center or a direction from the center to the outer edge of the via hole, and a clockwise or counterclockwise first rotational direction in which the laser is directed in a direction perpendicular to the diamond layer in a spiral shape A first laser processing step of irradiating; and
A second laser processing step of irradiating the laser in a direction perpendicular to the diamond layer in a spiral shape in a second radiation direction opposite to the first radiation direction and a second rotation direction opposite to the first rotation direction
Including, diamond plate manufacturing process.
상기 비아 홀에 구리를 매립하는 단계는,
상기 다이아몬드 층의 일면에 지지 금속 층을 부착하는 단계;
상기 비아 홀의 측벽 및 상기 지지 금속 층에 타이타늄(Ti) 또는 텅스텐(W)으로 구성된 금속 박막 층을 형성하는 단계;
상기 금속 박막 층에 금(Au), 은(Ag), 또는 구리(Cu)를 증착하는 단계;
상기 비아 홀의 내부에 구리를 도금하는 단계; 및
상기 다이아몬드 층의 양면을 연마하여 상기 지지 금속 층을 제거하는 단계
를 포함하는, 다이아몬드 플레이트 제조 공정.According to claim 8,
The step of filling copper in the via hole,
attaching a supporting metal layer to one side of the diamond layer;
forming a metal thin film layer made of titanium (Ti) or tungsten (W) on sidewalls of the via hole and the supporting metal layer;
depositing gold (Au), silver (Ag), or copper (Cu) on the metal thin film layer;
plating copper inside the via hole; and
polishing both sides of the diamond layer to remove the supporting metal layer;
Including, diamond plate manufacturing process.
상기 금속화 단계에서, 상기 다이아몬드 층의 양면 각각에 대하여,
제3 감광제 층을 코팅하고 상기 제3 감광제 층에 원하는 패턴을 형성(patterning)하는 단계;
패턴 형성된 상기 제3 감광제 층을 증착 마스크로서 이용하여 상기 다수의 금속 층을 순차적으로 증착하는 금속 층 형성 단계; 및
상기 다수의 금속 층의 형성 후, 상기 제3 감광제 층을 제거하는 단계
를 수행하는 것을 특징으로 하는, 다이아몬드 플레이트 제조 공정.According to claim 8,
In the metallization step, for each side of the diamond layer,
coating a third photoresist layer and patterning a desired pattern on the third photoresist layer;
a metal layer forming step of sequentially depositing the plurality of metal layers using the patterned third photoresist layer as a deposition mask; and
After forming the plurality of metal layers, removing the third photoresist layer.
Characterized in that performing, the diamond plate manufacturing process.
상기 금속 층 형성 단계는,
상기 다이아몬드 층에 타이타늄(Ti) 또는 텅스텐(W)을 50 nm 내지 200 nm 두께로 증착하여 제1 금속 층을 형성하는 단계;
상기 제1 금속 층에 니켈(Ni) 또는 백금(Pt)을 100 nm 내지 300 nm 두께로 증착하여 제2 금속 층을 형성하는 단계; 및
상기 제2 금속 층에 금(Au)을 500 nm 내지 5 μm 두께로 증착하여 제3 금속 층을 형성하는 단계
를 포함하는, 다이아몬드 플레이트 제조 공정.According to claim 11,
The metal layer forming step,
depositing titanium (Ti) or tungsten (W) on the diamond layer to a thickness of 50 nm to 200 nm to form a first metal layer;
forming a second metal layer by depositing nickel (Ni) or platinum (Pt) on the first metal layer to a thickness of 100 nm to 300 nm; and
depositing gold (Au) on the second metal layer to a thickness of 500 nm to 5 μm to form a third metal layer;
Including, diamond plate manufacturing process.
상기 웨이퍼 다이싱 단계는,
상기 다이아몬드 층의 일면에 접착성 테이프를 부착한 후에 극초단파 레이저를 조사함으로써 수행되는, 다이아몬드 플레이트 제조 공정.According to claim 8,
The wafer dicing step,
A diamond plate manufacturing process, which is performed by irradiating a microwave laser after attaching an adhesive tape to one surface of the diamond layer.
제8항에 따라 제조된 다이아몬드 커버로 상기 측벽을 덮되, 상기 다이아몬드 커버의 돌출된 상기 기저 기판의 부분인 테두리부와 상기 측벽 사이에 접착재를 적용하는 단계
를 포함하는, 반도체 패키지 제조 공정.A process of attaching semiconductor elements on the plurality of metal layers formed on one surface of the diamond plate manufactured according to claim 8 and a process of forming a side wall in the shape of a closed curve that surrounds the semiconductor elements in a plane on the one surface. A step of performing: forming at least two leads penetrating inside and outside of the closed curve on the sidewall, and electrically connecting each of the leads to the semiconductor device; and
Covering the sidewall with the diamond cover manufactured according to claim 8, applying an adhesive between the edge portion of the diamond cover and the sidewall, which is a protruding part of the base substrate.
Including, semiconductor package manufacturing process.
제8항에 따라 제조된 다이아몬드 커버에서 상기 폐곡선 형상으로 돌출된 상기 기저 기판의 부분인 테두리부에 상기 폐곡선 내외부를 관통하는 적어도 2개의 리드(lead)를 형성하는 단계; 및
상기 다이아몬드 커버로 상기 측벽을 덮되, 상기 리드 각각을 상기 반도체 소자에 전기적으로 연결하는 공정 및 상기 다이아몬드 커버의 돌출된 상기 기저 기판의 부분인 테두리부와 상기 측벽 사이에 접착재를 적용하는 공정을 수행하는 단계
를 포함하는, 반도체 패키지 제조 공정.A process of attaching semiconductor elements on the plurality of metal layers formed on one surface of the diamond plate manufactured according to claim 8 and a process of forming a side wall in the shape of a closed curve that surrounds the semiconductor elements in a plane on the one surface. performing steps;
forming at least two leads penetrating inside and outside of the closed curve at an edge portion of the base substrate protruding in the shape of the closed curve in the diamond cover manufactured according to claim 8; and
Covering the sidewall with the diamond cover, performing a process of electrically connecting each of the leads to the semiconductor element and a process of applying an adhesive between the edge portion of the diamond cover and the sidewall, which is a protruding part of the base substrate step
Including, semiconductor package manufacturing process.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200184855A KR102528990B1 (en) | 2020-12-28 | 2020-12-28 | Fabrication process of diamond substrate, diamond cover, diamond plate and semiconductor package, and semiconductor package using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200184855A KR102528990B1 (en) | 2020-12-28 | 2020-12-28 | Fabrication process of diamond substrate, diamond cover, diamond plate and semiconductor package, and semiconductor package using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20220093788A KR20220093788A (en) | 2022-07-05 |
KR102528990B1 true KR102528990B1 (en) | 2023-05-03 |
Family
ID=82401663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200184855A KR102528990B1 (en) | 2020-12-28 | 2020-12-28 | Fabrication process of diamond substrate, diamond cover, diamond plate and semiconductor package, and semiconductor package using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102528990B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102163805B1 (en) * | 2019-05-30 | 2020-10-07 | 알에프에이치아이씨 주식회사 | A Semiconductor Device Package and A Fabricating Method thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5614019A (en) * | 1992-06-08 | 1997-03-25 | Air Products And Chemicals, Inc. | Method for the growth of industrial crystals |
TWI656575B (en) * | 2014-09-03 | 2019-04-11 | 美商應用材料股份有限公司 | Nanocrystalline diamond carbon film for 3D NAND hard mask applications |
GB201502954D0 (en) * | 2015-02-23 | 2015-04-08 | Element Six Technologies Ltd | Compound semiconductor device structures comprising polycrystalline CVD diamond |
-
2020
- 2020-12-28 KR KR1020200184855A patent/KR102528990B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102163805B1 (en) * | 2019-05-30 | 2020-10-07 | 알에프에이치아이씨 주식회사 | A Semiconductor Device Package and A Fabricating Method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20220093788A (en) | 2022-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6078620B2 (en) | Gallium nitride type wafer on diamond, manufacturing equipment and manufacturing method | |
JP5567553B2 (en) | Gallium nitride material processing and related device structures | |
US7786487B2 (en) | Semiconductor device and manufacturing method thereof | |
US7498191B2 (en) | Semiconductor-on-diamond devices and associated methods | |
CN106504988B (en) | A kind of diamond heat-sink substrate GaN HEMTs preparation method | |
KR102593010B1 (en) | Method of manufacturing a iii-nitride semiconducter device | |
JP6831785B2 (en) | Compound semiconductor device structure containing polycrystalline silicon CVD diamond | |
CN107347256B (en) | Compound semiconductor device structure and method for manufacturing the same | |
US11139176B2 (en) | Direct growth methods for preparing diamond-assisted heat-dissipation silicon carbide substrates of GaN-HEMTs | |
CN111540684A (en) | Microelectronic device of diamond-based heterogeneous integrated gallium nitride thin film and transistor and preparation method thereof | |
JP2018049868A (en) | Semiconductor stacked structure and semiconductor device | |
WO2020098258A1 (en) | Method for realizing gan original substrate transfer by using double diamond layers and application | |
CN110211880B (en) | Manufacturing method of diamond-based gallium nitride HEMT structure | |
KR102528990B1 (en) | Fabrication process of diamond substrate, diamond cover, diamond plate and semiconductor package, and semiconductor package using the same | |
CN108847392A (en) | Buddha's warrior attendant ground mass gallium nitride device manufacturing method | |
CN111540710B (en) | Preparation method of high-heat-conductivity gallium nitride high-power HEMT device | |
CN108428669B (en) | Three-dimensional heterogeneous integrated system and manufacturing method thereof | |
JP2005005615A (en) | Method for manufacturing diamond electronic element | |
CN113594110B (en) | Semiconductor device and preparation method thereof | |
CN115863400B (en) | High-heat-conductivity GaN-based HEMT device and preparation method thereof | |
CN113571416B (en) | Diamond-based gallium nitride transistor with high electron mobility and preparation method thereof | |
CN115863276A (en) | Heat dissipation structure of gallium nitride device and preparation method thereof | |
KR102392556B1 (en) | Method of manufacturing semiconductor devices | |
RU2802796C1 (en) | Heteroepitaxial structure with a diamond heat sink for semiconductor devices and method for its manufacture | |
US20230420333A1 (en) | Substrate features in thermally conductive materials |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |