KR102163805B1 - A Semiconductor Device Package and A Fabricating Method thereof - Google Patents

A Semiconductor Device Package and A Fabricating Method thereof Download PDF

Info

Publication number
KR102163805B1
KR102163805B1 KR1020190064158A KR20190064158A KR102163805B1 KR 102163805 B1 KR102163805 B1 KR 102163805B1 KR 1020190064158 A KR1020190064158 A KR 1020190064158A KR 20190064158 A KR20190064158 A KR 20190064158A KR 102163805 B1 KR102163805 B1 KR 102163805B1
Authority
KR
South Korea
Prior art keywords
pcb
semiconductor device
thin film
frame
lead
Prior art date
Application number
KR1020190064158A
Other languages
Korean (ko)
Inventor
최명석
손현수
이영완
조삼열
Original Assignee
알에프에이치아이씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알에프에이치아이씨 주식회사 filed Critical 알에프에이치아이씨 주식회사
Priority to KR1020190064158A priority Critical patent/KR102163805B1/en
Application granted granted Critical
Publication of KR102163805B1 publication Critical patent/KR102163805B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

The present invention relates to a semiconductor element package with excellent high frequency characteristics, that is, excellent gain and band performance at a high frequency. The semiconductor element package of the present invention may comprise: a base wherein a semiconductor element is mounted on an upper surface; a PCB module formed to surround the semiconductor element on the edge of an upper surface of the base; and a cover unit formed on the PCB module to seal a cavity, which is an empty space formed by the base and the PCB module.

Description

반도체 소자 패키지 및 그 제조방법{A Semiconductor Device Package and A Fabricating Method thereof}TECHNICAL FIELD [0001] A semiconductor device package and a fabricating method thereof

본 발명은 고주파 특성이 우수한 반도체 소자 패키지 및 그 제조방법에 관한 것으로, 보다 상세하게는 고주파에서 이득과 밴드 성능이 우수한 반도체 소자 패키지에 관한 것이다.The present invention relates to a semiconductor device package having excellent high-frequency characteristics and a method of manufacturing the same, and more particularly, to a semiconductor device package having excellent gain and band performance at high frequencies.

최근 각종 이동통신 시스템, 방송 시스템, 기타 통신 시스템에서 고집적화 및 고성능화가 중요하다. 따라서 동일 면적에서 보다 높은 출력을 가진 고출력 증폭기의 중요성이 날로 증가하고 있다. 또한, 고출력 증폭기로는 RF 트랜지스터 소자를 주로 사용하는데, 이러한 RF 트랜지스터 소자는 하나의 패키지 형태로 형성되어 사용된다. In recent years, high integration and high performance are important in various mobile communication systems, broadcasting systems, and other communication systems. Therefore, the importance of high-power amplifiers with higher output in the same area is increasing day by day. In addition, RF transistor devices are mainly used as high-power amplifiers, and these RF transistor devices are formed and used in one package form.

한국등록특허 10-1363392 공보에 개시된 종래 패키지 구조를 도 1에 도시하였다. 도 1을 참고하면, 종래의 패키지는 베이스, 소자 모듈, Kovar ring, 세라믹 링, 리드 프레임 및 세라믹 캡을 포함하여 구성된다. 베이스는 패키지의 최하단에 위치하며, CPC (Cu/Mo70Cu30/Cu) 합금으로 형성되어 패키지 내 전기적 접지 및 소자 모듈로부터 발생되는 열의 방출을 수행한다. 세라믹 링은 베이스 상부에 부착된 소자 모듈의 외측을 둘러싸는 듯한 형태로 배치된다. 리드 프레임은 세라믹 링 상부에 부착되고 외부단자와 연결되어 RF 전력 및 DC 전력이 입출력 된다. 그러나 베이스를 구성하는 CPC 합금은 순수 구리(Cu)재질보다 열특성이 떨어지는 단점이 있다.Fig. 1 shows a conventional package structure disclosed in Korean Patent Registration No. 10-1363392. Referring to FIG. 1, a conventional package includes a base, a device module, a Kovar ring, a ceramic ring, a lead frame, and a ceramic cap. The base is located at the bottom of the package and is formed of a CPC (Cu/Mo70Cu30/Cu) alloy to perform electrical grounding in the package and dissipation of heat generated from the device module. The ceramic ring is arranged to surround the outside of the device module attached to the upper part of the base. The lead frame is attached to the top of the ceramic ring and is connected to an external terminal to input and output RF power and DC power. However, the CPC alloy constituting the base has a disadvantage in that the thermal properties are inferior to the pure copper (Cu) material.

열특성을 개선하기 위하여 공개특허 10-2010-0029697에서는 베이스만 구리(Cu)로 형성하는데, 구리(Cu) 특성 상 제작 공정 또는 트랜지스터 구동 중 발생되는 고온에 의하여 휘어짐이 발생되고, 또한, 구리(Cu)로 형성된 베이스를 지지하는 세라믹 링도 연성이 약하여 베이스(300)를 고정시키지 못하므로 전체 트랜지스터 패키지가 뒤틀리는 문제가 발생된다. 세라믹 재질은 높은 Loss tangent(tan δ) 값으로 인하여 임피던스 대역폭이 저감되고, RF 트랜지스터의 주요 성능 지표 중 하나인 Gain 특성이 저하되는 문제점이 있다. 또한, 세라믹과 구리(Cu)로 형성된 베이스를 부착하기 위한 추가 부재들을 활용하는 별도의 공정이 요구된다.In order to improve the thermal characteristics, in Korean Patent Application Publication No. 10-2010-0029697, only the base is formed of copper (Cu). Due to the characteristics of copper (Cu), warpage occurs due to the high temperature generated during the manufacturing process or driving the transistor. The ceramic ring supporting the base formed of Cu) also has weak ductility and cannot fix the base 300, causing a problem in that the entire transistor package is distorted. The ceramic material has a problem in that the impedance bandwidth is reduced due to a high loss tangent (tan δ) value, and the gain characteristic, which is one of the main performance indicators of the RF transistor, is deteriorated. In addition, a separate process using additional members for attaching the base formed of ceramic and copper (Cu) is required.

이러한 문제점을 해결하기 위하여 연구를 거듭한 끝에 본 발명을 완성하였다.In order to solve this problem, the present invention was completed after repeated research.

등록특허공보 제10-1363392호(2014.02.10.)Registered Patent Publication No. 10-1363392 (2014.02.10.) 공개특허공보 제10-2010-0029697호(2010.03.17.)Unexamined Patent Publication No. 10-2010-0029697 (2010.03.17.)

본 발명은 고주파에서 이득과 밴드 성능이 우수한 반도체 소자 패키지 및 그 제조방법을 제공하고자 한다.An object of the present invention is to provide a semiconductor device package having excellent gain and band performance at high frequencies and a method of manufacturing the same.

상기 과제를 해결하기 위한 본 발명의 일 측면은, 윗면에 반도체 소자가 실장되는 베이스, 반도체 소자를 둘러싸도록 베이스의 윗면 가장자리에 링 형상으로 형성된 PCB 모듈 및 PCB 모듈 위에 형성되어 베이스 및 PCB 모듈에 의하여 형성된 빈 공간인 캐비티를 밀폐시키고, 액정폴리머(LCP, Liquid Crystal Polymer)를 포함하는 덮개부를 포함하는 반도체 소자 패키지일 수 있다.One aspect of the present invention for solving the above problem is a base on which a semiconductor device is mounted on an upper surface, a PCB module formed in a ring shape at an edge of the upper surface of the base to surround the semiconductor device, and a PCB module formed on the base and the PCB module. It may be a semiconductor device package including a cover part including a liquid crystal polymer (LCP) and sealing a cavity, which is a formed empty space.

본 측면에서, PCB 모듈은 반도체 소자를 둘러싸는 상부 PCB 프레임을 가지되 상부 PCB 프레임의 일부가 외부로 연장되어 PCB 인출부를 형성하고 PCB 인출부의 상면, 측면 및 하면에 제1 도전성 박막이 형성되어 전극을 형성하고 PCB 인출부의 상면에 형성된 제1 도전성 박막이 상기 상부 프레임의 상면으로 연장되어 리드 도전성 박막을 형성하고 PCB 인출부의 하면에 형성된 제1 도전성 박막에 외부회로가 전기적으로 연결되는 상부 PCB 유닛, 반도체 소자를 둘러싸는 하부 PCB 프레임을 가지되 하부 PCB 프레임에는 상하로 관통된 도전 홀이 형성되고 도전 홀의 내벽과 하부 프레임의 상면 및 하면에 제2 도전성 박막이 형성되고 하부 프레임의 하면에 형성된 제2 도전성 박막은 베이스와 전기적으로 연결되는 하부 PCB 유닛 및 상부 PCB 유닛과 하부 PCB 유닛의 사이에 개재되어 상부 PCB 유닛과 하부 PCB 유닛을 접착시켜 고정시키는 접착층을 포함할 수 있다.In this aspect, the PCB module has an upper PCB frame surrounding the semiconductor device, but a part of the upper PCB frame extends to the outside to form a PCB lead-out part, and a first conductive thin film is formed on the top, side and bottom of the PCB lead-out part And an upper PCB unit in which a first conductive thin film formed on the upper surface of the PCB withdrawal part extends to the upper surface of the upper frame to form a lead conductive thin film, and an external circuit is electrically connected to the first conductive thin film formed on the lower surface of the PCB withdrawal part, It has a lower PCB frame surrounding the semiconductor device, but a conductive hole is formed vertically through the lower PCB frame, a second conductive thin film is formed on the inner wall of the conductive hole and the upper and lower surfaces of the lower frame, and a second conductive thin film is formed on the lower surface of the lower frame. The conductive thin film may include a lower PCB unit electrically connected to the base, and an adhesive layer interposed between the upper PCB unit and the lower PCB unit to bond and fix the upper PCB unit and the lower PCB unit.

본 측면에서, PCB 인출부는 솔더링 상태를 모니터링 하기 위하여 상하로 관통되어 형성된 체크 홀을 가질 수 있다.In this aspect, the PCB lead-out part may have a check hole formed by penetrating up and down to monitor the soldering state.

본 측면에서, 리드 도전성 박막의 폭이 상기 PCB 인출부 상에 형성된 제1 도전성 박막의 폭보다 더 넓을 수 있다.In this aspect, the width of the lead conductive thin film may be wider than that of the first conductive thin film formed on the PCB lead portion.

본 측면에서, PCB 모듈은 상기 덮개부와 접합성이 우수한 측벽을 더 포함할 수 있다.In this aspect, the PCB module may further include a sidewall having excellent adhesion to the cover portion.

본 측면에서, 측벽은 액정폴리머를 포함할 수 있다.In this aspect, the sidewall may include a liquid crystal polymer.

본 측면에서, 측벽은 PCB 모듈의 외주면의 고정 홈에 형성된 외주 보강부 및 PCB 모듈에 수직으로 형성된 주입구에 형성된 관통 보강부를 포함할 수 있다.In this aspect, the sidewall may include an outer circumferential reinforcement portion formed in a fixing groove on an outer circumferential surface of the PCB module and a through reinforcement portion formed in an injection hole perpendicular to the PCB module.

본 측면에서, 베이스는 구리를 포함할 수 있다.In this aspect, the base may comprise copper.

본 측면에서, 베이스의 하면에는 방열 부재가 접촉되어 형성되어 상기 반도체 소자에서 발생하는 열을 외부로 방출시킬 수 있다.In this aspect, the heat dissipating member is formed by contacting the lower surface of the base to dissipate heat generated from the semiconductor device to the outside.

본 발명의 다른 측면은, (a) 상부 PCB 유닛, 하부 PCB 유닛 및 접착층을 마련하는 단계 및 (b) 접착층을 매개로 상부 PCB 유닛과 하부 PCB 유닛을 접합하여 PCB 모듈을 제작하는 단계를 포함하는 반도체 소자 패키지의 제조방법일 수 있다.Another aspect of the present invention comprises the steps of (a) providing an upper PCB unit, a lower PCB unit, and an adhesive layer, and (b) manufacturing a PCB module by bonding the upper PCB unit and the lower PCB unit through the adhesive layer. It may be a method of manufacturing a semiconductor device package.

본 측면에서, 상부 PCB 유닛은 상기 반도체 소자를 둘러싸는 상부 PCB 프레임을 가지되 상부 PCB 프레임의 일부가 외부로 연장되어 PCB 인출부를 형성하고 PCB 인출부의 상면, 측면 및 하면에 제1 도전성 박막이 형성되어 전극을 형성하고 PCB 인출부의 상면에 형성된 제1 도전성 박막이 상부 프레임의 상면으로 연장되어 리드 도전성 박막을 형성하고 PCB 인출부의 하면에 형성된 제1 도전성 박막에 외부회로가 전기적으로 연결될 수 있다.In this aspect, the upper PCB unit has an upper PCB frame surrounding the semiconductor device, but a part of the upper PCB frame extends to the outside to form a PCB lead-out part, and a first conductive thin film is formed on the top, side and bottom of the PCB lead-out part. As a result, an electrode is formed, and the first conductive thin film formed on the upper surface of the PCB lead-out portion extends to the upper surface of the upper frame to form a lead conductive thin film, and an external circuit may be electrically connected to the first conductive thin film formed on the lower surface of the PCB lead-out portion.

본 측면에서, 하부 PCB 유닛은 반도체 소자를 둘러싸는 하부 PCB 프레임을 가지되 하부 PCB 프레임에는 상하로 관통된 도전 홀이 형성되고 도전 홀의 내벽과 하부 프레임의 상면 및 하면에 제2 도전성 박막이 형성되고 하부 프레임의 하면에 형성된 제2 도전성 박막은 베이스와 전기적으로 연결될 수 있다.In this aspect, the lower PCB unit has a lower PCB frame surrounding the semiconductor device, but a conductive hole penetrating up and down is formed in the lower PCB frame, and a second conductive thin film is formed on the inner wall of the conductive hole and the upper and lower surfaces of the lower frame. The second conductive thin film formed on the lower surface of the lower frame may be electrically connected to the base.

본 측면에서, 접착층은 반도체 소자를 둘러쌀 수 있도록 상부 PCB 유닛의 상부 PCB 프레임과 하부 PCB 유닛의 하부 PCB 프레임과 대응되는 링 형상을 가질 수 있다.In this aspect, the adhesive layer may have a ring shape corresponding to the upper PCB frame of the upper PCB unit and the lower PCB frame of the lower PCB unit so as to surround the semiconductor device.

본 측면에서, (b) 단계 이후에 PCB 모듈에 측벽을 더 형성하는 단계(c)를 더 포함할 수 있다.In this aspect, it may further include a step (c) of further forming sidewalls on the PCB module after step (b).

본 측면에서, (c) 단계 이후에, (d) PCB 모듈을 베이스 상에 부착하는 단계, (e) 베이스와 PCB 모듈에 의하여 형성되는 캐비티 영역 내에 반도체 소자를 실장하는 단계, (f) 리드 선을 이용하여 반도체 소자와 상기 PCB 모듈을 전기적으로 연결하는 단계 및 (g) PCB 모듈에 덮개부를 장착하여 밀폐시키는 단계를 더 포함할 수 있다.In this aspect, after step (c), (d) attaching the PCB module on the base, (e) mounting the semiconductor device in the cavity region formed by the base and the PCB module, (f) lead wire The method may further include electrically connecting the semiconductor device to the PCB module and (g) sealing the PCB module by mounting a cover.

본 측면에서, 덮개부와 상기 측벽의 소재가 동일할 수 있다.In this aspect, the material of the cover portion and the side wall may be the same.

본 측면에서, 덮개부와 측벽의 소재로 액정폴리머(liquid crystal polymer)를 사용할 수 있다.In this aspect, a liquid crystal polymer may be used as a material for the cover part and the side wall.

본 발명에 의하면, 고주파에서 이득과 밴드 성능이 우수한 반도체 소자 패키지를 구현할 수 있다.According to the present invention, a semiconductor device package having excellent gain and band performance at high frequencies can be implemented.

도 1은 종래 RF 반도체 패키지의 단면 구조를 개략적으로 도시한 모식도이다.
도 2는 본 발명의 일 측면에 따른 고주파 특성이 우수한 반도체 소자 패키지의 단면 구조를 개략적으로 도시한 모식도이다.
도 3은 본 발명의 일 측면에 따른 측벽이 형성된 PCB 모듈을 가진 반도체 소자 패키지의 단면 구조를 개략적으로 도시한 모식도이다.
도 4는 본 발명의 일 측면에 따른 측벽이 형성된 PCB 모듈에 대한 상방 사시도이다.
도 5는 도 4의 PCB 모듈에 대한 하방 사시도이다.
도 6은 본 발명의 일 측면에 따른 고주파 특성이 우수한 반도체 소자 패키지의 상부 PCB 유닛에 대한 상방 사시도이다.
도 7은 도 6의 상부 PCB 유닛에 대한 하방 사시도이다.
도 8은 본 발명의 일 측면에 따른 고주파 특성이 우수한 반도체 소자 패키지의 하부 PCB 유닛에 대한 상방 사시도이다.
도 9는 도 8의 하부 PCB 유닛에 대한 하방 사시도이다.
도 10은 본 발명의 일 측면에 따른 고주파 특성이 우수한 반도체 소자 패키지의 접착층에 대한 상방 사시도이다.
도 11은 도 10의 접착층에 대한 하방 사시도이다.
도 12는 본 발명의 다른 측면에 따른 고주파 특성이 우수한 반도체 소자 패키지의 측벽이 형성된 PCB 모듈을 제조하는 순서를 개략적으로 도시한 모식도이다.
도 13은 액정폴리머(LCP; Liquid Crystal Polymer)의 장벽 특성을 보여주는 그래프이다.1 is a schematic diagram schematically showing a cross-sectional structure of a conventional RF semiconductor package.
2 is a schematic diagram schematically showing a cross-sectional structure of a semiconductor device package having excellent high-frequency characteristics according to an aspect of the present invention.
3 is a schematic view schematically showing a cross-sectional structure of a semiconductor device package having a PCB module having a sidewall formed thereon according to an aspect of the present invention.
4 is an upper perspective view of a PCB module having a side wall according to an aspect of the present invention.
5 is a bottom perspective view of the PCB module of FIG. 4.
6 is a top perspective view of an upper PCB unit of a semiconductor device package having excellent high-frequency characteristics according to an aspect of the present invention.
7 is a bottom perspective view of the upper PCB unit of FIG. 6.
8 is a top perspective view of a lower PCB unit of a semiconductor device package having excellent high-frequency characteristics according to an aspect of the present invention.
9 is a bottom perspective view of the lower PCB unit of FIG. 8.
10 is an upper perspective view of an adhesive layer of a semiconductor device package having excellent high-frequency characteristics according to an aspect of the present invention.
11 is a downward perspective view of the adhesive layer of FIG. 10.
12 is a schematic diagram illustrating a procedure of manufacturing a PCB module having sidewalls of a semiconductor device package having excellent high-frequency characteristics according to another aspect of the present invention.
13 is a graph showing barrier properties of a liquid crystal polymer (LCP).

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시 형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다. 본 발명에서, 제1 또는 제2 라는 표현은 순서, 중요도를 의미하는 것이 아니라 단순히 구성요소를 구분하기 위한 것이다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. Embodiments of the present invention may be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided in order to more completely describe the present invention to those having average knowledge in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for clearer explanation, and elements indicated by the same reference numerals in the drawings are the same elements. In the present invention, the expression “first” or “second” does not mean the order or importance, but is simply for classifying the components.

본 발명은 고주파 특성이 우수한, 즉 고주파에서 이득과 밴드 성능이 우수한 반도체 소자(160) 패키지에 관한 것이다.The present invention relates to a semiconductor device 160 package having excellent high-frequency characteristics, that is, excellent gain and band performance at high frequencies.

도 1에는 종래 RF 반도체 패키지의 단면 구조를 개략적으로 도시하였다. 도 2에는 본 발명의 일 측면에 따른 고주파 특성이 우수한 반도체 소자 패키지의 단면 구조를 개략적으로 도시하였다. 도 3에는 본 발명의 일 측면에 따른 측벽이 형성된 PCB 모듈을 가진 반도체 소자 패키지의 단면 구조를 개략적으로 도시하였다. 도 4에는 본 발명의 일 측면에 따른 측벽이 형성된 PCB 모듈에 대한 상방 사시도를 도시하였다. 도 5에는 도 4의 PCB 모듈에 대한 하방 사시도를 도시하였다. 도 6에는 본 발명의 일 측면에 따른 고주파 특성이 우수한 반도체 소자 패키지의 상부 PCB 유닛에 대한 상방 사시도를 도시하였다. 도 7에는 도 6의 상부 PCB 유닛에 대한 하방 사시도를 도시하였다. 도 8에는 본 발명의 일 측면에 따른 고주파 특성이 우수한 반도체 소자 패키지의 하부 PCB 유닛에 대한 상방 사시도를 도시하였다. 도 9에는 도 8의 하부 PCB 유닛에 대한 하방 사시도를 도시하였다. 도 10에는 본 발명의 일 측면에 따른 고주파 특성이 우수한 반도체 소자 패키지의 접착층에 대한 상방 사시도를 도시하였다. 도 11에는 도 10의 접착층에 대한 하방 사시도를 도시하였다. 도 12에는 본 발명의 다른 측면에 따른 고주파 특성이 우수한 반도체 소자 패키지의 측벽이 형성된 PCB 모듈을 제조하는 순서를 개략적으로 도시하였다. 도 13에는 액정폴리머(LCP; Liquid Crystal Polymer)의 장벽 특성을 보여주는 그래프를 나타내었다.1 schematically shows a cross-sectional structure of a conventional RF semiconductor package. 2 schematically illustrates a cross-sectional structure of a semiconductor device package having excellent high-frequency characteristics according to an aspect of the present invention. 3 schematically shows a cross-sectional structure of a semiconductor device package having a PCB module having a sidewall formed thereon according to an aspect of the present invention. 4 is an upper perspective view of a PCB module having a sidewall formed thereon according to an aspect of the present invention. 5 is a bottom perspective view of the PCB module of FIG. 4. 6 is a top perspective view of an upper PCB unit of a semiconductor device package having excellent high-frequency characteristics according to an aspect of the present invention. 7 is a bottom perspective view of the upper PCB unit of FIG. 6. 8 is a top perspective view of a lower PCB unit of a semiconductor device package having excellent high-frequency characteristics according to an aspect of the present invention. 9 is a bottom perspective view of the lower PCB unit of FIG. 8. 10 is a top perspective view of an adhesive layer of a semiconductor device package having excellent high-frequency characteristics according to an aspect of the present invention. 11 is a bottom perspective view of the adhesive layer of FIG. 10. 12 schematically illustrates a procedure of manufacturing a PCB module having sidewalls of a semiconductor device package having excellent high-frequency characteristics according to another aspect of the present invention. 13 is a graph showing the barrier properties of a liquid crystal polymer (LCP).

도 2를 참조하면, 본 발명의 일 측면은 윗면에 반도체 소자(160)가 장착되는 베이스(300), 베이스(300)의 윗면 가장자리에 반도체 소자(160)를 둘러싸도록 형성된 PCB 모듈(100) 및 PCB 모듈(100) 위에 형성되어 베이스(300) 및 PCB 모듈(100)에 의하여 형성된 빈 공간인 캐비티(150)를 밀폐시키는 덮개부(200)를 포함하는 반도체 소자 패키지일 수 있다.Referring to FIG. 2, an aspect of the present invention is a base 300 on which a semiconductor device 160 is mounted on an upper surface, a PCB module 100 formed to surround the semiconductor device 160 at an edge of the upper surface of the base 300, and It may be a semiconductor device package including a cover part 200 formed on the PCB module 100 and sealing the cavity 150, which is an empty space formed by the base 300 and the PCB module 100.

베이스(300)는 고주파용 반도체 소자(160)를 지지하며, 반도체 소자(160)에서 발생하는 열을 외부로 전달하는 기능을 할 수 있으며, 전기적으로는 접지(그라운드) 기능을 할 수도 있다. 베이스(300)의 하면에는 방열 부재(heat sink)가 접촉되어 형성되어 반도체 소자(160)에서 발생하는 열을 외부로 방출시킬 수 있다.The base 300 supports the high-frequency semiconductor device 160, may function to transfer heat generated from the semiconductor device 160 to the outside, and may also function as a ground (ground) electrically. A heat sink is formed in contact with a lower surface of the base 300 to discharge heat generated from the semiconductor device 160 to the outside.

베이스(300)로는 열전도성 및 전기전도성이 높은 소재를 사용할 수 있다. 예를 들어, 구리 등 금속을 사용할 수 있다. 구리는 은 다음으로 열과 전기의 전도도가 높아 많이 사용되고 있다. 하지만 이에 한정되는 것은 아니고 열 및 전기의 전도도가 우수한 것이라면 세라믹이나 고분자 물질도 사용할 수 있다. As the base 300, a material having high thermal conductivity and electrical conductivity may be used. For example, a metal such as copper can be used. After silver, copper is widely used because of its high thermal and electrical conductivity. However, the present invention is not limited thereto, and ceramics or polymer materials may also be used as long as they have excellent thermal and electrical conductivity.

덮개부(200)는 PCB 모듈(100) 위에 부착 또는 장착됨으로써 베이스(300) 및 PCB 모듈(100)에 의하여 형성된 빈 공간인 캐비티(150)를 밀폐시킬 수 있다. 덮개부(200)를 장착하기 전에 미리 캐비티(150) 내에 반도체 소자(160)를 장착할 수 있다.The cover part 200 may be attached or mounted on the PCB module 100 to seal the cavity 150, which is an empty space formed by the base 300 and the PCB module 100. Before mounting the cover part 200, the semiconductor device 160 may be mounted in the cavity 150 in advance.

덮개부(200)는 액정폴리머(LCP, Liquid Crystal Polymer)를 포함할 수 있다. 도 13에 도시된 것처럼, 액정폴리머는 수분과 산소에 대한 장벽특성이 우수하기 때문에 고주파 환경에서 장시간 사용하더라도 패키지의 밀폐성이 저하되지 않아 제품의 성능을 그대로 유지할 수 있다. 액정폴리머(LCP)(Liquid Crystal Polymer)는 용융 시에 네마틱 결정성을 보이는 열가소성 플라스틱을 총칭할 수 있다. 화학적으로는 전방향족계 폴리에스테르로 분류될 수 있다. 강직한 고분자 구조를 가지기 때문에, 용융상태에서는 작은 전단응력으로 한 방향으로 배향할 수 있다. 이를 그대로 냉각하면 분자가 배향을 유지한 채 고화되어 그 상태가 안정하게 유지될 수 있다. The cover part 200 may include a liquid crystal polymer (LCP). As shown in FIG. 13, since the liquid crystal polymer has excellent barrier properties to moisture and oxygen, even if it is used in a high frequency environment for a long time, the sealing property of the package is not lowered, so that the performance of the product can be maintained as it is. Liquid Crystal Polymer (LCP) may collectively refer to a thermoplastic plastic that exhibits nematic crystallinity when melted. Chemically, it can be classified as a wholly aromatic polyester. Since it has a rigid polymer structure, it can be oriented in one direction with a small shear stress in the molten state. If it is cooled as it is, the molecules are solidified while maintaining the orientation, so that the state can be kept stable.

PCB 모듈(100)에 덮개부(200)를 부착할 때 사용하는 접착제로는 에폭시 접착제를 사용할 수 있다. 접착 부위가 완전하게 밀폐되어야 한다. 만약 밀폐되지 않은 경우에는 외부로부터 수분 등 이물질 등이 침투할 수 있고 이로 인하여 부품의 수명이 단축될 수 있고, 신뢰성을 확보할 수 없다는 문제가 발생할 수 있다. PCB 모듈(100) 위에는 도전성 박막층이 형성되어 있는데, 비록 그 두께는 얇지만 이로 인하여 밀폐성이 문제가 있을 여지도 있으므로, 이러한 점을 고려하여 에폭시 접착제를 이용하여 부착을 하는 경우 해당 부위에 대한 특별한 주의가 필요할 수 있다.Epoxy adhesive may be used as an adhesive used when attaching the cover part 200 to the PCB module 100. The bonding area must be completely sealed. If it is not sealed, foreign substances, such as moisture, may penetrate from the outside, which may shorten the life of the part and cause a problem that reliability cannot be secured. A conductive thin film layer is formed on the PCB module 100, and although the thickness is thin, there may be a problem of sealing property due to this. Considering this point, when attaching using an epoxy adhesive, special attention is paid to the corresponding part. May be needed.

PCB 모듈(100)은 상부 PCB 유닛, 하부 PCB 유닛, 상부 PCB 유닛과 상기 하부 PCB 유닛을 접착시켜 고정시키는 접착층(120)을 포함할 수 있다. PCB 모듈(100)은 베이스(300)의 윗면 가장자리에 반도체 소자(160)를 둘러싸도록 형성될 수 있다. 베이스(300)의 형태에 따라 PCB 모듈(100)의 형태도 달라질 수 있으나, 대부분 PCB 모듈(100)은 사각형의 형태를 가질 수 있다.The PCB module 100 may include an upper PCB unit, a lower PCB unit, and an adhesive layer 120 for bonding and fixing the upper PCB unit and the lower PCB unit. The PCB module 100 may be formed to surround the semiconductor device 160 at an edge of an upper surface of the base 300. The shape of the PCB module 100 may also vary depending on the shape of the base 300, but most of the PCB module 100 may have a square shape.

상부 PCB 유닛은 반도체 소자(160)를 둘러싸는 상부 PCB 프레임(110)을 가질 수 있다. 상부 PCB 프레임(110)의 일부는 외부로 연장되어 PCB 인출부(110a)를 형성하고, PCB 인출부(110a)의 상면, 측면 및 하면에 제1 도전성 박막(111a~111c)이 형성되어 전극을 형성할 수 있다. PCB 인출부(110a)의 하면에 형성된 제1 도전성 박막(111c)에는 외부회로가 전기적으로 연결될 수 있다. The upper PCB unit may have an upper PCB frame 110 surrounding the semiconductor device 160. Part of the upper PCB frame 110 extends to the outside to form a PCB lead-out portion 110a, and first conductive thin films 111a to 111c are formed on the top, side, and bottom surfaces of the PCB lead-out portion 110a to form an electrode. Can be formed. An external circuit may be electrically connected to the first conductive thin film 111c formed on the lower surface of the PCB lead portion 110a.

하부 PCB 유닛은 반도체 소자(160)를 둘러싸는 하부 PCB 프레임(130)을 가질 수 있다. 하부 PCB 프레임(130)에는 상하로 관통된 도전 홀(131)이 형성될 수 있다. 도전 홀(131)의 내벽과 하부 PCB 프레임의 상면 및 하면에 제2 도전성 박막(132~134)이 형성되고, 하부 PCB 프레임(130)의 하면에 형성된 제2 도전성 박막(132)은 베이스(300)와 전기적으로 연결될 수 있다. The lower PCB unit may have a lower PCB frame 130 surrounding the semiconductor device 160. Conductive holes 131 vertically penetrating through the lower PCB frame 130 may be formed. Second conductive thin films 132 to 134 are formed on the inner wall of the conductive hole 131 and the upper and lower surfaces of the lower PCB frame, and the second conductive thin film 132 formed on the lower surface of the lower PCB frame 130 is the base 300 ) And can be electrically connected.

접착층(120)은 상부 PCB 유닛과 하부 PCB 유닛의 사이에 개재되어 상부 PCB 유닛과 하부 PCB 유닛을 접착시켜 고정시킬 수 있다.The adhesive layer 120 may be interposed between the upper PCB unit and the lower PCB unit to adhere and fix the upper PCB unit and the lower PCB unit.

도 3 내지 도 5를 참조하면, PCB 모듈(100)은 덮개부(200)와 접합성이 우수한 측벽(140)을 더 포함할 수 있다. PCB 모듈(100) 상에 액정폴리머(LCP) 덮개부(200)를 사용하는 경우 덮개부(200)와 PCB 모듈(100)은 서로 소재가 상이하기 때문에 접착성 및 밀폐성이 저하될 수 있는데, 이러한 점을 보완하기 위하여 미리 PCB 모듈(100) 상에 측벽(140)(side wall)을 미리 형성해 놓은 후에 그 측벽(140) 위에 덮개부(200)를 접착할 수 있다. 3 to 5, the PCB module 100 may further include a cover portion 200 and a sidewall 140 having excellent bonding properties. When the liquid crystal polymer (LCP) cover portion 200 is used on the PCB module 100, the cover portion 200 and the PCB module 100 have different materials, so adhesion and sealing properties may be deteriorated. In order to compensate for the point, a side wall 140 may be formed on the PCB module 100 in advance, and then the cover portion 200 may be adhered to the side wall 140.

측벽(140)(side wall)은 프리몰딩(pre-molding) 공법을 이용하여 PCB 모듈(100) 상에 형성될 수 있다. PCB 모듈(100) 상에 형틀을 장착하고 액상의 소재를 주입한 후 이를 고화시킴으로써 측벽(140)(side wall)을 형성할 수 있다. 액상의 고화 시 경화제 등 첨가제를 더 투입하여 고화 속도 등을 조절할 수 있다. 액상으로 주입 후 이를 고화시키는 공정의 특성상 PCB 모듈(100)과 측벽(140) 간 밀폐성 및 접착력은 매우 우수할 수 있다. The side wall 140 may be formed on the PCB module 100 using a pre-molding method. A side wall 140 may be formed by mounting a mold on the PCB module 100, injecting a liquid material, and solidifying it. When solidifying the liquid phase, an additive such as a hardener can be added to control the solidification rate. Due to the characteristics of the process of solidifying the liquid after injection, the sealing property and adhesion between the PCB module 100 and the sidewall 140 may be very excellent.

측벽(140)의 소재는 덮개부(200)의 소재와 동일할 수 있다. 동일한 소재의 경우 정합성(coherency)이 높아 접착성 및 밀폐성이 우수할 수 있기 때문이다. 예를 들어 덮개부(200)와 측벽(140)은 모두 액정폴리머(LCP)를 포함할 수 있다. The material of the sidewall 140 may be the same as the material of the cover part 200. This is because the same material has high coherency and can have excellent adhesion and sealing properties. For example, both the cover portion 200 and the sidewall 140 may include a liquid crystal polymer (LCP).

측벽(140)은, PCB 인출부(110a)를 제외하고, PCB 모듈(100)의 측면을 모두 감쌀 수 있다. 측벽(140)은 PCB 모듈(100)의 상면 및 외주면에 형성되며, 기역자 단면 형상을 가질 수 있다. 기역자 형상으로 설계함으로써 측벽(140)과 PCB 모듈(100) 사이의 접착력을 향상시킬 수 있다. 이로써 측벽(140)과 PCB 모듈(100) 간 이종 재질로 인한 접착력 한계를 극복할 수 있다.The sidewall 140 may cover all sides of the PCB module 100 except for the PCB lead portion 110a. The sidewall 140 is formed on the upper surface and the outer circumferential surface of the PCB module 100 and may have a cross-sectional shape. By designing it in the shape of a resonator, the adhesion between the sidewall 140 and the PCB module 100 may be improved. As a result, it is possible to overcome the limitation of adhesion between the sidewall 140 and the PCB module 100 due to different materials.

측벽(140)은 PCB 모듈(100)의 외주면을 따라 수직으로 연장되어 형성된 외주 보강부(510)를 가질 수 있다. PCB 모듈(100)(상부 PCB 유닛, 접착층 및 하부 PCB 유닛)의 측면에 형성되어 있는 고정 홈(600a~600c)에 액정폴리머가 스며들어 고화됨으로써 외주 보강부(510)가 형성될 수 있다. 측벽(140)은 액상을 고화시켜 형성하는 것이기는 하지만 아무래도 PCB 모듈(100)과는 이종의 재질이므로 접착력이나 밀폐성에 한계가 있을 수 있는데, PCB 모듈(100)에 고정 홈(600a~600c)을 형성하고 이를 통하여 외주 보강부(510)를 형성함으로써 화학적 결합이 가지는 한계를 구조적 설계로써 보강할 수 있다.The sidewall 140 may have an outer circumferential reinforcement portion 510 formed to extend vertically along the outer circumferential surface of the PCB module 100. The liquid crystal polymer permeates and solidifies the fixing grooves 600a to 600c formed on the side surfaces of the PCB module 100 (the upper PCB unit, the adhesive layer and the lower PCB unit), thereby forming the outer circumferential reinforcement portion 510. Although the sidewall 140 is formed by solidifying a liquid phase, it is a material different from the PCB module 100, so there may be limitations in adhesion or sealing properties, and the fixing grooves 600a to 600c are formed in the PCB module 100. By forming and forming the outer circumferential reinforcing portion 510 therethrough, the limitations of chemical bonding can be reinforced with a structural design.

측벽(140)은 PCB 모듈(100)을 관통하여 형성된 주입구(500a~500c)의 내부에서 액정폴리머가 그대로 고화되어 형성된 관통 보강부(520)를 가질 수 있다. PCB 모듈(100)를 수직으로 관통하는 주입구(500a~500c)를 형성하고 여기에 액상을 주입하여 스며들도록 하고 그 상태로 고화시킴으로써 관통 보강부(520)을 형성할 수 있다. 이로써 측벽(140)과 PCB 모듈(100) 간의 접착력 및 밀폐성을 향상시킬 수 있다. 특히 PCB 모듈(100)에 형성된 주입구(500)의 형상이 아래쪽으로 갈수록 지름이 더 커지는 경우에는 그 효과가 더 잘 발휘될 수 있다. 액상인 상태에서는 위에서 아래로 잘 주입되지만 고화된 후에는 아랫부분이 더 크기 때문에 빠지지 않기 때문이다.The sidewall 140 may have a through reinforcing portion 520 formed by solidifying a liquid crystal polymer as it is in the injection holes 500a to 500c formed through the PCB module 100. The through reinforcement part 520 may be formed by forming the injection holes 500a to 500c vertically penetrating the PCB module 100, injecting a liquid thereto, and solidifying it in that state. As a result, adhesion and airtightness between the sidewall 140 and the PCB module 100 may be improved. In particular, when the shape of the injection hole 500 formed in the PCB module 100 becomes larger as it goes downward, the effect may be better exhibited. In the liquid state, it is well injected from the top to the bottom, but after it is solidified, the lower part is larger and does not fall out.

도 6 및 도 7을 참조하면, 상부 PCB 유닛은 반도체 소자(160)를 둘러싸는 상부 PCB 프레임(110)을 가질 수 있다. 상부 PCB 프레임(110)의 일부가 외부로 연장되어 PCB 인출부(110a)를 형성하고, PCB 인출부(110a)의 상면, 측면 및 하면에 제1 도전성 박막(111a~111c)이 형성되어 전극을 형성할 수 있다. PCB 인출부(110a)의 하면에 형성된 제1 도전성 박막(111c)에는 외부회로가 전기적으로 연결되어 외부와 신호를 주고받을 수 있다.6 and 7, the upper PCB unit may have an upper PCB frame 110 surrounding the semiconductor device 160. Part of the upper PCB frame 110 is extended to the outside to form a PCB lead-out portion 110a, and first conductive thin films 111a to 111c are formed on the top, side, and bottom surfaces of the PCB lead-out portion 110a to form an electrode. Can be formed. An external circuit is electrically connected to the first conductive thin film 111c formed on the lower surface of the PCB lead portion 110a to exchange signals with the outside.

상부 PCB 프레임(110)은 링 형태를 가져 반도체 소자(160)를 둘러쌀 수 있다. 베이스(300)의 형태에 따라 달라질 수 있으나, 대부분 상부 PCB 프레임(110)은 사각형의 형태를 가질 수 있다. 예를 들어 상부 PCB 프레임(110)은 너비가 넓고 두께가 얇은 띠 형상의 사각형일 수 있다.The upper PCB frame 110 may have a ring shape and surround the semiconductor device 160. Although it may vary depending on the shape of the base 300, most of the upper PCB frame 110 may have a square shape. For example, the upper PCB frame 110 may be a rectangular strip having a wide width and a thin thickness.

상부 PCB 프레임(110)은 유전체를 포함할 수 있다. 유전체로는 유리강화 에폭시 라미네이트 소재(glass-reinforced epoxy laminate material)인 FR4를 사용할 수 있다. 하지만 이에 한정되는 것은 아니고, CEM, 테플론(Teflon) 및 폴리이미드(Polyimide)와 같은 수지계열의 유전체를 사용할 수도 있다.The upper PCB frame 110 may include a dielectric material. FR4, a glass-reinforced epoxy laminate material, can be used as a dielectric material. However, the present invention is not limited thereto, and resin-based dielectrics such as CEM, Teflon, and polyimide may be used.

종래의 트랜지스터 패키지는 연성이 약한 세라믹 재질의 유전체를 사용하였기 때문에 구리(Cu)보다 강성이 큰 CPC 합금을 베이스(300)로 사용해야 했고, 또한 베이스(300)와 세라믹 재질의 유전체 사이의 변형을 완충시키는 Kovar ring이 필요하였었다.Since the conventional transistor package uses a dielectric material made of ceramic material with weak ductility, a CPC alloy having a higher rigidity than copper (Cu) had to be used as the base 300, and it also buffers the deformation between the base 300 and the ceramic dielectric material. I needed a Kovar ring.

하지만, 본 발명에서는 상부 PCB 프레임(110) 및 하부 PCB 프레임(130)의 유전체 소재로 FR4를 사용할 수 있기 때문에 베이스(300) 소재로 CPC보다 열 특성이 우수한 구리(Cu)를 사용할 수 있다. 이로써 종래 사용해야만 했던 Kovar ring이 필요 없게 되었기 때문에, 종래와 비교하여 생산 비용 절감, 제조 용이, 패키지의 열 특성 향상 등의 장점이 있다. 또한, LOSS Tangent(tanδ)의 값이 세라믹 재질은 0.02296, FR4는 0.0004로서, FR4의 유전손실이 약 57.4배 작기 때문에 FR4를 사용하는 본 발명의 경우 유전손실을 현저하게 줄일 수 있다.However, in the present invention, since FR4 can be used as a dielectric material for the upper PCB frame 110 and the lower PCB frame 130, copper (Cu) having better thermal properties than CPC can be used as the base 300 material. This eliminates the need for a Kovar ring, which had to be used in the past, and has advantages such as reduction in production cost, ease of manufacture, and improvement in thermal characteristics of the package compared to the prior art. In addition, the value of LOSS Tangent (tanδ) is 0.02296 for ceramic material and 0.0004 for FR4, and since the dielectric loss of FR4 is about 57.4 times smaller, in the case of the present invention using FR4, dielectric loss can be significantly reduced.

상부 PCB 프레임(110)의 일부가 외부로 연장되어 PCB 인출부(110a)를 형성할 수 있다. PCB 인출부(110a)의 형상에 특별한 제한은 없지만, 일반적으로 사각형으로서 폭이 일정하고 길이가 긴 띠 형상을 가질 수 있다. PCB 인출부(110a)는 서로 2개씩 마주보는 위치에 형성될 수 있다. 예를 들어, 상부 PCB 프레임(110)은 사각형일 수 있고, PCB 인출부(110a)는 마주 보는 변에 각각 2개씩 형성될 수 있다.A portion of the upper PCB frame 110 may be extended to the outside to form the PCB lead-out portion 110a. There is no particular limitation on the shape of the PCB lead-out portion 110a, but it may have a generally rectangular shape with a constant width and a long length. The PCB lead portions 110a may be formed at positions facing each other by two. For example, the upper PCB frame 110 may have a square shape, and two PCB lead portions 110a may be formed on each facing side.

PCB 인출부(110a)의 상면, 측면 및 하면에 제1 도전성 박막(111a~111c)이 형성되어 전극을 형성할 수 있다. PCB 인출부(110a)의 상면에 형성된 제1 도전성 박막(111a)과 PCB 인출부(110a)의 하면에 형성된 제1 도전성 박막(111c)은, PCB 인출부(110a)의 측면에 형성된 제1 도전성 박막(111b)에 의하여 전기적으로 연결될 수 있다. 종래에는 PCB 인출부를 관통하여 형성된 비아(via)를 이용하여 전기적으로 연결하였는데, 이 경우 반도체 소자(160)를 부착함에 있어서 만족스럽지 못한 문제가 있었다. PCB 인출부의 하면에 형성된 전극에는 외부회로가 전기적으로 연결될 수 있다. 외부회로는 모듈화된 PCB를 사용할 수 있다. PCB 인출부(110a)의 하면에 형성된 제1 도전성 박막(111c)과 외부회로는 일반적으로 널리 사용되는 도전성 접착제나 도전성 페이스트를 사용하여 접착될 수 있다.First conductive thin films 111a to 111c may be formed on the top, side, and bottom surfaces of the PCB lead portion 110a to form electrodes. The first conductive thin film 111a formed on the upper surface of the PCB lead-out portion 110a and the first conductive thin film 111c formed on the lower surface of the PCB lead-out portion 110a are formed on the side surface of the PCB lead-out portion 110a. It may be electrically connected by the thin film 111b. Conventionally, the electrical connection was made using a via formed through the PCB lead portion, but in this case, there was an unsatisfactory problem in attaching the semiconductor device 160. An external circuit may be electrically connected to the electrode formed on the lower surface of the PCB lead part. For external circuits, modularized PCBs can be used. The first conductive thin film 111c formed on the lower surface of the PCB lead portion 110a and the external circuit may be bonded using a generally widely used conductive adhesive or conductive paste.

PCB 인출부(110a)의 상면에 형성된 제1 도전성 박막(111a)은 상부 PCB 프레임(110)의 상면으로 연장되어 리드 도전성 박막(111d)을 형성될 수 있다. 리드 도전성 박막(111d)은 리드 선(161)을 통하여 캐비티(150) 내에 장착된 반도체 소자(160)와 전기적으로 연결되어 신호의 입출력을 담당하는 역할을 수행할 수 있다. 리드 도전성 박막(111d)의 폭은 PCB 인출부(110a)의 상면에 형성된 제1 도전성 박막(111a)의 폭보다 더 넓을 수 있다. 리드 도전성 박막(111d)의 폭을 더 넓게 형성함으로써 리드 선(161) 간 간격을 더 크게 할 수 있고 작업의 편리성을 향상시킬 수 있으며, 또한 고주파에서 리드 선(161) 간에 발생할 수 있는 신호의 간섭을 줄일 수 있다. The first conductive thin film 111a formed on the upper surface of the PCB lead portion 110a may extend to the upper surface of the upper PCB frame 110 to form a lead conductive thin film 111d. The lead conductive thin film 111d may be electrically connected to the semiconductor device 160 mounted in the cavity 150 through the lead wire 161 to serve to input/output signals. The width of the lead conductive thin film 111d may be wider than the width of the first conductive thin film 111a formed on the upper surface of the PCB lead portion 110a. By forming a wider width of the lead conductive thin film 111d, the spacing between the lead wires 161 can be increased and the convenience of work can be improved, and the signal that may occur between the lead wires 161 at high frequencies can be increased. It can reduce interference.

PCB 인출부의 상면, 측면 및 하면에 형성된 제1 도전성 박막과 상부 PCB 프레임(110)의 상면에 형성된 리드 도전성 박막(111a~111d)은 균일한 신호의 전달을 위하여 모두 동일한 소재로 이루어질 수 있으며, 예를 들어 모두 구리 도금층을 포함할 수 있다. The first conductive thin film formed on the upper, side, and lower surfaces of the PCB lead-out portion and the lead conductive thin films 111a to 111d formed on the upper surface of the upper PCB frame 110 may all be made of the same material for uniform signal transmission. For example, all may include a copper plating layer.

PCB 인출부에는 체크 홀(112)이 형성될 수 있다. 반도체 소자(160)를 부착하는 경우 오버플로우 수용부(170)에 납이 차올라 오버플로우 수용부(170)에 납이 지나치게 많이 차거나 심지어 넘치는 경우에는 반도체 소자(160)에 쇼트 등이 일어나 파손되는 등의 문제가 발생할 수 있는데, 이러한 문제를 방지하기 위하여 체크 홀(112)을 통하여 솔더링 상태를 확인함으로써 문제 발생을 미연에 막을 수 있다.A check hole 112 may be formed in the PCB lead portion. When the semiconductor device 160 is attached, lead is filled in the overflow accommodating part 170, and if lead is excessively filled or even overflows the overflow accommodating part 170, a short circuit occurs in the semiconductor device 160 and is damaged, etc. There may be a problem of the problem, but by checking the soldering state through the check hole 112 to prevent such a problem, the occurrence of the problem may be prevented in advance.

PCB 모듈(100)에 측벽(140)을 형성하는 경우, 상부 PCB 프레임(110)에는 주입구(500a)가 형성될 수 있다. 측벽을 형성하기 위한 형틀을 장착하고, 주입구(500a)를 통하여 액정폴리머(LCP)를 주입한 후 경화시킴으로써 측벽(140)을 형성할 수 있다. 상부 PCB 프레임(110)의 외연 중 PCB 인출부(110a)가 형성되지 않는 부위에는 고정 홈(600a)이 형성될 수 있다. 고정 홈(600a)에는 추후 측벽(140)의 외주 보강부(510)가 형성되어 측벽(140)과 상부 PCB 프레임(110) 간 접착력이 향상될 수 있다.When the sidewall 140 is formed on the PCB module 100, an injection hole 500a may be formed in the upper PCB frame 110. The sidewall 140 may be formed by mounting a mold for forming the sidewall, injecting the liquid crystal polymer (LCP) through the injection hole 500a and then curing it. A fixing groove 600a may be formed in a portion of the outer edge of the upper PCB frame 110 where the PCB lead portion 110a is not formed. An outer peripheral reinforcement portion 510 of the side wall 140 is formed in the fixing groove 600a later, so that adhesion between the side wall 140 and the upper PCB frame 110 may be improved.

도 8 및 도 9를 참조하면, 하부 PCB 유닛은 반도체 소자(160)를 둘러싸는 하부 PCB 프레임(130)을 가질 수 있다. 하부 PCB 프레임(130)에는 상하로 관통되어 도전 홀(131)이 형성될 수 있다. 도전 홀(131)의 내벽과 하부 PCB 프레임의 상면 및 하면에 제2 도전성 박막(132~134)이 형성될 수 있다. 하부 PCB 프레임의 하면에 형성된 제2 도전성 박막(132)은 베이스(300)와 전기적으로 연결될 수 있다. 8 and 9, the lower PCB unit may have a lower PCB frame 130 surrounding the semiconductor device 160. A conductive hole 131 may be formed in the lower PCB frame 130 by penetrating vertically. Second conductive thin films 132 to 134 may be formed on the inner wall of the conductive hole 131 and the upper and lower surfaces of the lower PCB frame. The second conductive thin film 132 formed on the lower surface of the lower PCB frame may be electrically connected to the base 300.

하부 PCB 프레임(130)은 상부 PCB 프레임(110)과 대응되는 링 형태를 가지며, 이를 통하여 반도체 소자(160)를 둘러쌀 수 있다. 베이스(300)의 형태에 따라 달라질 수 있으나, 대부분 하부 PCB 프레임(130)은 사각형의 형태를 가질 수 있다. 예를 들어 하부 PCB 프레임(130)은 너비가 넓고 두께가 얇은 띠 형상의 사각형일 수 있다.The lower PCB frame 130 has a ring shape corresponding to the upper PCB frame 110, and may surround the semiconductor device 160 through this. Although it may vary depending on the shape of the base 300, most of the lower PCB frame 130 may have a rectangular shape. For example, the lower PCB frame 130 may be a rectangular strip having a wide width and a thin thickness.

하부 PCB 프레임(130)은 유전체를 포함할 수 있다. 하부 PCB 프레임(130)의 유전체는 상부 PCB 프레임(110)의 유전체와 소재가 상이할 수 있다.The lower PCB frame 130 may include a dielectric material. The dielectric material of the lower PCB frame 130 may be different from the dielectric material of the upper PCB frame 110.

하부 PCB 프레임(130)에는 상하로 관통된 도전 홀(131)이 형성될 수 있다. 도전 홀(131)의 내벽과 하부 PCB 프레임(130)의 상면 및 하면에 제2 도전성 박막(132~134)이 형성될 수 있다. PCB 프레임(130)의 하면에 형성된 제2 도전성 박막(132)은 베이스(300)와 연결되어 접지될 수 있다. 하부 PCB 프레임(130)의 상면과 하면에 형성된 제2 도전성 박막(132, 134) 또한 링 형상을 가질 수 있다. 유전율 변화를 최소화하기 위하여 하부 PCB 프레임(130)의 상면 대부분과 하면 대부분에 제2 도전성 박막(132, 134)을 형성하고, 이들은 도전 홀(131)의 내벽에 형성된 제2 도전성 박막(133)에 의하여 전기적으로 연결될 수 있다. 이러한 구조를 선택한 이유는, 하부 PCB 프레임(130)은 상부 PCB 프레임(110)과 재질이 다른 경우 유전율이 변할 수 있고 이로 인하여 반도체 소자 패키지의 성능이 저하될 수 있는데, 유전율의 변화를 방지하여 성능 저하를 막고자 하기 위함이다.Conductive holes 131 vertically penetrating through the lower PCB frame 130 may be formed. Second conductive thin films 132 to 134 may be formed on the inner wall of the conductive hole 131 and the upper and lower surfaces of the lower PCB frame 130. The second conductive thin film 132 formed on the lower surface of the PCB frame 130 may be connected to the base 300 to be grounded. The second conductive thin films 132 and 134 formed on the upper and lower surfaces of the lower PCB frame 130 may also have a ring shape. In order to minimize the change in dielectric constant, second conductive thin films 132 and 134 are formed on most of the upper and lower surfaces of the lower PCB frame 130, and these are formed on the second conductive thin film 133 formed on the inner wall of the conductive hole 131. It can be electrically connected by means of. The reason for choosing this structure is that if the material of the lower PCB frame 130 is different from the upper PCB frame 110, the dielectric constant may change, and thus the performance of the semiconductor device package may be degraded. This is to prevent degradation.

하부 PCB 프레임(130)의 하면에 형성된 제2 도전성 박막(132)은 베이스(300)에 전기적으로 연결될 수 있다. 하부 PCB 프레임(130)의 하면에 형성된 제2 도전성 박막(132)과 베이스(300)는 일반적으로 널리 사용되는 도전성 접착제나 도전성 페이스트를 사용하여 부착하여 밀폐시킬 수 있다.The second conductive thin film 132 formed on the lower surface of the lower PCB frame 130 may be electrically connected to the base 300. The second conductive thin film 132 and the base 300 formed on the lower surface of the lower PCB frame 130 may be attached and sealed using a commonly used conductive adhesive or conductive paste.

PCB 모듈(100)에 측벽(140)을 형성하는 경우, 하부 PCB 프레임(130)에는 상부 PCB 유닛과 대응되는 위치에 주입구(500c)와 고정 홈(600c)이 형성될 수 있다. 측벽(140)을 형성하기 위한 형틀을 장착하고, 주입구(500c)를 통하여 액정폴리머(LCP)를 주입한 후 경화시킴으로써 측벽(140)을 형성할 수 있다. 하부 PCB 프레임(130)의 외연 중 상부 PCB 유닛과 대응되는 부위에 고정 홈(600c)이 형성될 수 있다. 고정 홈(600c)에는 측벽(140)의 외주 보강부(510)가 형성될 수 있으며 측벽(140)과 하부 PCB 프레임(130) 간 접착력이 향상될 수 있다.When the sidewall 140 is formed on the PCB module 100, the injection hole 500c and the fixing groove 600c may be formed in the lower PCB frame 130 at a position corresponding to the upper PCB unit. The sidewall 140 may be formed by mounting a mold for forming the sidewall 140, injecting the liquid crystal polymer (LCP) through the injection hole 500c, and curing it. A fixing groove 600c may be formed in a portion of the outer edge of the lower PCB frame 130 corresponding to the upper PCB unit. The fixing groove 600c may have an outer circumferential reinforcement portion 510 of the sidewall 140 formed therein, and adhesion between the sidewall 140 and the lower PCB frame 130 may be improved.

신호 전달의 속도나 품질의 불균형을 막기 위하여 하부 PCB 프레임(130)의 하면과 상면에 형성된 제2 도전성 박막(132, 134)과 도전 홀(131)의 내벽에 형성된 제2 도전성 박막(133)은 동일한 소재를 사용하는 것이 바람직하며, 예를 들어 모두 구리 도금층일 수 있다.In order to prevent imbalance in the speed or quality of signal transmission, the second conductive thin films 132 and 134 formed on the lower and upper surfaces of the lower PCB frame 130 and the second conductive thin film 133 formed on the inner wall of the conductive hole 131 are It is preferable to use the same material, and for example, all may be copper plating layers.

도 10 및 도 11을 참조하면, 접착층(120)은 상부 PCB 유닛과 하부 PCB 유닛의 사이에 개재되어 상부 PCB 유닛과 하부 PCB 유닛을 접착시켜 고정시킬 수 있다. 접착층(120)은, 이에 제한되는 것은 아니나, 프리프레그를 포함할 수 있다.Referring to FIGS. 10 and 11, the adhesive layer 120 may be interposed between the upper PCB unit and the lower PCB unit to adhere and fix the upper and lower PCB units. The adhesive layer 120 may include, but is not limited to, a prepreg.

접착층(120)은 상부 PCB 프레임(110)과 대응되는 링 형태를 가지며, 이를 통하여 반도체 소자(160)를 감쌀 수 있다. 베이스(300)의 형태에 따라 달라질 수 있으나, 대부분 사각형의 형태를 가질 수 있다. 예를 들어 접착층(120)은 너비가 넓고 두께가 얇은 띠 형상의 사각형일 수 있다. 경화된 접착층(120)의 하면에는 얇고 넓은 홈(121)이 형성될 수 있다. 이 홈에는 하부 PCB 프레임(130)의 상면에 형성된 제2 도전성 박막(134)이 치합되어 수용될 수 있다.The adhesive layer 120 has a ring shape corresponding to the upper PCB frame 110 and may wrap the semiconductor device 160 through it. Although it may vary depending on the shape of the base 300, most may have a rectangular shape. For example, the adhesive layer 120 may be a rectangular strip having a wide width and a thin thickness. A thin and wide groove 121 may be formed on the lower surface of the cured adhesive layer 120. The second conductive thin film 134 formed on the upper surface of the lower PCB frame 130 may be engaged and accommodated in the groove.

PCB 모듈(100)에 측벽(140)이 형성된 경우, 접착층(120)에도 상부 PCB 유닛과 대응되는 위치에 주입구(500b)와 고정 홈(600b)이 형성될 수 있다. 측벽(140)을 형성하기 위한 형틀을 장착하고, 주입구(500b)를 통하여 액정폴리머(LCP)를 주입한 후 경화시킴으로써 측벽(140)을 형성할 수 있다. 접착층(120)의 외연에도 상부 PCB 유닛과 대응되는 부위에 고정 홈(600c)이 형성될 수 있다. 고정 홈(600c)에는 측벽(140)의 외주 보강부(510)가 형성되어 측벽(140)과 접착층(120) 간 접착력이 향상될 수 있다.When the sidewall 140 is formed on the PCB module 100, the injection hole 500b and the fixing groove 600b may be formed in the adhesive layer 120 at a position corresponding to the upper PCB unit. The sidewall 140 may be formed by mounting a mold for forming the sidewall 140, injecting the liquid crystal polymer (LCP) through the injection hole 500b, and curing it. A fixing groove 600c may be formed at a portion corresponding to the upper PCB unit on the outer edge of the adhesive layer 120. An outer circumferential reinforcing portion 510 of the side wall 140 is formed in the fixing groove 600c, so that adhesion between the side wall 140 and the adhesive layer 120 may be improved.

본 발명의 다른 측면은, (a) 접착층(120)을 매개로 상부 PCB 유닛과 하부 PCB 유닛을 접합하여 PCB 모듈(100)을 제작하는 단계를 포함하는 반도체 소자 패키지의 제조방법일 수 있다. 본 측면은 고주파 특성이 우수한 반도체 소자 패키지의 제조방법에 관한 것이다.Another aspect of the present invention may be a method of manufacturing a semiconductor device package including (a) manufacturing the PCB module 100 by bonding an upper PCB unit and a lower PCB unit through an adhesive layer 120. This aspect relates to a method of manufacturing a semiconductor device package having excellent high-frequency characteristics.

먼저, 상부 PCB 유닛, 하부 PCB 유닛 및 접착층을 각각 마련할 수 있다.First, an upper PCB unit, a lower PCB unit, and an adhesive layer may be provided, respectively.

상부 PCB 유닛은 반도체 소자(160)를 둘러쌀 수 있는 링 형상의 상부 PCB 프레임(110)을 가질 수 있다. 상부 PCB 프레임(110)의 일부는 외부로 연장되어 PCB 인출부(110a)를 형성할 수 있다. PCB 인출부(110a)의 상면, 측면 및 하면에 제1 도전성 박막(111a~111c)이 형성되어 전극을 형성할 수 있다. PCB 인출부(110a)의 하면에 형성된 제1 도전성 박막(111c)에는 외부회로가 전기적으로 연결될 수 있다.The upper PCB unit may have a ring-shaped upper PCB frame 110 that may surround the semiconductor device 160. A part of the upper PCB frame 110 may extend to the outside to form the PCB lead-out portion 110a. First conductive thin films 111a to 111c may be formed on the top, side, and bottom surfaces of the PCB lead portion 110a to form electrodes. An external circuit may be electrically connected to the first conductive thin film 111c formed on the lower surface of the PCB lead portion 110a.

상부 PCB 프레임(110)은 링 형태를 가지며, 이를 통하여 반도체 소자(160)를 둘러쌀 수 있다. 베이스(300)의 형태에 따라 달라질 수 있으나, 대부분 상부 PCB 프레임(110)은 사각형의 형태를 가질 수 있다. 예를 들어 상부 PCB 프레임(110)은 너비가 넓고 두께가 얇은 띠 형상의 사각형일 수 있다.The upper PCB frame 110 has a ring shape, and may surround the semiconductor device 160 through it. Although it may vary depending on the shape of the base 300, most of the upper PCB frame 110 may have a square shape. For example, the upper PCB frame 110 may be a rectangular strip having a wide width and a thin thickness.

상부 PCB 프레임(110)은 유전체를 포함할 수 있다. 유전체로는 유리강화 에폭시 라미네이트 소재(glass-reinforced epoxy laminate material)인 FR4를 사용할 수 있다. 하지만 이에 한정되는 것은 아니고, CEM, 테플론(Teflon) 및 폴리이미드(Polyimide)와 같은 수지계열의 유전체를 사용할 수도 있다.The upper PCB frame 110 may include a dielectric material. FR4, a glass-reinforced epoxy laminate material, can be used as a dielectric material. However, the present invention is not limited thereto, and resin-based dielectrics such as CEM, Teflon, and polyimide may be used.

종래의 트랜지스터 패키지는 연성이 약한 세라믹 재질의 유전체를 사용하였기 때문에 구리(Cu)보다 강성이 큰 CPC 합금을 베이스(300)로 사용해야 했고, 또한 베이스(300)와 세라믹 재질의 유전체 사이의 변형을 완충시키는 Kovar ring이 필요하였었다.Since the conventional transistor package uses a dielectric material made of ceramic material with weak ductility, a CPC alloy having a higher rigidity than copper (Cu) had to be used as the base 300, and it also buffers the deformation between the base 300 and the ceramic dielectric material. I needed a Kovar ring.

하지만, 본 발명에서는 PCB 프레임 유전체 소재로 FR4를 사용하기 때문에 베이스(300) 소재로 CPC보다 열 특성이 우수한 구리(Cu)를 사용할 수 있고, 이로 인하여 종래 반드시 사용해야 했던 Kovar ring이 필요 없게 되어, 종래와 비교하여 생산 비용 절감, 제조 용이, 패키지의 열 특성 향상 등의 장점이 있다. 또한, LOSS Tangent(tanδ)의 값이 세라믹 재질은 0.02296, FR4는 0.0004로서, FR4의 유전손실이 약 57.4배 작기 때문에 FR4를 사용하는 본 발명의 경우 유전손실을 현저하게 줄일 수 있다.However, in the present invention, since FR4 is used as the PCB frame dielectric material, copper (Cu) having better thermal properties than CPC can be used as the material for the base 300, and thus, the Kovar ring, which had to be used in the prior art, is not required. Compared with this, there are advantages such as reduction in production cost, ease of manufacture, and improvement in thermal properties of the package. In addition, the value of LOSS Tangent (tanδ) is 0.02296 for ceramic material and 0.0004 for FR4, and since the dielectric loss of FR4 is about 57.4 times smaller, in the case of the present invention using FR4, dielectric loss can be significantly reduced.

상부 PCB 프레임(110)의 일부가 외부로 연장되어 PCB 인출부(110a)를 형성할 수 있다. PCB 인출부(110a)의 형상에 특별한 제한은 없지만, 일반적으로 사각형으로서 폭이 일정하고 길이가 긴 띠 형상을 가질 수 있다. PCB 인출부(110a)는 서로 2개씩 마주보는 위치에 형성될 수 있다. 예를 들어, PCB 프레임은 사각형일 수 있고, PCB 인출부(110a)가 마주 보는 변에 각각 2개씩 형성될 수 있다.A portion of the upper PCB frame 110 may be extended to the outside to form the PCB lead-out portion 110a. There is no particular limitation on the shape of the PCB lead-out portion 110a, but it may have a generally rectangular shape with a constant width and a long length. The PCB lead portions 110a may be formed at positions facing each other by two. For example, the PCB frame may have a square shape, and two of each of the PCB lead portions 110a may be formed on opposite sides.

PCB 인출부(110a)의 상면, 측면 및 하면에 제1 도전성 박막(111a~111c)이 형성되어 전극을 형성할 수 있다. PCB 인출부(110a)의 상면에 형성된 제1 도전성 박막과(111a), PCB 인출부(110a)의 하면에 형성된 제1 도전성 박막(111c)은 PCB 인출부(110a)의 측면에 형성된 제1 도전성 박막(111b)에 의하여 전기적으로 연결될 수 있다. 종래에는 PCB 인출부를 관통하여 형성된 비아(via)를 이용하여 전기적으로 연결하였는데, 이 경우 반도체 소자(160)를 부착함에 있어서 만족스럽지 못한 문제가 있었다. PCB 인출부(110a)의 하면에 형성된 제1 도전성 박막(111c)에는 외부회로가 전기적으로 연결될 수 있다. 외부회로는 모듈화된 PCB일 수 있다. PCB 인출부(110a)의 하면에 형성된 제1 도전성 박막(111c)와 외부회로는 일반적으로 널리 사용되는 도전성 접착제나 도전성 페이스트를 사용하여 연결될 수 있다.First conductive thin films 111a to 111c may be formed on the top, side, and bottom surfaces of the PCB lead portion 110a to form electrodes. The first conductive thin film 111a formed on the upper surface of the PCB lead-out portion 110a and the first conductive thin film 111c formed on the lower surface of the PCB lead-out portion 110a are formed on the side of the PCB lead-out portion 110a. It may be electrically connected by the thin film 111b. Conventionally, the electrical connection was made using a via formed through the PCB lead portion, but in this case, there was an unsatisfactory problem in attaching the semiconductor device 160. An external circuit may be electrically connected to the first conductive thin film 111c formed on the lower surface of the PCB lead portion 110a. The external circuit may be a modularized PCB. The first conductive thin film 111c formed on the lower surface of the PCB lead portion 110a and the external circuit may be connected by using a commonly used conductive adhesive or conductive paste.

PCB 인출부(110a)의 상면에 형성된 제1 도전성 박막(111a)은 상부 PCB 프레임(110)의 상면으로 연장되어 리드 도전성 박막(111d)을 형성될 수 있다. 리드 도전성 박막(111d)은 리드 선(161)을 통하여 캐비티(150) 내에 장착된 반도체 소자(160)와 전기적으로 연결되어 신호의 입출력을 담당하는 역할을 수행할 수 있다. 리드 도전성 박막(111d)의 폭은 PCB 인출부(110a)의 상면에 형성된 제1 도전성 박막(111a)의 폭보다 더 넓을 수 있다. 리드 도전성 박막(111d)의 폭을 더 넓게 형성함으로써 리드 선(161) 간 간격을 더 크게 할 수 있고 작업의 편리성을 향상시킬 수 있으며, 또한 고주파에서 리드 선(161) 간에 발생할 수 있는 신호의 간섭을 줄일 수 있다. The first conductive thin film 111a formed on the upper surface of the PCB lead portion 110a may extend to the upper surface of the upper PCB frame 110 to form a lead conductive thin film 111d. The lead conductive thin film 111d may be electrically connected to the semiconductor device 160 mounted in the cavity 150 through the lead wire 161 to serve to input/output signals. The width of the lead conductive thin film 111d may be wider than the width of the first conductive thin film 111a formed on the upper surface of the PCB lead portion 110a. By forming a wider width of the lead conductive thin film 111d, the spacing between the lead wires 161 can be increased and the convenience of work can be improved, and the signal that may occur between the lead wires 161 at high frequencies can be increased. It can reduce interference.

PCB 인출부의 상면, 측면 및 하면에 형성된 제1 도전성 박막과 상부 PCB 프레임(110)의 상면에 형성된 리드 도전성 박막(111a~111d)은 균일한 신호의 전달을 위하여 모두 동일한 소재로 이루어질 수 있으며, 예를 들어 모두 구리 도금층을 포함할 수 있다. The first conductive thin film formed on the upper, side, and lower surfaces of the PCB lead-out portion and the lead conductive thin films 111a to 111d formed on the upper surface of the upper PCB frame 110 may all be made of the same material for uniform signal transmission. For example, all may include a copper plating layer.

PCB 인출부에는 체크 홀(112)이 형성될 수 있다. 반도체 소자(160)를 부착하는 경우 오버플로우 수용부(170)에 납이 차올라 오버플로우 수용부(170)에 납이 지나치게 많이 차거나 심지어 넘치는 경우에는 반도체 소자(160)에 쇼트 등이 일어나 파손되는 등의 문제가 발생할 수 있는데, 이러한 문제를 방지하기 위하여 체크 홀(112)을 통하여 솔더링 상태를 확인함으로써 문제 발생을 미연에 막을 수 있다.A check hole 112 may be formed in the PCB lead portion. When the semiconductor device 160 is attached, lead is filled in the overflow accommodating part 170, and if lead is excessively filled or even overflows the overflow accommodating part 170, a short circuit occurs in the semiconductor device 160 and is damaged, etc. There may be a problem of the problem, but by checking the soldering state through the check hole 112 to prevent such a problem, the occurrence of the problem may be prevented in advance.

PCB 모듈(100)에 측벽(140)을 형성하는 경우, 상부 PCB 프레임(110)에는 주입구(500a)가 형성될 수 있다. 측벽을 형성하기 위한 형틀을 장착하고, 주입구(500a)를 통하여 액정폴리머(LCP)를 주입한 후 경화시킴으로써 측벽(140)을 형성할 수 있다. 상부 PCB 프레임(110)의 외연 중 PCB 인출부(110a)가 형성되지 않는 부위에는 고정 홈(600a)이 형성될 수 있다. 고정 홈(600a)에는 추후 측벽(140)의 외주 보강부(510)가 형성되어 측벽(140)과 상부 PCB 프레임(110) 간 접착력이 향상될 수 있다.When the sidewall 140 is formed on the PCB module 100, an injection hole 500a may be formed in the upper PCB frame 110. The sidewall 140 may be formed by mounting a mold for forming the sidewall, injecting the liquid crystal polymer (LCP) through the injection hole 500a and then curing it. A fixing groove 600a may be formed in a portion of the outer edge of the upper PCB frame 110 where the PCB lead portion 110a is not formed. An outer peripheral reinforcement portion 510 of the side wall 140 is formed in the fixing groove 600a later, so that adhesion between the side wall 140 and the upper PCB frame 110 may be improved.

하부 PCB 유닛은 반도체 소자(160)를 둘러싸는 하부 PCB 프레임(130)을 가질 수 있다. 하부 PCB 프레임(130)에는 상하로 관통되어 도전 홀(131)이 형성될 수 있다. 도전 홀(131)의 내벽과 하부 PCB 프레임(130)의 상면 및 하면에 제2 도전성 박막(132~134)이 형성될 수 있다. 하부 PCB 프레임(130)의 하면에 형성된 제2 도전성 박막(132)은 베이스(300)와 전기적으로 연결될 수 있다. The lower PCB unit may have a lower PCB frame 130 surrounding the semiconductor device 160. A conductive hole 131 may be formed in the lower PCB frame 130 by penetrating vertically. Second conductive thin films 132 to 134 may be formed on the inner wall of the conductive hole 131 and the upper and lower surfaces of the lower PCB frame 130. The second conductive thin film 132 formed on the lower surface of the lower PCB frame 130 may be electrically connected to the base 300.

하부 PCB 프레임(130)은 상부 PCB 프레임(110)과 대응되는 링 형태를 가지며, 이를 통하여 반도체 소자(160)를 둘러쌀 수 있다. 베이스(300)의 형태에 따라 달라질 수 있으나, 대부분 하부 PCB 프레임(130)은 사각형의 형태를 가질 수 있다. 예를 들어 하부 PCB 프레임(130)은 너비가 넓고 두께가 얇은 띠 형상의 사각형일 수 있다.The lower PCB frame 130 has a ring shape corresponding to the upper PCB frame 110, and may surround the semiconductor device 160 through this. Although it may vary depending on the shape of the base 300, most of the lower PCB frame 130 may have a rectangular shape. For example, the lower PCB frame 130 may be a rectangular strip having a wide width and a thin thickness.

하부 PCB 프레임(130)은 유전체를 포함할 수 있다. 하부 PCB 프레임(130)의 유전체는 상부 PCB 프레임(110)의 유전체와 소재가 상이할 수 있다.The lower PCB frame 130 may include a dielectric material. The dielectric material of the lower PCB frame 130 may be different from the dielectric material of the upper PCB frame 110.

하부 PCB 프레임(130)의 상면과 하면에 형성된 제2 도전성 박막(132, 134) 또한 링 형상을 가질 수 있다. 유전율 변화를 최소화하기 위하여 하부 PCB 프레임(130)의 상면 대부분과 하면 대부분에 제2 도전성 박막(132, 134)을 형성하고, 이들은 도전 홀(131)의 내벽에 형성된 제2 도전성 박막(133)에 의하여 전기적으로 연결될 수 있다. 이러한 구조, 하부 PCB 프레임(130)은 상부 PCB 프레임(110)과 재질이 다른 경우 유전율이 변할 수 있고 이로 인하여 반도체 소자 패키지의 성능이 저하될 수 있는데, 유전율의 변화를 방지하여 성능 저하를 막고자 하기 위함이다.The second conductive thin films 132 and 134 formed on the upper and lower surfaces of the lower PCB frame 130 may also have a ring shape. In order to minimize the change in dielectric constant, second conductive thin films 132 and 134 are formed on most of the upper and lower surfaces of the lower PCB frame 130, and these are formed on the second conductive thin film 133 formed on the inner wall of the conductive hole 131. It can be electrically connected by means of. In this structure, when the material of the lower PCB frame 130 is different from that of the upper PCB frame 110, the dielectric constant may be changed, and thus the performance of the semiconductor device package may be degraded.To prevent the change in dielectric constant, performance degradation is prevented. It is to do.

하부 PCB 프레임(130)의 하면에 형성된 제2 도전성 박막(132)은 베이스(300)에 전기적으로 연결될 수 있다. 하부 PCB 프레임(130)의 하면에 형성된 제2 도전성 박막(132)과 베이스(300)는 일반적으로 널리 사용되는 도전성 접착제나 도전성 페이스트를 사용하여 부착하여 밀폐시킬 수 있다.The second conductive thin film 132 formed on the lower surface of the lower PCB frame 130 may be electrically connected to the base 300. The second conductive thin film 132 and the base 300 formed on the lower surface of the lower PCB frame 130 may be attached and sealed using a commonly used conductive adhesive or conductive paste.

PCB 모듈(100)에 측벽(140)을 형성하는 경우, 하부 PCB 프레임(130)에는 상부 PCB 유닛과 대응되는 위치에 주입구(500c)와 고정 홈(600c)이 형성될 수 있다. 측벽(140)을 형성하기 위한 형틀을 장착하고, 주입구(500c)를 통하여 액정폴리머(LCP)를 주입한 후 경화시킴으로써 측벽(140)을 형성할 수 있다. 하부 PCB 프레임(130)의 외연 중 상부 PCB 유닛과 대응되는 부위에 고정 홈(600c)이 형성될 수 있다. 고정 홈(600c)에는 측벽(140)의 외주 보강부(510)가 형성될 수 있으며 측벽(140)과 하부 PCB 프레임(130) 간 접착력이 향상될 수 있다.When the sidewall 140 is formed on the PCB module 100, the injection hole 500c and the fixing groove 600c may be formed in the lower PCB frame 130 at a position corresponding to the upper PCB unit. The sidewall 140 may be formed by mounting a mold for forming the sidewall 140, injecting the liquid crystal polymer (LCP) through the injection hole 500c, and curing it. A fixing groove 600c may be formed in a portion of the outer edge of the lower PCB frame 130 corresponding to the upper PCB unit. The fixing groove 600c may have an outer circumferential reinforcement portion 510 of the sidewall 140 formed therein, and adhesion between the sidewall 140 and the lower PCB frame 130 may be improved.

신호 전달의 속도나 품질의 불균형을 막기 위하여 하부 PCB 프레임(130)의 하면과 상면에 형성된 제2 도전성 박막(132, 134)과 도전 홀(131)의 내벽에 형성된 제2 도전성 박막(133)은 동일한 소재를 사용하는 것이 바람직하며, 예를 들어 모두 구리 도금층일 수 있다.In order to prevent imbalance in the speed or quality of signal transmission, the second conductive thin films 132 and 134 formed on the lower and upper surfaces of the lower PCB frame 130 and the second conductive thin film 133 formed on the inner wall of the conductive hole 131 are It is preferable to use the same material, and for example, all may be copper plating layers.

접착층(120)은 상부 PCB 유닛과 하부 PCB 유닛의 사이에 개재되어 상부 PCB 유닛과 하부 PCB 유닛을 접착시켜 고정시킬 수 있다. 접착층(120)은, 이에 제한되는 것은 아니나, 프리프레그를 포함할 수 있다.The adhesive layer 120 may be interposed between the upper PCB unit and the lower PCB unit to adhere and fix the upper PCB unit and the lower PCB unit. The adhesive layer 120 may include, but is not limited to, a prepreg.

접착층(120)은 상부 PCB 프레임(110)과 대응되는 링 형태를 가지며, 이를 통하여 반도체 소자(160)를 감쌀 수 있다. 베이스(300)의 형태에 따라 달라질 수 있으나, 대부분 사각형의 형태를 가질 수 있다. 예를 들어 접착층(120)은 너비가 넓고 두께가 얇은 띠 형상의 사각형일 수 있다. 경화된 접착층(120)의 하면에는 얇고 넓은 홈(121)이 형성될 수 있다. 이 홈에는 하부 PCB 프레임(130)의 상면에 형성된 제2 도전성 박막(134)이 치합되어 수용될 수 있다.The adhesive layer 120 has a ring shape corresponding to the upper PCB frame 110 and may wrap the semiconductor device 160 through it. Although it may vary depending on the shape of the base 300, most may have a rectangular shape. For example, the adhesive layer 120 may be a rectangular strip having a wide width and a thin thickness. A thin and wide groove 121 may be formed on the lower surface of the cured adhesive layer 120. The second conductive thin film 134 formed on the upper surface of the lower PCB frame 130 may be engaged and accommodated in the groove.

PCB 모듈(100)에 측벽(140)이 형성된 경우, 접착층(120)에도 상부 PCB 유닛과 대응되는 위치에 주입구(500b)와 고정 홈(600b)이 형성될 수 있다. 측벽(140)을 형성하기 위한 형틀을 장착하고, 주입구(500b)를 통하여 액정폴리머(LCP)를 주입한 후 경화시킴으로써 측벽(140)을 형성할 수 있다. 접착층(120)의 외연에도 상부 PCB 유닛과 대응되는 부위에 고정 홈(600b)이 형성될 수 있다. 고정 홈(600b)에는 측벽(140)의 외주 보강부(510)가 형성되어 측벽(140)과 접착층(120) 간 접착력이 향상될 수 있다.When the sidewall 140 is formed on the PCB module 100, the injection hole 500b and the fixing groove 600b may be formed in the adhesive layer 120 at a position corresponding to the upper PCB unit. The sidewall 140 may be formed by mounting a mold for forming the sidewall 140, injecting the liquid crystal polymer (LCP) through the injection hole 500b, and curing it. A fixing groove 600b may be formed in a portion corresponding to the upper PCB unit on the outer edge of the adhesive layer 120. An outer circumferential reinforcement portion 510 of the side wall 140 is formed in the fixing groove 600b, so that adhesion between the side wall 140 and the adhesive layer 120 may be improved.

다음으로, 접착층(120)을 매개로 상부 PCB 유닛과 하부 PCB 유닛을 접합하여 PCB 모듈(100)을 제작할 수 있다(a). Next, the PCB module 100 may be manufactured by bonding the upper PCB unit and the lower PCB unit through the adhesive layer 120 (a).

하부 PCB 유닛 위에 접착층(120)을 배치한 후 그 위에 상부 PCB 유닛을 배치한 후에 열 및/또는 압력을 가하여 접착층(120)을 경화시킴으로써 하부 PCB 유닛과 상부 PCB 유닛을 접합시킬 수 있다. 이로써 상부 PCB 유닛과 상부 PCB 유닛이 서로 밀폐되어 결합될 수 있다. 접합부를 통하여는 외부의 수분이나 이물질 등이 내부로 침투할 수 없다.After the adhesive layer 120 is disposed on the lower PCB unit, the upper PCB unit is disposed thereon, and then the adhesive layer 120 is cured by applying heat and/or pressure, thereby bonding the lower PCB unit and the upper PCB unit. This allows the upper PCB unit and the upper PCB unit to be sealed and coupled to each other. External moisture or foreign substances cannot penetrate inside through the joint.

다음으로, PCB 모듈(100)에 측벽(140)을 더 형성할 수 있다(b).Next, a sidewall 140 may be further formed on the PCB module 100 (b).

프리몰딩(pre-moldong) 공법을 이용하여 PCB 모듈(100) 상에 측벽(140)(side wall)을 형성할 수 있다. PCB 모듈(100) 상에 형틀을 형성한 후 액상의 소재를 주입한 후 이를 고화시킴으로써 측벽(140)(side wall)을 형성할 수 있다. 액상의 고화 시 경화제 등 첨가제를 더 투입하여 고화 속도 등을 조절할 수 있다. 액상 후 주입 후 이를 고화시키므로 상부 및 하부 PCB 프레임(110, 130)과 측벽(140) 간 밀폐성 및 접착력은 매우 우수하다. A side wall 140 may be formed on the PCB module 100 using a pre-moldong method. A side wall 140 may be formed by forming a mold on the PCB module 100 and then injecting a liquid material and solidifying it. When solidifying the liquid phase, an additive such as a hardener can be added to control the solidification rate. Since the liquid is injected and then solidified, sealing properties and adhesion between the upper and lower PCB frames 110 and 130 and the sidewall 140 are very excellent.

측벽(140)의 소재는 덮개부(200)의 소재와 동일할 수 있다. 동일한 소재의 경우 정합성(coherency)이 높아 접착성 및 밀폐성이 우수할 수 있기 때문이다. 예를 들어 덮개부(200)와 측벽(140)은 모두 액정폴리머(LCP)를 포함할 수 있다. 하지만 이에 한정되는 것은 아니며 이종의 소재일 수도 있다.The material of the sidewall 140 may be the same as the material of the cover part 200. This is because the same material has high coherency and can have excellent adhesion and sealing properties. For example, both the cover portion 200 and the sidewall 140 may include a liquid crystal polymer (LCP). However, it is not limited thereto, and may be a different material.

다음으로, PCB 모듈(100)을 베이스(300) 상에 부착할 수 있다(c).Next, the PCB module 100 may be attached on the base 300 (c).

PCB 모듈(100)은 여전히 링 형상을 가지므로 PCB 모듈(100)을 베이스(300) 상에 부착하면, PCB 모듈(100)에 의하여 베이스(300) 상에는 빈 공간인 캐비티(150)(cavity)가 형성될 수 있다. 덮개부(200) 장착 전에는 위로 오픈된 구조를 가질 수 있다. 베이스(300)로는 열전도성 및 전기전도성이 높은 소재를 사용할 수 있다. 예를 들어, 구리 등 금속을 사용할 수 있다. 구리는 은 다음으로 열과 전기의 전도도가 높아 많이 사용되고 있다. PCB 모듈(100)과 베이스(300)는 일반적으로 널리 사용되는 도전성 접착제나 도전성 페이스트를 사용하여 부착할 수 있다.Since the PCB module 100 still has a ring shape, when the PCB module 100 is attached to the base 300, a cavity 150, which is an empty space on the base 300 by the PCB module 100, is Can be formed. Before the cover part 200 is mounted, it may have an open structure. As the base 300, a material having high thermal conductivity and electrical conductivity may be used. For example, a metal such as copper can be used. After silver, copper is widely used because of its high thermal and electrical conductivity. The PCB module 100 and the base 300 may be attached using a generally widely used conductive adhesive or conductive paste.

다음으로, 베이스(300)와 상기 PCB 모듈(100)에 의하여 형성되는 캐비티(150) 영역 내에 반도체 소자(160)를 실장할 수 있다(d).Next, the semiconductor device 160 may be mounted in the region of the cavity 150 formed by the base 300 and the PCB module 100 (d).

반도체 소자(160)는 고주파용 반도체 소자(160)일 수 있다. 예를 들어 RF 트랜지스터일 수 있다. 베이스(300)는 고주파용 반도체 소자(160)를 지지하며, 반도체 소자(160)에서 발생하는 열을 외부로 전달하는 기능을 할 수 있으며, 전기적으로는 접지(그라운드) 기능을 할 수도 있다. 베이스(300)의 하면에는 방열 부재(heat sink)가 접촉되어 형성되어 반도체 소자(160)에서 발생하는 열을 외부로 방출시킬 수 있다. The semiconductor device 160 may be a high frequency semiconductor device 160. For example, it may be an RF transistor. The base 300 supports the high-frequency semiconductor device 160, may function to transfer heat generated from the semiconductor device 160 to the outside, and may also function as a ground (ground) electrically. A heat sink is formed in contact with a lower surface of the base 300 to discharge heat generated from the semiconductor device 160 to the outside.

다음으로, 리드 선(161)을 이용하여 반도체 소자(160)와 PCB 모듈(100)의 전극을 전기적으로 연결할 수 있다(e).Next, the semiconductor device 160 and the electrode of the PCB module 100 may be electrically connected using the lead wire 161 (e).

PCB 모듈(100)의 전극은 리드 선(161)을 통하여 캐비티(150) 내에 장착된 반도체 소자(160)와 전기적으로 연결되어 신호의 입출력을 하는 역할을 수행할 수 있다. PCB 모듈(100)의 전극은 구리 도금층일 수 있다.The electrode of the PCB module 100 may be electrically connected to the semiconductor device 160 mounted in the cavity 150 through the lead wire 161 to perform a signal input/output. The electrode of the PCB module 100 may be a copper plating layer.

다음으로, PCB 모듈(100) 상에 덮개부(200)를 부착하여 밀폐시킬 수 있다(f).Next, it may be sealed by attaching the cover portion 200 on the PCB module 100 (f).

접착제로는 에폭시 접착제를 사용할 수 있다. 접착 부위가 완전하게 밀폐되어야 한다. 만약 밀폐되지 않은 경우에는 외부로부터 수분 등 이물질 등이 침투할 수 있고 이로 인하여 부품의 수명이 단축될 수 있고, 신뢰성을 확보할 수 없다는 문제가 발생할 수 있다.Epoxy adhesive can be used as the adhesive. The bonding area must be completely sealed. If it is not sealed, foreign substances, such as moisture, may penetrate from the outside, which may shorten the life of the part and cause a problem that reliability cannot be secured.

덮개부(200)와 측벽(140)은 동일한 소재를 사용할 수 있으며, 구체적으로는 액정폴리머(liquid crystal polymer)를 사용할 수 있다. 동일한 소재의 경우 정합성(coherency)이 높아 접착성 및 밀폐성이 우수할 수 있기 때문이다. 예를 들어 덮개부(200)와 측벽(140)은 모두 액정폴리머(LCP)를 포함할 수 있다. 하지만 이에 한정되는 것은 아니며 이종의 소재일 수도 있다. The cover part 200 and the sidewall 140 may be made of the same material, and specifically, a liquid crystal polymer may be used. This is because the same material has high coherency and can have excellent adhesion and sealing properties. For example, both the cover portion 200 and the sidewall 140 may include a liquid crystal polymer (LCP). However, it is not limited thereto, and may be a different material.

본 발명에서 사용하는 용어는 특정한 실시형태를 설명하기 위한 것으로 본 발명을 한정하고자 하는 것이 아니다. 단수의 표현은 문맥상 명백하지 않는 한, 복수의 의미를 포함한다고 보아야 할 것이다. "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소 또는 이들을 조합한 것이 존재한다는 것을 의미하는 것이지, 이를 배제하기 위한 것이 아니다. The terms used in the present invention are for describing specific embodiments and are not intended to limit the present invention. Singular expressions should be viewed as including plural meanings, unless the context is clear. Terms such as "comprise" or "have" are meant to mean the presence of features, numbers, steps, actions, components, or combinations thereof described in the specification, but are not intended to exclude them.

본 발명은 상술한 실시형태 및 첨부한 도면에 의하여 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 보아야 할 것이다. The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited by the appended claims. Therefore, various types of substitutions, modifications and changes will be possible by those of ordinary skill in the art within the scope not departing from the technical spirit of the present invention described in the claims, and this should also be considered to be within the scope of the present invention. something to do.

100: PCB 모듈 110: 상부 PCB 프레임
110a: PCB 인출부 111a~111c: 제1 도전성 박막
111d: 리드 도전성 박막 112: 체크 홀
120: 접착층 130: 하부 PCB 프레임
131: 도전 홀 132, 133, 134: 제2 도전성 박막
140: 측벽(sidewall) 150: 캐비티
160: 반도체 소자 161: 리드 선
170: 오버플로우 수용부 200: 덮개부
300: 베이스 400: 히트 싱크
410: RF 회로기판 500a~500c: 주입구
600a~600c: 고정 홈100: PCB module 110: upper PCB frame
110a: PCB lead portion 111a to 111c: first conductive thin film
111d: lead conductive thin film 112: check hole
120: adhesive layer 130: lower PCB frame
131: conductive holes 132, 133, 134: second conductive thin film
140: sidewall 150: cavity
160: semiconductor element 161: lead wire
170: overflow receiving portion 200: cover portion
300: base 400: heat sink
410: RF circuit board 500a~500c: injection port
600a~600c: fixed groove

Claims (17)

윗면에 반도체 소자가 실장되는 베이스;
상기 반도체 소자를 둘러싸도록 상기 베이스의 윗면 가장자리에 링 형상으로 형성된 PCB 모듈; 및
상기 PCB 모듈 위에 형성되어 상기 베이스 및 상기 PCB 모듈에 의하여 형성된 빈 공간인 캐비티를 밀폐시키고, 액정폴리머(LCP, Liquid Crystal Polymer)를 포함하는 덮개부;를 포함하되,
상기 PCB 모듈은 상기 덮개부와 접합성이 우수한 측벽을 더 포함하고,
상기 측벽은,
상기 PCB 모듈의 외주면의 고정 홈에 형성된 외주 보강부; 및
상기 PCB 모듈에 수직으로 형성된 주입구에 형성된 관통 보강부;
를 포함하는, 반도체 소자 패키지.
A base on which a semiconductor device is mounted on an upper surface;
A PCB module formed in a ring shape on an upper edge of the base to surround the semiconductor device; And
Including; a cover formed on the PCB module to seal the cavity, which is an empty space formed by the base and the PCB module, and comprising a liquid crystal polymer (LCP),
The PCB module further includes a sidewall having excellent bonding properties with the cover portion,
The side wall,
An outer circumferential reinforcement portion formed in a fixing groove on an outer circumferential surface of the PCB module; And
A through reinforcement portion formed in an injection hole formed perpendicular to the PCB module;
Containing, a semiconductor device package.
 제1항에 있어서,
상기 PCB 모듈은,
상기 반도체 소자를 둘러싸는 상부 PCB 프레임을 가지되, 상기 상부 PCB 프레임의 일부가 외부로 연장되어 PCB 인출부를 형성하고, 상기 PCB 인출부의 상면, 측면 및 하면에 제1 도전성 박막이 형성되어 전극을 형성하고, 상기 PCB 인출부의 상면에 형성된 제1 도전성 박막이 상기 상부 PCB 프레임의 상면으로 연장되어 리드 도전성 박막을 형성하고, 상기 PCB 인출부의 하면에 형성된 제1 도전성 박막에 외부회로가 전기적으로 연결되는 상부 PCB 유닛;
상기 반도체 소자를 둘러싸는 하부 PCB 프레임을 가지되, 상기 하부 PCB 프레임에는 상하로 관통된 도전 홀이 형성되고, 상기 도전 홀의 내벽과 상기 하부 PCB 프레임의 상면 및 하면에 제2 도전성 박막이 형성되고, 상기 하부 PCB 프레임의 하면에 형성된 제2 도전성 박막은 상기 베이스와 전기적으로 연결되는 하부 PCB 유닛; 및
상기 상부 PCB 유닛과 상기 하부 PCB 유닛의 사이에 개재되어 상기 상부 PCB 유닛과 상기 하부 PCB 유닛을 접착시켜 고정시키는 접착층;
을 포함하는, 반도체 소자 패키지.
The method of claim 1,
The PCB module,
It has an upper PCB frame surrounding the semiconductor device, and a part of the upper PCB frame extends to the outside to form a PCB lead-out portion, and a first conductive thin film is formed on the top, side and bottom of the PCB lead-out portion to form an electrode. And, the first conductive thin film formed on the upper surface of the PCB withdrawal part extends to the upper surface of the upper PCB frame to form a lead conductive thin film, and an upper part where an external circuit is electrically connected to the first conductive thin film formed on the lower surface of the PCB withdrawal part PCB unit;
Having a lower PCB frame surrounding the semiconductor device, a conductive hole penetrating vertically is formed in the lower PCB frame, and a second conductive thin film is formed on an inner wall of the conductive hole and upper and lower surfaces of the lower PCB frame, The second conductive thin film formed on the lower surface of the lower PCB frame may include a lower PCB unit electrically connected to the base; And
An adhesive layer interposed between the upper PCB unit and the lower PCB unit to bond and fix the upper PCB unit and the lower PCB unit;
Containing, a semiconductor device package.
 제2항에 있어서,
상기 PCB 인출부는 솔더링 상태를 모니터링 하기 위하여 상하로 관통되어 형성된 체크 홀을 가지는, 반도체 소자 패키지.
The method of claim 2,
The PCB lead-out portion has a check hole formed through vertically to monitor a soldering state.
 제2항에 있어서,
상기 리드 도전성 박막의 폭이 상기 PCB 인출부 상에 형성된 제1 도전성 박막의 폭보다 더 넓은, 반도체 소자 패키지.
The method of claim 2,
A semiconductor device package, wherein a width of the lead conductive thin film is wider than a width of the first conductive thin film formed on the PCB lead portion.
 삭제delete 제1항에 있어서,
상기 측벽은 액정폴리머를 포함하는, 반도체 소자 패키지.
The method of claim 1,
The sidewall is a semiconductor device package comprising a liquid crystal polymer.
 삭제delete 제1항에 있어서,
상기 베이스는 구리를 포함하는, 반도체 소자 패키지.
The method of claim 1,
The semiconductor device package, wherein the base comprises copper.
 제1항에 있어서,
상기 베이스의 하면에는 방열 부재가 접촉되어 형성되어 상기 반도체 소자에서 발생하는 열을 외부로 방출시키는, 반도체 소자 패키지.
The method of claim 1,
A semiconductor device package, wherein a heat dissipating member is formed in contact with a lower surface of the base to discharge heat generated from the semiconductor device to the outside.
 (a) 접착층을 매개로 상부 PCB 유닛과 하부 PCB 유닛을 접합하여 PCB 모듈을 제작하는 단계를 포함하는, 반도체 소자 패키지의 제조방법으로서,
상기 반도체 소자 패키지는,
윗면에 반도체 소자가 실장되는 베이스;
상기 반도체 소자를 둘러싸도록 상기 베이스의 윗면 가장자리에 링 형상으로 형성된 PCB 모듈; 및
상기 PCB 모듈 위에 형성되어 상기 베이스 및 상기 PCB 모듈에 의하여 형성된 빈 공간인 캐비티를 밀폐시키고, 액정폴리머(LCP, Liquid Crystal Polymer)를 포함하는 덮개부;를 포함하되,
상기 PCB 모듈은 상기 덮개부와 접합성이 우수한 측벽을 더 포함하고,
상기 측벽은,
상기 PCB 모듈의 외주면의 고정 홈에 형성된 외주 보강부; 및
상기 PCB 모듈에 수직으로 형성된 주입구에 형성된 관통 보강부;
를 포함하는, 반도체 소자 패키지의 제조방법.
(a) A method of manufacturing a semiconductor device package comprising the step of manufacturing a PCB module by bonding an upper PCB unit and a lower PCB unit through an adhesive layer,
The semiconductor device package,
A base on which a semiconductor device is mounted on an upper surface;
A PCB module formed in a ring shape on an upper edge of the base to surround the semiconductor device; And
Including; a cover formed on the PCB module to seal the cavity, which is an empty space formed by the base and the PCB module, and comprising a liquid crystal polymer (LCP),
The PCB module further includes a sidewall having excellent bonding properties with the cover portion,
The side wall,
An outer circumferential reinforcement portion formed in a fixing groove on an outer circumferential surface of the PCB module; And
A through reinforcement portion formed in an injection hole formed perpendicular to the PCB module;
Containing, a method of manufacturing a semiconductor device package.
 제10항에 있어서,
상기 상부 PCB 유닛은 상기 반도체 소자를 둘러싸는 상부 PCB 프레임을 가지되, 상기 상부 PCB 프레임의 일부가 외부로 연장되어 PCB 인출부를 형성하고, 상기 PCB 인출부의 상면, 측면 및 하면에 제1 도전성 박막이 형성되어 전극을 형성하고, 상기 PCB 인출부의 상면에 형성된 제1 도전성 박막이 상기 상부 PCB 프레임의 상면으로 연장되어 리드 도전성 박막을 형성하고, 상기 PCB 인출부의 하면에 형성된 제1 도전성 박막에 외부회로가 전기적으로 연결되는, 반도체 소자 패키지의 제조방법.
The method of claim 10,
The upper PCB unit has an upper PCB frame surrounding the semiconductor device, and a part of the upper PCB frame extends to the outside to form a PCB lead-out part, and a first conductive thin film is formed on the top, side, and bottom of the PCB lead-out part. Is formed to form an electrode, and the first conductive thin film formed on the upper surface of the PCB lead-out part extends to the upper surface of the upper PCB frame to form a lead conductive thin film, and an external circuit is formed on the first conductive thin film formed on the lower surface of the PCB lead-out part. Electrically connected, a method of manufacturing a semiconductor device package.
 제10항에 있어서,
상기 하부 PCB 유닛은 상기 반도체 소자를 둘러싸는 하부 PCB 프레임을 가지되, 상기 하부 PCB 프레임에는 상하로 관통된 도전 홀이 형성되고, 상기 도전 홀의 내벽과 상기 하부 PCB 프레임의 상면 및 하면에 제2 도전성 박막이 형성되고, 상기 하부 PCB 프레임의 하면에 형성된 제2 도전성 박막은 상기 베이스와 전기적으로 연결되는 반도체 소자 패키지의 제조방법.
The method of claim 10,
The lower PCB unit has a lower PCB frame surrounding the semiconductor device, and a conductive hole penetrating vertically is formed in the lower PCB frame, and a second conductive hole is formed on the inner wall of the conductive hole and on the upper and lower surfaces of the lower PCB frame. A method of manufacturing a semiconductor device package in which a thin film is formed, and a second conductive thin film formed on a lower surface of the lower PCB frame is electrically connected to the base.
 제10항에 있어서,
상기 접착층은 반도체 소자를 둘러쌀 수 있도록 상기 상부 PCB 유닛의 상부 PCB 프레임과 상기 하부 PCB 유닛의 하부 PCB 프레임과 대응되는 링 형상을 가지는, 반도체 소자 패키지의 제조방법.
The method of claim 10,
The adhesive layer has a ring shape corresponding to the upper PCB frame of the upper PCB unit and the lower PCB frame of the lower PCB unit so as to surround the semiconductor device.
 제10항에 있어서,
(a) 단계 이후에, 상기 PCB 모듈에 상기 측벽을 더 형성하는 단계(b)를 더 포함하는, 반도체 소자 패키지의 제조방법.
The method of claim 10,
After the step (a), the method of manufacturing a semiconductor device package further comprising the step (b) of further forming the sidewall on the PCB module.
 제14항에 있어서, (b) 단계 이후에,
(c) 상기 PCB 모듈을 베이스 상에 부착하는 단계;
(d) 상기 베이스와 상기 PCB 모듈에 의하여 형성되는 캐비티 영역 내에 반도체 소자를 실장하는 단계;
(e) 리드 선을 이용하여 상기 반도체 소자와 상기 PCB 모듈을 전기적으로 연결하는 단계; 및
(f) 상기 PCB 모듈에 덮개부를 장착하여 밀폐시키는 단계;
를 더 포함하는, 반도체 소자 패키지의 제조방법.
The method of claim 14, after step (b),
(c) attaching the PCB module on a base;
(d) mounting a semiconductor device in a cavity region formed by the base and the PCB module;
(e) electrically connecting the semiconductor device and the PCB module using a lead wire; And
(f) attaching and sealing a cover to the PCB module;
A method of manufacturing a semiconductor device package further comprising a.
 제15항에 있어서,
상기 덮개부와 상기 측벽의 소재가 동일한, 반도체 소자 패키지의 제조방법.
The method of claim 15,
A method of manufacturing a semiconductor device package, wherein the material of the cover part and the side wall are the same.
 제15항에 있어서,
상기 덮개부와 상기 측벽의 소재로 액정폴리머(liquid crystal polymer)를 사용하는, 반도체 소자 패키지의 제조방법.The method of claim 15,
A method of manufacturing a semiconductor device package using a liquid crystal polymer as a material for the cover portion and the sidewall.
KR1020190064158A 2019-05-30 2019-05-30 A Semiconductor Device Package and A Fabricating Method thereof KR102163805B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190064158A KR102163805B1 (en) 2019-05-30 2019-05-30 A Semiconductor Device Package and A Fabricating Method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190064158A KR102163805B1 (en) 2019-05-30 2019-05-30 A Semiconductor Device Package and A Fabricating Method thereof

Publications (1)

Publication Number Publication Date
KR102163805B1 true KR102163805B1 (en) 2020-10-07

Family

ID=72883419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190064158A KR102163805B1 (en) 2019-05-30 2019-05-30 A Semiconductor Device Package and A Fabricating Method thereof

Country Status (1)

Country Link
KR (1) KR102163805B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220093788A (en) * 2020-12-28 2022-07-05 알에프에이치아이씨 주식회사 Fabrication process of diamond substrate, diamond cover, diamond plate and semiconductor package, and semiconductor package using the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291481A (en) * 1992-04-06 1993-11-05 Sumitomo Electric Ind Ltd Semiconductor device
JP2523162B2 (en) * 1987-06-30 1996-08-07 住友電気工業株式会社 Semiconductor device components
KR20100029697A (en) 2008-09-08 2010-03-17 가부시끼가이샤 도시바 High frequency package and manufacturing method thereof
KR101363392B1 (en) 2012-10-17 2014-02-17 (주)엘이디팩 Gan semiconductor package for high power amplifier and method the same
WO2019026975A1 (en) * 2017-08-02 2019-02-07 Sumitomo Electric Device Innovations, Inc. Process of assembling semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2523162B2 (en) * 1987-06-30 1996-08-07 住友電気工業株式会社 Semiconductor device components
JPH05291481A (en) * 1992-04-06 1993-11-05 Sumitomo Electric Ind Ltd Semiconductor device
KR20100029697A (en) 2008-09-08 2010-03-17 가부시끼가이샤 도시바 High frequency package and manufacturing method thereof
KR101363392B1 (en) 2012-10-17 2014-02-17 (주)엘이디팩 Gan semiconductor package for high power amplifier and method the same
WO2019026975A1 (en) * 2017-08-02 2019-02-07 Sumitomo Electric Device Innovations, Inc. Process of assembling semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220093788A (en) * 2020-12-28 2022-07-05 알에프에이치아이씨 주식회사 Fabrication process of diamond substrate, diamond cover, diamond plate and semiconductor package, and semiconductor package using the same
KR102528990B1 (en) * 2020-12-28 2023-05-03 알에프에이치아이씨 주식회사 Fabrication process of diamond substrate, diamond cover, diamond plate and semiconductor package, and semiconductor package using the same

Similar Documents

Publication Publication Date Title
CN103097282B (en) Be configured for and be connected electrically to air cavity package body on printed circuit board (PCB) and its supplying method
US11335645B2 (en) High-frequency module and manufacturing method thereof
US20180226366A1 (en) Semiconductor package and manufacturing method thereof
US20160036416A1 (en) Elastic wave device with integrated inductor
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
CN103457569A (en) Crystal controlled oscillator
CN103021982A (en) Integrated circuits and methods of fabricating same
KR102163805B1 (en) A Semiconductor Device Package and A Fabricating Method thereof
CN112335034A (en) Semiconductor device with a plurality of semiconductor chips
US10923444B1 (en) Semiconductor device
KR102396096B1 (en) A high frequency semiconductor device package and a fabricating method thereof
US11178762B2 (en) Connection structure for wiring substrate and flexible substrate and package for housing electronic components
JP2018042175A (en) Antenna device and method of manufacturing the same
JP4883010B2 (en) Electronic component package
JPWO2013027409A1 (en) Wiring board and high frequency module using the same
KR102164911B1 (en) Semiconductor package and semiconductor device using the same
JP7392919B2 (en) semiconductor equipment
JP2010034212A (en) High-frequency ceramic package and method of fabricating the same
JP2005117188A (en) Surface mount piezoelectric oscillator and manufacturing method thereof
JP6753725B2 (en) Implementation
CN117976625A (en) Substrate, packaged chip and filter
EP3376537A1 (en) Electronic component package
JP3933601B2 (en) High frequency integrated circuit package and electronic device
US20230024293A1 (en) Semiconductor device and method for manufacturing the same
JP2014160697A (en) Device housing package and mounting structure

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant