KR102521759B1 - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR102521759B1
KR102521759B1 KR1020150185080A KR20150185080A KR102521759B1 KR 102521759 B1 KR102521759 B1 KR 102521759B1 KR 1020150185080 A KR1020150185080 A KR 1020150185080A KR 20150185080 A KR20150185080 A KR 20150185080A KR 102521759 B1 KR102521759 B1 KR 102521759B1
Authority
KR
South Korea
Prior art keywords
display area
ground
substrate
disposed
circuit board
Prior art date
Application number
KR1020150185080A
Other languages
Korean (ko)
Other versions
KR20170075434A (en
Inventor
김경순
유성수
김종희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150185080A priority Critical patent/KR102521759B1/en
Publication of KR20170075434A publication Critical patent/KR20170075434A/en
Application granted granted Critical
Publication of KR102521759B1 publication Critical patent/KR102521759B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Abstract

본 발명은 네로우 베젤(narrow bezel)을 구현하고 외부로부터 유입되는 정전기로부터 박막트랜지스터를 보호할 수 있는 액정표시장치를 제공하기 위하여, 표시영역 및 비표시영역을 포함하는 제1기판과, 서로 교차하며 표시영역에 배치되는 게이트배선 및 데이터배선과, 게이트배선 및 데이터배선과 연결되는 박막트랜지스터와, 비표시영역에 표시영역을 따라 연장 배치되며 그 양 끝단이 비표시영역 일측에 위치하는 제1접지배선과, 제1접지배선과 이격하며 제1접지배선을 따라 비표시영역에 배치되는 제2접지배선과, 제1 및 제2접지배선 양 끝단과 각각 연결되며 비표시영역 일측에 배치되는 접지패드를 포함하는 액정표시장치를 제공한다.In order to provide a liquid crystal display device capable of implementing a narrow bezel and protecting a thin film transistor from static electricity flowing in from the outside, a first substrate including a display area and a non-display area and a first substrate crossing each other A gate wire and data wire disposed in the display area, a thin film transistor connected to the gate wire and data wire, and a first ground extending along the display area in the non-display area and having both ends located on one side of the non-display area. wiring, a second ground wire spaced apart from the first ground wire and disposed in the non-display area along the first ground wire, and a ground pad connected to both ends of the first and second ground wires and disposed on one side of the non-display area It provides a liquid crystal display device comprising a.

Description

액정표시장치{Liquid crystal display device}Liquid crystal display device {Liquid crystal display device}

본 발명은 액정표시장치에 관한 것으로, 특히, 네로우 베젤(narrow bezel)을 구현하고 외부로부터 유입되는 정전기로부터 박막트랜지스터를 보호할 수 있는 액정표시장치에 관한 것이다.
The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of implementing a narrow bezel and protecting a thin film transistor from static electricity introduced from the outside.

최근 정보화 시대에 발맞추어 디스플레이(display) 분야 또한 급속도로 발전해 왔고, 이에 부응해서 박형화, 경량화, 저소비전력화 장점을 지닌 평판표시장치(flat panel display device : FPD)로써, 액정표시장치(liquid crystal display device : LCD), 플라즈마표시장치(plasma display panel device : PDP), 전기발광표시장치(electroluminescence display device : ELD), 전계방출표시장치(field emission display device : FED) 등이 소개되어 기존의 브라운관(cathode ray tube : CRT)을 빠르게 대체하며 각광받고 있다. In line with the recent information age, the display field has also developed rapidly, and in response to this, as a flat panel display device (FPD) with advantages of thinning, light weight, and low power consumption, liquid crystal display devices (LCDs) have been developed. : LCD), plasma display panel device (PDP), electroluminescence display device (ELD), field emission display device (FED), etc. tube : It is rapidly replacing CRT) and is in the limelight.

이 중에서도 액정표시장치는 동화상 표시에 우수하고 높은 콘트라스트비(contrast ratio)로 인해 노트북, 모니터, TV 등의 분야에서 가장 활발하게 사용되고 있다.Among them, liquid crystal displays are most actively used in fields such as notebooks, monitors, and TVs due to their excellent display of moving images and their high contrast ratio.

도 1은 종래의 액정표시장치를 도시한 평면도이다.1 is a plan view showing a conventional liquid crystal display device.

도면에 도시한 바와 같이, 종래의 액정표시장치는 표시영역(AA)과 표시영역(AA)을 둘러싸는 비표시영역(NAA)을 포함하는 제1기판(11)과, 제1기판(11)과 연결되며 구동집적회로(21)가 실장된 연성회로기판(20)과, 연성회로기판(20)과 연결되는 제1인쇄회로기판(30)과, 연성회로케이블(35)을 통해 제1인쇄회로기판(30)과 연결되는 제2인쇄회로기판(40)을 포함한다.As shown in the drawing, the conventional liquid crystal display device includes a first substrate 11 including a display area AA and a non-display area NAA surrounding the display area AA, and the first substrate 11 First printed through a flexible circuit board 20 connected to and mounted with a driving integrated circuit 21, a first printed circuit board 30 connected to the flexible circuit board 20, and a flexible circuit cable 35 It includes a second printed circuit board 40 connected to the circuit board 30 .

구체적으로, 제1기판(11) 상의 표시영역(AA)에는 다수의 게이트배선(GL) 및 데이터배선(DL)이 서로 교차하며 배치되고, 비표시영역(NAA)에는 접지배선(15)이 표시영역(AA)을 따라 연장 배치되는데 그 양 끝단이 비표시영역(NAA) 일측 예를 들면 상측에 위치한다.Specifically, a plurality of gate lines GL and data lines DL are disposed to cross each other in the display area AA on the first substrate 11, and a ground line 15 is displayed in the non-display area NAA. It extends along the area AA, and both ends thereof are located on one side, for example, the upper side of the non-display area NAA.

또한, 비표시영역(NAA)의 좌우측에는 제1 및 제2GIP회로부(GIP1, GIP2)가 각각 배치되는데, 제1 및 제2GIP회로부(GIP1, GIP2)는 각 게이트배선(GL)과 연결되어 게이트신호를 순차적으로 공급한다.In addition, first and second GIP circuit parts GIP1 and GIP2 are disposed on the left and right sides of the non-display area NAA, respectively. The first and second GIP circuit parts GIP1 and GIP2 are connected to each gate line GL to generate gate signals. are supplied sequentially.

예를 들면, 제1GIP회로부(GIP1)는 홀수 번째 게이트배선(GL)에 게이트신호를 순차적으로 공급하고, 제2GIP회로부(GIP2)는 짝수 번째 게이트배선(GL)에 게이트신호를 순차적으로 공급한다.For example, the first GIP circuit part GIP1 sequentially supplies gate signals to odd-numbered gate lines GL, and the second GIP circuit part GIP2 sequentially supplies gate signals to even-numbered gate lines GL.

또한, 비표시영역(NAA) 일측 예를 들면 상측에는 각 데이터배선(DL)과 연결되는 데이터패드(DP)와 접지배선(15) 양 끝단과 각각 연결되는 접지패드(16)가 배치된다.In addition, a data pad DP connected to each data line DL and a ground pad 16 connected to both ends of the ground line 15 are disposed on one side, for example, on the upper side of the non-display area NAA.

여기서, 데이터패드(DP) 및 접지패드(16)는 연성회로기판(20)의 출력단과 연결되며, 연성회로기판(20)의 입력단은 제1인쇄회로기판(30)의 출력단과 연결된다.Here, the data pad DP and the ground pad 16 are connected to the output terminal of the flexible circuit board 20, and the input terminal of the flexible circuit board 20 is connected to the output terminal of the first printed circuit board 30.

또한, 연성회로기판(20)의 입력단 및 출력단 사이에는 구동집적회로(21)가 배치되는데, 다수의 신호배선(미도시)을 통해 구동집적회로(21)와 입력단 및 출력단이 서로 연결된다.In addition, the driving integrated circuit 21 is disposed between the input terminal and the output terminal of the flexible circuit board 20, and the driving integrated circuit 21 and the input terminal and the output terminal are connected to each other through a plurality of signal wires (not shown).

또한, 제2인쇄회로기판(40)은 연성회로케이블(35)을 통해 제1인쇄회로기판(30)과 연결된다. 이 때, 제2인쇄회로기판(40)에는 타이밍제어부(41)와 전원부(42)가 실장되며, 제1인쇄회로기판(30)의 입력단에 제어신호 및 전원을 공급한다.In addition, the second printed circuit board 40 is connected to the first printed circuit board 30 through a flexible circuit cable 35 . At this time, a timing control unit 41 and a power supply unit 42 are mounted on the second printed circuit board 40 and supply control signals and power to the input terminal of the first printed circuit board 30 .

한편, 도면에는 도시하지 않았지만, 제1기판(11)과 대향 합착되는 제2기판(미도시)을 더 포함한다.On the other hand, although not shown in the drawings, a second substrate (not shown) bonded to the first substrate 11 is further included.

이 때, 제1기판(11) 일측 예를 들면 상측에는 데이터패드(DP) 및 접지패드(16)가 배치되어 연성회로기판(20)의 출력단과 연결되기 때문에, 제2기판(미도시)은 제1기판(11) 상측을 노출시키며 제1기판(11)과 대향 합착된다.At this time, since the data pad DP and the ground pad 16 are disposed on one side of the first substrate 11, for example, on the upper side and connected to the output terminal of the flexible circuit board 20, the second substrate (not shown) The upper side of the first substrate 11 is exposed and bonded to the first substrate 11 oppositely.

또한, 도면에는 도시하지 않았지만, 비표시영역(NAA)에 배치된 제1 및 제2GIP회로부(GIP1, GIP2)는 다수의 박막트랜지스터(미도시)를 구비하며, 표시영역(AA)에는 각 게이트배선(GL) 및 데이터배선(DL)과 연결되는 박막트랜지스터(미도시)가 배치된다. In addition, although not shown in the drawings, the first and second GIP circuit units GIP1 and GIP2 disposed in the non-display area NAA include a plurality of thin film transistors (not shown), and each gate wiring is provided in the display area AA. A thin film transistor (not shown) connected to (GL) and data line (DL) is disposed.

이 때, 접지배선(15)은 외부로부터 유입되는 정전기로부터 상기 박막트랜지스터(미도시)를 보호하는 역할을 한다.At this time, the ground wire 15 serves to protect the thin film transistor (not shown) from static electricity introduced from the outside.

구체적으로, 외부에서 제1기판(11) 측면으로 유입되는 정전기는 비표시영역(NAA)에 배치된 접지배선(15)을 통해 흐르게 되고, 접지배선(15)과 연결된 접지패드(16)와, 이와 연결된 연성회로기판(20)과 이와 연결된 제1인쇄회로기판(30)을 순차적으로 거쳐 결과적으로 제2인쇄회로기판(40)의 접지단을 통해 방전된다.Specifically, static electricity introduced from the outside to the side of the first substrate 11 flows through the ground wire 15 disposed in the non-display area NAA, and the ground pad 16 connected to the ground wire 15, Discharge occurs through the ground terminal of the second printed circuit board 40 as a result of sequentially passing through the flexible circuit board 20 connected thereto and the first printed circuit board 30 connected thereto.

최근 들어 액정표시장치는 경량박형을 추구하는 동시에 최종 제품 예를 들면 모니터 또는 TV의 슬림한 디자인 구현을 위해 표시영역 외부의 비표시영역(NAA)의 폭이라 정의되는 베젤(bezel)을 보다 작게 형성하는 것이 요구되고 있다.In recent years, liquid crystal display devices have pursued light weight and thinness while forming a smaller bezel defined as the width of the non-display area (NAA) outside the display area to implement a slim design of the final product, such as a monitor or TV. It is being requested to do.

이와 같이, 네로우 베젤(narrow bezel)을 구현하는 경우, 비표시영역(NAA)에 배치되는 접지배선(15)과 제1 및 제2GIP회로(GIP1, GIP2)의 이격 거리가 가까워지게 됨으로써, 외부로부터 유입되는 정전기는 접지배선(15)과 전기적으로 연결된 제2인쇄회로기판(40)의 접지단을 통해 방전되기 보다는, 접지배선(15)과 인접한 제1 및 제2GIP회로(GIP1, GIP2)에 구비되는 다수의 박막트랜지스터(미도시)와, 제1 및 제2GIP회로(GIP1, GIP2)와 연결되며 표시영역(AA)에 배치된 다수의 박막트랜지스터(미도시)의 손상을 입히게 되는 문제점이 발생한다.
In this way, when a narrow bezel is implemented, the distance between the ground wire 15 disposed in the non-display area NAA and the first and second GIP circuits GIP1 and GIP2 becomes closer, so that the external The static electricity introduced from the ground wire 15 is not discharged through the ground terminal of the second printed circuit board 40 electrically connected to the ground wire 15, but rather to the first and second GIP circuits GIP1 and GIP2 adjacent to the ground wire 15. A problem occurs in that a plurality of thin film transistors (not shown) provided and a plurality of thin film transistors (not shown) connected to the first and second GIP circuits GIP1 and GIP2 and disposed in the display area AA are damaged. do.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 네로우 베젤(narrow bezel) 구현하고, 다수의 박막트랜지스터를 보호할 수 있는 액정표시장치를 제공하는 것을 그 목적으로 한다.
The present invention is to solve the above problems, and an object of the present invention is to provide a liquid crystal display capable of implementing a narrow bezel and protecting a plurality of thin film transistors.

전술한 바와 같은 목적을 달성하기 위한 본 발명은, 표시영역 및 표시영역을 둘러싸는 비표시영역을 포함하는 제1기판과, 서로 교차하며 표시영역에 배치되는 게이트배선 및 데이터배선과, 게이트배선 및 데이터배선과 연결되는 박막트랜지스터와, 비표시영역에 표시영역을 따라 연장 배치되며 그 양 끝단이 비표시영역 일측에 위치하는 제1접지배선과, 제1접지배선과 이격하며 제1접지배선을 따라 비표시영역에 배치되는 제2접지배선과, 제1 및 제2접지배선 양 끝단과 각각 연결되며 비표시영역 일측에 배치되는 접지패드를 포함하는 액정표시장치를 제공한다.In order to achieve the above object, the present invention provides a first substrate including a display area and a non-display area surrounding the display area, a gate line and a data line intersecting each other and disposed in the display area, a gate line and A thin film transistor connected to the data line, a first ground wire extending along the display area in the non-display area and both ends of the first ground wire located on one side of the non-display area, and spaced apart from the first ground wire along the first ground wire. A liquid crystal display device including a second ground wire disposed in the non-display area and a ground pad connected to both ends of the first and second ground wires and disposed on one side of the non-display area.

또한, 제1 및 제2접지배선의 이격된 영역에 배치되는 보호층을 더 포함한다.In addition, a protective layer disposed in a region spaced apart from the first and second ground wires is further included.

또한, 접지패드와 연결되는 연성회로기판과, 연성회로기판과 연결되는 제1인쇄회로기판과, 연성회로케이블을 통해 제1인쇄회로기판과 연결되는 제2인쇄회로기판을 더 포함하고, 접지패드는 제2인쇄회로기판의 접지단과 전기적으로 연결된다.In addition, it further includes a flexible circuit board connected to the ground pad, a first printed circuit board connected to the flexible circuit board, and a second printed circuit board connected to the first printed circuit board through a flexible circuit cable, and the ground pad Is electrically connected to the ground terminal of the second printed circuit board.

또한, 제1 및 제2접지배선은 동일층에 배치되거나 다른층에 배치된다.Also, the first and second ground wires are disposed on the same layer or on different layers.

또한, 제1기판과 대향 합착되는 제2기판과, 제2기판 상부에 배치되는 투명도전막과, 투명도전막과 제2접지배선을 전기적으로 연결하는 도전성부재를 더 포함한다.
In addition, it further includes a second substrate oppositely bonded to the first substrate, a transparent conductive film disposed on the second substrate, and a conductive member electrically connecting the transparent conductive film and the second ground wire.

본 발명은 네로우 베젤(narrow bezel) 구현할 뿐만 아니라, 접지배선을 분리하여 정전기를 외부로 방전시킴으로써 표시영역에 배치된 다수의 박막트랜지스터를 보호할 수 있는 효과가 있다.
The present invention not only implements a narrow bezel, but also has an effect of protecting a plurality of thin film transistors disposed in a display area by separating a ground wire and discharging static electricity to the outside.

도 1은 종래의 액정표시장치를 도시한 평면도이다.
도 2는 본 발명의 실시예에 따른 액정표시장치를 도시한 평면도이다.
도 3은 본 발명의 실시예에 따른 액정표시장치의 상측 단면도이다.
도 4는 본 발명의 실시예에 따른 액정표시장치의 단면도로서, 도 3과 다른 측면의 단면도이다.
1 is a plan view showing a conventional liquid crystal display device.
2 is a plan view illustrating a liquid crystal display device according to an exemplary embodiment of the present invention.
3 is an upper cross-sectional view of a liquid crystal display device according to an embodiment of the present invention.
4 is a cross-sectional view of a liquid crystal display device according to an embodiment of the present invention, and is a cross-sectional view of a side different from that of FIG. 3 .

이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 2는 본 발명의 실시예에 따른 액정표시장치를 도시한 평면도이다.2 is a plan view illustrating a liquid crystal display device according to an exemplary embodiment of the present invention.

도면에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치는 표시영역(AA)과 표시영역(AA)을 둘러싸는 비표시영역(NAA)을 포함하는 제1기판(101)과, 제1기판(101)과 연결되며 구동집적회로(121)가 실장된 연성회로기판(120)과, 연성회로기판(120)과 연결되는 제1인쇄회로기판(130)과, 연성회로케이블(135)을 통해 제1인쇄회로기판(130)과 연결되는 제2인쇄회로기판(140)을 포함한다.As shown in the drawing, the liquid crystal display device according to an embodiment of the present invention includes a first substrate 101 including a display area AA and a non-display area NAA surrounding the display area AA, and A flexible circuit board 120 connected to the first board 101 and having a driving integrated circuit 121 mounted thereon, a first printed circuit board 130 connected to the flexible circuit board 120, and a flexible circuit cable 135 It includes a second printed circuit board 140 connected to the first printed circuit board 130 through.

구체적으로, 제1기판(101) 상의 표시영역(AA)에는 다수의 게이트배선(GL) 및 데이터배선(DL)이 서로 교차하며 배치되고, 비표시영역(NAA)에는 서로 이격되는 제1 및 제2접지배선(115a, 115b)이 표시영역(AA)을 따라 연장 배치되는데 그 양 끝단이 비표시영역(NAA) 일측 예를 들면 상측에 위치한다.Specifically, in the display area AA on the first substrate 101, a plurality of gate lines GL and data lines DL are disposed to cross each other, and in the non-display area NAA, first and second gate lines GL and data lines DL are spaced apart from each other. Two ground wires 115a and 115b are disposed extending along the display area AA, and both ends of the two ground wires 115a and 115b are located on one side, for example, the upper side of the non-display area NAA.

이 때, 제1접지배선(115a)은 제2접지배선(115b) 보다 표시영역(AA)에 더 인접하게 배치됨으로써, 표시영역(AA)에 접지전압을 공급함과 동시에, 표시영역(AA) 내부에서 발생되는 정전기를 제1기판(101) 외부로 방출하는 역할을 수행한다.At this time, the first ground wire 115a is disposed closer to the display area AA than the second ground wire 115b, thereby supplying a ground voltage to the display area AA and simultaneously supplying the inside of the display area AA. It plays a role in discharging static electricity generated in the first substrate 101 to the outside.

또한, 제2접지배선(115b)은 비표시영역(NAA) 최외곽에 배치됨으로써, 제1기판(101) 외부로부터 유입되는 정전기를 표시영역(AA) 내부로 유입되는 것을 차단함과 동시에 제1기판(101) 외부로 방출하는 역할을 수행한다.In addition, the second ground wire 115b is disposed at the outermost portion of the non-display area NAA, thereby blocking static electricity flowing from the outside of the first substrate 101 from entering the display area AA and at the same time preventing the first substrate 101 from flowing into the display area AA. It serves to emit to the outside of the substrate 101.

또한, 비표시영역(NAA)의 좌우측에는 제1 및 제2GIP회로부(GIP1, GIP2)가 각각 배치되는데, 제1 및 제2GIP회로부(GIP1, GIP2)는 각 게이트배선(GL)과 연결되어 게이트신호를 순차적으로 공급한다.In addition, first and second GIP circuit parts GIP1 and GIP2 are disposed on the left and right sides of the non-display area NAA, respectively. The first and second GIP circuit parts GIP1 and GIP2 are connected to each gate line GL to generate gate signals. are supplied sequentially.

예를 들면, 제1GIP회로부(GIP1)는 홀수 번째 게이트배선(GL)에 게이트신호를 순차적으로 공급하고, 제2GIP회로부(GIP2)는 짝수 번째 게이트배선(GL)에 게이트신호를 순차적으로 공급한다.For example, the first GIP circuit part GIP1 sequentially supplies gate signals to odd-numbered gate lines GL, and the second GIP circuit part GIP2 sequentially supplies gate signals to even-numbered gate lines GL.

또한, 비표시영역(NAA) 일측 예를 들면 상측에는 각 데이터배선(DL)과 연결되는 데이터패드(DP)와 제1 및 제2접지배선(115a, 115b) 양 끝단과 각각 연결되는 접지패드(116a, 116b)가 배치된다.In addition, on the upper side of the non-display area NAA, for example, a data pad DP connected to each data line DL and a ground pad connected to both ends of the first and second ground lines 115a and 115b, respectively ( 116a, 116b) are arranged.

이 때, 도면에 도시한 바와 같이, 제1접지배선(115a) 양 끝단은 제1접지패드(116a)와 연결되고 제2접지배선(115b) 양 끝단은 제2접지패드(116b)와 연결될 수 있으며, 도면과 달리 제1 및 제2접지배선(115a, 115b) 양 끝단이 모두 하나의 접지패드와 연결될 수도 있다.At this time, as shown in the drawing, both ends of the first ground wire 115a may be connected to the first ground pad 116a and both ends of the second ground wire 115b may be connected to the second ground pad 116b. Unlike the drawings, both ends of the first and second ground wires 115a and 115b may be connected to one ground pad.

또한, 데이터패드(DP) 및 제1 및 제2접지패드(116a, 116b)는 연성회로기판(120)의 출력단과 연결되며, 연성회로기판(120)의 입력단은 제1인쇄회로기판(130)의 출력단과 연결된다.In addition, the data pad DP and the first and second ground pads 116a and 116b are connected to the output terminal of the flexible circuit board 120, and the input terminal of the flexible circuit board 120 is connected to the first printed circuit board 130. connected to the output of

또한, 연성회로기판(120)의 입력단 및 출력단 사이에는 구동집적회로(121)가 배치되는데, 다수의 신호배선(미도시)을 통해 구동집적회로(121)와 입력단 및 출력단이 서로 연결된다.In addition, the driving integrated circuit 121 is disposed between the input terminal and the output terminal of the flexible circuit board 120, and the driving integrated circuit 121 and the input terminal and the output terminal are connected to each other through a plurality of signal wires (not shown).

또한, 제2인쇄회로기판(140)은 연성회로케이블(135)을 통해 제1인쇄회로기판(130)과 연결된다. 이 때, 제2인쇄회로기판(140)에는 타이밍제어부(141)와 전원부(142)가 실장되며, 제1인쇄회로기판(130)의 입력단에 제어신호 및 전원을 공급한다.In addition, the second printed circuit board 140 is connected to the first printed circuit board 130 through a flexible circuit cable 135 . At this time, a timing control unit 141 and a power supply unit 142 are mounted on the second printed circuit board 140 and supply control signals and power to the input terminal of the first printed circuit board 130 .

한편, 제1기판(101)과 대향 합착되는 제2기판(도 3의 102)을 더 포함한다.Meanwhile, a second substrate ( 102 in FIG. 3 ) that is oppositely bonded to the first substrate 101 is further included.

이 때, 제1기판(101) 일측 예를 들면 상측에는 데이터패드(DP) 및 제1 및 제2접지패드(116a, 116b)가 배치되어 연성회로기판(120)의 출력단과 연결되기 때문에, 제2기판(도 3의 102)은 제1기판(101) 상측을 노출시키며 제1기판(101)과 대향 합착된다.At this time, since the data pad DP and the first and second ground pads 116a and 116b are disposed on one side, for example, the upper side of the first substrate 101, and are connected to the output terminal of the flexible printed circuit board 120, The second substrate ( 102 in FIG. 3 ) is bonded opposite to the first substrate 101 while exposing the upper side of the first substrate 101 .

또한, 도면에는 도시하지 않았지만, 비표시영역(NAA)에 배치된 제1 및 제2GIP회로부(GIP1, GIP2)는 다수의 박막트랜지스터(미도시)를 구비하며, 표시영역(AA)에는 각 게이트배선(GL) 및 데이터배선(DL)과 연결되는 박막트랜지스터(도 3의 Tr)가 배치된다.In addition, although not shown in the drawings, the first and second GIP circuit units GIP1 and GIP2 disposed in the non-display area NAA include a plurality of thin film transistors (not shown), and each gate wiring is provided in the display area AA. A thin film transistor (Tr in FIG. 3) connected to (GL) and the data line (DL) is disposed.

이 때, 제1접지배선(115a)은 제2접지배선(115b) 보다 표시영역(AA)에 더 인접하게 배치됨으로써, 표시영역(AA)에 접지전압을 공급함과 동시에, 표시영역(AA) 내부에서 발생되는 정전기를 제1기판(101) 외부로 방출하여, 표시영역(AA)에 배치된 박막트랜지스터(도 3의 Tr)를 보호하는 역할을 수행한다.At this time, the first ground wire 115a is disposed closer to the display area AA than the second ground wire 115b, thereby supplying a ground voltage to the display area AA and simultaneously supplying the inside of the display area AA. It serves to protect the thin film transistor (Tr in FIG. 3) disposed in the display area AA by discharging static electricity generated in the first substrate 101 to the outside.

구체적으로, 표시영역(AA) 내부에서 발생된 정전기는 표시영역(AA)에 인접한 제1접지배선(115a)을 통해 흐르게 되고, 제1접지배선(115a)에 연결된 제1접지패드(116a)와, 이와 연결된 연성회로기판(120)과 이와 연결된 제1인쇄회로기판(130)을 순차적으로 거쳐 결과적으로 제2인쇄회로기판(140)의 접지단을 통해 방전된다.Specifically, static electricity generated inside the display area AA flows through the first ground wire 115a adjacent to the display area AA, and is connected to the first ground pad 116a connected to the first ground wire 115a. , through the flexible circuit board 120 connected thereto and the first printed circuit board 130 connected thereto in sequence, and as a result discharged through the ground terminal of the second printed circuit board 140.

또한, 제2접지배선(115b)은 비표시영역(NAA) 최외곽에 배치됨으로써, 제1기판(101) 외부로부터 유입되는 정전기를 표시영역(AA) 내부로 유입되는 것을 차단함과 동시에 제1기판(101) 외부로 방출하여, 제1 및 제2GIP회로부(GIP1, GIP2)에 구비된 박막트랜지스터(미도시)와 표시영역(AA)에 배치된 박막트랜지스터(도 3의 Tr)를 보호하는 역할을 수행한다.In addition, the second ground wire 115b is disposed at the outermost portion of the non-display area NAA, thereby blocking static electricity flowing from the outside of the first substrate 101 from entering the display area AA and at the same time preventing the first substrate 101 from flowing into the display area AA. It is emitted to the outside of the substrate 101 to protect the thin film transistors (not shown) provided in the first and second GIP circuit parts GIP1 and GIP2 and the thin film transistors (Tr in FIG. 3) disposed in the display area AA. Do it.

구체적으로, 외부에서 제1기판(101) 측면으로 유입되는 정전기는 비표시영역(NAA) 최외곽에 배치된 제2접지배선(116b)을 통해 흐르게 되고, 제2접지배선(115b)에 연결된 제2접지패드(116b)와, 이와 연결된 연성회로기판(120)과 이와 연결된 제1인쇄회로기판(130)을 순차적으로 거쳐 결과적으로 제2인쇄회로기판(140)의 접지단을 통해 방전된다.Specifically, static electricity flowing from the outside to the side of the first substrate 101 flows through the second ground wire 116b disposed at the outermost part of the non-display area NAA, and the second ground wire 116b connected to the second ground wire 115b. Discharge occurs sequentially through the second ground pad 116b, the flexible printed circuit board 120 connected thereto, and the first printed circuit board 130 connected thereto, and consequently through the ground terminal of the second printed circuit board 140.

특히, 비표시영역(NAA)의 폭이 좁아져 제1접지배선(115a)과 제1 및 제2GIP회로(GIP1, GIP2)의 이격 거리가 가까워지더라도, 비표시영역(NAA)에 제1 및 제2접지배선(115a, 115b)을 이격하여 배치하고, 비표시영역(NAA)의 최외곽에 배치된 제2접지배선(115b)을 통해 외부로부터 유입되는 정전기를 배출함으로써, 정전기가 표시영역(AA) 내부로 유입되는 것을 차단할 수 있다.In particular, even if the distance between the first ground wire 115a and the first and second GIP circuits GIP1 and GIP2 becomes closer due to the narrowing of the non-display area NAA, the first and second first and second GIP circuits GIP1 and GIP2 are closer to each other in the non-display area NAA. By disposing the second ground wires 115a and 115b apart and discharging static electricity introduced from the outside through the second ground wire 115b disposed at the outermost part of the non-display area NAA, static electricity is removed from the display area ( AA) It can block the inflow into the interior.

이에 따라, 네로우 베젤(narrow bezel)을 구현하더라도, 제1 및 제2GIP회로(GIP1, GIP2)에 구비되는 다수의 박막트랜지스터(미도시)와, 제1 및 제2GIP회로(GIP1, GIP2)와 연결되며 표시영역(AA)에 배치된 다수의 박막트랜지스터(도 3의 Tr)의 손상을 방지할 수 있다.Accordingly, even if a narrow bezel is implemented, the plurality of thin film transistors (not shown) provided in the first and second GIP circuits GIP1 and GIP2 and the first and second GIP circuits GIP1 and GIP2 It is possible to prevent damage to the plurality of thin film transistors (Tr in FIG. 3 ) connected and disposed in the display area AA.

도 3은 본 발명의 실시예에 따른 액정표시장치의 상측 단면도이고, 도 4는 도 3과 다른 측면의 단면도이다.3 is a cross-sectional view of an upper side of a liquid crystal display device according to an exemplary embodiment of the present invention, and FIG. 4 is a cross-sectional view of a side different from that of FIG. 3 .

도 3 및 도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치는 대향 합착되는 제1 및 제2기판(101, 102)을 포함한다.As shown in FIGS. 3 and 4 , the liquid crystal display device according to the exemplary embodiment of the present invention includes first and second substrates 101 and 102 bonded to each other.

이 때, 제1기판(210)은 표시영역(AA)과 표시영역(AA) 외측의 비표시영역(NAA)으로 구분되어 있다.At this time, the first substrate 210 is divided into a display area AA and a non-display area NAA outside the display area AA.

먼저, 표시영역(AA)을 살펴보면, 제1기판(101) 상에는 박막트랜지스터(Tr)가 배치되는데, 박막트랜지스터(Tr)는 게이트전극(105)과, 게이트전극(105)을 덮는 게이트절연막(103)과, 상기 게이트절연막(103) 상에서 게이트전극(105)과 대응되며 액티브층(106a) 및 오믹콘택층(106b)으로 이루어지는 반도체층(106)과, 반도체층(106) 상에서 서로 이격하여 위치하는 소스전극(107) 및 드레인전극(108)으로 이루어진다.First, looking at the display area AA, a thin film transistor Tr is disposed on the first substrate 101, and the thin film transistor Tr has a gate electrode 105 and a gate insulating film 103 covering the gate electrode 105. ) and the semiconductor layer 106, which corresponds to the gate electrode 105 on the gate insulating film 103 and includes the active layer 106a and the ohmic contact layer 106b, and the semiconductor layer 106, which is spaced apart from each other It consists of a source electrode 107 and a drain electrode 108.

또한, 도면에는 도시하지 않았지만, 박막트랜지스터(Tr)와 연결되는 게이트배선(도 2의 GL) 및 데이터배선(도 2의 DL)이 제1기판(101) 상에 배치된다.Also, although not shown in the drawing, a gate line (GL in FIG. 2 ) and a data line (DL in FIG. 2 ) connected to the thin film transistor Tr are disposed on the first substrate 101 .

이 때, 게이트배선(도 2의 GL)은 박막트랜지스터(Tr)의 게이트전극(105)과 연결되며, 데이터배선(도 2의 DL)은 박막트랜지스터(Tr)의 소스전극(107)과 연결되어 있다.At this time, the gate line (GL in FIG. 2) is connected to the gate electrode 105 of the thin film transistor Tr, and the data line (DL in FIG. 2) is connected to the source electrode 107 of the thin film transistor Tr. there is.

또한, 보호층(109)은 박막트랜지스터(Tr)를 덮으며 배치되며, 보호층(109) 상부에는 화소전극(111)이 배치되어, 박막트랜지스터(Tr)의 드레인전극(108)과 전기적으로 연결된다.In addition, the protective layer 109 is disposed to cover the thin film transistor Tr, and the pixel electrode 111 is disposed on the protective layer 109 and electrically connected to the drain electrode 108 of the thin film transistor Tr. do.

이 때, 화소전극(111)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명도전성물질로 이루어진다.At this time, the pixel electrode 111 is made of a transparent conductive material such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO).

다음, 비표시영역(NAA)을 살펴보면, 게이트절연막(103) 상부에 표시영역(AA)의 박막트랜지스터(Tr)의 소스 및 드레인전극(107, 108)과 동일층 및 동일물질로 이루어진 제1 및 제2접지배선(115a, 115b)이 서로 이격되며 배치된다.Next, looking at the non-display area NAA, the first and second electrodes 107 and 108 of the thin film transistor Tr of the display area AA are formed on the same layer and made of the same material on the top of the gate insulating film 103. The second ground wires 115a and 115b are disposed spaced apart from each other.

이 때, 제1접지배선(115a)은 제2접지배선(115b) 보다 표시영역(AA)에 더 인접하게 배치된다.In this case, the first ground wire 115a is disposed closer to the display area AA than the second ground wire 115b.

이 때, 제1접지배선(115a)은 표시영역(AA)에 접지전압을 공급함과 동시에, 표시영역(AA) 내부에서 발생되는 정전기를 제1기판(101) 외부로 방출하여, 표시영역(AA)에 배치된 박막트랜지스터(Tr)를 보호하는 역할을 수행하고, 제2접지배선(115b)은 비표시영역(NAA) 최외곽에 배치됨으로써, 제1기판(101) 외부로부터 유입되는 정전기를 표시영역(AA) 내부로 유입되는 것을 차단함과 동시에 제1기판(101) 외부로 방출하여, 표시영역(AA)에 배치된 박막트랜지스터(Tr)를 보호하는 역할을 수행한다.At this time, the first ground wire 115a supplies a ground voltage to the display area AA and simultaneously discharges static electricity generated inside the display area AA to the outside of the first substrate 101, so that the display area AA ), and the second ground wire 115b is disposed at the outermost part of the non-display area NAA, thereby displaying static electricity flowing from the outside of the first substrate 101. It serves to protect the thin film transistor Tr disposed in the display area AA by blocking the inflow into the area AA and emitting it to the outside of the first substrate 101 at the same time.

이에 따라, 네로우 베젤(narrow bezel)을 구현하더라도, 표시영역(AA)에 배치된 다수의 박막트랜지스터(Tr)의 손상을 방지할 수 있다.Accordingly, even if a narrow bezel is implemented, damage to the plurality of thin film transistors Tr disposed in the display area AA can be prevented.

한편, 도면과 달리 제1 및 제2접지배선(115a, 115b)은 서로 다른층 및 다른물질로 이루어질 수 있다.Meanwhile, unlike the drawings, the first and second ground wires 115a and 115b may be formed of different layers and materials.

예를 들어, 제1접지배선(115a)은 표시영역(AA)의 박막트랜지스터(Tr)의 소스 및 드레인전극(107, 108)과 동일층 및 동일물질로 이루어지고, 제2접지배선(115b)은 게이트전극(105)과 동일층 및 동일물질로 이루어질 수 있다.For example, the first ground wire 115a is made of the same layer and the same material as the source and drain electrodes 107 and 108 of the thin film transistor Tr in the display area AA, and the second ground wire 115b The silver gate electrode 105 may be made of the same layer and the same material.

또한, 보호층(109)은 제1 및 제2접지배선(115a, 115b)을 덮으며 배치되며, 벤조사이클로부텐(BCB), 포토아크릴(photo acryl)와 같은 유기절연물질 또는 질화실리콘, 산화실리콘과 같은 무기절연물질로 이루어진다.In addition, the protective layer 109 is disposed covering the first and second ground wires 115a and 115b, and is made of an organic insulating material such as benzocyclobutene (BCB) and photo acryl, or silicon nitride and silicon oxide. made of inorganic insulating materials such as

이 때, 제1 및 제2접지배선(115a, 115b)의 이격되는 영역에도 보호층(109)이 배치됨에 따라, 외부로부터 유입된 정전기가 제2접지배선(115b)에서 제1접지배선(115a)으로 유입되는 것을 효과적으로 방지할 수 있다.At this time, as the protective layer 109 is also disposed in the area where the first and second ground wires 115a and 115b are spaced apart, static electricity introduced from the outside is transmitted from the second ground wire 115b to the first ground wire 115a. ) can be effectively prevented.

다음, 제1기판(101)과 대향 합착되는 제2기판(102) 하부에는 표시영역(AA)의 박막트랜지스터(Tr) 등의 비표시요소를 가리는 블랙매트릭스(112)가 배치되며, 블랙매트릭스(112) 하부에는 각 화소 마다 분리 배치되는 컬러필터(113)가 배치된다,Next, a black matrix 112 covering non-display elements such as the thin film transistor Tr of the display area AA is disposed on the lower portion of the second substrate 102 that is oppositely bonded to the first substrate 101, and the black matrix ( 112) A color filter 113, which is separately disposed for each pixel, is disposed at the bottom.

또한, 제2기판(102) 상부에는 투명도전막(114)이 배치된다, 이 때, 투명도전막(114)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명도전성물질로 이루어진다.In addition, a transparent conductive film 114 is disposed on the second substrate 102. At this time, the transparent conductive film 114 is a transparent conductive material such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO). made up of

이와 같은, 투명도전막(114)을 제2기판(102) 일면에 배치함으로써, 제2기판(102)에서 발생되는 정전기를 외부로 방출할 수 있다. 이에 대해서는 후술하기로 한다.By disposing the transparent conductive film 114 as described above on one surface of the second substrate 102 , static electricity generated in the second substrate 102 may be discharged to the outside. This will be described later.

또한, 도 3에 도시한 바와 같이, 제1기판(101) 일측 예를 들면, 상측에는 데이터패드(도 2의 DP) 및 제1 및 제2접지패드(도 2의 116a, 116b)가 배치되어 연성회로기판(도 2의 120)의 출력단과 연결되기 때문에, 제2기판(102)은 제1기판(101) 상측을 노출시키며 제1기판(101)과 대향 합착된다.In addition, as shown in FIG. 3, a data pad (DP in FIG. 2) and first and second ground pads (116a, 116b in FIG. 2) are disposed on one side of the first substrate 101, for example, on the upper side. Since it is connected to the output end of the flexible printed circuit board (120 in FIG. 2), the second substrate 102 exposes the upper side of the first substrate 101 and is bonded to the first substrate 101 oppositely.

이 때, 제2기판(102)에 의해 노출된 제1기판(101)의 비표시영역(NAA)의 보호층(109)은 제2접지배선(115b)의 일부를 노출시키는 콘택홀(152)을 갖는다.At this time, the protective layer 109 of the non-display area NAA of the first substrate 101 exposed by the second substrate 102 has a contact hole 152 exposing a part of the second ground wire 115b. have

또한, 제1기판(101)을 노출시키는 제2기판(260) 외측면과 제2기판(102)에 의해 노출된 제1기판(101) 상에는 도전성부재(151)가 배치된다.In addition, a conductive member 151 is disposed on the outer surface of the second substrate 260 exposing the first substrate 101 and on the first substrate 101 exposed by the second substrate 102 .

이와 같은 도전성부재(151)는 은(Ag) 도트로 이루어질 수 있으며, 제2기판(102) 상부의 투명도전막(114)과 콘택홀(152)을 통해 노출된 제2접지배선(115b)을 전기적으로 연결시킨다.The conductive member 151 may be made of silver (Ag) dots, and electrically connects the transparent conductive film 114 on the second substrate 102 and the second ground wire 115b exposed through the contact hole 152. connect with

이에 따라, 제2기판(102)에서 발생되는 정전기를 제2접지배선(115b)을 통해 외부로 방출할 수 있다.Accordingly, static electricity generated in the second substrate 102 may be discharged to the outside through the second ground wire 115b.

구체적으로, 제2기판(102)에서 발생된 정전기는 제2접지배선(116b)을 통해 흐르게 되고, 제2접지배선(115b)에 연결된 제2접지패드(116b)와, 이와 연결된 연성회로기판(120)과 이와 연결된 제1인쇄회로기판(130)을 순차적으로 거쳐 결과적으로 제2인쇄회로기판(140)의 접지단을 통해 방전된다.
Specifically, static electricity generated in the second substrate 102 flows through the second ground wire 116b, and the second ground pad 116b connected to the second ground wire 115b and the flexible circuit board connected thereto ( 120) and the first printed circuit board 130 connected thereto, and consequently discharged through the ground terminal of the second printed circuit board 140.

본 발명은 전술한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
The present invention is not limited to the above-described embodiments, and various changes and modifications are possible without departing from the spirit of the present invention.

101, 102 : 제1 및 제2기판
114 : 투명도전막
120 : 연성회로기판
130, 140 : 제1 및 제2인쇄회로기판
115a, 115b : 제1 및 제2접지배선
116a, 116b : 제1 및 제2접지패드
101, 102: first and second substrates
114: transparent conductive film
120: flexible circuit board
130, 140: first and second printed circuit boards
115a, 115b: first and second ground wires
116a, 116b: first and second ground pads

Claims (10)

표시영역 및 상기 표시영역을 둘러싸는 비표시영역을 포함하는 제1기판;
서로 교차하며 상기 표시영역에 배치되는 게이트배선 및 데이터배선;
상기 게이트배선 및 데이터배선과 연결되는 박막트랜지스터;
상기 비표시영역에 상기 표시영역을 따라 연장 배치되며 그 양 끝단이 상기 비표시영역 일측에 위치하는 제1접지배선;
상기 제1접지배선과 이격하며 상기 제1접지배선을 따라 상기 비표시영역에 배치되는 제2접지배선; 및
상기 제1 및 제2접지배선 양 끝단과 각각 연결되며 상기 비표시영역 일측에 배치되는 제1 및 제2접지패드를 포함하며,
상기 제1 및 제2접지배선은 서로 전기적으로 분리되고 상기 제1 및 제2접지패드는 서로 전기적으로 분리되는 액정표시장치.
a first substrate including a display area and a non-display area surrounding the display area;
gate wires and data wires crossing each other and disposed in the display area;
a thin film transistor connected to the gate line and the data line;
a first ground wire extending along the display area in the non-display area and having both ends located on one side of the non-display area;
a second ground wire spaced apart from the first ground wire and disposed in the non-display area along the first ground wire; and
first and second ground pads connected to both ends of the first and second ground wires and disposed on one side of the non-display area;
The first and second ground wires are electrically isolated from each other, and the first and second ground pads are electrically isolated from each other.
제 1 항에 있어서,
상기 제1 및 제2접지배선의 이격된 영역에 배치되는 보호층을 더 포함하는 액정표시장치.
According to claim 1,
The liquid crystal display device further comprises a protective layer disposed in a region spaced apart from the first and second ground wires.
제 1 항에 있어서,
상기 제1접지배선은 상기 제2접지배선 보다 상기 표시영역에 더 인접한 액정표시장치.
According to claim 1,
The first ground wire is closer to the display area than the second ground wire.
제 1 항에 있어서,
상기 접지패드와 연결되는 연성회로기판;
상기 연성회로기판과 연결되는 제1인쇄회로기판;
연성회로케이블을 통해 상기 제1인쇄회로기판과 연결되는 제2인쇄회로기판을 더 포함하고,
상기 제1접지패드 및 상기 제2접지패드는 각각 상기 제2인쇄회로기판의 접지단과 전기적으로 연결되는 액정표시장치.
According to claim 1,
a flexible circuit board connected to the ground pad;
a first printed circuit board connected to the flexible circuit board;
Further comprising a second printed circuit board connected to the first printed circuit board through a flexible circuit cable,
The first ground pad and the second ground pad are each electrically connected to a ground terminal of the second printed circuit board.
삭제delete 제 1 항에 있어서,
상기 제1 및 제2접지배선은 동일층에 배치되거나 다른층에 배치되는 액정표시장치.
According to claim 1,
The first and second ground wires are arranged on the same layer or on different layers.
제 1 항에 있어서,
상기 제1기판과 대향 합착되는 제2기판;
상기 제2기판 상부에 배치되는 투명도전막; 및
상기 투명도전막과 상기 제2접지배선을 전기적으로 연결하는 도전성부재
를 더 포함하는 액정표시장치.
According to claim 1,
a second substrate facing and bonded to the first substrate;
a transparent conductive film disposed on the second substrate; and
A conductive member electrically connecting the transparent conductive film and the second ground wire
A liquid crystal display device further comprising a.
제 7 항에 있어서,
상기 도전성부재는 은(Ag) 도트인 액정표시장치.
According to claim 7,
Wherein the conductive member is a silver (Ag) dot.
제 7 항에 있어서,
상기 비표시영역은 상기 제1기판이 상기 제2기판의 외측면으로부터 돌출되어 형성되며,
상기 도전성부재는 상기 비표시영역의 상기 제2기판의 외측면과 상기 제1기판의 상면에 형성되는 액정표시장치.
According to claim 7,
The non-display area is formed by protruding from the outer surface of the first substrate and the second substrate;
The conductive member is formed on an outer surface of the second substrate and an upper surface of the first substrate in the non-display area.
삭제delete
KR1020150185080A 2015-12-23 2015-12-23 Liquid crystal display device KR102521759B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150185080A KR102521759B1 (en) 2015-12-23 2015-12-23 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150185080A KR102521759B1 (en) 2015-12-23 2015-12-23 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20170075434A KR20170075434A (en) 2017-07-03
KR102521759B1 true KR102521759B1 (en) 2023-04-13

Family

ID=59357792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150185080A KR102521759B1 (en) 2015-12-23 2015-12-23 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR102521759B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102597232B1 (en) * 2017-12-06 2023-11-01 엘지디스플레이 주식회사 Display Device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008046278A (en) * 2006-08-11 2008-02-28 Epson Imaging Devices Corp Liquid crystal display device
US20080180591A1 (en) * 2007-01-29 2008-07-31 Innolux Display Corp. Liquid crystal display having protection line

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101932105B1 (en) * 2011-11-08 2019-03-20 엘지디스플레이 주식회사 Liquid crystal display panel and liquid crystal display device comprising the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008046278A (en) * 2006-08-11 2008-02-28 Epson Imaging Devices Corp Liquid crystal display device
US20080180591A1 (en) * 2007-01-29 2008-07-31 Innolux Display Corp. Liquid crystal display having protection line

Also Published As

Publication number Publication date
KR20170075434A (en) 2017-07-03

Similar Documents

Publication Publication Date Title
US9905626B2 (en) Array substrate, display panel and display apparatus
KR101736930B1 (en) Flexible organic light emitting display device
JP5976195B2 (en) Display device
TWI388910B (en) Liquid crystal display device
KR101308462B1 (en) Liquid Crystral Display Device
KR20190038711A (en) Display device and method of driving the same
KR102449984B1 (en) Display device with touch sensor and manufacturing method for the same
JP5940163B2 (en) Semiconductor device and display device
KR20130074558A (en) Array substrate for flat display device and flat display device comprising the same
CN108242213B (en) Display device
KR20190068084A (en) Organic light emitting display device
KR102576461B1 (en) Organic light emitting display panel, display device comprising the same and method for manufacturing the display device
KR102521759B1 (en) Liquid crystal display device
KR102127974B1 (en) Display device
KR20200080899A (en) Display device
KR102008324B1 (en) Flexible Display Device
KR102513388B1 (en) Flat Panel Display Having Narrow Bezel
US7847909B2 (en) Liquid crystal display device having particular dummy pattern
KR20130022802A (en) Liquid crystal display device
KR101308463B1 (en) Liquid Crystral Display Device
KR20070000558A (en) Liquid crystal display and method for restraining electrostatic discharge in the liquid crystal display
KR102226240B1 (en) Display device
KR102530493B1 (en) Display device and method of driving the same
US11307697B2 (en) Display device with two display panel
KR102201224B1 (en) display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant