KR102521248B1 - 마이크로전자 조립체의 제조 방법 및 마이크로전자 구조체 - Google Patents

마이크로전자 조립체의 제조 방법 및 마이크로전자 구조체 Download PDF

Info

Publication number
KR102521248B1
KR102521248B1 KR1020197003839A KR20197003839A KR102521248B1 KR 102521248 B1 KR102521248 B1 KR 102521248B1 KR 1020197003839 A KR1020197003839 A KR 1020197003839A KR 20197003839 A KR20197003839 A KR 20197003839A KR 102521248 B1 KR102521248 B1 KR 102521248B1
Authority
KR
South Korea
Prior art keywords
package
carrier
reinforcing layer
solder balls
layer
Prior art date
Application number
KR1020197003839A
Other languages
English (en)
Other versions
KR20190028736A (ko
Inventor
벨가셈 하바
상길 이
크레이그 미첼
가브리엘 지. 구에바라
하비에르 에이. 드라크루즈
Original Assignee
인벤사스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인벤사스 코포레이션 filed Critical 인벤사스 코포레이션
Publication of KR20190028736A publication Critical patent/KR20190028736A/ko
Application granted granted Critical
Publication of KR102521248B1 publication Critical patent/KR102521248B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

디바이스 및 기술의 대표적인 구현예는 캐리어 또는 패키지를 위한 보강을 제공한다. 캐리어의 표면, 흔히 일반적으로 단자 접속부의 배치를 제외하고는 충분히 활용되지 않는 저부 표면에 보강 층이 부가된다. 보강 층은, 그렇지 않을 경우 매우 얇을 수 있는 캐리어 또는 패키지에 구조적 지지를 부가한다. 다양한 실시예에서, 캐리어 또는 패키지에 보강 층을 추가하는 것은 캐리어 또는 패키지의 휨을 감소시킨다.

Description

마이크로전자 조립체의 제조 방법 및 마이크로전자 구조체{A METHOD OF FABRICATING A MICROELECTRONIC ASSEMBLY, AND A MICROELECTRONIC STRUCTURE}
우선권 주장 및 관련 출원에 대한 상호 참조
본 출원은, 전체적으로 본 명세서에 참고로 포함되는, 2016년 8월 8일자로 출원된 미국 가출원 제62/372,147호의 35 U.S.C. §119(e)(1) 하의 이익을 주장한다.
마이크로전자 요소(microelectronic element)는 흔히, 통상적으로 반도체 칩 또는 다이로 불리는, 규소 또는 비화갈륨과 같은 반도체 재료의 얇은 슬래브(slab)를 포함한다. 다이는 통상적으로 개별적인 사전패키징된(prepackaged) 유닛으로서 제공된다. 일부 유닛 설계에서, 다이는 예를 들어 마이크로전자 구조체 또는 패키지를 형성하는 기판(substrate) 또는 칩 캐리어(chip carrier)에 실장되고, 이는 이어서 인쇄 회로 보드(printed circuit board, PCB)와 같은 회로 패널(circuit panel) 상에 실장될 수 있다.
집적 회로(integrated circuit, IC) 칩 기술이 발달함에 따라, 보다 작고 보다 조밀한 IC로 인해 보다 작은 패키지가 가능하다. 많은 패키지가, 전형적으로 직경이 약 0.1 mm 내지 약 0.8 mm(5 내지 30 밀(mil))이고 패키지의 단자에 부착되는 솔더 볼(solder ball) 형태의 땜납 질량체(solder mass)를 포함한다. 솔더 볼의 어레이가 그의 저부 표면(예컨대, 다이의 전방 면 반대편의 표면)으로부터 돌출되는 패키지는 통상적으로 볼 그리드 어레이(ball grid array) 또는 "BGA" 패키지로 지칭된다. 랜드 그리드 어레이(land grid array) 또는 "LGA" 패키지로 지칭되는 다른 패키지는 땜납으로부터 형성된 얇은 층 또는 랜드(land)에 의해 기판에 고정된다. 이러한 타입의 패키지는 상당히 콤팩트(compact)할 수 있다. 통상적으로 "칩 스케일 패키지(chip scale package)"로 지칭되는 소정 패키지는 패키지에 통합된 디바이스의 면적과 동일하거나 그보다 단지 약간 더 큰 회로 보드의 면적을 점유한다. 이러한 스케일은 그것이 조립체의 전체 크기를 감소시키고 기판 상의 다양한 디바이스들 사이의 짧은 상호접속부의 사용을 허용하며, 이는 이어서 디바이스들 사이의 신호 전파 시간을 제한하고 이에 따라 고속으로의 조립체의 동작을 용이하게 한다는 점에서 유리하다.
그러나, 캐리어와 패키지(즉, 팬 아웃 웨이퍼 레벨 패키징(fan out wafer level packaging, FOWLP), 코어리스 패키지(coreless package) 등)가 더 작아짐에 따라, 이들뿐만 아니라 연관된 기판, 보드, 재배선 층(redistribution layer, RDL) 등이 또한 더 얇아지고 있다. 따라서, 기판과 패키지 휨(warpage)이 증가하는 쟁점이며, 이는 패키지 조립, 표면 실장 처리, 및 다른 제조 공정 동안에 문제를 일으킬 수 있다. 예를 들어, 기판 층이 휘어질 때, 표면이 불균일해지고 평탄하지 않게 될 수 있다. 이는 패키지 및 관련 조립체의 신뢰성과 수명에 부정적인 영향을 미칠 수 있다.
상세한 설명은 첨부 도면을 참조하여 기재된다. 도면에서, 도면 부호의 가장 왼쪽의 숫자(들)는 도면 부호가 처음 나타나는 도면을 식별한다. 상이한 도면들에서의 동일한 도면 부호의 사용은 유사한 또는 동일한 아이템을 지시한다.
이러한 논의를 위해, 도면에 예시된 디바이스 및 시스템은 다수의 구성요소를 갖는 것으로 도시된다. 본 명세서에 설명된 바와 같은, 디바이스 및/또는 시스템의 다양한 구현예는 더 적은 구성요소를 포함할 수 있으며 여전히 본 발명의 범주 내에 있다. 대안적으로, 디바이스 및/또는 시스템의 다른 구현예는 추가 구성요소, 또는 설명된 구성요소들의 다양한 조합을 포함할 수 있으며, 여전히 본 발명의 범주 내에 있다. 도면의 예시에 도시된 형상 및/또는 치수는 예를 위한 것이며, 다른 형상 및/또는 치수가 사용될 수 있고, 달리 명시되지 않는 한, 여전히 본 발명의 범주 내에 있다.
도 1a 내지 도 1c는 일 실시예에 따른, 캐리어 또는 패키지를 보강하는 예시적인 기술을 도시한 도면.
도 2a 내지 도 2d는 다른 실시예에 따른, 캐리어 또는 패키지를 보강하는 예시적인 기술을 도시한 도면.
도 3a 내지 도 3c는 추가의 실시예에 따른, 캐리어 또는 패키지를 보강하는 예시적인 기술을 도시한 도면.
도 4a 내지 도 4c는 다양한 실시예에 따른, 예시적인 캐리어 또는 패키지 보강 기술의 이미지를 도시한 도면.
도 5a 및 도 5b는 다양한 실시예에 따른, 보강된 캐리어 또는 패키지의 2가지 예를 도시한 도면.
도 6a 및 도 6b는 일 실시예에 따른, 보강된 캐리어 또는 패키지 조립체의 각각 측면도 및 저면도.
도 7a 내지 도 7c는 다양한 실시예에 따른, 보강된 캐리어 또는 패키지의 3가지 예를 도시한 도면.
도 8a 내지 도 9b는 다양한 실시예에 따른, 캐리어 보강 기술의 예시적인 결과를 갖는 이미지 및 다이어그램을 도시한 도면.
도 10 및 도 11은 다양한 구현예에 따른, 캐리어 또는 패키지를 보강하는 예시적인 공정을 예시한 흐름도.
개요
디바이스 및 기술의 대표적인 구현예는 캐리어 또는 패키지를 위한 보강을 제공한다. 캐리어의 표면, 흔히 일반적으로 단자 접속부(terminal connection)의 배치를 제외하고는 충분히 활용되지 않는 저부 표면에 보강 층이 부가된다. 보강 층은, 그렇지 않을 경우 매우 얇을 수 있는 캐리어 또는 패키지에 구조적 지지를 부가한다.
다양한 구현예는 캐리어 또는 패키지의 저부 표면 상의 솔더 볼(또는 다른 단자 접속부)을 둘러싸는 보강 층을 제공한다. 일 구현예에서, 보강 층은 솔더 볼을 완전히 둘러싸는 것이 아니라, 가열된 리플로우(heated reflow)와 같은 추가 처리 동안에 솔더 볼의 형상의 변화 또는 움직임을 허용하기 위해 각각의 솔더 볼의 적어도 일부분 주위에 공간을 형성하도록 배열된다.
다양한 구현예에서, 솔더 볼 주위의 공간은, 보강 층을 형성하기 전에 솔더 볼을 변형시키는 것을 포함한 다양한 기술을 사용하여 형성된다. 다른 구현예에서, 보강 층이 먼저 형성되고, 솔더 볼이 보강 층 내의 사전-형성된 공간 내에 형성된다.
일 실시예에서, 보강 층은, 캐리어 또는 패키지의 휨을 방지하거나 감소시키는 데 도움을 주기 위해, 캐리어 또는 패키지의 열팽창 계수(coefficient of thermal expansion, CTE)에 대항하거나 이를 상쇄시키는 CTE를 갖는다. 일례에서, 보강 층(캐리어 또는 패키지의 저부 표면 상에 형성됨)의 CTE는 캐리어 또는 패키지의 상부 표면에 결합된 구성요소들 중 많은 것 또는 모두와 캐리어 또는 패키지의 조합된 CTE에 대항하거나 이를 상쇄시킨다.
다양한 캐리어, 기판, 패키지 등을 갖는 마이크로전자 조립체의 다양한 기술과 구현예가 본 개시 내용에서 논의된다. 기술 및 디바이스가 도면에 예시된 예시적인 IC 칩과 시스템을 참조하여 논의된다. 그러나, 논의되는 기술 및 디바이스는 다양한 마이크로전자 설계, 회로, 패키지, 및 디바이스 중 임의의 것에 적용될 수 있고, 여전히 본 발명의 범주 내에 있다.
개시된 기술 및 디바이스의 이점은 다양하고, 하기를 포함한다: 1) 캐리어와 패키지의 휨의 감소; 2) 표면 실장 기술과 같은 공정에서의 더 높은 정확성; 3) 보다 낮은 공정 실패 가능성; 및 4) 최종 제품 조립체 및 구성요소의 더 높은 신뢰성. 다른 이점들이 존재할 수 있으며, 이들 중 일부가 당업자에 의해 인식된다.
구현예가 복수의 예들을 사용하여 아래에서 더욱 상세히 설명된다. 다양한 구현예 및 예가 여기서 그리고 아래에서 논의되지만, 개개의 구현예들 및 예들의 특징들 및 요소들을 조합함으로써 추가의 구현예 및 예가 가능할 수 있다.
예시적인 마이크로전자 구조체
다양한 구현예에서, 도 1a 내지 도 7c에 도시된 바와 같이, 마이크로전자 구조체(100)는 보강 층(104)을 캐리어 또는 패키지에, 또는 캐리어 또는 패키지의 층(이하에서 "기판(102)"으로 지칭되고, 캐리어, 패키지, 기판, 웨이퍼, 보드, 재배선 층, 인터포저(interposer) 등을 포함함)에 부가하여 기판(102)에 구조적 지지를 부가함으로써 형성된다. 보강 층(104)의 부가에 의해, 기판(102)은 더 두꺼운 기판(102)처럼 거동하고, 기판(102)의 휨이 감소 또는 제거된다.
도 1a 내지 도 7c의 예시는 제한적인 것으로 의도되지 않는다. 다양한 구현예에서, 마이크로전자 구조체(100)는 대안적인 또는 추가의 구성요소를 갖는 상이한 설비를 포함할 수 있으며, 여전히 본 발명의 범주 내에 있다. 마이크로전자 구조체(100)(유사한 설비를 포함함)가 독립형(stand-alone) 회로, 장치(apparatus), 또는 디바이스로서, 또는 다른 시스템의 일부로서(예컨대, 다른 구성요소, 패키지 등과 통합됨) 구현될 수 있음이 이해될 것이다.
다양한 실시예에서, 예를 들어 도 1a 내지 도 7c에 예시된 바와 같이, 보강 층(104)은 기판(102)의 표면 상에 형성되거나 기판(102)에 접합되는 부가된 재료 층이다. 도 1a는 보강 층(104)을 부가하기 전의 조립체를 도시하고, 도 1b와 도 1c는 보강 층(104)이 추가된 조립체의 2가지 예를 도시한다. 일 실시예에서, 보강 층(104)은, 다른 상황에서는 기판(102)의 미사용 부분일 수 있는, (예를 들어 볼 그리드 어레이(ball grid array, BGA)와 같은) 솔더 볼(108) 또는 다른 단자 접속부가 전형적으로 위치되는, 기판(102)의 제2 표면(106)(즉, "밑면(underside)")에 부가된다. 이러한 실시예에서, 보강 층(104)은, 그렇지 않을 경우 매우 얇을 수 있는 기판(102)에 구조적 지지를 부가한다.
일부 실시예에서, 보강 층(104)은 솔더 볼(108)에 바로 인접한 공간(124)을 남기면서 솔더 볼(108)(즉, 단자 접속부)을 실질적으로 둘러싸도록 배열되어, 보강 층(104)이 솔더 볼(108)의 전체 주연부와 접촉하지 않을 수 있도록 할 수 있다. 일례에서, 보강 층(104)은 솔더 볼(108)들 중 하나 이상의 솔더 볼들의 작은 부분(예컨대, 주연부 표면의 약 20% 이하)하고만 접촉하거나 전혀 접촉하지 않는다. 솔더 볼(108) 옆의 공간(124)은, 예를 들어 가열된 리플로우와 같은 후속 공정 단계 동안에 솔더 볼(108)이 형상을 변화시키거나 위치를 이동시킬 여유를 제공하며, 이는 신뢰성을 개선한다. 다양한 실시예에서, 보강 층(104)은 공간(124)을 사전-계획된 형상, 구성, 및/또는 크기로 생성하는 방식으로 계획적으로 형성된다.
일 구현예에서, 보강 층(104)은 솔더 레지스트 마스크(solder resist mask) 또는 접착제 층의 사용 없이 기판(102)의 제2 표면(106) 상에 형성된다. 예를 들어, 보강 층(104)은 기판(102)의 제2 표면(106)에 직접 부착되고, 보강 층(104)을 적용한 후에 땜납이 기판(102)의 제2 표면(106)에 부가될 때, 처리 동안에 솔더 레지스트 마스크로서 작용할 수 있다. 선택적으로, 언더필 재료(underfill material)(110)가 보강 층(104)과 솔더 볼(108) 주위에 부가되어, 조립체(100)가 제2 캐리어 또는 제2 패키지(112)에 실장될 때 조립체(100)의 밑면을 둘러쌀 수 있다.
다양한 실시예에서, 보강 층(104)은 성형(molding) 화합물, 봉지재(encapsulant), 충전물(fill) 등과 같은 유전체 재료로 구성된다. 예를 들어, 보강 층(104)은 기판(102)의 제2 표면(106) 상에서 경화되는 b-상태(b-stage) 유전체를 포함할 수 있다. 다른 실시예에서, 보강 층(104)은 기판(102)의 구조적 보강에 요구되는 바와 같은 다른 재료로 구성된다. 또한, 보강 층(104)은 원하는 대로 다수의 층으로 구성될 수 있다.
일 구현예에서, 보강 층(104) 재료는 가열될 때 휘어지는 기판(102)의 경향을 상쇄시키는 열팽창 계수(coefficient of thermal expansion, CTE)를 갖도록 선택된다. 예를 들어, 보강 층(104)의 CTE는, 기판(102)의 제1 표면(114)("상측 표면")에 실장되는 다양한 구성요소와 함께 기판(102)의 더 높은 CTE를 상쇄하기 위해 낮게(예컨대, 기판(102)의 재료의 CTE보다 작게) 선택될 수 있다. 일례에서, 보강 층(104)의 열팽창 계수(CTE)는 칩 다이(116), 복수의 상호접속부(interconnect)(118)들, 언더필 재료(120), 및 패키지 봉지재(122)를 포함한, 기판(102)의 제1 표면(114)에 부착되는 구성요소들의 유효 CTE의 20% 내에 있다. 일 실시예에서, 보강 층(104)의 열팽창 계수(CTE)는 12 미만이다. 대안적인 실시예에서, CTE는 12보다 크거나 작다.
도 1a 내지 도 3c에 도시된 바와 같이, 보강 층(104)을 갖는 마이크로전자 조립체(100)는 다양한 기술을 사용하여 형성될 수 있다. 다양한 실시예에서, 보강 층(104)은 상이한 제조 단계들 동안에 부가될 수 있다. 예를 들어, 일 실시예에서, 보강 층(104)은 다이(116) 또는 패키지가 기판(102)의 제1 표면(114)에 결합되기 전에 기판(102)의 제2 표면(106) 상에 형성된다. 다른 실시예에서, 도 1a 내지 도 1c에 도시된 바와 같이, 조립 공정의 종료시 등과 같은, 다이(116) 또는 패키지가 기판(102)의 제1 표면(114)에 결합된 후에 보강 층(104)이 기판(102)의 제2 표면(106) 상에 형성된다. 선택적으로, 도 1c에 도시된 바와 같이, 봉지재 또는 언더필 재료(110)가 보강 층(104)과 솔더 볼(108) 주위에 부가되어 조립체(100)의 밑면을 둘러쌀 수 있다.
일 구현예에서, 도 2a 내지 도 2d에 도시된 바와 같이, 기판(102)은 마이크로전자 구성요소(116)를 수용하도록 배열되는 제1 표면(114) 및 제1 표면(114)의 반대편의 제2 표면(106)을 구비한다. 마이크로전자 조립체(100)를 형성하기 위한 공정(200)은 복수의 전기 접점(202)들을 기판(102)의 제2 표면(106) 상에 형성하는 단계를 포함한다. 도 2a에 도시된 바와 같이, 공정(200)은 복수의 솔더 볼(108)들을 복수의 전기 접점(202)들 상에 형성하는 단계를 포함한다.
도 2b에 도시된 바와 같이, 공정은 복수의 솔더 볼(108)들의 각각의 솔더 볼(108)을 변형시키는 단계를 포함한다. 다양한 구현예에서, 솔더 볼(108)은 상이한 기술들을 사용하여 변형될 수 있다. 일례에서, 공구(204)가 솔더 볼(108)을 눌러 솔더 볼(108)의 형상을 예를 들어 난형(ovoid) 형상으로 변화시킨다. 다른 예에서, 각각의 솔더 볼(108)의 일부분이 예를 들어 연삭 또는 셰이빙(shaving)에 의해 제거되어, 솔더 볼(108)의 형상을 변화시킨다(원하는 대로, 보다 짧은 장란형(oblong) 형상을 생성함).
도 2c에 도시된 바와 같이, 공정(200)은 보강 층(104)을 기판(102)의 제2 표면(106) 상에 형성하여 기판(102)에 구조적 지지를 부가하는 단계를 포함한다. 일례에서, 보강 층(104)은 각각의 변형된 솔더 볼(108)을 둘러싸서, 각각의 솔더 볼(108)의 표면과 실질적으로 접촉한다. 보강 층(104)은 솔더 마스크, 접착제, 또는 임의의 다른 개재 층 없이, 기판(102)의 제2 표면(106) 상에 직접 형성된다. 그러나, 보강 층(104)은 공구(204)가 여전히 제 위치에 있는 상태에서 형성될 수 있다.
도 2d에 도시된 바와 같이, 공정(200)은 복수의 솔더 볼(108)들을 리플로잉(reflowing)하여 각각의 솔더 볼(108)을 보강 층(104)으로부터 부분적으로 또는 완전히 분리시키는 단계를 포함한다. 솔더 볼(108)의 리플로잉은, 솔더 볼(108)이 리플로우 전에 난형 형상을 가졌을 때, 대체로 절두(truncated) 난형 형상을 갖는 각각의 솔더 볼(108) 주위에 개방부 또는 공간(124)을 생성한다. 그러나, 솔더 볼(108)은 (땜납의 표면 장력으로 인해) 리플로우 후에 더욱 구형이다.
따라서, 공정(200)은 솔더 볼(108)을 보강 층(104)으로부터 적어도 부분적으로 분리시킴으로써 솔더 볼(108)과 보강 층(104) 사이의 기계적 응력을 감소시키는(그리고 신뢰성을 향상시키는) 단계를 포함한다. 이러한 구현예에서, 분리는 조립체(100)를 제2 캐리어 또는 제2 패키지(112)에 결합시키기 위한 가열 리플로우와 같은 추후 처리 동안에 솔더 볼(108)이 확장되게 하거나 위치를 변화시키게 한다.
다른 실시예에서, 도 3a 내지 도 3c에 도시된 바와 같이, 마이크로전자 조립체(100)를 형성하기 위한 공정(300)은 복수의 전기 접점(202)들을 기판(102)의 제2 표면(106) 상에 형성하는 단계를 포함하며, 여기서 기판(102)은 마이크로전자 구성요소(116)를 수용하도록 배열되는 제1 표면(114) 및 제1 표면(114)의 반대편의 제2 표면(106)을 구비한다. 공정(300)은 솔더 볼(108)을 형성하기 전에, 도 3a에 도시된 바와 같이, 보강 층(104)을 기판(102)의 제2 표면(106) 상에 형성하여 기판(102)에 구조적 지지를 부가하는 단계를 포함한다.
일 실시예에서, 보강 층(104)은 전기 접점(202)들을 노출시키기 위한 하나 이상의 개방부(302)들을 포함한다. 예를 들어, 보강 층(104)은 내부에 접촉 단자(예컨대, 솔더 볼(108))들을 형성하기 위한 수 개의 개방부(302)를 포함하도록 계획적으로 형성될 수 있다. 일례(도시되지 않음)에서, 보강 층(104) 내의 하나 이상의 개방부(302)들은 보강 층(104)을 기판(102)의 제2 표면(106)에 부착하기 전에 형성된다. 다른 예에서, 하나 이상의 개방부(302)들은 보강 층(104)을 기판(102)의 제2 표면(106)에 부착(또는 형성)하는 동안에 또는 그 후에 보강 층(104) 내에 형성된다.
공정(300)은 복수의 솔더 볼(108)들을 복수의 전기 접점(202)들 상에 그리고 하나 이상의 개방부(302)들 내에 형성하는 단계를 포함한다. 솔더 볼(108)은, 기판(102)을 제2 캐리어(112) 또는 제2 패키지에 전기적으로 결합시키는 데 사용될 때 위치를 변화시키고 형상을 변화시키기 위해 보강 층(104)과 부분적으로 접촉하거나 전혀 접촉하지 않고 보강 층(104)에 대해 공간(124)을 구비한다.
일 실시예에서, 도 3b에 도시된 바와 같이, 공정(300)은 하나 이상의 개방부(302)들을 땜납(또는 이와 유사한 것)으로 충전하고 리플로잉하여 복수의 솔더 볼(108)들을 형성하고 (도 3c에 도시된 바와 같이) 솔더 볼(108)을 보강 층(104)으로부터 부분적으로 또는 완전히 분리시키는 단계를 포함한다. 다른 실시예에서, 솔더 볼(108)은 도 3c에 도시된 바와 같이, 개방부(302) 내에 솔더 볼(108)로서 침착되고 전기 접점(202)에 결합된다. 이러한 실시예에서, 솔더 볼(108)은 솔더 볼(108)과 보강 층(104) 사이에 공간(124)을 만들도록 침착된다.
다양한 구현예에서, 공정(200 또는 300)은 땜납을 복수의 전기 접점(202)들 상에 인쇄하고 인쇄된 땜납을 리플로잉하여 복수의 솔더 볼(108)들을 형성하는 단계를 포함한다. 다른 구현예에서, 솔더 볼(108)은 상이한 기술들을 사용하여 형성된다. 마이크로전자 조립체(100)는 공정(200 또는 300), 또는 원하는 구조체(100)를 달성하는 데 요구되는 바와 같은 다른 공정을 사용하여 형성될 수 있다.
도 4a 내지 도 4c는 조립체(100)의 솔더 볼(108)과 보강 층(104)의 이미지를 도시한다. 도 4a의 이미지는 솔더 볼(108)의 리플로우 전의, 변형된 솔더 볼(108) 주위에 형성된 보강 층(104)의 측면도를 도시한다. 공구(204)는 여전히 솔더 볼(108) 상의 제 위치에 있다. 도 4b의 이미지는 솔더 볼(108)이 보강 층(104)으로부터 부분적으로 또는 완전히 분리된, 리플로우 후의 저면도를 도시한다. 공간(124)(또는 개방부(302))은 추후 공정 동안에 솔더 볼(108)이 형상을 변화시키거나 이동할 여유를 제공한다. 도 4c의 이미지는 예시적인 조립체(100)의 일부의 측면도를 도시하며, 여기서 솔더 볼(108)은 리플로우 후에 재형성된다. 도 4c에 도시된 바와 같이, 솔더 볼(108)은 보강 층(104)에 의해 형성된 인접 공간(124)에 의해 (또는 형성된 개방부(302) 내에서) 경계지어진다. 일 실시예에서, 도시된 바와 같이, 공간(124)은 전술된 형성 기술에 기초하여 절두 난형 형상을 형성할 수 있다.
도 5a와 도 5b는 다양한 실시예에 따른, 보강된 기판(102)의 2가지 예를 도시한다. 예시적인 조립체(100)의 2개의 측면도는 리플로우 후의 그리고 보강 층(104)에 의해 형성된 절두 난형 형상 공간(124) 내에 있는 솔더 볼(108)을 도시한다. 단일 솔더 볼(108)이 하나 이상의 공간(124)들 각각 내에 있고, 하나 이상의 공간(124)들의 내측 표면이 절두 난형 형상을 포함한다. 솔더 볼(108)은 보강 층(104) 내의 공간(124)(또는 개방부(302))의 형상에 기초하여, 보강 층(104)으로부터 부분적으로 또는 완전히 분리된다.
일 구현예에서, 도 4c, 도 5a 및 도 5b에 도시된 바와 같이, 보강 층(104)은 솔더 볼(108)의 높이의 50% 이상인 두께를 갖는다. 다른 구현예에서, 보강 층(104)은 예를 들어 기판(102)의 두께에 기초한 두께를 갖는다.
일 실시예에서, 도 6a와 도 6b에 도시된 바와 같이, 다수의 솔더 볼(108)이 보강 층(104) 내의 개방부(302) 내에 배열될 수 있다. 예를 들어, 도 6a와 도 6b에 도시된 마이크로전자 조립체(100)는 하나 이상의 개방부(302)들 각각 내에 솔더 볼(108)들의 하나 이상의 그룹들을 포함한다. 다양한 구현예에서, 개방부(302)는 보강 층(104)을 기판(102)의 제2 표면(106)에 부착하기 전에 형성되거나, 보강 층(104)을 기판(102)의 제2 표면(106)에 부착하는 동안에 또는 그 후에 형성된다. 일부 다른 실시예와 마찬가지로, 도 6a와 도 6b에 도시된 복수의 솔더 볼(108)들은 기판(102)의 제2 표면(106)에서 볼 그리드 어레이(BGA)를 포함한다.
추가의 구현예
도 7a 내지 도 7c는 다양한 실시예에 따른, 보강된 기판(102)이 보강 층(104)을 갖는 마이크로전자 조립체(100)의 3가지 예를 도시한다. 도 7a에 도시된 바와 같이, 조립체(100)는 메모리 디바이스, 인터포저, 캐리어 등을 포함할 수 있는 상부 기판(702)을 포함할 수 있다. 또한, 조립체(100)는 다이(116)(성형되거나 매입될(encased) 수 있음)를 부분적으로 또는 완전히 봉지하는 완전 또는 부분 모세관 언더필(capillary underfill, CUF)(704)을 포함할 수 있다. 이는 솔더 볼, 전도성 필러(conductive pillar), 또는 하나 이상의 솔더 볼들과 하나 이상의 전도성 필러들의 조합(또는 스택)을 포함할 수 있는, 기판(102)의 상부 표면(114)에 실장되는 다양한 상호접속 구성요소(118)들 중 하나 이상에 부가되는 것일 수 있다.
도 7b에 도시된 바와 같이, 조립체(100)는 또한 다이 매입이 없을 수 있고 단자 접속부(708)(솔더 볼, 와이어 본드(wire bond) 등)로 기판(102)에 결합될 수 있는 다이(116)를 봉지하는 성형 언더필(molded underfill, MUF)(706)을 포함할 수 있다. 또한, 도 7c에 도시된 바와 같이, 조립체(100)는 상부 기판(702)을 포함하지 않을 수 있지만, 기판(102)의 상부 표면(114)에 실장된 하나 이상의 상호접속 구성요소(118)들을 덮을 수 있는 부분 또는 완전 봉지재(710)를 다이(116) 위에 여전히 포함할 수 있다.
도 7a 내지 도 7c에 예시된 다양한 실시예(및 다른 유사한 실시예)에서, 보강 층(104)은 휨을 방지하기 위해 "상측" 구성요소(다이(116), 상호접속 구성요소(118, 708), CUF(704), MUF(706), 봉지재(710), 상부 기판(702) 등), 또는 "상측" 구성요소의 서브세트(subset)에 대항하거나 이를 상쇄시키는 CTE를 갖도록 배치될 수 있다. 다시 말하면, 보강 층(104)은 휨을 방지하기 위해 기판(102)에 구조적 지지를 제공하고, 또한 기판(102) 및/또는 조립체(100)의 휨을 추가로 방지하기 위해, 기판(102)의 CTE와 기판(102)의 상부 표면(114)에 실장된 하나 이상의 구성요소들의 CTE에 기초하여 상쇄 CTE를 제공할 수 있다.
도 8a 내지 도 9b는 조립체(100) 내의 보강 층(104)의 다양한 CTE의 결과를 도시한다. 도 8a는 보강 층(104)이 없는 조립체(100)를 도시한다. 도 8b는 기판(102)보다 더 낮은 CTE를 갖는 보강 층(104)을 사용한 예를 예시한다. 도 8a와 도 8b를 비교할 때 보여지는 결과는 보강 층(104)을 갖는 조립체(100) 상에서의 기판(102)의 휨의 감소를 나타낸다. 도 9a는 보강 층(104)이 없는 조립체(100)를 도시한다. 도 9b는 기판(102)보다 더 높은 CTE를 갖는 언더필을 사용한 예를 예시한다. 도 9a와 도 9b를 비교할 때 보여지는 결과는 더 높은 CTE의 언더필을 갖는 기판(102)의 휨의 증가를 나타낸다. 일반적으로, 솔더 레지스트 마스크 또는 접착제 층이 또한 기판(102)보다 더 높은 CTE를 가지며, 따라서 기판(102)에 사용될 때, 솔더 레지스트 마스크 또는 접착제 층은 기판(102)의 휨을 감소시키기보다는 증가시킬 수 있다.
보강된 캐리어 및 패키지를 위한 디바이스 및 기술의 다양한 구현예가 본 개시 내용에서 논의된다. 이러한 디바이스 및 기술은 도면에 예시된 예시적인 구현예를 참조하여 논의된다. 본 명세서에서 논의되는 디바이스 및 기술은 논의의 용이함과 설명의 편의를 위해 패키징된 집적 회로(IC) 칩의 맥락에서 언급된다. 이러한 디바이스 및/또는 기술은 또한, 더 얇은 캐리어 및 패키지의 개선된 신뢰성을 제공하기 위해, 다른 환경에서 다른 구현예와 함께 사용될 수 있고 다른 구성요소, 시스템, 공정 등과 연관될 수 있다.
구현예가 복수의 예들을 사용하여 상세히 설명된다. 다양한 구현예 및 예가 본 명세서에서 논의되지만, 개개의 구현예들 및 예들의 특징들 및 요소들을 조합함으로써 추가의 구현예 및 예가 가능할 수 있다. (공정(200, 300)과 같은) 개시된 공정은 신규한 구조체 및 조립체, 예를 들어 마이크로전자 조립체(100)를 생성한다.
대표적인 공정
도 10과 도 11은 다양한 구현예에 따른, 기판의 휨을 감소시키기 위해, (예를 들어 보강 층(104)과 같은) 보강 층을 (예를 들어 기판(102)과 같은) 기판에 제공하기 위한 대표적인 공정(1000, 1100)을 각각 예시한다. 이러한 예시적인 공정(1000, 1100)은 도 1a 내지 도 9b를 참조하여 기술된다. 예시적인 공정(1000)은 공정(200) 및 유사한 공정에 대응할 수 있고, 예시적인 공정(1100)은 공정(300) 및 유사한 공정에 대응할 수 있다.
공정이 설명되는 순서는 제한으로 해석되도록 의도되지 않으며, 공정 또는 대안적인 공정을 구현하기 위해 임의의 개수의 설명된 공정 블록들이 임의의 순서로 조합될 수 있다. 게다가, 본 명세서에서 설명된 주제의 사상 및 범주로부터 벗어남이 없이 개개의 블록들이 프로세스들로부터 제거될 수 있다. 또한, 공정은 본 명세서에서 기술된 주제의 범주로부터 벗어남이 없이 임의의 적합한 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 조합으로 구현될 수 있다.
도 10을 참조하면, 블록(1002)에서, 공정(1000)은 (예를 들어 전기 접점(202)과 같은) 복수의 전기 접점들을 (예를 들어 기판(102)과 같은) 캐리어 또는 패키지의 제2 표면 상에 형성하는 단계를 포함하며, 캐리어 또는 패키지는 (예를 들어 다이(116)와 같은) 마이크로전자 구성요소를 수용하도록 배열되는 (예를 들어 제1 표면(114)과 같은) 제1 표면, 및 제1 표면의 반대편의 (예를 들어 제2 표면(106)과 같은) 제2 표면을 구비한다.
블록(1004)에서, 공정(1000)은 (예를 들어 솔더 볼(108)과 같은) 복수의 솔더 볼들을 복수의 전기 접점들 상에 형성하는 단계를 포함한다. 대안적인 실시예에서, 다른 단자 접속 구성요소(전도성 필러, 상호접속 구조체 등)가 솔더 볼 대신에 사용될 수 있다. 일 구현예에서, 공정(1000)은 땜납을 복수의 전기 접점들 상에 인쇄하고 인쇄된 땜납을 리플로잉하여 복수의 솔더 볼들을 형성하는 단계를 포함한다.
블록(1006)에서, 공정(1000)은 복수의 솔더 볼들의 각각의 솔더 볼을 변형시키는 단계를 포함한다. 예를 들어, 솔더 볼은 솔더 볼을 (예를 들어 공구(204)와 같은) 공구로 눌러 솔더 볼을 변형시킴으로써(솔더 볼의 형상을 변화시킴으로써) 변형될 수 있고, 솔더 볼은 솔더 볼의 연삭, 셰이빙, (또는 이와 유사한 것)에 의해 각각의 솔더 볼의 일부분을 제거함으로써 형상화될 수 있거나, 솔더 볼을 변형시키기 위해 다른 기술이 사용될 수 있다.
블록(1008)에서, 공정(1000)은 (예를 들어 보강 층(104)과 같은) 보강 층을 캐리어 또는 패키지의 제2 표면 상에 형성하여 캐리어 또는 패키지에 구조적 지지를 부가하는 단계를 포함한다. 일 실시예에서, 보강 층은 각각의 솔더 볼을 실질적으로 둘러싼다.
일 구현예에서, 공정(1000)은 보강 층을 솔더 레지스트 마스크 또는 접착제 층의 사용 없이 캐리어 또는 패키지의 제2 표면 상에 형성하는 단계를 포함한다. 다른 구현예에서, 공정(1000)은 캐리어 또는 패키지의 휨 경향을 상쇄시키는 열팽창 계수(CTE)를 갖는 보강 층 재료를 선택하는 단계를 포함한다. 예를 들어, 공정은 캐리어 또는 패키지의 CTE를 상쇄시키고 캐리어 또는 패키지에 실장된 구성요소들의 조합된 CTE를 포함할 수 있는 CTE를 갖는 보강 층 재료를 선택하는 단계를 포함할 수 있다. 일례에서, 보강 층 재료의 CTE는 캐리어 또는 패키지의 재료의 CTE보다 작다.
블록(1010)에서, 공정(1000)은 복수의 솔더 볼들을 리플로잉하여 각각의 솔더 볼을 보강 층으로부터 부분적으로 또는 완전히 분리시키는 단계를 포함한다. 일 구현예에서, 공정(1000)은 보강 층 내에서 각각의 솔더 볼 주위에 개방부 또는 공간을 형성하는 단계를 포함하며, 개방부는 절두 난형 형상을 갖는다. 일 실시예에서, 솔더 볼을 보강 층으로부터 분리시키는 단계는 (예를 들어 공간(214) 또는 개방부(302)와 같은) 하나 이상의 공간들을 형성한다.
일 구현예에서, 공정(1000)은 솔더 볼을 보강 층으로부터 적어도 부분적으로 분리시킴으로써 솔더 볼과 보강 층 사이의 기계적 응력을 감소시키는 단계를 포함하며, 이러한 분리는 추후 처리 동안에 솔더 볼이 확장되게 하거나 위치를 변화시키게 한다.
도 11을 참조하면, 블록(1102)에서, 공정(1100)은 (예를 들어 전기 접점(202)과 같은) 복수의 전기 접점들을 (예를 들어 기판(102)과 같은) 캐리어 또는 패키지의 제2 표면 상에 형성하는 단계를 포함하며, 캐리어 또는 패키지는 마이크로전자 구성요소를 수용하도록 배열되는 (예를 들어 제1 표면(114)과 같은) 제1 표면 및 제1 표면의 반대편의 (예를 들어 제2 표면(106)과 같은) 제2 표면을 구비한다.
블록(1104)에서, 공정(1100)은 (예를 들어 보강 층(104)과 같은) 보강 층을 캐리어 또는 패키지의 제2 표면 상에 형성하여 캐리어 또는 패키지에 구조적 지지를 부가하는 단계를 포함하며, 보강 층은 전기 접점들을 노출시키기 위한 (예를 들어 개방부(302)와 같은) 하나 이상의 개방부들을 포함한다.
일 구현예에서, 공정(1100)은 보강 층을 솔더 레지스트 마스크 또는 접착제 층의 사용 없이 캐리어 또는 패키지의 제2 표면 상에 형성하는 단계를 포함한다. 다른 구현예에서, 공정(1100)은 보강 층을 캐리어 또는 패키지의 제2 표면에 부착하기 전에 보강 층 내에 하나 이상의 개방부들을 형성하는 단계를 포함한다. 예를 들어, 공정(1100)은 보강 층을 캐리어 또는 패키지의 제2 표면에 부착한 후에 보강 층 내에 하나 이상의 개방부들을 형성하는 단계를 포함할 수 있다.
일 구현예에서, 공정(1100)은 다이 또는 패키지가 캐리어 또는 패키지의 제1 표면에 결합되기 전에 보강 층을 캐리어 또는 패키지의 제2 표면 상에 형성하는 단계를 포함한다. 다른 구현예에서, 공정(1100)은 다이 또는 패키지가 캐리어 또는 패키지의 제1 표면에 결합된 후에 보강 층을 캐리어 또는 패키지의 제2 표면 상에 형성하는 단계를 포함한다.
블록(1106)에서, 공정(1100)은 (예를 들어 솔더 볼(108)과 같은) 복수의 솔더 볼들을 복수의 전기 접점들 상에 그리고 하나 이상의 개방부들 내에 형성하는 단계를 포함하며, 솔더 볼은 캐리어 또는 패키지를 제2 캐리어 또는 제2 패키지에 전기적으로 결합시키는 데 사용될 때 위치를 변화시키고 형상을 변화시키기 위해 보강 층과 부분적으로 접촉하거나 전혀 접촉하지 않고 보강 층에 대해 (예를 들어 공간(124)과 같은) 공간을 구비한다.
일 구현예에서, 공정(1100)은 하나 이상의 개방부들을 땜납으로 충전하고 리플로잉하여 복수의 솔더 볼들을 형성하고 솔더 볼을 보강 층으로부터 부분적으로 또는 완전히 분리시키는 단계를 포함한다.
일 구현예에서, 공정(1100)은 12 미만의 열팽창 계수(CTE)를 갖는 재료를 사용하여 보강 층을 형성하는 단계를 포함한다.
대안적 구현예에서, 다른 기술들이 다양한 조합으로 공정(1000 및/또는 1100)에 포함될 수 있으며, 여전히 본 발명의 범주 내에 있다.
결론
본 발명의 구현예들이 구조적 특징들 및/또는 방법론적 동작들에 특정한 언어로 설명되었지만, 구현예들은 반드시 설명된 특정 특징들 또는 동작들로 제한되지는 않는다는 것이 이해되어야 한다. 오히려, 특정 특징들 및 동작들은 예시적인 디바이스들 및 기술들을 구현하는 대표적인 형태들로서 개시된다.

Claims (33)

  1. 마이크로전자 조립체(microelectronic assembly)의 제조 방법으로서,
    캐리어 또는 패키지의 제2 표면 상에 복수의 전기 접점들을 형성하는 단계로서, 상기 캐리어 또는 패키지는 마이크로전자 구성요소를 수용하도록 배열되는 제1 표면을 포함하고, 상기 제1 표면은 상기 제2 표면의 반대편인, 상기 복수의 전기 접점들을 형성하는 단계;
    상기 복수의 전기 접점들 상에 복수의 솔더 볼(solder ball)들을 형성하는 단계;
    상기 복수의 솔더 볼들의 각각의 솔더 볼을 변형시키는 단계;
    각각의 솔더 볼을 둘러싸는 보강 층을 상기 캐리어 또는 상기 패키지의 상기 제2 표면 상에 형성하여 상기 캐리어 또는 상기 패키지에 구조적 지지를 부가하는 단계; 및
    상기 복수의 솔더 볼들을 리플로잉(reflowing)하여 각각의 솔더 볼을 상기 보강 층으로부터 부분적으로 또는 완전히 분리시키는 단계
    를 포함하는, 마이크로전자 조립체의 제조 방법.
  2. 제1항에 있어서, 상기 복수의 전기 접점들 상에 땜납을 인쇄하는 단계 및 상기 인쇄된 땜납을 리플로잉하여 상기 복수의 솔더 볼들을 형성하는 단계를 추가로 포함하는, 마이크로전자 조립체의 제조 방법.
  3. 제1항에 있어서, 상기 보강 층을 형성하기 전에 상기 솔더 볼들을 공구로 눌러 상기 솔더 볼들의 형상을 변화시키는 단계를 추가로 포함하는, 마이크로전자 조립체의 제조 방법.
  4. 제1항에 있어서, 각각의 솔더 볼의 일부분을 연삭 또는 셰이빙(shaving)에 의해 제거하여 상기 솔더 볼들을 변형시키는 단계를 추가로 포함하는, 마이크로전자 조립체의 제조 방법.
  5. 제1항에 있어서, 상기 보강 층 내에서 각각의 솔더 볼 주위에 개방부를 형성하는 단계를 추가로 포함하고, 상기 개방부는 절두 난형(truncated ovoid) 형상을 갖는, 마이크로전자 조립체의 제조 방법.
  6. 제1항에 있어서, 상기 보강 층을 솔더 레지스트 마스크(solder resist mask) 또는 접착제 층의 사용 없이 상기 캐리어 또는 상기 패키지의 상기 제2 표면 상에 형성하는 단계를 추가로 포함하는, 마이크로전자 조립체의 제조 방법.
  7. 제1항에 있어서, 상기 솔더 볼들을 상기 보강 층으로부터 적어도 부분적으로 분리시킴으로써 상기 솔더 볼들과 상기 보강 층 사이의 기계적 응력을 감소시키는 단계를 추가로 포함하고, 상기 분리는 추후 처리 동안에 상기 솔더 볼들이 확장되게 하거나 위치를 변화시키게 하는, 마이크로전자 조립체의 제조 방법.
  8. 제1항에 있어서, 상기 캐리어 또는 상기 패키지의 휨(warpage) 경향을 상쇄시키는 열팽창 계수(coefficient of thermal expansion, CTE)를 갖는 보강 층 재료를 선택하는 단계를 추가로 포함하는, 마이크로전자 조립체의 제조 방법.
  9. 제8항에 있어서, 상기 보강 층 재료의 상기 CTE는 상기 캐리어 또는 상기 패키지의 재료의 CTE보다 더 작은, 마이크로전자 조립체의 제조 방법.
  10. 마이크로전자 조립체의 제조 방법으로서,
    캐리어 또는 패키지의 제2 표면 상에 복수의 전기 접점들을 형성하는 단계로서, 상기 캐리어 또는 패키지는 마이크로전자 구성요소를 수용하도록 배열되는 제1 표면을 구비하고, 상기 제1 표면은 상기 제2 표면의 반대편인, 상기 복수의 전기 접점들을 형성하는 단계;
    상기 전기 접점들을 노출시키기 위한 하나 이상의 개방부들을 포함하는 보강 층을 상기 캐리어 또는 상기 패키지의 상기 제2 표면 상에 형성하여 상기 캐리어 또는 상기 패키지에 구조적 지지를 부가하는 단계;
    복수의 솔더 볼들을 상기 복수의 전기 접점들 상에 그리고 상기 하나 이상의 개방부들 내에 형성하는 단계;
    상기 복수의 솔더 볼들들 리플로잉하여 상기 보강 층으로부터 상기 복수의 솔더 볼들을 분리시키는 단계; 및
    상기 보강 층에 제2 캐리어 또는 제2 패키지를 실장하는 단계로서, 상기 복수의 솔더 볼들을 통해 상기 캐리어 또는 상기 패키지가 상기 제2 캐리어 또는 제2 패키지에 전기적으로 연결되고, 실장한 이후에 솔더 볼들은 상기 보강 층 내의 하나 이상의 개방부들의 내측 표면과 부분적으로 접촉하거나 전혀 접촉하지 않는, 상기 제2 캐리어 또는 제2 패키지를 실장하는 단계
    를 포함하는, 마이크로전자 조립체의 제조 방법.
  11. 제10항에 있어서, 상기 보강 층을 솔더 레지스트 마스크 또는 접착제 층의 사용 없이 상기 캐리어 또는 상기 패키지의 상기 제2 표면 상에 형성하는 단계를 추가로 포함하는, 마이크로전자 조립체의 제조 방법.
  12. 제10항에 있어서, 12 미만의 열팽창 계수(CTE)를 갖는 재료를 사용하여 상기 보강 층을 형성하는 단계를 추가로 포함하는, 마이크로전자 조립체의 제조 방법.
  13. 제10항에 있어서, 상기 보강 층을 상기 캐리어 또는 상기 패키지의 상기 제2 표면에 부착하기 전에 상기 보강 층 내에 상기 하나 이상의 개방부들을 형성하는 단계를 추가로 포함하는, 마이크로전자 조립체의 제조 방법.
  14. 제10항에 있어서, 상기 보강 층을 상기 캐리어 또는 상기 패키지의 상기 제2 표면에 부착한 후에 상기 보강 층 내에 상기 하나 이상의 개방부들을 형성하는 단계를 추가로 포함하는, 마이크로전자 조립체의 제조 방법.
  15. 제10항에 있어서, 상기 하나 이상의 개방부들을 땜납으로 충전하는 단계를 추가로 포함하는, 마이크로전자 조립체의 제조 방법.
  16. 제10항에 있어서, 다이 또는 패키지가 상기 캐리어 또는 상기 패키지의 상기 제1 표면에 결합되기 전에 상기 보강 층을 상기 캐리어 또는 상기 패키지의 상기 제2 표면 상에 형성하는 단계를 추가로 포함하는, 마이크로전자 조립체의 제조 방법.
  17. 제10항에 있어서, 다이 또는 패키지가 상기 캐리어 또는 상기 패키지의 상기 제1 표면에 결합된 후에 상기 보강 층을 상기 캐리어 또는 상기 패키지의 상기 제2 표면 상에 형성하는 단계를 추가로 포함하는, 마이크로전자 조립체의 제조 방법.
  18. 마이크로전자 구조체로서,
    제1 표면 및 상기 제1 표면의 반대편의 제2 표면을 갖는 캐리어 또는 패키지;
    상기 캐리어 또는 상기 패키지의 상기 제2 표면 상에 배치되는 복수의 전기 접점들;
    상기 캐리어 또는 상기 패키지의 상기 제2 표면 상에 배치되는 보강 층으로서, 상기 보강 층은 상기 전기 접점들을 노출시키기 위한 하나 이상의 개방부들을 포함하고, 상기 보강 층은 상기 캐리어 또는 상기 패키지에 구조적 지지를 부가하도록 배열되고, 상기 하나 이상의 개방부들은 상기 제2 표면에 수직으로 만곡된 절두 난형 형상을 갖는, 상기 보강 층; 및
    상기 하나 이상의 개방부들 내에 배치되고 상기 전기 접점들에 결합되는 복수의 솔더 볼들로서, 상기 솔더 볼들은 상기 캐리어 또는 상기 패키지를 제2 캐리어 또는 제2 패키지에 전기적으로 결합시키는 데 사용될 때 위치를 변화시키고 형상을 변화시키기 위해 상기 보강 층 내의 하나 이상의 개방부들의 내측 표면과 부분적으로 접촉하거나 전혀 접촉하지 않고 상기 보강 층에 대해 공간을 구비하는, 상기 복수의 솔더 볼들
    을 포함하는, 마이크로전자 구조체.
  19. 제18항에 있어서, 상기 하나 이상의 개방부들 각각 내의 단일 솔더 볼을 추가로 포함하는, 마이크로전자 구조체.
  20. 제18항에 있어서, 상기 하나 이상의 개방부들 각각 내에 솔더 볼들의 하나 이상의 그룹들을 추가로 포함하는, 마이크로전자 구조체.
  21. 제18항에 있어서, 상기 보강 층은 솔더 레지스트 마스크 또는 접착제의 사용 없이 상기 캐리어 또는 상기 패키지의 상기 제2 표면에 직접 부착되는, 마이크로전자 구조체.
  22. 제18항에 있어서, 상기 보강 층은 상기 솔더 볼들의 높이의 50% 이상인 두께를 갖는, 마이크로전자 구조체.
  23. 제18항에 있어서, 상기 보강 층의 열팽창 계수(CTE)는, 칩 다이(chip die), 복수의 상호접속부(interconnect)들, 언더필(underfill) 재료, 및 패키지 봉지재(encapsulant)를 포함한, 상기 캐리어의 상기 제1 표면에 부착되는 구성요소들의 유효 CTE의 20% 내에 있는, 마이크로전자 구조체.
  24. 제18항에 있어서, 상기 보강 층의 열팽창 계수(CTE)는 12 미만인, 마이크로전자 구조체.
  25. 제18항에 있어서, 상기 보강 층은 유전체, 성형(molding) 화합물, 또는 봉지재를 포함하는, 마이크로전자 구조체.
  26. 제18항에 있어서, 상기 보강 층은 상기 캐리어 또는 상기 패키지의 상기 제2 표면 상에서 경화되는 b-상태(b-stage) 유전체를 포함하는, 마이크로전자 구조체.
  27. 제18항에 있어서, 상기 보강 층은 다이 또는 패키지가 상기 캐리어 또는 상기 패키지의 상기 제1 표면에 결합되기 전에 상기 캐리어 또는 상기 패키지의 상기 제2 표면에 결합되는, 마이크로전자 구조체.
  28. 제18항에 있어서, 상기 보강 층은 다이 또는 패키지가 상기 캐리어 또는 상기 패키지의 상기 제1 표면에 결합된 후에 상기 캐리어 또는 상기 패키지의 상기 제2 표면에 결합되는, 마이크로전자 구조체.
  29. 제18항에 있어서, 상기 보강 층 내의 상기 하나 이상의 개방부들은 상기 보강 층을 상기 캐리어 또는 상기 패키지의 상기 제2 표면에 부착하기 전에 드릴링되는, 마이크로전자 구조체.
  30. 제18항에 있어서, 상기 보강 층 내의 상기 하나 이상의 개방부들은 상기 보강 층을 상기 캐리어 또는 상기 패키지의 상기 제2 표면에 부착한 후에 드릴링되는, 마이크로전자 구조체.
  31. 제18항에 있어서, 상기 복수의 솔더 볼들은 상기 캐리어 또는 상기 패키지의 상기 제2 표면에서 볼 그리드 어레이(ball grid array, BGA)를 포함하는, 마이크로전자 구조체.
  32. 마이크로전자 구조체로서,
    캐리어 또는 패키지;
    상기 캐리어 또는 패키지의 표면 상에 배치되는 복수의 전기 접점들;
    상기 캐리어 또는 상기 패키지의 표면 상에 배치되는 보강 층으로서, 상기 보강 층은 내측 표면을 갖는 하나 이상의 개방부들을 포함하고, 상기 보강 층은 상기 캐리어 또는 상기 패키지에 구조적 지지를 부가하도록 배열되는, 상기 보강 층;
    상기 하나 이상의 개방부들 내에 배치되고 상기 전기 접점들에 결합되는 복수의 솔더 볼들; 및
    상기 보강 층에 실장되는 제2 캐리어 또는 제2 패키지로서, 상기 제2 캐리어 또는 상기 제2 패키지는 상기 복수의 솔더 볼들을 통해 상기 캐리어 또는 상기 패키지에 전기적으로 연결되고, 상기 솔더 볼들은 상기 보강 층 내의 하나 이상의 개방부들의 내측 표면과 부분적으로 접촉하거나 전혀 접촉하지 않는, 상기 복수의 솔더 볼들
    을 포함하고,
    상기 하나 이상의 개방부들은 상기 캐리어 또는 상기 패키지의 표면으로부터 상기 제2 캐리어 또는 상기 제2 패키지의 표면으로 만곡된 절두 난형 형상을 포함하는, 마이크로전자 구조체.
  33. 삭제
KR1020197003839A 2016-08-08 2017-08-07 마이크로전자 조립체의 제조 방법 및 마이크로전자 구조체 KR102521248B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662372147P 2016-08-08 2016-08-08
US62/372,147 2016-08-08
US15/670,382 2017-08-07
PCT/US2017/045711 WO2018031457A1 (en) 2016-08-08 2017-08-07 Warpage balancing in thin packages
US15/670,382 US9972582B2 (en) 2016-08-08 2017-08-07 Warpage balancing in thin packages

Publications (2)

Publication Number Publication Date
KR20190028736A KR20190028736A (ko) 2019-03-19
KR102521248B1 true KR102521248B1 (ko) 2023-04-12

Family

ID=61071530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197003839A KR102521248B1 (ko) 2016-08-08 2017-08-07 마이크로전자 조립체의 제조 방법 및 마이크로전자 구조체

Country Status (4)

Country Link
US (2) US9972582B2 (ko)
KR (1) KR102521248B1 (ko)
CN (1) CN109564913B (ko)
WO (1) WO2018031457A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018031457A1 (en) * 2016-08-08 2018-02-15 Invensas Corporation Warpage balancing in thin packages
US10818602B2 (en) * 2018-04-02 2020-10-27 Amkor Technology, Inc. Embedded ball land substrate, semiconductor package, and manufacturing methods
CN113316842B (zh) * 2019-05-23 2023-12-29 华为技术有限公司 一种电路板组件、电子设备
KR20210007692A (ko) * 2019-07-12 2021-01-20 삼성전자주식회사 재배선 층을 포함하는 반도체 패키지 및 이를 제조하기 위한 방법
KR20220076894A (ko) 2020-12-01 2022-06-08 삼성전자주식회사 지지 부재를 갖는 반도체 패키지
US11961808B2 (en) * 2021-10-14 2024-04-16 Advanced Semiconductor Engineering, Inc. Electronic package structure with reinforcement element
US20230309232A1 (en) * 2022-03-27 2023-09-28 Simmonds Precision Products, Inc. Reinforcement structures for surface mount packaging components

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063770A (ja) * 2002-07-29 2004-02-26 Fujitsu Ltd 電極間接続構造体の形成方法
JP2006210796A (ja) * 2005-01-31 2006-08-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2010129810A (ja) * 2008-11-28 2010-06-10 Fujitsu Ltd 半導体素子搭載用基板及び半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020014702A1 (en) * 2000-03-10 2002-02-07 Nazir Ahmad Packaging structure and method
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6673649B1 (en) * 2002-07-05 2004-01-06 Micron Technology, Inc. Microelectronic device packages and methods for controlling the disposition of non-conductive materials in such packages
TWI229434B (en) * 2003-08-25 2005-03-11 Advanced Semiconductor Eng Flip chip stacked package
US7169691B2 (en) * 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
TWI308385B (en) * 2006-08-09 2009-04-01 Unimicron Technology Corp Package substrate
US20080116574A1 (en) 2006-11-17 2008-05-22 Powertech Technology Inc. BGA package with encapsulation on bottom of substrate
KR101185860B1 (ko) * 2010-12-17 2012-09-25 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 반도체 패키지
US8936967B2 (en) * 2011-03-23 2015-01-20 Intel Corporation Solder in cavity interconnection structures
US9013037B2 (en) * 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
WO2018031457A1 (en) * 2016-08-08 2018-02-15 Invensas Corporation Warpage balancing in thin packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063770A (ja) * 2002-07-29 2004-02-26 Fujitsu Ltd 電極間接続構造体の形成方法
JP2006210796A (ja) * 2005-01-31 2006-08-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2010129810A (ja) * 2008-11-28 2010-06-10 Fujitsu Ltd 半導体素子搭載用基板及び半導体装置

Also Published As

Publication number Publication date
CN109564913A (zh) 2019-04-02
US10483217B2 (en) 2019-11-19
KR20190028736A (ko) 2019-03-19
US9972582B2 (en) 2018-05-15
CN109564913B (zh) 2023-06-06
US20180261556A1 (en) 2018-09-13
WO2018031457A1 (en) 2018-02-15
US20180040572A1 (en) 2018-02-08

Similar Documents

Publication Publication Date Title
KR102521248B1 (ko) 마이크로전자 조립체의 제조 방법 및 마이크로전자 구조체
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US10032705B2 (en) Semiconductor package and manufacturing method thereof
US7445957B2 (en) Method for fabricating wafer level semiconductor package with build-up layer
KR101015726B1 (ko) 반도체 장치 및 전자 장치 제조 방법
US10177060B2 (en) Chip package structure and manufacturing method thereof
US7459778B2 (en) Chip on board leadframe for semiconductor components having area array
CN113140519A (zh) 采用模制中介层的晶圆级封装
US7074696B1 (en) Semiconductor circuit module and method for fabricating semiconductor circuit modules
US20070215985A1 (en) Novel chip packaging structure for improving reliability
US20180151461A1 (en) Stiffener for fan-out wafer level packaging and method of manufacturing
US8304922B2 (en) Semiconductor package system with thermal die bonding
US9716079B2 (en) Multi-chip package having encapsulation body to replace substrate core
US11382214B2 (en) Electronic package, assemble substrate, and method for fabricating the assemble substrate
US6855573B2 (en) Integrated circuit package and manufacturing method therefor with unique interconnector
JP3291289B2 (ja) 電子部品の製造方法
US20080164620A1 (en) Multi-chip package and method of fabricating the same
KR100650728B1 (ko) 스택 패키지 및 그 제조방법
KR101340348B1 (ko) 마스크 패턴을 이용한 칩 내장형 패키지 기판 및 그 제조방법
WO2015009702A1 (en) Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
KR102437245B1 (ko) 인쇄회로기판 및 그를 포함하는 반도체 패키지
CN111446216A (zh) 电子封装件及其制法与封装用基板
KR19990025703A (ko) 칩 스케일 패키지 및 그 제조방법
KR20050054010A (ko) 적층형 반도체 칩 패키지 제조 공정에서의 인터포저 부착방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant