KR102508528B1 - 측정 장치 및 이를 포함하는 반도체 패키지 제조 시스템 - Google Patents

측정 장치 및 이를 포함하는 반도체 패키지 제조 시스템 Download PDF

Info

Publication number
KR102508528B1
KR102508528B1 KR1020170116654A KR20170116654A KR102508528B1 KR 102508528 B1 KR102508528 B1 KR 102508528B1 KR 1020170116654 A KR1020170116654 A KR 1020170116654A KR 20170116654 A KR20170116654 A KR 20170116654A KR 102508528 B1 KR102508528 B1 KR 102508528B1
Authority
KR
South Korea
Prior art keywords
electromagnetic signal
detector
measured
emitter
mold
Prior art date
Application number
KR1020170116654A
Other languages
English (en)
Other versions
KR20190029275A (ko
Inventor
김상수
박성규
김승환
김윤영
박준우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170116654A priority Critical patent/KR102508528B1/ko
Priority to US15/894,217 priority patent/US10872792B2/en
Publication of KR20190029275A publication Critical patent/KR20190029275A/ko
Application granted granted Critical
Publication of KR102508528B1 publication Critical patent/KR102508528B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/25—Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
    • G01N21/31—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry
    • G01N21/35—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry using infrared light
    • G01N21/3581—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry using infrared light using far infrared light; using Terahertz radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9505—Wafer internal defects, e.g. microcracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

일부 실시예들에 따른 측정장치는, 피측정 대상에 전자기신호를 조사할 수 있도록 구성된 이미터, 상기 피측정 대상에 반사된 상기 전자기 신호를 측정할 수 있도록 구성된 제1 디텍터 및 상기 피측정 대상을 투과한 상기 전자기 신호를 측정할 수 있도록 구성된 제2 디텍터를 포함하되, 상기 이미터는 상기 피측정 대상의 상기 전자기 신호가 입사하는 면에 수직한 방향으로 상기 전자기 신호를 조사할 수 있도록 구성된 것을 특징으로 한다.

Description

측정 장치 및 이를 포함하는 반도체 패키지 제조 시스템{Measuring device and semiconductor package manufacturing system including the same.}
본 발명은 측정 장치 이를 포함하는 반도체 패키지 제조 시스템에 관한 것으로, 더욱 상세하게는 피측정 대상의 두께를 측정할 수 있는 측정 장치 이를 포함하는 반도체 패키지 제조 시스템에 관한 것이다.
현재 피측정 대상을 파괴하지 않고, 저가의 비용으로, 정확하고 신속하게 측정하고 분석하기 위한 다양한 방안들이 제안되고 있다. 그 중 투과성을 갖는 테라 헤르츠 방사선(terahertz radiation)을 이용하는 테라 헤르츠 측정 장치가 각광 받고 있다. 테라 헤르츠 영역의 방사선의 광자 에너지는 비금속 물질의 밴드 갭 에너지보다 작으므로 비금속 물질에 대한 투과성이 뛰어나서, X선의 대안으로 부상하고 있다. 테라 헤르츠 방사선을 이용한 검사 장치는 물질 특성을 확인하거나, 물질을 구성하는 개별 층들을 검사하거나, 또는 고체 물체 내부의 고해상도 이미지를 생성하기 위해 사용될 수 있다.
본 발명이 이루고자 하는 과제 중 하나는 측정 오차가 감소된 측정 장치 및 이를 포함하는 반도체 패키지 제조 시스템을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 과제를 해결하기 위한, 일부 실시예들에 따른 측정 장치는 피측정 대상에 전자기 신호를 조사할 수 있도록 구성된 이미터, 상기 피측정 대상에 반사된 상기 전자기 신호를 측정할 수 있도록 구성된 제1 디텍터; 및 상기 피측정 대상을 투과한 상기 전자기 신호를 측정할 수 있도록 구성된 제2 디텍터를 포함하고, 상기 이미터는 상기 피측정 대상의 상기 전자기 신호가 입사하는 면에 수직한 방향으로 상기 전자기 신호를 조사할 수 있도록 구성된다.
일부 실시예들에 따른 측정 장치는 피측정 대상에 전자기 신호를 조사할 수 있도록 구성된 이미터, 상기 피측정 대상을 사이에 두고 상기 이미터와 이격되어 배치된 제1 디텍터; 및상기 피측정 대상을 사이에 두고 상기 제1 디텍터와 이격되어 배치되고, 상기 이미터와 인접한 제2 디텍터를 포함하고, 상기 이미터는 상기 피측정 대상의 상기 전자기 신호가 입사하는 면에 수직한 방향으로 상기 전자기 신호를 조사할 수 있도록 구성된다.
일부 실시예들에 따른 반도체 패키지 제조 시스템은 패키지 실장부, 이송 수단 및 몰드 측정부를 갖는 반도체 패키지 제조 시스템에 있어서, 상기 패키지 실장부는, 패키지 기판 상에 반도체 칩을 실장하고 상기 반도체 칩을 커버하는 몰드를 제공하는 패키지 실장 스테이션; 및 상기 패키지 실장 스테이션을 제어할 수 있도록 구성된 제조 프로세서를 포함하고, 상기 이송 수단은 상기 패키지 기판, 상기 반도체 칩 및 상기 몰드로 구성된 반도체 패키지를 상기 몰드 측정부로 이동시킬 수 있도록 구성되고, 상기 몰드 측정부는, 상기 반도체 패키지에 전자기 신호를 조사할 수 있도록 구성된 이미터; 상기 반도체 패키지에 반사된 상기 전자기 신호를 측정할 수 있도록 구성된 제1 디텍터; 상기 반도체 패키지를 투과한 상기 전자기 신호를 측정할 수 있도록 구성된 제2 디텍터; 및 상기 제1 및 제2 디텍터가 측정한 상기 전자기 신호로부터 상기 몰드의 굴절률 및 수직 두께를 산출할 수 있도록 구성된 측정 프로세서를 포함하고, 상기 이미터는 상기 반도체 패키지의 상기 전자기 신호가 입사하는 면에 수직한 방향으로 상기 전자기 신호를 조사할 수 있도록 구성된다.
본 발명의 기술적 사상에 따르면, 측정 오차가 감소된 측정 장치 및 이를 포함하는 반도체 패키지 제조 시스템을 제공할 수 있다. 이에 따라, 몰드의 수직 두께 산포의 측정에 대한 신뢰도를 제고할 수 있다.
도 1은 일부 실시예들에 따른 반도페 패키지 제조 시스템을 설명하기 위한 블록도이다.
도 2는 일부 실시예들에 따른 측정 장치를 설명하기 위한 단면도이다.
도 3a 및 3b는 도 2의 A부분을 확대한 단면도이다.
도 4는 일부 실시예들에 따른 측정 장치를 설명하기 위한 평면도이다.
도 5 내지 8은 도 4의 절단선 I-I'를 따라 취한 단면도들이다.
이하, 첨부 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1은 예시적인 실시예들에 따른 반도체 패키지 제조 시스템(1)을 설명하기 위한 개략적인 블록도이다.
도 1을 참조하면, 반도체 패키지 제조 시스템(1)은 패키지 실장부(PMP), 이송 수단(300) 및 몰드 측정부(MMP)를 포함할 수 있다.
일부 실시예들에 따르면 패키지 실장부(PMP)는 반도체 패키지(PKG)를 생산할 수 있다. 패키지 실장부(PMP)는 패키지 실장 스테이션(100) 및 제조 프로세서(150)를 포함할 수 있다. 패키지 실장 스테이션(100)은 반도체 칩을 패키지 기판 상에 적층하고, 반도체 칩 및 패키지 기판 상에 몰드를 제공할 수 있다. 일부 실시예들에 따르면 몰드를 제공하기 위해, 패키지 기판 소정의 영역에 연화된 상태의 수지를 제공하고, 수지가 반도체 칩을 커버하도록 플런저(plunger)로 수지를 이동시킨 후 이를 경화시킬 수 있으나 이에 제한되지 않는다. 몰드는 반도체 칩을 커버하여 반도체 칩을 패키지 기판 상에 고정할 수 있다. 몰드는 반도체 칩을 외부 충격이나 오염 물질로부터 보호할 수 있다. 패키지 실장 스테이션(100)은 반도체 패키지(PKG)를 생산하여 이송 수단(300)에 제공할 수 있다.
일부 실시예들에 따르면, 패키지 실장부(PMP)는 웨이퍼 레벨의 반도체 패키지(PKG)를 제공할 수 있다. 하지만 이에 제한되는 것은 아니고 패키지 실장부(PMP)는 개별화된 반도체 패키지를 제공할 수 있다. 반도체 패키지의 구조에 대한 더욱 상세한 설명은 도 5를 참조하여 후술하도록 한다.
제조 프로세서(150)는 패키지 실장 스테이션(100)을 제어할 수 있다. 제조 프로세서(150)는 워크 스테이션 컴퓨터, 데스크탑 컴퓨터, 랩 탑 컴퓨터, 태블릿 컴퓨터 등의 컴퓨팅 장치일 수 있다. 제조 프로세서(150)는 반도체 패키지(PKG)의 제조에 대한 피드백을 수신하고, 측정 데이터를 수신하며, 공정을 조정하는 등의 기능을 수행하는 소프트웨어를 포함할 수 있다.
운송 수단(300)은 패키지 실장 스테이션(100)에서 생산된 반도체 패키지들(PKG)을 이송할 수 있는 정교한 클린 룸 이송 시스템일 수 있다. 운송 수단(300)은 컨베이어 시스템 등을 포함할 수 있다. 운송 수단(300)은 반도체 패키지(PKG)를 측정부(MMP)에 제공할 수 있다.
측정부(MMP)는 측정 장치(200) 및 측정 프로세서(250)를 포함할 수 있다. 측정 장치(200)는 반도체 패키지(PKG)에 다양한 측정을 수행할 수 있는 하나 또는 그 이상의 측정 스테이션들을 포함할 수 있다. 일부 실시예들에 따르면 측정부(MMP)는 반도체 패키지(PKG)의 물성을 측정할 수 있다. 일부 실시예들에 따르면 측정부(MMP)는 반도체 패키지(PKG)에 포함된 몰드의 물성을 측정할 수 있다. 일부 실시예들에 따르면, 측정부(MMP)는 반도체 패키지(PKG)의 도핑 영역의 위치, 도핑 영역의 도핑 농도, 전도율, 수직 두께, 굴절률, 결함 유무 등을 측정할 수 있으나 이에 제한되지 않는다. 일부 실시예들에 따르면, 측정부(MMP)는 반도체 패키지(PKG)의 몰드의 두께 및/또는 굴절률 등을 측정할 수 있으나 이에 제한되지 않는다. 반도체 패키지(PKG)는 측정 단계에 따라 적합한 측정 스테이션에 로딩될 수 있다. 측정 장치(200)의 구성에 대해서는 이후 도 2를 참조하여 자세히 설명하도록 한다.
측정 프로세서(250)는 측정 장치(200)를 제어하는 측정 제어기(260) 및 측정 장치(200)로부터 수신한 측정 데이터를 분석하는 데이터 분석 유닛(270)을 포함할 수 있다.
일부 실시예들에 따르면 데이터 분석 유닛(270)은 측정 데이터를 바탕으로 반도체 패키지(PKG) 및/또는 반도체 패키지(PKG)의 몰드의 물성들을 기준치 또는 임계치들과 비교할 수 있다. 일부 실시예들에 따르면, 데이터 분석 유닛(270)은 반도체 패키지(PKG)의 도핑 영역의 위치, 도핑 영역의 도핑 농도, 전도율, 수직 두께, 굴절률, 결함 유무 등을 기준치 또는 임계치들과 비교할 수 있다. 일부 실시예들에 따르면, 데이터 분석 유닛(270)은 반도체 패키지(PKG) 및/또는 몰드의 두께, 반도체 패키지(PKG) 및/또는 몰드의 두께의 편차를 기준치 또는 임계치들과 비교할 수 있다. 데이터 분석 유닛(270)은 측정 데이터에 대한 룩업 기능 또는 기존의 온라인/오프라인 데이터와 비교 등을 통해 측정 데이터를 분석할 수 있다.
데이터 분석 유닛(270)은 수신한 측정 데이터를 분석하여 제조 프로세서(150)에 제공할 수 있다. 제조 프로세서(150)는 분석된 측정 데이터를 바탕으로 패키지 실장 스테이션(100)에 피드백 신호를 송신할 수 있다.
피드백 신호에 의한 반도체 패키지의 제조에 대한 피드백은, 반도체 패키지(PKG)를 제공하기 위한 공정의 수행 및/또는 선택에 사용되는 다양한 파라미터에 영향을 줄 수 있다. 일부 실시예들에 따르면 제조 프로세서(150)는 분석된 측정 데이터를 사용하여 하나 이상의 공정 파라미터를 조정하거나, 복수의 공정 세트로부터 공정 세트의 선택등을 수행할 수 있다. 공정 파라미터의 예는 온도, 압력, 지속 시간 등을 포함할 수 있지만, 이에 한정되는 것은 아니다.
측정 장치(200)는 측정 프로세서(250)에 의해 제어될 수 있다. 일부 실시예들에 따르면, 측정 프로세서(250)는 측정 장치(200)에 인접한 것으로 도시되어 있으나 이에 제한되는 것은 아니다. 예시적인 실시예들에 따르면, 측정 프로세서(250)는 워크 스테이션 컴퓨터, 데스크탑 컴퓨터, 랩탑 컴퓨터, 태블릿 컴퓨터 등 측정 장치(200)의 동작을 제어할 수 있는 하나 이상의 소프트웨어 제품을 포함하는 컴퓨팅 장치일 수 있다.
도 2는 일부 실시예들에 따른 측정 장치(200)의 구성을 설명하기 위한 개략적인 단면도이다.
도 2를 참조하면, 측정 장치는 이미터(210), 제1 디텍터(220), 제2 디텍터(230) 및 스플리터(240)를 포함할 수 있다.
도 2에서 패키지 기판(301)의 상면과 평행하면서 서로 교차하는 제1 방향(X) 및 제2 방향(Y)으로, 그리고 패키지 기판(301)의 상면에 실질적으로 수직인 방향을 제3 방향(Z)으로 지칭한다. 제1 방향(X) 및 제2 방향(Y)은 제3 방향(Z)에 대하여 실질적으로 수직할 수 있다. 도면 상에 화살표로 표시된 방향과 이의 반대 방향은 동일 방향으로 지칭한다. 전술한 방향에 대한 정의는 이하 모든 도면들에서 동일하다.
이미터(210)는 측정을 위한 전자기 신호를 발생시킬 수 있다. 이미터(210)는 피측정 대상에 해당하는 반도체 패키지(PKG)에 소정의 주파수를 갖는 전자기 신호를 조사할 수 있도록 구성된다. 도 2에서 전자기 신호는 화살표를 이용하여 도시되어 있으며 전자기 신호의 진행방향은 화살표의 방향과 실질적으로 같을 수 있다. 일부 실시예들에 따르면 이미터(210)는 피측정 대상의 전자기 신호가 입사하는 면에 실질적으로 수직한 방향, 즉 제3 방향(Z)으로 전자기 신호를 조사할 수 있도록 구성된다.
일부 실시예들에 따르면 이미터(210)는 테라 헤르츠(Tera Hertz) 대역의 주파수를 갖는 전자기 신호를 발생시킬 수 있다. 일부 실시예들에 따르면 이미터(210)가 발생시킬 수 있는 전자기 신호의 주파수는 약 0.1THz 내지 약 10THz의 범위 내일 수 있으나 이에 제한되지 않는다. 일부 실시예들에 따르면 이미터(210)가 발생시킨 전자기 신호는 약 3μm 내지 약 3mm의 파장을 가질 수 있다. 테라 헤르츠 대역의 전자기 신호는 가시광선이나 적외선보다 파장이 길기 때문에 강한 투과력을 가지며, 외부광의 간섭이 존재하는 곳에서도 사용할 수 있어, 피측정 대상의 물성을 측정할 때 외부 빛을 차단하기 위한 별도의 공정을 수행할 필요가 없다.
일부 실시예들에 따르면 이미터(210)는 그래핀 안테나(Grapheme Antenna), 자이로트론, 후진파 발진기(Backward Wave Oscillator, BWO), 유기 가스 원적외선 레이저(Organic Gas Far Infrared Laser), 쇼트키 다이오드 증폭기, 버랙터(Varactor) 증폭기, 양자 캐스케이드 레이저, 자유 전자 레이저, 싱크로트론 광원, 광 혼합 광원 또는, 광 뎀버(Dember) 및 광학 정류 이미터와 같은 테라 헤르츠 시간 영역 분광학에서 사용되는 단일 주기 소스(single-cycle source) 또는 펄스 소스 중 어느 하나를 포함할 수 있다. 일부 실시예들에 따르면 이미터(210)는 짧은 지속 시간, 예컨대 피코 초 범위의 지속 시간을 갖는 펄스 레이저 빔을 조사할 수 있다. 하지만 이에 제한되는 것은 아니고, 이미터(210)는 연속파를 조사할 수 있다.
피측정 대상인 반도체 패키지(PKG)는 패키지 기판(301) 및 몰드(310)를 포함할 수 있다. 몰드(310)는 패키지 기판과 대향하여 접촉하는 면인 하면(312) 및 이에 대향하는 상면(311)을 가질 수 있다. 몰드(310)의 상면(311)은 이미터(210)로부터 조사된 전자기 신호가 입사하는 면에 해당할 수 있다. 일부 실시예들에 따르면 몰드(310)의 적어도 일부는 테라 헤르츠 파장 대역에 대해 투명할 수 있다. 일반적으로 테라 헤르츠 대역의 전자기 신호는 금속과 같은 전도성이 높은 물체를 투과하지 못하고 전반사가 일어나게 된다. 따라서, 전자기 신호는 패키지 기판(301)의 배선이 형성되지 않은 부분을 투과할 수 있다.
이미터(210)와 반도체 패키지(PKG) 사이에 스플리터(240)가 배치될 수 있다. 스플리터(240)는 테라 헤르츠 파장 대역의 전자기 신호에 대해 반투명할 수 있다. 스플리터(240)는 테라 헤르츠의 전자기 신호의 일부는 반사 시키고 일부는 투과시킬 수 있다. 스플리터는 이미터(210)로부터 반도체 패키지(PKG)에 조사된 전자기 신호의 적어도 일부를 통과시킬 수 있다. 또한 스플리터(240)는 반도체 패키지(PKG)에 반사된 전자기 신호의 적어도 일부를 반사시킬 수 있다. 도 2를 참조하면 하나의 스플리터(240)가 제공된 것으로 도시되었으나, 이에 제한되지 않고, 두 개 이상의 스플리터가 제공될 수 있다.
제1 디텍터(220)는 반도체 패키지(PKG)에 반사된 전자기 신호를 측정할 수 있다. 제1 디텍터(220)는 몰드(310)의 상면(311)에 반사된 전자기 신호 및 하면(312)에 반사된 전자기 신호를 측정할 수 있다. 제1 디텍터(220)는 반도체 패키지(PKG)에 반사된 전자기 신호의 세기, 위상 및/또는 도달 시간을 측정할 수 있다. 제2 디텍터(230)는 반도체 패키지(PKG)를 투과한 전자기 신호를 측정할 수 있다. 제2 디텍터(230)는 패키지 기판(301) 또는 패키지 기판(301)과 몰드(310)를 투과한 전자기 신호를 측정할 수 있다. 제2 디텍터(230)는 반도체 패키지(PKG)를 투과한 전자기 신호의 세기, 위상 및/또는 도달 시간을 측정할 수 있다.
일부 실시예들에 따르면, 이미터(210), 제1 및 제2 디텍터(220, 230)는 피측정 대상인 반도체 패키지(PKG)에 대해 2차원적으로 상대 운동할 수 있다. 일부 실시예들에 따르면, 이미터(210), 제1 및 제2 디텍터(220, 230)와 반도체 패키지(PKG)는 패키지 기판(301)의 상면과 평행한 방향으로 서로 상대 운동할 수 있다. 일부 실시예들에 따르면, 반도체 패키지(PKG)가 고정된 채, 측정 장치(200)는 반도체 패키지(PKG)에 대해 상대적으로 이동할 수 있다. 다른 일부 실시예들에 따르면, 측정 장치(200)가 고정된 채, 반도체 패키지(PKG)가 측정 장치(200)에 대해 상대적으로 이동할 수 있다.
도 3a 및 도 3b는 일부 실시예들에 따른 발명의 효과를 설명하기 위해 도 2의 A를 확대한 단면도들이다.
도 2 및 도 3a를 참조하면, 일부 실시예들에 따른 이미터(210)는 몰드의 상면에 실질적으로 수직한 방향으로 전자기 신호를 조사할 수 있다. 여기서, 실질적으로 수직함은 공정 오차에 의해 발생하는 일부 오차를 포함할 수 있음을 의미한다.
일반적으로 몰드(310)의 수직 두께(T(X, Y))는 공정상의 산포를 가질 수 있다. 이에 따라 몰드(310)의 수직 두께(T(X, Y)), 즉 제3 방향(Z)에 따른 길이는 제1 및 제2 방향(X, Y)에 따라 달라질 수 있다. 수직 두께(T(X, Y)))의 괄호 안의 문자 X 및 Y는 수직 두께(T(X, Y))가 제1 및 제2 방향(X, Y)에 따른 위치(좌표)의 함수일 수 있음을 의미한다.
예컨대, 제1 및 제2 방향(X, Y)에 따른 어느 위치에서의 몰드(310)의 수직 두께(T(X, Y))는 제1 및 제2 방향(X, Y)에 따른 다른 위치에서의 몰드(310)의 수직 두께(T(X, Y))와 다를 수 있다. 일부 실시예들에 따르면, 이미터(210)가 몰드(310)의 상면과 실질적으로 수직한 전자기 신호를 조사하는 경우, 전자기 신호가 몰드(310)에 입사한 위치와 몰드(310)에 반사된 전자기 신호가 몰드로부터 방출되는 위치가 실질적으로 동일할 수 있다. 일부 실시예들에 따르면 몰드(310)의 상면(311) 중 이미터(310)에 의해 조사된 전자기 신호가 조사되는 부분과, 몰드(310)의 하면(312) 중 이미터(310)에 의해 조사된 전자기 신호가 조사되는 부분이 수직적으로 중첩될 수 있다. 이에 따라 몰드(310)의 상면(311)으로 입사한 전자기 신호가 하면(312)에 반사되기까지 경유하는 광경로와 몰드(310)의 하면(312)에 반사된 전자기 신호가 몰드로부터 외부로 방출될 때까지 경유하는 광경로가 실질적으로 동일할 수 있다. 이에 따라, 몰드의 수직 두께(T(X, Y))의 공정 산포에 따른 영향이 감소되어 측정 오차가 감소할 수 있다.
도 3b를 참조하면, 종래의 이미터는 반도체 패키지에 패키지 기판(301)의 상면에 대해 0이 아닌 각도인 제1 각도(θ)를 갖도록 전자기 신호를 조사할 수 있다. 종래의 이미터가 조사한 전자기 신호가 몰드(310)의 상면으로 입사하는 위치와 몰드(310)의 하면에 반사된 전자기 신호가 몰드(310)로부터 방출되는 위치는 서로 다를 수 있다. 이에 따라 몰드(310)의 상면(311)으로 입사한 전자기 신호가 몰드(310)의 하면(312)에 의해 반사되기까지 경유하는 광경로는, 몰드(310)의 하면(312)에 반사된 전자기 신호가 몰드(310)로부터 외부로 방출될 때까지 경유하는 광경로와 다를 수 있다. 따라서 종래에는 본 발명의 일부 실시예들과는 달리 몰드(310)의 수직 두께의 공정 산포의 영향에 의해 측정 오차가 발생할 수 있다.
도 4는 일부 실시예들에 따른 반도체 패키지에 대한 측정을 설명하기 위한 개략적인 평면도이다. 설명의 편의를 위해 도 4에서 측정 장치는 생략되어 도시되지 않았다.
도 5 내지 도 7 도 4의 절단선 I-I'를 따라 취한 단면도들이다.
도 4 및 도 5를 참조하면 반도체 패키지(PKG)는 반도체 칩(320), 몰드(310) 및 패키지 기판(301)을 포함할 수 있다.
패키지 기판(301)은 인쇄 회로 기판 또는 유연성(flexible) 기판일 수 있다. 패키지 기판(301)은 절연 수지 등을 일정 두께로 압축한 판 위에 도전성 박막을 입혀서 만든 것으로, 도전성 박막이 패터닝되어 회로의 배선을 형성한 후 그 위에 전자 부품, 예컨대 반도체 칩이 범프(bump)등을 통해 실장된다. 패키지 기판(301)은 한쪽 면에만 배선을 형성한 단면 인쇄 회로 기판 또는 양쪽 면에 배선을 형성한 양면 인쇄회로 기판일 수 있다.
패키지 기판(301)은 제1 도전성 패턴(302), 도전성 비아(303), 제2 도전성 패턴(304), 상부 콘택층(305), 하부 콘택층(306), 하부 보호층(307), 절연층(308) 및 상부 보호층(309)을 포함할 수 있다.
절연층(308)은 베이스 층 및 그 상, 하로 배치된 복수개의 절연층을 포함할 수 있다. 베이스 층은 수지 및 유리 섬유를 포함할 수 있다. 베이스 층에 포함될 수 있는 수지는, 페놀 수지, 에폭시 수지, 폴리이미드 중에서 선택되는 적어도 하나의 물질로 이루어질 수 있다. 일부 실시예들에서, 베이스 층은 FR4(Flame Retardant 4), 사변형 에폭시(Tetrafunctional epoxy), 폴리페닐렌 에테르(Polyphenylene ether), 에폭시/폴리페닐렌 옥사이드(Epoxy/polyphenylene oxide), BT(Bismaleimide triazine), 써마운트(Thermount), 시아네이트 에스터(Cyanate ester), 폴리이미드(Polyimide), 프리 프레그, 아지노모토(Ajinomoto) 사의 아지노모토 주변 필름(Ajinomoto Build-up Film : ABF) 및 액정 고분자(Liquid crystal polymer) 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 베이스 층에 포함될 수 있는 유리 섬유는 보강기재 중 하나로서, 직경 약 5㎛ 내지 약 15㎛의 글라스 필라멘트(glass filament)를 수백가닥 꼬아서 섬유다발로 만든 후, 이를 직조한 것일 수 있다. 글라스 필라멘트는 실리카(silica)를 주성분으로 하는 광석 가공품일 수 있다. 유리섬유를 포함하는 베이스 층은 우수한 내열성, 기계적 강도 및 전기 절연성을 가질 수 있다. 하지만 이에 제한되는 것은 아니고, 일부 실시예들에 있어서 패키지 기판(301)의 베이스 층은 생략될 수 있다. 베이스 층의 상하로 배치된 절연층들은 베이스 층과 실질적으로 동일한 수지들을 포함할 수 있다.
베이스 층의 상하로 제1 및 제2 도전성 패턴(302, 304)이 배치될 수 있다. 제1 및 제2 도전성 패턴(302, 304)은 제1 및 제2 방향(X, Y)을 따라 연장될 수 있다. 도전성 비아(303)는 절연층(308)을 관통하며 제3 방향(Z)을 따라 연장될 수 있다. 제1 및 제2 도전성 패턴(302, 304)은 도전성 비아(303)에 의해 연결될 수 있다. 제1, 제2 도전성 패턴(302, 304) 및 도전성 비아(303)는 도전성 물질을 포함할 수 있다. 제1, 제2 도전성 패턴(302, 304) 및 도전성 비아(303)는 구리(Cu), 알루미늄(Al), 니켈(Ni), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 납(Pb), 티타늄(Ti), 크롬(Cr), 팔라듐(Pd), 인듐(In), 아연(Zn), 탄소(C), 그래핀(graphene)으로 구성된 그룹으로부터 선택된 적어도 하나 또는 그 합금 금속 등을 포함할 수 있다.
제2 도전성 패턴(304) 및 절연층(308)의 상면 상에 상부 보호층(309)이 배치될 수 있다. 상부 보호층(309)은 절연성 코팅막일 수 있다. 상부 보호층(309)은, 예를 들어, 솔더 레지스트 층일 수 있다. 상부 보호층(309)은 제2 도전성 패턴(304)의 상면의 일부를 노출시키는 콘택홀을 포함할 수 있다. 상부 보호층(309)은 제2 도전성 패턴(304)을 보호하고, 제2 도전성 패턴(304) 사이에 브릿지(bridge) 현상이 발생하는 것을 방지할 수 있다.
상부 보호층(309)의 콘택 홀 내부에 상부 콘택층(305)이 배치될 수 있다. 상부 콘택층(305)은 제2 도전성 패턴(304)과 연결될 수 있다. 상부 콘택층(305)의 측면은 콘택홀의 측벽과 접할 수 있다. 상부 콘택층(305)은 도전성 물질을 포함할 수 있다. 상부 콘택층(305)은 구리, 알루미늄, 니켈, 은, 금, 백금, 주석, 납, 티타늄, 크롬, 팔라듐, 인듐, 아연, 탄소, 그래핀으로 구성된 그룹으로부터 선택된 적어도 하나 또는 그 합금 금속 등을 포함할 수 있다. 일부 실시예들에 따르면, 상부 콘택층(305)이 니켈을 포함하는 경우, 상부 콘택층(305)에 포함된 니켈의 산화를 방지하기 위해 인(P)을 함유할 수 있다. 예를 들어, 상부 콘택층(305)은 약 5% 내지 약 12% 중량의 인(P)을 함유할 수 있다. 일부 실시예들에 따르면, 상부 콘택층(305)의 너비는 제2 도전성 패턴(304)의 너비보다 작을 수 있다.
절연층(308) 하에 하부 보호층(307)이 제공될 수 있다. 하부 보호층(307)은 상부 보호층(309)과 유사한 조성을 가질 수 있다. 하부 보호층(307)은 제1 도전성 패턴(302)의 하면을 노출시키는 하부 콘택홀을 포함할 수 있다.
하부 보호층(307)의 하부 콘택홀 내에 하부 콘택층(306)이 배치될 수 있다. 하부 콘택층(306)의 상면은 제2 도전성 패턴(302)과 접할 수 있다. 하부 콘택층(306)의 측면은 하부 콘택홀의 측벽과 접할 수 있다. 하부 콘택 홀을 정의하는 하부 보호층(307)의 측벽은 하부 콘택층(306)의 측면을 커버할 수 있다. 하부 콘택층(306)은 상부 콘택층(305)과 실질적으로 동일한 물질을 포함할 수 있다.
하부 콘택층(306)에 외부 접속 단자(336)가 연결될 수 있다. 외부 접속 단자(336)는 구리, 알루미늄, 니켈, 은, 금, 백금, 주석, 납, 티타늄, 크롬, 팔라듐, 인듐, 아연, 탄소, 그래핀으로 구성된 그룹으로부터 선택된 적어도 하나 또는 이들의 합금 금속 등을 포함할 수 있다. 외부 접속 단자(336)는, 예를 들면, 솔더 볼 또는 솔더 범프일 수 있다. 외부 접속 단자(336)는 반도체 패키지(PKG)를 외부의 장치와 전기적으로 연결할 수 있다. 외부 접속 단자(336) 중 어느 일부는 신호 전달을 위하여 구비될 수 있다. 외부 접속 단자(336) 중 다른 일부는 패키지 기판에 동작 전력, 입출력 전력을 전달하거나 또는 접지 전위 제공하기 위해 구비될 수 있다.
패키지 기판(301) 상에 반도체 칩(320)이 적층될 수 있다. 반도체 칩(320)은 로직 칩, 메모리 칩, 혹은 이들의 조합일 수 있다. 반도체 칩(320)이 메모리 칩인 경우, 반도체 칩(320)은 디램(DRAM), 에스램(SRAM), 플래시(flash) 메모리, 이이피롬(EEPROM), 피램(PRAM), 엠램(MRAM), 알램(RRAM)을 포함할 수 있다. 패키지 기판(301)에 이러한 메모리 칩들이 실장된 반도체 패키지(PKG)는 메모리 모듈을 구성할 수 있다. 반도체 칩(320)은 몰드에 의해 밀봉된 패키지 형태로 패키지 기판(301) 상에 실장될 수 있다. 일부 실시예들에 따르면, 패키지 기판(301) 상에 버퍼 칩이 더 제공될 수 있으나 이에 제한되지 않는다.
반도체 칩(320)과 패키지 기판(301) 사이에 본딩 범프(331)가 제공될 수 있다. 본딩 범프(331)는 패키지 기판(301)과 반도체 칩(320)을 전기적으로 연결할 수 있다. 본딩 범프(331)는 도전성 물질로서 외부 접속 단자(336)와 실질적으로 동일한 물질을 포함할 수 있다. 하지만 이에 제한되는 것은 아니고 본딩 와이어가 제공되어 반도체 칩(320)과 패키지 기판(301)을 연결할 수 있다.
도 5를 참조하면 반도체 패키지(PKG)는 솔더 또는 범프 형태의 외부 접속 단자(336)를 갖는 것으로 도시되었으나, 이에 제한되지 않는다. 예를 들면, 반도체 패키지(PKG)는 슬롯 형일 수 있다. 반도체 패키지가 슬롯형인 경우, 반도체 패키지는 DIMM(Dual Inline Memory Module), SO-DIMM(Small Outline DIMM), Unbuffered-DIMM 또는 FB-DIMM(Fully Buffered DIMM)등을 포함할 수 있다. 이 경우 반도체 패키지(PKG)는 하단부에 정렬되고 서로 이격되어 배치된 복수개의 외부 접속 핀 또는 탭을 포함할 수 있다.
일부 실시예들에 따르면 반도체 패키지(PKG) 상의 몰드(310)에 복수개의 분할 영역들(R1, R2, …)이 정의될 수 있다. 일부 실시예들에 따르면 복수개의 분할 영역들(R1, R2, …)은 몰드의 두께를 측정할 때 해당 영역 내에서는 실질적으로 동일한 굴절률을 적용시키는 영역의 범위일 수 있다. 일부 실시예들에 따르면 몰드(310)는 복수개의 분할 영역들(R1, R2, …)에 의해 균등하게 분할될 수 있으나 이에 제한되지 않는다. 일부 실시예들에 따르면 복수개의 분할 영역들(R1, R2,…)은 같은 수평 넓이를 가질 수 있으나 이에 제한되지 않는다.
반도체 패키지(PKG) 상에 복수개의 투과 영역들(IR0, IR1, IR2, …)이 정의될 수 있다. 일부 실시예들에 따르면 복수개의 분할 영역들(R1, R2, …) 각각은 적어도 하나의 투과 영역들(IR1, IR2, …)을 포함할 수 있다. 일부 실시예들에 따르면 투과 영역들(IR0, IR1, IR2, …)은 테라 헤르츠의 전자기 신호가 반도체 패키지(PKG)를 투과할 수 있는 영역일 수 있다. 일부 실시예들에 따르면, 투과 영역들(IR0, IR1, IR2, …)은 제1, 제2 도전성 패턴(302, 304) 및 도전성 비아(303)가 형성되지 않는 영역일 수 있다. 일부 실시예들에 따르면, 투과 영역들(IR0, IR1, IR2, …)은 절연 물질들만으로 구성될 수 있다. 도 4를 참조하면 하나의 분할 영역에 하나의 투과 영역이 포함되는 것으로 도시되었으나 두 개 이상의 투과 영역이 포함되는 것도 가능하다.
도 8은 일부 실시예들에 따른 측정 장치를 이용하여 몰드의 수직 두께(T(X, Y)를 측정하는 방법을 설명하기 위한 순서도이다.
도 4, 도 5 및 도 8을 참조하면, 공정 P1010에서 이미터(210)는 제0 투과 영역(IR0)에 전자기 신호를 조사할 수 있다. 제0 투과 영역(IR0)은 몰드(310)로부터 수평적으로 이격된 영역 중 제1, 제2 도전성 패턴(302, 304) 및 도전성 비아(303)가 형성되지 않은 영역일 수 있다. 제2 디텍터(230)는 반도체 패키지(PKG)의 제0 투과 영역(IR0)을 투과한 전자기 신호를 검출할 수 있다. 제2 디텍터(230)는 이미터(210)로부터 조사된 전자기 신호가 반도체 패키지(PKG)를 투과하여 제2 디텍터(230)에 도달하는데 걸리는 시간을 구할 수 있다.
이어서 도2, 도 4, 도 6 및 도 8을 참조하면 공정 P1020에서 제1 디텍터(220)는 이미터(210)에 의해 조사된 전자기 신호가 몰드(310)의 상면(311) 반사되어 제1 디텍터(220)에 도달하는데 걸리는 시간과, 이미터(210)에 의해 조사된 전자기 신호가 몰드(310)의 하면(312)에 반사되어 제1 디텍터(220)에 도달하는데 걸리는 시간 사이의 차이를 구할 수 있고, 제2 디텍터(230)는 이미터(210)에 의해 조사된 전자기 신호가 패키지 기판(301) 및 몰드(310)를 투과하여 제2 디텍터(230)에 도달하는데 걸리는 시간을 측정할 수 있다. 이에 따라 측정 장치(200)는 이하에서 설명하는 제1 반사 시간차(Δtr1(X, Y)) 및 제1 투과 시간차(Δtt1)를 구할 수 있다. 산출된 제1 반사 시간차(Δtr1(X, Y)) 및 제1 투과 시간차(Δtt1)를 기반으로 측정 프로세서(250, 도 1 참조)는 공정 P1030에서 몰드(310)의 굴절률 및 수직 두께를 구할 수 있다.
도 2 및 도 6을 참조하면, 이미터(210)가 몰드(310)의 제1 분할 영역(R1) 상에 배치되도록 측정 장치(200)와 반도체 패키지(PKG)가 상대 운동할 수 있다.
일부 실시예들에 따르면, 제1 디텍터(220)는 이미터(210)에 의해 방출된 전자기 신호가 제1 분할 영역(R1) 상의 몰드(310)의 상면 및 스플리터(240)에 반사되어 제1 디텍터(220)에 도달하는데 걸리는 시간과, 제1 분할 영역(R1)의 몰드(310)의 하면 및 스플리터(240)에 반사된 후 제1 디텍터(220)에 도달하는데 걸리는 시간 사이의 차이인 제1 반사 시간차(Δtr1(X, Y))를 측정할 수 있다. 일부 실시예들에 따르면, 몰드(310)의 상면(311)의 전자기 신호가 도달하는 부분과 하면(312)의 전자기 신호가 도달하는 부분은 서로 수직적으로 중첩될 수 있다. 이때 제1 반사 시간차(Δtr1(X, Y))는 아래의 수학식 1에 의해 정의된다.
[수학식 1]
Figure 112017088573823-pat00001
여기서 제1 굴절률(n1)은 제1 분할 영역(R1)에서의 몰드(310)의 굴절률이고, c는 공기 중에서의 빛의 속도에 해당한다.
전술했듯, 측정 장치(200)는 반도체 패키지(PKG)에 대해 제1 및 제2 방향(X, Y)을 따라 상대적으로 운동할 수 있다. 일부 실시예들에 따르면, 측정 장치(200)는 제1 분할 영역(R1) 전체에 대해 실시간으로 제1 반사 시간차(Δtr1(X, Y))를 측정할 수 있다. 이때 몰드(310)의 수직 두께(T(X, Y))는 제1 및 제2 방향(X, Y)에 따른 위치의 함수인 바, 제1 반사 시간(Δtr1(X, Y)) 또한 제1 및 제2 방향(X, Y)에 따른 위치의 함수일 수 있다.
제1 투과 영역(IR1)을 제외한 제1 분할 영역(R1)에는 제1 도전성 패턴(302), 도전성 비아(303), 제2 도전성 패턴(304) 중 적어도 하나가 형성되므로 전자기 신호가 전반사되어 제2 디텍터(230)에 도달하지 않는다. 일부 실시예들에 따르면, 제1 투과 영역(IR1)을 제외한 제1 분할 영역(R1)에서는 제1 이미터(210)로부터 조사된 전자기 신호가 제2 디텍터(230)에 도달하는데 걸리는 시간을 측정하지 않을 수 있다. 반면 측정 장치(200)가 수평적으로 이동하여, 이미터(210)가 제1 투과 영역(IR1) 상에 전자기 신호를 조사하는 경우, 제2 디텍터(230)는 이미터(210)에서 조사된 전자기 신호가 몰드(310) 및 패키지 기판(301)을 투과하여 제2 디텍터(230)에 도달하는데 걸리는 시간을 측정할 수 있다.
이때 제1 투과 영역(IR1) 상의 몰드의 굴절률을 제1 굴절률(n1)이라고 한다면, 제0 투과 영역(IR0)과 제1 투과 영역(IR1) 각각을 통과한 전자기 신호가 제2 디텍터(230)에 의해 검출되는데 걸리는 시간 사이의 차이인 제1 투과 시간차(Δtt1)는 아래 수학식 2에 의해 정의된다.
[수학식 2]
Figure 112017088573823-pat00002
이때 제1 굴절률(n1)은 아래 수학식 3과 같이 제1 투과 시간차(Δtt1) 및 제1 투과 영역(IR1) 내에서의 제1 반사 시간차(Δtr1(X, Y))로부터 산출될 수 있다.
[수학식 3]
Figure 112017088573823-pat00003
일부 실시예들에 따르면, 몰드(310)의 물성을 측정할 때, 제1 투과 영역(IR1)에서 구한 제1 굴절률(n1)을 제1 분할 영역(R1) 전체에 적용할 수 있다. 이에 따라 측정 프로세서(250, 도 1 참조)는 아래 [수학식 4]와 같이 제1 분할 영역(R1) 내의 몰드(310)의 수직 두께(T(X, Y))를 구할 수 있다.
[수학식 4]
Figure 112017088573823-pat00004
이어서 도 2, 도 4 및 도 7을 참조하면 이미터(210)가 몰드(310)의 제2 분할 영역(R2) 상에 배치되도록 측정 장치(200)와 반도체 패키지(PKG)가 상대 운동할 수 있다.
제1 디텍터(220)는 제1 반사 시간차에서와 마찬가지의 방식으로 제2 반사 시간차(Δtr2(X, Y))를 구할 수 있다. 제1 디텍터(220)는 이미터(210)에 의해 방출된 전자기 신호가 제2 분할 영역(R2) 상의 몰드(310)의 상면(311) 및 스플리터(240)에 반사되어 제1 디텍터(220)에 도달하는데 걸리는 시간과, 이미터(210)에 의해 방출된 전자기 신호가 제2 분할 영역(R2) 상의 몰드(310)의 하면(312) 및 스플리터(240)에 반사되어 제1 디텍터(220)에 도달하는데 걸리는 시간 사이의 차이인 제2 반사 시간차(Δtr2(X, Y))를 측정할 수 있다. 일부 실시예들에 따르면, 몰드(310)의 상면(311) 중 전자기 신호가 도달하는 부분과 몰드(310)의 하면(312) 중 전자기 신호가 도달하는 부분은 서로 수직적으로 중첩될 수 있다. 이때 제2 반사 시간차 시간차(Δtr2(X, Y))는 아래의 [수학식 5]와 같이 주어질 수 있다.
[수학식 5]
Figure 112017088573823-pat00005
여기서 n2는 제2 분할 영역(R2)에서의 굴절률이고, c는 공기 중에서의 빛의 속도에 해당한다.
전술한 것과 유사하게, 제2 투과 영역(IR2) 상의 몰드(310)의 굴절률을 제2 굴절률(n2)이라고 할 때, 도 5에서 구한 전자기 신호가 제0 투과 영역(IR0)을 통과하여 제2 디텍터(230)에 도달하는데 걸리는 시간과, 도 7에서 구한 전자기 신호가 제2 투과 영역(IR2)을 통과하여 제2 디텍터(230)에 도달하는데 걸리는 시간 사이의 차이인 제2 투과 시간차(Δtt2)는 아래 수학식 6에 의해 정의된다.
[수학식 6]
Figure 112017088573823-pat00006
여기서, c는 공기 중에서의 빛의 속도에 해당한다. 제2 굴절률(n2)은 아래 수학식 7와 같이 제2 투과 시간차(Δtt2) 및 제2 투과 영역(IR2) 내에서의 제2 반사 시간차(Δtr2(X, Y))로부터 산출될 수 있다.
[수학식 7]
Figure 112017088573823-pat00007
일부 실시예들에 따르면, 몰드(310)의 물성을 측정할 때, 제2 투과 영역(IR2)에서 구한 제1 굴절률(n2)을 제2 분할 영역(R2) 전체에 적용할 수 있다. 이에 따라 측정 프로세서(250, 도2 참조)는 아래 [수학식 8]과 같이 제2 분할 영역(R2) 내의 몰드(310)의 수직 두께를 구할 수 있다.
[수학식 8]
Figure 112017088573823-pat00008
도 4 내지 도 7을 이용하여 설명한 방식과 실질적으로 동일한 방식을 그 외의 분할 영역들에게 적용함으로써, 몰드(310) 전체의 정확한 수직 두께(T(X, Y)) 값을 실시간으로 구할 수 있다.
종래의 테라 헤르츠 신호를 이용한 측정 장치들은 몰드에 이미 알려진 굴절률 값을 적용하여 수학식 4에 의해 두께를 측정하였다. 하지만 일반적으로 몰드의 서로 다른 부분은 서로 다른 굴절률을 갖는바, 몰드 전체에 대해 일괄적인 굴절률을 적용하는 경우 부정확한 몰드 두께 분포 데이터를 얻게 된다. 기준치를 넘어선 몰드의 불균일은 후속 공정에서 기판의 휨(warpage)으로 인한 수율 저하 및 외부 접속 단자의 높이 불균형으로 인한 접촉 불량 등을 야기할 수 있다. 따라서 공정 불량에 따른 몰드의 불균일 여부에 판단의 신뢰도가 저하되는 경우, 반도체 패키지 제조의 신뢰도가 저하되는 문제점이 야기될 수 있다.
일부 실시예들에 따르면, 실제 몰드(310)를 수평적으로 분할하여 해당 분할 영역의 일부에서 측정한 굴절률을 해당 분할 영역 전체에 적용함으로써 몰드(310)의 정확한 수직 두께를 실시간으로 측정할 수 있다. 나아가 몰드(310)에 수직하게 전자기 신호를 입사시켜 몰드(310)의 수직 두께의 공정상 산포에 의한 오차를 감소시키므로, 더욱 정확한 몰드(310)의 수직 두께를 구할 수 있다. 기존 측정 장치의 몰드의 수직 두께 측정 오차는 약 20~30μm를 범위였으나, 본 발명의 실시예들에 따르면 몰드의 수직 두께 측정 오차를 2~3μm 수준까지 감소시킬 수 있다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
1: 패키지 제조 시스템, 100: 패키지 제조 스테이션 150: 제조 프로세서,
200: 측정 장치, 210: 이미터, 220: 제1 디텍터, 230: 제2 디텍터, 240:스플리터,
250: 측정 프로세서 301: 패키지 기판 310: 몰드 320: 반도체칩
MMP: 패키지 제조부, PMP: 패키지 측정부

Claims (10)

  1. 피측정 대상에 전자기 신호를 조사하도록 구성된 이미터;
    상기 피측정 대상에 반사된 상기 전자기 신호를 측정하도록 구성된 제1 디텍터;
    상기 피측정 대상을 투과한 상기 전자기 신호를 측정하도록 구성된 제2 디텍터; 및
    상기 제1 디텍터와 상기 제2 디텍터가 검출한 신호를 바탕으로 상기 피측정 대상의 굴절률을 산출할 수 있도록 구성된 프로세서;를 포함하고,
    상기 이미터는 상기 피측정 대상의 상기 전자기 신호가 입사하는 면에 수직한 방향으로 상기 전자기 신호를 조사하도록 구성되고,
    상기 피측정 대상은 상기 이미터에 인접한 제1 측정면 및 상기 제1 측정면과 대향하는 제2 측정면을 갖고,
    상기 제1 디텍터는 상기 제1 측정면에 반사된 상기 전자기 신호가 상기 제1 디텍터에 도달하는데 걸리는 시간 및 상기 제2 측정면에 반사된 상기 전자기 신호가 상기 제1 디텍터에 도달하는데 걸리는 시간 사이의 차이인 제1 시간차를 측정할 수 있도록 구성된 것을 특징으로 하는 측정 장치.
  2. 제1항에 있어서,
    상기 전자기 신호의 주파수는 0.1 내지 10 Tera Hz인 것을 특징으로 하는 측정 장치.
  3. 제1항에 있어서,
    상기 피측정 대상은 상기 이미터와 상기 제2 디텍터 사이에 위치되도록 구성된 것을 특징으로 하는 측정 장치.
  4. 제1항에 있어서,
    상기 이미터와 상기 피측정 대상 사이에 배치되고, 상기 이미터가 방출한 상기 전자기 신호의 적어도 일부를 투과시키고, 상기 피측정 대상에 반사된 상기 전자기 신호의 적어도 일부를 반사시키는 스플리터를 더 포함하는 것을 특징으로 하는 측정 장치.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 프로세서는 상기 제1 시간차와 상기 굴절률을 바탕으로 상기 피측정 대상의 두께를 산출하도록 구성된 것을 특징으로 하는 측정 장치.
  8. 제1항에 있어서,
    상기 이미터, 상기 제1 및 제2 디텍터는 상기 제1 측정면과 평행한 방향을 따라 상기 피측정 대상에 대해 상대적으로 이동하도록 구성된 것을 특징으로 하는 측정 장치.
  9. 피측정 대상에 전자기 신호를 조사하도록 구성된 이미터;
    상기 피측정 대상을 사이에 두고 상기 이미터와 이격되어 배치된 제1 디텍터;
    상기 피측정 대상을 사이에 두고 상기 제1 디텍터와 이격되어 배치되며, 상기 이미터와 인접한 제2 디텍터; 및
    상기 제1 디텍터와 상기 제2 디텍터가 검출한 신호를 바탕으로 상기 피측정 대상의 굴절률을 산출할 수 있도록 구성된 프로세서;
    를 포함하고,
    상기 이미터는 상기 피측정 대상의 상기 전자기 신호가 입사하는 면에 실질적으로 수직한 방향으로 상기 전자기 신호를 조사하도록 구성되고,
    상기 피측정 대상은 상기 이미터에 인접한 제1 측정면 및 상기 제1 측정면과 대향하는 제2 측정면을 갖고,
    상기 제1 디텍터는 상기 제1 측정면에 반사된 상기 전자기 신호가 상기 제1 디텍터에 도달하는데 걸리는 시간 및 상기 제2 측정면에 반사된 상기 전자기 신호가 상기 제1 디텍터에 도달하는데 걸리는 시간 사이의 차이인 제1 시간차를 측정할 수 있도록 구성된 것을 특징으로 하는 측정 장치.
  10. 제9항에 있어서,
    상기 제1 디텍터는 상기 피측정 대상을 투과한 상기 전자기 신호를 측정할 수 있도록 구성되고, 상기 제2 디텍터는 상기 피측정 대상에 반사된 상기 전자기 신호를 측정할 수 있도록 구성된 것을 특징으로 하는 측정 장치.
KR1020170116654A 2017-09-12 2017-09-12 측정 장치 및 이를 포함하는 반도체 패키지 제조 시스템 KR102508528B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170116654A KR102508528B1 (ko) 2017-09-12 2017-09-12 측정 장치 및 이를 포함하는 반도체 패키지 제조 시스템
US15/894,217 US10872792B2 (en) 2017-09-12 2018-02-12 Measurement device and semiconductor manufacturing system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170116654A KR102508528B1 (ko) 2017-09-12 2017-09-12 측정 장치 및 이를 포함하는 반도체 패키지 제조 시스템

Publications (2)

Publication Number Publication Date
KR20190029275A KR20190029275A (ko) 2019-03-20
KR102508528B1 true KR102508528B1 (ko) 2023-03-09

Family

ID=65631444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170116654A KR102508528B1 (ko) 2017-09-12 2017-09-12 측정 장치 및 이를 포함하는 반도체 패키지 제조 시스템

Country Status (2)

Country Link
US (1) US10872792B2 (ko)
KR (1) KR102508528B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7286464B2 (ja) * 2019-08-02 2023-06-05 株式会社ディスコ レーザー加工装置
CN112490155B (zh) * 2020-11-27 2021-09-07 湖南长半科技有限公司 一种芯片的封装系统
US20240071792A1 (en) * 2022-08-25 2024-02-29 Applied Materials, Inc. In-chamber metrology of substrates for process characterization and improvement

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7599072B2 (en) 2007-05-30 2009-10-06 University-Industry Cooperation Group Of Kyung Hee University Method for determining physical properties of a multilayered periodic structure
KR100892486B1 (ko) 2007-08-01 2009-04-10 경희대학교 산학협력단 다층 주기 구조물의 물리량 산출 방법
GB2456643B (en) * 2008-01-24 2012-04-25 Teraview Ltd A terahertz investigative system and method
JP6157629B2 (ja) 2012-10-19 2017-07-05 ピコメトリクス、エルエルシー 反射するテラヘルツ放射と外部基準構造とを用いて材料特性を計算するためのシステム
JP6281941B2 (ja) 2014-01-31 2018-02-21 一般財団法人電力中央研究所 誘電体の屈折率の検出方法およびその装置、膜厚検出方法およびその装置ならびに表面粗さ検出方法およびその装置
US9508610B2 (en) * 2014-09-27 2016-11-29 Intel Corporation Inline measurement of molding material thickness using terahertz reflectance
KR101739628B1 (ko) 2014-12-30 2017-05-24 한양대학교 산학협력단 테라헤르츠파를 이용한 반도체 웨이퍼 분석장치 및 그의 분석방법
JP6363511B2 (ja) 2015-01-08 2018-07-25 浜松ホトニクス株式会社 テラヘルツ波時間波形取得装置
WO2016152108A1 (ja) * 2015-03-25 2016-09-29 日本電気株式会社 光測定装置
KR101621366B1 (ko) 2015-03-30 2016-05-17 한양대학교 산학협력단 테라헤르츠 전달함수 모델을 이용한 비전도 매질의 테라헤르츠 영역에서의 유전상수 및 감쇠비 계측 장치 및 방법
JP2017020837A (ja) 2015-07-08 2017-01-26 パイオニア株式会社 異物検出装置及び方法
JP6589239B2 (ja) 2015-09-25 2019-10-16 株式会社Ｓｃｒｅｅｎホールディングス 膜厚測定装置及び膜厚測定方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Benjamin S.-Y. Ung et al., Dual-Mode Terahertz Time-Domain Spectroscopy System, IEEE TRANSACTIONS ON TERAHERTZ SCIENCE AND TECHNOLOGY, IEEE, Vol. 3, Issue : 2, 216-220면, 2013년 2월 20일. 1부.*

Also Published As

Publication number Publication date
US10872792B2 (en) 2020-12-22
US20190080943A1 (en) 2019-03-14
KR20190029275A (ko) 2019-03-20

Similar Documents

Publication Publication Date Title
KR102508528B1 (ko) 측정 장치 및 이를 포함하는 반도체 패키지 제조 시스템
US11615533B2 (en) Methods and systems for product failure prediction based on X-ray image re-examination
KR102387464B1 (ko) 배선 회로 테스트 장치 및 방법과, 그 방법을 포함한 반도체 소자 제조방법
US11662479B2 (en) Methods and systems for printed circuit board design based on automatic corrections
US9508610B2 (en) Inline measurement of molding material thickness using terahertz reflectance
US11651492B2 (en) Methods and systems for manufacturing printed circuit board based on x-ray inspection
US20210012499A1 (en) Methods and Systems for Detecting Defects in Devices Using X-rays
US9256930B2 (en) X-ray inspection method and device
EP2402713A1 (en) Device and method for examining thin film
US20210011177A1 (en) Methods and Systems for Process Control Based on X-ray Inspection
US20130069687A1 (en) Solar simulator and solar cell inspection device
KR20130114552A (ko) 그래핀 기판 검사 장치 및 그 방법
KR101258394B1 (ko) 반도체 발광 소자의 실장 방법과 실장 장치
US10481082B2 (en) Measuring device
US10020234B2 (en) Method of inspecting device using first measurement and second measurement lights
Wang et al. Low temperature optodic bonding for integration of micro optoelectronic components in polymer optronic systems
US11016143B2 (en) Apparatus and method of testing a wiring circuit
TWI840586B (zh) 基於自動校正的印刷電路板設計之方法、系統與非暫態電腦可讀儲存媒體
US20210166981A1 (en) Method and device for repairing an internal circuit break defect in a chip
US20180135968A1 (en) Inline metrology on air flotation for pcb applications
CN109917187B (zh) 一种触控面板的电阻检测方法及装置
US20160245743A1 (en) Testing apparatus and testing method
JP2011134759A (ja) 半導体装置用テープキャリアの製造方法
JP2023040895A (ja) 電子装置、電子装置の製造方法および測定方法
JP2013195096A (ja) 半導体結晶性評価装置および該方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant