KR102494341B1 - Printed circuit board - Google Patents

Printed circuit board Download PDF

Info

Publication number
KR102494341B1
KR102494341B1 KR1020170148162A KR20170148162A KR102494341B1 KR 102494341 B1 KR102494341 B1 KR 102494341B1 KR 1020170148162 A KR1020170148162 A KR 1020170148162A KR 20170148162 A KR20170148162 A KR 20170148162A KR 102494341 B1 KR102494341 B1 KR 102494341B1
Authority
KR
South Korea
Prior art keywords
adhesive layer
layer
insulating layer
circuit
circuit board
Prior art date
Application number
KR1020170148162A
Other languages
Korean (ko)
Other versions
KR20190052458A (en
Inventor
김기석
김송이
유가영
심지혜
박창화
최유림
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170148162A priority Critical patent/KR102494341B1/en
Priority to TW107117784A priority patent/TWI826374B/en
Priority to JP2018103654A priority patent/JP7180833B2/en
Publication of KR20190052458A publication Critical patent/KR20190052458A/en
Application granted granted Critical
Publication of KR102494341B1 publication Critical patent/KR102494341B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Abstract

본 발명의 일 측면에 따른 인쇄회로기판은, 하면에 제1 회로가 매립된 절연층; 상기 절연층과 상기 제1 회로 사이에 개재된 제1 접착층; 및 상기 졀연층의 상면에 형성된 제2 접착층을 포함하고, 상기 제2 접착층의 유전손실은 상기 절연층의 유전손실보다 작고, 상기 제1 회로의 상면의 조도는 0.1um 보다 작다.A printed circuit board according to an aspect of the present invention includes an insulating layer in which a first circuit is embedded on a lower surface; a first adhesive layer interposed between the insulating layer and the first circuit; and a second adhesive layer formed on the upper surface of the insulation layer, wherein the dielectric loss of the second adhesive layer is smaller than that of the insulating layer, and the roughness of the upper surface of the first circuit is less than 0.1 μm.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}Printed circuit board {PRINTED CIRCUIT BOARD}

본 발명은 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board.

무선통신 기술의 발전으로 단순한 음성송수신 위주의 통신 서비스에서부터 동영상 방송, 화상전화, 파일전송과 같은 다양한 멀티미디어 응용 서비스가 증대 되고 있다. 이러한 다양한 무선통신 서비스의 시작 이면에는 사용주파수 대역의 밴드 다중화와 GHz 이상의 고주파 대역 이용이 있었다. 특히, 무선통신 기술에 사용되는 고주파 대역은 60GHz 이상까지 검토되고 있다. 이에 따라, 고주파 신호 전송 시 우려되는 신호 손실을 저감할 수 있는 인쇄회로기판 개발이 중요해지고 있다.With the development of wireless communication technology, various multimedia application services such as video broadcasting, video telephony, and file transmission are increasing from communication services focused on simple voice transmission and reception. Behind the beginning of these various wireless communication services was band multiplexing of used frequency bands and the use of high-frequency bands of GHz or higher. In particular, a high-frequency band used in wireless communication technology is being reviewed up to 60 GHz or higher. Accordingly, it is becoming important to develop a printed circuit board capable of reducing signal loss, which is a concern when transmitting a high frequency signal.

공개특허공보 10-2011-0002112 (공개: 2011.01.06)Patent Publication No. 10-2011-0002112 (published: 2011.01.06)

본 발명은 신호 손실이 감소되는 인쇄회로기판을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a printed circuit board in which signal loss is reduced.

본 발명의 일 측면에 따르면, 하면에 제1 회로가 매립된 절연층; 상기 절연층과 상기 제1 회로 사이에 개재된 제1 접착층; 및 상기 졀연층의 상면에 형성된 제2 접착층을 포함하고, 상기 제2 접착층의 유전손실은 상기 절연층의 유전손실보다 작고, 상기 제1 회로의 상면의 조도는 0.1um 보다 작은 인쇄회로기판이 제공된다.According to one aspect of the present invention, the insulating layer in which the first circuit is buried on the lower surface; a first adhesive layer interposed between the insulating layer and the first circuit; and a second adhesive layer formed on the upper surface of the insulation layer, wherein the dielectric loss of the second adhesive layer is smaller than that of the insulating layer, and the roughness of the upper surface of the first circuit is less than 0.1 um. do.

본 발명의 다른 측면에 따르면, 복수의 단위층으로 이루어지는 인쇄회로기판에 있어서, 상기 복수의 단위층의 중 상하로 적층되는 인접한 두 개의 단위층 각각은, 하면에 회로가 매립된 절연층; 상기 절연층과 상기 회로 사이에 개재된 제1 접착층; 및 상기 졀연층의 상면에 형성된 제2 접착층을 포함하고, 상기 제2 접착층의 유전손실은 상기 절연층의 유전손실보다 작고, 상기 회로의 상면 조도는 0.1um 보다 작은 인쇄회로기판이 제공된다. According to another aspect of the present invention, in a printed circuit board made of a plurality of unit layers, each of two adjacent unit layers stacked vertically among the plurality of unit layers includes an insulating layer in which a circuit is embedded on a lower surface; a first adhesive layer interposed between the insulating layer and the circuit; And a second adhesive layer formed on the upper surface of the insulation layer, wherein the dielectric loss of the second adhesive layer is smaller than that of the insulating layer, and the top surface roughness of the circuit is less than 0.1 um. A printed circuit board is provided.

도 1a 내지 도 1d는 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2 내지 도 10은 본 발명의 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 도면.1A to 1D are views illustrating a printed circuit board according to an embodiment of the present invention.
2 to 10 are views illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.

본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Embodiments of the printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings. to omit

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.In addition, terms such as first and second used below are only identification symbols for distinguishing the same or corresponding components, and the same or corresponding components are not limited by terms such as first and second. no.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, coupling does not mean only the case of direct physical contact between each component in the contact relationship between each component, but another configuration intervenes between each component so that the component is in the other configuration. It should be used as a concept that encompasses even the case of contact with each other.

도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이다.1A to 1D are diagrams illustrating a printed circuit board according to an embodiment of the present invention.

도 1a 내지 도 1d를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은, 절연층(100), 제1 접착층(120), 제2 접착층(130)을 포함한다.Referring to FIGS. 1A to 1D , a printed circuit board according to an embodiment of the present invention includes an insulating layer 100 , a first adhesive layer 120 , and a second adhesive layer 130 .

절연층(100)은 수지와 같은 절연물질로 조성되는 자재이다. 절연층(100)의 수지는 열경화성 수지, 열가소성 수지 등의 다양한 재료로 이루어질 수 있다. 예를 들어, 절연층(100)은 에폭시계 수지 또는 폴리이미드일 수 있다. 여기서, 에폭시계 수지는 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락계 에폭시 수지, 크레졸 노볼락계 에폭시 수지, 고무 변성형 에폭시 수지, 고리형 알리파틱계 에폭시 수지, 실리콘계 에폭시 수지, 질소계 에폭시 수지, 인계 에폭시 수지 등일 수 있으나, 이에 한정되지 않는다.The insulating layer 100 is a material composed of an insulating material such as resin. The resin of the insulating layer 100 may be made of various materials such as thermosetting resin and thermoplastic resin. For example, the insulating layer 100 may be an epoxy-based resin or polyimide. Here, the epoxy-based resin is a naphthalene-based epoxy resin, a bisphenol A-type epoxy resin, a bisphenol-F-type epoxy resin, a novolak-based epoxy resin, a cresol novolak-based epoxy resin, a rubber-modified epoxy resin, a cyclic aliphatic epoxy resin, It may be a silicon-based epoxy resin, a nitrogen-based epoxy resin, a phosphorus-based epoxy resin, and the like, but is not limited thereto.

절연층(100)은 상기의 에폭시계 수지 또는 폴리이미드에 유리 섬유(glass cloth)와 같은 섬유 보강재가 포함되거나, 실리카와 같은 무기 필러(filler)가 함유된 것일 수 있다. 전자의 경우로 프리프레그(Prepreg; PPG)가 있고, 후자의 경우로 ABF(Ajinomoto Build-up Film)와 같은 빌드업 필름(build up film)이 있다.The insulating layer 100 may include a fiber reinforcing material such as glass cloth or an inorganic filler such as silica in the epoxy resin or polyimide. In the former case, there is a prepreg (PPG), and in the latter case, there is a build-up film such as ABF (Ajinomoto Build-up Film).

한편, 절연층(100)의 유전손실은 비교적 작을 수 있다. 예를 들어, 절연층(100)의 유전정접은 0.004 이하일 수 있다. 여기서, 유전정접은 신호 전송 시 절연층(100)에 의하여 손실되는 전력(유전손실)의 비율을 의미한다. 유전정접이 클수록 유전손실이 크다.Meanwhile, dielectric loss of the insulating layer 100 may be relatively small. For example, the dielectric loss tangent of the insulating layer 100 may be 0.004 or less. Here, the dielectric loss tangent means a ratio of power (dielectric loss) lost by the insulating layer 100 during signal transmission. The larger the dielectric loss tangent, the larger the dielectric loss.

절연층(100)에는 회로(110)가 형성된다. 회로(110)는 절연층(100) 일면에 형성되며, 절연층(100) 일면에 매립될 수 있다. 회로(110)가 절연층(100) 일면에 매립되는 것은 캐리어를 사용하여 회로(110)를 형성한 결과일 수 있다.A circuit 110 is formed on the insulating layer 100 . The circuit 110 is formed on one surface of the insulating layer 100 and may be buried in the one surface of the insulating layer 100 . The fact that the circuit 110 is buried in one surface of the insulating layer 100 may be a result of forming the circuit 110 using a carrier.

회로(110)는 전기 신호를 전달하기 위하여 패턴화 되어 있는 전도체이다. 회로(110)에는 10GHz 이상의 주파수를 가지는 전기 신호가 전송될 수 있다. 회로(110)는 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다.The circuit 110 is a conductor that is patterned to transmit electrical signals. An electrical signal having a frequency of 10 GHz or higher may be transmitted to the circuit 110 . The circuit 110 is a metal such as copper (Cu), silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), platinum (Pt), or any of these may be made of an alloy.

회로(110)의 절연층(100)과 접촉되는 표면의 조도(Ra)는 0.1um 보다 작을 수 있다. 즉, 절연층(100) 일면에 매립되는 회로(110)의 상면 및/또는 측면의 표면 조도(Ra)는 0.1um 보다 작을 수 있다. 또한, 회로(110)의 하면의 표면 조도 역시 0.1um 보다 작을 수 있다. 바람직하게는 회로(110)의 표면의 조도는 없을 수 있다(Ra=0). 이는 회로(110)의 표면에 조화 처리를 하지 않는다는 의미일 수 있다. Roughness (Ra) of a surface in contact with the insulating layer 100 of the circuit 110 may be less than 0.1 μm. That is, the surface roughness (Ra) of the top surface and/or side surface of the circuit 110 buried in one surface of the insulating layer 100 may be less than 0.1 μm. In addition, the surface roughness of the lower surface of the circuit 110 may also be less than 0.1 μm. Preferably, there may be no surface roughness of the circuit 110 (Ra=0). This may mean that the surface of the circuit 110 is not roughened.

회로(110)의 표면에 조도가 작으면 'skin effect'가 감소할 수 있다. skin effect는 회로의 표면 조도에 의하여 커질 수 있으며, 이러한 skin effect는 신호 손실을 야기한다. 표면 조도가 0.1um보다 작은 경우에 표면 조도가 0.1um 이상인 경우에 비하여 skin effect를 현저히 저감시킬 수 있고, 그 결과 신호 손실이 현저히 감소할 수 있다. 실험 결과에서, 회로 표면에 조화 처리(CZ8101 사용) 수행하여 회로 표면 조도가 0.4um 보다 큰 경우에 비하여, 조화 처리 미수행으로 표면 조도가 0.1um 미만인 회로의 경우, 신호 손실이 20~30% 감소하였다. If the surface of the circuit 110 has a low illuminance, the 'skin effect' may be reduced. The skin effect can be increased by the surface roughness of the circuit, and this skin effect causes signal loss. When the surface roughness is less than 0.1 um, the skin effect can be significantly reduced compared to the case where the surface roughness is 0.1 um or more, and as a result, signal loss can be significantly reduced. As a result of the experiment, compared to the case where the circuit surface roughness is greater than 0.4um by performing roughening treatment (using CZ8101) on the circuit surface, the signal loss is reduced by 20~30% in the case of a circuit whose surface roughness is less than 0.1um without roughening treatment. did

절연층(100)에는 회로(110)와 연결되도록 절연층(100)을 관통하는 비아(140)를 더 포함할 수 있다. 비아(140)는 서로 다른 층에 형성된 회로(110)를 서로 전기적으로 연결하며, 회로(110)의 일부분 상에 위치할 수 있다. The insulating layer 100 may further include a via 140 penetrating the insulating layer 100 to be connected to the circuit 110 . The vias 140 electrically connect circuits 110 formed on different layers to each other, and may be located on a portion of the circuits 110 .

비아(140)는 구리(Cu), 주석(Sn), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다. 비아(140)의 용융점은 회로(110)의 용융점보다 낮을 수 있다. 비아(140)는 도금 또는 금속 페이스트 충진으로 형성될 수 있다.The via 140 is made of copper (Cu), tin (Sn), silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), platinum (Pt), etc. of metals or alloys thereof. The melting point of the via 140 may be lower than that of the circuit 110 . The via 140 may be formed by plating or metal paste filling.

비아(140)의 종단면 형상은 다양할 수 있고, 도면에는 비아(140)의 종단면 형상이 사각형이지만, 제조 공정에 따라 비아(140)의 종단면 형상이 역사다리꼴일 수 있다. 즉, 비아(140)의 횡단면 면적은 절연층(100)의 타면에서 일면으로 갈수록 작아질 수 있다.The shape of the cross section of the via 140 may vary, and although the shape of the cross section of the via 140 is a rectangle in the drawing, the shape of the cross section of the via 140 may be an inverted trapezoid depending on the manufacturing process. That is, the cross-sectional area of the via 140 may decrease from the other surface of the insulating layer 100 to one surface.

회로(110)의 절연층(100)과 맞닿는 표면의 조도가 거의 없으므로, 회로(110)와 절연층(100)의 밀착력 문제를 해결하기 위하여 제1 접착층(120)이 절연층(100)과 회로(110) 사이에 형성된다. 즉, 제1 접착층(120)을 통하여 절연층(100)과 회로(110)가 서로 강하게 접착될 수 있다. Since there is almost no roughness of the surface of the circuit 110 in contact with the insulating layer 100, the first adhesive layer 120 is applied to the insulating layer 100 and the circuit in order to solve the problem of adhesion between the circuit 110 and the insulating layer 100. (110) is formed between. That is, the insulating layer 100 and the circuit 110 may be strongly adhered to each other through the first adhesive layer 120 .

제1 접착층(120)에 의하여 회로(110)와 절연층(100) 간의 박리강도는 0.5 kgf/cm 보다 클 수 있다.The peel strength between the circuit 110 and the insulating layer 100 due to the first adhesive layer 120 may be greater than 0.5 kgf/cm.

제1 접착층(120)은 절연층(100)과 회로(110)가 맞닿는 면적에 형성된다. 제1 접착층(120)은 그뿐만 아니라 절연층(100)의 일면 중 절연층(100)과 회로(110)가 맞닿지 않는 부분까지 연장될 수 있다. 다만, 제1 회로(110)의 표면 중 절연층(100)과 맞닿지 않는 부분에는 형성되지 않을 수 있으나, 이러한 특징으로 한정되는 것은 아니다. 회로(110)가 절연층(100) 일면에 매립되는 경우, 제1 접착층(120)은 절연층(100)의 일면과 회로(110)의 표면을 따라 구불구불하게 형성될 수 있다.The first adhesive layer 120 is formed on an area where the insulating layer 100 and the circuit 110 come into contact. In addition, the first adhesive layer 120 may extend to a portion of one surface of the insulating layer 100 where the insulating layer 100 and the circuit 110 do not come into contact. However, it may not be formed on a portion of the surface of the first circuit 110 that does not come into contact with the insulating layer 100, but is not limited to this feature. When the circuit 110 is buried on one surface of the insulating layer 100 , the first adhesive layer 120 may be formed meanderingly along one surface of the insulating layer 100 and the surface of the circuit 110 .

제1 접착층(120)은 유기 박막일 수 있다. 예를 들어, 제1 접착층(120)은 실란 커플링을 포함하는 유기 박막일 수 있다. 또한, 이러한 제1 접착층(120)은 nm 수준의 두께를 가질 수 있다. The first adhesive layer 120 may be an organic thin film. For example, the first adhesive layer 120 may be an organic thin film including silane coupling. In addition, the first adhesive layer 120 may have a thickness of a nanometer level.

절연층(100)에 비아(140)가 형성되는 경우, 비아(140)는 제1 접착층(120)을 관통할 수 있다. When the via 140 is formed in the insulating layer 100 , the via 140 may pass through the first adhesive layer 120 .

제2 접착층(130)은 절연층(100)의 타면에 형성된다. 제2 접착층(130)은 절연층(100)과 다른 층에 위치한 회로와의 밀착력을 확보하기 위하여 필요하다. The second adhesive layer 130 is formed on the other surface of the insulating layer 100 . The second adhesive layer 130 is necessary to secure adhesion between the insulating layer 100 and circuits located on other layers.

제2 접착층(130)의 유전손실은 절연층(100)의 유전손실보다 작다. 특히, 제2 접착층(130)의 유전정접은 절연층(100)의 유전정접보다 작다. 절연층(100)의 유전정접이 0.004 이하인 경우, 제2 접착층(130)의 유전정접이 0.003일 수 있다.The dielectric loss of the second adhesive layer 130 is smaller than that of the insulating layer 100 . In particular, the dielectric loss tangent of the second adhesive layer 130 is smaller than that of the insulating layer 100 . When the dielectric loss tangent of the insulating layer 100 is 0.004 or less, the dielectric loss tangent of the second adhesive layer 130 may be 0.003.

제2 접착층(130)의 유전정접이 절연층(100)의 유전정접보다 작기 때문에, 신호 손실이 감소될 수 있다. Since the dielectric loss tangent of the second adhesive layer 130 is smaller than that of the insulating layer 100, signal loss can be reduced.

제2 접착층(130)은 실리콘계 수지재로 이루어질 수 있고, 제2 접착층(130)에는 무기 필러가 함유될 수 있다. 무기 필러의 종류 및 함유량이 조절됨에 따라, 제2 접착층(130)의 유전정접이 절연층(100)의 유전정접보다 작을 수 있다.The second adhesive layer 130 may be made of a silicone-based resin material, and an inorganic filler may be contained in the second adhesive layer 130 . As the type and content of the inorganic filler are adjusted, the dielectric loss tangent of the second adhesive layer 130 may be smaller than that of the insulating layer 100 .

제2 접착층(130)의 두께는 제1 접착층(120)의 두께보다 클 수 있고, 절연층(100)의 두께보다 작을 수 있다. 제1 접착층(120)과 제2 접착층(130)은 서로 이격되어 맞닿지 않을 수 있다.The thickness of the second adhesive layer 130 may be greater than the thickness of the first adhesive layer 120 and may be less than the thickness of the insulating layer 100 . The first adhesive layer 120 and the second adhesive layer 130 may be spaced apart from each other and may not come into contact with each other.

한편, 절연층(100)에 비아(140)가 형성되는 경우, 비아(140)는 제2 접착층(130)을 관통할 수 있다.Meanwhile, when the via 140 is formed in the insulating layer 100 , the via 140 may pass through the second adhesive layer 130 .

도 1a를 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은, 하면에 제1 회로(110a)가 매립된 절연층(100), 절연층과 제1 회로(110a) 사이에 개재된 제1 접착층(120), 절연층(100)의 상면에 형성된 제2 접착층(130)을 포함하고, 제2 접착층(130) 상에 형성되고 제1 회로(110a)와 전기적으로 연결되는 제2 회로(110b)를 더 포함할 수 있다. Referring to FIG. 1A , a printed circuit board according to an embodiment of the present invention includes an insulating layer 100 in which a first circuit 110a is embedded on a lower surface, and a first circuit 110a interposed between the insulating layer and the first circuit 110a. The second circuit 110b includes the adhesive layer 120 and the second adhesive layer 130 formed on the upper surface of the insulating layer 100, is formed on the second adhesive layer 130 and is electrically connected to the first circuit 110a. ) may further include.

또한, 본 발명의 실시예에 따른 인쇄회로기판은, 비아(140)를 더 포함하여, 제1 회로(110a)와 제2 회로(110b)가 비아(140)에 의하여 연결될 수 있다. 비아(140)는 절연층(100)을 관통하여 제1 회로(110a) 및 제2 회로(110b)와 연결되며, 제1 접착층(120)과 제2 접착층(130)을 모두 관통한다. 이 경우, 비아(140)의 하면은 제1 회로(110a)에 상면은 제2 회로(110b)에 연결된다.In addition, the printed circuit board according to the embodiment of the present invention further includes a via 140, and the first circuit 110a and the second circuit 110b may be connected by the via 140. The via 140 penetrates the insulating layer 100 and is connected to the first circuit 110a and the second circuit 110b, and penetrates both the first adhesive layer 120 and the second adhesive layer 130 . In this case, the lower surface of the via 140 is connected to the first circuit 110a and the upper surface to the second circuit 110b.

제1 회로(110a) 및 제2 회로(110b)는 앞서 설명한 회로(110)와 동일하다. The first circuit 110a and the second circuit 110b are the same as the circuit 110 described above.

특히, 제1 회로(110a)의 상면 및/또는 측면의 표면 조도(Ra)는 0.1um 보다 작으며, 제2 회로(110b)의 하면의 표면 조도(Ra)는 0.1um보다 작을 수 있다. 제1 회로(110a)의 측면의 표면 조도 역시 0.1um 보다 작을 수 있다. 제1 회로(110a)의 하면의 표면 조도 역시 0.1um 보다 작을 수 있다.In particular, the surface roughness (Ra) of the upper and/or side surfaces of the first circuit 110a may be less than 0.1 um, and the surface roughness (Ra) of the lower surface of the second circuit 110b may be less than 0.1 um. The surface roughness of the side surface of the first circuit 110a may also be less than 0.1 μm. The surface roughness of the lower surface of the first circuit 110a may also be less than 0.1 μm.

제1 접착층(120)은 표면 조도가 거의 없는 제1 회로(110a) 표면에 형성됨으로써 절연층(100)과의 밀착력을 확보할 수 있다. 제1 접착층(120)은 절연층(100)의 하면 상으로 연장될 수 있다.Since the first adhesive layer 120 is formed on the surface of the first circuit 110a having almost no surface roughness, adhesion to the insulating layer 100 may be secured. The first adhesive layer 120 may extend onto the lower surface of the insulating layer 100 .

제2 접착층(130)은 표면 조도가 거의 없는 제2 회로(110b)와 절연층(100)과의 밀착력을 확보하는 역할을 하도록, 절연층(100)과 제2 회로(110b) 사이에 개재된다. The second adhesive layer 130 is interposed between the insulating layer 100 and the second circuit 110b to serve to secure adhesion between the second circuit 110b having little surface roughness and the insulating layer 100. .

제2 접착층(130)의 유전정접은 절연층(100)의 유전정접보다 작으며, 이로써, 고주파 신호가 흐르는 회로(110a, 110b) 주변의 유전손실이 감소될 수 있다.The dielectric loss tangent of the second adhesive layer 130 is smaller than that of the insulating layer 100, and thus, dielectric loss around the circuits 110a and 110b through which high-frequency signals flow can be reduced.

제1 접착층(120)은 제1 접착층(120) 및 제2 접착층(130) 각각의 두께는 절연층(100)의 두께보다 작고, 특히, 제1 접착층(120)의 두께는 제2 접착층(130)의 두께보다 작을 수 있으며, 제1 접착층(120)과 제2 접착층(130)은 절연층(100)을 사이에 두고 서로 이격될 수 있다.In the first adhesive layer 120, the thickness of each of the first adhesive layer 120 and the second adhesive layer 130 is smaller than the thickness of the insulating layer 100, and in particular, the thickness of the first adhesive layer 120 is the second adhesive layer 130. ), and the first adhesive layer 120 and the second adhesive layer 130 may be spaced apart from each other with the insulating layer 100 therebetween.

제1 접착층(120)은 유기 박막으로서 실란 커플링을 포함할 수 있고, 제2 접착층(130)은 실리콘 계열의 수지재일 수 있다.The first adhesive layer 120 is an organic thin film and may include silane coupling, and the second adhesive layer 130 may be a silicon-based resin material.

도 1b를 참조하면, 본 발명의 실시예에 따른 인쇄회로기판에 포함된 비아(140)는 제1 금속층(141) 및 제2 금속층(142)을 포함할 수 있다.Referring to FIG. 1B , a via 140 included in a printed circuit board according to an embodiment of the present invention may include a first metal layer 141 and a second metal layer 142 .

제1 금속층(141)은 제1 회로(110a)에 접촉 및 연결되고, 제2 금속층(142)은 제1 금속층(141) 상에 형성될 수 있다. 제2 금속층(142)은 제2 회로(110b)에 접촉 및 연결될 수 있다.The first metal layer 141 may contact and be connected to the first circuit 110a, and the second metal layer 142 may be formed on the first metal layer 141. The second metal layer 142 may contact and be connected to the second circuit 110b.

제2 금속층(142)의 용융점은 제1 금속층(141)의 용융점보다 낮을 수 있다. 예를 들어, 제1 금속층(141)은 구리(Cu), 제2 금속층(142)은 주석(Sn)을 주성분으로 할 수 있다. 제1 금속층(141)과 제2 금속층(142)은 도금 또는 금속 페이스트 충진으로 형성될 수 있다. The melting point of the second metal layer 142 may be lower than that of the first metal layer 141 . For example, the first metal layer 141 may have copper (Cu), and the second metal layer 142 may have tin (Sn) as a main component. The first metal layer 141 and the second metal layer 142 may be formed by plating or metal paste filling.

도 1c 도 1d를 참조하면, 인쇄회로기판은 복수의 단위층(도 9의 도면번호 10 참고)으로 이루어질 수 있다. 복수의 단위층 중 상하로 적층되는 인접한 적어도 두 개의 단위층 각각은, 일면(예를 들어, 하면)에 회로(110)가 형성된 절연층(100); 상기 절연층(100)과 상기 회로(110) 사이에 형성된 제1 접착층(120); 및 상기 졀연층의 타면(예를 들어, 상면)에 형성된 제2 접착층(130)을 포함할 수 있다. Referring to FIG. 1C and FIG. 1D , the printed circuit board may include a plurality of unit layers (refer to reference numeral 10 in FIG. 9 ). Each of at least two adjacent unit layers stacked vertically among a plurality of unit layers includes an insulating layer 100 having a circuit 110 formed on one surface (eg, a lower surface); a first adhesive layer 120 formed between the insulating layer 100 and the circuit 110; And it may include a second adhesive layer 130 formed on the other surface (eg, upper surface) of the chemo layer.

절연층(100)은 수지와 같은 절연물질로 조성되는 자재이다. 절연층(100)의 수지는 열경화성 수지, 열가소성 수지 등의 다양한 재료로 이루어질 수 있다. 예를 들어, 절연층(100)은 에폭시계 수지 또는 폴리이미드일 수 있다. 이에 대한 설명은 상술한 바와 동일하다. The insulating layer 100 is a material composed of an insulating material such as resin. The resin of the insulating layer 100 may be made of various materials such as thermosetting resin and thermoplastic resin. For example, the insulating layer 100 may be an epoxy-based resin or polyimide. A description thereof is the same as described above.

절연층(100)에는 회로(110)가 형성된다. 회로(110)는 절연층(100) 일면에 형성되며, 절연층(100) 일면에 매립될 수 있다. 회로(110)는 전기 신호를 전달하기 위하여 패턴화 되어 있는 전도체이다. 회로(110)는 전기 전도 특성을 고려하여 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다.A circuit 110 is formed on the insulating layer 100 . The circuit 110 is formed on one surface of the insulating layer 100 and may be buried in the one surface of the insulating layer 100 . The circuit 110 is a conductor that is patterned to transmit electrical signals. The circuit 110 is made of copper (Cu), silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), platinum (Pt) in consideration of electrical conductivity characteristics. It may be made of metals such as or alloys thereof.

회로(110)의 절연층(100)과 맞닿는 상면 및/또는 측면의 표면 조도(Ra)는 0.1um 보다 작을 수 있다. 바람직하게는 회로(110)의 절연층(100)과 맞닿는 표면의 조도는 없을 수 있다. 나아가, 회로(110)의 하면의 표면 조도 역시 0.1um 보다 작을 수 있다.A surface roughness (Ra) of a top surface and/or a side surface of the circuit 110 in contact with the insulating layer 100 may be less than 0.1 μm. Preferably, there may be no roughness of the surface of the circuit 110 in contact with the insulating layer 100 . Furthermore, the surface roughness of the lower surface of the circuit 110 may also be less than 0.1 μm.

절연층(100)에는 회로(110)와 연결되도록 절연층(100)을 관통하는 비아(140)를 더 포함할 수 있다. 비아(140)는 서로 다른 단위층에 형성된 회로(110)를 서로 전기적으로 연결하며, 회로(110)의 일부분 상에 위치할 수 있다. 비아(140) 역시 구리(Cu), 은(Ag), 주석(Sn), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있고, 도금 또는 금속 페이스트 충진으로 형성될 수 있다. 비아(140)의 용융점은 회로(110)의 용융점보다 낮을 수 있다.The insulating layer 100 may further include a via 140 penetrating the insulating layer 100 to be connected to the circuit 110 . The via 140 electrically connects circuits 110 formed on different unit layers to each other, and may be located on a portion of the circuit 110 . The via 140 is also made of copper (Cu), silver (Ag), tin (Sn), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), platinum (Pt), etc. of metals or alloys thereof, and may be formed by plating or metal paste filling. The melting point of the via 140 may be lower than that of the circuit 110 .

특히, 도 1d를 참조하면, 비아(140)는 제1 금속층(141) 및 제2 금속층(142)을 포함할 수 있다. 제1 금속층(141)은 회로(110) 상면에 접촉 및 연결되고, 제2 금속층(142)은 제1 금속층(141) 상에 형성될 수 있다. 제2 금속층(142)은 다른 단위층에 형성된 회로와 접촉 및 연결된다.In particular, referring to FIG. 1D , the via 140 may include a first metal layer 141 and a second metal layer 142 . The first metal layer 141 may contact and be connected to the upper surface of the circuit 110 , and the second metal layer 142 may be formed on the first metal layer 141 . The second metal layer 142 is in contact with and connected to circuits formed on other unit layers.

제2 금속층(142)의 용융점은 제1 금속층(141)의 용융점보다 낮을 수 있다. 예를 들어, 제1 금속층(141)은 구리(Cu), 제2 금속층(142)은 주석(Sn)을 주성분으로 할 수 있다. 제1 금속층(141)과 제2 금속층(142)은 도금 또는 금속 페이스트 충진으로 형성될 수 있다. The melting point of the second metal layer 142 may be lower than that of the first metal layer 141 . For example, the first metal layer 141 may have copper (Cu), and the second metal layer 142 may have tin (Sn) as a main component. The first metal layer 141 and the second metal layer 142 may be formed by plating or metal paste filling.

서로 다른 단위층에 형성된 비아(140)는 서로 스택(stack) 구조를 이룰 수 있다. 스택 구조는 한 비아를 다른 비아 측으로 투영(또는 비아들을 인쇄회로기판과 평행한 어느 가상의 동일평면 상으로 투영)하였을 때 서로 겹치는 구조이며, 나아가 중심선이 수직으로 일렬로 배치될 수 있다.The vias 140 formed on different unit layers may form a stack structure. The stack structure is a structure that overlaps each other when one via is projected onto another via (or vias are projected onto an imaginary coplanar plane parallel to the printed circuit board), and furthermore, the center lines may be vertically aligned.

회로(110)의 절연층(100)과 접촉하는 상면 및/또는 측면의 표면 조도가 거의 없으므로, 회로(110)와 절연층(100)의 밀착력 문제를 해결하기 위하여 제1 접착층(120)이 절연층(100)과 회로(110) 사이에 형성된다. 즉, 제1 접착층(120)을 통하여 절연층(100)과 회로(110)가 서로 강하게 접착될 수 있다. 예를 들어, 절연층(100)과 회로(110)의 박리강도는 0.5 kgf/cm 보다 클 수 있다.Since there is almost no surface roughness of the top and/or side surfaces of the circuit 110 in contact with the insulating layer 100, the first adhesive layer 120 is insulated to solve the problem of adhesion between the circuit 110 and the insulating layer 100. Formed between layer 100 and circuit 110 . That is, the insulating layer 100 and the circuit 110 may be strongly adhered to each other through the first adhesive layer 120 . For example, the peel strength between the insulating layer 100 and the circuit 110 may be greater than 0.5 kgf/cm.

제1 접착층(120)은 절연층(100)과 회로(110)가 맞닿는 면적(회로(110)의 상면 및/또는 측면)에 형성된다. 제1 접착층(120)은 그 뿐만 아니라 절연층(100)의 일면 중 절연층(100)과 회로(110)가 맞닿지 않는 부분(절연층(100)의 하면)까지 연장될 수 있다. 회로(110)가 절연층(100) 일면에 매립되는 경우, 제1 접착층(120)은 절연층(100)의 일면과 회로(110)의 표면을 따라 구불구불하게 형성될 수 있다.The first adhesive layer 120 is formed on an area where the insulating layer 100 and the circuit 110 come into contact (top and/or side surfaces of the circuit 110). In addition, the first adhesive layer 120 may extend to a portion of one surface of the insulating layer 100 where the insulating layer 100 and the circuit 110 do not come into contact (the lower surface of the insulating layer 100). When the circuit 110 is buried on one surface of the insulating layer 100 , the first adhesive layer 120 may be formed meanderingly along one surface of the insulating layer 100 and the surface of the circuit 110 .

제1 접착층(120)은 유기 박막일 수 있다. 예를 들어, 제1 접착층(120)은 실란 커플링을 포함하는 유기 박막일 수 있다. 또한, 이러한 제1 접착층(120)은 nm 수준의 두께를 가질 수 있다. The first adhesive layer 120 may be an organic thin film. For example, the first adhesive layer 120 may be an organic thin film including silane coupling. In addition, the first adhesive layer 120 may have a thickness of a nanometer level.

절연층(100)에 비아(140)가 형성되는 경우, 비아(140)는 제1 접착층(120)을 관통하 수 있다. When the via 140 is formed in the insulating layer 100 , the via 140 may pass through the first adhesive layer 120 .

제2 접착층(130)은 절연층(100)의 타면에 형성된다. 제2 접착층(130)은 절연층(100)이 다른 층에 위치한 회로(110)와의 밀착력을 확보하기 위하여 필요하다. The second adhesive layer 130 is formed on the other surface of the insulating layer 100 . The second adhesive layer 130 is necessary to secure adhesion between the insulating layer 100 and the circuit 110 located on another layer.

제2 접착층(130)의 유전손실은 절연층(100)의 유전손실보다 작다. 특히, 제2 접착층(130)의 유전정접은 절연층(100)의 유전정접보다 작다. 유전정접은 신호 전송 시 절연층(100)에 의하여 손실되는 전력(유전손실)의 비율을 의미한다. 유전정접이 클수록 유전손실이 크다.The dielectric loss of the second adhesive layer 130 is smaller than that of the insulating layer 100 . In particular, the dielectric loss tangent of the second adhesive layer 130 is smaller than that of the insulating layer 100 . The dielectric loss tangent means the ratio of power (dielectric loss) lost by the insulating layer 100 during signal transmission. The larger the dielectric loss tangent, the larger the dielectric loss.

제2 접착층(130)의 유전정접이 절연층(100)의 유전정접보다 작기 때문에, 신호 손실이 감소될 수 있다. Since the dielectric loss tangent of the second adhesive layer 130 is smaller than that of the insulating layer 100, signal loss can be reduced.

제2 접착층(130)은 실리콘계 수지재로 이루어질 수 있고, 제2 접착층(130)의 무기 필러 함량이 절연층(100)의 무기 필러 함량보다 클 수 있다.The second adhesive layer 130 may be made of a silicone-based resin material, and the inorganic filler content of the second adhesive layer 130 may be greater than that of the insulating layer 100 .

제2 접착층(130)의 두께는 제1 접착층(120)의 두께보다 클 수 있고, 절연층(100)의 두께보다 작을 수 있다. The thickness of the second adhesive layer 130 may be greater than the thickness of the first adhesive layer 120 and may be less than the thickness of the insulating layer 100 .

한 단위층 내에서는 제1 접착층(120)과 제2 접착층(130)은 서로 이격되어 맞닿지 않을 수 있다. 다만, 다른 단위층에 위치한 제1 접착층(120)과 제2 접착층(130)은 서로 접촉될 수 있다. 어느 하나의 단위층에 형성된 제1 접착층(120)은 인접한 다른 하나의 단위층에 형성된 제2 접착층(130)과 접촉될 수 있다. 구체적으로, 상부에 위치한 단위층에 형성된 제1 접착층(120)은 하부에 위치한 단위층에 형성된 상기 제2 접착층(130)과 접촉될 수 있다.In one unit layer, the first adhesive layer 120 and the second adhesive layer 130 may be spaced apart from each other and may not come into contact with each other. However, the first adhesive layer 120 and the second adhesive layer 130 located on different unit layers may contact each other. The first adhesive layer 120 formed on one unit layer may come into contact with the second adhesive layer 130 formed on an adjacent unit layer. Specifically, the first adhesive layer 120 formed on the upper unit layer may contact the second adhesive layer 130 formed on the lower unit layer.

한편, 절연층(100)에 비아(140)가 형성되는 경우, 비아(140)는 제2 접착층(130)을 관통할 수 있다. 즉, 어느 하나의 단위층에 형성된 비아(140)는 상기 단위층에 형성된 제1 및 제2 접착층(120, 130)을 관통하여, 인접한 다른 한의 단위층에 형성된 회로(110)와 연결될 수 있다.Meanwhile, when the via 140 is formed in the insulating layer 100 , the via 140 may pass through the second adhesive layer 130 . That is, the via 140 formed in one unit layer may pass through the first and second adhesive layers 120 and 130 formed in the unit layer and be connected to the circuit 110 formed in the other adjacent unit layer.

도 2 내지 도 10은 본 발명의 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 도면이다.2 to 10 are views illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.

도 2에서, 캐리어 상에 회로(110)를 형성하고 유기 박막과 같은 제1 접착층(120)을 형성한다. 캐리어는 절연재(C0)의 양면에 후막 금속박(C1) 및 박막 금속박(C2)이 형성된 것이며, 후막 금속박(C1)과 박막 금속박(C2) 사이에는 이형제가 개재된다. 이러한 금속박(C1, C2)은 구리일 수 있다.In FIG. 2 , a circuit 110 is formed on a carrier and a first adhesive layer 120 such as an organic thin film is formed. The carrier has a thick metal foil (C1) and a thin metal foil (C2) formed on both sides of an insulating material (C0), and a release agent is interposed between the thick metal foil (C1) and the thin metal foil (C2). These metal foils C1 and C2 may be copper.

회로(110)는 SAP, MSAP, Tenting 등 다양한 방식으로 형성될 수 있다.The circuit 110 may be formed in various ways such as SAP, MSAP, and Tenting.

제1 접착층(120)은 증착 또는 딥핑(dipping)의 방식으로 형성될 수 있다. 회로(110)가 형성된 후에 제1 접착층(120)이 형성되므로, 제1 접착층(120)은 회로(110)의 드러나 표면은 물론, 박막 금속박(C2) 표면 상에도 형성될 수 있다.The first adhesive layer 120 may be formed by deposition or dipping. Since the first adhesive layer 120 is formed after the circuit 110 is formed, the first adhesive layer 120 may be formed not only on the exposed surface of the circuit 110 but also on the surface of the thin metal foil C2.

도 3에서 회로(110) 상에 절연층(100)이 형성된다. 절연층(100)은 도포 또는 시트 부착의 방식으로 형성될 수 있다. 절연층(100)의 두께는 회로(110)의 두께보다 클 수 있다.In FIG. 3 , an insulating layer 100 is formed on the circuit 110 . The insulating layer 100 may be formed by applying or attaching a sheet. A thickness of the insulating layer 100 may be greater than a thickness of the circuit 110 .

도 4에서 제2 접착층(130)이 형성된다. 제2 접착층(130)은 절연층(100) 상에 적층될 수 있다. 절연층(100)의 두께는 회로(110)의 두께보다 크기 때문에, 제2 접착층(130)과 제1 접착층(120)은 서로 이격될 수 있다.In FIG. 4 , a second adhesive layer 130 is formed. The second adhesive layer 130 may be stacked on the insulating layer 100 . Since the thickness of the insulating layer 100 is greater than the thickness of the circuit 110, the second adhesive layer 130 and the first adhesive layer 120 may be spaced apart from each other.

도 5에서 비아(140)가 형성된다. 비아(140)는 제1 접착층(120) 및 제2 접착층(130)을 관통할 수 있다. 비아(140)는 금속이 도금되거나 또는 금속 페이스트 충진 등의 방식으로 형성될 수 있고, 비아(140)의 용융점은 회로(110)의 용융점보다 작을 수 있다. 예를 들어, 회로(110)는 구리, 비아(140)는 주석을 주 성분으로 하는 금속으로 형성될 수 있다. In FIG. 5 , vias 140 are formed. The via 140 may pass through the first adhesive layer 120 and the second adhesive layer 130 . The via 140 may be formed by plating metal or filling with metal paste, and the melting point of the via 140 may be lower than that of the circuit 110 . For example, the circuit 110 may be formed of copper and the via 140 may be formed of a metal containing tin as a main component.

도 6에서 제2 접착층(130) 상에 보호필름(F)이 부착된다. 보호필름(F)은 PET일 수 있다.In FIG. 6 , a protective film F is attached on the second adhesive layer 130 . The protective film (F) may be PET.

도 7 및 도 8에서 단위층(10)이 보호필름(F)이 장착된 상태로 캐리어로부터 분리된다. 보호필름(F)은 캐리어에서 단위층(10)이 분리될 때, 단위층(10)을 보호한다. 7 and 8, the unit layer 10 is separated from the carrier with the protective film F attached thereto. The protective film (F) protects the unit layer 10 when the unit layer 10 is separated from the carrier.

도 8에서 도시되는 단위층(10)은 동일한 방식으로 복수로 형성될 수 있다.A plurality of unit layers 10 shown in FIG. 8 may be formed in the same manner.

도 9 및 도 10에서 복수의 단위층(10)이 가접 후 300도 이상의 고온 환경에서 일괄적층 된다. 최상부에는 최외층 회로(210) 및 최외층 절연층(200)이 형성된 층(20)이 위치하여 복수의 단위층(10)이 일괄적층될 수 있다. 최외층 절연층(200)에도 필요에 따라 제1 접착층(미도시)이 형성될 수 있으며, 이 경우, 최외층 절연층(200)과 최외층 회로(210) 사이에 제1 접착층이 개재될 수 있고, 특히, 최외층 회로(210)의 측면에 제1 접착층이 형성될 수 있다. 9 and 10, a plurality of unit layers 10 are collectively stacked in a high-temperature environment of 300 degrees or more after contact bonding. The layer 20 on which the outermost circuit 210 and the outermost insulating layer 200 are formed is positioned at the top, so that a plurality of unit layers 10 may be collectively stacked. A first adhesive layer (not shown) may also be formed on the outermost insulating layer 200 as needed, and in this case, the first adhesive layer may be interposed between the outermost insulating layer 200 and the outermost circuit 210. In particular, a first adhesive layer may be formed on the side surface of the outermost circuit 210 .

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.Although one embodiment of the present invention has been described above, those skilled in the art can add, change, delete, or add components within the scope not departing from the spirit of the present invention described in the claims. The present invention can be variously modified and changed by the like, and this will also be said to be included within the scope of the present invention.

100, 200: 절연층
110, 210: 회로
120: 제1 접착층
130: 제2 접착층
140: 비아
F: 보호필름
10: 단위층100, 200: insulating layer
110, 210: circuit
120: first adhesive layer
130: second adhesive layer
140 via
F: protective film
10: unit layer

Claims (17)

하면에 제1 회로가 매립된 절연층;
상기 절연층과 상기 제1 회로 사이에 개재되며, 상기 절연층의 하면으로 연장되는 제1 접착층; 및
상기 절연층의 상면에 형성된 제2 접착층을 포함하고,
상기 제2 접착층의 유전손실은 상기 절연층의 유전손실보다 작고,
상기 제1 회로의 상면의 조도는 0.1um 보다 작은 인쇄회로기판.
an insulating layer in which the first circuit is buried on the lower surface;
a first adhesive layer interposed between the insulating layer and the first circuit and extending to a lower surface of the insulating layer; and
And a second adhesive layer formed on the upper surface of the insulating layer,
The dielectric loss of the second adhesive layer is smaller than the dielectric loss of the insulating layer,
The roughness of the upper surface of the first circuit is less than 0.1um printed circuit board.
 제1항에 있어서,
상기 제2 접착층 상에 형성되는 제2 회로를 더 포함하는 인쇄회로기판.
According to claim 1,
The printed circuit board further comprising a second circuit formed on the second adhesive layer.
 제2항에 있어서,
상기 제2 회로 하면의 조도는 0.1um 보다 작은 인쇄회로기판.
According to claim 2,
The illuminance of the lower surface of the second circuit is less than 0.1um printed circuit board.
 제3항에 있어서,
상기 제1 회로 및 상기 제2 회로와 연결되도록, 상기 절연층, 상기 제1 접착층 및 상기 제2 접착층을 관통하는 비아를 더 포함하는 인쇄회로기판.
According to claim 3,
The printed circuit board further comprises vias penetrating the insulating layer, the first adhesive layer, and the second adhesive layer to be connected to the first circuit and the second circuit.
 제4항에 있어서,
상기 비아는,
상기 제1 회로와 연결되는 제1 금속층; 및
상기 제1 금속층 상에 형성되어 상기 제2 회로와 연결되는 제2 금속층을 포함하고,
상기 제2 금속층의 용융점은 상기 제1 금속층의 용융점보다 낮은 인쇄회로기판.
According to claim 4,
The via,
a first metal layer connected to the first circuit; and
A second metal layer formed on the first metal layer and connected to the second circuit;
The melting point of the second metal layer is lower than the melting point of the first metal layer printed circuit board.
 제1항에 있어서,
상기 제1 접착층 및 제2 접착층 각각의 두께는 상기 절연층의 두께보다 작은 인쇄회로기판.
According to claim 1,
A thickness of each of the first adhesive layer and the second adhesive layer is smaller than that of the insulating layer.
 제1항에 있어서,
상기 제1 접착층과 상기 제2 접착층은 서로 이격된 인쇄회로기판.
According to claim 1,
The first adhesive layer and the second adhesive layer are spaced apart from each other printed circuit board.
 제1항에 있어서,
상기 제1 접착층의 두께는 상기 제2 접착층의 두께보다 작은 인쇄회로기판.
According to claim 1,
The thickness of the first adhesive layer is smaller than the thickness of the second adhesive layer printed circuit board.
 제1항에 있어서,
상기 제1 접착층은 실란 커플링을 포함하는 유기 박막인 인쇄회로기판.
According to claim 1,
The first adhesive layer is an organic thin film containing a silane coupling printed circuit board.
 제1항에 있어서,
상기 제2 접착층은 실리콘계 수지재로 이루어지는 인쇄회로기판.
According to claim 1,
The second adhesive layer is a printed circuit board made of a silicon-based resin material.
 제1항에 있어서,
상기 제1 접착층은 상기 절연층 하면 상으로 연장되는 인쇄회로기판.
According to claim 1,
The first adhesive layer extends on the lower surface of the insulating layer printed circuit board.
 복수의 단위층으로 이루어지는 인쇄회로기판에 있어서,
상기 복수의 단위층의 중 상하로 적층되는 인접한 두 개의 단위층 각각은,
하면에 회로가 매립된 절연층;
상기 절연층과 상기 회로 사이에 개재되며 상기 절연층의 하면으로 연장되는 제1 접착층; 및
상기 절연층의 상면에 형성된 제2 접착층을 포함하고,
상기 제2 접착층의 유전손실은 상기 절연층의 유전손실보다 작고,
상기 회로의 상면 조도는 0.1um 보다 작은 인쇄회로기판.
In the printed circuit board consisting of a plurality of unit layers,
Each of the two adjacent unit layers stacked up and down among the plurality of unit layers,
An insulating layer in which a circuit is buried on the lower surface;
a first adhesive layer interposed between the insulating layer and the circuit and extending to a lower surface of the insulating layer; and
And a second adhesive layer formed on the upper surface of the insulating layer,
The dielectric loss of the second adhesive layer is smaller than the dielectric loss of the insulating layer,
The top surface roughness of the circuit is less than 0.1um printed circuit board.
 제12항에 있어서,
상기 회로의 하면 조도는 0.1um 보다 작은 인쇄회로기판.
According to claim 12,
The lower surface of the circuit has a roughness of less than 0.1 um printed circuit board.
 제12항에 있어서,
상기 각 단위층은,
상기 회로와 연결되도록 상기 절연층을 관통하는 비아를 더 포함하고,
상기 비아는 상기 제1 접착층 및 상기 제2 접착층을 관통하는 인쇄회로기판.
According to claim 12,
Each unit layer,
Further comprising a via penetrating the insulating layer to be connected to the circuit,
The via penetrates the first adhesive layer and the second adhesive layer.
 제14항에 있어서,
상기 비아는,
상기 회로 상면에 연결되는 제1 금속층; 및
상기 제1 금속층 상에 형성되는 제2 금속층을 포함하고,
상기 제2 금속층의 용융점은 상기 제1 금속층의 용융점보다 낮은 인쇄회로기판.
According to claim 14,
The via,
a first metal layer connected to an upper surface of the circuit; and
A second metal layer formed on the first metal layer,
The melting point of the second metal layer is lower than the melting point of the first metal layer printed circuit board.
 제14항에 있어서,
서로 다른 단위층에 형성된 비아는 스택(stack) 구조를 이루는 인쇄회로기판.
According to claim 14,
A printed circuit board in which vias formed in different unit layers form a stack structure.
 제12항에 있어서,
상부에 위치한 단위층에 형성된 상기 제1 접착층은 하부에 위치한 단위층에 형성된 상기 제2 접착층과 접촉되는 인쇄회로기판.According to claim 12,
The first adhesive layer formed on the upper unit layer is in contact with the second adhesive layer formed on the lower unit layer.
KR1020170148162A 2017-11-08 2017-11-08 Printed circuit board KR102494341B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170148162A KR102494341B1 (en) 2017-11-08 2017-11-08 Printed circuit board
TW107117784A TWI826374B (en) 2017-11-08 2018-05-24 Printed circuit board
JP2018103654A JP7180833B2 (en) 2017-11-08 2018-05-30 printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170148162A KR102494341B1 (en) 2017-11-08 2017-11-08 Printed circuit board

Publications (2)

Publication Number Publication Date
KR20190052458A KR20190052458A (en) 2019-05-16
KR102494341B1 true KR102494341B1 (en) 2023-02-01

Family

ID=66672052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170148162A KR102494341B1 (en) 2017-11-08 2017-11-08 Printed circuit board

Country Status (3)

Country Link
JP (1) JP7180833B2 (en)
KR (1) KR102494341B1 (en)
TW (1) TWI826374B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102214641B1 (en) * 2018-07-16 2021-02-10 삼성전기주식회사 Printed circuit board
KR20210092547A (en) * 2020-01-16 2021-07-26 엘지이노텍 주식회사 Printed circuit board and method of manufacturing thereof
CN112331621A (en) * 2020-11-04 2021-02-05 日月光半导体制造股份有限公司 Antenna semiconductor packaging device and manufacturing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340954A (en) 1999-05-31 2000-12-08 Matsushita Electric Ind Co Ltd Wiring board, manufacture thereof and multilayered wiring board
JP2001015913A (en) 1999-06-25 2001-01-19 Ibiden Co Ltd One-sided circuit board and its production, and production of multilayered wiring board
JP2001168485A (en) 1999-12-07 2001-06-22 Matsushita Electric Ind Co Ltd Wiring board and transfer medium and manufacturing method for them
JP2005053966A (en) 2003-08-05 2005-03-03 Shin Etsu Chem Co Ltd Thermosetting organopolysiloxane composition and adhesive
KR101326999B1 (en) 2012-03-07 2013-11-13 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same
JP2015061058A (en) 2013-09-20 2015-03-30 日本メクトロン株式会社 Multilayer printed wiring board manufacturing method and multilayer printed wiring board
JP2017017307A (en) 2015-06-26 2017-01-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． Printed circuit board and method of manufacturing printed circuit board
JP2017514317A (en) 2014-05-06 2017-06-01 インテル コーポレイション Multi-layer package with integrated antenna

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG162619A1 (en) 2003-04-15 2010-07-29 Denki Kagaku Kogyo Kk Metal base circuit board and its production process
JP2012182437A (en) * 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd Wiring board and method of manufacturing the same
JP6309451B2 (en) * 2012-09-20 2018-04-11 株式会社クラレ Circuit board and manufacturing method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340954A (en) 1999-05-31 2000-12-08 Matsushita Electric Ind Co Ltd Wiring board, manufacture thereof and multilayered wiring board
JP2001015913A (en) 1999-06-25 2001-01-19 Ibiden Co Ltd One-sided circuit board and its production, and production of multilayered wiring board
JP2001168485A (en) 1999-12-07 2001-06-22 Matsushita Electric Ind Co Ltd Wiring board and transfer medium and manufacturing method for them
JP2005053966A (en) 2003-08-05 2005-03-03 Shin Etsu Chem Co Ltd Thermosetting organopolysiloxane composition and adhesive
KR101326999B1 (en) 2012-03-07 2013-11-13 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same
JP2015061058A (en) 2013-09-20 2015-03-30 日本メクトロン株式会社 Multilayer printed wiring board manufacturing method and multilayer printed wiring board
JP2017514317A (en) 2014-05-06 2017-06-01 インテル コーポレイション Multi-layer package with integrated antenna
JP2017017307A (en) 2015-06-26 2017-01-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． Printed circuit board and method of manufacturing printed circuit board

Also Published As

Publication number Publication date
TW201919456A (en) 2019-05-16
TWI826374B (en) 2023-12-21
KR20190052458A (en) 2019-05-16
JP7180833B2 (en) 2022-11-30
JP2019087725A (en) 2019-06-06

Similar Documents

Publication Publication Date Title
KR102494341B1 (en) Printed circuit board
JP5700241B2 (en) Multilayer wiring board and manufacturing method thereof
JP5179920B2 (en) Multilayer wiring board
US11051399B2 (en) Flexible printed circuit board
US20140078706A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
KR102494338B1 (en) Antenna module
US20140060896A1 (en) Printed circuit board
US11483928B2 (en) Flexible printed circuit board
JP7188836B2 (en) printed circuit board
JP2014146650A (en) Wiring board and manufacturing method of the same
US20230047621A1 (en) Circuit board
US20210022250A1 (en) Printed circuit board and printed circuit board strip
US10709016B2 (en) Flexible printed circuit board
JP2013149808A (en) Metal core flexible wiring board and manufacturing method of the same
KR20190044438A (en) Printed circuit board
KR102214641B1 (en) Printed circuit board
CN208768331U (en) Circuit board structure for forming connecting terminal by limiting opening window through solder mask
JP2016100352A (en) Printed wiring board and manufacturing method of the same
KR102483613B1 (en) Printed circuit board
JP2014045092A (en) Substrate with built-in component
US20220248530A1 (en) Wiring substrate
CN108738230A (en) Circuit board structure and manufacturing method thereof
JP4892924B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP2022519075A (en) Circuit board
JP5920716B2 (en) Manufacturing method of component-embedded substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right