KR102494338B1 - Antenna module - Google Patents

Antenna module Download PDF

Info

Publication number
KR102494338B1
KR102494338B1 KR1020170148203A KR20170148203A KR102494338B1 KR 102494338 B1 KR102494338 B1 KR 102494338B1 KR 1020170148203 A KR1020170148203 A KR 1020170148203A KR 20170148203 A KR20170148203 A KR 20170148203A KR 102494338 B1 KR102494338 B1 KR 102494338B1
Authority
KR
South Korea
Prior art keywords
substrate
antenna module
layer
insulating layer
metal pattern
Prior art date
Application number
KR1020170148203A
Other languages
Korean (ko)
Other versions
KR20190052486A (en
Inventor
김기석
유성현
심지혜
유가영
박창화
최유림
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170148203A priority Critical patent/KR102494338B1/en
Priority to TW107117642A priority patent/TWI795407B/en
Priority to JP2018103664A priority patent/JP7184232B2/en
Publication of KR20190052486A publication Critical patent/KR20190052486A/en
Application granted granted Critical
Publication of KR102494338B1 publication Critical patent/KR102494338B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Abstract

본 발명의 일 측면에 따른 안테나 모듈은, 안테나부가 구비된 제1 기판; 상기 제1 기판에 적층된 제2 기판; 상기 제2 기판 내에 형성되고, 상기 안테나부와 전기적으로 연결되는 피딩(feeding)부; 및 상기 피딩부의 말단과 연결되도록 상기 제2 기판 상에 실장되는 RF처리부를 포함하고, 상기 제1 기판의 유전손실은 상기 제2 기판의 유전손실보다 작다.An antenna module according to an aspect of the present invention includes a first substrate having an antenna unit; a second substrate stacked on the first substrate; a feeding unit formed in the second substrate and electrically connected to the antenna unit; and an RF processor mounted on the second substrate to be connected to an end of the feeding unit, wherein dielectric loss of the first substrate is smaller than dielectric loss of the second substrate.

Description

안테나 모듈{ANTENNA MODULE}Antenna module {ANTENNA MODULE}

본 발명은 안테나 모듈에 관한 것이다.The present invention relates to an antenna module.

무선통신 기술의 발전으로 단순한 음성송수신 위주의 통신 서비스에서부터 동영상 방송, 화상전화, 파일전송과 같은 다양한 멀티미디어 응용 서비스가 증대 되고 있다. 이러한 다양한 무선통신 서비스의 시작 이면에는 사용주파수 대역의 밴드 다중화와 GHz 이상의 고주파 대역 이용이 있었다. 특히, 무선통신 기술에 사용되는 고주파 대역은 60GHz 이상까지 검토되고 있다. 이에 따라, 고주파 신호 전송 시 우려되는 신호 손실을 저감할 수 있는 인쇄회로기판 개발이 중요해지고 있다.With the development of wireless communication technology, various multimedia application services such as video broadcasting, video telephony, and file transmission are increasing from communication services focused on simple voice transmission and reception. Behind the beginning of these various wireless communication services was band multiplexing of used frequency bands and the use of high-frequency bands of GHz or higher. In particular, a high-frequency band used in wireless communication technology is being reviewed up to 60 GHz or higher. Accordingly, it is becoming important to develop a printed circuit board capable of reducing signal loss, which is a concern when transmitting a high frequency signal.

공개특허공보 10-2011-0002112 (공개: 2011.01.06)Patent Publication No. 10-2011-0002112 (published: 2011.01.06)

본 발명은 신호 손실이 감소되는 안테나 모듈을 제공하는 것을 목적으로 한다.An object of the present invention is to provide an antenna module in which signal loss is reduced.

본 발명의 일 측면에 따르면, 안테나부가 구비된 제1 기판; 상기 제1 기판에 적층된 제2 기판; 상기 제2 기판 내에 형성되고, 상기 안테나부와 전기적으로 연결되는 피딩(feeding)부; 및 상기 피딩부의 말단과 연결되도록 상기 제2 기판 상에 실장되는 RF처리부를 포함하고, 상기 제1 기판의 유전손실은 상기 제2 기판의 유전손실보다 작은 안테나 모듈이 제공된다.According to one aspect of the present invention, the first substrate provided with an antenna unit; a second substrate stacked on the first substrate; a feeding unit formed in the second substrate and electrically connected to the antenna unit; and an RF processing unit mounted on the second substrate to be connected to an end of the feeding unit, wherein a dielectric loss of the first substrate is smaller than that of the second substrate.

도 1은 본 발명의 일 실시예에 따른 안테나 모듈을 나타낸 도면.
도 2는 본 발명의 다른 실시예에 따른 안테나 모듈을 나타낸 도면.
도 3은 본 발명의 또 다른 실시예에 따른 안테나 모듈을 나타낸 도면.
도 4는 본 발명의 또 다른 실시예에 따른 안테나 모듈을 나타낸 도면.
도 5는 본 발명의 또 다른 실시예에 따른 안테나 모듈을 나타낸 도면.
도 6은 본 발명의 또 다른 실시예에 따른 안테나 모듈을 나타낸 도면.1 is a diagram showing an antenna module according to an embodiment of the present invention;
2 is a diagram showing an antenna module according to another embodiment of the present invention.
3 is a diagram showing an antenna module according to another embodiment of the present invention.
4 is a diagram showing an antenna module according to another embodiment of the present invention.
5 is a diagram showing an antenna module according to another embodiment of the present invention.
6 is a diagram showing an antenna module according to another embodiment of the present invention.

본 발명에 따른 안테나 모듈의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.An embodiment of the antenna module according to the present invention will be described in detail with reference to the accompanying drawings. In the description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals, and overlapping descriptions thereof will be omitted. I'm going to do it.

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.In addition, terms such as first and second used below are only identification symbols for distinguishing the same or corresponding components, and the same or corresponding components are not limited by terms such as first and second. no.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, coupling does not mean only the case of direct physical contact between each component in the contact relationship between each component, but another configuration intervenes between each component so that the component is in the other configuration. It should be used as a concept that encompasses even the case of contact with each other.

도 1은 본 발명의 일 실시예에 따른 안테나 모듈을 나타낸 도면, 도 2는 본 발명의 다른 실시예에 따른 안테나 모듈을 나타낸 도면, 도 3은 본 발명의 또 다른 실시예에 따른 안테나 모듈을 나타낸 도면, 도 4는 본 발명의 또 다른 실시예에 따른 안테나 모듈을 나타낸 도면, 도 5는 본 발명의 또 다른 실시예에 따른 안테나 모듈을 나타낸 도면, 도 6은 본 발명의 또 다른 실시예에 따른 안테나 모듈을 나타낸 도면이다.1 is a view showing an antenna module according to an embodiment of the present invention, FIG. 2 is a view showing an antenna module according to another embodiment of the present invention, FIG. 3 is a view showing an antenna module according to another embodiment of the present invention 4 is a view showing an antenna module according to another embodiment of the present invention, FIG. 5 is a view showing an antenna module according to another embodiment of the present invention, FIG. 6 is a view showing an antenna module according to another embodiment of the present invention It is a drawing showing the antenna module.

도 1 내지 도 6을 참조하면, 본 발명의 일 실시예에 따른 안테나 모듈은, 제1 기판(100), 제2 기판(200), RF처리부(R)를 포함하고, 제1 기판(100)에 안테나부(110)가 구비되고, 제2 기판(200)에 피딩(feeding)부(210)가 구비된다.1 to 6, the antenna module according to an embodiment of the present invention includes a first substrate 100, a second substrate 200, and an RF processing unit R, and the first substrate 100 The antenna unit 110 is provided, and a feeding unit 210 is provided on the second substrate 200 .

제1 기판(100)은 일면에는 안테나부(110)의 적어도 일부가 형성되고, 제1 기판(100)의 타면에는 제2 기판(200)이 접합된다. 제1 기판(100)의 일면에는 솔더 레지스트층(150)이 적층될 수 있다.At least a part of the antenna unit 110 is formed on one surface of the first substrate 100 and the second substrate 200 is bonded to the other surface of the first substrate 100 . A solder resist layer 150 may be stacked on one surface of the first substrate 100 .

제1 기판(100)은 하나 이상의 제1 절연층(120)을 포함한다. 바람직하게는 제1 기판(100)은 상하로 적층된 복수의 제1 절연층(120)으로 이루어진다. 제1 절연층(120)은 수지를 주성분으로 하는 자재이다. 제1 절연층(120)에 함유된 수지는 열경화성 수지, 열가소성 수지 등의 다양한 재료로 이루어질 수 있다. 예를 들어, 제1 절연층(120)의 수지는 에폭시계 수지 또는 폴리이미드일 수 있다. 여기서, 에폭시계 수지는 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락계 에폭시 수지, 크레졸 노볼락계 에폭시 수지, 고무 변성형 에폭시 수지, 고리형 알리파틱계 에폭시 수지, 실리콘계 에폭시 수지, 질소계 에폭시 수지, 인계 에폭시 수지 등일 수 있으나, 이에 한정되지 않는다.The first substrate 100 includes one or more first insulating layers 120 . Preferably, the first substrate 100 includes a plurality of first insulating layers 120 stacked vertically. The first insulating layer 120 is a material containing resin as a main component. The resin contained in the first insulating layer 120 may be made of various materials such as thermosetting resin and thermoplastic resin. For example, the resin of the first insulating layer 120 may be an epoxy-based resin or polyimide. Here, the epoxy-based resin is a naphthalene-based epoxy resin, a bisphenol A-type epoxy resin, a bisphenol-F-type epoxy resin, a novolak-based epoxy resin, a cresol novolak-based epoxy resin, a rubber-modified epoxy resin, a cyclic aliphatic epoxy resin, It may be a silicon-based epoxy resin, a nitrogen-based epoxy resin, a phosphorus-based epoxy resin, and the like, but is not limited thereto.

제1 절연층(120)은 상기의 수지에 무기충전제를 함유할 수 있다. 무기충전제는 실리카(SiO2), 황산바륨(BaSO4), 알루미나(Al2O3) 중 어느 하나가 선택되어 사용되거나, 2 이상을 조합하여 사용될 수 있다. 무기충전제는 그 외에도 탄산칼슘, 탄산마그네슘, 플라이 애시, 천연 실리카, 합성 실리카, 카올린, 클레이, 산화칼슘, 산화마그네슘, 산화티타늄, 산화아연, 수산화칼슘, 수산화알루미늄, 수산화마그네슘, 탈크, 마이카, 하이드로탈사이트, 규산알루미늄, 규산마그네슘, 규산칼슘, 소성 탈크, 규회석, 티탄산칼륨, 황산마그네슘, 황산칼슘, 인산마그네슘 등이 포함될 수 있어 그 물질이 제한되는 것은 아니다. The first insulating layer 120 may contain an inorganic filler in the above resin. As the inorganic filler, any one of silica (SiO 2 ), barium sulfate (BaSO 4 ), and alumina (Al 2 O 3 ) may be selected and used, or a combination of two or more may be used. Other inorganic fillers include calcium carbonate, magnesium carbonate, fly ash, natural silica, synthetic silica, kaolin, clay, calcium oxide, magnesium oxide, titanium oxide, zinc oxide, calcium hydroxide, aluminum hydroxide, magnesium hydroxide, talc, mica, hydrotal Site, aluminum silicate, magnesium silicate, calcium silicate, calcined talc, wollastonite, potassium titanate, magnesium sulfate, calcium sulfate, magnesium phosphate, etc. may be included, and the material is not limited.

제1 절연층(120)의 (금속패턴(130)이 형성되는 면의) 표면 조도(Ra)는 0.2um 보다 작을 수 있다. 제1 절연층(120)의 표면 조도는 디스미어(desmear) 처리 후 측정한 값일 수 있다. 이러한 제1 절연층(120)은 상술한 수지에 상술한 무기충전제가 함유된 빌드업필름(build up film)일 수 있고, 빌드업필름은 PPG(프리프레그)보다 표면 조도가 작아 0.2um 미만일 수 있다. 빌드업필름으로 ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다.The surface roughness (Ra) of the first insulating layer 120 (of the surface on which the metal pattern 130 is formed) may be less than 0.2 μm. The surface roughness of the first insulating layer 120 may be a value measured after desmear treatment. The first insulating layer 120 may be a build-up film containing the above-described inorganic filler in the above-described resin, and the build-up film may have a surface roughness smaller than that of PPG (pre-preg) and be less than 0.2um. there is. ABF (Ajinomoto Build-up Film) and the like may be used as the build-up film.

제1 절연층(120)은 유전정접(Df)이 비교적 작은 재료로 이루어질 수 있고, 제1 절연층(120)의 유전정접은 상술한 무기충전제의 종류 및 함량으로 조절될 수 있다. 제1 절연층(120)의 유전정접은 0.003 이하일 수 있다. 여기서, 유전정접은 신호 전송 시 제1 절연층(120)에 의하여 손실되는 전력(유전손실)의 비율을 의미한다. 유전정접이 클수록 유전손실이 크다.The first insulating layer 120 may be made of a material having a relatively small dielectric loss tangent (Df), and the dielectric loss tangent of the first insulating layer 120 may be adjusted by the type and content of the inorganic filler described above. A dielectric loss tangent of the first insulating layer 120 may be 0.003 or less. Here, the dielectric loss tangent means a ratio of power (dielectric loss) lost by the first insulating layer 120 during signal transmission. The larger the dielectric loss tangent, the larger the dielectric loss.

한편, 제1 기판(100)의 제1 절연층(120)은 유전율(유전상수, Dk)이 비교적 큰 재료로 이루어질 수 있다. 이 경우, 안테나 모듈의 두께 및 사이즈가 작아질 수 있다. 예를 들어, 제1 절연층(120)의 유전상수는, 3.2, 3.4, 5 등의 값을 가질 수 있다. 특히, 제1 절연층(120)의 유전상수(Dk)는 제2 기판(200)의 제2 절연층(220)의 유전상수(Dk)보다 클 수 있고, 이 경우, 제1 절연층(120)의 유전상수는 5의 값을 가질 수 있다.Meanwhile, the first insulating layer 120 of the first substrate 100 may be made of a material having a relatively high dielectric constant (dielectric constant, Dk). In this case, the thickness and size of the antenna module can be reduced. For example, the dielectric constant of the first insulating layer 120 may have a value of 3.2, 3.4, or 5. In particular, the dielectric constant (Dk) of the first insulating layer 120 may be greater than the dielectric constant (Dk) of the second insulating layer 220 of the second substrate 200, in this case, the first insulating layer 120 ) may have a value of 5.

안테나부(110)는 RF 신호를 방사 또는 수신하는 역할을 하며, 10GHz 이상의 고주파 신호를 처리할 수 있다. 안테나부(110)는 제1 절연층(120)의 일면에 형성되는 금속패턴(130)일 수 있고, 금속패턴(130)의 금속은 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다. 이러한 안테나부(110)의 금속패턴(130)은 안테나 패치(patch)일 수 있고, 다각형, 원형 등의 다양한 형상을 가질 수 있으며, 서로 이격된 복수로 이루어질 수 있다. The antenna unit 110 serves to radiate or receive RF signals and can process high-frequency signals of 10 GHz or higher. The antenna unit 110 may be a metal pattern 130 formed on one surface of the first insulating layer 120, and the metal of the metal pattern 130 is copper (Cu), silver (Ag), palladium (Pd), It may be made of a metal such as aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), or platinum (Pt) or an alloy thereof. The metal pattern 130 of the antenna unit 110 may be an antenna patch, may have various shapes such as a polygon or a circle, and may be formed of a plurality spaced apart from each other.

제1 절연층(120)이 복수인 경우, 안테나부(110)의 금속패턴(130)은 각각의 제1 절연층(120) 일면에 형성될 수 있다. 금속패턴(130)은 각각의 제1 절연층(120)마다 형성되며, 각각의 제1 절연층(120)의 상면에 형성될 수 있다. 이로써, 최외층에 위치한 제1 절연층(120)에 형성된 금속패턴(130)은 외부로 노출된다. 한편, 최외층에 위치한 제1 절연층(120) 상에 솔더 레지스트층(150)이 적층되는 경우에도, 금속패턴(130)일 노출될 수 있도록 솔더 레지스트층(150)에 개구가 형성된다. When there are a plurality of first insulating layers 120 , the metal pattern 130 of the antenna unit 110 may be formed on one surface of each first insulating layer 120 . The metal pattern 130 is formed for each first insulating layer 120 and may be formed on an upper surface of each first insulating layer 120 . Thus, the metal pattern 130 formed on the first insulating layer 120 located on the outermost layer is exposed to the outside. Meanwhile, even when the solder resist layer 150 is stacked on the outermost first insulating layer 120 , an opening is formed in the solder resist layer 150 to expose the metal pattern 130 .

각각의 제1 절연층(120)에 형성된 금속패턴(130)은 상하로 대응되는 위치에 형성된다. 따라서, 각각의 제1 절연층(120)에 형성된 금속패턴(130) 간에 전자기적 상호작용으로 인하여 서로 다른 제1 절연층(120)에 형성된 금속패턴(130) 간에 신호 전달이 이루어질 수 있다.The metal patterns 130 formed on each of the first insulating layers 120 are formed at corresponding positions in the upper and lower directions. Therefore, signal transmission can be made between metal patterns 130 formed on different first insulating layers 120 due to electromagnetic interaction between the metal patterns 130 formed on each of the first insulating layers 120 .

금속패턴(130)은 SAP(Semi Additive Process) 공법으로 형성될 수 있으며, 이에 따라, 금속패턴(130)은 시드층(S)과 도금층을 포함할 수 있다. 여기서 시드층(S)의 두께는 1um 이하(예를 들어, 0.6um)일 수 있다. SAP 공정에서 시드층(S) 상에 도금층을 형성한 후에 불필요한 시드층(S)을 (플래시) 에칭으로 제거할 수 있는데, 이 경우, 시드층(S)과 도금층이 동일 금속(예를 들어, 구리)으로 형성되며, 시드층(S) 에칭과 함께 도금층 표면이 일부 에칭될 수 있다. 하지만, 시드층(S)의 두께가 1um 이하인 경우, 에칭되는 도금층이 극히 적으므로, 결과적으로 금속패턴(130)의 상하면 면적 차이가 거의 나지 않는다. The metal pattern 130 may be formed by a semi-additive process (SAP) method, and thus, the metal pattern 130 may include a seed layer S and a plating layer. Here, the seed layer S may have a thickness of 1 um or less (eg, 0.6 um). After forming a plating layer on the seed layer (S) in the SAP process, the unnecessary seed layer (S) may be removed by (flash) etching. In this case, the seed layer (S) and the plating layer are of the same metal (eg, copper), and the surface of the plating layer may be partially etched along with the etching of the seed layer (S). However, when the thickness of the seed layer S is 1 μm or less, since the plating layer to be etched is extremely small, as a result, there is almost no difference in area between the upper and lower surfaces of the metal pattern 130 .

이에 반해, 금속패턴(130)이 MSAP(Modified Semi Additive Process) 공법으로 형성된다면, 금속박막 및 시드층 상에 도금층이 형성되므로, 에칭으로 제거해야하는 금속층(금속박막 및 시드층) 두께가 2um 이상이고, SAP의 경우보다 그 두께가 크다. 따라서, 상기 금속층을 에칭함에 따라 도금층도 에칭되고, 특히 도금층 상측으로 갈수록 에칭량이 많아져, 결과적으로 형성되는 금속패턴(130)의 상하면 면적 차이가 발생하게 된다. On the other hand, if the metal pattern 130 is formed by the MSAP (Modified Semi Additive Process) method, since a plating layer is formed on the metal thin film and the seed layer, the thickness of the metal layer (metal thin film and seed layer) to be removed by etching is 2um or more, , its thickness is greater than that of SAP. Accordingly, as the metal layer is etched, the plating layer is also etched, and in particular, the etching amount increases toward the upper side of the plating layer, resulting in a difference in area between the upper and lower surfaces of the metal pattern 130 formed.

금속패턴(130)의 상하면 면적 차이(공차)는 bandwidth의 차이를 유발하고, 이에 따라 voltage-drop이 발생하므로, 금속패턴(130) 상하면 공차가 적은 것이 신호 손실 저감 측면에서 유리하다. Since the upper and lower surface area difference (tolerance) of the metal pattern 130 causes a difference in bandwidth, and thus a voltage-drop occurs, it is advantageous in terms of reducing signal loss that the upper and lower surface tolerances of the metal pattern 130 are small.

특히, PPG에 비하여 빌드업필름은 그 표면 조도가 작기 때문에(예를 들어, Ra<0.2um), PPG보다 빌드업필름의 경우에, SAP 공법에 따른 시드층(S)을 형성하기가 유리하다. 종합해보면, 빌드업필름에 SAP 공법을 사용하여 금속패턴(130)을 형성하는 것이, 신호 손실 저감 측면에서 바람직하다고 할 수 있다. In particular, since the surface roughness of the build-up film is smaller than that of PPG (eg, Ra<0.2um), it is advantageous to form the seed layer (S) according to the SAP method in the case of the build-up film than PPG. . In summary, it can be said that forming the metal pattern 130 using the SAP method on the build-up film is preferable in terms of reducing signal loss.

한편, 금속패턴(130)의 표면 조도(Ra)는 0.2um보다 작을 수 있고, 나아가 금속패턴(130)의 표면 조도는 0일 수 있다. 금속패턴(130)의 표면 조도가 0인 것은 금속패턴(130)의 표면에 조화처리를 하지 않은 결과일 수 있다. 금속패턴(130)의 조도가 0.2um 이상인 경우, 금속패턴(130)에서의 skin effect가 극대화되고, 이는 신호 손실의 결과를 가져온다. 따라서, 금속패턴(130)의 표면 조도가 0.2um 보다 작으면 신호 손실을 감소시킬 수 있다. 특히, 금속패턴(130)의 표면 조도가 0.5um 보다 큰 경우에 비하여, 금속패턴(130)의 표면 조도가 0.1um 보다 작은 경우에 신호 손실률이 20~30% 감소할 수 있다.Meanwhile, the surface roughness (Ra) of the metal pattern 130 may be less than 0.2 μm, and furthermore, the surface roughness of the metal pattern 130 may be zero. The fact that the surface roughness of the metal pattern 130 is 0 may be the result of not roughening the surface of the metal pattern 130 . When the roughness of the metal pattern 130 is 0.2 μm or more, the skin effect in the metal pattern 130 is maximized, which results in signal loss. Therefore, when the surface roughness of the metal pattern 130 is smaller than 0.2 μm, signal loss can be reduced. In particular, compared to the case where the surface roughness of the metal pattern 130 is greater than 0.5um, the signal loss rate may be reduced by 20 to 30% when the surface roughness of the metal pattern 130 is less than 0.1um.

도 2를 참조하면, 제1 기판(100)은 금속패턴(130)과 연결되는 제1 비아(140)를 더 포함할 수 있다. 제1 비아(140)는 서로 다른 제1 절연층(120)에 형성된 금속패턴(130) 간에 전기적 신호를 전달하는 역할을 하며, 제1 절연층(120)을 관통한다. 제1 비아(140)의 형상은 다양할 수 있으며, 예를 들어, 도 2와 같이 각각의 제1 절연층(120)에 대해서 제1 기판(100)의 외측으로 갈수록 제1 비아(140)의 횡단면적은 커질 수 있다. Referring to FIG. 2 , the first substrate 100 may further include a first via 140 connected to the metal pattern 130 . The first vias 140 serve to transfer electrical signals between metal patterns 130 formed on different first insulating layers 120 and pass through the first insulating layers 120 . The shape of the first via 140 may vary, and for example, as shown in FIG. 2 , the shape of the first via 140 toward the outside of the first substrate 100 with respect to each first insulating layer 120 The cross-sectional area can be large.

각각의 제1 절연층(120)에 형성된 금속패턴(130)은 상하로 대응되는 위치에 형성되므로, 금속패턴(130)과 제1 비아(140)는 서로 일직선으로 형성될 수 있다. 다만, 여기서 '일직선'은 그 중심선들이 반드시 일치해야하는 것은 아니며, 허용 오차를 고려하여 금속패턴(130)과 제1 비아(140)가 스택(stack) 구조를 이룬다는 의미이다.Since the metal patterns 130 formed on each of the first insulating layers 120 are formed at positions corresponding to each other vertically, the metal patterns 130 and the first vias 140 may be formed in a straight line with each other. However, here, the 'straight line' does not necessarily mean that the center lines must coincide, and means that the metal pattern 130 and the first via 140 form a stack structure in consideration of tolerance.

제1 비아(140)는 상술한 SAP 공법으로 형성될 수 있고, 이에 따라, 제1 비아(140)는 시드층(S)과 도금층으로 이루어질 수 있다. 이 경우, 제1 비아(140)의 시드층(S)과 금속패턴(130)의 도금층이 서로 접촉할 수 있다.The first via 140 may be formed by the above-described SAP method, and thus, the first via 140 may be formed of the seed layer S and the plating layer. In this case, the seed layer S of the first via 140 and the plating layer of the metal pattern 130 may contact each other.

도 3 내지 도 4를 참조하면, 제1 기판(100)에는 접착층(L)이 형성될 수 있다. 접착층(L)은 제1 절연층(120)과 금속패턴(130) 사이에 형성될 수 있고, 특히, 제1 절연층(120)과 금속패턴(130)이 접하는 면적에 대해 형성될 수 있다. 다만, 접착층(L)은 제1 절연층(120)의 표면으로 연장되어 형성될 수 있다. 또한, 접착층(L)은 유기 박막으로 나노(nano) 스케일의 두께를 가질 수 있다. 여기서, 접착층(L)은 실란 커플링을 포함하는 재료로 이루어질 수 있다. 한편, 접착층(L)은 증착 또는 딥핑(dipping) 방식으로 형성될 수 있다.Referring to FIGS. 3 and 4 , an adhesive layer L may be formed on the first substrate 100 . The adhesive layer L may be formed between the first insulating layer 120 and the metal pattern 130, and in particular, may be formed on an area where the first insulating layer 120 and the metal pattern 130 come into contact. However, the adhesive layer (L) may be formed extending to the surface of the first insulating layer 120 . In addition, the adhesive layer (L) is an organic thin film and may have a nano-scale thickness. Here, the adhesive layer (L) may be made of a material containing silane coupling. Meanwhile, the adhesive layer L may be formed by deposition or dipping.

접착층(L)은 제1 절연층(120)과 금속패턴(130) 간의 밀착력을 향상시키는 역할을 한다. 특히, 금속패턴(130) 표면 조도가 낮은 경우(예를 들어, Ra < 0.2um), 신호 손실은 저감되는 한편, 금속패턴(130)과 제1 절연층(120) 간의 밀착력이 문제가 될 수 있으며, 이러한 밀착력 문제는 접착층(L)에 의하여 해결될 수 있다. 접착층(L)에 의하여, 금속패턴(130)과 제1 절연층(120) 간의 박리 강도가 0.5kgf/cm 보다 클 수 있다. The adhesive layer (L) serves to improve adhesion between the first insulating layer 120 and the metal pattern 130 . In particular, when the surface roughness of the metal pattern 130 is low (eg, Ra < 0.2um), signal loss is reduced, while adhesion between the metal pattern 130 and the first insulating layer 120 may become a problem. And, this adhesion problem can be solved by the adhesive layer (L). Due to the adhesive layer (L), the peel strength between the metal pattern 130 and the first insulating layer 120 may be greater than 0.5 kgf/cm.

도 4에 도시된 바와 같이, 제1 기판(100) 내에 제1 비아(140)가 형성되는 경우, 제1 비아(140)는 접착층(L)을 관통하여 금속패턴(130)과 연결된다. 즉, 접착층(L)은 제1 비아(140)와 금속패턴(130)이 접하는 영역에는 형성되지 않는다.As shown in FIG. 4 , when the first via 140 is formed in the first substrate 100 , the first via 140 passes through the adhesive layer L and is connected to the metal pattern 130 . That is, the adhesive layer (L) is not formed in a region where the first via 140 and the metal pattern 130 are in contact.

다시, 도 1 내지 도 6을 참조하면, 제2 기판(200)의 일면은 제1 기판(100)과 접합되고, 제2 기판(200)의 타면에는 RF처리부(R)가 실장된다. 제2 기판(200)의 타면에 솔더 레지스트층(250)이 적층되고, RF처리부(R) 외에 캐패시터(C)와 같은 소자가 실장될 수 있다. 또한, 메인보드와의 접합을 위한 솔더볼(SB)도 제2 기판(200)의 타면에 형성될 수 있다. Referring again to FIGS. 1 to 6 , one surface of the second substrate 200 is bonded to the first substrate 100 , and the RF processor R is mounted on the other surface of the second substrate 200 . A solder resist layer 250 may be stacked on the other surface of the second substrate 200, and a device such as a capacitor C may be mounted in addition to the RF processor R. In addition, solder balls SB for bonding with the main board may also be formed on the other surface of the second substrate 200 .

제2 기판(200)은 하나 이상의 제2 절연층(220)을 포함하고, 바람직하게는 상하 방향으로 적층된 복수의 제2 절연층(220)으로 이루어진다. 제2 절연층(220)은 수지를 주성분으로 하는 자재이며, 제2 절연층(220)의 수지는 열경화성 수지, 열가소성 수지 등의 다양한 재료로 이루어질 수 있다. The second substrate 200 includes one or more second insulating layers 220, and is preferably made of a plurality of second insulating layers 220 stacked in a vertical direction. The second insulating layer 220 is a material containing resin as a main component, and the resin of the second insulating layer 220 may be made of various materials such as thermosetting resin and thermoplastic resin.

예를 들어, 제2 절연층(220)의 수지는 에폭시계 수지 또는 폴리이미드일 수 있다. 여기서, 에폭시계 수지는 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락계 에폭시 수지, 크레졸 노볼락계 에폭시 수지, 고무 변성형 에폭시 수지, 고리형 알리파틱계 에폭시 수지, 실리콘계 에폭시 수지, 질소계 에폭시 수지, 인계 에폭시 수지 등일 수 있으나, 이에 한정되지 않는다.For example, the resin of the second insulating layer 220 may be an epoxy-based resin or polyimide. Here, the epoxy-based resin is a naphthalene-based epoxy resin, a bisphenol A-type epoxy resin, a bisphenol-F-type epoxy resin, a novolak-based epoxy resin, a cresol novolak-based epoxy resin, a rubber-modified epoxy resin, a cyclic aliphatic epoxy resin, It may be a silicon-based epoxy resin, a nitrogen-based epoxy resin, a phosphorus-based epoxy resin, and the like, but is not limited thereto.

제2 절연층(220)은 상기의 수지에 무기충전제를 함유할 수 있다. 무기충전제는 실리카(SiO2), 황산바륨(BaSO4), 알루미나(Al2O3) 중 어느 하나가 선택되어 사용되거나, 2 이상을 조합하여 사용될 수 있다. 무기충전제는 그 외에도 탄산칼슘, 탄산마그네슘, 플라이 애시, 천연 실리카, 합성 실리카, 카올린, 클레이, 산화칼슘, 산화마그네슘, 산화티타늄, 산화아연, 수산화칼슘, 수산화알루미늄, 수산화마그네슘, 탈크, 마이카, 하이드로탈사이트, 규산알루미늄, 규산마그네슘, 규산칼슘, 소성 탈크, 규회석, 티탄산칼륨, 황산마그네슘, 황산칼슘, 인산마그네슘 등이 포함될 수 있어 그 물질이 제한되는 것은 아니다. The second insulating layer 220 may contain an inorganic filler in the above resin. As the inorganic filler, any one of silica (SiO 2 ), barium sulfate (BaSO 4 ), and alumina (Al 2 O 3 ) may be selected and used, or a combination of two or more may be used. Other inorganic fillers include calcium carbonate, magnesium carbonate, fly ash, natural silica, synthetic silica, kaolin, clay, calcium oxide, magnesium oxide, titanium oxide, zinc oxide, calcium hydroxide, aluminum hydroxide, magnesium hydroxide, talc, mica, hydrotal Site, aluminum silicate, magnesium silicate, calcium silicate, calcined talc, wollastonite, potassium titanate, magnesium sulfate, calcium sulfate, magnesium phosphate, etc. may be included, and the material is not limited.

제2 절연층(220)의 표면 조도(Ra)는 0.2um 보다 작을 수 있다. 제2 절연층(220)의 표면 조도는 디스미어(desmear) 처리 후에 측정된 값일 수 있다. 이러한 제2 절연층(220)은 상술한 수지에 상술한 무기충전제가 함유된 빌드업필름(build up film)일 수 있고, 빌드업필름은 PPG(프리프레그)보다 표면 조도가 작아 0.2um 미만일 수 있다. 빌드업필름으로 ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다.A surface roughness (Ra) of the second insulating layer 220 may be less than 0.2 μm. The surface roughness of the second insulating layer 220 may be a value measured after desmear treatment. The second insulating layer 220 may be a build-up film containing the above-described inorganic filler in the above-described resin, and the build-up film may have a surface roughness smaller than that of PPG (prepreg) and may be less than 0.2um. there is. ABF (Ajinomoto Build-up Film) and the like may be used as the build-up film.

제2 절연층(220)은 유전정접(Df)이 비교적 작은 재료로 이루어질 수 있고, 제2 절연층(220)의 유전정접은 상술한 무기충전제의 종류 및 함량으로 조절될 수 있다. 제2 절연층(220)의 유전정접은 0.004 이하일 수 있다. 이 경우에, 제2 절연층(220)의 유전정접은 제1 절연층(120)의 유전정접 이상일 수 있으며, 바람직하게는 제2 절연층(220)의 유전정접은 제1 절연층(120)의 유전정접보다 크다. The second insulating layer 220 may be made of a material having a relatively small dielectric loss tangent (Df), and the dielectric loss tangent of the second insulating layer 220 may be adjusted by the type and content of the inorganic filler described above. A dielectric loss tangent of the second insulating layer 220 may be 0.004 or less. In this case, the dielectric loss tangent of the second insulating layer 220 may be equal to or greater than that of the first insulating layer 120, and preferably, the dielectric loss tangent of the second insulating layer 220 is equal to or greater than that of the first insulating layer 120. is greater than the dielectric loss tangent of

또한, 상술한 바와 같이, 제2 절연층(220)의 유전율(유전상수, Dk)은 제1 절연층(120)의 유전율(유전상수, Dk)보다 작을 수 있다. Also, as described above, the dielectric constant (dielectric constant, Dk) of the second insulating layer 220 may be smaller than the dielectric constant (dielectric constant, Dk) of the first insulating layer 120 .

피딩(feeding)부(210)는 안테나부(110)와 RF처리부(R) 간에 신호를 전달하는 역할을 한다. 예를 들어, 피딩부(210)는 안테나부(110)로 수신받은 고주파 신호를 RF처리부(R)로 전달한다. 피딩부(210)는 제2 절연층(220) 내에 형성되는 제2 비아(240)를 포함하고, 제2 기판(200)이 복수의 제2 절연층(220)을 포함하는 경우, 제2 비아(240)는 각각의 제2 절연층(220) 내부에 형성된다. 제2 비아(240)는 안테나부(110) 및 RF처리부(R)와 전기적으로 연결되며, 각각의 제2 절연층(220)에 형성되는 제2 비아(240)는 복수의 제2 절연층(220)을 통과하면서 RF처리부(R) 측으로 수렴하도록 형성된다. 즉, RF처리부(R)가 안테나 모듈의 중앙부에 위치하는 경우, 복수의 제2 절연층(220)에 걸쳐 형성되는 복수의 제2 비아(240)는 제2 기판(200)의 일면에서 타면으로 갈수록 외측에서 중앙부 쪽으로 수렴하게 된다.The feeding unit 210 serves to transfer signals between the antenna unit 110 and the RF processing unit R. For example, the feeding unit 210 transfers the high frequency signal received through the antenna unit 110 to the RF processing unit R. The feeding part 210 includes the second via 240 formed in the second insulating layer 220, and when the second substrate 200 includes a plurality of second insulating layers 220, the second via 240 is formed inside each second insulating layer 220 . The second via 240 is electrically connected to the antenna unit 110 and the RF processing unit R, and the second via 240 formed in each second insulating layer 220 is a plurality of second insulating layers ( 220) and converge toward the RF processing unit (R). That is, when the RF processing unit R is located in the central portion of the antenna module, the plurality of second vias 240 formed over the plurality of second insulating layers 220 extend from one side of the second substrate 200 to the other side. It gradually converges from the outside to the center.

제2 비아(240)의 형상은 다양할 수 있으며, 예를 들어, 도 1 등에서와 같이, 각각의 제2 절연층(220)에 대해서 제2 기판(200)의 (상하 방향으로)외측으로 갈수록 제2 비아(240)의 횡단면적이 커질 수 있고, 제1 비아(140)와 제2 비아(240)의 형상은 대칭일 수 있다.The shape of the second via 240 may vary, and, for example, as shown in FIG. 1 , for each second insulating layer 220, toward the outside of the second substrate 200 (in the vertical direction) The cross-sectional area of the second via 240 may be increased, and the shapes of the first via 140 and the second via 240 may be symmetrical.

다만, 이러한 형상으로 한정되는 것은 아니며, 제1 비아(140) 및 제2 비아(240)의 횡단면적 증감의 방향성은 동일할 수 있고, 이는, 제1 기판(100)과 제2 기판(200)을 각각 별도로 형성한 후, 제1 기판(100)과 제2 기판(200)을 서로 접합한 방식의 결과일 수 있다.However, it is not limited to this shape, and the cross-sectional area increase or decrease direction of the first via 140 and the second via 240 may be the same, which is, the first substrate 100 and the second substrate 200 It may be the result of a method in which the first substrate 100 and the second substrate 200 are bonded to each other after separately forming each.

제2 기판(200)은 제2 비아(240)와 연결 및 접촉되도록 제2 절연층(220) 일면에 형성되는 패드(230)를 더 포함할 수 있다. 패드(230)와 비아가 접하는 면에서, 패드(230)의 면적은 제2 비아(240)의 면적보다 크다. 한편, 제2 비아(240) 및 패드(230)는 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다.The second substrate 200 may further include a pad 230 formed on one surface of the second insulating layer 220 to be connected to and contact the second via 240 . On a surface where the pad 230 and the via contact, an area of the pad 230 is larger than that of the second via 240 . Meanwhile, the second via 240 and the pad 230 are made of copper (Cu), silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), or platinum. It may be made of a metal such as (Pt) or an alloy thereof.

패드(230)는 SAP(Semi Additive Process) 공법으로 형성될 수 있으며, 이에 따라, 패드(230)는 시드층(S)과 도금층을 포함할 수 있다. 여기서 시드층(S)의 두께는 1um 이하(예를 들어, 0.6um)일 수 있다. 이 경우, 결과적으로 형성된 패드(230)의 상하면 면적 차이가 거의 나지 않는다. The pad 230 may be formed by a semi-additive process (SAP) method, and thus, the pad 230 may include a seed layer S and a plating layer. Here, the thickness of the seed layer S may be 1 um or less (eg, 0.6 um). In this case, there is little difference between the upper and lower surfaces of the resulting pad 230 .

패드(230)의 상하면 면적 차이(공차)는 bandwidth의 차이를 유발하고, 이에 따라 voltage-drop이 발생하므로, 패드(230)의 상하면 공차가 적은 것이 신호 손실 저감 측면에서 유리하다. 상술한 금속패드(230)의 경우와 마찬가지로, 빌드업필름에 SAP 공법을 사용하여 패드(230)를 형성하는 것이, 신호 손실 저감 측면에서 바람직하다고 할 수 있다. Since the difference (tolerance) between the upper and lower surfaces of the pad 230 causes a difference in bandwidth, and thus a voltage-drop occurs, it is advantageous in terms of reducing signal loss that the upper and lower surface tolerances of the pad 230 are small. As in the case of the above-described metal pad 230, it can be said that it is preferable to form the pad 230 using the SAP method on the build-up film in terms of reducing signal loss.

한편, 패드(230)의 표면 조도(Ra)는 0.2um보다 작을 수 있고, 나아가 패드(230)의 표면 조도는 0일 수 있다. 패드(230)의 표면 조도가 0인 것은 패드(230)의 표면에 조화처리를 하지 않은 결과일 수 있다. 패드(230)의 조도가 0.2um 이상인 경우, 패드(230)에서의 skin effect가 극대화되고, 이는 신호 손실의 결과를 가져온다. 따라서, 패드(230)의 표면 조도가 0.2um 보다 작으면 신호 손실을 감소시킬 수 있다. 특히, 패드(230)의 표면 조도가 0.5um 보다 큰 경우에 비하여, 패드(230)의 표면 조도가 0.1um 보다 작은 경우에 신호 손실률이 20~30% 감소할 수 있다.Meanwhile, the surface roughness (Ra) of the pad 230 may be less than 0.2 μm, and furthermore, the surface roughness of the pad 230 may be zero. The fact that the surface roughness of the pad 230 is 0 may be the result of not roughening the surface of the pad 230 . When the roughness of the pad 230 is 0.2 μm or more, the skin effect on the pad 230 is maximized, resulting in signal loss. Accordingly, when the surface roughness of the pad 230 is less than 0.2 μm, signal loss can be reduced. In particular, compared to the case where the surface roughness of the pad 230 is greater than 0.5 um, the signal loss rate may be reduced by 20 to 30% when the surface roughness of the pad 230 is less than 0.1 um.

도 3 내지 도 4를 참조하면, 제1 기판(100)에는 접착층(L)이 형성될 수 있다. 접착층(L)은 제2 절연층(220)과 패드(230) 사이에 형성될 수 있고, 특히, 제2 절연층(220)과 패드(230)가 접하는 면적에 대해 형성될 수 있다. 다만, 접착층(L)은 제2 절연층(220)의 표면으로 연장되어 형성될 수 있다. 또한, 접착층(L)은 유기 박막으로 나노(nano) 스케일의 두께를 가질 수 있다. 여기서, 접착층(L)은 실란 커플링을 포함하는 재료로 이루어질 수 있다. 한편, 접착층(L)은 증착 또는 딥핑(dipping) 방식으로 형성될 수 있다.Referring to FIGS. 3 and 4 , an adhesive layer L may be formed on the first substrate 100 . The adhesive layer (L) may be formed between the second insulating layer 220 and the pad 230, and in particular, may be formed on a contact area between the second insulating layer 220 and the pad 230. However, the adhesive layer (L) may be formed extending to the surface of the second insulating layer 220 . In addition, the adhesive layer (L) is an organic thin film and may have a nano-scale thickness. Here, the adhesive layer (L) may be made of a material containing silane coupling. Meanwhile, the adhesive layer L may be formed by deposition or dipping.

접착층(L)은 제2 절연층(220)과 패드(230) 간의 밀착력을 향상시키는 역할을 한다. 특히, 패드(230) 표면 조도가 낮은 경우(예를 들어, Ra < 0.2um), 신호 손실은 저감되는 한편, 패드(230)와 제2 절연층(220) 간의 밀착력이 문제가 될 수 있으며, 이러한 밀착력 문제는 접착층(L)에 의하여 해결될 수 있다. 접착층(L)에 의하여, 패드(230)와 제2 절연층(220) 간의 박리 강도가 0.5kgf/cm 보다 클 수 있다. The adhesive layer (L) serves to improve adhesion between the second insulating layer 220 and the pad 230 . In particular, when the surface roughness of the pad 230 is low (eg, Ra < 0.2um), signal loss is reduced, while the adhesion between the pad 230 and the second insulating layer 220 may become a problem, This adhesion problem can be solved by the adhesive layer (L). Due to the adhesive layer (L), the peel strength between the pad 230 and the second insulating layer 220 may be greater than 0.5 kgf/cm.

한편, 제2 비아(240)는 접착층(L)을 관통하여 패드(230)와 연결될 수 있다. 즉, 접착층(L)은 제2 비아(240)와 패드(230)가 접촉되는 영역에는 형성되지 않는다.Meanwhile, the second via 240 may pass through the adhesive layer L and be connected to the pad 230 . That is, the adhesive layer L is not formed in a region where the second via 240 and the pad 230 contact each other.

도 5를 참조하면, 제2 기판(200)은 패드를 포함하지 않는 padless 구조일 수 있다. 즉, 제2 비아(240) 중, 서로 다른 제2 절연층(220)에 형성된 인접한 두 개의 비아(241, 242)는 패드를 개재하지 않고 직접 접촉될 수 있다. 일반적으로 패드와 비아가 접촉되는 면에서, 패드의 면적은 비아의 면적보다 크고, 이러한 패드의 단부를 통하여 신호 손실이 발생할 수 있다. 따라서, 패드가 없이 비아(241, 242) 간에 접촉 및 연결이 된다면, 패드를 통한 신호 손실을 방지할 수 있다.Referring to FIG. 5 , the second substrate 200 may have a padless structure that does not include a pad. That is, among the second vias 240 , two adjacent vias 241 and 242 formed on different second insulating layers 220 may be in direct contact without intervening a pad. In general, on a surface where a pad and a via contact, an area of the pad is larger than that of the via, and signal loss may occur through an end of the pad. Therefore, if contact and connection are made between the vias 241 and 242 without a pad, signal loss through the pad can be prevented.

여기서, 제2 비아(140)가 SAP 공법으로 제조된 결과, 시드층(S)과 도금층을 포함하는 경우, 두 개의 비아(241, 242) 중, 하나(242)의 시드층은 다른 하나(241)의 도금층과 접촉된다.Here, as a result of the second via 140 manufactured by the SAP method, when the seed layer (S) and the plating layer are included, one of the two vias 241 and 242 is the seed layer of the other one (241). ) is in contact with the plating layer of

또한, 도 6을 참조하면, 제2 기판(200)을 상술한 padless 구조를 가지며, 제2 비아(240)의 횡단면적이 제2 기판(200)의 상하 방향으로 갈수록 동일할 수 있다. 이는 제2 기판(200)의 제2 절연층(220)이 적층된 후에 모든 제2 절연층(220)을 관통하는 비아홀이 형성된 후에 시드층(S) 및 도금층이 형성된 결과일 수 있다.Also, referring to FIG. 6 , the second substrate 200 has the above-described padless structure, and the cross-sectional area of the second via 240 may be the same in the vertical direction of the second substrate 200 . This may be a result of the formation of the seed layer S and the plating layer after via holes penetrating all the second insulating layers 220 are formed after the second insulating layers 220 of the second substrate 200 are stacked.

다시, 도 1 내지 도 6을 참조하면, 본 발명의 실시예에 따른 안테나 모듈은 코어층(300)을 더 포함할 수 있다. Again, referring to FIGS. 1 to 6 , the antenna module according to an embodiment of the present invention may further include a core layer 300 .

코어층(300)은 제1 기판(100)과 제2 기판(200) 사이에 형성되며, 절연재로 이루어지고, 안테나 모듈에 강성을 부여할 수 있다. 한편, 코어층(300)의 유전손실은 제1 기판(100)의 유전손실 보다 크고, 코어층(300)을 이루는 절연재의 유전정접은 제1 기판(100)의 제1 절연층(120)의 유전정접보다 클 수 있다. 여기서, 코어층(300)의 절연재는 제2 기판(200)의 제2 절연층(220)과 유사한 재료로 이루어지고, 코어층(300)의 유전정접은 제2 기판(200)의 제2 절연층(220)의 유전정접과 유사 또는 동일할 수 있다.The core layer 300 is formed between the first substrate 100 and the second substrate 200, is made of an insulating material, and may impart rigidity to the antenna module. Meanwhile, the dielectric loss of the core layer 300 is greater than that of the first substrate 100, and the dielectric loss tangent of the insulating material constituting the core layer 300 is that of the first insulating layer 120 of the first substrate 100. It can be greater than the dielectric loss tangent. Here, the insulating material of the core layer 300 is made of a material similar to that of the second insulating layer 220 of the second substrate 200, and the dielectric loss tangent of the core layer 300 is the second insulating material of the second substrate 200. It may be similar or equal to the dielectric loss tangent of layer 220 .

코어층(300) 일면(제1 기판(100)과 접합되는 면)에는 피딩라인(feeding line)(310)이 형성되고, 코어층(300) 내부에는 상기 피딩라인(310)과 연결되는 관통비아(320)가 형성되며, 코어층(300) 타면(제2 기판(200)과 접합되는 면)에는 관통비아(320)와 연결되는 비아패드(330)가 형성될 수 있다. 비아패드(330)는 제2 기판(200)의 피딩부(210)와 전기적으로 연결된다. 즉, 제1 기판(100)과 제2 기판(200) 사이에 형성된 코어층(300)을 통하여 제 기판과 제2 기판(200)이 전기적으로 연결될 수 있다.A feeding line 310 is formed on one surface of the core layer 300 (a surface bonded to the first substrate 100), and through vias connected to the feeding line 310 are formed inside the core layer 300. 320 is formed, and a via pad 330 connected to the through via 320 may be formed on the other surface of the core layer 300 (a surface bonded to the second substrate 200). The via pad 330 is electrically connected to the feeding part 210 of the second substrate 200 . That is, the first substrate and the second substrate 200 may be electrically connected through the core layer 300 formed between the first substrate 100 and the second substrate 200 .

피딩라인(310)은 안테나부(110)의 금속패턴(130)과 연결 및 접촉되며, 최하층(코어층(300)과 가장 가까운 제1 절연층(120))에 형성된 복수의 금속패턴(130)은 동일한 피딩라인(310)에 연결될 수 있다. The feeding line 310 is connected to and in contact with the metal pattern 130 of the antenna unit 110, and the plurality of metal patterns 130 formed on the lowest layer (the first insulating layer 120 closest to the core layer 300) may be connected to the same feeding line 310.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.Although one embodiment of the present invention has been described above, those skilled in the art can add, change, delete, or add components within the scope not departing from the spirit of the present invention described in the claims. The present invention can be variously modified and changed by the like, and this will also be said to be included within the scope of the present invention.

100: 제1 기판
110: 안테나부
120: 제1 절연층
130: 금속패턴
140: 제1 비아
150: 솔더 레지스트층
200: 제2 기판
210: 피딩부
220: 제2 절연층
230: 패드
240, 241, 242: 제2 비아
250: 솔더 레지스트층
300: 코어층
310: 피딩라인
320: 관통비아
330: 비아패드
R: RF처리부
C: 캐패시터
L: 접착층
S: 시드층100: first substrate
110: antenna unit
120: first insulating layer
130: metal pattern
140: first via
150: solder resist layer
200: second substrate
210: feeding unit
220: second insulating layer
230: pad
240, 241, 242: second via
250: solder resist layer
300: core layer
310: feeding line
320: through via
330: via pad
R: RF processing unit
C: capacitor
L: adhesive layer
S: seed layer

Claims (22)

안테나부가 구비된 제1 기판;
상기 제1 기판에 적층된 제2 기판;
상기 제2 기판 내에 형성되고, 상기 안테나부와 전기적으로 연결되는 피딩(feeding)부; 및
상기 피딩부의 말단과 연결되도록 상기 제2 기판 상에 실장되는 RF처리부를 포함하고,
상기 제1 기판은 상하 방향으로 적층된 복수의 제1 절연층을 포함하고,
상기 안테나부는 상기 복수의 제1 절연층 각각의 일면에 형성된 금속패턴을 포함하고,
상기 복수의 제1 절연층 각각의 유전손실은 상기 제2 기판의 유전손실보다 작은 안테나 모듈.
a first substrate having an antenna unit;
a second substrate stacked on the first substrate;
a feeding unit formed in the second substrate and electrically connected to the antenna unit; and
An RF processing unit mounted on the second substrate so as to be connected to an end of the feeding unit;
The first substrate includes a plurality of first insulating layers stacked in a vertical direction,
The antenna unit includes a metal pattern formed on one surface of each of the plurality of first insulating layers,
A dielectric loss of each of the plurality of first insulating layers is smaller than a dielectric loss of the second substrate.
 제1항에 있어서,
상기 제1 기판의 유전율은 상기 제2 기판의 유전율보다 큰 안테나 모듈.
According to claim 1,
The antenna module of claim 1 , wherein the permittivity of the first substrate is greater than that of the second substrate.
 삭제delete 제1항에 있어서,
상기 제1 절연층은
수지와 무기충전제를 포함하는 빌드업 필름으로 이루어진 안테나 모듈.
According to claim 1,
The first insulating layer is
An antenna module made of a build-up film containing resin and inorganic filler.
 제1항에 있어서,
상기 제1 절연층의 표면 조도(Ra)는 0.2um 보다 작은 안테나 모듈.
According to claim 1,
The surface roughness (Ra) of the first insulating layer is smaller than 0.2um antenna module.
 제1항에 있어서,
상기 제1 기판은 상기 금속패턴과 연결되도록 상기 제1 절연층을 관통하는 비아를 더 포함하는 안테나 모듈.
According to claim 1,
The first substrate further includes a via penetrating the first insulating layer to be connected to the metal pattern.
 제1항에 있어서,
상기 금속패턴은,
시드층; 및
상기 시드층 상에 형성된 도금층을 포함하는 안테나 모듈.
According to claim 1,
The metal pattern,
seed layer; and
Antenna module comprising a plating layer formed on the seed layer.
 제1항에 있어서,
상기 금속패턴 표면의 조도(Ra)는 0.2um 보다 작은 안테나 모듈.
According to claim 1,
The roughness (Ra) of the surface of the metal pattern is less than 0.2um antenna module.
 제1항에 있어서,
상기 제1 절연층과 상기 금속패턴 사이에 형성되는 접착층을 더 포함하는 안테나 모듈.
According to claim 1,
The antenna module further comprises an adhesive layer formed between the first insulating layer and the metal pattern.
 제1항에 있어서,
상기 제2 기판은 상하 방향으로 적층된 복수의 제2 절연층을 포함하고
상기 피딩부는
상기 복수의 제2 절연층 각각의 내부에 형성되는 비아를 포함하는 안테나 모듈.
According to claim 1,
The second substrate includes a plurality of second insulating layers stacked in a vertical direction,
The feeding part
An antenna module comprising a via formed inside each of the plurality of second insulating layers.
 제10항에 있어서,
상기 비아와 연결되도록 상기 제2 절연층 각각의 일면에 형성되는 패드를 더 포함하는 안테나 모듈.
According to claim 10,
The antenna module further comprises a pad formed on one surface of each of the second insulating layers to be connected to the via.
 제10항에 있어서,
상기 제2 절연층은
수지와 무기충전제를 포함하는 빌드업 필름으로 이루어진 안테나 모듈.
According to claim 10,
The second insulating layer is
An antenna module made of a build-up film containing resin and inorganic filler.
 제10항에 있어서,
상기 제2 절연층의 표면 조도(Ra)는 0.2um 보다 작은 안테나 모듈.
According to claim 10,
The surface roughness (Ra) of the second insulating layer is smaller than 0.2um antenna module.
 제11항에 있어서,
상기 패드 표면의 조도(Ra)는 0.2um 보다 작은 안테나 모듈.
According to claim 11,
The antenna module having a roughness (Ra) of the surface of the pad is less than 0.2um.
 제11항에 있어서,
상기 제2 절연층과 상기 패드 사이에 형성되는 접착층을 더 포함하고,
상기 비아는 상기 접착층을 관통하는 안테나 모듈.
According to claim 11,
Further comprising an adhesive layer formed between the second insulating layer and the pad,
The via is an antenna module penetrating the adhesive layer.
 제10항에 있어서,
상기 비아 중, 서로 다른 제2 절연층에 형성된 두 개의 비아는 패드를 개재하지 않고 직접 접촉되는 안테나 모듈.
According to claim 10,
Among the vias, two vias formed in different second insulating layers are in direct contact without intervening a pad.
 제16항에 있어서,
상기 비아의 횡단면적은 상기 제2 절연층의 상하 방향으로 갈수록 일정한 안테나 모듈.
According to claim 16,
The cross-sectional area of the via is constant in the vertical direction of the second insulating layer.
 제10항에 있어서,
상기 비아는,
시드층; 및
상기 시드층 상에 형성된 도금층을 포함하는 안테나 모듈.
According to claim 10,
The via,
seed layer; and
Antenna module comprising a plating layer formed on the seed layer.
 제1항에 있어서,
상기 제1 기판과 상기 제2 기판 사이에 형성되는 코어층을 더 포함하는 안테나 모듈.
According to claim 1,
The antenna module further comprises a core layer formed between the first substrate and the second substrate.
 제19항에 있어서,
상기 제1 기판의 유전손실은 상기 코어층의 유전손실 보다 작은 안테나 모듈.
According to claim 19,
The antenna module of claim 1 , wherein dielectric loss of the first substrate is smaller than dielectric loss of the core layer.
 제19항에 있어서,
상기 코어층 일면에 형성되고, 상기 피딩부와 전기적으로 연결되는 피딩라인(feeding line)을 더 포함하는 안테나 모듈.According to claim 19,
The antenna module further comprises a feeding line formed on one surface of the core layer and electrically connected to the feeding unit. 제1항에 있어서,
상기 제1 기판에서 상기 제2 기판을 마주보는 면의 반대 면 상에 배치된 솔더 레지스트층을 더 포함하고,
상기 솔더 레지스트층에서 상기 안테나부에 상하 방향으로 중첩되는 부분은 개방된 안테나 모듈.According to claim 1,
Further comprising a solder resist layer disposed on a surface opposite to the surface facing the second substrate in the first substrate,
A portion of the solder resist layer vertically overlapping the antenna unit is open.
KR1020170148203A 2017-11-08 2017-11-08 Antenna module KR102494338B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170148203A KR102494338B1 (en) 2017-11-08 2017-11-08 Antenna module
TW107117642A TWI795407B (en) 2017-11-08 2018-05-24 Antenna module
JP2018103664A JP7184232B2 (en) 2017-11-08 2018-05-30 antenna module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170148203A KR102494338B1 (en) 2017-11-08 2017-11-08 Antenna module

Publications (2)

Publication Number Publication Date
KR20190052486A KR20190052486A (en) 2019-05-16
KR102494338B1 true KR102494338B1 (en) 2023-02-01

Family

ID=66671926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170148203A KR102494338B1 (en) 2017-11-08 2017-11-08 Antenna module

Country Status (3)

Country Link
JP (1) JP7184232B2 (en)
KR (1) KR102494338B1 (en)
TW (1) TWI795407B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102268389B1 (en) * 2019-09-11 2021-06-23 삼성전기주식회사 Printed circuit board and antenna module comprising the same
KR20210072938A (en) 2019-12-10 2021-06-18 삼성전기주식회사 Antenna substrate and antenna module comprising the same
WO2022264737A1 (en) * 2021-06-15 2022-12-22 株式会社村田製作所 Antenna module and communication device having same
KR20230166530A (en) * 2022-05-31 2023-12-07 엘지이노텍 주식회사 Hybrid antenna substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146982A (en) 2013-01-29 2014-08-14 Panasonic Corp Radio module and manufacturing method of radio module
JP2015041773A (en) 2013-08-22 2015-03-02 サムソン エレクトロ−メカニックス カンパニーリミテッド． Interposer substrate and method of manufacturing the same
JP2017041790A (en) 2015-08-20 2017-02-23 株式会社東芝 Planar antenna device
WO2017047396A1 (en) * 2015-09-17 2017-03-23 株式会社村田製作所 Antenna-integrated communication module and method for manufacturing same
JP2017514317A (en) 2014-05-06 2017-06-01 インテル コーポレイション Multi-layer package with integrated antenna

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303640A (en) * 1997-04-25 1998-11-13 Nippon Telegr & Teleph Corp <Ntt> Antenna system
JP2000001622A (en) * 1998-04-16 2000-01-07 Tdk Corp Complex dielectric material composition, film, substrate, electric part and molding product using the same
JP2000216630A (en) * 1999-01-20 2000-08-04 Alps Electric Co Ltd Transmitter-receiver with antenna
US7709939B2 (en) 2003-04-15 2010-05-04 Denki Kagaku Kogyo Kabushiki Kaisha Metal-base circuit board and its manufacturing method
JP2005086603A (en) * 2003-09-10 2005-03-31 Tdk Corp Electronic component module and its manufacturing method
KR100688743B1 (en) * 2005-03-11 2007-03-02 삼성전기주식회사 Manufacturing method of PCB having multilayer embedded passive-chips
KR101075753B1 (en) * 2008-12-22 2011-10-24 삼성전자주식회사 Antenna device and method for fabricating the same
JP2012182437A (en) * 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd Wiring board and method of manufacturing the same
KR20120104896A (en) * 2011-03-14 2012-09-24 삼성전자주식회사 Ultra high frequency package modules
US8901688B2 (en) * 2011-05-05 2014-12-02 Intel Corporation High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
US9153863B2 (en) * 2012-01-24 2015-10-06 E I Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
JP6002477B2 (en) * 2012-07-03 2016-10-05 日東電工株式会社 Substrate for radio frequency module and manufacturing method thereof
US9620464B2 (en) * 2014-08-13 2017-04-11 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146982A (en) 2013-01-29 2014-08-14 Panasonic Corp Radio module and manufacturing method of radio module
JP2015041773A (en) 2013-08-22 2015-03-02 サムソン エレクトロ−メカニックス カンパニーリミテッド． Interposer substrate and method of manufacturing the same
JP2017514317A (en) 2014-05-06 2017-06-01 インテル コーポレイション Multi-layer package with integrated antenna
JP2017041790A (en) 2015-08-20 2017-02-23 株式会社東芝 Planar antenna device
WO2017047396A1 (en) * 2015-09-17 2017-03-23 株式会社村田製作所 Antenna-integrated communication module and method for manufacturing same

Also Published As

Publication number Publication date
TWI795407B (en) 2023-03-11
JP2019087987A (en) 2019-06-06
KR20190052486A (en) 2019-05-16
JP7184232B2 (en) 2022-12-06
TW201919279A (en) 2019-05-16

Similar Documents

Publication Publication Date Title
KR102494338B1 (en) Antenna module
JP2014053604A (en) Printed circuit board
JP7188836B2 (en) printed circuit board
US11528801B2 (en) Printed circuit board
KR102494341B1 (en) Printed circuit board
JP7238241B2 (en) printed circuit board
KR102565703B1 (en) Package substrate and chip package having the same
JP2013219204A (en) Core board for wiring board manufacturing and wiring board
JP2020021928A (en) Printed circuit board
EP3927123A1 (en) Circuit board
KR20220001183A (en) Printed circuit board, package board and manufacturing method thereof
KR20210070012A (en) Printed circuit board and mehod of manufacturing thereof
JP7214951B2 (en) printed circuit board
JP2003273611A (en) Wiring board
KR102194703B1 (en) Printed circuit board
KR101262473B1 (en) The printed circuit board and the method for manufacturing the same
US20230016067A1 (en) Printed circuit board
KR101147344B1 (en) Printed circuit board and Manufacturing method Using the same
JP2024505694A (en) semiconductor package
KR20200137305A (en) Printed circuit board
KR20210065347A (en) Printed circuit board and mehod of manufacturing thereof
KR20210070024A (en) Printed circuit board and mehod of manufacturing thereof
KR20200087597A (en) Circuit board and antenna module
KR20200089989A (en) Printed circuit board and method for manufacturing same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right