KR102492608B1 - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR102492608B1
KR102492608B1 KR1020180027401A KR20180027401A KR102492608B1 KR 102492608 B1 KR102492608 B1 KR 102492608B1 KR 1020180027401 A KR1020180027401 A KR 1020180027401A KR 20180027401 A KR20180027401 A KR 20180027401A KR 102492608 B1 KR102492608 B1 KR 102492608B1
Authority
KR
South Korea
Prior art keywords
pad
substrate
circuit
disposed
display device
Prior art date
Application number
KR1020180027401A
Other languages
English (en)
Other versions
KR20190107234A (ko
Inventor
이창수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180027401A priority Critical patent/KR102492608B1/ko
Priority to US16/215,538 priority patent/US10670931B2/en
Publication of KR20190107234A publication Critical patent/KR20190107234A/ko
Application granted granted Critical
Publication of KR102492608B1 publication Critical patent/KR102492608B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H01L51/5203—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L51/56—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치 및 표시 장치의 제조 방법이 제공된다. 본 발명의 일 실시예에 따른 표시 장치는상면 및 상기 상면과 이어지는 제1 측면을 포함하는 제1 기판, 상기 제1 기판과 대향하며, 상기 제1 측면과 정렬되는 제2 측면을 포함하는 제2 기판, 상기 제1 측면에 배치되는 기판 신호 패드, 상기 제2 측면에 배치되는 기판 더미 패드, 상기 제1 측면 및 상기 제2 측면과 대향하는 회로 필름, 상기 회로 필름 상에 배치되며, 상기 기판 더미 패드와 전기적으로 연결되는 회로 더미 패드 및 상기 회로 필름 상에 배치되며, 상기 기판 신호 패드와 전기적으로 연결되는 회로 신호 패드를 포함한다.

Description

표시 장치 및 표시 장치의 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING DISPLAY DEVICE}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전기장 생성전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
한편, 표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의해 빛을 발생하는 유기 발광 소자(Organic Light Emitting Diode: OLED)를 이용하여 영상을 표시한다. 이러한 유기 발광 표시 장치는 빠른 응답속도를 가지면서, 휘도 및 시야각이 크고 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
표시 장치는 화상이 표시되는 부분을 구동하기 위해 필수적으로 화상이 표시되지 않는 부분을 포함한다. 다만, 이 부분의 넓이를 줄이면 내로우 베젤을 갖는 표시 장치를 구현할 수 있으므로, 이 부분의 넓이를 줄이기 위한 각종 연구가 활발히 진행되고 있다.
본 발명이 해결하고자 하는 과제는 내로우 베젤을 갖는 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 내로우 베질을 갖는 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는상면 및 상기 상면과 이어지는 제1 측면을 포함하는 제1 기판, 상기 제1 기판과 대향하며, 상기 제1 측면과 정렬되는 제2 측면을 포함하는 제2 기판, 상기 제1 측면에 배치되는 기판 신호 패드, 상기 제2 측면에 배치되는 기판 더미 패드, 상기 제1 측면 및 상기 제2 측면과 대향하는 회로 필름, 상기 회로 필름 상에 배치되며, 상기 기판 더미 패드와 전기적으로 연결되는 회로 더미 패드 및 상기 회로 필름 상에 배치되며, 상기 기판 신호 패드와 전기적으로 연결되는 회로 신호 패드를 포함한다.
또한, 상기 제1 기판 및 상기 제2 기판과 상기 회로 필름 사이에 배치되는 이방성 도전 필름을 더 포함할 수 있다.
또한, 상기 회로 더미 패드와 상기 기판 더미 패드는 상기 이방성 도전 필름을 통해 전기적으로 연결될 수 있다.
또한, 상기 상면에 배치되는 상부 신호 라인을 더 포함하고, 상기 상부 신호 라인은 상기 기판 신호 패드와 전기적으로 연결될 수 있다.
또한, 상기 회로 필름 상에 배치되어, 상기 회로 신호 패드와 전기적으로 연결되는 구동 집적 회로를 더 포함할 수 있다.
또한, 상기 상면 상에 표시 영역 및 상기 표시 영역 외측에 배치되는 비표시 영역이 정의되고, 상기 상부 신호 라인은 상기 비표시 영역에 배치되며, 상기 구동 집적 회로에서 생성된 신호는 상기 회로 신호 패드, 상기 기판 신호 패드 및 상기 상부 신호 라인을 통해 상기 표시 영역에 제공될 수 있다.
또한, 상기 기판 더미 패드와 상기 회로 더미 패드는 상기 표시 영역과 절연될 수 있다.
또한, 기판 신호 패드로부터 연장되는 측부 신호 라인을 더 포함하고, 상기 측부 신호 라인은 상기 상부 신호 라인과 접촉할 수 있다.
또한, 상기 기판 더미 패드의 폭은 상기 기판 신호 패드의 폭보다 클 수 있다.
또한, 상기 기판 더미 패드는 단수이며, 길이방향으로 연장된 바 형상을 가질 수 있다.
또한, 상기 제1 기판 및 상기 제2 기판 사이에 배치되는 액정층을 더 포함할 수 있다.
또한, 상기 제1 기판 및 상기 제2 기판 사이에 배치되는 유기 발광 소자를 더 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 상면 및 상기 상면과 이어지는 제1 측면을 포함하는 제1 기판과 상기 제1 측면과 정렬되는 제2 측면을 포함하는 제2 기판을 합착하는 단계, 상기 제1 측면에 기판 신호 패드를 형성하고, 상기 제2 측면에 기판 더미 패드를 형성하는 단계 및 상기 제1 측면 및 상기 제2 측면에 상기 기판 신호 패드와 연결되는 회로 신호 패드 및 상기 기판 더미 패드와 연결되는 회로 더미 패드를 포함하는 회로 필름을 합착하는 단계를 포함한다.
또한. 상기 제1 측면 및 상기 제2 측면과 상기 회로 필름을 합착하는 단계는 상기 제1 측면 및 상기 제2 측면과 상기 회로 필름 사이에 이방성 도전 필름을 개재하는 단계를 더 포함할 수 있다.
또한, 상기 회로 더미 패드와 상기 기판 더미 패드는 상기 이방성 도전 필름을 통해 전기적으로 연결될 수 있다.
또한, 상기 상면에 배치되는 상부 신호 라인을 더 포함하고, 상기 상부 신호 라인은 상기 기판 신호 패드와 전기적으로 연결될 수 있다.
또한, 상기 회로 필름 상에는 상기 회로 신호 패드와 전기적으로 연결되는 구동 집적 회로가 배치될 수 있다.
또한, 상기 기판 더미 패드의 폭은 상기 기판 신호 패드의 폭보다 클 수 있다.
또한, 상기 기판 더미 패드는 단수이며, 길이방향으로 연장된 바 형상을 가질 수 있다.
또한, 상기 기판 신호 패드 및 상기 회로 신호 패드는 동일 물질로 이루어지며, 동일 공정에서 동시에 형성될 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 내로우 베젤을 갖는 표시 장치를 구현할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 부분 배치도이다.
도 3은 도 2의 Ⅰ-Ⅰ'라인을 따라 절단한 단며도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 5는 도 4의 Ⅱ-Ⅱ'라인을 따라 절단한 단면도이다.
도 6은 본 발명의 일 실시에에 따른 표시 장치의 측면도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 측면도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 측면도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 측면도이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "위(on)", "상(on)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래"로 기술된 소자는 다른 소자의 "위"에 놓여질 수 있다. 또한 도면을 기준으로 다른 소자의 "좌측"에 위치하는 것으로 기술된 소자는 시점에 따라 다른 소자의 "우측"에 위치할 수도 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치의 부분 배치도이다. 도 3은 도 2의 Ⅰ-Ⅰ'라인을 따라 절단한 단며도이다. 도 4는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 5는 도 4의 Ⅱ-Ⅱ'라인을 따라 절단한 단면도이다.
도 1 내지 도 5를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 상면(500_U) 및 상면(500_U)으로부터 이어지는 제1 측면(500_S)을 포함하는 제1 기판(500), 제1 기판(500)과 대향하며, 제1 측면(500_S)과 정렬되는 제2 측면(1000_S)을 포함하는 제2 기판(1000), 제1 측면(500_S)에 배치되는 기판 신호 패드(SSP), 제2 측면(1000_S)에 배치되는 기판 더미 패드(SDP), 제1 측면(500_S) 및 제2 측면(1000_S)과 대향하는 회로 필름(CF), 회로 필름(CF) 상에 배치되며, 기판 신호 패드(SPD)와 전기적으로 연결되는 회로 신호 패드(CSP)를 포함한다.
제1 기판(500)은 내열성 및 투과성을 가진 물질로 형성될 수 있다. 하부 기판(500)은 예컨대, 투명 유리 또는 플라스틱으로 형성될 수 있으나, 이에 제한되는 것은 아니다.
제1 기판(500)은 상면(500_U) 및 상면(500_U)과 이어지는 적어도 하나의 측면을 포함할 수 있다. 설명의 편의 상 복수의 측면 중 어느 하나의 측면을 제1 측면(500_S)으로 지칭하기로 한다.
일 실시예에서 상면(500_U)은 도 1의 xy 평면과 나란하고, 제1 측면(500_S)은 xz평면과 나란하게 배치될 수 있다.
상면(500_U)에 대한 자세한 설명을 위해 도 2가 참조된다. 도 2를 참조하면, 상면(500_U) 상에는 표시 영역(DA)과 비표시 영역(NDA)이 정의될 수 있다.
표시 영역(DA)은 디스플레이 장치에서 화상이 표시되는 영역이며, 비표시 영역(NDA)은 표시 영역(DA)에서 화상을 표시할 수 있게 하기 위해 각종 신호선들이 배치되는 영역이다.
비표시 영역(NDA) 상에는 상부 신호 라인(SSL_H)이 배치될 수 있다. 상부 신호 라인(SSL_H)은 표시 영역(DA) 구동에 필요한 신호를 전달하는 신호 라인일 수 있다. 즉, 상부 신호 라인(SSL_H)은 표시 영역(DA) 및 후술하는 기판 신호 패드(SSP)와 전기적으로 연결되어 필요한 신호가 전달되는 통로로서 기능할 수 있다.
이를 위해 상부 신호 라인(SSL_H)은 도전성이 있는 금속 물질을 포함하여 이루어질 수 있다.
상부 신호 라인(SSL_H)은 상면(500_U)의 일단(도 2의 하단)까지 연장될 수 있다. 이에 따라 상부 신호 라인(SSL_H)은 후술하는 측부 신호 라인(SSL_V) 또는 기판 신호 패드(SSP)와 접촉할 수 있다. 이에 따라, 상부 신호 라인(SSL_H)은 후술하는 측부 신호 라인(SSL_V) 및/또는 기판 신호 패드(SSP)와 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 액정 표시 장치일 수 있다. 도 2 및 도 3은 본 발명의 일 실시예에 따른 표시 장치가 액정 표시 장치인 경우를 예로 들어 설명하지만, 표시 장치의 종류가 이에 제한되는 것은 아니다.
표시 영역(DA)에 대해 더 구체적으로 설명하면, 일 실시예에서 표시 영역(DA)상에는 복수의 화소(PX)가 정의될 수 있다.
일 실시예에서 복수의 화소(PX)는 복수의 열과 복수의 행을 갖는 매트릭스 형태로 배치될 수 있다.
화소(PX)에 대한 구체적인 설명을 위해 도 3이 참조될 수 있다. 도 3은 하나의 화소(PX)의 예시적인 부분 단면도이다.
도 3을 참조하면, 제1 기판(500) 상에는 제1 편광층(POL1)이 배치될 수 있다. 제1 편광층(POL1)은 제1 기판(500) 아래에 배치되는 백라이트 유닛(도시하지 않음)으로부터 제공되는 빛을 편광시킬 수 있다. 구체적으로, 백라이트 유닛으로부터 제공되는 빛 중 특정 방향으로 진동하는 빛만을 투과하고, 그 나머지 빛을 흡수하거나 반사할 수 있다.
일 실시예에서 제1 편광층(POL1) 특정 방향으로 연신된 고분자 수지 및 특정 방향으로 진동하는 광을 흡수하는 광 흡수 물질이 흡착된 편광 필름일 수 있다. 다른 실시예에서 제1 편광층(POL1)은 금속층으로 이루어지며 일부 빛을 흡수하거나 반사시키고, 일부 빛을 투과시킬 수 있다. 또 다른 실시예에서, 제1 편광층(POL1)은 와이어 그리드 편광자(WGP, Wire Grid Polarizer)가 적용된 편광층일 수 있다.
도 3은 제1 편광층(POL1)이 제1 기판(500)의 일면 상에 배치된 경우를 예시하나, 이는 하나의 예로서 이해되어야 한다. 다른 실시예에서 제1 편광층(POL1)은 제1 기판(500)의 타면 상에 배치될 수 있다.
제1 편광층(POL1) 상에는 제1 패시베이션막(PASSI1)이 배치될 수 있다. 제1 패시베이션막(PASSI1)은 무기 절연 물질을 포함할 수 있다. 예를 들어, 제1 패시베이션막(PASSI1)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 산질화 알루미늄, 산질화 티탄, 산질화 지르코늄, 산질화 하프늄, 산질화 탄탈 및 산질화 텅스텐 등으로 이루어질 수 있다. 다만, 이는 예시적인 것으로 제1 패시베이션막(PASSI1)의 재질이 이제 제한되는 것은 아니다.
제1 패시베이션막(PASSI1) 상에는 게이트 전극(GE)이 배치될 수 있다. 게이트 전극(GE)은 후술하는 소스 전극(SE) 및 드레인 전극(DE)과 함께 박막 트랜지스터의 삼단자를 구성할 수 있다.
게이트 전극(GE)은 알루미늄 합금을 포함하는 알루미늄(Al) 계열의 금속, 은 합금을 포함하는 은(Ag) 계열의 금속, 구리 합금을 포함하는 구리(Cu)계열의 금속, 몰리브덴 합금을 포함하는 몰리브덴(Mo) 계열 금속, 크롬(Cr), 티타늄(Ti), 및 탄탈륨(Ta) 중 어느 하나 이상을 포함할 수 있다. 다만, 이는 예시적인 것으로 게이트 전극(GE)의 재질이 이에 제한되는 것은 아니며, 원하는 표시 장치를 구현하기 위해 요구되는 성능을 가진 금속 또는 고분자 물질이 게이트 전극(GE)의 재료로서 이용될 수 있다.
게이트 전극(GE)은 단일막 구조일 수 있으나, 이에 제한되지 않으며, 이중막, 삼중막 또는 그 이상의 다중막일 수 있다.
게이트 전극(GE) 상에는 게이트 절연막(GI)이 배치될 수 있다. 게이트 절연막(GI)은 게이트 배선(GL, GE)을 덮으며, 하부 기판(500)의 전면에 형성될 수 있다.
게이트 절연막(GI) 실리콘 산화물(SiOx), 실리콘 산화물(SiNx) 등의 무기 절연물질, BCB(BenzoCycloButene), 아크릴계 물질, 및 폴리이미드와 같은 유기 절연 물질로 이루어진 군에서 선택된 어느 하나 또는 하나 이상의 물질을 혼합하여 형성할 수 있다. 다만, 이는 예시적인 것으로 게이트 절연막(GI)의 재질이 이에 제한되는 것은 아니다.
게이트 절연막(GI) 상에는 반도체 패턴층(700)이 배치될 수 있다.
반도체 패턴층(700)은 비정질 규소 또는 다결정 규소를 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 반도체 패턴층(700)은 산화물 반도체를 포함하여 이루어질 수도 있다.
반도체 패턴층(700)은 섬형, 선형 등과 같은 다양한 형상을 가질 수 있다. 반도체 패턴층(700)이 선형을 갖는 경우, 반도체 패턴층(700)은 데이터 라인(도시하지 않음) 아래에 위치하여 게이트 전극(GE) 상부까지 연장될 수 있다.
일 실시예에서 반도체 패턴층(700)은 채널부(CH)를 제외한 전 영역에서 후술하는 데이터 배선(SE, DE)과 실질적으로 동일한 형상으로 패터닝될 수 있다.
다시 말하면, 반도체 패턴층(700)은 채널부(CH)를 제외한 전 영역에서 데이터 배선(SE, DE)과 중첩되도록 배치될 수 있다.
채널부(CH)는 대향하는 소스 전극(SE)과 드레인 전극(DE)사이에 배치될 수 있다. 채널부(CH)는 소스 전극(SE)와 드레인 전극(DE)를 전기적으로 이어주는 역할을 하며, 그 구체적인 형상은 제한되지 않는다.
반도체 패턴층(700) 상부에는 n형 불순물이 고농도로 도핑되어 있는 오믹 컨택층(도시하지 않음)이 배치될 수 있다. 오믹 컨택층은 반도체 패턴층(700)의 전부 또는 일부와 중첩될 수 있다. 다만, 반도체 패턴층(700)이 산화물 반도체를 포함하는 실시예에서 오믹 컨택층은 생략될 수도 있다.
반도체 패턴층(700)이 산화물 반도체인 경우, 반도체 패턴층(700)은 산화아연(ZnO)을 포함할 수 있다. 이에 더하여, 반도체 패턴층(700) 상에는 갈륨(Ga), 인듐(In), 스태튬(Sn), 지르코늄(Zr), 하프늄(Hf), 카드뮴(Cd), 은(Ag), 구리(Cu), 게르마늄(Ge), 가돌리늄(Gd), 티타늄(Ti) 및 바나듐(V)으로 이루어진 군에서 선택되는 하나 이상의 이온이 도핑될 수 있다. 예시적으로, 산화물 반도체인 반도체 패턴층(700)은 ZnO, ZnGaO, ZnInO, ZnSnO, GaInZnO, CdO, InO, GaO, SnO, AgO, CuO, GeO, GdO, HfO, TiZnO, InGaZnO 및 InTiZnO 으로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다. 다만, 이는 예시적인 것으로 산화물 반도체의 종류가 이에 제한되지 않음은 물론이다.
반도체 패턴층(700) 상에는 데이터 배선(SE, DE)이 배치될 수 있다. 데이터 배선(SE, DE)은 소스 전극(SE) 및 드레인 전극(DE)을 포함한다.
드레인 전극(DE)은 소스 전극(SE)과 이격되어 있으며, 게이트 전극(GE) 또는 채널부(CH)를 중심으로 반도체 패턴층(700) 상부에 소스 전극(SE)과 대향하도록 배치될 수 있다. 드레인 전극(DE)은 후술하는 화소 전극(PE)과 접하여 전기적으로 연결될 수 있다.
데이터 배선(SE, DE)은 니켈(Ni), 코발트(Co), 티탄(Ti), 은(Ag), 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 베릴륨(Be), 니오브(Nb), 금(Au), 철(Fe), 셀렌(Se) 또는 탄탈(Ta) 등으로 이루어진 단일막 또는 다중막 구조를 가질 수 있다. 또한, 상기 금속에 티탄(Ti), 지르코늄(Zr), 텅스텐(W), 탄탈(Ta), 니오브(Nb), 백금(Pt), 하프늄(Hf), 산소(O) 및 질소(N)로 이루어진 군에서 선택된 하나 이상의 원소를 포함시켜 형성한 합금도 적용할 수 있다. 다만, 상기한 재료는 예시적인 것으로, 데이터 배선(SE, DE)의 재질이 이에 제한되는 것은 아니다.
데이터 배선(SE, DE) 및 반도체 패턴층(700) 상에는 제2 패시베이션막(PASSI2)이 배치될 수 있다. 제2 패시베이션막(PASSI2)은 무기 절연 물질 또는 유기 절연 물질로 이루어질 수 있다.
제2 패시베이션막(PASSI2)은 드레인 전극(DE)의 적어도 일부를 노출시키는 컨택홀(CNT)을 포함할 수 있다.
제2 패시베이션막(PASSI2) 상에는 화소 전극(PE)이 배치될 수 있다. 화소 전극(PE)은 컨택홀(CNT)을 통해 드레인 전극(DE)과 전기적으로 연결될 수 있다.
일 실시예에서 화소 전극(PE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체 또는 알루미늄 등의 반사성 도전체로 형성될 수 있다.
도 3은 화소 전극(PE)이 평판 형상을 가지는 경우를 예시하지만, 화소 전극의 형상은 이에 제한되지 않는다. 즉, 다른 실시예에서 화소 전극은 하나 이상의 슬릿을 갖는 구조일 수 있다. 또한, 또 다른 실시예에서 화소 전극은 하나 이상 배치될 수 있으며, 이 경우, 복수의 화소 전극에 서로 다른 전압이 인가될 수도 있다.
제1 기판(500)과 대향되도록 제2 기판(1000)이 배치될 수 있다. 제2 기판(1000)은 제2 기판(1000)은 내열성 및 투과성을 가진 물질로 형성될 수 있다. 제2 기판(1000)은 예컨대, 투명 유리 또는 플라스틱으로 형성될 수 있으나, 이에 제한되는 것은 아니다.
제2 기판(1000) 상에는 블랙 매트릭스(WC) 및 파장 변환층(WC)이 배치될 수 있다.
또한, 블랙 매트릭스는(BM)는 전술한 박막 트랜지스터와 중첩될 수 있다.
블랙 매트릭스(BM)는 외부로부터 입사되는 광을 차단하거나, 내부로부터 퍼지는 빛을 막는 역할을 할 수 있다. 이를 위해 블랙 매트릭스는 검정색 안료를 포함하는 감광성 수지로 형성될 수 있다. 다만, 이는 예시적인 것으로 블랙 매트릭스의 재질이 이에 제한되는 것은 아니며, 외부로부터 입사되는 광을 차단하기 위해 필요한 물성을 가진 물질이라면 블랙 매트릭스의 재료로 이용될 수 있다.
블랙 매트릭스(BM)에 덮이지 않은 부분, 즉, 블랙 매트릭스(BM)에 의해 노출된 부분에는 파장 변환층(WC)이 배치될 수 있다. 파장 변환층(WC)은 후술하는 액정층(LC) 및 제2 편광층(POL2)을 통과한 빛의 파장을 변환시킬 수 있다. 즉. 파장 변환층(WC)은 액정층(LC) 및 제2 편광층(POL2)을 통과한 빛의 파장을 변환시켜, 파장 변환층(WC)을 통과한 빛이 특정 색을 띠게 할 수 있다. 일 실시예에서 파장 변환층(WC)은 양자점(Quantum Dot)을 포함하여 이루어질 수 있다.
다른 실시예에서 파장 변환층(WC)은 특정 색의 파장만을 통과시키는 컬러 필터(도시하지 않음)로 대체될 수 있다.
파장 변환층(WC) 및 블랙 매트릭스(BM) 상에는 오버코트막(OC)이 배치될 수 있다. 오버코트막(OC)은 유기 또는 무기 절연 물질을 포함하여 이루어질 수 있다. 오버코트막(OC)은 제2 기판(1000)의 전 영역에 걸쳐 형성될 수 있으며, 평탄화막으로서 기능할 수 있다. 도 3은 오버코트막(OC)이 단일막인 경우를 예시하나, 이에 제한되는 것은 아니며, 다른 실시예에서 오버코트막(OC)은 둘 이상의 다중막을 포함하여 이루어질 수도 있다. 또 다른 예시적인 실시예에서 오버코트막(OC)은 생략될 수도 있다.
오버코트막(OC) 상에는 제2 편광층(POL2)이 배치될 수 있다. 제2 편광층(POL2)은 백라이트 유닛(BLU)으로부터 제공되어 액정층(LC)을 통과한 빛을 편광시킬 수 있다. 구체적으로, 제2 편광층(POL2)은 액정층(LC)을 통과한 빛 중 특정 방향으로 진동하는 빛만을 투과하고, 그 나머지 빛을 반사할 수 있다.
제2 편광층(POL2)이 투과시키는 빛의 진동 방향은 제1 편광층(POL1)이 투과시키는 빛의 진동 방향과 동일하거나 상이할 수 있다. 예컨대, 제1 편광층(POL1)이 제1 방향으로 진동하는 빛을 투과시키는 예시적인 실시예에서 제2 편광층(POL2)은 제1 방향으로 진동하는 빛을 투과시키거나, 제1 방향과 상이한 제2 방향(예컨대, 제1 방향과 수직인 방향)으로 진동하는 빛을 투과시킬 수 있다.
제2 편광층(POL2) 상에는 제3 패시베이션막(PASSI3)이 배치될 수 있다. 제3 패시베이션막(PASSI3)은 평탄화막일 수 있다.
제3 패시베이션막(PASSI3) 상에는 공통 전극(CE)이 배치될 수 있다. 공통 전극(CE)은 패터닝되지 않은 전면 전극일 수 있다. 공통 전극(CE)에는 공통 전압이 인가될 수 있다. 공통 전극(CE)과 화소 전극(PE)에 서로 다른 전압이 인가되면 공통 전극(CE)과 화소 전극(PE) 사이에 일정한 전계가 형성될 수 있다.
제1 기판(500)과 제2 기판(1000) 사이에는 복수의 액정 분자가 배치되는 액정층(LC)이 배치될 수 있다. 액정층(LC)은 공통 전극(CE)과 화소 전극(PE) 사이에 형성된 전계에 의해 제어될 수 있으며, 액정층(LC)에 배치되는 액정의 움직임을 제어함으로써, 영상을 표시하는데 필요한 빛을 제어할 수 있다.
다시 도 1을 참조하면, 제1 측면(500_S)에는 복수의 기판 신호 패드(SSP)가 배치될 수 있다. 기판 신호 패드(SSP)는 금속 등과 같은 도전 물질로 이루어질 수 있다. 일 실시예에서 기판 신호 패드(SSP)는 전술한 상부 신호 라인(SSL_H)과 동일한 물질로 이루어질 수 있다. 기판 신호 패드(SSP)는 전술한 기판 신호 패드(SSP)와 전기적으로 연결될 수 있다.
일 실시예에서 기판 신호 패드(SSP)는 제1 측면(500_S) 상에 배치되는 측부 신호 라인(SSL_V)을 통해 상부 신호 라인(SSL_H)과 전기적으로 연결될 수 있다.
측부 신호 라인(SSL_V)은 금속 등과 같은 도전성 물질로 이루어질 수 있다. 일 실시예에서 측부 신호 라인(SSL_V)은 기판 신호 패드(SSP)와 동일 물질로 이루어질 수 있다. 이에 더하여, 측부 신호 라인(SSL_V)은 기판 신호 패드(SSP)와 일체로 형성될 수 있다.
측부 신호 라인(SSL_V)은 기판 신호 패드(SSP) 보다 좁은 폭을 가질 수 있다. 다시 말하면, 기판 신호 패드(SSP)는 측부 신호 라인(SSL_V)의 일단에 배치되며, 측부 신호 라인(SSL_V)이 확장되어 이루어진 구성일 수 있다. 다시 말하면, 측부 신호 라인(SSL_V)은 기판 신호 패드(SSP)로부터 연장형성되되, 기판 신호 패드(SSP)에 비해 좁은 폭을 가질 수 있다.
일 실시예에서 측부 신호 라인(SSL_V) 및 기판 신호 패드(SSP)는 길이 방향으로 연장될 수 있다. 일 실시예에서 길이 방향은 도 1의 z축 방향일 수 있다.
측부 신호 라인(SSL_V)과 상부 신호 라인(SSL_H)이 전기적으로 연결되기 위해, 측부 신호 라인(SSL_V)과 상부 신호 라인(SSL_H)은 상면(500_U)과 제1 측면(500_S)의 경계에서 물리적으로 접촉할 수 있다. 이에 따라, 측부 신호 라인(SSL_V), 상부 신호 라인(SSL_H) 및 기판 신호 패드(SSP)가 전기적으로 연결될 수 있다.
도 2 등은 기판 신호 패드(SSP)가 측부 신호 라인(SSL_V)을 통해 상부 신호 라인(SSL_H)과 전기적으로 연결되는 것을 예시하지만, 이에 제한되는 것은 아니다.
다른 실시예에서 측부 신호 라인(SSL_V)은 생략될 수 있으며, 이 경우, 기판 신호 패드(SSP)와 상부 신호 라인(SSL_H)은 직접 접촉하여 전기적으로 연결될 수 있다. 이를 위해 기판 신호 패드(SSP)는 제1 측면(500_S)과 상면(500_U)의 경계까지 연장될 수 있다.
다시 도 1을 참조하면, 일 실시예에서 기판 신호 패드(SSP)는 x축 방향을 따라 복수개 배치될 수 있다. 각각의 기판 신호 패드(SSP)는 서로 이격될 수 있다.
도 1을 참조하면, 제2 기판(1000)은 제1 기판(500)의 제1 측면(500_S)과 정렬되는 제2 측면(1000_S)을 포함할 수 있다. 다시 말하면, 제1 측면(500_S)과 제2 측면(1000_S)은 동일 평면 상에 배치될 수 있다.
즉, 제2 측면(1000_S)은 제2 기판(1000)의 복수의 측면 중 어느 하나의 측면을 지칭하는 것으로 이해될 수 있다.
제2 측면(1000_S) 상에는 기판 더미 패드(SDP)가 배치될 수 있다. 기판 더미 패드(SDP)는 금속 등의 도전성 물질로 이루어질 수 있다.
일 실시예에서 기판 더미 패드(SDP)는 기판 신호 패드(SSP)와 동일한 물질로 이루어질 수 있다. 다만, 기판 더미 패드(SDP)와 기판 신호 패드(SSP)는 서로 이격되며 서로 절연될 수 있다.
일 실시예에서 기판 더미 패드(SDP)는 복수일 수 있다. 이 경우, 복수의 기판 더미 패드(SDP)는 x축 방향을 따라 배치되며, 각각의 기판 더미 패드(SDP)는 서로 이격될 수 있다.
일 실시예에서 기판 더미 패드(SDP)는 후술하는 회로 더미 패드(CDP)와 접합 및/또는 전기적으로 연결될 수 있지만, 다른 구성과는 절연된 아일랜드(Island) 패턴일 수 있다.
다만, 이에 제한되는 것은 아니고, 다른 실시예에서 기판 더미 패드(SDP)의 일부는 특정 기능을 수행하기 위한 별개의 구성과 전기적으로 연결될 수 있다.
기판 더미 패드(SDP)와 기판 신호 패드(SSP)는 서로 전기적으로 절연되며, 이를 위해 물리적으로 이격될 수 있다.
기판 더미 패드(SDP)와 기판 신호 패드(SSP)가 물리적으로 이어지는 경우, 제1 기판(500) 및 제2 기판(1000) 사이에 배치되는 전극과 서로 쇼트가 날 수 있다. 기판 더미 패드(SDP)와 기판 신호 패드(SSP)가 물리적으로 분리되는 경우, 제1 기판(500) 및 제2 기판(1000) 사이에 배치되는 전극과 기판 더미 패드(SDP) 및/또는 기판 신호 패드(SSP)에 쇼트가 발생하여 구동 불량 현상이 발생하는 것을 방지할 수 있다.
일 실시에에서 제1 측면(500_S) 및 제2 측면(1000_S)과 대향하도록 회로 필름(CF)이 배치될 수 있다. 회로 필름(CF)은 얇은 박형의 판 형상을 가질 수 있으며, 후술하는 구성들이 배치되는 공간을 제공할 수 있다.
일 실시예에서 회로 필름(CF)은 폴리 이미드 등과 같은 유기 절연 물질이나 무기 절연 물질을 포함하여 이루어질 수 있다.
일 실시예에서 회로 필름(CF)은 플렉서블(Flexible)한 성질을 가질 수 있다. 이에 따라 회로 필름(CF)은 적어도 부분적으로 접히거나(Folding), 구부러지거나(Bending), 말릴(Rolling) 수 있다.
회로 필름(CF) 상에는 회로 더미 패드(CDP), 회로 신호 패드(CSP), 회로 신호 라인(CSL) 및 구동 집적 회로(IC)가 배치될 수 있다.
회로 더미 패드(CDP)는 금속 등의 도전성 물질로 이루어질 수 있다. 또한, 회로 더미 패드(CDP)는 기판 더미 패드(SDP)와 전기적으로 연결될 수 있다. 이에 더하여 일 실시예에서 회로 더미 패드(CDP)는 기판 더미 패드(SDP)를 제외한 나머지 구성과는 연결되지 않는 아일랜드(Island) 패턴일 수 있다.
일 실시예에서 회로 더미 패드(CDP)는 복수일 수 있다. 복수의 회로 더미 패드(CDP)는 x축 방향을 따라 배치될 수 있으며, 각각의 회로 더미 패드(CDP)는 서로 이격될 수 있다.
회로 더미 패드(CDP)는 기판 더미 패드(SDP)와 대응되는 위치에 배치될 수 있다. 일 실시예에서 회로 더미 패드(CDP)는 기판 더미 패드(SDP)과 일대일로 대응될 수 있다.
회로 필름(CF) 상에 회로 더미 패드(CDP)와 이격되도록 회로 신호 패드(CSP)가 배치될 수 있다. 회로 신호 패드(CSP)는 금속 등의 도전성 물질로 이루어질 수 있다. 또한, 회로 신호 패드(CSP)는 기판 신호 패드(SSP)와 전기적으로 연결될 수 있다.
일 실시예에서 회로 신호 패드(CSP)는 복수일 수 있다. 복수의 회로 신호 패드(CSP)는 x축 방향을 따라 배치될 수 있으며, 각각의 회로 신호 패드(CSP)는 서로 이격될 수 있다.
회로 신호 패드(CSP)는 기판 신호 패드(SSP)와 대응되는 위치에 배치될 수 있다. 일 실시예에서 복수의 회로 신호 패드(CSP)는 복수의 기판 신호 패드(SSP)와 일대일 대응될 수 있다.
회로 필름(CF)의 일측에는 구동 집적 회로(IC)가 배치될 수 있다. 구동 집적 회로(IC)는 표시 영역(DA)의 구동에 필요한 신호를 생성할 수 있다.
회로 신호 패드(CSP)는 구동 집적 회로(IC)와 전기적으로 연결될 수 있다. 이를 위해 회로 신호 패드(CSP)와 구동 집적 회로(IC) 사이에는 복수의 회로 신호 라인(CSL)이 배치될 수 있다. 회로 신호 라인(CSL)은 회로 신호 패드(CSP) 및 구동 집적 회로(IC)와 연결되어 양자 사이에 신호를 전달하는 통로로서 기능할 수 있다.
즉 구동 집적 회로(IC)에서 생성된 신호는 회로 신호 패드(CSP), 기판 신호 패드(SSP) 및 상부 신호 라인(SSL_H)을 통해 표시 영역(DA)에 제공될 수 있다.
이와 달리 기판 더미 패드(SDP)와 회로 더미 패드(CDP)는 서로 전기적으로 연결되지만, 양자는 표시 영역(DA)과 절연될 수 있다.
회로 신호 패드(CSP)와 기판 신호 패드(SSP)의 전기적 연결 및/또는 회로 더미 패드(CDP)와 기판 더미 패드(SDP)의 전기적 연결은 이방성 도전 필름(ACF)에 의할 수 있다. 이에 대한 자세한 설명을 위해 도 4 및 도 5가 참조된다.
도 4 및 도 5를 참조하면, 제1 기판(500) 및 제2 기판(1000)과 회로 필름(CF) 사이에는 이방성 도전 필름(ACF)이 개재될 수 있다. 이방성 도전 필름(ACF)은 제1 기판(500) 및 제2 기판(1000)과 회로 필름(CF)을 전기적으로 연결할 수 있다.
도면에 도시하지는 않았지만, 이방성 도전 필름(ACF)은 접착 수지 및 접착 수지에 분산된 복수의 도전 볼을 포함할 수 있다. 제1 기판(500) 및 제2 기판(1000)과 회로 필름(CF) 사이에 이방성 도전 필름(ACF)을 개재한 후 압착하면, 제1 기판(500) 및 제2 기판(1000)과 회로 필름(CF)이 서로 접합하며 전기적으로 연결될 수 있다.
구체적으로, 회로 더미 패드(CDP)와 기판 더미 패드(SDP) 사이에 이방성 도전 필름(ACF)이 개재될 수 있다. 이방성 도전 필름(ACF)을 회로 더미 패드(CDP)와 기판 더미 패드(SDP) 사이에 개재시킨 후 압착하면, 복수의 회로 더미 패드(CDP)는 각각 대응되는 기판 더미 패드(SDP)와 전기적으로 연결될 수 있다.
이에 더하여, 회로 신호 패드(CSP)와 기판 신호 패드(SSP) 사이에 이방성 도전 필름(ACF)이 개재될 수 있다. 이방성 도전 필름(ACF)을 회로 신호 패드(CSP)와 기판 신호 패드(SSP) 사이에 개재시킨 후 압착하면, 복수의 회로 신호 패드(CSP)와 복수의 기판 신호 패드(SSP)는 각각 전기적으로 연결될 수 있다.
앞서 설명한 바와 같이 회로 신호 패드(CSP)는 회로 필름(CF) 상에 배치된 구동 집적 회로(IC)와 전기적으로 연결될 수 있다. 이에 따라 구동 집적 회로(IC)에서 생성된 신호는 회로 신호 라인(CSL), 회로 신호 패드(CSP), 기판 신호 패드(CSP), 측부 신호 라인(SSL_V) 및 상부 신호 라인(SSL_H)을 통해 표시 영역(DA)까지 제공될 수 있다.
상술한 바와 같이 구동 집적 회로(IC)가 배치되는 회로 필름(CF)을 제1 기판(500) 및 제2 기판(1000) 측면에 배치시키는 경우, 필요한 비표시 영역(NDA)의 면적을 현저하게 줄일 수 있다. 이에 따라, 내로우 베젤을 갖는 표시 장치를 구현할 수 있다.
다만, 측면에 회로 필름(CF)을 부착하는 경우, 협소한 공간 때문에 회로 필름(CF)이 접합이 불안정한 문제가 있다. 기판 신호 패드(SSP)와 회로 신호 패드(CSP)를 이방성 도전 필름(ACF)으로 결합하는 것에 더하여, 별도의 회로 더미 패드(CDP)와 기판 더미 패드(SDP)를 이방성 도전 필름(ACF)으로 결합시키면, 제1 기판(500) 및 제2 기판(1000)과 회로 필름(CF)을 안정적으로 접합시킬 수 있다. 즉, 양자간 접합력을 증대시킬 수 있다.
이에 따라, 내로우 베젤을 가지면서도, 내구성이 향상된 표시 장치를 구현할 수 있다.
도 6은 본 발명의 일 실시에에 따른 표시 장치의 측면도이다.
도 6은 제1 측면(500_S)과 제2 측면(1000_S)을 도시한다.
일 실시예에서 기판 신호 패드(SSP)의 수는 기판 더미 패드(SDP)와 동일한 수를 가질 수 있다.
또한, 이에 더하여, 하나의 기판 신호 패드(SSP)와 하나의 기판 더미 패드(SDP)는 z축 방향으로 정렬되어 나란하게 배치될 수 있다.
즉, 하나의 기판 신호 패드(SSP)와 대응되는 기판 더미 패드(SDP)는 각각 길이 방향으로 연장 형성될 수 있는데, 일 실시예에서 길이 방향은 도 6의 z축 방향일 수 있다.
기판 더미 패드(SDP)는 회로 필름(CF)의 회로 더미 패드(CDP)와 전기적으로 연결될 수 있다. 이에 따라 회로 더미 패드(CDP)는 기판 더미 패드(SDP)와 동일한 배열 또는 형상을 가질 수 있다. 이는 이하의 실시예에서도 동일하다.
이하에서는, 본 발명의 다른 실시예에 따른 표시 장치에 대해 설명하기로 한다. 이하에서 설명하는 구성의 일부는 앞서 본 발명의 일 실시예에 따른 표시 장치에서 설명한 구성과 실질적으로 동일할 수 있으며, 중복 설명을 피하기 위해 일부 구성에 대한 설명은 생략될 수 있다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 측면도이다. 도 7은 도 6의 실시예의 변형예이다.
일 실시예에서 기판 더미 패드(SDP1)는 기판 신호 패드(SSP)보다 넓은 폭을 가질 수 있다. 여기서 폭은 도 7의 x축 방향의 폭을 의미할 수 있다.
이 경우, 기판 더미 패드(SDP1)의 수는 기판 신호 패드(SSP)의 수보다 적을 수 있다. 또한, 앞서 설명한 바와 같이 회로 더미 패드(CDP)는 기판 더미 패드(SDP1)에 대응되는 형상을 가질 수 있다. 이에 따라, 일 실시예에서, 회로 더미 패드(CDP)의 수는 기판 더미 패드(SDP)와 동일한 수를 가질 수 있다. 이 경우, 회로 더미 패드(CDP)의 수는 회로 신호 패드(CSP) 및 기판 신호 패드(SSP)의 수보다 적을 수 있다.
기판 더미 패드(SDP1)는 앞서 설명한 바와 같이 이방성 도전 필름(ACF)을 통해 회로 더미 패드(CDP)와 연결될 수 있다. 도 7의 변형예에서 기판 더미 패드(SDP1)의 폭이 더 커지는 경우, 회로 더미 패드(CDP)와 기판 더미 패드(SDP1) 간의 접합력이 더 커질 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 측면도이다. 도 8은 도 6의 변형예이다. 도 8을 참조하면, 기판 더미 패드(SDP2)는 단수이며, 길이 방향으로 연장된 바(Bar) 형상을 가질 수 있다.
일 실시예에서 길이 방향은 도 8의 x축 방향일 수 있다.
기판 더미 패드(SDP2)가 단수인 경우, 이에 대응되는 회로 더미 패드(CDP)는 하나 이상일 수 있다. 즉, 기판 더미 패드(SDP2)에 대응되도록 하나이거나, 기판 더미 패드(SDP2)의 연장 방향에 따라 복수개 배치될 수 있다.
기판 더미 패드(SDP2)가 도 8에 도시된 바와 같이 일체로 형성되는 경우, 회로 더미 패드(CDP)와의 접합력이 상대적으로 강해질 수 있다. 이에 따라, 제1 기판(500) 및 제2 기판(1000)과 회로 필름(CF)이 보다 안정적으로 접합될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 9를 참조하면, 일 실시예에서 표시 장치는 유기 발광 표시 장치일 수 있다. 이 경우, 제1 기판(500)과 제2 기판(1000) 사이에는 유기 발광 소자(OLED)가 배치될 수 있다. 도 9는 제1 기판(500)과 제2 기판(1000) 사이에 정의되는 하나의 화소(도 1의 PX 참조)의 부분 단면도일 수 있다.
화소부(PX)는 버퍼층(210)을 포함할 수 있다. 버퍼층(210)은 제1 기판(500) 상에 배치될 수 있다. 버퍼층(210)은 제1 기판(500)을 통한 외부로부터의 수분 및 산소의 침투를 방지할 수 있다. 또한, 버퍼층(210)은 제1 기판(500)의 표면을 평탄화할 수 있다. 버퍼층(210)은 일 실시예로 질화 규소(SiNx)막, 산화 규소(SiO2)막 및 산질화규소(SiOxNy)막 중 어느 하나를 포함할 수 있다. 버퍼층(210)은 제1 기판(110)의 종류 또는 공정 조건 등에 따라 생략될 수도 있다.
반도체 패턴(ACT)을 포함하는 반도체층은 버퍼층(210) 상에 배치될 수 있다. 반도체층에 대해 반도체 패턴(ACT)을 기준으로 설명하기로 한다. 반도체 패턴(ACT)은 일 실시예로, 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘 및 산화물 반도체 중에서 선택되는 하나 또는 두 개 이상을 혼합하여 형성될 수 있다. 반도체 패턴(ACT)은 일 실시예로 불순물이 도핑되지 않은 채널 영역(ACTa), 불순물이 도핑된 소스 영역(ACTb) 및 드레인 영역(ACTc)을 포함할 수 있다. 소스 영역(ACTb)은 채널 영역(ACTa)의 일 측에 위치하며, 후술하는 소스 전극(SE)과 전기적으로 연결된다. 드레인 영역(ACTc)은 채널 영역(ACTa)의 타 측에 위치하며, 후술하는 드레인 전극(DE)과 전기적으로 연결된다.
제1 절연층(220)은 반도체 패턴(ACT)을 포함하는 반도체층 상에 배치될 수 있다. 제1 절연층(220)은 일 실시예로 게이트 절연층일 수 있다. 제1 절연층(220)은 일 실시예로 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등의 무기 절연물질, BCB(BenzoCycloButene), 아크릴계 물질, 및 폴리이미드와 같은 유기 절연 물질로 이루어진 군에서 선택된 어느 하나 또는 하나 이상의 물질을 혼합하여 형성할 수 있다.
게이트 전극(GE)을 포함하는 게이트 도전체는 제1 절연층(220) 상에 배치될 수 있다. 게이트 전극(GE)은 반도체 패턴(ACT)과 중첩될 수 있다. 게이트 도전체는 예컨대, 알루미늄 합금을 포함하는 알루미늄(Al) 계열의 금속, 은 합금을 포함하는 은(Ag) 계열의 금속, 구리 합금을 포함하는 구리(Cu)계열의 금속, 몰리브덴 합금을 포함하는 몰리브덴(Mo) 계열 금속, 크롬(Cr), 티탄(Ti), 및 탄탈륨(Ta) 중 어느 하나 이상을 포함할 수 있다.
제2 절연층(230)은 게이트 전극(GE)을 포함하는 게이트 도전체 상에 배치될 수 있다. 제2 절연층(230)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등의 무기 절연물질, BCB(BenzoCycloButene), 아크릴계 물질, 및 폴리이미드와 같은 유기 절연 물질로 이루어진 군에서 선택된 어느 하나 또는 하나 이상의 물질을 혼합하여 형성할 수 있다.
소스 전극(SE) 및 드레인 전극(DE)을 포함하는 데이터 도전체는 제2 절연층(230) 상에 배치될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 제2 절연층(230) 상에 서로 이격되어 배치된다. 데이터 도전체는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질으로 이루어진 군 중 선택된 하나 이상을 포함할 수 있다. 데이터 도전체는 일 실시예로 니켈(Ni), 코발트(Co), 티탄(Ti), 은(Ag), 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 베릴륨(Be), 니오브(Nb), 금(Au), 철(Fe), 셀렌(Se) 또는 탄탈륨(Ta) 등으로 이루어진 단일막 또는 다중막 구조를 가질 수 있다. 또한, 상기 금속에 티탄(Ti), 지르코늄(Zr), 텅스텐(W), 탄탈륨(Ta), 니오브(Nb), 백금(Pt), 하프늄(Hf), 산소(O) 및 질소(N)로 이루어진 군에서 선택된 하나 이상의 원소를 포함시켜 형성한 합금이 소스 전극(SE) 및 드레인 전극(DE)의 재료로서 이용될 수 있다.
전술한, 반도체 패턴(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)은 스위칭 소자(TR2)를 구성한다. 도 3에서는 스위칭 소자(TR2)가 탑 게이트 방식인 것으로 도시하였으나, 이에 제한되는 것은 아니다. 즉, 스위칭 소자(TR2)는 바텀 게이트 방식으로 형성될 수도 있다.
평탄화층(240)은 데이터 도전체 상에 배치될 수 있다. 평탄화층(240)은 단차를 제거함에 따라, 후술하는 화소 전극(250) 및 유기 발광층(270)의 발광 효율을 높일 수 있다. 평탄화층(240)은 일 실시예로 유기 물질을 포함할 수 있다. 예를 들어, 평탄화층(240)은 폴리이미드(polyimide), 폴리아크릴(polyacryl) 및 폴리실록산(polysiloxane) 중 선택된 어느 하나 이상을 포함하여 이루어질 수 있다. 다른 실시예로, 평탄화층(240)은 무기 물질을 포함하여 구성되거나, 또는 무기 물질 및 유기 물질의 복합 형태로 구성될 수도 있다. 평탄화층(240)에는 드레인 전극(DE)의 적어도 일부를 노출시키는 제1 컨택홀(CNT1)이 형성될 수 있다.
화소 전극(250)은 평탄화층(240) 상에 배치될 수 있다. 화소 전극(250)은 제1 컨택홀(CNT1)에 의해 노출된 드레인 전극(DE)과 전기적으로 연결될 수 있다. 즉, 화소 전극(250)은 정공 주입 전극인 애노드(anode)일 수 있다. 화소 전극(250)이 애노드 전극인 경우, 화소 전극(250)은 정공 주입이 용이하도록 일함수가 높은 물질을 포함할 수 있다. 또한, 화소 전극(250)은 반사형 전극, 반투과형 전극 또는 투과형 전극일 수 있다. 화소 전극(250)은 일 실시예로 반사성 재료를 포함할 수 있다. 반사성 재료는 일 실시예로, 은(Ag), 마그네슘(Mg), 크롬(Cr), 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 텅스텐(W), 알루미늄(Al), 알루미늄-리튬(Al-Li), 마그네슘-인듐(Mg-In) 및 마그네슘-은(Mg-Ag)으로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다.
화소 전극(250)은 일 실시예로, 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 즉, 화소 전극(250)은 2 이상의 물질이 적층된 다중막으로 형성될 수도 있다.
화소 전극(250)이 다중막으로 형성되는 경우, 화소 전극(250)은 일 실시예로, 반사막 및 상기 반사막 상에 배치되는 투명 또는 반투명 전극을 포함할 수 있다. 다른 실시예로, 화소 전극(250)은 반사막 및 상기 반사막 하부에 배치되는 투명 또는 반투명 전극을 포함할 수 있다. 예를 들면, 화소 전극(250)은 ITO/Ag/ITO의 3층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
여기서, 투명 또는 반투명 전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), In2O3(Indiu, Oxide), (IGO, Indium Gallium Oxide) 및 AZO(Aluminum Zinc Oxide)로 이루어진 군에서 선택된 하나 이상을 포함하여 이루어질 수 있다.
화소 정의막(260)은 화소 전극(250) 상에 배치될 수 있다. 화소 정의막(260)은 화소 전극(250)의 적어도 일부를 노출하는 개구부를 포함한다. 화소 정의막(260)은 유기 물질 또는 무기 물질을 포함할 수 있다. 일 실시예로, 화소 정의막(260)은 포토 레지스트, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물, 폴리아크릴계 수지 등의 재료를 포함할 수 있다.
유기 발광층(270)은 화소 전극(250) 및 화소 정의막(260) 상에 배치될 수 있다. 보다 상세하게는, 유기 발광층(270)은 화소 전극(250) 중 화소 정의막(260)의 개구부를 통해 노출되는 영역 상에 배치될 수 있다. 유기 발광층(270)은 일 실시예로, 화소 정의막(260)의 측벽의 적어도 일부를 덮을 수 있다.
유기 발광층(270)은 일 실시예로 적색, 청색 및 녹색 중 하나의 색을 발광할 수 있다. 다른 실시예로, 유기 발광층(270)은 백색을 발광하거나, 또는 시안(cyan), 마젠타(magenta) 및 옐로우(yellow) 중 하나의 색을 발광할 수도 있다. 유기 발광층(270)이 백색을 발광하는 경우, 유기 발광층(270)은 백색 발광 재료를 포함하거나, 또는 적색 발광층, 녹색 발광층 및 청색 발광층이 적층된 형태를 가짐으로써 백색을 발광할 수도 있다.
공통 전극(280)은 유기 발광층(270) 및 화소 정의막(260) 상에 배치될 수 있다. 공통 전극(280)은 일 실시예로 유기 발광층(270) 및 화소 정의막(260) 상에 전면적으로 형성될 수 있다. 공통 전극(280)은 일 실시예로 캐소드(cathode) 전극일 수 있다. 공통 전극(280)은 일 실시예로 Li. Ca, Lif/Ca, LiF/Al, Al, Ag, Mg로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다. 또한, 공통 전극(280)은 일함수가 낮은 재료로 이루어질 수 있다. 공통 전극(280)은 일 실시예로 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), In2O3(Indiu, Oxide), (IGO, Indium Gallium Oxide) 및 AZO(Aluminum Zinc Oxide)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 투명 또는 반투명 전극일 수 있다.
전술한, 화소 전극(250), 유기 발광층(270) 및 공통 전극(280)은 유기 발광 소자(OLED)를 구성할 수 있다. 다만, 이에 제한되는 것은 아니며, 유기 발광 소자(OLED)는 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL) 및 전자 주입층(EIL) 등을 더 포함하는 다층 구조일 수 있다.
제2 기판(500)은 제1 기판(110)과 대향되도록 배치될 수 있다. 제2 기판(500)은 별도의 실링(sealing) 부재를 통해 제1 기판(110)과 결합될 수 있다. 제2 기판(289)은 일 실시예로 투명 절연 기판일 수 있다. 제2 기판(500)이 투명 절연 기판인 경우, 투명 절연 기판은 유리 기판, 석영 기판, 투명 수지 기판 등일 수 있다.
이하에서는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명하기로 한다. 이하에서 설명하는 구성의 일부는 앞서 본 발명의 몇몇 실시예에 따른 표시 장치의 구성과 동일할 수 있으며, 중복 설명을 피하기 위해 일부 구성에 대한 설명은 생략될 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다. 도 11은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 측면도이다. 도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 10 내지 도 12를 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 상면(500_U) 및 상면(500_U)과 이어지는 제1 측면(500_S)을 포함하는 제1 기판(500)과 제1 측면(500_S)과 정렬되는 제2 측면(1000_S)을 포함하는 제2 기판(1000)을 합착하는 단계, 제1 측면(500_S)에 기판 신호 패드(SSP)를 형성하고, 제2 측면(1000_S)에 기판 더미 패드(SDP)를 형성하는 단계 및 제1 측면(500_S) 및 제2 측면(1000_S)에 기판 신호 패드(SSP)와 연결되는 회로 신호 패드(CSP) 및 기판 더미 패드(SDP)와 연결되는 회로 더미 패드(CDP)를 포함하는 회로 필름(CF)을 합착하는 단계를 포함한다.
먼저, 도 10을 참조하면, 상면(500_U) 및 상면(500_U)과 이어지는 제1 측면(500_S)을 포함하는 제1 기판(500)과 제1 측면(500_S)과 정렬되는 제2 측면(1000_S)을 포함하는 제2 기판(1000)을 합착하는 단계가 진행될 수 있다. 제1 기판(500) 및 제2 기판(1000)은 앞서 본 발명의 몇몇 실시예에 따른 표시 장치에서 설명한 것과 실질적으로 동일할 수 있다. 따라서, 이에 대한 자세한 설명은 생략하기로 한다.
일 실시예에서 제1 기판(500)과 제2 기판(1000)은 사이에 씰 패턴(SLP)을 개재하여 합착될 수 있다. 일 실시예에서 씰 패턴(SLP)은 접합력을 갖는 고분자 물질일 수 있다. 특히 액정 표시 장치인 경우, 씰 패턴(SLP)은 제1 기판(500)과 제2 기판(1000) 사이에 배치되는 액정층(LC)을 밀봉하는 역할을 할 수 있다.
표시 장치가 유기 발광 표시 장치인 실시예에서 씰 패턴(SLP)은 프릿(Frit)을 포함하여 이루어질 수 있다. 즉, 제1 기판(500)과 제2 기판(1000) 사이에 프릿을 도포하고 이를 녹여 제1 기판(500)과 제2 기판(1000)을 합착할 수 있다.
다른 실시예에서 씰 패턴(SLP)은 제1 기판(500)과 제2 기판(1000)을 부분적으로 녹여 형성할 수 있다. 즉, 일 실시예에서 제1 기판(500)과 제2 기판(1000) 사이에 레이저를 조사하여 제1 기판(500) 및/또는 제2 기판(1000)이 부분적으로 용융된 레이저 접합부를 형성할 수 있다. 즉, 씰 패턴은 제1 기판(500) 및/또는 제2 기판(1000)이 부분적으로 용융된 레이저 접합부를 포함할 수 있다.
도 11을 참조하면, 제1 측면(500_S)에 기판 신호 패드(SSP)를 형성하고, 제2 측면(1000_S)에 기판 더미 패드(SDP)를 형성하는 단계가 진행될 수 있다.
일 실시예에서 기판 더미 패드(SDP)와 기판 신호 패드(SSP)는 동일 물질로 이루어질 수 있으며, 동일 공정에서 동시에 형성될 수 있다. 다만, 이는 예시적인 것으로, 기판 더미 패드(SDP0와 기판 신호 패드(SSP)의 제조 방법이 이에 제한되는 것은 아니다.
일 실시예에서 금속의 도전층을 제1 측면(500_S) 및 제2 측면(1000_S)에 도포한 후 이를 패터닝하여 기판 더미 패드(SDP)와 기판 신호 패드(SSP)를 형성할 수 있다.
도 11에서는 기판 더미 패드(SDP)와 기판 신호 패드(SSP)가 동일한 형상 및 동일한 개수를 갖는 경우를 예시하였지만, 이에 제한되는 것은 아니다. 즉, 다른 실시예에서 기판 더미 패드(SDP)와 기판 신호 패드(SSP)는 도 7 및 도 8의 실시예와 같이 형성될 수 있다.
이어서, 도 12를 참조하면, 제1 측면(500_S) 및 제2 측면(1000_S)에 기판 신호 패드(SSP)와 연결되는 회로 신호 패드(CSP) 및 기판 더미 패드(SDP)와 연결되는 회로 더미 패드(CDP)를 포함하는 회로 필름(CF)을 합착하는 단계가 진행될 수 있다. 회로 필름(CF)은 앞서 본 발명의 몇몇 실시예에 따른 표시 장치에서 설명한 회로 필름(CF)과 실질적으로 동일할 수 있다.
일 실시예에서 회로 필름(CF)을 합착하는 단계는 제1 측면(500_S) 및 제2 측면(1000_S)과 회로 필름(CF) 사이에 이방성 도전 필름(ACF)을 개재하는 단계를 포함할 수 있다.
일 실시예에서 제1 측면(500_S) 및 제2 측면(1000_S)과 회로 필름(CF) 사이에 이방성 도전 필름(ACF)을 개재한 후 이를 압착할 수 있다.
이 경우, 복수의 신호 더미 패드(SDP)와 복수의 회로 더미 패드(CDP)는 각각 전기적으로 연결되며, 복수의 기판 신호 패드(SSP)와 복수의 회로 신호 패드(CSP)도 전기적으로 연결될 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
500: 제1 기판
1000: 제2 기판
SSP: 기판 신호 패드
SDP: 기판 더미 패드
ACF: 이방성 도전 필름
IC: 구동 집적 회로
CDP: 회로 더미 패드
CSP: 회로 신호 패드

Claims (20)

  1. 상면 및 상기 상면과 이어지는 제1 측면을 포함하는 제1 기판;
    상기 제1 기판과 대향하며, 상기 제1 측면과 정렬되는 제2 측면을 포함하는 제2 기판;
    상기 제1 측면에 배치되는 제1 패드;
    상기 제2 측면에 배치되는 적어도 하나의 제2 패드;
    상기 제1 측면 및 상기 제2 측면과 대향하는 회로 필름;
    상기 회로 필름 상에 배치되며, 상기 적어도 하나의 제2 패드와 전기적으로 연결되는 제3 패드; 및
    상기 회로 필름 상에 배치되며, 상기 제1 패드와 전기적으로 연결되는 제4 패드를 포함하되,
    상기 제1 패드와 상기 제2 패드는 서로 물리적으로 이격되며 전기적으로 절연되는 표시 장치.
  2. 제1항에 있어서,
    상기 제1 기판 및 상기 제2 기판과 상기 회로 필름 사이에 배치되는 이방성 도전 필름을 더 포함하는 표시 장치.
  3. 제2항에 있어서,
    상기 제3 패드와 상기 적어도 하나의 제2 패드는 상기 이방성 도전 필름을 통해 전기적으로 연결되는 표시 장치.
  4. 제1항에 있어서,
    상기 상면에 배치되는 상부 신호 라인을 더 포함하고, 상기 상부 신호 라인은 상기 제1 패드와 전기적으로 연결되는 표시 장치.
  5. 제4항에 있어서,
    상기 회로 필름 상에 배치되어, 상기 제4 패드와 전기적으로 연결되는 구동 집적 회로를 더 포함하는 표시 장치.
  6. 제5항에 있어서,
    상기 상면 상에 표시 영역 및 상기 표시 영역 외측에 배치되는 비표시 영역이 정의되고, 상기 상부 신호 라인은 상기 비표시 영역에 배치되며, 상기 구동 집적 회로에서 생성된 신호는 상기 제4 패드, 상기 제1 패드 및 상기 상부 신호 라인을 통해 상기 표시 영역에 제공되는 표시 장치.
  7. 제6항에 있어서,
    상기 적어도 하나의 제2 패드와 상기 제3 패드는 상기 표시 영역과 절연되는 표시 장치.
  8. 제4항에 있어서,
    상기 제1 패드로부터 연장되는 측부 신호 라인을 더 포함하고,
    상기 측부 신호 라인은 상기 상부 신호 라인과 접촉하는 표시 장치.
  9. 제1항에 있어서,
    상기 적어도 하나의 제2 패드의 폭은 상기 제1 패드의 폭보다 큰 표시 장치.
  10. 제1항에 있어서,
    상기 적어도 하나의 제2 패드는 단수이며, 길이방향으로 연장된 바 형상을 갖는 표시 장치.
  11. 제1항에 있어서,
    상기 제1 패드는 기판 신호 패드를 포함하고, 상기 적어도 하나의 제2 패드는 적어도 하나의 기판 더미 패드를 포함하고, 상기 제4 패드는 회로 더미 패드를 포함하고, 상기 제4 패드는 회로 신호 패드를 포함하는 표시 장치.
  12. 제1항에 있어서,
    상기 제1 기판 및 상기 제2 기판 사이에 배치되는 유기 발광 소자 또는 액정층을 더 포함하는 표시 장치.
  13. 상면 및 상기 상면과 이어지는 제1 측면을 포함하는 제1 기판과 상기 제1 측면과 인접하는 제2 측면을 포함하는 제2 기판을 합착하는 단계;
    상기 제1 측면에 기판 신호 패드를 형성하고, 상기 제2 측면에 기판 더미 패드를 형성하는 단계; 및
    상기 제1 측면 및 상기 제2 측면에 상기 기판 신호 패드와 연결되는 회로 신호 패드 및 상기 기판 더미 패드와 연결되는 회로 더미 패드를 포함하는 회로 필름을 합착하는 단계를 포함하되,
    상기 기판 신호 패드와 상기 기판 더미 패드는 서로 물리적으로 이격되며 전기적으로 절연되는 표시 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 제1 측면 및 상기 제2 측면과 상기 회로 필름을 합착하는 단계는 상기 제1 측면 및 상기 제2 측면과 상기 회로 필름 사이에 이방성 도전 필름을 개재하는 단계를 더 포함하는 표시 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 회로 더미 패드와 상기 기판 더미 패드는 상기 이방성 도전 필름을 통해 전기적으로 연결되는 표시 장치의 제조 방법.
  16. 제13항에 있어서,
    상기 상면에 배치되는 상부 신호 라인을 더 포함하고, 상기 상부 신호 라인은 상기 기판 신호 패드와 전기적으로 연결되는 표시 장치의 제조 방법.
  17. 제13항에 있어서,
    상기 회로 필름 상에는 상기 회로 신호 패드와 전기적으로 연결되는 구동 집적 회로가 배치되는 표시 장치의 제조 방법.
  18. 제13항에 있어서,
    상기 기판 더미 패드의 폭은 상기 기판 신호 패드의 폭보다 큰 표시 장치의 제조 방법.
  19. 제13항에 있어서,
    상기 기판 더미 패드는 단수이며, 길이방향으로 연장된 바 형상을 갖는 표시 장치의 제조 방법.
  20. 제13항에 있어서,
    상기 기판 신호 패드 및 상기 회로 신호 패드는 동일 물질로 이루어지며, 동일 공정에서 동시에 형성되는 표시 장치의 제조 방법.
KR1020180027401A 2018-03-08 2018-03-08 표시 장치 및 표시 장치의 제조 방법 KR102492608B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180027401A KR102492608B1 (ko) 2018-03-08 2018-03-08 표시 장치 및 표시 장치의 제조 방법
US16/215,538 US10670931B2 (en) 2018-03-08 2018-12-10 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180027401A KR102492608B1 (ko) 2018-03-08 2018-03-08 표시 장치 및 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190107234A KR20190107234A (ko) 2019-09-19
KR102492608B1 true KR102492608B1 (ko) 2023-01-27

Family

ID=67842481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180027401A KR102492608B1 (ko) 2018-03-08 2018-03-08 표시 장치 및 표시 장치의 제조 방법

Country Status (2)

Country Link
US (1) US10670931B2 (ko)
KR (1) KR102492608B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210012087A (ko) * 2019-07-23 2021-02-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110646991A (zh) * 2019-09-29 2020-01-03 维沃移动通信有限公司 显示模组及电子设备
KR20210052741A (ko) * 2019-10-31 2021-05-11 삼성디스플레이 주식회사 표시장치
KR20210054636A (ko) * 2019-11-05 2021-05-14 삼성디스플레이 주식회사 표시 장치
KR20210142805A (ko) * 2020-05-18 2021-11-26 삼성디스플레이 주식회사 표시 장치
TWI758090B (zh) * 2021-02-08 2022-03-11 友達光電股份有限公司 電子裝置及其製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101736930B1 (ko) 2012-11-19 2017-05-17 엘지디스플레이 주식회사 플렉서블 유기발광 디스플레이 장치
KR102050449B1 (ko) 2013-07-23 2019-11-29 엘지디스플레이 주식회사 보더리스 타입의 액정 표시 장치
KR102234864B1 (ko) * 2014-07-09 2021-03-31 엘지디스플레이 주식회사 터치 스크린 일체형 유기 발광 표시 장치 및 터치 스크린 일체형 유기 발광 표시 장치 제조 방법
KR102652604B1 (ko) * 2016-06-08 2024-04-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20190107234A (ko) 2019-09-19
US20190278123A1 (en) 2019-09-12
US10670931B2 (en) 2020-06-02

Similar Documents

Publication Publication Date Title
KR102492608B1 (ko) 표시 장치 및 표시 장치의 제조 방법
KR102655956B1 (ko) 표시 장치, 타일형 표시 장치 및 이의 제조 방법
JP2024050709A (ja) 表示装置
US10854846B2 (en) Electroluminescent display apparatus
TWI648851B (zh) 顯示裝置
KR102553875B1 (ko) 표시 장치 및 표시 장치의 제조 방법
KR102205588B1 (ko) 표시장치
US9954009B2 (en) Display device
KR102408974B1 (ko) 표시 장치 및 이의 제조 방법
KR102591761B1 (ko) 플렉서블 표시 장치
US20220293670A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
TW202203188A (zh) 顯示器裝置
US20230274691A1 (en) Display device, method of manufacturing the display device, and tiled display device including the display device
CN218831211U (zh) 显示装置
US11824064B2 (en) Display device, method of manufacturing the same, and tiled display device including the same
CN112736112B (zh) 柔性显示装置
US20220392992A1 (en) Display device
US20230275188A1 (en) Display device, method of manufacturing the same and tiled display device including the same
KR102561618B1 (ko) 유기 발광 표시 장치
US20240153966A1 (en) Display device, method of manufacturing the same and tiled display device
US20230275114A1 (en) Display device and tiled display device including the same
US20220406978A1 (en) Display device
KR20240061194A (ko) 플렉서블 표시 장치
KR20230139843A (ko) 표시 장치
KR20240064191A (ko) 발광 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant