KR102487050B1 - 표시 장치 및 그의 제조 방법 - Google Patents

표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR102487050B1
KR102487050B1 KR1020180035277A KR20180035277A KR102487050B1 KR 102487050 B1 KR102487050 B1 KR 102487050B1 KR 1020180035277 A KR1020180035277 A KR 1020180035277A KR 20180035277 A KR20180035277 A KR 20180035277A KR 102487050 B1 KR102487050 B1 KR 102487050B1
Authority
KR
South Korea
Prior art keywords
pad
electrode layer
layer
wires
wiring
Prior art date
Application number
KR1020180035277A
Other languages
English (en)
Other versions
KR20190114061A (ko
Inventor
김양희
김원호
이정호
박소연
임형철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180035277A priority Critical patent/KR102487050B1/ko
Priority to US16/181,561 priority patent/US10923510B2/en
Publication of KR20190114061A publication Critical patent/KR20190114061A/ko
Application granted granted Critical
Publication of KR102487050B1 publication Critical patent/KR102487050B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명에 의한 표시 장치는, 표시 영역 및 상기 표시 영역 외곽의 비표시 영역을 포함하는 기판; 상기 표시 영역에 위치하는 화소들; 상기 화소들을 구동하기 위한 구동 회로부; 상기 비표시 영역에 위치하며, 상기 구동 회로부와 외곽 배선들을 통해 전기적으로 연결된 패드부를 포함하되, 상기 패드부는 상기 외곽 배선들과 전기적으로 연결된 패드 배선들을 포함하고, 상기 패드 배선들은 서로 분리된 제1 패드 배선 및 제2 패드 배선을 포함하며, 상기 제1 패드 배선은 제1 전극층, 상기 제1 전극층 상에 제공된 절연층, 및 상기 절연층 상에 제공되며 상기 제1 전극층과 전기적으로 연결된 제2 전극층을 포함하고, 상기 제2 패드 배선은 제1 전극층을 포함하되 제2 전극층이 제거된다.

Description

표시 장치 및 그의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명의 실시예들은 표시 장치 및 그의 제조 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시장치(Liquid Crystal Display Device) 및 유기전계발광 표시장치(Organic Light Emitting Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
이러한 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 표시 영역에 제공된 화소들, 비표시 영역에 제공된 구동 회로부와 패드부를 포함한다. 패드부는 외부로부터 제어 신호 및 전원을 공급받아 화소들 및 구동 회로부로 전송한다.
본 발명이 이루고자 하는 기술적 과제는, 패드부의 불량을 방지하기 위한 표시 장치 및 그의 제조 방법을 제공하는 것이다.
본 발명의 실시예에 의한 표시 장치는, 표시 영역 및 상기 표시 영역 외곽의 비표시 영역을 포함하는 기판; 상기 표시 영역에 위치하는 화소들; 상기 화소들을 구동하기 위한 구동 회로부; 상기 비표시 영역에 위치하며, 상기 구동 회로부와 외곽 배선들을 통해 전기적으로 연결된 패드부를 포함하되, 상기 패드부는 상기 외곽 배선들과 전기적으로 연결된 패드 배선들을 포함하고, 상기 패드 배선들은 서로 분리된 제1 패드 배선 및 제2 패드 배선을 포함하며, 상기 제1 패드 배선은 제1 전극층, 상기 제1 전극층 상에 제공된 절연층, 및 상기 절연층 상에 제공되며 상기 제1 전극층과 전기적으로 연결된 제2 전극층을 포함하고, 상기 제2 패드 배선은 제1 전극층을 포함하되 제2 전극층이 제거된다.
일 실시예에서, 상기 패드 배선들 각각은 상기 외곽 배선과 상기 제1 전극층이 전기적으로 연결되는 제1 영역, 및 상기 제1 영역 외의 제2 영역을 포함할 수 있다.
일 실시예에서, 상기 외곽 배선 상에 제공되며, 상기 제1 영역에서 상기 외곽 배선의 일부를 노출시키는 제1 컨택홀을 포함하는 무기막을 더 포함할 수 있다.
일 실시예에서, 상기 제2 영역에서 상기 무기막과 상기 제1 전극층 사이에 제공되는 유기막을 더 포함할 수 있다.
일 실시예에서, 상기 제1 전극층은 상기 무기막 및 상기 유기막 상에 제공되며 상기 제1 컨택홀을 통해 상기 외곽 배선과 전기적으로 연결될 수 있다.
일 실시예에서, 상기 제1 전극층 상에 제공된 패시베이션층을 더 포함할 수 있다.
일 실시예에서, 상기 패시베이션층은 상기 제1 패드 배선의 제2 영역에서 상기 제2 전극층과 중첩되지 않도록 일부가 제거될 수 있다.
일 실시예에서, 상기 절연층은 상기 제1 패드 배선의 제2 영역에서 상기 제1 전극층의 일부를 노출시키는 제2 컨택홀을 포함할 수 있다.
일 실시예에서, 상기 제2 전극층은 상기 제1 패드 배선의 제2 영역에만 제공될 수 있다.
일 실시예에서, 상기 제1 패드 배선의 제1 전극층과 상기 제2 패드 배선의 제1 전극층은 동일한 재료로 동일한 레이어에 제공될 수 있다.
일 실시예에서, 상기 제1 패드 배선의 제1 전극층과 상기 제2 패드 배선의 제1 전극층은 상기 화소들에 포함된 트랜지스터의 소스 전극 또는 드레인 전극과 동일한 재료로 동일한 레이어에 제공될 수 있다.
일 실시예에서, 상기 구동 회로부는, 상기 화소들로 주사 신호를 공급하는 주사 구동부; 및 상기 화소들로 발광 제어신호를 공급하는 발광 구동부를 포함할 수 있다.
일 실시예에서, 상기 제2 패드 배선은 외부로부터 발광 시작신호 또는 정전압 전원을 제공받을 수 있다.
본 발명의 실시예에 의한 표시 장치의 제조 방법은, 서로 분리된 제1 패드 배선 및 제2 패드 배선을 포함하는 패드부를 포함하는 표시 장치의 제조 방법에 있어서, 기판 상에 상기 제1 패드 배선 및 상기 제2 패드 배선에 대응되는 영역에 제1 전극층을 형성하는 단계; 상기 제1 전극층 상에 절연층을 형성하는 단계; 상기 절연층 상에 제2 전극층을 형성하는 단계; 및 상기 제2 패드 배선에 대응되는 영역에서 상기 제2 전극층을 제거하는 단계를 포함한다.
일 실시예에서, 외곽 배선을 형성하는 단계; 상기 외곽 배선 상에 무기막을 형성하는 단계; 및 상기 무기막 상에 유기막을 형성하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 무기막을 형성하는 단계는, 상기 외곽 배선의 일부를 노출시키는 제1 컨택홀을 형성하는 단계를 포함할 수 있다.
일 실시예에서, 상기 제1 전극층은 상기 무기막 및 상기 유기막 상에 제공되며 상기 제1 컨택홀을 통해 상기 외곽 배선과 전기적으로 연결될 수 있다.
일 실시예에서, 상기 제1 전극층 상에 패시베이션층을 형성하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 패시베이션층을 형성하는 단계는, 상기 제2 전극층과 중첩되지 않도록 일부를 제거하는 단계를 포함할 수 있다.
일 실시예에서, 상기 절연층을 형성하는 단계는, 상기 제1 전극층의 일부를 노출시키는 제2 컨택홀을 형성하는 단계를 포함할 수 있다.
이와 같은 본 발명에 의하면, 패드 배선들 중 이중 전극층의 컨택 영역에서 부식 발생 가능성이 높은 일부 패드 배선을 단일 전극층으로 구성함으로써, 패드부의 불량이 방지될 수 있다.
도 1은 본 발명의 일 실시예에 의한 표시 장치의 개략적인 평면도이다.
도 2는 도 1에 도시된 구동 회로부의 구성도이다.
도 3은 도 1에 도시된 패드부의 부분적인 확대 평면도이다.
도 4a는 도 3의 I-I’선에 따른 단면도이고, 도 4b는 도 3의 II-II’선에 따른 단면도이다.
도 5, 도 6, 도 7, 도 8, 도 9a, 도 9b, 도 10a, 도 10b, 도 11a 및 도 11b는 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타내는 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는 데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 의한 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 표시 장치는 기판(SUB), 화소들(PX), 구동 회로부(DRC) 및 패드부(PAD)를 포함한다.
기판(SUB)은 표시 영역(DA)과 표시 영역(DA)의 적어도 일측에 제공되는 비표시 영역(NDA)을 포함한다.
표시 영역(DA)은 복수의 화소들(PX)이 제공되어 영상이 표시되는 영역이다. 표시 영역(DA)은 상기 기판(SUB)의 형상에 대응하는 형상으로 제공될 수 있다.
예를 들어, 표시 영역(DA)은 기판(SUB)의 형상과 마찬가지로 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원, 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원, 등 다양한 형상으로 제공될 수 있다.
화소들(PX)은 기판(SUB)의 표시 영역(DA) 상에 제공된다. 화소들(PX) 각각은 영상을 표시하는 최소 단위로서 복수 개로 제공될 수 있다. 화소들(PX)은 백색광 및/또는 컬러광을 출사할 수 있다. 화소들(PX) 각각은 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니며, 시안, 마젠타, 옐로우 등의 색을 출사할 수 있다.
화소들(PX)은 유기층을 포함하는 유기 발광 소자일 수 있으나, 이에 한정되는 것은 아니며, 액정 소자, 전기 영동 소자, 전기 습윤 소자 등 다양한 형태로 구현될 수 있다.
본 발명의 일 실시예에 있어서, 화소들(PX)은 매트릭스(matrix) 형태로 배열될 수 있다. 그러나, 화소들(PX)의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다.
비표시 영역(NDA)은 화소들(PX)이 제공되지 않은 영역으로서 영상이 표시되지 않은 영역이다.
일 실시예에서, 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸는 창틀 형상일 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 비표시 영역(NDA)의 크기 및 형상은 다양하게 변형될 수 있다.
구동 회로부(DRC)는 화소들(PX)과 전기적으로 연결되어 화소들(PX)을 구동하며, 비표시 영역(NDA) 내에 위치할 수 있다. 구동 회로부(DRC)는 기판(SUB)의 양 측부에 제공될 수 있으나, 특별히 한정되지 않는다. 다른 실시예에서, 구동 회로부(DRC)는 기판(SUB)의 일 측부에만 제공되거나, 상부 또는 하부에 위치할 수 있다.
도면에 구체적으로 도시되지는 않았으나, 구동 회로부(DRC)는 화소들(PX)로 주사 신호를 공급하는 주사 구동부(도시 안됨) 및 화소들(PX)로 발광 제어신호를 공급하는 발광 구동부(도시 안됨) 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 구동 회로부(DRC)는 기판(SUB) 상에 직접 실장될 수 있다. 또한, 구동 회로부(DRC)는 화소들(PX)을 형성하는 공정 시에 함께 형성될 수 있다. 그러나, 구동 회로부(DRC)의 제공 위치나 제공 방법은, 이에 한정되는 것은 아니며, 별도의 칩에 형성되어 상기 기판(SUB) 상에 칩 온 글라스 형태로 제공될 수 있으며, 또는 별도의 인쇄 회로 기판(도시 안됨) 상에 실장되어 상기 기판(SUB)에 연결 부재를 통해 연결될 수도 있다.
패드부(PAD)는 비표시 영역(NDA) 내에 위치하며, 구동 회로부(DRC)와 외곽 배선들(TL)을 통해 전기적으로 연결된다. 패드부(PAD)는 기판(SUB)의 하단 영역에 위치할 수 있으며, 기판(SUB)이 플렉서블한 경우, 패드부(PAD) 전체 또는 일부는 밴딩될 수 있다.
패드부(PAD)는 외곽 배선들(TL)과 전기적으로 연결된 패드 배선들(PL)을 포함하고, 패드 배선들(PL)은 외곽 배선들(TL)에 일대일 대응되며 서로 분리된 패턴을 갖는다. 패드 배선들(PL)에 관한 구체적인 설명은 후술하기로 한다.
외곽 배선들(TL)은 비표시 영역(NDA) 내에 위치하며, 기판(SUB)의 일측을 따라 연장되거나 복수 회 절곡될 수 있다. 외곽 배선들(TL)은 구동 회로부(DRC)와 연결된 각종 신호선들 및 전원선, 화소들(PX)과 연결된 데이터선들을 포함할 수 있다.
도 2는 도 1에 도시된 구동 회로부의 구성도이다.
도 2에서는 설명의 편의를 위하여, n번째 주사선(Sn), n번째 발광 제어선(En), n+1번째 주사선(Sn+1) 및 n+1번째 발광 제어선(En+1)에 접속된 주사 구동부와 발광 구동부의 일부를 도시하였다. n번째 주사선(Sn)과 n번째 발광 제어선(En)은 n번째 행에 위치한 화소들(PX)에 접속되며, n+1번째 주사선(Sn+1)과 n+1번째 발광 제어선(En+1)은 n+1번째 행에 위치한 화소들(PX)에 접속된다.
도 2를 참조하면, 본 발명의 일 실시예에 의한 구동 회로부(DRC)는 복수개의 주사 스테이지들(SSTn, SSTn+1)로 구성된 주사 구동부와 복수개의 발광 스테이지들(ESTn, ESTn+1)로 구성된 발광 구동부를 포함할 수 있다. 주사 스테이지들(SSTn, SSTn+1)과 발광 스테이지들(ESTn, ESTn+1)은 외곽 배선들(TL)과 연결되어 전원, 시작신호, 클럭신호를 입력받는다. 외곽 배선들(TL)은 제1 전원선(VGH), 제2 전원선(VGL), 주사 시작 신호선(FLM), 제1 클럭신호선(CLK1), 제2 클럭신호선(CLK2), 발광 시작 신호선(ACL_FLM), 제1 발광 클럭신호선(EM_CLK1), 제2 발광 클럭신호선(EM_CLK2)을 포함할 수 있다.
제n 주사 스테이지(SSTn)는 제1 전원선(VGH)과 접속되어 제1 전원을 공급받고, 제2 전원선(VGL)과 접속되어 제2 전원을 공급받는다. 제1 전원은 게이트 하이 전압, 제2 전원은 게이트 로우 전압으로 설정될 수 있다. 또한, 제n 주사 스테이지(SSTn)는 주사 시작 신호선(FLM)과 접속되어 주사 시작신호를 입력받으며, 제1 클럭신호선(CLK1)과 접속되어 제1 클럭신호를 입력받고, 제2 클럭신호선(CLK2)과 접속되어 제2 클럭신호를 입력받는다. 제1 클럭신호와 제2 클럭신호는 서로 반대하는 위상을 갖도록 설정될 수 있다. 제n 주사 스테이지(SSTn)는 주사 시작신호와 제1 및 제2 클럭신호들에 응답하여 n번째 주사선(Sn)으로 주사 신호를 출력한다.
제n+1 주사 스테이지(SSTn+1)는 제1 전원선(VGH), 제2 전원선(VGL), 제1 클럭신호선(CLK1) 및 제2 클럭신호선(CLK2)과 접속된다. 그리고, 제n+1 주사 스테이지(SSTn+1)는 제n 주사 스테이지(SSTn)로부터 제공된 주사 신호와 제1 및 제2 클럭신호들에 응답하여 n+1번째 주사선(Sn+1)으로 주사 신호를 출력한다.
제n 발광 스테이지(ESTn)는 제1 전원선(VGH)과 접속되어 제1 전원을 공급받고, 제2 전원선(VGL)과 접속되어 제2 전원을 공급받는다. 또한, 제n 발광 스테이지(ESTn)는 발광 시작 신호선(ACL_FLM)과 접속되어 발광 시작신호를 입력받으며, 제1 발광 클럭신호선(EM_CLK1)과 접속되어 제1 발광 클럭신호를 입력받고, 제2 발광 클럭신호선(EM_CLK2)과 접속되어 제2 발광 클럭신호를 입력받는다. 제n 발광 스테이지(ESTn)는 발광 시작신호, 제1 및 제2 발광 클럭신호들에 응답하여 n번째 발광 제어선(En)으로 발광 제어신호를 출력한다.
제n+1 발광 스테이지(ESTn+1)는 제1 전원선(VGH), 제2 전원선(VGL), 제1 발광 클럭신호선(EM_CLK1) 및 제2 발광 클럭신호선(EM_CLK2)과 접속된다. 그리고, 제n+1 발광 스테이지(ESTn+1)는 제n 발광 스테이지(ESTn)로부터 제공된 발광 제어신호와 제1 및 제2 발광 클럭신호들에 응답하여 n+1번째 발광 제어선(En+1)으로 발광 제어신호를 출력한다.
다만, 구동 회로부(DRC)의 구조는 본 실시예에 한정되지 않으며, 공지된 다양한 형태가 적용될 수 있다.
도 3은 도 1에 도시된 패드부의 부분적인 확대 평면도이며, 도 4a는 도 3의 I-I’선에 따른 단면도이고, 도 4b는 도 3의 II-II’선에 따른 단면도이다.
도 3에서는 설명의 편의를 위하여, 외곽 배선들(TL) 중 일부와 패드 배선들(PL) 중 일부를 도시하였다.
도 3을 참조하면, 외곽 배선들(TL)은 제1 전원선(VGH), 제2 전원선(VGL), 주사 시작 신호선(FLM), 제1 클럭신호선(CLK1), 제2 클럭신호선(CLK2)을 포함할 수 있다.
일 실시예에서, 외곽 배선들(TL)은 화소들(PX)에 포함된 트랜지스터의 게이트 전극과 동일한 재료로 동일한 레이어에 제공될 수 있다. 예를 들면, 외곽 배선들(TL)은 몰리브덴(Mo), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al) 또는 상기 재료의 합금 등의 저저항 금속 물질로 형성될 수 있다. 또한, 상기 외곽 배선들(TL)은 단일막 또는 다중막으로 이루어질 수 있으며, 이 경우, 상기 금속물질들 중 2 이상의 물질이 적층된 다중막을 포함할 수 있다.
패드 배선들(PL)은 외곽 배선들(TL)에 대응되는 제1 내지 제5 패드 배선들(PL1 내지 PL5)를 포함할 수 있다. 구체적으로, 제1 패드 배선(PL1)은 제1 전원선(VGH)에 접속되고, 제2 패드 배선(PL2)은 제2 전원선(VGL)에 접속되고, 제3 패드 배선(PL3)은 주사 시작 신호선(FLM)에 접속되고, 제4 패드 배선(PL4)은 제1 클럭신호선(CLK1)에 접속되고, 제5 패드 배선(PL5)은 제2 클럭신호선(CLK2)에 접속된다.
패드 배선들(PL) 각각은 외곽 배선(TL)과 중첩되는 제1 영역(PLA1), 및 제1 영역(PLA1) 외의 제2 영역(PLA2)을 포함한다. 예컨대, 제1 전원선(VGH)의 단부는 제1 패드 배선(PL1)의 제1 영역(PLA1)과 중첩되며, 제2 전원선(VGL)의 단부는 제2 패드 배선(PL2)의 제1 영역(PLA1)과 중첩된다.
제1 패드 배선(PL1), 제3 패드 배선(PL3), 제4 패드 배선(PL4), 및 제5 패드 배선(PL5)은 실질적으로 동일한 구조이고, 제2 패드 배선(PL2)은 제1 패드 배선(PL1)과 상이한 구조이다. 이하, 제1 패드 배선(PL1)과 제2 패드 배선(PL2)에 대해 설명하기로 한다.
특별히, 제2 패드 배선(PL2)은 기준값 이상의 전압이 인가되는 배선으로 설정될 수 있다. 본 실시예에서, 제2 패드 배선(PL2)은 외부로부터 제공된 정전압의 제2 전원을 제2 전원선(VGL)을 통해 구동 회로부(DRC)로 제공한다. 다른 실시예에서, 제2 패드 배선(PL2)은 외부로부터 발광 시작신호를 제공받아 발광 시작 신호선(ACL_FLM)을 통해 구동 회로부(DRC)로 제공할 수 있다.
도 4a 및 도 4b를 참조하면, 제1 패드 배선(PL1) 및 제2 패드 배선(PL2)은 공통적으로 무기막(INS1), 유기막(INS2) 및 패시베이션층(PSV)을 포함할 수 있다. 또한, 제1 패드 배선(PL1)은 제1 전극층(EL1), 절연층(INS3), 제2 전극층(EL2)을 포함하고, 제2 패드 배선(PL2)은 제1 전극층(EL1)을 포함하되 제2 전극층(EL2)이 제거된다. 즉, 제1 패드 배선(PL1)은 이중 전극층 구조이며, 제2 패드 배선(PL2)은 단일 전극층 구조이다.
먼저, 기판(SUB)은 유리, 수지(resin) 등과 같은 절연성 재료로 이루어질 수 있다. 또한, 기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
예를 들어, 상기 기판(SUB)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다. 다만, 기판(SUB)을 구성하는 재료는 다양하게 변화될 수 있으며, 섬유 강화플라스틱(FRP, Fiber reinforced plastic) 등으로도 이루어질 수 있다.
무기막(INS1)은 외곽 배선(TL) 상에 제공되며, 제1 영역(PLA1)에서 외곽 배선(TL)의 일부를 노출시키는 제1 컨택홀(CNT1)을 포함할 수 있다. 패드부(PAD)가 밴딩되는 영역에 위치하는 경우, 무기막(INS1)은 제2 영역(PLA2)에서 일부 제거될 수 있다. 무기막(INS1)은 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등의 무기 절연 물질을 포함할 수 있다.
유기막(INS2)은 무기막(INS1) 상에 제공되고, 제1 영역(PLA1)에서 제거될 수 있다. 즉, 유기막(INS2)은 제2 영역(PLA2)에만 제공되며, 외곽 배선(TL)과 중첩되지 않도록 제공될 수 있다. 유기막(INS2)은 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질을 포함할 수 있다.
제1 전극층(EL1)은 무기막(INS1) 및 유기막(INS2) 상에 제공되며 제1 컨택홀(CNT1)을 통해 외곽 배선(TL)과 전기적으로 연결될 수 있다. 제1 전극층(EL1)은 서로 분리된 패턴으로 패드 배선들(PL) 각각에 포함된다. 제1 패드 배선(PL1)에 포함된 제1 전극층(EL1)은 제1 패드 배선(PL1)의 제1 전극층(EL1)으로 지칭하고, 제2 패드 배선(PL2)에 포함된 제1 전극층(EL1)은 제2 패드 배선(PL2)의 제1 전극층(EL1)으로 지칭하기로 한다. 제1 패드 배선(PL1)의 제1 전극층(EL1)은 제1 영역(PLA1)에서 제1 전원선(VGH)과 연결되며, 제2 패드 배선(PL2)의 제1 전극층(EL1)은 제1 영역(PLA1)에서 제2 전원선(VGL)과 연결된다.
제1 패드 배선(PL1)의 제1 전극층(EL1)과 제2 패드 배선(PL2)의 제1 전극층(EL1)은 동일한 재료로 동일한 레이어에 제공될 수 있다. 또한, 제1 전극층(EL1)은 화소들(PX)에 포함된 트랜지스터의 소스 전극 또는 드레인 전극과 동일한 재료로 동일한 레이어에 제공될 수 있다. 예컨대, 제1 전극층(EL1)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 상기 금속들의 합금으로 이루어질 수 있다. 또한, 제1 전극층(EL1)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 상기 금속들 및 상기 합금들 중 2 이상의 물질이 적층된 다중막으로 형성될 수 있다.
패시베이션층(PSV)은 제1 전극층(EL1) 상에 제공될 수 있다. 다만, 패시베이션층(PSV)은 제1 패드 배선(PL1)의 제2 영역(PLA2)에서 제2 전극층(EL2)과 중첩되지 않도록 일부가 제거될 수 있다. 또한, 패시베이션층(PSV)은 제2 패드 배선(PL2)의 제1 영역(PLA1) 및 제2 영역(PLA2)에 형성될 수 있다. 패시베이션층(PSV)은 무기 재료로 이루어진 무기 절연막일 수 있다. 상기 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
절연층(INS3)은 제1 전극층(EL1) 및 패시베이션층(PSV) 상에 제공된다. 절연층(INS3)은 외곽 배선(TL), 제1 전극층(EL1) 및 패시베이션층(PSV)을 전체적으로 커버하도록 제공될 수 있다. 다만, 절연층(INS3)은 제1 패드 배선(PL1)의 제2 영역(PLA2)에서 제1 전극층(EL1)의 일부를 노출시키는 제2 컨택홀(CNT2)을 포함할 수 있다.
절연층(INS3)은 유기 재료로 이루어진 유기 절연막일 수 있다. 상기 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
제2 전극층(EL2)은 절연층(INS3) 상에 제공된다. 다만, 제2 전극층(EL2)은 제1 패드 배선(PL1)의 제2 영역(PLA2)에만 제공될 수 있다. 즉, 제2 전극층(EL2)은 제1 패드 배선(PL1)의 제1 영역(PLA1)과 제2 패드 배선(PL2)의 제1 및 제2 영역(PLA1, PLA2)에서는 제거된다. 제2 전극층(EL2)은 제2 컨택홀(CNT2)을 통해 제1 패드 배선(PL1)의 제1 전극층(EL1)과 전기적으로 연결된다. 제2 전극층(EL2)은 제1 전극층(EL1)과 동일한 재료일 수 있다.
제1 패드 배선(PL1)은 제1 전극층(EL1)과 제2 전극층(EL2)의 이중 전극층 구조에 의해, 밴딩시 크랙이 방지되고 배선 저항을 감소시킬 수 있다. 그러나, 제2 패드 배선(PL2)은 제2 전극층(EL2)이 제거된 제1 전극층(EL1)의 단일 전극층 구조이다. 이에 의하여, 제2 패드 배선(PL2)은 두 전극층의 컨택 영역에서 발생하는 부식을 방지할 수 있다.
도 5, 도 6, 도 7, 도 8, 도 9a, 도 9b, 도 10a, 도 10b, 도 11a 및 도 11b는 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타내는 단면도들이다.
전술한 구성 요소와 동일한 참조 번호를 갖는 구성 요소에 관하여는 모순되지 않는 한 전술한 개시 사항을 참조할 수 있으며, 중복된 설명은 생략하기로 한다. 또한, 도 5, 도 6, 도 7, 도 8은 제1 패드 배선(PL1)과 제2 패드 배선(PL2)에 공통적으로 적용되는 제조 방법이다.
도 5를 참조하면, 기판(SUB) 상에 외곽 배선들(TL)을 형성한다. 외곽 배선들(TL)은 패드 배선들(PL)의 제1 영역(PLA1)까지 형성되고, 제2 영역(PLA2)에서는 제거될 수 있다. 기판(SUB) 상에 외곽 배선들(TL)의 재료 물질을 증착한 후 이를 패터닝하여 외곽 배선들(TL)을 형성할 수 있다. 외곽 배선들(TL)의 패터닝에는 포토리소그래피 공정 및 식각 공정이 수행될 수 있다.
도 6을 참조하면, 외곽 배선들(TL)과 기판(SUB) 상에 무기막(INS1)을 형성한다. 그리고, 무기막(INS1)의 제1 영역(PLA1)에서 외곽 배선(TL)의 일부를 노출시키는 제1 컨택홀(CNT1)을 형성할 수 있다. 무기막(INS1)은 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등의 무기 절연 물질을 포함할 수 있다.
도 7을 참조하면, 무기막(INS1)과 기판(SUB) 상에 유기막(INS2)을 형성한다. 단, 유기막(INS2)은 제2 영역(PLA2)에만 형성되고, 제1 영역(PLA1)에서 제거될 수 있다. 유기막(INS2)은 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질을 포함할 수 있다.
도 8을 참조하면, 무기막(INS1) 및 유기막(INS2) 상에 제1 전극층(EL1)을 형성한다. 제1 전극층(EL1)은 제1 영역(PLA1)에서 제1 컨택홀(CNT1)을 통해 외곽 배선들(TL)과 전기적으로 연결될 수 있다. 제1 전극층(EL1)의 재료 물질을 증착한 후 이를 패터닝하여 제1 전극층(EL1)을 형성할 수 있다. 제1 전극층(EL1)의 패터닝에는 포토리소그래피 공정 및 식각 공정이 수행될 수 있다.
일 실시예에서, 제1 전극층(EL1)은 화소들(PX)에 포함된 트랜지스터의 소스 전극 또는 드레인 전극과 동일한 재료로 동일한 레이어에 제공될 수 있다. 예컨대, 제1 전극층(EL1)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 상기 금속들의 합금으로 이루어질 수 있다. 또한, 제1 전극층(EL1)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 상기 금속들 및 상기 합금들 중 2 이상의 물질이 적층된 다중막으로 형성될 수 있다.
도 9a 및 도 9b를 참조하면, 제1 전극층(EL1) 상에 패시베이션층(PSV)을 형성한다. 그리고, 패시베이션층(PSV)은 제1 패드 배선(PL1)의 제2 영역(PLA2)에서 제2 전극층(EL2)과 중첩되지 않도록 일부가 제거될 수 있다. 패시베이션층(PSV)은 무기 재료로 이루어진 무기 절연막일 수 있다. 상기 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
도 10a 및 도 10b를 참조하면, 제1 전극층(EL1) 및 패시베이션층(PSV) 상에 절연층(INS3)을 형성한다. 그리고, 제1 패드 배선(PL1)의 제2 영역(PLA2)에서 제1 전극층(EL1)의 일부를 노출시키는 제2 컨택홀(CNT2)을 형성할 수 있다. 제2 패드 배선(PL2)에는 제2 컨택홀(CNT2)을 형성하지 않는다. 절연층(INS3)은 유기 재료로 이루어진 유기 절연막일 수 있다. 상기 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
도 11a 및 도 11b를 참조하면, 절연층(INS3) 상에 제2 전극층(EL2)을 형성한다. 절연층(INS3) 상에 제2 전극층(EL2)을 형성한다. 그리고, 제2 전극층(EL2)은 제1 패드 배선(PL1)의 제1 영역(PLA1)과 제2 패드 배선(PL2)의 제1 및 제2 영역(PLA1, PLA2)에서 제거된다. 제2 전극층(EL2)은 제2 컨택홀(CNT2)을 통해 제1 패드 배선(PL1)의 제1 전극층(EL1)과 전기적으로 연결된다. 제2 전극층(EL2)은 제1 전극층(EL1)과 동일한 재료일 수 있다.
제1 패드 배선(PL1)은 제1 전극층(EL1)과 제2 전극층(EL2)의 이중 전극층 구조에 의해, 밴딩시 크랙이 방지되고 배선 저항을 감소시킬 수 있다. 그러나, 제2 패드 배선(PL2)은 제2 전극층(EL2)이 제거된 제1 전극층(EL1)의 단일 전극층 구조이다. 이에 의하여, 제2 패드 배선(PL2)은 두 전극층의 컨택 영역에서 발생하는 부식을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
SUB: 기판 PX: 화소들
DRC: 구동 회로부 TL: 외곽 배선들
PAD: 패드부 PL: 패드 배선들
EL1: 제1 전극 EL2: 제2 전극
INS1: 무기막 INS2: 유기막
PSV: 패시베이션층 INS3: 절연층

Claims (20)

  1. 표시 영역 및 상기 표시 영역 외곽의 비표시 영역을 포함하는 기판;
    상기 표시 영역에 위치하는 화소들;
    상기 화소들을 구동하기 위한 구동 회로부;
    상기 비표시 영역에 위치하며, 상기 구동 회로부와 외곽 배선들을 통해 전기적으로 연결된 패드부; 및
    상기 외곽 배선 상에 제공되는 무기막; 을 포함하고,
    상기 패드부는 상기 외곽 배선들과 전기적으로 연결된 패드 배선들을 포함하고,
    상기 패드 배선들은 서로 분리된 제1 패드 배선 및 제2 패드 배선을 포함하며,
    상기 제1 패드 배선은 제1 전극층, 상기 제1 전극층 상에 제공된 절연층, 및 상기 절연층 상에 제공되며 상기 제1 전극층과 전기적으로 연결된 제2 전극층을 포함하고,
    상기 제2 패드 배선은 상기 제1 전극층을 포함하되 상기 제2 전극층이 제거되고,
    상기 패드 배선들 각각은 상기 외곽 배선과 상기 제1 전극층이 전기적으로 연결되는 제1 영역, 및 상기 제1 영역 외의 제2 영역을 포함하고,
    상기 무기막은 상기 제1 영역에서 상기 외곽 배선의 일부를 노출시키는 제1 컨택홀을 포함하는 표시 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제2 영역에서 상기 무기막과 상기 제1 전극층 사이에 제공되는 유기막을 더 포함하는 표시 장치.
  5. 제 4 항에 있어서,
    상기 제1 전극층은 상기 무기막 및 상기 유기막 상에 제공되며 상기 제1 컨택홀을 통해 상기 외곽 배선과 전기적으로 연결된 표시 장치.
  6. 제 5 항에 있어서,
    상기 제1 전극층 상에 제공된 패시베이션층을 더 포함하는 표시 장치.
  7. 제 6 항에 있어서,
    상기 패시베이션층은 상기 제1 패드 배선의 제2 영역에서 상기 제2 전극층과 중첩되지 않도록 일부가 제거된 표시 장치.
  8. 표시 영역 및 상기 표시 영역 외곽의 비표시 영역을 포함하는 기판;
    상기 표시 영역에 위치하는 화소들;
    상기 화소들을 구동하기 위한 구동 회로부;
    상기 비표시 영역에 위치하며, 상기 구동 회로부와 외곽 배선들을 통해 전기적으로 연결된 패드부를 포함하되,
    상기 패드부는 상기 외곽 배선들과 전기적으로 연결된 패드 배선들을 포함하고,
    상기 패드 배선들은 서로 분리된 제1 패드 배선 및 제2 패드 배선을 포함하며,
    상기 제1 패드 배선은 제1 전극층, 상기 제1 전극층 상에 제공된 절연층, 및 상기 절연층 상에 제공되며 상기 제1 전극층과 전기적으로 연결된 제2 전극층을 포함하고,
    상기 제2 패드 배선은 상기 제1 전극층을 포함하되 상기 제2 전극층이 제거되고,
    상기 패드 배선들 각각은 상기 외곽 배선과 상기 제1 전극층이 전기적으로 연결되는 제1 영역, 및 상기 제1 영역 외의 제2 영역을 포함하고,
    상기 절연층은 상기 제1 패드 배선의 제2 영역에서 상기 제1 전극층의 일부를 노출시키는 제2 컨택홀을 포함하는 표시 장치.
  9. 제 8 항에 있어서,
    상기 제2 전극층은 상기 제1 패드 배선의 제2 영역에만 제공된 표시 장치.
  10. 제 1 항에 있어서,
    상기 제1 패드 배선의 제1 전극층과 상기 제2 패드 배선의 제1 전극층은 동일한 재료로 동일한 레이어에 제공된 표시 장치.
  11. 제 10 항에 있어서,
    상기 제1 패드 배선의 제1 전극층과 상기 제2 패드 배선의 제1 전극층은 상기 화소들에 포함된 트랜지스터의 소스 전극 또는 드레인 전극과 동일한 재료로 동일한 레이어에 제공된 표시 장치.
  12. 제 1 항에 있어서, 상기 구동 회로부는,
    상기 화소들로 주사 신호를 공급하는 주사 구동부; 및
    상기 화소들로 발광 제어신호를 공급하는 발광 구동부를 포함하는 표시 장치.
  13. 제 1 항에 있어서,
    상기 제2 패드 배선은 외부로부터 발광 시작신호 또는 정전압 전원을 제공받는 표시 장치.
  14. 서로 분리된 제1 패드 배선 및 제2 패드 배선을 포함하는 패드부를 포함하는 표시 장치의 제조 방법에 있어서,
    기판 상에 상기 제1 패드 배선 및 상기 제2 패드 배선에 대응되는 영역에 제1 전극층을 형성하는 단계;
    상기 제1 전극층 상에 절연층을 형성하는 단계;
    상기 절연층 상에 제2 전극층을 형성하는 단계; 및
    상기 제2 패드 배선에 대응되는 영역에서 상기 제2 전극층을 제거하는 단계를 포함하는 표시 장치의 제조 방법.
  15. 제 14 항에 있어서,
    외곽 배선을 형성하는 단계;
    상기 외곽 배선 상에 무기막을 형성하는 단계; 및
    상기 무기막 상에 유기막을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  16. 제 15 항에 있어서,
    상기 무기막을 형성하는 단계는,
    상기 외곽 배선의 일부를 노출시키는 제1 컨택홀을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  17. 제 16 항에 있어서,
    상기 제1 전극층은 상기 무기막 및 상기 유기막 상에 제공되며 상기 제1 컨택홀을 통해 상기 외곽 배선과 전기적으로 연결된 표시 장치의 제조 방법.
  18. 제 17 항에 있어서,
    상기 제1 전극층 상에 패시베이션층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  19. 제 18 항에 있어서, 상기 패시베이션층을 형성하는 단계는,
    상기 제2 전극층과 중첩되지 않도록 일부를 제거하는 단계를 포함하는 표시 장치의 제조 방법.
  20. 제 14 항에 있어서, 상기 절연층을 형성하는 단계는,
    상기 제1 전극층의 일부를 노출시키는 제2 컨택홀을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
KR1020180035277A 2018-03-27 2018-03-27 표시 장치 및 그의 제조 방법 KR102487050B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180035277A KR102487050B1 (ko) 2018-03-27 2018-03-27 표시 장치 및 그의 제조 방법
US16/181,561 US10923510B2 (en) 2018-03-27 2018-11-06 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180035277A KR102487050B1 (ko) 2018-03-27 2018-03-27 표시 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190114061A KR20190114061A (ko) 2019-10-10
KR102487050B1 true KR102487050B1 (ko) 2023-01-12

Family

ID=68055545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180035277A KR102487050B1 (ko) 2018-03-27 2018-03-27 표시 장치 및 그의 제조 방법

Country Status (2)

Country Link
US (1) US10923510B2 (ko)
KR (1) KR102487050B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11640963B2 (en) * 2020-05-19 2023-05-02 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
CN113035891B (zh) * 2021-03-15 2024-03-15 厦门天马微电子有限公司 阵列基板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420644B2 (en) 2003-12-04 2008-09-02 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof
US20110248262A1 (en) 2009-06-02 2011-10-13 Lg Display Co., Ltd. Display device having oxide thin film transistor and fabrication method thereof
US20150243723A1 (en) 2014-02-24 2015-08-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9559128B2 (en) 2014-12-29 2017-01-31 Lg Display Co., Ltd. Pad structure and display device having the same
US20170185181A1 (en) 2015-12-28 2017-06-29 Lg Display Co., Ltd. Display Device with Light Shield

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060035179A (ko) * 2004-10-21 2006-04-26 삼성전자주식회사 연성인쇄회로기판 및 이를 갖는 표시장치
KR101942982B1 (ko) * 2011-12-05 2019-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조방법
KR101879180B1 (ko) 2015-11-16 2018-07-17 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102370406B1 (ko) * 2017-07-10 2022-03-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420644B2 (en) 2003-12-04 2008-09-02 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof
US20110248262A1 (en) 2009-06-02 2011-10-13 Lg Display Co., Ltd. Display device having oxide thin film transistor and fabrication method thereof
US20150243723A1 (en) 2014-02-24 2015-08-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9559128B2 (en) 2014-12-29 2017-01-31 Lg Display Co., Ltd. Pad structure and display device having the same
US20170185181A1 (en) 2015-12-28 2017-06-29 Lg Display Co., Ltd. Display Device with Light Shield

Also Published As

Publication number Publication date
US20190305010A1 (en) 2019-10-03
KR20190114061A (ko) 2019-10-10
US10923510B2 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
KR102650168B1 (ko) 표시 장치
EP3300116A1 (en) Display device
JP7181687B2 (ja) 導電パターン及びこれを備える表示装置
JP4477603B2 (ja) 液晶表示装置及びその製造方法
US8045074B2 (en) Array substrate and display device
KR20200097869A (ko) 표시 장치
KR102487050B1 (ko) 표시 장치 및 그의 제조 방법
JP2013040981A (ja) 表示装置および電子機器
CN110890404A (zh) 显示设备
CN116508157A (zh) 显示设备
KR20210116833A (ko) 표시 장치 및 그의 제조 방법
US8981390B2 (en) Display device
WO2018188656A1 (zh) 阵列基板及显示装置
KR20210109699A (ko) 표시 장치 및 그의 제조 방법
JP2018054678A (ja) 表示装置及びその製造方法
US20220199938A1 (en) Display panel and electroluminescent display device including the same
CN115915860A (zh) 像素和包括该像素的显示装置
CN113948558A (zh) 显示设备及制造显示设备的方法
KR20210075292A (ko) 표시 장치 및 그의 제조 방법
JP6952239B2 (ja) 表示装置
US20230217725A1 (en) Organic light emitting display panel and organic light emitting display device
KR102484892B1 (ko) 투명표시장치 및 이의 제조방법
WO2022003846A1 (ja) 表示装置および表示装置の製造方法
US20230420463A1 (en) Connection structure and electronic device including the same
EP4040487A1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right