KR102477932B1

KR102477932B1 - 표시 장치 및 이를 포함하는 표시 시스템

Info

Publication number: KR102477932B1
Application number: KR1020150179116A
Authority: KR
Inventors: 김정표; 황진홍; 공기호; 김양효; 정의혁
Original assignee: 삼성전자주식회사
Priority date: 2015-12-15
Filing date: 2015-12-15
Publication date: 2022-12-15
Also published as: US20170169756A1; US10269288B2; KR20170071134A

Abstract

표시 장치는 이미지 처리부, 표시 패널 및 구동부를 포함한다. 이미지 처리부는 프레임이 다음 프레임으로 변경될 때 논리 값이 반전되는 스위치 신호에 기초하여 프레임 데이터에 포함된 열 픽셀 데이터들 중 홀수 열 픽셀 데이터들 또는 짝수 열 픽셀 데이터들을 하프 프레임 데이터로서 출력한다. 표시 패널은 홀수 열 라인들에 각각 연결된 홀수 열 픽셀들 및 짝수 열 라인들에 각각 연결된 짝수 열 픽셀들을 포함한다. 구동부는 구동 유닛들을 포함한다. 제1 구동 유닛은 스위치 신호에 기초하여 제1 홀수 열 라인을 통해 제1 홀수 열 픽셀들을 하프 프레임 데이터에 포함되는 제1 열 픽셀 데이터로서 구동하거나 제1 짝수 열 라인을 통해 제1 짝수 열 픽셀들을 제1 열 픽셀 데이터로서 구동한다.

Description

표시 장치 및 이를 포함하는 표시 시스템 {DISPLAY DEVICE AND DISPLAY SYSTEM INCLUDING THE SAME}

본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 표시 패널에 표시되는 프레임 데이터의 절반으로 표시 패널을 구동하는 표시 장치 및 이를 포함하는 표시 시스템에 관한 것이다.

표시 장치에 포함되는 표시 패널의 크기와 해상도가 증가하면서 표시 장치의 전력 소모량이 증가하고 있다. 표시 장치의 전력 소모는 구동부 회로에서 소모하는 정적 전력 소모(Static power consumption)와 표시 패널에 포함되는 픽셀을 충/방전하기 위해 사용되는 동적 전력 소모(Dynamic power consumption)로 나뉠 수 있다. 동적 전력 소모는 입력되는 프레임 데이터에 따라 크게 증가할 수 있으므로, 동적 전력 소모를 효과적으로 줄이는 방법이 필요하다.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 프레임 별로 프레임 데이터의 제1 절반 데이터 및 제2 절반 데이터 중 하나를 번갈아 가며 선택하여 하프 프레임 데이터를 생성하고, 상기 하프 프레임 데이터에 상응하는 표시 패널의 절반 영역에 상기 하프 프레임 데이터를 표시하는 표시 장치를 제공하는데 있다.

본 발명의 일 목적은 프레임 별로 프레임 데이터의 제1 절반 데이터 및 제2 절반 데이터 중 하나를 번갈아 가며 선택하여 하프 프레임 데이터를 생성하고, 상기 하프 프레임 데이터에 상응하는 표시 패널의 절반 영역에 상기 하프 프레임 데이터를 표시하는 표시 시스템을 제공하는데 있다.

상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 표시 장치는 이미지 처리부, 표시 패널 및 구동부를 포함한다. 상기 이미지 처리부는 프레임이 다음 프레임으로 변경될 때 논리 값이 반전되는 스위치 신호에 기초하여 프레임 데이터에 포함된 제1 내지 제(2M) 열 픽셀 데이터들(M은 자연수) 중 홀수 열 픽셀 데이터들 또는 짝수 열 픽셀 데이터들을 하프 프레임 데이터로서 출력한다. 상기 표시 패널은 제1 내지 제M 홀수 열 라인들에 각각 연결된 제1 내지 제M 홀수 열 픽셀들 및 제1 내지 제M 짝수 열 라인들에 각각 연결된 제1 내지 제M 짝수 열 픽셀들을 포함한다. 상기 구동부는 제1 내지 제M 구동 유닛들을 포함한다. 상기 제K 구동 유닛(K는 M이하 자연수)은 상기 스위치 신호에 기초하여 상기 제K 홀수 열 라인을 통해 상기 제K 홀수 열 픽셀들을 상기 하프 프레임 데이터에 포함되는 제K 열 픽셀 데이터로서 구동하거나 상기 제K 짝수 열 라인을 통해 상기 제K 짝수 열 픽셀들을 상기 제K 열 픽셀 데이터로서 구동한다.

일 실시예에 있어서, 상기 스위치 신호가 활성화된 경우, 상기 이미지 처리부는 상기 홀수 열 픽셀 데이터들을 상기 하프 프레임 데이터로서 출력하고 상기 제K 구동 유닛은 상기 제K 열 픽셀 데이터로서 상기 제K 홀수 열 픽셀들을 구동할 수 있다. 상기 스위치 신호가 비활성화된 경우, 상기 이미지 처리부는 상기 짝수 열 픽셀 데이터들을 상기 하프 프레임 데이터로서 출력하고 상기 제K 구동 유닛은 상기 제K 열 픽셀 데이터로서 상기 제K 짝수 열 픽셀들을 구동할 수 있다.

일 실시예에 있어서, 상기 스위치 신호가 활성화된 경우 상기 제K 짝수 열 픽셀들은 상기 제K 구동 유닛에 의해 구동되지 않고 기존의 상태를 유지할 수 있다. 상기 스위치 신호가 비활성화된 경우 상기 제K 홀수 열 픽셀들은 상기 제K 구동 유닛에 의해 구동되지 않고 기존의 상태를 유지할 수 있다.

일 실시예에 있어서, 상기 제K 구동 유닛은 직렬화부, 인버터, 버퍼, 제1 스위치 및 제2 스위치를 포함할 수 있다. 상기 직렬화부는 상기 제K 열 픽셀 데이터를 직렬화하여 제K 직렬 신호를 생성할 수 있다. 상기 인버터의 입력단에 상기 스위치 신호가 입력되고, 상기 인버터의 출력단에서 상기 스위치 신호의 반전 신호가 출력될 수 있다. 상기 버퍼의 입력단에 상기 제K 직렬 신호가 인가될 수 있다. 상기 제1 스위치의 일 말단이 상기 버퍼의 출력단에 연결되고, 상기 제1 스위치의 타 말단이 상기 제K 홀수 열 라인에 연결되고, 상기 제1 스위치의 양 말단들은 상기 스위치 신호에 기초하여 연결 혹은 분리될 수 있다. 상기 제2 스위치의 일 말단이 상기 버퍼의 출력단에 연결되고, 상기 제2 스위치의 타 말단이 상기 제K 짝수 열 라인에 연결되고, 상기 제2 스위치의 양 말단들은 상기 반전 신호에 기초하여 연결 혹은 분리될 수 있다.

일 실시예에 있어서, 상기 스위치 신호가 활성화된 경우, 상기 제1 스위치의 양 말단들은 서로 연결되고 상기 제2 스위치의 양 말단들은 서로 분리되고 상기 버퍼는 상기 제K 직렬 신호를 증폭한 신호로서 상기 제K 홀수 열 픽셀들을 순차적으로 구동할 수 있다. 상기 스위치 신호가 비활성화된 경우, 상기 버퍼는 상기 제K 직렬 신호를 증폭한 신호로서 상기 제K 짝수 열 픽셀들을 순차적으로 구동할 수 있다.

일 실시예에 있어서, 상기 제1 및 제2 스위치들은 각각 트랜지스터로서 구현될 수 있다.

일 실시예에 있어서, 상기 스위치 신호가 활성화된 경우, 상기 이미지 처리부는 상기 짝수 열 픽셀 데이터들을 상기 하프 프레임 데이터로서 출력하고 상기 제K 구동 유닛은 상기 제K 열 픽셀 데이터로서 상기 제K 짝수 열 픽셀들을 구동할 수 있다. 상기 스위치 신호가 비활성화된 경우 상기 이미지 처리부는 상기 홀수 열 픽셀 데이터들을 상기 하프 프레임 데이터로서 출력하고 상기 제K 구동 유닛은 상기 제K 열 픽셀 데이터로서 상기 제K 홀수 열 픽셀들을 구동할 수 있다.

일 실시예에 있어서, 상기 스위치 신호가 활성화된 경우 상기 제K 홀수 열 픽셀들은 상기 제K 구동 유닛에 의해 구동되지 않고 기존의 상태를 유지할 수 있다. 상기 스위치 신호가 비활성화된 경우 상기 제K 짝수 열 픽셀들은 상기 제K 구동 유닛에 의해 구동되지 않고 기존의 상태를 유지할 수 있다.

일 실시예에 있어서, 상기 제K 구동 유닛은 직렬화부, 인버터, 버퍼, 제1 스위치 및 제2 스위치를 포함할 수 있다. 상기 직렬화부는 상기 제K 열 픽셀 데이터를 직렬화하여 제K 직렬 신호를 생성할 수 있다. 상기 인버터의 입력단에 상기 스위치 신호가 입력되고, 상기 인버터의 출력단에서 상기 스위치 신호의 반전 신호가 출력될 수 있다. 상기 버퍼의 입력단에 상기 제K 직렬 신호가 인가될 수 있다. 상기 제1 스위치의 일 말단이 상기 버퍼의 출력단에 연결되고, 상기 제1 스위치의 타 말단이 상기 제K 홀수 열 라인에 연결되고, 상기 제1 스위치의 양 말단들은 상기 반전 신호에 기초하여 연결 혹은 분리될 수 있다. 상기 제2 스위치의 일 말단이 상기 버퍼의 출력단에 연결되고, 상기 제2 스위치의 타 말단이 상기 제K 짝수 열 라인에 연결되고, 상기 제2 스위치의 양 말단들은 상기 스위치 신호에 기초하여 연결 혹은 분리될 수 있다.

일 실시예에 있어서, 상기 스위치 신호가 활성화된 경우, 상기 제1 스위치의 양 말단들은 서로 분리되고 상기 제2 스위치의 양 말단들은 서로 연결되고 상기 버퍼는 상기 제K 직렬 신호를 증폭한 신호로서 상기 제K 짝수 열 픽셀들을 순차적으로 구동할 수 있다. 상기 스위치 신호가 비활성화된 경우, 상기 제1 스위치의 양 말단들은 서로 연결되고 상기 제2 스위치의 양 말단들은 서로 분리되고 상기 버퍼는 상기 제K 직렬 신호를 증폭한 신호로서 상기 제K 홀수 열 픽셀들을 순차적으로 구동할 수 있다.

일 실시예에 있어서, 상기 제K 홀수 열 라인과 상기 제K 짝수 열 라인은 이웃할 수 있다. 상기 제L 짝수 열 라인(L은 M미만 자연수)은 상기 제(L+1) 홀수 열 라인과 이웃할 수 있다.

본 발명의 일 실시예에 따른 표시 장치는 이미지 처리부, 표시 패널 및 구동부를 포함한다. 상기 이미지 처리부는 프레임이 다음 프레임으로 변경될 때 논리 값이 반전되는 스위치 신호에 기초하여 프레임 데이터에 포함된 제(M, N) 픽셀 데이터들(M, N은 자연수) 중 제(a, b) 픽셀 데이터들(a는 M이하 자연수, b는 N이하 자연수, a+b는 짝수) 또는 제(c, d) 픽셀 데이터들(c는 M이하 자연수, d는 N이하 자연수, c+d는 홀수)을 하프 프레임 데이터로서 출력한다. 상기 표시 패널은 복수의 열 라인들 및 복수의 행 라인들에 격자 형태로 연결된 제(1, 1) 내지 제(M, N) 픽셀들을 포함한다. 상기 구동부는 상기 스위치 신호에 기초하여 상기 열 라인들 및 상기 행 라인들을 통해 상기 제(a, b) 픽셀 데이터들로서 상기 제(a, b) 픽셀들을 각각 구동하거나 상기 제(c, d) 픽셀 데이터들로서 상기 제(c, d) 픽셀들을 각각 구동한다.

일 실시예에 있어서, 상기 스위치 신호가 활성화된 경우, 상기 이미지 처리부는 상기 제(a, b) 픽셀 데이터들을 상기 하프 프레임 데이터로서 출력하고 상기 구동부는 상기 하프 프레임 데이터로서 상기 제(a, b) 픽셀들을 구동할 수 있다. 상기 스위치 신호가 비활성화된 경우, 상기 이미지 처리부는 상기 제(c, d) 픽셀 데이터들을 상기 하프 프레임 데이터로서 출력하고 상기 구동부는 상기 하프 프레임 데이터로서 상기 제(c, d) 픽셀들을 구동할 수 있다.

일 실시예에 있어서, 상기 스위치 신호가 활성화된 경우 상기 제(c, d) 픽셀들은 상기 구동부에 의해 구동되지 않고 기존의 상태를 유지할 수 있다. 상기 스위치 신호가 비활성화된 경우 상기 제(a, b) 픽셀들은 상기 구동부에 의해 구동되지 않고 기존의 상태를 유지할 수 있다.

일 실시예에 있어서, 상기 스위치 신호가 활성화된 경우, 상기 이미지 처리부는 상기 제(c, d) 픽셀 데이터들을 상기 하프 프레임 데이터로서 출력하고 상기 구동부는 상기 하프 프레임 데이터로서 상기 제(c, d) 픽셀들을 구동할 수 있다. 상기 스위치 신호가 비활성화된 경우, 상기 이미지 처리부는 상기 제(a, b) 픽셀 데이터들을 상기 하프 프레임 데이터로서 출력하고 상기 구동부는 상기 하프 프레임 데이터로서 상기 제(a, b) 픽셀들을 구동할 수 있다.

일 실시예에 있어서, 상기 스위치 신호가 활성화된 경우 상기 제(a, b) 픽셀들은 상기 구동부에 의해 구동되지 않고 기존의 상태를 유지할 수 있다. 상기 스위치 신호가 비활성화된 경우 상기 제(c, d) 픽셀들은 상기 구동부에 의해 구동되지 않고 기존의 상태를 유지할 수 있다.

본 발명의 일 실시예에 따른 표시 시스템은 중앙 처리 장치 및 표시 장치를 포함한다. 상기 중앙 처리 장치는 프레임 데이터를 생성한다. 상기 표시 장치는 프레임이 다음 프레임으로 변경될 때 논리 값이 반전되는 스위치 신호에 기초하여 상기 프레임 데이터에 포함된 제1 내지 제(2M) 열 픽셀 데이터들(M은 자연수) 중 홀수 열 픽셀 데이터들 또는 짝수 열 픽셀 데이터들을 선택하여 하프 프레임 데이터를 생성하고, 상기 하프 프레임 데이터를 표시한다.

일 실시예에 있어서, 상기 표시 장치는 이미지 처리부, 표시 패널 및 구동부를 포함할 수 있다. 상기 이미지 처리부는 상기 스위치 신호 및 상기 하프 프레임 데이터를 생성할 수 있다. 상기 표시 패널은 제1 내지 제M 홀수 열 라인들에 각각 연결된 제1 내지 제M 홀수 열 픽셀들 및 제1 내지 제M 짝수 열 라인들에 각각 연결된 제1 내지 제M 짝수 열 픽셀들을 포함할 수 있다. 상기 구동부는 제1 내지 제M 구동 유닛들을 포함한다. 상기 제K 구동 유닛(K는 M이하 자연수)은 상기 스위치 신호에 기초하여 상기 제K 홀수 열 라인을 통해 상기 제K 홀수 열 픽셀들을 상기 하프 프레임 데이터에 포함되는 제K 열 픽셀 데이터로서 구동하거나 상기 제K 짝수 열 라인을 통해 상기 제K 짝수 열 픽셀들을 상기 제K 열 픽셀 데이터로서 구동할 수 있다.

본 발명의 실시예들에 따른 표시 장치 및 표시 시스템은 프레임 데이터의 절반만을 표시 패널에 표시하기 때문에 표시 패널의 픽셀의 충/방전 시 소모되는 동적 전력 소모량을 절반으로 줄일 수 있고, 구동부에 포함되는 버퍼의 개수를 절반으로 줄여서 버퍼가 차지하는 면적 및 버퍼가 소모하는 정적 전력 소모량을 저감할 수 있다.

다만, 상기 표시 장치 및 표시 시스템은 프레임 데이터의 제1 절반 데이터 및 제2 절반 데이터 중 하나를 프레임 별로 번갈아 가며 표시 패널에 표시하기 때문에 패널에 표시하는 데이터 양이 감소했음에도 불구하고 플리커(Flicker)가 발생할 확률이 낮다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2 및 3은 도 1의 표시 장치에 입력되는 제1 프레임 데이터 및 제2 프레임 데이터를 나타내는 도면들이다.
도 4 및 5는 도 1의 표시 장치에 포함되는 제1 구동 유닛의 실시예들을 나타내는 회로도들이다.
도 6은 도 3의 제1 구동 유닛의 동작을 나타내는 타이밍도이다.
도 7 및 8은 도 1의 표시 장치에 입력되는 제1 프레임 데이터 및 제2 프레임 데이터를 나타내는 도면들이다.
도 9 및 10은 도 1의 표시 장치에 포함되는 제1 구동 유닛의 실시예들을 나타내는 회로도들이다.
도 11은 도 7의 제1 구동 유닛의 동작을 나타내는 타이밍도이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 13 및 14는 도 12의 표시 장치에 입력되는 제1 프레임 데이터 및 제2 프레임 데이터를 나타내는 도면들이다.
도 15는 본 발명의 일 실시예에 따른 표시 시스템을 나타내는 블록도이다.
도 16은 본 발명의 일 실시예에 따른 표시 시스템을 포함하는 전자 기기를 나타내는 블록도이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 표시 장치(100)는 이미지 처리부(IMAGE PROCESSOR; 130), 표시 패널(110) 및 구동부(120)를 포함한다. 구동부(120)는 제1 내지 제M 구동 유닛들(DU1(121), DU2 내지 DUM)을 포함한다 (M은 자연수). 표시 패널(110)은 제1 홀수 열 라인(141)에 연결된 제1 홀수 열 픽셀들(P11O, P12O 내지 P1NO) 및 제1 짝수 열 라인(142)에 연결된 제1 짝수 열 픽셀들(P11E, P12E 내지 P1NE)을 포함한다. 표시 패널(110)은 제2 홀수 열 라인(143)에 연결된 제2 홀수 열 픽셀들(P21O, P22O 내지 P2NO) 및 제2 짝수 열 라인(144)에 연결된 제2 짝수 열 픽셀들(P21E, P22E 내지 P2NE)을 포함한다. 표시 패널(110)은 제M 홀수 열 라인(145)에 연결된 제M 홀수 열 픽셀들(PM1O, PM2O 내지 PMNO) 및 제M 짝수 열 라인(146)에 연결된 제M 짝수 열 픽셀들(PM1E, PM2E 내지 PMNE)을 포함한다.

제K 홀수 열 라인(K는 M이하 자연수)과 제K 짝수 열 라인은 이웃할 수 있다. 제L 짝수 열 라인(L은 M미만 자연수)은 제(L+1) 홀수 열 라인과 이웃할 수 있다. 자세하게는, 제1 홀수 열 라인(141)은 제1 짝수 열 라인(142)에 이웃하고, 제1 짝수 열 라인(142)은 제2 홀수 열 라인(143)에 이웃하고, 제2 홀수 열 라인(143)은 제2 짝수 열 라인(144)에 이웃하고, 제M 홀수 열 라인(145)은 제M 짝수 열 라인(146)에 이웃할 수 있다.

이미지 처리부(130)는 프레임이 다음 프레임으로 변경될 때 논리 값이 반전되는 스위치 신호(SW_SIG)에 기초하여 프레임 데이터(FRAME_DATA)에 포함된 제1 내지 제(2M) 열 픽셀 데이터들(M은 자연수) 중 홀수 열 픽셀 데이터들 또는 짝수 열 픽셀 데이터들을 하프 프레임 데이터(HALF_FRAME_DATA)로서 출력한다. 상기 홀수 열 픽셀 데이터들 및 상기 짝수 열 픽셀 데이터들은 도 2 및 3을 참조하여 후술한다.

제1 구동 유닛(121)은 스위치 신호(SW_SIG)에 기초하여 제1 홀수 열 라인(141)을 통해 제1 홀수 열 픽셀들(P11O, P12O 내지 P1NO)을 하프 프레임 데이터(HALF_FRAME_DATA)에 포함되는 제1 열 픽셀 데이터로서 구동하거나 제1 짝수 열 라인(142)을 통해 제1 짝수 열 픽셀들(P11E, P12E 내지 P1NE)을 상기 제1 열 픽셀 데이터로서 구동할 수 있다. 제2 구동 유닛(DU2)은 스위치 신호(SW_SIG)에 기초하여 제2 홀수 열 라인(143)을 통해 제2 홀수 열 픽셀들(P21O, P12O 내지 P2NO)을 하프 프레임 데이터(HALF_FRAME_DATA)에 포함되는 제2 열 픽셀 데이터로서 구동하거나 제2 짝수 열 라인(144)을 통해 제2 짝수 열 픽셀들(P21E, P22E 내지 P2NE)을 상기 제2 열 픽셀 데이터로서 구동할 수 있다. 제M 구동 유닛(DUM)은 스위치 신호(SW_SIG)에 기초하여 제M 홀수 열 라인(145)을 통해 제M 홀수 열 픽셀들(PM1O, PM2O 내지 PMNO)을 하프 프레임 데이터(HALF_FRAME_DATA)에 포함되는 제M 열 픽셀 데이터로서 구동하거나 제M 짝수 열 라인(146)을 통해 제M 짝수 열 픽셀들(PM1E, PM2E 내지 PMNE)을 상기 제M 열 픽셀 데이터로서 구동할 수 있다.

도 2 및 3은 도 1의 표시 장치에 입력되는 제1 프레임 데이터 및 제2 프레임 데이터를 나타내는 도면들이다. 도 2의 제1 프레임 데이터(FRAME 1A) 다음으로 도 3의 제2 프레임 데이터(FRAME 2A)가 표시 장치(100)에 프레임 데이터(FRAME DATA)로서 순차적으로 입력될 수 있다.

도 2를 참조하면, 일 실시예에 있어서, 스위치 신호(SW_SIG)가 활성화된 경우, 이미지 처리부(130)는 제1 프레임 데이터(FRAME 1A) 중 홀수 열 픽셀 데이터들(CPD11A(A11 내지 A1N), CPD12A(A31 내지 A3N), CPD1MA(A(2M-1)1 내지 A(2M-1)N)을 하프 프레임 데이터(HALF_FRAME_DATA)로서 출력하고, 제1 구동 유닛(121)은 하프 프레임 데이터(HALF_FRAME_DATA)의 제1 열 픽셀 데이터(A11 내지 A1N)로서 제1 홀수 열 픽셀들(P11O, P12O 내지 P1NO)을 구동하고, 제2 구동 유닛(DU2)은 하프 프레임 데이터(HALF_FRAME_DATA)의 제2 열 픽셀 데이터(A31 내지 A3N)로서 제2 홀수 열 픽셀들(P21O, P22O 내지 P2NO)을 구동하고, 제M 구동 유닛(DUM)은 하프 프레임 데이터(HALF_FRAME_DATA)의 제M 열 픽셀 데이터(A(2M-1)1 내지 A(2M-1)N)로서 제M 홀수 열 픽셀들(PM1O, PM2O 내지 PMNO)을 구동 할 수 있다.

이 경우, 제1 짝수 열 픽셀들(P11E, P12E 내지 P1NE), 제2 짝수 열 픽셀들(P21E, P22E 내지 P2NE) 및 제M 짝수 열 픽셀들(PM1E, PM2E 내지 PMNE)은 각각 제1 구동 유닛(121), 제2 구동 유닛(DU2) 및 제M 구동 유닛(DUM)에 의해 구동되지 않고, 기존의 상태를 유지한다.

도 3을 참조하면, 일 실시예에 있어서, 스위치 신호(SW_SIG)가 비활성화된 경우, 이미지 처리부(130)는 제2 프레임 데이터(FRAME 2A) 중 짝수 열 픽셀 데이터들(CPD21A(B21 내지 B2N), CPD22A(B41 내지 B4N), CPD2MA(B2M1 내지 B2MN)을 하프 프레임 데이터(HALF_FRAME_DATA)로서 출력하고, 제1 구동 유닛(121)은 하프 프레임 데이터(HALF_FRAME_DATA)의 제1 열 픽셀 데이터(B21 내지 B2N)로서 제1 짝수 열 픽셀들(P11E, P12E 내지 P1NE)을 구동하고, 제2 구동 유닛(DU2)은 하프 프레임 데이터(HALF_FRAME_DATA)의 제2 열 픽셀 데이터(B41 내지 B4N)로서 제2 짝수 열 픽셀들(P21E, P22E 내지 P2NE)을 구동하고, 제M 구동 유닛(DUM)은 하프 프레임 데이터(HALF_FRAME_DATA)의 제M 열 픽셀 데이터(B2M1 내지 B2MN)로서 제M 짝수 열 픽셀들(PM1E, PM2E 내지 PMNE)을 구동할 수 있다.

이 경우, 제1 홀수 열 픽셀들(P11O, P12O 내지 P1NO), 제2 홀수 열 픽셀들(P21O, P22O 내지 P2NO) 및 제M 홀수 열 픽셀들(PM1O, PM2O 내지 PMNO)은 각각 제1 구동 유닛(121), 제2 구동 유닛(DU2) 및 제M 구동 유닛(DUM)에 의해 구동되지 않고, 기존의 상태를 유지한다.

도 4 및 5는 도 1의 표시 장치에 포함되는 제1 구동 유닛의 실시예들을 나타내는 회로도들이다. 일 실시예에 있어서, 제1 구동 유닛(121)은 도 4 및 5의 제1 구동 유닛들(121A 및 121B)과 다른 구조로서 구현될 수도 있다. 제2 구동 유닛(DU2) 내지 제M 구동 유닛(DUM)은 도 4 및 도 5의 제1 구동 유닛들(121A 및 121B)과 동일 또는 유사한 구조를 가질 수 있다.

도 4를 참조하면, 제1 구동 유닛(121A)은 제1 직렬화부(SER1), 제1 인버터(INV1), 제1 버퍼(BUF1), 제1 스위치(SW1) 및 제2 스위치(SW2)를 포함할 수 있다.

제1 직렬화부(SER1)는 하프 프레임 데이터(HALF_FRAME_DATA)의 제1 열 픽셀 데이터(도 2의 경우 A11 내지 A1N, 도 3의 경우 B21 내지 B2N)를 직렬화하여 제1 직렬 신호(SER_DATA_1)를 생성할 수 있다. 제1 인버터(INV1)의 입력단에 스위치 신호(SW_SIG)가 입력되고, 제1 인버터(INV1)의 출력단에서 스위치 신호(SW_SIG)의 반전 신호(/SW_SIG)가 출력될 수 있다. 제1 버퍼(BUF1)의 입력단에 제1 직렬 신호(SER_DATA_1)가 인가될 수 있다. 제1 스위치(SW1)의 일 말단이 제1 버퍼(BUF1)의 출력단에 연결되고, 제1 스위치(SW1)의 타 말단이 제1 홀수 열 라인(141)에 연결되고, 제1 스위치(SW1)의 양 말단들은 스위치 신호(SW_SIG)에 기초하여 연결 혹은 분리될 수 있다. 제2 스위치(SW2)의 일 말단이 제1 버퍼(BUF1)의 출력단에 연결되고, 제2 스위치(SW2)의 타 말단이 제1 짝수 열 라인(142)에 연결되고, 제2 스위치(SW2)의 양 말단들은 반전 신호(/SW_SIG)에 기초하여 연결 혹은 분리될 수 있다.

스위치 신호(SW_SIG)가 활성화된 경우, 제1 스위치(SW1)의 양 말단들은 서로 연결되고 제2 스위치(SW2)의 양 말단들은 서로 분리되고 제1 버퍼(BUF1)는 제1 직렬 신호(SER_DATA_1)를 증폭한 신호로서 제1 홀수 열 라인(141)을 통해 제1 홀수 열 픽셀들(P11O, P12O 내지 P1NO)을 순차적으로 구동할 수 있다. 스위치 신호(SW_SIG)가 비활성화된 경우, 제1 스위치(SW1)의 양 말단들은 서로 분리되고 제2 스위치(SW2)의 양 말단들은 서로 연결되고 제1 버퍼(BUF1)는 제1 직렬 신호(SER_DATA_1)를 증폭한 신호로서 제1 짝수 열 라인(142)를 통해 제1 짝수 열 픽셀들(P11E, P12E 내지 P1NE)을 순차적으로 구동할 수 있다.

도 5를 참조하면, 제1 구동 유닛(121B)은 제2 직렬화부(SER2), 제2 인버터(INV2), 제2 버퍼(BUF2), 제1 NMOS 트랜지스터(TR1) 및 제2 NMOS 트랜지스터(TR2)를 포함할 수 있다.

제2 직렬화부(SER2)는 하프 프레임 데이터(HALF_FRAME_DATA)의 제1 열 픽셀 데이터(도 2의 경우 A11 내지 A1N, 도 3의 경우 B21 내지 B2N)를 직렬화하여 제1 직렬 신호(SER_DATA_1)를 생성할 수 있다. 제2 인버터(INV2)의 입력단에 스위치 신호(SW_SIG)가 입력되고, 제2 인버터(INV2)의 출력단에서 스위치 신호(SW_SIG)의 반전 신호(/SW_SIG)가 출력될 수 있다. 제2 버퍼(BUF2)의 입력단에 제1 직렬 신호(SER_DATA_1)가 인가될 수 있다. 제1 NMOS 트랜지스터(TR1)의 소스는 제2 버퍼(BUF2)의 출력단에 연결되고, 제1 NMOS 트랜지스터(TR1)의 게이트에 스위치 신호(SW_SIG)가 인가되고, 제1 NMOS 트랜지스터(TR1)의 드레인은 제1 홀수 열 라인(141)에 연결될 수 있다. 제2 NMOS 트랜지스터(TR2)의 소스는 제2 버퍼(BUF2)의 출력단에 연결되고, 제2 NMOS 트랜지스터(TR2)의 게이트에 반전 신호(/SW_SIG)가 인가되고, 제2 NMOS 트랜지스터(TR2)의 드레인은 제1 짝수 열 라인(142)에 연결될 수 있다.

도 6은 도 3의 제1 구동 유닛의 동작을 나타내는 타이밍도이다.

도 6을 참조하면, 프레임이 제1 프레임으로 변경되고, 프레임 데이터(FRAME DATA)로서 도 2의 제1 프레임 데이터(FRAME 1A)가 인가되고, 스위치 신호(SW_SIG)가 활성화되는 제1 시점(T11)부터 제2 시점(T12)까지, 제1 구동 유닛(121)은 제1 직렬 신호(SER_DATA_1)를 통해 입력된 픽셀 데이터들(A11 내지 A1N)로서 제1 홀수 열 라인(141)에 연결된 제1 홀수 열 픽셀들(P11O, P12O 내지 P1NO)을 순차적으로 구동할 수 있다. 제1 시점(T11)에서 제2 시점(T12)까지, 제1 짝수 열 픽셀들(P11E, P12E 내지 P1NE), 제2 짝수 열 픽셀들(P21E, P22E 내지 P2NE) 및 제M 짝수 열 픽셀들(PM1E, PM2E 내지 PMNE)은 각각 제1 구동 유닛(121), 제2 구동 유닛(DU2) 및 제M 구동 유닛(DUM)에 의해 구동되지 않고, 기존의 상태를 유지한다.

프레임이 제2 프레임으로 변경되고, 프레임 데이터(FRAME DATA)로서 도 3의 제2 프레임 데이터(FRAME 2A)가 인가되고, 스위치 신호(SW_SIG)가 비활성화되는 제2 시점(T12)부터 제3 시점(T13)까지, 제1 구동 유닛(121)은 제1 직렬 신호(SER_DATA_1)를 통해 입력된 픽셀 데이터들(B21 내지 B2N)로서 제1 짝수 열 라인(142)에 연결된 제1 짝수 열 픽셀들(P11E, P12E 내지 P1NE)을 순차적으로 구동할 수 있다. 제2 시점(T12)에서 제3 시점(T13)까지, 제1 홀수 열 픽셀들(P11O, P12O 내지 P1NO), 제2 홀수 열 픽셀들(P21O, P22O 내지 P2NO) 및 제M 홀수 열 픽셀들(PM1O, PM2O 내지 PMNO)은 각각 제1 구동 유닛(121), 제2 구동 유닛(DU2) 및 제M 구동 유닛(DUM)에 의해 구동되지 않고, 기존의 상태를 유지한다.

도 7 및 8은 도 1의 표시 장치에 입력되는 제1 프레임 데이터 및 제2 프레임 데이터를 나타내는 도면들이다. 도 7의 제1 프레임 데이터(FRAME 1B) 다음으로 도 8의 제2 프레임 데이터(FRAME 2B)가 표시 장치(100)에 프레임 데이터(FRAME DATA)로서 순차적으로 입력될 수 있다.

도 7을 참조하면, 일 실시예에 있어서, 스위치 신호(SW_SIG)가 활성화된 경우, 이미지 처리부(130)는 제1 프레임 데이터(FRAME 1B) 중 짝수 열 픽셀 데이터들(CPD11B(A21 내지 A2N), CPD12B(A41 내지 A4N), CPD1MB(A2M1 내지 A2MN)을 하프 프레임 데이터(HALF_FRAME_DATA)로서 출력하고, 제1 구동 유닛(121)은 하프 프레임 데이터(HALF_FRAME_DATA)의 제1 열 픽셀 데이터(A21 내지 A2N)로서 제1 짝수 열 픽셀들(P11E, P12E 내지 P1NE)을 구동하고, 제2 구동 유닛(DU2)은 하프 프레임 데이터(HALF_FRAME_DATA)의 제2 열 픽셀 데이터(A41 내지 A4N)로서 제2 짝수 열 픽셀들(P21E, P22E 내지 P2NE)을 구동하고, 제M 구동 유닛(DUM)은 하프 프레임 데이터(HALF_FRAME_DATA)의 제M 열 픽셀 데이터(A2M1 내지 A2MN)로서 제M 짝수 열 픽셀들(PM1E, PM2E 내지 PMNE)을 구동할 수 있다.

도 8을 참조하면, 일 실시예에 있어서, 스위치 신호(SW_SIG)가 비활성화된 경우, 이미지 처리부(130)는 제2 프레임 데이터(FRAME 2B) 중 홀수 열 픽셀 데이터들(CPD21B(B11 내지 B1N), CPD22B(B31 내지 B3N), CPD2MB(B(2M-1)1 내지 B(2M-1)N)을 하프 프레임 데이터(HALF_FRAME_DATA)로서 출력하고, 제1 구동 유닛(121)은 하프 프레임 데이터(HALF_FRAME_DATA)의 제1 열 픽셀 데이터(B11 내지 B1N)로서 제1 홀수 열 픽셀들(P11O, P12O 내지 P1NO)을 구동하고, 제2 구동 유닛(DU2)은 하프 프레임 데이터(HALF_FRAME_DATA)의 제2 열 픽셀 데이터(B31 내지 B3N)로서 제2 홀수 열 픽셀들(P21O, P22O 내지 P2NO)을 구동하고, 제M 구동 유닛(DUM)은 하프 프레임 데이터(HALF_FRAME_DATA)의 제M 열 픽셀 데이터(B(2M-1)1 내지 B(2M-1)N)로서 제M 홀수 열 픽셀들(PM1O, PM2O 내지 PMNO)을 구동할 수 있다.

도 9 및 10은 도 1의 표시 장치에 포함되는 제1 구동 유닛의 실시예들을 나타내는 회로도들이다. 일 실시예에 있어서, 제1 구동 유닛(121)은 도 9 및 10의 제1 구동 유닛들(121C 및 121D)과 다른 구조로서 구현될 수도 있다. 제2 구동 유닛(DU2) 내지 제M 구동 유닛(DUM)은 도 9 및 도 10의 제1 구동 유닛들(121C 및 121D)과 동일 또는 유사한 구조를 가질 수 있다.

도 9를 참조하면, 제1 구동 유닛(121C)은 제3 직렬화부(SER3), 제3 인버터(INV3), 제3 버퍼(BUF3), 제3 스위치(SW3) 및 제4 스위치(SW4)를 포함할 수 있다.

제3 직렬화부(SER3)는 제1 열 픽셀 데이터(도 7의 경우 A21 내지 A2N, 도 8의 경우 B11 내지 B1N)를 직렬화하여 제1 직렬 신호(SER_DATA_1)를 생성할 수 있다. 제3 인버터(INV3)의 입력단에 스위치 신호(SW_SIG)가 입력되고, 제3 인버터(INV3)의 출력단에서 스위치 신호(SW_SIG)의 반전 신호(/SW_SIG)가 출력될 수 있다. 제3 버퍼(BUF3)의 입력단에 제1 직렬 신호(SER_DATA_1)가 인가될 수 있다. 제3 스위치(SW3)의 일 말단이 제3 버퍼(BUF3)의 출력단에 연결되고, 제3 스위치(SW3)의 타 말단이 제1 홀수 열 라인(141)에 연결되고, 제3 스위치(SW3)의 양 말단들은 반전 신호(/SW_SIG)에 기초하여 연결 혹은 분리될 수 있다. 제4 스위치(SW4)의 일 말단이 제3 버퍼(BUF3)의 출력단에 연결되고, 제4 스위치(SW4)의 타 말단이 제1 짝수 열 라인(142)에 연결되고, 제4 스위치(SW4)의 양 말단들은 스위치 신호(SW_SIG)에 기초하여 연결 혹은 분리될 수 있다.

스위치 신호(SW_SIG)가 활성화된 경우, 제3 스위치(SW3)의 양 말단들은 서로 분리되고 제4 스위치(SW4)의 양 말단들은 서로 연결되고 제3 버퍼(BUF3)는 제1 직렬 신호(SER_DATA_1)를 증폭한 신호로서 제1 짝수 열 라인(142)을 통해 제1 짝수 열 픽셀들(P11E, P12E 내지 P1NE)을 순차적으로 구동할 수 있다. 스위치 신호(SW_SIG)가 비활성화된 경우, 제3 스위치(SW3)의 양 말단들은 서로 연결되고 제4 스위치(SW4)의 양 말단들은 서로 분리되고 제3 버퍼(BUF3)는 제1 직렬 신호(SER_DATA_1)를 증폭한 신호로서 제1 홀수 열 라인(141)을 통해 제1 홀수 열 픽셀들(P11O, P12O 내지 P1NO)을 순차적으로 구동할 수 있다.

도 10을 참조하면, 제1 구동 유닛(121D)은 제4 직렬화부(SER4), 제4 인버터(INV4), 제4 버퍼(BUF4), 제3 NMOS 트랜지스터(TR3) 및 제4 NMOS 트랜지스터(TR4)를 포함할 수 있다.

제4 직렬화부(SER4)는 하프 프레임 데이터(HALF_FRAME_DATA)의 제1 열 픽셀 데이터(도 7의 경우 A21 내지 A2N, 도 8의 경우 B11 내지 B1N)를 직렬화하여 제1 직렬 신호(SER_DATA_1)를 생성할 수 있다. 제4 인버터(INV4)의 입력단에 스위치 신호(SW_SIG)가 입력되고, 제4 인버터(INV4)의 출력단에서 스위치 신호(SW_SIG)의 반전 신호(/SW_SIG)가 출력될 수 있다. 제4 버퍼(BUF4)의 입력단에 제1 직렬 신호(SER_DATA_1)가 인가될 수 있다. 제3 NMOS 트랜지스터(TR3)의 소스는 제4 버퍼(BUF4)의 출력단에 연결되고, 제3 NMOS 트랜지스터(TR3)의 게이트에 반전 신호(/SW_SIG)가 인가되고, 제3 NMOS 트랜지스터(TR3)의 드레인은 제1 홀수 열 라인(141)에 연결될 수 있다. 제4 NMOS 트랜지스터(TR4)의 소스는 제4 버퍼(BUF4)의 출력단에 연결되고, 제4 NMOS 트랜지스터(TR4)의 게이트에 스위치 신호(SW_SIG)가 인가되고, 제4 NMOS 트랜지스터(TR4)의 드레인은 제1 짝수 열 라인(142)에 연결될 수 있다.

도 11은 도 7의 제1 구동 유닛의 동작을 나타내는 타이밍도이다.

도 11을 참조하면, 프레임이 제1 프레임으로 변경되고, 프레임 데이터(FRAME DATA)로서 도 7의 제1 프레임 데이터(FRAME 1B)가 인가되고, 스위치 신호(SW_SIG)가 활성화되는 제1 시점(T21)부터 제2 시점(T22)까지, 제1 구동 유닛(121)은 제1 직렬 신호(SER_DATA_1)를 통해 입력된 픽셀 데이터들(A21 내지 A2N)로서 제1 짝수 열 라인(142)에 연결된 제1 짝수 열 픽셀들(P11E, P12E 내지 P1NE)을 순차적으로 구동할 수 있다. 제1 시점(T21)부터 제2 시점(T22)까지, 제1 홀수 열 픽셀들(P11O, P12O 내지 P1NO), 제2 홀수 열 픽셀들(P21O, P22O 내지 P2NO) 및 제M 홀수 열 픽셀들(PM1O, PM2O 내지 PMNO)은 각각 제1 구동 유닛(121), 제2 구동 유닛(DU2) 및 제M 구동 유닛(DUM)에 의해 구동되지 않고, 기존의 상태를 유지한다.

프레임이 제2 프레임으로 변경되고, 프레임 데이터(FRAME DATA)로서 도 8의 제2 프레임 데이터(FRAME 2B)가 인가되고, 스위치 신호(SW_SIG)가 비활성화되는 제2 시점(T22)부터 제3 시점(T23)까지, 제1 구동 유닛(121)은 제1 직렬 신호(SER_DATA_1)를 통해 입력된 픽셀 데이터들(B11 내지 B1N)로서 제1 홀수 열 라인(141)에 연결된 제1 홀수 열 픽셀들(P11O, P12O 내지 P1NO)을 순차적으로 구동할 수 있다. 제2 시점(T22)부터 제3 시점(T23)까지, 제1 짝수 열 픽셀들(P11E, P12E 내지 P1NE), 제2 짝수 열 픽셀들(P21E, P22E 내지 P2NE) 및 제M 짝수 열 픽셀들(PM1E, PM2E 내지 PMNE)은 각각 제1 구동 유닛(121), 제2 구동 유닛(DU2) 및 제M 구동 유닛(DUM)에 의해 구동되지 않고, 기존의 상태를 유지한다.

도 12는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 12를 참조하면, 표시 장치(200)는 이미지 처리부(IMAGE PROCESSOR; 230), 표시 패널(210) 및 구동부(220)를 포함한다. 표시 패널(210)은 제(1, 1) 내지 제(M, N) 픽셀들(P11 내지 PMN)을 포함한다.

이미지 처리부(220)는 프레임이 다음 프레임으로 변경될 때 논리 값이 반전되는 스위치 신호(SW_SIG)에 기초하여 프레임 데이터(FRAME_DATA)에 포함된 제(M, N) 픽셀 데이터들(M, N은 자연수) 중 제(a, b) 픽셀 데이터들(a는 M이하 자연수, b는 N이하 자연수, a+b는 짝수) 또는 제(c, d) 픽셀 데이터들(c는 M이하 자연수, d는 N이하 자연수, c+d는 홀수)을 하프 프레임 데이터(HALF_FRAME_DATA)로서 출력한다.

제(1, 1) 내지 제(M, N) 픽셀들(P11 내지 PMN)은 복수의 열 라인들(241 내지 246) 및 복수의 행 라인들(251 내지 254)에 격자 형태로 연결된다.

구동부(220)는 스위치 신호(SW_SIG)에 기초하여 열 라인들(241 내지 246) 및 행 라인들(251 내지 254)을 통해 제(a, b) 픽셀 데이터들로서 제(a, b) 픽셀들을 각각 구동하거나 제(c, d) 픽셀 데이터들로서 제(c, d) 픽셀들을 각각 구동한다.

도 13 및 14는 도 12의 표시 장치에 입력되는 제1 프레임 데이터 및 제2 프레임 데이터를 나타내는 도면들이다. 도 13의 제1 프레임 데이터(FRAME 1C) 다음으로 도 14의 제2 프레임 데이터(FRAME 2C)가 표시 장치(200)에 프레임 데이터(FRAME DATA)로서 순차적으로 입력될 수 있다.

도 13을 참조하면, 제1 실시예에 있어서, 스위치 신호(SW_SIG)가 활성화된 경우, 이미지 처리부(230)는 제1 프레임 데이터(FRAME 1C)의 제(a, b) 픽셀 데이터들을 하프 프레임 데이터(HALF_FRAME_DATA)로서 출력하고 구동부(220)는 하프 프레임 데이터(HALF_FRAME_DATA)로서 제(a, b) 픽셀들을 구동할 수 있다.

자세하게는, 제(a, b) 픽셀 데이터들은 제1 프레임 데이터(FRAME 1C)의 제(1, 1) 픽셀 데이터(a11), 제(3, 1) 픽셀 데이터(a31), 제(M-1, 1) 픽셀 데이터(a(M-1)1), 제(2, 2) 픽셀 데이터(a22), 제(4, 2) 픽셀 데이터(a42), 제(M, 2) 픽셀 데이터(aM2), 제(1, 3) 픽셀 데이터(a13), 제(3, 3) 픽셀 데이터(a33), 제(M-1, 3) 픽셀 데이터(a(M-1)3), 제(2, N) 픽셀 데이터(a2N), 제(4, N) 픽셀 데이터(a4N) 및 제(M, N) 픽셀 데이터(aMN)를 포함한다.

구동부(220)는 제(1, 1) 픽셀 데이터(a11), 제(2, 2) 픽셀 데이터(a22), 제(1, 3) 픽셀 데이터(a13), 제(2, N) 픽셀 데이터(a2N)로서 제(1, 1) 픽셀(P11), 제(2, 2) 픽셀(P22), 제(1, 3) 픽셀(P13), 제(2, N) 픽셀(P2N)을 순차적으로 구동할 수 있다. 구동부(220)는 제(3, 1) 픽셀 데이터(a31), 제(4, 2) 픽셀 데이터(a42), 제(3, 3) 픽셀 데이터(a33), 제(4, N) 픽셀 데이터(a4N)로서 제(3, 1) 픽셀(P31), 제(4, 2) 픽셀(P42), 제(3, 3) 픽셀(P33), 제(4, N) 픽셀(P4N)을 순차적으로 구동할 수 있다. 구동부(220)는 제(M-1, 1) 픽셀 데이터(a(M-1)1), 제(M, 2) 픽셀 데이터(aM2), 제(M-1, 3) 픽셀 데이터(a(M-1)3), 제(M, N) 픽셀 데이터(aMN)로서 제(M-1, 1) 픽셀(P(M-1)1), 제(M, 2) 픽셀(PM2), 제(M-1, 3) 픽셀(P(M-1)3), 제(M, N) 픽셀(PMN)을 순차적으로 구동할 수 있다. 이 경우, 제(c, d) 픽셀들은 구동부(220)에 의해 구동되지 않고, 기존의 상태를 유지한다.

도 14를 참조하면, 스위치 신호(SW_SIG)가 비활성화된 경우, 이미지 처리부(230)는 제2 프레임 데이터(FRAME 2C)의 제(c, d) 픽셀 데이터들을 하프 프레임 데이터(HALF_FRAME_DATA)로서 출력하고 구동부(220)는 하프 프레임 데이터(HALF_FRAME_DATA)로서 제(c, d) 픽셀들을 구동할 수 있다.

자세하게는, 제(c, d) 픽셀 데이터들은 제2 프레임 데이터(FRAME 2C)의 제(2, 1) 픽셀 데이터(b11), 제(4, 1) 픽셀 데이터(b41), 제(M, 1) 픽셀 데이터(bM1), 제(1, 2) 픽셀 데이터(b12), 제(3, 2) 픽셀 데이터(b32), 제(M-1, 2) 픽셀 데이터(b(M-1)2), 제(2, 3) 픽셀 데이터(b23), 제(4, 3) 픽셀 데이터(b43), 제(M, 3) 픽셀 데이터(bM3), 제(1, N) 픽셀 데이터(b1N), 제(3, N) 픽셀 데이터(b3N) 및 제(M-1, N) 픽셀 데이터(bM-1N)를 포함한다.

구동부(220)는 제(2, 1) 픽셀 데이터(b21), 제(1, 2) 픽셀 데이터(b12), 제(2, 3) 픽셀 데이터(b23), 제(1, N) 픽셀 데이터(b1N)로서 제(2, 1) 픽셀(P21), 제(1, 2) 픽셀(P12), 제(2, 3) 픽셀(P23), 제(1, N) 픽셀(P1N)을 순차적으로 구동할 수 있다. 구동부(220)는 제(4, 1) 픽셀 데이터(b41), 제(3, 2) 픽셀 데이터(b32), 제(4, 3) 픽셀 데이터(b43), 제(3, N) 픽셀 데이터(b3N)로서 제(4, 1) 픽셀(P41), 제(3, 2) 픽셀(P32), 제(4, 3) 픽셀(P43), 제(3, N) 픽셀(P3N)을 순차적으로 구동할 수 있다. 구동부(220)는 제(M, 1) 픽셀 데이터(bM1), 제(M-1, 2) 픽셀 데이터(bM2), 제(M, 3) 픽셀 데이터(bM3), 제(M-1, N) 픽셀 데이터(b(M-1)N)로서 제(M, 1) 픽셀(PM1), 제(M-1, 2) 픽셀(P(M-1)2), 제(M, 3) 픽셀(PM3), 제(M-1, N) 픽셀(P(M-1)N)을 순차적으로 구동할 수 있다. 이 경우, 제(a, b) 픽셀들은 구동부(220)에 의해 구동되지 않고, 기존의 상태를 유지한다.

제2 실시예에 있어서, 스위치 신호(SW_SIG)가 활성화된 경우, 이미지 처리부(230)는 제(c, d) 픽셀 데이터들을 하프 프레임 데이터(HALF_FRAME_DATA)로서 출력하고 구동부(220)는 하프 프레임 데이터(HALF_FRAME_DATA)로서 제(c, d) 픽셀들을 구동할 수 있다. 스위치 신호(SW_SIG)가 비활성화된 경우, 이미지 처리부(230)는 제(a, b) 픽셀 데이터들을 하프 프레임 데이터(HALF_FRAME_DATA)로서 출력하고 구동부(220)는 하프 프레임 데이터(HALF_FRAME_DATA)로서 제(a, b) 픽셀들을 구동할 수 있다. 제2 실시예는 도 13 및 14를 참조하여 이해할 수 있으므로 자세한 설명은 생략한다.

도 15는 본 발명의 일 실시예에 따른 표시 시스템을 나타내는 블록도이다.

도 15를 참조하면, 표시 시스템(300)은 중앙 처리 장치(CPU; 310) 및 표시 장치(315)를 포함한다.

중앙 처리 장치(310)는 프레임 데이터(FRAME_DATA)를 생성한다. 표시 장치(315)는 프레임이 다음 프레임으로 변경될 때 논리 값이 반전되는 스위치 신호(SW_SIG)에 기초하여 프레임 데이터(FRAME_DATA)에 포함된 제1 내지 제(2M) 열 픽셀 데이터들(M은 자연수) 중 홀수 열 픽셀 데이터들 또는 짝수 열 픽셀 데이터들을 선택하여 하프 프레임 데이터(HALF_FRAME_DATA)를 생성하고, 하프 프레임 데이터(HALF_FRAME_DATA)를 표시한다.

표시 장치(315)는 이미지 처리부(340), 표시 패널(320) 및 구동부(330)를 포함할 수 있다. 일 실시예에 있어서, 표시 장치(315)는 도 1의 표시 장치(100)와 동일 또는 유사한 구조를 가질 수 있다. 표시 장치(315)의 구조 및 동작에 대하여 도 1 내지 도 11을 참조하여 이해할 수 있으므로 자세한 설명은 생략한다.

도 16은 본 발명의 일 실시예에 따른 표시 시스템을 포함하는 전자 기기를 나타내는 블록도이다.

도 16을 참조하면, 전자 기기(400)는 프로세서(410), 메모리 장치(420), 저장 장치(430), 입출력 장치(440), 파워 서플라이(450) 및 표시 장치(460)를 포함할 수 있다. 전자 기기(400)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 한편, 전자 기기(400)는 스마트폰으로 구현될 수 있으나, 전자 기기(400)가 그에 한정되는 것은 아니다.

프로세서(410)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(410)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(410)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(410)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.

메모리 장치(420)는 전자 기기(400)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(420)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.

저장 장치(430)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(440)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(450)는 전자 기기(400)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(460)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.

일 실시예에 있어서, 표시 장치(460)는 도 1의 표시 장치(100)로서 구현될 수 있다. 다른 실시예에 있어서, 프로세스(410)는 도 15의 중앙 처리 장치(310)에 대응되고 표시 장치(460)는 도 15의 표시 장치(315)에 대응될 수 있다.

실시예에 따라, 전자 기기(400)는 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 태블릿 컴퓨터(Table Computer), 휴대폰(Mobile Phone), 스마트폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 네비게이션(Navigation) 등과 같은 표시 장치(460)를 포함하는 임의의 전자 기기일 수 있다.

본 발명은 표시 장치를 구비한 전자 기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 모니터, 텔레비전, 컴퓨터, 노트북, 디지털 카메라, 휴대폰, 스마트폰, 스마트패드, 피디에이(PDA), 피엠피(PMP), MP3 플레이어, 네비게이션 시스템, 캠코더 등에 적용될 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims

프레임이 다음 프레임으로 변경될 때 논리 값이 반전되는 스위치 신호에 기초하여 프레임 데이터에 포함된 제1 내지 제(2M) 열 픽셀 데이터들(M은 자연수) 중 홀수 열 픽셀 데이터들 또는 짝수 열 픽셀 데이터들을 하프 프레임 데이터로서 출력하는 이미지 처리부;
제1 내지 제M 홀수 열 라인들에 각각 연결된 제1 내지 제M 홀수 열 픽셀들 및 제1 내지 제M 짝수 열 라인들에 각각 연결된 제1 내지 제M 짝수 열 픽셀들을 포함하는 표시 패널; 및
제1 내지 제M 구동 유닛들을 구비하는 구동부를 포함하고,
상기 제K 구동 유닛(K는 M이하 자연수)은 상기 스위치 신호에 기초하여 상기 제K 홀수 열 라인을 통해 상기 제K 홀수 열 픽셀들을 상기 하프 프레임 데이터에 포함되는 제K 열 픽셀 데이터로서 구동하거나 상기 제K 짝수 열 라인을 통해 상기 제K 짝수 열 픽셀들을 상기 제K 열 픽셀 데이터로서 구동하며,
상기 프레임 데이터로서 제1 프레임 데이터가 인가되고 상기 스위치 신호가 활성화되는 제1 시점부터 제2 시점까지의 제1 프레임에서, 상기 제1 프레임 데이터에 포함되는 홀수 열 픽셀 데이터들만을 이용하여 상기 제1 내지 제M 홀수 열 픽셀들만을 구동하고 상기 제1 내지 제M 짝수 열 픽셀들을 구동하지 않는 방식으로 영상을 표시하고,
상기 프레임 데이터로서 제2 프레임 데이터가 인가되고 상기 스위치 신호가 비활성화되는 상기 제2 시점부터 제3 시점까지의 제2 프레임에서, 상기 제2 프레임 데이터에 포함되는 짝수 열 픽셀 데이터들만을 이용하여 상기 제1 내지 제M 짝수 열 픽셀들만을 구동하고 상기 제1 내지 제M 홀수 열 픽셀들을 구동하지 않는 방식으로 영상을 표시하며,
상기 제1 프레임에서 상기 제2 프레임으로 변경되는 상기 제2 시점에서, 상기 스위치 신호는 활성화 상태에서 비활성화 상태로 천이되는 표시 장치.
제1 항에 있어서,
상기 스위치 신호가 활성화된 경우, 상기 이미지 처리부는 상기 홀수 열 픽셀 데이터들을 상기 하프 프레임 데이터로서 출력하고 상기 제K 구동 유닛은 상기 제K 열 픽셀 데이터로서 상기 제K 홀수 열 픽셀들을 구동하고,
상기 스위치 신호가 비활성화된 경우, 상기 이미지 처리부는 상기 짝수 열 픽셀 데이터들을 상기 하프 프레임 데이터로서 출력하고 상기 제K 구동 유닛은 상기 제K 열 픽셀 데이터로서 상기 제K 짝수 열 픽셀들을 구동하는 표시 장치.
제2 항에 있어서,
상기 스위치 신호가 활성화된 경우 상기 제K 짝수 열 픽셀들은 상기 제K 구동 유닛에 의해 구동되지 않고 기존의 상태를 유지하고,
상기 스위치 신호가 비활성화된 경우 상기 제K 홀수 열 픽셀들은 상기 제K 구동 유닛에 의해 구동되지 않고 기존의 상태를 유지하는 표시 장치.
제2 항에 있어서,
상기 제K 구동 유닛은 직렬화부, 인버터, 버퍼, 제1 스위치 및 제2 스위치를 포함하고,
상기 직렬화부는 상기 제K 열 픽셀 데이터를 직렬화하여 제K 직렬 신호를 생성하고,
상기 인버터의 입력단에 상기 스위치 신호가 입력되고, 상기 인버터의 출력단에서 상기 스위치 신호의 반전 신호가 출력되고,
상기 버퍼의 입력단에 상기 제K 직렬 신호가 인가되고,
상기 제1 스위치의 일 말단이 상기 버퍼의 출력단에 연결되고, 상기 제1 스위치의 타 말단이 상기 제K 홀수 열 라인에 연결되고, 상기 제1 스위치의 양 말단들은 상기 스위치 신호에 기초하여 연결 혹은 분리되고,
상기 제2 스위치의 일 말단이 상기 버퍼의 출력단에 연결되고, 상기 제2 스위치의 타 말단이 상기 제K 짝수 열 라인에 연결되고, 상기 제2 스위치의 양 말단들은 상기 반전 신호에 기초하여 연결 혹은 분리되는 표시 장치.
제4 항에 있어서,
상기 스위치 신호가 활성화된 경우, 상기 제1 스위치의 양 말단들은 서로 연결되고 상기 제2 스위치의 양 말단들은 서로 분리되고 상기 버퍼는 상기 제K 직렬 신호를 증폭한 신호로서 상기 제K 홀수 열 픽셀들을 순차적으로 구동하고,
상기 스위치 신호가 비활성화된 경우, 상기 제1 스위치의 양 말단들은 서로 분리되고 상기 제2 스위치의 양 말단들은 서로 연결되고 상기 버퍼는 상기 제K 직렬 신호를 증폭한 신호로서 상기 제K 짝수 열 픽셀들을 순차적으로 구동하는 표시 장치.
제4 항에 있어서,
상기 제1 및 제2 스위치들은 각각 트랜지스터로서 구현되는 표시 장치.
삭제
삭제
삭제
삭제
삭제
제1 항에 있어서,
상기 제K 홀수 열 라인과 상기 제K 짝수 열 라인은 이웃하고,
상기 제L 짝수 열 라인(L은 M미만 자연수)은 상기 제(L+1) 홀수 열 라인과 이웃하는 표시 장치.
프레임이 다음 프레임으로 변경될 때 논리 값이 반전되는 스위치 신호에 기초하여 프레임 데이터에 포함된 제(M, N) 픽셀 데이터들(M, N은 자연수) 중 제(a, b) 픽셀 데이터들(a는 M이하 자연수, b는 N이하 자연수, a+b는 짝수) 또는 제(c, d) 픽셀 데이터들(c는 M이하 자연수, d는 N이하 자연수, c+d는 홀수)을 하프 프레임 데이터로서 출력하는 이미지 처리부;
복수의 열 라인들 및 복수의 행 라인들에 격자 형태로 연결된 제(1, 1) 내지 제(M, N) 픽셀들을 포함하는 표시 패널; 및
상기 스위치 신호에 기초하여 상기 열 라인들 및 상기 행 라인들을 통해 상기 제(a, b) 픽셀 데이터들로서 상기 제(a, b) 픽셀들을 각각 구동하거나 상기 제(c, d) 픽셀 데이터들로서 상기 제(c, d) 픽셀들을 각각 구동하는 구동부를 포함하고,
상기 프레임 데이터로서 제1 프레임 데이터가 인가되고 상기 스위치 신호가 활성화되는 제1 시점부터 제2 시점까지의 제1 프레임에서, 상기 제1 프레임 데이터에 포함되는 제(a, b) 픽셀 데이터들만을 이용하여 상기 제(a, b) 픽셀들만을 구동하고 상기 제(c, d) 픽셀들을 구동하지 않는 방식으로 영상을 표시하고,
상기 프레임 데이터로서 제2 프레임 데이터가 인가되고 상기 스위치 신호가 비활성화되는 상기 제2 시점부터 제3 시점까지의 제2 프레임에서, 상기 제2 프레임 데이터에 포함되는 제(c, d) 픽셀 데이터들만을 이용하여 상기 제(c, d) 픽셀들만을 구동하고 상기 제(a, b) 픽셀들을 구동하지 않는 방식으로 영상을 표시하며,
상기 제1 프레임에서 상기 제2 프레임으로 변경되는 상기 제2 시점에서, 상기 스위치 신호는 활성화 상태에서 비활성화 상태로 천이되는 표시 장치.
제13 항에 있어서,
상기 스위치 신호가 활성화된 경우, 상기 이미지 처리부는 상기 제(a, b) 픽셀 데이터들을 상기 하프 프레임 데이터로서 출력하고 상기 구동부는 상기 하프 프레임 데이터로서 상기 제(a, b) 픽셀들을 구동하고,
상기 스위치 신호가 비활성화된 경우, 상기 이미지 처리부는 상기 제(c, d) 픽셀 데이터들을 상기 하프 프레임 데이터로서 출력하고 상기 구동부는 상기 하프 프레임 데이터로서 상기 제(c, d) 픽셀들을 구동하는 표시 장치.
제14 항에 있어서,
상기 스위치 신호가 활성화된 경우 상기 제(c, d) 픽셀들은 상기 구동부에 의해 구동되지 않고 기존의 상태를 유지하고,
상기 스위치 신호가 비활성화된 경우 상기 제(a, b) 픽셀들은 상기 구동부에 의해 구동되지 않고 기존의 상태를 유지하는 표시 장치.
삭제
삭제
프레임 데이터를 생성하는 중앙 처리 장치; 및
프레임이 다음 프레임으로 변경될 때 논리 값이 반전되는 스위치 신호에 기초하여 상기 프레임 데이터에 포함된 제1 내지 제(2M) 열 픽셀 데이터들(M은 자연수) 중 홀수 열 픽셀 데이터들 또는 짝수 열 픽셀 데이터들을 선택하여 하프 프레임 데이터를 생성하고, 상기 하프 프레임 데이터를 표시하는 표시 장치를 포함하고,
상기 표시 장치는,
상기 스위치 신호 및 상기 하프 프레임 데이터를 생성하는 이미지 처리부;
제1 내지 제M 홀수 열 라인들에 각각 연결된 제1 내지 제M 홀수 열 픽셀들 및 제1 내지 제M 짝수 열 라인들에 각각 연결된 제1 내지 제M 짝수 열 픽셀들을 포함하는 표시 패널; 및
제1 내지 제M 구동 유닛들을 구비하는 구동부를 포함하고,
상기 제K 구동 유닛(K는 M이하 자연수)은 상기 스위치 신호에 기초하여 상기 제K 홀수 열 라인을 통해 상기 제K 홀수 열 픽셀들을 상기 하프 프레임 데이터에 포함되는 제K 열 픽셀 데이터로서 구동하거나 상기 제K 짝수 열 라인을 통해 상기 제K 짝수 열 픽셀들을 상기 제K 열 픽셀 데이터로서 구동하며,
상기 프레임 데이터로서 제1 프레임 데이터가 인가되고 상기 스위치 신호가 활성화되는 제1 시점부터 제2 시점까지의 제1 프레임에서, 상기 제1 프레임 데이터에 포함되는 홀수 열 픽셀 데이터들만을 이용하여 상기 제1 내지 제M 홀수 열 픽셀들만을 구동하고 상기 제1 내지 제M 짝수 열 픽셀들을 구동하지 않는 방식으로 영상을 표시하고,
상기 프레임 데이터로서 제2 프레임 데이터가 인가되고 상기 스위치 신호가 비활성화되는 상기 제2 시점부터 제3 시점까지의 제2 프레임에서, 상기 제2 프레임 데이터에 포함되는 짝수 열 픽셀 데이터들만을 이용하여 상기 제1 내지 제M 짝수 열 픽셀들만을 구동하고 상기 제1 내지 제M 홀수 열 픽셀들을 구동하지 않는 방식으로 영상을 표시하며,
상기 제1 프레임에서 상기 제2 프레임으로 변경되는 상기 제2 시점에서, 상기 스위치 신호는 활성화 상태에서 비활성화 상태로 천이되는 표시 시스템.
삭제
제18 항에 있어서,
상기 제K 홀수 열 라인과 상기 제K 짝수 열 라인은 이웃하고,
상기 제L 짝수 열 라인(L은 M미만 자연수)은 상기 제(L+1) 홀수 열 라인과 이웃하는 표시 시스템.