KR102477250B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR102477250B1
KR102477250B1 KR1020160064957A KR20160064957A KR102477250B1 KR 102477250 B1 KR102477250 B1 KR 102477250B1 KR 1020160064957 A KR1020160064957 A KR 1020160064957A KR 20160064957 A KR20160064957 A KR 20160064957A KR 102477250 B1 KR102477250 B1 KR 102477250B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
type semiconductor
semiconductor layer
conductivity type
Prior art date
Application number
KR1020160064957A
Other languages
Korean (ko)
Other versions
KR20170133758A (en
Inventor
박선우
김청송
문지형
송준오
이상열
한명호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160064957A priority Critical patent/KR102477250B1/en
Publication of KR20170133758A publication Critical patent/KR20170133758A/en
Application granted granted Critical
Publication of KR102477250B1 publication Critical patent/KR102477250B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Abstract

실시 예는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물, 상기 제1 도전형 반도체층 상에 배치되는 패시베이션층, 상기 패시베이션층 상에 배치되고, 일단은 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉되고, 타 단은 상기 발광 구조물의 측부 방향으로 확장되어 상기 발광 구조물의 하단 아래까지 확장되는 제1 전극, 상기 제2 도전형 반도체층 아래에 배치되는 제2 전극, 상기 제2 전극 아래에 배치되는 전극 패드, 및 상기 발광 구조물의 측면에 배치되는 절연층을 포함하며, 상기 제1 전극의 타단은 상기 발광 구조물의 측면에 배치되는 절연층으로부터 이격한다.An embodiment is a light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, the first conductivity type semiconductor A passivation layer disposed on the layer, disposed on the passivation layer, one end penetrating the passivation layer and contacting the first conductivity-type semiconductor layer, and the other end extending in a lateral direction of the light emitting structure to the light emitting structure A first electrode extending below the lower end of the second electrode, a second electrode disposed under the second conductive semiconductor layer, an electrode pad disposed under the second electrode, and an insulating layer disposed on a side surface of the light emitting structure, , The other end of the first electrode is spaced apart from the insulating layer disposed on the side surface of the light emitting structure.

Description

발광 소자{LIGHT EMITTING DEVICE}Light emitting device {LIGHT EMITTING DEVICE}

실시 예는 발광 소자에 관한 것이다.The embodiment relates to a light emitting device.

발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.Light Emitting Diode (LED) is a type of semiconductor device used as a light source or to transmit and receive signals by converting electricity into infrared rays or light using the characteristics of compound semiconductors.

Ⅲ-Ⅴ족 질화물 반도체(Group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.Group III-V nitride semiconductors are in the limelight as a key material for light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their physical and chemical properties.

이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명 기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.Since these light emitting diodes do not contain environmentally harmful substances such as mercury (Hg) used in existing lighting fixtures such as incandescent and fluorescent lamps, they have excellent eco-friendliness, and have advantages such as long lifespan and low power consumption, so they are superior to existing light sources. are replacing them

실시 예는 칩 두께를 줄일 수 있고, 작은 사이즈의 발광 구조물에 전극 패드의 구현이 용이한 발광 소자를 제공한다.The embodiment provides a light emitting device capable of reducing chip thickness and easily implementing electrode pads in a light emitting structure having a small size.

실시 예에 따른 발광 소자는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층 상에 배치되는 패시베이션층; 상기 패시베이션층 상에 배치되고, 일단은 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉되고, 타 단은 상기 발광 구조물의 측부 방향으로 확장되어 상기 발광 구조물의 하단 아래까지 확장되는 제1 전극; 상기 제2 도전형 반도체층 아래에 배치되는 제2 전극; 상기 제2 전극 아래에 배치되는 전극 패드; 및 상기 발광 구조물의 측면에 배치되는 절연층을 포함하며, 상기 제1 전극의 타단은 상기 발광 구조물의 측면에 배치되는 절연층으로부터 이격한다.A light emitting device according to an embodiment includes a light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer; a passivation layer disposed on the first conductivity type semiconductor layer; A first disposed on the passivation layer, one end penetrating the passivation layer and contacting the first conductivity type semiconductor layer, and the other end extending toward the side of the light emitting structure and extending down to the lower end of the light emitting structure. electrode; a second electrode disposed below the second conductivity type semiconductor layer; an electrode pad disposed below the second electrode; and an insulating layer disposed on a side surface of the light emitting structure, and the other end of the first electrode is spaced apart from the insulating layer disposed on a side surface of the light emitting structure.

상기 제1 전극은 상기 제1 도전형 반도체층 상에 배치되는 상부 전극; 상기 상부 전극과 연결되고, 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉되는 적어도 하나의 접촉 전극; 및 상기 상부 전극의 일단과 연결되고, 상기 발광 구조물의 측부 방향으로 확장되어 상기 발광 구조물의 하단 아래까지 확장되는 확장 전극을 포함한다.The first electrode may include an upper electrode disposed on the first conductivity type semiconductor layer; at least one contact electrode connected to the upper electrode and passing through the passivation layer to contact the first conductivity type semiconductor layer; And it is connected to one end of the upper electrode, it extends in the lateral direction of the light emitting structure includes an extension electrode that extends down to the lower end of the light emitting structure.

상기 확장 전극은 상기 패시베이션층 상에 배치되고, 상기 상부 전극으로부터 수평 방향으로 확장되는 제1 확장부; 및 상기 제1 확장부와 연결되고, 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층으로 향하는 방향으로 상기 제2 도전형 반도체층의 하면 아래까지 확장되는 제2 확장부를 포함할 수 있다.The expansion electrode may include a first expansion portion disposed on the passivation layer and extending from the upper electrode in a horizontal direction; and a second extension portion connected to the first extension portion and extending from the first conductivity type semiconductor layer to a lower surface of the second conductivity type semiconductor layer in a direction toward the second conductivity type semiconductor layer. .

상기 제2 확장부는 수직 방향으로 상기 발광 구조물과 오버랩되지 않으며, 상기 수직 방향은 상기 제1 도전형 반도체층의 상면과 수직인 방향일 수 있다.The second expansion part does not overlap with the light emitting structure in a vertical direction, and the vertical direction may be a direction perpendicular to the top surface of the first conductivity type semiconductor layer.

상기 제2 확장부의 하단의 하면은 상기 제2 전극 패드의 하면과 동일 평면 상에 위치할 수 있다.A lower surface of the lower end of the second expansion part may be positioned on the same plane as a lower surface of the second electrode pad.

상기 제2 확장부는 수직선을 기준으로 경사지도록 확장되며, 상기 수직선은 상기 제1 도전형 반도체층의 상면과 수직인 가상의 직선일 수 있다.The second expansion part extends to be inclined with respect to a vertical line, and the vertical line may be an imaginary straight line perpendicular to the top surface of the first conductivity type semiconductor layer.

상기 수직선과 상기 제2 확장부 간의 내각은 0°~ 15°일 수 있다.An interior angle between the vertical line and the second extension may be 0° to 15°.

상기 제2 확장부와 상기 절연층 간의 이격 거리는 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층 방향으로 갈수록 증가할 수 있다.A separation distance between the second expansion part and the insulating layer may increase in a direction from the first conductivity type semiconductor layer to the second conductivity type semiconductor layer.

상기 제2 확장부는 상기 활성층 및 상기 제2 도전형 반도체층의 측면 상에 위치하는 절연층의 일부와 이격할 수 있다.The second expansion part may be spaced apart from a portion of an insulating layer positioned on side surfaces of the active layer and the second conductivity type semiconductor layer.

상기 제1 전극은 상기 발광 구조물의 상면의 측변들 중 어느 한 측변에 인접하여 위치할 수 있다.The first electrode may be positioned adjacent to one of the side sides of the upper surface of the light emitting structure.

상기 제1 전극은 상기 발광 구조물의 상면의 측변들 중 제1 측변에 인접하여 위치하는 제1-1 전극; 및 상기 발광 구조물의 상면의 측변들 중 상기 제1 측변과 마주보는 제2 측변에 인접하여 위치하는 제1-2 전극을 포함할 수 있다.The first electrode may include a 1-1 electrode positioned adjacent to a first side of the side of the upper surface of the light emitting structure; And it may include a first-second electrode positioned adjacent to the second side facing the first side side among the side sides of the upper surface of the light emitting structure.

상기 제2 확장부는 수직 방향으로 상기 접촉 전극과 오버랩되지 않으며, 상기 수직 방향은 상기 제1 도전형 반도체층의 상면과 수직인 방향일 수 있다.The second expansion part may not overlap the contact electrode in a vertical direction, and the vertical direction may be perpendicular to a top surface of the first conductivity type semiconductor layer.

상기 절연층은 상기 제2 도전형 반도체층의 하면에 배치되고, 상기 제2 전극을 노출하는 제1 절연층; 및 상기 발광 구조물의 측면에 배치되는 제2 절연층을 포함하며, 상기 제2 확장부의 하단은 상기 제1 절연층 및 제2 절연층으로부터 이격될 수 있다.The insulating layer may include a first insulating layer disposed on a lower surface of the second conductivity-type semiconductor layer and exposing the second electrode; And a second insulating layer disposed on a side surface of the light emitting structure, and a lower end of the second expansion part may be spaced apart from the first insulating layer and the second insulating layer.

실시 예는 칩 두께를 줄일 수 있고, 작은 사이즈의 발광 구조물에 전극 패드의 구현이 용이할 수 있다.According to the embodiment, the chip thickness may be reduced, and electrode pads may be easily implemented in a light emitting structure having a small size.

도 1은 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 3은 도 1 및 도 2에 도시된 발광 소자의 AB 방향의 단면도를 나타낸다.
도 4는 도 1 및 도 2에 도시된 발광 소자의 CD 방향의 단면도를 나타낸다.
도 5a는 도 3에 도시된 제1 전극의 일 실시 예를 나타낸다.
도 5b는 도 3에 도시된 제1 전극의 다른 실시 예를 나타낸다.
도 6은 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 7a는 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 7b는 도 7a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 8a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 8b는 도 8a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 9는 도 8a 및 도 8b에 도시된 발광 소자의 Ⅰ-Ⅱ 절단 단면도를 나타낸다.
도 10a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타내고, 도 10b는 도 10a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 11a 내지 도 11i는 도 6에 도시된 발광 소자를 제조하는 방법을 나타내는 공정도이다.
도 12는 실시 예에 따른 조명 장치의 단면도를 나타낸다.
도 13은 실시 예에 따른 디스플레이 장치의 평면도를 나타낸다.
도 14는 도 13에 도시된 디스플레이 장치의 AA' 방향의 일 실시 예에 따른 단면도를 나타낸다.
1 shows an upper plan view of a light emitting device according to an embodiment.
FIG. 2 shows a bottom plan view of the light emitting device shown in FIG. 1 .
FIG. 3 shows a cross-sectional view of the light emitting device shown in FIGS. 1 and 2 in an AB direction.
4 is a cross-sectional view of the light emitting device shown in FIGS. 1 and 2 in the CD direction.
5A shows an embodiment of the first electrode shown in FIG. 3 .
FIG. 5B shows another embodiment of the first electrode shown in FIG. 3 .
6 shows a cross-sectional view of a light emitting device according to another embodiment.
7A is an upper plan view of a light emitting device according to another embodiment.
FIG. 7B is a bottom plan view of the light emitting device shown in FIG. 7A.
8A is an upper plan view of a light emitting device according to another embodiment.
FIG. 8B is a bottom plan view of the light emitting device shown in FIG. 8A.
9 is a cross-sectional view taken along line I-II of the light emitting device shown in FIGS. 8A and 8B.
10A shows an upper plan view of a light emitting device according to another embodiment, and FIG. 10B shows a lower plan view of the light emitting device shown in FIG. 10A.
11A to 11I are process charts illustrating a method of manufacturing the light emitting device shown in FIG. 6 .
12 is a cross-sectional view of a lighting device according to an embodiment.
13 is a plan view of a display device according to an embodiment.
FIG. 14 is a cross-sectional view of the display device shown in FIG. 13 in an AA′ direction according to an exemplary embodiment.

이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한, 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.Hereinafter, embodiments will be clearly revealed through the accompanying drawings and description of the embodiments. In the description of the embodiment, each layer (film), region, pattern or structure is “on” or “under” the substrate, each layer (film), region, pad or pattern. In the case where it is described as being formed in, "up / on" and "under / under" include both "directly" or "indirectly" formed through another layer. do. In addition, the criterion for the upper/upper or lower/lower of each layer will be described based on the drawings. Also, like reference numerals denote like elements throughout the description of the drawings.

도 1은 실시 예에 따른 발광 소자(1000)의 상측 평면도를 나타내고, 도 2는 도 1에 도시된 발광 소자(1000)의 하측 평면도를 나타내고, 도 3은 도 1 및 도 2에 도시된 발광 소자(1000)의 AB 방향의 단면도를 나타내고, 도 4는 도 1 및 도 2에 도시된 발광 소자(1000)의 CD 방향의 단면도를 나타낸다.1 shows an upper plan view of a light emitting device 1000 according to an embodiment, FIG. 2 shows a lower plan view of the light emitting device 1000 shown in FIG. 1, and FIG. 3 shows a light emitting device shown in FIGS. 1 and 2 1000 shows a cross-sectional view in the AB direction, and FIG. 4 shows a cross-sectional view in the CD direction of the light emitting device 1000 shown in FIGS. 1 and 2 .

도 1 내지 도 4를 참조하면, 발광 소자(1000)는 발광 구조물(1110), 패시베이션층(passivation layer, 1120), 제1 전극(1130), 제2 전극(1140), 제2 전극 패드(1145), 및 절연층(insulation layer, 1150)을 포함한다.1 to 4, the light emitting device 1000 includes a light emitting structure 1110, a passivation layer 1120, a first electrode 1130, a second electrode 1140, and a second electrode pad 1145. ), and an insulation layer 1150.

발광 구조물(1110)은 제1 도전형 반도체층(1112), 제2 도전형 반도체층(1116), 및 제1 도전형 반도체층(1112)과 제2 도전형 반도체층(1116) 사이에 배치되는 활성층(1114)을 포함한다. 예컨대, 발광 구조물(1110)은 위에서 아래로 제1 도전형 반도체층(1112), 활성층(1114), 및 제2 도전형 반도체층(1116)이 순차적으로 배치되는 구조일 수 있다.The light emitting structure 1110 is disposed between the first conductivity type semiconductor layer 1112, the second conductivity type semiconductor layer 1116, and the first conductivity type semiconductor layer 1112 and the second conductivity type semiconductor layer 1116. An active layer 1114 is included. For example, the light emitting structure 1110 may have a structure in which a first conductivity type semiconductor layer 1112, an active layer 1114, and a second conductivity type semiconductor layer 1116 are sequentially disposed from top to bottom.

예컨대, 발광 구조물(1110)의 직경은 제1 도전형 반도체층(1112)에서 제2 도전형 반도체층(1116) 방향으로 갈수록 감소할 수 있으며, 발광 구조물(1110)의 측면은 역경사면을 가질 수 있다.For example, the diameter of the light emitting structure 1110 may decrease from the first conductivity type semiconductor layer 1112 toward the second conductivity type semiconductor layer 1116, and the side of the light emitting structure 1110 may have a reverse inclined surface. there is.

투광성 기판 또는 지지 기판을 구비하는 일반적인 발광 소자와 달리, 실시 예에 따른 발광 소자(1000)는 투광성 기판 또는 지지 기판을 구비하지 않는다. 이로 인하여 발광 소자의 칩 사이즈(예컨대, 직경), 또는 부피가 줄어들기 때문에, 실시 예에 따른 발광 소자가 사용되는 애플리케이션, 예컨대, 디스플레이 장치 등의 두께, 또는 사이즈를 줄일 수 있다.Unlike general light-emitting devices having a light-transmitting substrate or supporting substrate, the light-emitting device 1000 according to the embodiment does not include a light-transmitting substrate or supporting substrate. As a result, since the chip size (eg, diameter) or volume of the light emitting element is reduced, the thickness or size of an application in which the light emitting element according to the embodiment is used, for example, a display device, can be reduced.

제1 도전형 반도체층(1112)은 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제1 도전형 도펀트가 도핑될 수 있다.The first conductivity type semiconductor layer 1112 may be a semiconductor compound of group 3-5 or group 2-6, and may be doped with a first conductivity type dopant.

예컨대, 제1 도전형 반도체층(1112)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, n형 도펀트(예: Si, Ge, Se, Te 등)가 도핑될 수 있다.For example, the first conductivity-type semiconductor layer 1112 is a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) and may be doped with an n-type dopant (eg, Si, Ge, Se, Te, etc.).

광 추출을 높이기 위하여 제1 도전형 반도체층(1112)의 상면에는 광 추출 구조, 예컨대, 요철(1112a)이 형성될 수 있다.In order to increase light extraction, a light extraction structure, for example, a concavo-convex 1112a may be formed on the upper surface of the first conductivity type semiconductor layer 1112 .

활성층(1114)은 제1 도전형 반도체층(1112)과 제2 도전형 반도체층(1116)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.The active layer 1114 emits light by energy generated during recombination of electrons and holes provided from the first conductivity type semiconductor layer 1112 and the second conductivity type semiconductor layer 1116. can create

활성층(1114)은 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 양자 점(Quantum Dot), 또는 양자 디스크(Quantum Disk) 구조를 가질 수 있다.The active layer 1114 may be a compound semiconductor of group 3-5 or group 2-6, and may have a single well structure, a multi-well structure, a quantum-wire structure, a quantum dot, or a quantum disk. (Quantum Disk) structure.

활성층(1114)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있다. 활성층(1114)이 양자우물구조인 경우, 활성층(1114)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층(미도시) 및 InaAlbGa1 -a- bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층(미도시)을 포함할 수 있다.The active layer 1114 may have a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). When the active layer 1114 has a quantum well structure, the active layer 1114 has a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) A well layer (not shown) and a barrier layer (not shown) having a composition formula of In a Al b Ga 1 -a- b N ( 0≤a≤1 , 0≤b≤1, 0≤a+b≤1) ) may be included.

활성층(1114)의 우물층의 에너지 밴드 갭은 장벽층의 에너지 밴드 갭보다 낮을 수 있다. 우물층 및 장벽층은 적어도 1회 이상 교대로 적층될 수 있다.An energy band gap of the well layer of the active layer 1114 may be lower than that of the barrier layer. The well layer and the barrier layer may be alternately stacked at least once.

제2 도전형 반도체층(1116)은 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제2 도전형 도펀트가 도핑될 수 있다.The second conductivity type semiconductor layer 1116 may be a semiconductor compound of group 3-5 or group 2-6, and may be doped with a second conductivity type dopant.

예컨대, 제2 도전형 반도체층(1116)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, p형 도펀트(예: Mg, Zn, Ca,Sr, Ba)가 도핑될 수 있다.For example, the second conductivity type semiconductor layer 1116 is a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) and a p-type dopant (eg Mg, Zn, Ca, Sr, Ba) may be doped.

발광 구조물(1110)은 적색광, 녹색광, 또는 청색광 중 어느 하나를 발생할 수 있으나, 이에 한정되는 것은 아니며, 다양한 파장대의 가시 광선을 발생하거나 또는 자외선을 발생할 수도 있다.The light emitting structure 1110 may generate any one of red light, green light, or blue light, but is not limited thereto, and may generate visible light or ultraviolet light of various wavelengths.

예컨대, 적색광을 발생하는 발광 구조물(1110)의 제1 도전형 반도체층은 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, 예컨대, AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP 중 어느 하나 이상으로 형성될 수 있으며, n형 도펀트를 포함할 수 있다.For example, the first conductivity type semiconductor layer of the light emitting structure 1110 generating red light is In x Al y Ga 1-xy P (0≤x≤1, 0≤y≤1, 0≤x+y≤1) or A semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1), such as AlGaP, InGaP, AlInGaP, InP, GaN , InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, and GaP may be formed of any one or more, and may include an n-type dopant.

또한 예컨대, 적색광을 발생하는 발광 구조물(1110)의 활성층은 GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. Also, for example, the active layer of the light emitting structure 1110 generating red light is GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs It may be formed in any one or more pair structures, but is not limited thereto.

또한 예컨대, 적색광을 발생하는 발광 구조물의 활성층의 양자 우물층의 조성은 (AlpGa1 -p)qIn1 - qP층(단, 0≤p≤1, 0≤q≤1)일 수 있으며, 양자 장벽층의 조성은 (Alp1Ga1 - p1)q1In1 - q1P층(단, 0≤p1≤1, 0≤q1≤1)일 수 있으나 이에 한정되는 것은 아니다.Also, for example, the composition of the quantum well layer of the active layer of the light emitting structure for generating red light may be (Al p Ga 1 -p ) q In 1 - q P layer (however, 0≤p≤1, 0≤q≤1) And, the composition of the quantum barrier layer may be (Al p1 Ga 1 - p1 ) q1 In 1 - q1 P layer (where 0≤p1≤1, 0≤q1≤1), but is not limited thereto.

또한 예컨대, 적색광을 발생하는 발광 구조물의 제2 도전형 반도체층은 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있으며, p형 도펀트를 포함할 수 있다.Also, for example, the second conductivity-type semiconductor layer of the light emitting structure generating red light is In x Al y Ga 1-xy P (0≤x≤1, 0≤y≤1, 0≤x+y≤1) or In x It may be formed of a semiconductor material having a composition formula of Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1), and may include a p-type dopant. .

도 3 및 도 4에는 도시되지 않았지만, 제1 도전형 반도체층(1112)으로부터 활성층(1114)으로 주입되는 전자가 제2 도전형 반도체층(1116)으로 넘어가는 것을 방지하여 발광 효율을 높이기 위하여, 발광 구조물(1110)은 활성층(1114)과 제2 도전형 반도체층(1116) 사이에 배치되는 전자 차단층을 더 구비할 수 있다. 이때 전자 차단층의 에너지 밴드 갭은 활성층(1114)의 장벽층의 에너지 밴드 갭보다 크다.Although not shown in FIGS. 3 and 4 , in order to prevent electrons injected into the active layer 1114 from the first conductivity type semiconductor layer 1112 from passing over to the second conductivity type semiconductor layer 1116 to increase luminous efficiency, The light emitting structure 1110 may further include an electron blocking layer disposed between the active layer 1114 and the second conductive semiconductor layer 1116 . In this case, the energy band gap of the electron blocking layer is greater than that of the barrier layer of the active layer 1114 .

제1 전극(1130)은 발광 구조물(1110) 상에 배치되며, 일단은 제1 도전형 반도체층(1112)에 접촉하고, 타단은 발광 구조물(1110)의 측부 방향으로 확장되어 발광 구조물(1110)의 하단 아래까지 확장된다.The first electrode 1130 is disposed on the light emitting structure 1110, one end contacts the first conductive semiconductor layer 1112, and the other end extends toward the side of the light emitting structure 1110 to form a light emitting structure 1110 extends below the bottom of the

패시베이션층(1120)은 제1 도전형 반도체층(1112) 상에 배치된다. 패시베이션층(1120)은 제1 도전형 반도체층(1112)의 상면과 제1 전극(1130) 하면 사이에 배치될 수 있다. 또한 예컨대, 패시베이션층(1120)은 제2 절연층(1154) 상에도 배치될 수 있다.The passivation layer 1120 is disposed on the first conductivity type semiconductor layer 1112 . The passivation layer 1120 may be disposed between the top surface of the first conductivity type semiconductor layer 1112 and the bottom surface of the first electrode 1130 . Also, for example, the passivation layer 1120 may be disposed on the second insulating layer 1154 as well.

예컨대, 제1 전극(1130)은 상부 전극(1134), 접촉 전극(1136), 및 확장 전극(1132)을 포함한다.For example, the first electrode 1130 includes an upper electrode 1134 , a contact electrode 1136 , and an extension electrode 1132 .

상부 전극(1134)은 제1 도전형 반도체층(1112) 및 제2 절연층(1154) 상에 배치되는 패시베이션층(1120) 상에 배치된다.The upper electrode 1134 is disposed on the passivation layer 1120 disposed on the first conductive semiconductor layer 1112 and the second insulating layer 1154 .

도 1에서 상부 전극(1134)은 제1 도전형 반도체층(1121)의 가장 자리, 예컨대, 제1 도전형 반도체층(1112)의 상면의 모서리에 인접하여 배치될 수 있으나, 이에 한정되는 것은 아니며, 제1 도전형 반도체층(1112)의 상면의 변의 중앙에 배치될 수도 있다.In FIG. 1 , the upper electrode 1134 may be disposed adjacent to an edge of the first conductivity type semiconductor layer 1121, for example, a corner of the upper surface of the first conductivity type semiconductor layer 1112, but is not limited thereto. , may be disposed at the center of the side of the upper surface of the first conductivity type semiconductor layer 1112 .

도 1에 도시된 상부 전극(1134)의 평면 형상은 사각형이나, 이에 한정되는 것은 아니며, 다른 실시 예에서 상부 전극(1134)의 평면 형상은 원형, 타원형 또는 다각형일 수 있다.The planar shape of the upper electrode 1134 shown in FIG. 1 is a rectangle, but is not limited thereto, and in other embodiments, the planar shape of the upper electrode 1134 may be circular, elliptical, or polygonal.

접촉 전극(1136)은 상부 전극(1134)의 하면으로부터 확장되며, 패시베이션층(1120)을 관통하여 제1 도전형 반도체층(1112)의 상면에 접촉한다.The contact electrode 1136 extends from the lower surface of the upper electrode 1134 and penetrates the passivation layer 1120 to contact the upper surface of the first conductivity type semiconductor layer 1112 .

예컨대, 접촉 전극(1136)은 상부 전극(1134)의 하면에서 제1 도전형 반도체층(1112)의 상면 방향으로 연장될 수 있고, 제1 도전형 반도체층(1112)의 상면과 오믹 접촉할 수 있다.For example, the contact electrode 1136 may extend from the bottom surface of the upper electrode 1134 toward the top surface of the first conductivity type semiconductor layer 1112 and may make ohmic contact with the top surface of the first conductivity type semiconductor layer 1112. have.

접촉 전극(1136)은 상부 전극(1134)과 확장 전극(1132)이 만나는 부분과 이격하여 위치할 수 있다. 이로 인하여 확장 전극(1132)을 통하여 유입되는 전류를 발광 구조물(1110)에 분산시켜 제공하여 발광 소자(1000)의 광 효율을 향상시킬 수 있다.The contact electrode 1136 may be spaced apart from a portion where the upper electrode 1134 and the extension electrode 1132 meet. Accordingly, the light efficiency of the light emitting device 1000 may be improved by distributing and providing current flowing through the expansion electrode 1132 to the light emitting structure 1110 .

확장 전극(1132)의 일단은 상부 전극(1134)의 일단과 연결되며, 타단은 상부 전극(1134)으로부터 발광 구조물(1110)의 제2 도전형 반도체층(1116)의 하면 아래까지 확장된다.One end of the expansion electrode 1132 is connected to one end of the upper electrode 1134, and the other end extends from the upper electrode 1134 to the lower surface of the second conductive semiconductor layer 1116 of the light emitting structure 1110.

확장 전극(1132)은 제1 확장부(1132a), 및 제1 확장부(1132a)와 연결되는 제2 확장부(1132b)를 포함할 수 있다.The extension electrode 1132 may include a first extension 1132a and a second extension 1132b connected to the first extension 1132a.

제1 확장부(1132a)는 상부 전극(1134)과 연결되고, 패시베이션층(1120)의 가장 자리와 접촉할 수 있다.The first extension 1132a may be connected to the upper electrode 1134 and may contact an edge of the passivation layer 1120 .

제2 확장부(1132b)는 일단이 제1 확장부(1132a)와 연결되고, 제1 도전형 반도체층(1112)에서 제2 도전형 반도체층(1116)으로 향하는 방향으로 확장되며, 발광 구조물(1110)과 수직 방향으로 오버랩되지 않는다.The second expansion unit 1132b has one end connected to the first expansion unit 1132a, extends in a direction from the first conductivity type semiconductor layer 1112 to the second conductivity type semiconductor layer 1116, and has a light emitting structure ( 1110) does not overlap in the vertical direction.

또한 제2 확장부(1132b)는 수직 방향으로 접촉 전극(1136)과 오버랩되지 않는다. 여기서 수직 방향으로 제1 도전형 반도체층(1112)의 상면과 수직한 방향일 수 있다.Also, the second expansion part 1132b does not overlap the contact electrode 1136 in the vertical direction. Here, the vertical direction may be a direction perpendicular to the top surface of the first conductivity type semiconductor layer 1112 .

제2 확장부(1132b)의 하단은 발광 구조물(1110)의 하단, 예컨대, 제2 도전형 반도체층(1116)의 하면 아래까지 확장될 수 있다. 예컨대, 제2 확장부(1132b)의 하단의 하면은 제2 전극 패드(1145)의 하면과 동일 평면 상에 위치하도록 발광 구조물의 하단까지 확장될 수 있다. 이는 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과 다이 본딩 또는 플립 칩 본딩을 하기 위해서이다.A lower end of the second expansion part 1132b may extend to a lower end of the light emitting structure 1110 , eg, a lower surface of the second conductive semiconductor layer 1116 . For example, the lower surface of the second expansion part 1132b may extend to the lower surface of the light emitting structure to be positioned on the same plane as the lower surface of the second electrode pad 1145 . This is for die bonding or flip chip bonding to a package body, a submount, or a substrate.

도 3에서 패시베이션층(1120)은 제1 도전형 반도체층(1112)의 상면의 일 부분을 노출할 수 있다.In FIG. 3 , the passivation layer 1120 may expose a portion of the upper surface of the first conductivity type semiconductor layer 1112 .

패시베이션층(1120)은 투광성의 절연 물질, 예컨대, SiO2, SiOx, Si3N4, TiO2, SiNx, SiOxNy, 또는 Al2O3로 이루어질 수 있다.The passivation layer 1120 may be formed of a light-transmitting insulating material such as SiO 2 , SiOx, Si 3 N 4 , TiO 2 , SiNx, SiO x N y , or Al 2 O 3 .

도 5a는 도 3에 도시된 제1 전극(1130)의 일 실시 예를 나타낸다.FIG. 5A shows an example of the first electrode 1130 shown in FIG. 3 .

도 5a를 참조하면, 제1 전극(1130)은 상부 전극(1134), 접촉 전극(1136), 및 확장 전극(1132)을 포함할 수 있다.Referring to FIG. 5A , the first electrode 1130 may include an upper electrode 1134 , a contact electrode 1136 , and an extension electrode 1132 .

예컨대, 접촉 전극(136)은 하나의 직선의 라인(line) 형상일 수 있으나, 이에 한정되는 것은 아니며, 상부 전극(1134)의 평면 형상에 따라서 원형, 타원형, 또는 다각형일 수도 있다.For example, the contact electrode 136 may have a single straight line shape, but is not limited thereto, and may also have a circular shape, an elliptical shape, or a polygonal shape depending on the planar shape of the upper electrode 1134 .

도 5b는 도 3에 도시된 제1 전극(1130)의 다른 실시 예(1130a)를 나타낸다.FIG. 5B shows another embodiment 1130a of the first electrode 1130 shown in FIG. 3 .

도 5b를 참조하면, 제1 전극(1130a)은 상부 전극(1134), 서로 이격하여 배치되는 복수의 접촉 전극들(1136-1 내지 1136-4), 및 확장 전극(1132)을 포함할 수 있다.Referring to FIG. 5B , the first electrode 1130a may include an upper electrode 1134, a plurality of contact electrodes 1136-1 to 1136-4 disposed apart from each other, and an extension electrode 1132. .

복수의 접촉 전극들(1136-1 내지 1136-4) 각각은 상부 전극(1134)의 하면에 접촉 또는 연결되며, 패시베이션층(1120)을 관통하여 제1 도전형 반도체층(1112)의 상면에 접촉될 수 있다.Each of the plurality of contact electrodes 1136-1 to 1136-4 contacts or is connected to the lower surface of the upper electrode 1134 and penetrates the passivation layer 1120 to contact the upper surface of the first conductivity type semiconductor layer 1112. It can be.

복수의 접촉 전극들(1136-1 내지 1136-4)의 형상은 사각형일 수 있으나, 이에 한정하지 않으며, 원형 또는 다각형 형상일 수도 있다.The plurality of contact electrodes 1136-1 to 1136-4 may have a quadrangular shape, but are not limited thereto, and may also have a circular or polygonal shape.

제2 전극(1140)은 발광 구조물(1110) 아래에 배치되며, 제2 도전형 반도체층(1116)과 접촉한다. 예컨대, 제2 전극(1140)은 발광 구조물(1110)의 하면, 예컨대, 제2 도전형 반도체층(1116)의 하면 상에 배치될 수 있다.The second electrode 1140 is disposed under the light emitting structure 1110 and contacts the second conductivity type semiconductor layer 1116 . For example, the second electrode 1140 may be disposed on the lower surface of the light emitting structure 1110 , for example, on the lower surface of the second conductive semiconductor layer 1116 .

제2 전극(1140)은 제2 도전형 반도체층(1116)과 제2 전극 패드(1145) 사이에 배치되며, 제2 전극(1140)과 제2 도전형 반도체층(1116)은 오믹 접촉될 수 있다.The second electrode 1140 is disposed between the second conductivity type semiconductor layer 1116 and the second electrode pad 1145, and the second electrode 1140 and the second conductivity type semiconductor layer 1116 may be in ohmic contact. have.

제1 전극(1130)은 제1 도전형 반도체층(1112)과 오믹 접촉을 위한 오믹 접촉층, 및 반사층을 포함할 수 있다. 예컨대, 제1 전극(1130)은 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, Ti, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있으며, 단층 또는 복수의 층들로 이루어질 수 있다.The first electrode 1130 may include an ohmic contact layer for ohmic contact with the first conductivity-type semiconductor layer 1112 and a reflective layer. For example, the first electrode 1130 may be formed of Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, Ti, or an alloy including at least one of these, and may include a single layer or a plurality of layers. can be made with

제2 전극(1140)은 제2 도전형 반도체층(1116)과 오믹 접촉을 위한 오믹 접촉층, 및 반사층을 포함할 수 있다. The second electrode 1140 may include an ohmic contact layer for ohmic contact with the second conductivity type semiconductor layer 1116 and a reflective layer.

예컨대, 제2 전극(1140)의 오믹 접촉층은 ITO와 같은 투명 전도성 산화물, 또는 Ni, Cr일 수 있다. 예컨대, 제2 전극(1140)의 반사층은 Ag, Al, 또는 Rh를 포함하거나, 또는 Ag, Al, 또는 Rh를 포함하는 합금이거나 또는 Cu, Re, Bi, Al, Zn, W, Sn, In, 또는 Ni 중 선택된 적어도 하나와 은(Ag)과의 합금일 수 있다.For example, the ohmic contact layer of the second electrode 1140 may be a transparent conductive oxide such as ITO, or Ni or Cr. For example, the reflective layer of the second electrode 1140 includes Ag, Al, or Rh, or an alloy containing Ag, Al, or Rh, or Cu, Re, Bi, Al, Zn, W, Sn, In, Alternatively, it may be an alloy of at least one selected from Ni and silver (Ag).

또한 제2 전극(1140)은 확산 방지층, 또는 본딩층 중 적어도 하나를 더 포함할 수 있다. 예컨대, 제2 전극(1140)은 Ni, Cr, Ti, Pd, Pt, W, Co, 또는 Cu 중 적어도 하나를 포함하는 확산 방지층을 더 포함할 수 있다. 또한 예컨대, 제2 전극(1140)은 금(Au), 은(Ag), 또는 Au 함금으로 이루어지는 본딩층을 더 포함할 수 있다.In addition, the second electrode 1140 may further include at least one of a diffusion barrier layer and a bonding layer. For example, the second electrode 1140 may further include a diffusion barrier layer including at least one of Ni, Cr, Ti, Pd, Pt, W, Co, or Cu. Also, for example, the second electrode 1140 may further include a bonding layer made of gold (Au), silver (Ag), or an Au alloy.

제1 전극 패드(1135) 및 제2 전극 패드(1145) 각각은 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과 본딩되는 부분으로 전기적 통전을 유지할 수 있는 전도성 금속일 수 있다. 예컨대, 제1 전극 패드(1135) 및 제2 전극 패드(1145) 각각은 Au, Ni, Cu, 또는 Al 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있다.Each of the first electrode pad 1135 and the second electrode pad 1145 is a portion bonded to a package body, a submount, or a substrate, and may be a conductive metal capable of maintaining electrical conduction. For example, each of the first electrode pad 1135 and the second electrode pad 1145 may include at least one of Au, Ni, Cu, and Al, or may be made of an alloy including at least one of these.

또한 예컨대, 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 본딩시, 작은 사이즈(예컨대, 100 마이크로 미만의 직경)를 갖는 발광 소자의 자기 정렬(self-assembly)을 위하여 제2 전극 패드(1145)는 Co, Ni, 또는 Fe 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있다.In addition, for example, for self-assembly of a light emitting device having a small size (eg, a diameter of less than 100 microns) when bonding with a package body, a submount, or a substrate, a second second The electrode pad 1145 may include at least one of Co, Ni, and Fe, or may be made of an alloy including at least one of these.

절연층(1150)은 발광 구조물(1110)의 측면 또는 하면 중 적어도 하나에 배치된다.The insulating layer 1150 is disposed on at least one of a side surface or a bottom surface of the light emitting structure 1110 .

절연층(1150)은 제2 도전형 반도체층(1116) 아래에 배치될 수 있다.The insulating layer 1150 may be disposed under the second conductivity type semiconductor layer 1116 .

예컨대, 절연층(1150)은 제2 도전형 반도체층(1116)의 하면에 배치되는 제1 절연층(1152)을 포함할 수 있다. For example, the insulating layer 1150 may include a first insulating layer 1152 disposed on the lower surface of the second conductive semiconductor layer 1116 .

예컨대, 제1 절연층(1152)은 제2 전극(1140)이 배치되는 영역을 제외한 제2 도전형 반도체층(1116)의 하면의 나머지 영역에 배치될 수 있다. 또한 예컨대, 제1 절연층(1152)은 제2 도전형 반도체층(1116)의 하면에 배치되는 제2 전극(1140)의 하면의 가장 자리 영역에도 배치될 수 있으며, 제2 전극(1140)의 하면의 일부 영역을 노출할 수 있다.For example, the first insulating layer 1152 may be disposed on the remaining area of the lower surface of the second conductive semiconductor layer 1116 excluding the area where the second electrode 1140 is disposed. Also, for example, the first insulating layer 1152 may be disposed on an edge region of the lower surface of the second electrode 1140 disposed on the lower surface of the second conductive semiconductor layer 1116, and may be disposed on the lower surface of the second electrode 1140. A part of the lower surface may be exposed.

제2 전극 패드(1145)는 제1 절연층(1152) 및 제2 전극(1145) 아래에 배치될 수 있다.The second electrode pad 1145 may be disposed under the first insulating layer 1152 and the second electrode 1145 .

패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 다이 본딩(die bonding)을 하기 위하여, 제2 전극 패드(1145)의 하면과 제2 확장부(1132b)의 하면은 동일 평면(305) 상에 위치할 수 있다.In order to perform die bonding with a package body, a submount, or a substrate, the lower surface of the second electrode pad 1145 and the lower surface of the second expansion part 1132b are on the same plane ( 305) may be located on.

제2 전극 패드(1145)는 제1 절연층(1152)에 의하여 노출되는 제2 전극(1140)의 하면의 일부 영역 아래에 배치될 수 있으며, 제2 전극(1140)의 노출되는 부분과 연결 또는 접촉될 수 있다.The second electrode pad 1145 may be disposed under a portion of the lower surface of the second electrode 1140 exposed by the first insulating layer 1152, and is connected to or connected to the exposed portion of the second electrode 1140. can be contacted.

예컨대, 제1 절연층(1152)은 제2 전극 패드(1145)의 측면의 상측 일부만을 감쌀 수 있다. 그리고 제2 전극 패드(1145)는 제1 절연층(1152)에 의하여 노출되는 제2 전극(1140)의 하면 아래에 배치될 수 있다. 제2 전극 패드(1145)의 가장 자리는 제1 절연층(1152)의 하면과 접하도록 제1 절연층(1152)의 하면 아래까지 수평 방향으로 확장되는 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.For example, the first insulating layer 1152 may cover only an upper part of the side surface of the second electrode pad 1145 . Also, the second electrode pad 1145 may be disposed under the lower surface of the second electrode 1140 exposed by the first insulating layer 1152 . The edge of the second electrode pad 1145 may have a structure extending horizontally to the lower surface of the first insulating layer 1152 to contact the lower surface of the first insulating layer 1152, but is not limited thereto. .

예컨대, 제2 전극 패드(1145)는 제2 도전형 반도체층(1116)에서 제1 도전형 반도체층(1112)으로 향하는 방향으로 볼록하게 절곡된 구조일 수 있으나, 이에 한정되는 것은 아니다.For example, the second electrode pad 1145 may have a structure that is convexly bent in a direction from the second conductivity type semiconductor layer 1116 toward the first conductivity type semiconductor layer 1112, but is not limited thereto.

다른 실시 예에서는 제1 절연층이 제2 전극 패드(1145)의 측면을 전부 감싸고, 제1 절연층의 하면, 제2 전극 패드(1145)의 하면, 및 제2 확장부(1132b)의 하면은 동일 평면 상에 위치할 수도 있다.In another embodiment, the first insulating layer completely covers the side surface of the second electrode pad 1145, and the lower surface of the first insulating layer, the lower surface of the second electrode pad 1145, and the lower surface of the second expansion part 1132b are They may be located on the same plane.

절연층(1150)은 발광 구조물(1110)의 측면에 배치되는 제2 절연층(1154)을 더 포함할 수 있다. 예컨대, 제2 절연층(1154)은 제1 도전형 반도체층(1112)의 측면, 활성층(1114)의 측면, 및 제2 도전형 반도체층(1116)의 측면에 배치될 수 있다.The insulating layer 1150 may further include a second insulating layer 1154 disposed on a side surface of the light emitting structure 1110 . For example, the second insulating layer 1154 may be disposed on a side surface of the first conductivity type semiconductor layer 1112 , a side surface of the active layer 1114 , and a side surface of the second conductivity type semiconductor layer 1116 .

예컨대, 제2 절연층(1154)의 일단은 제1 도전형 반도체층(1112)의 상면의 가장 자리까지 확장되어 패시베이션층(1120)과 연결 또는 접촉될 수 있으며, 제2 절연층(1154)의 타단은 제1 절연층(1152)과 연결 또는 접촉될 수 있다.For example, one end of the second insulating layer 1154 may extend to the edge of the upper surface of the first conductive semiconductor layer 1112 to be connected to or contact the passivation layer 1120, and the The other end may be connected to or in contact with the first insulating layer 1152 .

절연층(1150)은 절연 물질, 예컨대, SiO2, SiOx, Si3N4, TiO2, SiNx, SiOxNy, 또는 Al2O3 중 적어도 하나를 포함할 수 있다.The insulating layer 1150 is an insulating material such as SiO 2 , SiOx, Si 3 N 4 , TiO 2 , SiNx, SiO x N y , or Al 2 O 3 may include at least one of them.

절연층(1150)은 굴절률이 서로 다른 적어도 두 개의 층을 적어도 1회 이상 교대로 적층한 복층 구조를 가지는 분산 브래그 반사층(Distributed Bragg Reflective layer)일 수 있다.The insulating layer 1150 may be a distributed Bragg reflective layer having a multilayer structure in which at least two layers having different refractive indices are alternately stacked at least once.

절연층(1150)은 제1 굴절률을 갖는 제1층, 및 제1 굴절률보다 작은 제2 굴절률을 갖는 제2층이 교대로 1회 이상 적층된 구조일 수 있다.The insulating layer 1150 may have a structure in which a first layer having a first refractive index and a second layer having a second refractive index smaller than the first refractive index are alternately stacked one or more times.

예컨대, 절연층(1150)은 TiO2층/SiO2층이 1회 이상 적층된 구조일 수 있고, 제1층 및 제2층 각각의 두께는 λ/4일 수 있고, λ은 발광 구조물(1110)에서 발생하는 광의 파장을 의미할 수 있다.For example, the insulating layer 1150 may have a structure in which a TiO 2 layer/SiO 2 layer is stacked one or more times, and each of the first layer and the second layer may have a thickness of λ/4, and λ is the light emitting structure 1110 ) may mean the wavelength of light generated from

도 3에 도시된 바와 같이, 제1 전극(1130)의 제2 확장부(1132b)는 활성층(1114) 및 제2 도전형 반도체층(1116)의 측면 상에 위치하는 제2 절연층(1154)의 일부와 이격하여 위치할 수 있다.As shown in FIG. 3 , the second expansion portion 1132b of the first electrode 1130 includes a second insulating layer 1154 positioned on side surfaces of the active layer 1114 and the second conductive semiconductor layer 1116. It may be located apart from a part of

또한 제2 확장부(1132b)의 최하단은 제1 및 제2 절연층들(1152,1154)으로부터 이격하여 위치할 수 있다. 이는 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 본딩시, 제2 확장부(1132b)와 제2 전극 패드(1145) 간의 전기적인 단락을 방지하기 위함이다. Also, the lowermost end of the second expansion part 1132b may be spaced apart from the first and second insulating layers 1152 and 1154 . This is to prevent an electrical short between the second expansion part 1132b and the second electrode pad 1145 during bonding with a package body, a submount, or a substrate.

예컨대, 제2 확장부(1132b)는 수직선(1301)을 기준으로 경사지도록 확장될 수 있으며, 수직선(1301)은 제1 도전형 반도체층의 상면과 수직이고, 제1 확장부(1132a)와 제2 확장부(1132b)가 만나는 부분을 지나는 가상의 직선일 수 있다.For example, the second extension 1132b may be extended to be inclined with respect to the vertical line 1301, the vertical line 1301 is perpendicular to the top surface of the first conductivity type semiconductor layer, and the first extension 1132a and the second extension 1132a. It may be an imaginary straight line passing through the part where the two extension parts 1132b meet.

예컨대, 수직선(1301)과 제2 확장부(1132b)의 내측면 간의 내각(θ)은 0°이상이고, 30°보다 작을 수 있다. θ가 0°보다 작을 경우에는 제2 확장부(1132b)의 하단과 제2 전극 패드(1145) 간의 이격 거리가 짧아, 양자 간의 전기적인 단락이 발생할 수 있다. 또한 θ가 30°이상일 경우에는 제2 확장부(1132b)의 형성이 용이하지 않고, 단선될 수 있다.For example, an interior angle θ between the vertical line 1301 and the inner surface of the second extension 1132b may be greater than or equal to 0° and less than 30°. When θ is smaller than 0°, the separation distance between the lower end of the second extension part 1132b and the second electrode pad 1145 is short, and an electrical short may occur between them. Also, when θ is 30° or more, it is not easy to form the second expansion part 1132b and it may be disconnected.

θ가 0°인 경우는 제2 확장부(1132b)의 내측면이 수직선(301)과 평행한 경우이고, θ가 양수인 경우는 제2 확장부(1132b)의 내측면이 수직선(301)의 우측에 위치하는 경우이고, θ가 음수인 경우는 수직선(301)을 기준으로 제2 확장부(1132b)의 내측면이 수직선의 좌측(301)에 위치하는 경우일 수 있다.When θ is 0°, the inner surface of the second extension 1132b is parallel to the vertical line 301, and when θ is a positive number, the inner surface of the second extension 1132b is on the right side of the vertical line 301. , and when θ is a negative number, it may be the case that the inner surface of the second expansion part 1132b is located on the left side 301 of the vertical line 301 .

또는 예컨대, 제2 확장부(1132b)의 하단과 제2 전극 패드(1145) 간의 단락 방지 및 제2 확장부(1132b)의 단선 방지를 안정적으로 확보하기 위하여, 수직선(1301)과 제2 확장부(1132b) 사이의 내각(θ)은 0°~ 15°일 수도 있다. 또는 예컨대, θ는 5°초과이고 15°이하일 수도 있다.Alternatively, for example, in order to stably secure prevention of short circuit between the lower end of the second extension 1132b and the second electrode pad 1145 and prevention of disconnection of the second extension 1132b, the vertical line 1301 and the second extension The interior angle θ between 1132b may be 0° to 15°. Or, for example, θ may be greater than 5° and less than or equal to 15°.

예컨대, 제2 확장부(1132b)와 제2 절연층(1154) 간의 이격 거리(D1)는 제1 도전형 반도체층(1112)에서 제2 도전형 반도체층(1116) 방향으로 갈수록 증가할 수 있다.For example, the separation distance D1 between the second expansion part 1132b and the second insulating layer 1154 may increase from the first conductivity type semiconductor layer 1112 toward the second conductivity type semiconductor layer 1116. .

제2 확장부(1132b)의 최하단과 제2 전극 패드(1145) 사이의 이격 거리(D2)는 2nm ~ 5nm일 수 있다.A separation distance D2 between the lowermost end of the second expansion part 1132b and the second electrode pad 1145 may be 2 nm to 5 nm.

D2가 2nm 미만일 경우에는 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 본딩시, 제2 확장부(1132b)와 제2 전극 패드(1145) 간의 전기적인 단락 위험이 있을 수 있다.If D2 is less than 2 nm, there may be a risk of electrical short circuit between the second expansion part 1132b and the second electrode pad 1145 during bonding with a package body, submount, or substrate. .

D2가 5nm 초과할 경우에는 제1 전극(1130)의 상부 전극(1134)과 확장 전극(1132)의 연결이 끊어지거나 또는 확장 전극(1132)이 단선될 수 있다.When D2 exceeds 5 nm, the connection between the upper electrode 1134 of the first electrode 1130 and the extension electrode 1132 may be disconnected or the extension electrode 1132 may be disconnected.

도 6은 다른 실시 예에 따른 발광 소자(1000-1)의 단면도를 나타낸다. 도 3과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.6 is a cross-sectional view of a light emitting device 1000-1 according to another embodiment. The same reference numerals as those in FIG. 3 denote the same configurations, and descriptions of the same configurations are simplified or omitted.

도 3의 패시베이션층(1120a)은 제1 도전형 반도체층(1112)의 상면의 일부를 노출한다. 반면에, 도 6의 발광 소자(1000-1)의 패시베이션층(1120a)은 접촉 전극(1136)과 접촉을 위하여 노출되는 제1 도전형 반도체층(1112)의 상면의 일부분을 제외하고는, 제1 도전형 반도체층(1112)의 상면을 노출하지 않을 수 있다.The passivation layer 1120a of FIG. 3 exposes a portion of the top surface of the first conductivity type semiconductor layer 1112 . On the other hand, the passivation layer 1120a of the light emitting device 1000-1 of FIG. 6 except for a portion of the upper surface of the first conductivity type semiconductor layer 1112 exposed for contact with the contact electrode 1136, The upper surface of the 1 conductivity type semiconductor layer 1112 may not be exposed.

예컨대, 패시베이션층(1120a)은 접촉 전극(1136)과 접촉하는 제1 도전형 반도체층(1112)의 상면의 일 부분을 제외하고는 제1 도전형 반도체층(1112)의 상면을 전부 덮을 수 있고, 제2 절연층(1154)과 연결 또는 접촉될 수 있다.For example, the passivation layer 1120a may cover the entire top surface of the first conductivity type semiconductor layer 1112 except for a portion of the top surface of the first conductivity type semiconductor layer 1112 that contacts the contact electrode 1136. , may be connected to or in contact with the second insulating layer 1154.

도 7a는 다른 실시 예에 따른 발광 소자(1000-2)의 상측 평면도를 나타내고, 도 7b는 도 7a에 도시된 발광 소자(1000-2)의 하측 평면도를 나타낸다. 도 7a 및 도 7b는 도 6의 패시베이션층(1120a)을 포함하는 실시 예일 수 있으나, 이에 한정되는 것은 아니며, 도 3에 도시된 발광 소자(1000)에도 동일하게 적용될 수 있다.FIG. 7A shows a top plan view of a light emitting device 1000-2 according to another embodiment, and FIG. 7B shows a bottom plan view of the light emitting device 1000-2 shown in FIG. 7A. 7A and 7B may be examples including the passivation layer 1120a of FIG. 6 , but are not limited thereto, and may be equally applied to the light emitting device 1000 shown in FIG. 3 .

도 7a 및 도 7b를 참조하면, 제1 전극(1130a)은 발광 구조물(1110)의 상면의 측변들(1110-1 내지 1110-4) 중 어느 한 측변(예컨대, 1110-3)에 인접하여 위치할 수 있다.Referring to FIGS. 7A and 7B , the first electrode 1130a is positioned adjacent to one side (eg, 1110-3) of the side sides 1110-1 to 1110-4 of the upper surface of the light emitting structure 1110. can do.

도 8a는 또 다른 실시 예에 따른 발광 소자(1000-3)의 상측 평면도를 나타내고, 도 8b는 도 8a에 도시된 발광 소자(1000-3)의 하측 평면도를 나타내며, 도 9는 도 8a 및 도 8b에 도시된 발광 소자(1000-3)의 Ⅰ-Ⅱ 방향의 단면도를 나타낸다.Figure 8a shows a top plan view of a light emitting device 1000-3 according to another embodiment, Figure 8b shows a bottom plan view of the light emitting device 1000-3 shown in Figure 8a, Figure 9 is shown in Figures 8a and 8a 8B shows a cross-sectional view of the light emitting device 1000-3 in the I-II direction.

도 8a, 도 8b, 및 도 9는 도 6의 패시베이션층(1120a)을 포함하는 실시 예일 수 있으나, 이에 한정되는 것은 아니며, 도 3에 도시된 발광 소자(100)에도 동일하게 적용될 수 있다.8a, 8b, and 9 may be examples including the passivation layer 1120a of FIG. 6 , but are not limited thereto, and may be equally applied to the light emitting device 100 shown in FIG. 3 .

도 8a, 도 8b, 및 도 9를 참조하면, 발광 소자(1000-3)는 2개의 제1 전극들(1130b1, 1130b2)를 가질 수 있다.Referring to FIGS. 8A, 8B, and 9 , the light emitting device 1000-3 may have two first electrodes 1130b1 and 1130b2.

예컨대, 제1-1 전극(1130b1)은 발광 구조물(1110)의 상면의 측변들(1110-1 내지 1110-4) 중 제1 측변(예컨대, 1110-1)에 인접하여 위치할 수 있고, 제1-2 전극(1130b2)은 발광 구조물(1110)의 상면의 측변들(1110-1 내지 1110-4) 중 제1 측변(예컨대, 1110-1)과 마주보는 제2 측변(예컨대, 1110-2)에 인접하여 위치할 수 있다.For example, the 1-1 electrode 1130b1 may be positioned adjacent to a first side (eg, 1110-1) among the side sides 1110-1 to 1110-4 of the upper surface of the light emitting structure 1110, and The 1-2 electrode (1130b2) is a second side (eg, 1110-2) facing the first side (eg, 1110-1) of the side sides (eg, 1110-1 to 1110-4) of the upper surface of the light emitting structure 1110. ) may be located adjacent to.

제1-1 및 제1-2 전극들(1130b1,1130b2) 각각의 구조는 상술한 도 3 또는 도 9의 제1 전극(1130)에 대한 설명이 동일하게 적용될 수 있다.The structure of each of the 1-1st and 1-2nd electrodes 1130b1 and 1130b2 may be identically applied to the description of the first electrode 1130 of FIG. 3 or FIG. 9 .

도 7a 및 도 7b의 실시 예와 비교할 때, 발광 소자(1000-3)는 2개의 제1 전극들을 구비함으로써, 전류 분산 효율을 향상시킬 수 있다.Compared to the embodiments of FIGS. 7A and 7B , the light emitting device 1000 - 3 includes two first electrodes, thereby improving current dissipation efficiency.

도 8a, 도 8b, 및 도 9에서는 2개의 제1 전극들을 예시하나, 이에 한정되는 것은 아니며, 다른 실시 예에서 제1 전극들의 수는 3개 이상일 수 있다. 또한 다른 실시 예에서는 제1 전극들은 발광 구조물(1110)의 상면의 측변들(1110-1 내지 1110-4) 중 서로 마주보지 않은 측면들에 배치될 수도 있다.8A, 8B, and 9 illustrate two first electrodes, but are not limited thereto, and in another embodiment, the number of first electrodes may be three or more. Also, in another embodiment, the first electrodes may be disposed on side surfaces that do not face each other among the side sides 1110-1 to 1110-4 of the upper surface of the light emitting structure 1110.

도 10a는 다른 실시 예에 따른 발광 소자(1000-4)의 상측 평면도를 나타내고, 도 10b는 도 10a에 도시된 발광 소자(1000-4)의 하측 평면도를 나타낸다. 도 10a 및 도 10b는 도 6의 패시베이션층(1120a)을 포함하는 실시 예일 수 있으나, 이에 한정되는 것은 아니며, 도 3에 도시된 발광 소자(1000)에도 동일하게 적용될 수 있다.10A is a top plan view of a light emitting device 1000-4 according to another embodiment, and FIG. 10B is a bottom plan view of the light emitting device 1000-4 shown in FIG. 10A. 10A and 10B may be examples including the passivation layer 1120a of FIG. 6 , but are not limited thereto, and may be equally applied to the light emitting device 1000 shown in FIG. 3 .

도 10a 및 도 10b를 참조하면, 발광 소자(1000-4)는 발광 구조물(1110)의 상면의 가장 자리 영역 상에 위치하는 제1 전극(1130c)을 가질 수 있다.Referring to FIGS. 10A and 10B , the light emitting device 1000 - 4 may have a first electrode 1130c positioned on an edge region of an upper surface of the light emitting structure 1110 .

예컨대, 제1 전극(1130c)은 발광 구조물(1110)의 상면의 측변들(1110-1 내지 1110-4)에 인접하는 가장 자리에 위치할 수 있다. 발광 소자들(1000-1 내지 1000-3)과 비교할 때, 도 10a 및 도 10b에 도시된 실시 예는 제1 전극(1130c)이 발광 구조물의 상면의 측변들에 인접하는 가장 자리에 위치하기 때문에, 전류 분산에 따른 광효율을 더욱 향상시킬 수 있다.For example, the first electrode 1130c may be positioned at an edge adjacent to the side surfaces 1110 - 1 to 1110 - 4 of the upper surface of the light emitting structure 1110 . Compared to the light emitting devices 1000-1 to 1000-3, in the embodiment shown in FIGS. 10A and 10B, the first electrode 1130c is located at the edge adjacent to the side surfaces of the upper surface of the light emitting structure. , the light efficiency according to the current distribution can be further improved.

다른 실시 예에서 제1 전극과 본딩되는 패키지 바디(package body), 서브 마운트(submount), 또는 기판의 도전층의 배치 및 구조에 따라서 제1 전극은 다양한 위치에 배치될 수 있다.In another embodiment, the first electrode may be disposed in various positions according to the arrangement and structure of a conductive layer of a package body, a submount, or a substrate bonded to the first electrode.

도 3, 도 6, 도 9, 도 7a 및 도 7b, 도 10a 및 도 10b에 도시된 발광 소자(1000, 1000-1 내지 1000-4)는 칩 사이즈(예컨대, 칩의 최대 직경)가 100 마이크로 미터 미만일 수 있다. 이와 같이 직경이 100 마이크로 미만인 발광 소자는 와이어 본딩을 위한 본딩 패드의 형성이 용이하지 않다.The light emitting devices 1000, 1000-1 to 1000-4 shown in FIGS. 3, 6, 9, 7a and 7b, and 10a and 10b have a chip size (eg, maximum diameter of the chip) of 100 microns. may be less than a meter. As such, it is not easy to form bonding pads for wire bonding of light emitting devices having a diameter of less than 100 microns.

패키지 바디(package body), 서브 마운트(submount), 또는 기판의 도전층과 다이 본딩 또는 플립 칩 본딩되는 제1 전극(1130)의 제2 확장부(1132b)의 일단을 발광 구조물과 이격하여 위치시킴으로써, 실시 예는 작은 사이즈의 면적을 갖는 발광 구조물(1110)의 동일 측에 플립 칩 본딩 또는 다이 본딩을 위한 전극 패드를 용이하게 구현할 수 있다.By positioning one end of the second expansion part 1132b of the first electrode 1130 that is die-bonded or flip-chip-bonded with the package body, submount, or conductive layer of the substrate to be spaced apart from the light emitting structure. , The embodiment can easily implement an electrode pad for flip chip bonding or die bonding on the same side of the light emitting structure 1110 having a small area.

도 11a 내지 도 11i는 도 6에 도시된 발광 소자(1000-1)를 제조하는 방법을 나타내는 공정도이다.11A to 11I are process charts illustrating a method of manufacturing the light emitting device 1000-1 shown in FIG. 6 .

도 11a를 참조하면, 성장 기판(1410) 상에 발광 구조물(1110)을 형성한다.Referring to FIG. 11A , a light emitting structure 1110 is formed on a growth substrate 1410 .

예컨대, 성장 기판(1410) 상에 제1 도전형 반도체층(1112), 활성층(1114), 및 제2 도전형 반도체층(1116)를 순차적으로 형성할 수 있다. 발광 구조물(1110)의 측면은 개별 칩을 구분하기 위하여 발광 구조물에 대한 아이솔레이션(isolation) 식각 공정에 의하여 성장 기판(1410)에 대하여 기울어진 경사면이 될 수 있다.For example, a first conductivity type semiconductor layer 1112 , an active layer 1114 , and a second conductivity type semiconductor layer 1116 may be sequentially formed on the growth substrate 1410 . The side of the light emitting structure 1110 may be an inclined surface inclined with respect to the growth substrate 1410 by an isolation etching process for the light emitting structure to distinguish individual chips.

도 11a에는 도시되지 않았지만, 발광 구조물(1110)과 성장 기판(1410) 간의 격자 상수의 차이에 의한 스트레스를 완화하기 위하여 성장 기판(1410)과 발광 구조물(1110) 사이에 버퍼층(buffer layer) 또는 언도프드 반도체층(undoped-semiconductor layer), 예컨대, 언도프드 GaN층을 더 형성할 수도 있다.Although not shown in FIG. 11A , a buffer layer or a buffer layer is formed between the growth substrate 1410 and the light emitting structure 1110 in order to relieve stress due to a difference in lattice constant between the light emitting structure 1110 and the growth substrate 1410 . An undoped-semiconductor layer, for example, an undoped GaN layer may be further formed.

여기서 언도프드 GaN은 Unintentionally doped(의도하지 않은 언도프드) GaN(이하, "UID GaN"이라 칭한다), 특히 n-형의 UID GaN으로 성장될 있다. 예컨대, GaN의 성장 공정에서 n-형 도펀트를 공급하지 않는 영역에서도 N(나트륨)이 결핍된 N-vacancy가 발생할 수 있고, N-vacancy가 많아지면 잉여 전자의 농도가 커져서, UID GaN의 제조 공정에서 의도하지 않았더라고 UID GaN은 n-형 도펀트로 도핑된 것과 유사한 전기적인 특성을 나타낼 수도 있다.Herein, the undoped GaN may be grown into Unintentionally doped GaN (hereinafter referred to as "UID GaN"), particularly n-type UID GaN. For example, in a GaN growth process, N-vacancy in which N (sodium) is deficient may occur even in a region where n-type dopant is not supplied, and when N-vacancy increases, the concentration of surplus electrons increases, and the UID GaN manufacturing process Although not intended in, UID GaN may exhibit electrical properties similar to those doped with an n-type dopant.

성장 기판(1410)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 예컨대, 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 질화물 반도체 기판 중 어느 하나, 또는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.The growth substrate 1410 is a substrate suitable for growing a nitride semiconductor single crystal, for example, any one of a sapphire substrate, a silicon (Si) substrate, a zinc oxide (ZnO) substrate, and a nitride semiconductor substrate, or GaN, InGaN, AlGaN, and AlInGaN. At least one of them may be a laminated template substrate.

다음으로 도 11b를 참조하면, 발광 구조물(1110)의 제2 도전형 반도체층(1116) 상에 제2 전극(1140)을 형성한다. 예컨대, 제2 도전형 반도체층(1116) 상에 제2 전극(1140) 형성을 위한 전도성 물질을 형성한 후에 포토리쏘그라피 공정 및 식각 공정을 통하여 전도성 물질을 패턴화함으로써, 제2 전극(1140)을 형성할 수 있다.Next, referring to FIG. 11B , a second electrode 1140 is formed on the second conductive semiconductor layer 1116 of the light emitting structure 1110 . For example, by forming a conductive material for forming the second electrode 1140 on the second conductive semiconductor layer 1116 and then patterning the conductive material through a photolithography process and an etching process, the second electrode 1140 can form

다음으로 도 11c를 참조하면, 발광 구조물(1110)의 측면 및 제2 도전형 반도체층(1116) 상에 절연 물질을 증착하여 절연층(1150)을 형성한다. 예컨대, 제2 도전형 반도체층(1116) 상에 제1 절연층(1152)을 형성함과 동시에 발광 구조물(1110)의 측면에 제2 절연층(1154)을 형성할 수 있으며, 제1 절연층(1152)은 제2 전극(1140)의 상면의 일 영역을 노출할 수 있다.Next, referring to FIG. 11C , an insulating material is deposited on the side surface of the light emitting structure 1110 and the second conductive semiconductor layer 1116 to form an insulating layer 1150 . For example, the first insulating layer 1152 may be formed on the second conductive semiconductor layer 1116 and the second insulating layer 1154 may be formed on the side surface of the light emitting structure 1110 at the same time. An area 1152 of the upper surface of the second electrode 1140 may be exposed.

다음으로 도 11d를 참조하면, 제1 절연층(1152) 및 노출되는 제2 전극(1140)의 상면의 일 영역 상에 제2 전극 패드(1145)를 형성한다.Next, referring to FIG. 11D , a second electrode pad 1145 is formed on a region of the upper surface of the first insulating layer 1152 and the exposed second electrode 1140 .

예컨대, 제1 절연층(1152) 및 제2 전극(1140)이 형성된 제2 도전형 반도체층(1116) 상에 전도성 물질을 증착한 후에 증착된 전도성 물질을 패터닝함으로써, 절연층(1152) 상에 제2 전극(1140)과 접촉되는 제2 전극 패드(1145)를 형성할 수 있다.For example, by depositing a conductive material on the second conductive semiconductor layer 1116 on which the first insulating layer 1152 and the second electrode 1140 are formed, and then patterning the deposited conductive material, on the insulating layer 1152 A second electrode pad 1145 contacting the second electrode 1140 may be formed.

다음으로 도 11e를 참조하면, 임시 기판(Temporary Substrate, 1420), 및 임시 기판(1420) 상에 형성되는 희생층(1430)을 포함하는 지지 기판(1401)을 준비한다.Next, referring to FIG. 11E , a support substrate 1401 including a temporary substrate 1420 and a sacrificial layer 1430 formed on the temporary substrate 1420 is prepared.

실리콘 등과 같은 접착 부재(미도시)에 의하여 제2 전극 패드(1145)를 희생층(1430)에 본딩시킨다. 그리고 제2 전극 패드(1145)가 희생층(1430)에 본딩된 상태에서, 레이저 리프트 오프(Laser Lift Off, LLO) 공정에 의하여 성장 기판(1410)을 제거한다. 도 11e 이후에서는 도 11d에 도시된 발광 구조물(1110)을 180° 회전하여 도시한다.The second electrode pad 1145 is bonded to the sacrificial layer 1430 by an adhesive member (not shown) such as silicon. In a state where the second electrode pad 1145 is bonded to the sacrificial layer 1430 , the growth substrate 1410 is removed by a laser lift off (LLO) process. After FIG. 11e, the light emitting structure 1110 shown in FIG. 11d is rotated by 180°.

다음으로 도 11f를 참조하면, 발광 구조물(1110)과 성장 기판(1410) 사이에 형성되었던 버퍼층 또는 언도프드 반도체층을 식각 등을 통하여 제거한다. 그리고 성장 기판(1410)의 제거에 의하여 노출되는 제1 도전형 반도체층(1112)의 표면에 식각 등을 통하여 광 추출 구조(1112a)를 형성한다.Next, referring to FIG. 11F , the buffer layer or the undoped semiconductor layer formed between the light emitting structure 1110 and the growth substrate 1410 is removed through etching or the like. Then, the light extraction structure 1112a is formed on the surface of the first conductivity-type semiconductor layer 1112 exposed by the removal of the growth substrate 1410 through etching or the like.

다음으로 도 11g를 참조하면, 성장 기판(1410)의 제거에 의하여 노출되는 제1 도전형 반도체층(1112)의 표면에 투광성 절연 물질을 증착하여 패시베이션층(1120a)을 형성한다. Next, referring to FIG. 11G , a passivation layer 1120a is formed by depositing a light-transmitting insulating material on the surface of the first conductivity-type semiconductor layer 1112 exposed by the removal of the growth substrate 1410 .

그리고 패시베이션층(1120a)의 일부를 식각하여, 제1 도전형 반도체층(1112)의 표면의 일부를 노출하는 관통홀(1302)을 형성한다.A portion of the passivation layer 1120a is etched to form a through hole 1302 exposing a portion of the surface of the first conductivity type semiconductor layer 1112 .

도 11g의 공정에서 제1 도전형 반도체층(1112)의 표면을 노출하도록 패시베이션층(1120a)을 패턴닝함에 의하여, 도 3에 도시된 실시 예가 구현될 수 있다.The embodiment shown in FIG. 3 may be implemented by patterning the passivation layer 1120a to expose the surface of the first conductivity-type semiconductor layer 1112 in the process of FIG. 11G.

다음으로 도 11h를 참조하면, 관통홀(1301)을 채우도록 도전성 물질을 패시베이션층(1120a)에 증착한다. 이때 패시베이션층(1120a) 상에 형성되는 도전성 물질을 발광 구조물(1110)의 일 측의 희생층(1430)의 상면까지 확장되도록 증착시킨다.Next, referring to FIG. 11H , a conductive material is deposited on the passivation layer 1120a to fill the through hole 1301 . At this time, the conductive material formed on the passivation layer 1120a is deposited to extend to the upper surface of the sacrificial layer 1430 on one side of the light emitting structure 1110 .

그리고 패시베이션층(1120a) 상에 형성되는 도전성 물질을 패터닝함으로써, 제1 전극(1130)을 형성한다. 이때 관통홀(1301)에 채워진 도전성 물질은 제1 도전형 반도체층(1112)의 표면과 접촉할 수 있다.Then, the first electrode 1130 is formed by patterning the conductive material formed on the passivation layer 1120a. At this time, the conductive material filling the through hole 1301 may contact the surface of the first conductivity type semiconductor layer 1112 .

다음으로 도 11i를 참조하면, 화학적 식각을 이용하여 희생층(1430)을 제거함으로써, 임시 기판(1420)을 제거하여, 실시 예에 따른 발광 소자(1000-1)를 얻을 수 있다.Next, referring to FIG. 11I , the temporary substrate 1420 may be removed by removing the sacrificial layer 1430 using chemical etching, thereby obtaining the light emitting device 1000-1 according to the embodiment.

도 12는 실시 예에 따른 조명 장치(1200)의 단면도를 나타낸다.12 is a cross-sectional view of a lighting device 1200 according to an embodiment.

도 12를 참조하면, 조명 장치(1200)는 기판(1510), 몸체(1520), 적어도 하나의 발광 소자(예컨대, 1530-1 내지 1530-5), 및 투광성 부재(1540)를 포함한다.Referring to FIG. 12 , the lighting device 1200 includes a substrate 1510, a body 1520, at least one light emitting element (eg, 1530-1 to 1530-5), and a light transmitting member 1540.

기판(1510)은 제1 및 제2 배선층들(1512, 1514) 및 절연층(1515)을 포함하는 인쇄회로기판일 수 있다. 예컨대, 기판(1510)은 연성회로기판일 수 있다.The substrate 1510 may be a printed circuit board including first and second wiring layers 1512 and 1514 and an insulating layer 1515 . For example, the substrate 1510 may be a flexible circuit board.

제1 및 제2 배선층들(1512, 1514)은 기판(1510) 상에 서로 이격하여 배치될 수 있으며, 절연층(1515)은 제1 및 제2 배선층들(1512, 1514) 사이의 기판(1510)의 상면 상에 배치되어 제1 및 제2 배선층들(1512, 1514) 간을 전기적으로 절연시킬 수 있다. 또는 다른 실시 예에서는 절연층(1515)은 생략될 수도 있다.The first and second wiring layers 1512 and 1514 may be disposed spaced apart from each other on the substrate 1510, and the insulating layer 1515 may be disposed on the substrate 1510 between the first and second wiring layers 1512 and 1514. ) to electrically insulate between the first and second wiring layers 1512 and 1514. Alternatively, in another embodiment, the insulating layer 1515 may be omitted.

적어도 하나의 발광 소자(예컨대, 1530-1 내지 1530-5)는 기판(1510) 상에 배치되며, 제1 및 제2 배선층들(1512, 1514)과 전기적으로 연결된다. 적어도 하나의 발광 소자(예컨대, 1530-1 내지 1530-5)는 상술한 실시 예에 따른 발광 소자들(1000, 1000-1 내지 1000-4) 중 어느 하나일 수 있다.At least one light emitting device (eg, 1530-1 to 1530-5) is disposed on the substrate 1510 and electrically connected to the first and second wiring layers 1512 and 1514. At least one light emitting device (eg, 1530-1 to 1530-5) may be any one of the light emitting devices 1000 and 1000-1 to 1000-4 according to the above-described embodiment.

몸체(1520)는 기판(1510) 상에 배치되며, 적어도 하나의 발광 소자(예컨대, 1530-1 내지 1530-5)로부터 조사되는 빛을 반사시킨다.The body 1520 is disposed on the substrate 1510 and reflects light emitted from at least one light emitting device (eg, 1530-1 to 1530-5).

예컨대, 몸체(1520)는 캐비티를 가지며, 적어도 하나의 발광 소자(예컨대, 1530-1 내지 1530-5)는 캐비티 내에 배치될 수 있다. For example, the body 1520 may have a cavity, and at least one light emitting device (eg, 1530-1 to 1530-5) may be disposed in the cavity.

예컨대, 몸체(1520)는 발광 소자들의 개수에 대응하는 수의 캐비티들을 포함할 수 있으며, 캐비티들 각각에는 발광 소자들 중 대응하는 어느 하나가 배치될 수 있다.For example, the body 1520 may include the number of cavities corresponding to the number of light emitting elements, and a corresponding one of the light emitting elements may be disposed in each of the cavities.

또한 몸체(1520)는 적어도 하나의 발광 소자(예컨대, 1530-1 내지 1530-5)의 주위를 감싸는 격벽(1520a)을 가질 수 있다. 격벽(1520a)의 측면은 기판(1510)의 상부면에 대하여 기울어진 경사면일 수 있으며, 적어도 하나의 발광 소자(예컨대, 1530-1 내지 1530-5)로부터 조사되는 빛을 반사시킬 수 있다.Also, the body 1520 may have a barrier rib 1520a surrounding at least one light emitting element (eg, 1530-1 to 1530-5). A side surface of the barrier rib 1520a may be an inclined surface inclined with respect to the upper surface of the substrate 1510 and may reflect light emitted from at least one light emitting device (eg, 1530-1 to 1530-5).

도 12에서 발광 소자의 수는 5개이나, 이에 한정되는 것은 아니다. 조명 장치(1200)가 복수 개의 발광 소자들을 구비할 경우, 조명 장치는 발광 모듈로 구현될 수 있다.In FIG. 12, the number of light emitting elements is 5, but is not limited thereto. When the lighting device 1200 includes a plurality of light emitting elements, the lighting device may be implemented as a light emitting module.

또한 예컨대, 다른 실시 예에서 발광 소자의 수는 1개일 수 있으며, 몸체(1520)는 발광 소자가 배치되는 1개의 캐비티를 가질 수 있으며, 실시 예에 따른 조명 장치(1200)는 발광 소자 패키지 형태로 구현될 수 있다.Also, for example, in another embodiment, the number of light emitting devices may be one, the body 1520 may have one cavity in which the light emitting device is disposed, and the lighting device 1200 according to the embodiment may be in the form of a light emitting device package. can be implemented

또한 예컨대, 조명 장치(1200)가 복수 개의 발광 소자들을 구비하고, 복수 개의 발광 소자들이 청색광, 적색광, 또는 녹색광을 발생하는 경우에는, 발광 모듈 또는 이미지를 표현하는 디스플레이 장치의 광원으로 구현될 수도 있다.Also, for example, when the lighting device 1200 includes a plurality of light emitting elements and the plurality of light emitting elements generate blue light, red light, or green light, it may be implemented as a light emitting module or a light source of a display device expressing an image. .

실시 예에 따른 발광 소자들은 두께를 줄일 수 있기 때문에, 이를 포함하는 발광 모듈 또는 디스플레이 장치는 크기 예컨대, 두께를 줄일 수 있다.Since the thickness of the light emitting elements according to the embodiment can be reduced, the size of the light emitting module or display device including the light emitting devices can be reduced, for example, in thickness.

일반적인 수평형 발광 소자는 성장 기판(예컨대, 사파이어 기판)을 포함하지만, 실시 예의 발광 소자들(예컨대, 1530-1 내지 1530-5)은 성장 기판을 포함하지 않아 두께를 줄일 수 있다.A general horizontal type light emitting device includes a growth substrate (eg, a sapphire substrate), but the light emitting devices (eg, 1530-1 to 1530-5) of the embodiment do not include a growth substrate, so the thickness can be reduced.

일반적인 수직형 발광 소자는 제1 전극 패드와 제2 전극 패드가 발광 구조물의 서로 반대 측에 배치되는 반면에, 실시 예의 발광 소자들(예컨대, 1530-1 내지 1530-5)은 제2 전극 패드(1145) 및 제1 전극(1130)의 제2 확장부(1132b)가 발광 구조물(1110)의 동일 측에 위치하기 때문에 두께를 줄일 수 있다.While a typical vertical light emitting device has a first electrode pad and a second electrode pad disposed on opposite sides of the light emitting structure, the light emitting devices of the embodiment (eg, 1530-1 to 1530-5) have a second electrode pad ( 1145) and the second expansion part 1132b of the first electrode 1130 are located on the same side of the light emitting structure 1110, so the thickness can be reduced.

투광성 부재(1540)는 발광 소자(1530-2 내지 1530-5)를 감싸도록 몸체(1520)의 캐비티 내에 배치된다. 투광성 부재(1540)는 외부의 충격에 의한 발광 소자의 파손을 방지할 수 있고, 습기로 인한 발광 소자(1530-2 내지 1530-5)의 변색을 방지할 수 있다. 다른 실시 예에서는 투광성 부재(1540)가 생략될 수도 있다.The light transmitting member 1540 is disposed in the cavity of the body 1520 to surround the light emitting devices 1530-2 to 1530-5. The light-transmitting member 1540 can prevent damage to the light emitting device due to external impact and can prevent discoloration of the light emitting devices 1530-2 to 1530-5 due to moisture. In other embodiments, the light transmitting member 1540 may be omitted.

도 13은 실시 예에 따른 디스플레이 장치(3000)의 평면도를 나타내고, 도 14는 도 13에 도시된 디스플레이 장치의 AA' 방향의 일 실시 예에 따른 단면도를 나타낸다.FIG. 13 is a plan view of a display device 3000 according to an exemplary embodiment, and FIG. 14 is a cross-sectional view of the display device shown in FIG. 13 in an AA′ direction according to an exemplary embodiment.

도 13의 디스플레이 장치(3000)에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터, 디지털 방송용 단말기, PDA(Personal Digital Assistants), PMP(Portable Miltimedia Player), 네비게이션, 슬레이트 피시(Slate PC), 테블릿(Tablet) PC, 디지털 TV, 및 데스크탑 컴퓨터 등이 포함될 수 있으며, 평판 디스플레이 또는 플렉서블 디스플레이(flexible display)로 구현될 수도 있다. 또한 디스플레이 장치(3000)는 디스플레이 패널로 구현될 수 있다.The display device 3000 of FIG. 13 includes a mobile phone, a smart phone, a notebook computer, a digital broadcast terminal, a PDA (Personal Digital Assistants), a PMP (Portable Miltimedia Player), a navigation device, a slate PC, and a tablet. (Tablet) PCs, digital TVs, and desktop computers may be included, and may be implemented as a flat panel display or a flexible display. Also, the display device 3000 may be implemented as a display panel.

디스플레이 장치(3000)에 의해 표현되는 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 제어됨으로써 구현될 수 있다. 이때 단위 화소는 R(Red), G(Green), B(Blue)의 조합에 의하여 형성되는 하나의 색을 구현하기 위한 최소 단위일 수 있다. 상술한 실시 예에 따른 발광 소자는 디스플레이 장치(3000)의 단위 화소의 역할을 할 수 있다.Visual information expressed by the display device 3000 may be implemented by controlling light emission of sub-pixels arranged in a matrix form. In this case, the unit pixel may be a minimum unit for realizing one color formed by a combination of R (Red), G (Green), and B (Blue). The light emitting device according to the above-described embodiment may serve as a unit pixel of the display device 3000 .

도 13 및 도 14를 참조하면, 디스플레이 장치(3000)는 기판(3100), 제1 배선 전극(3112), 제2 배선 전극(3114), 격벽(3520a)을 갖는 몸체(3520), 및 복수의 발광 소자들(예컨대, 3530-1 내지 3530-5)을 포함하는 매트릭스 형태의 단위 화소 어레이(P11 내지 Pnm, n,m>1인 자연수), 및 투광성 부재(3540)를 포함할 수 있다.13 and 14, a display device 3000 includes a substrate 3100, a first wire electrode 3112, a second wire electrode 3114, a body 3520 including a barrier rib 3520a, and a plurality of It may include a matrix-type unit pixel array (P11 to Pnm, where n,m is a natural number >1) including light emitting elements (eg, 3530-1 to 3530-5), and a light transmitting member 3540.

기판(3100)은 플렉서블 기판일 수 있다. 예컨대, 기판(3100)은 유리나 폴리이미드(Polyimide)를 포함할 수 있으며, 절연성을 위하여 절연 재질, 예컨대, PEN(Polyethylene Naphthalate), 또는 PET(Polyethylene Terephthalate) 등을 포함할 수 있다. 기판(3100)은 투광성일 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 불투광성일 수도 있다.The substrate 3100 may be a flexible substrate. For example, the substrate 3100 may include glass or polyimide, and may include an insulating material such as polyethylene naphthalate (PEN) or polyethylene terephthalate (PET) for insulation. The substrate 3100 may be transmissive, but is not limited thereto, and may be opaque in other embodiments.

복수의 발광 소자들(예컨대, 3530-1 내지 3530-5)은 기판(3100) 상에 m×n 매트릭스 형태로 배치될 수 있다. 도 14에는 5개의 발광 소자만을 도시하나, 디스플레이 장치(3000)의 발광 소자들의 수는 m×n 매트릭스에 포함된 개수일 수 있다.A plurality of light emitting devices (eg, 3530-1 to 3530-5) may be disposed on the substrate 3100 in an m×n matrix form. Although FIG. 14 shows only five light emitting elements, the number of light emitting elements of the display device 3000 may be the number included in the m×n matrix.

격벽(3520a)은 복수의 발광 소자들(예컨대, 3530-1 내지 3530-5) 사이에 배치되며, 디스플레이 장치(3000)의 목적에 따라 콘트라스트(contrast)를 높이기 위하여 블랙(Black) 절연체를 포함하거나 또는 반사성을 높이기 위하여 화이트(white) 절연체를 포함할 수 있다. The barrier rib 3520a is disposed between the plurality of light emitting elements (eg, 3530-1 to 3530-5), and includes a black insulator to increase contrast according to the purpose of the display device 3000 or Alternatively, a white insulator may be included to increase reflectivity.

도 12의 격벽(1520a), 몸체(1520), 투광성 부재(1540)에 대한 설명이 격벽(3520a), 몸체(3520), 투광성 부재(3540)에 적용될 수 있다.Description of the barrier rib 1520a, the body 1520, and the light-transmitting member 1540 of FIG. 12 may be applied to the barrier rib 3520a, the body 3520, and the light-transmitting member 3540.

발광 소자들(예컨대, 3530-1 내지 3530-5) 각각은 도 3, 도 6, 도 7a, 도 8a, 및 도 10a에 도시된 실시 예들 중 어느 하나일 수 있다.Each of the light emitting elements (eg, 3530-1 to 3530-5) may be one of the embodiments shown in FIGS. 3, 6, 7a, 8a, and 10a.

제1 배선 전극(3112)은 기판(3100)의 하면에 배치되고, 기판(3100)을 관통하여 발광 소자들(예컨대, 3530-1 내지 3530-5) 각각의 제1 전극(1130)의 일단, 예컨대, 확장 전극(1132)의 일단과 연결 또는 본딩된다.The first wiring electrode 3112 is disposed on the lower surface of the substrate 3100, penetrates the substrate 3100, and one end of the first electrode 1130 of each of the light emitting elements (eg, 3530-1 to 3530-5), For example, it is connected or bonded to one end of the expansion electrode 1132 .

제2 배선 전극(3114)은 기판(3100)의 하면에 제1 배선 전극(3114)과 이격하여 배치되고, 기판(3100)을 관통하여 발광 소자들(예컨대, 3530-1 내지 3530-5) 각각의 제2 전극 패드(1145)에 연결 또는 본딩된다.The second wire electrode 3114 is disposed on the lower surface of the substrate 3100 to be spaced apart from the first wire electrode 3114, and passes through the substrate 3100 to each of the light emitting devices (eg, 3530-1 to 3530-5). is connected or bonded to the second electrode pad 1145 of

제1 및 제2 배선 전극들(3112,3114) 각각은 기판(3100)의 하면으로부터 노출될 수 있으나, 이에 한정되는 것은 아니다. 또한 도 14에서는 제1 및 제2 배선 전극들(3112,3114)이 기판(3100)을 관통하지만, 이에 한정되는 것은 아니며, 다른 실시 예에서는 제1 및 제2 배선 전극들(3112,3114)은 기판(3100)을 관통하지 않고, 기판(3100) 상에 위치할 수도 있다.Each of the first and second wire electrodes 3112 and 3114 may be exposed from the lower surface of the substrate 3100, but is not limited thereto. 14, the first and second wire electrodes 3112 and 3114 pass through the substrate 3100, but is not limited thereto, and in another embodiment, the first and second wire electrodes 3112 and 3114 It may be positioned on the substrate 3100 without penetrating the substrate 3100 .

도 13 및 도 14에는 도시되지 않았지만, 제1 및 제2 배선 전극들(3112,3114)의 전기적인 단락을 방지하기 위하여 실시 예는 제1 및 제 배선 전극들(3112,3114) 사이의 기판(3100) 하면 상에 절연층을 더 구비할 수 있다.Although not shown in FIGS. 13 and 14, in order to prevent an electrical short between the first and second wire electrodes 3112 and 3114, the embodiment is a substrate between the first and second wire electrodes 3112 and 3114 ( 3100) an insulating layer may be further provided on the lower surface.

발광 소자들(예컨대, 3530-1 내지 3530-5) 각각은 청색광을 발생하는 발광 소자, 적색광을 발생하는 발광 소자, 및 녹색광을 발생하는 발광 소자를 포함하며, 행 방향 및 열 방향 각각으로 적색광을 발생하는 발광 소자, 녹색광을 발생하는 발광 소자, 및 청색광을 발생하는 발광 소자가 순차적으로 반복하여 배치될 수 있다. 이때 적색광, 녹색광, 청색광을 발생하는 발광 소자들, 예컨대, 단위 화소들이 하나의 이미지 화소(image pixel)을 이룰 수 있다.Each of the light emitting elements (eg, 3530-1 to 3530-5) includes a light emitting element emitting blue light, a light emitting element emitting red light, and a light emitting element emitting green light, and emits red light in a row direction and a column direction, respectively. A light emitting element generating light, a light emitting element generating green light, and a light emitting element generating blue light may be sequentially and repeatedly disposed. In this case, light emitting devices that emit red light, green light, and blue light, for example, unit pixels may form one image pixel.

단위 화소 어레이에서 적색광을 발생하는 발광 소자의 발광 영역(이하 "적색 발광 영역"이라 함)의 면적, 녹색광을 발생하는 발광 소자의 발광 영역(이하 "녹색 발광 영역"이라 함)의 면적, 및 청색광을 발생하는 발광 소자의 발광 영역(이하 "청색 발광 영역"이라 함)의 면적은 서로 다를 수 있다. 예컨대, 발광 효율이 상대적으로 낮은 녹색 발광 영역의 면적과 적색 발광 영역의 면적이 청색 발광 영역의 면적보다 클 수 있다.In the unit pixel array, the area of the light emitting region of the light emitting element emitting red light (hereinafter referred to as “red light emitting region”), the area of the light emitting region of the light emitting element emitting green light (hereinafter referred to as “green light emitting region”), and blue light Areas of light emitting regions (hereinafter, referred to as “blue light emitting regions”) of light emitting elements generating light may be different from each other. For example, the areas of the green light emitting region and the red light emitting region having relatively low luminous efficiency may be larger than those of the blue light emitting region.

예컨대, 녹색 발광 영역의 면적은 청색 발광 영역의 면적의 1배 ~ 4배일 수 있고, 적색 발광 영역의 면적은 청색 발광 영역의 면적의 1배 ~ 3 배일 수 있다.For example, the area of the green light emitting region may be 1 to 4 times the area of the blue light emitting region, and the area of the red light emitting region may be 1 to 3 times the area of the blue light emitting region.

또한 예컨대, 다른 실시 예에서는 적색 발광 영역 및 녹색 발광 영역의 면적은 서로 동일할 수도 있다.Also, for example, in another embodiment, the areas of the red light emitting region and the green light emitting region may be equal to each other.

예컨대, 청색 발광 영역의 면적, 적색 발광 영역의 면적, 녹색 발광 영역의 면적의 비율은 1:2:3 또는 1:3:3일 수 있으나, 이에 한정되는 것은 아니다.For example, the ratio of the area of the blue light emitting region, the area of the red light emitting region, and the area of the green light emitting region may be 1:2:3 or 1:3:3, but is not limited thereto.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the embodiments above are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, etc. illustrated in each embodiment can be combined or modified with respect to other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Therefore, contents related to these combinations and variations should be construed as being included in the scope of the present invention.

1110: 발광 구조물 1120: 패시베이션층
1130: 제1 전극 1135: 제1 전극 패드
1140: 제2 전극 1145: 제2 전극 패드
1150: 절연층.
1110: light emitting structure 1120: passivation layer
1130: first electrode 1135: first electrode pad
1140: second electrode 1145: second electrode pad
1150: insulating layer.

Claims (14)

제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;
상기 제1 도전형 반도체층 상에 배치되는 패시베이션층;
상기 패시베이션층 상에 배치되고, 일단은 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉되고, 타 단은 상기 발광 구조물의 측부 방향으로 확장되어 상기 발광 구조물의 하단 아래까지 확장되는 제1 전극;
상기 제2 도전형 반도체층 아래에 배치되는 제2 전극;
상기 제2 전극 아래에 배치되는 전극 패드; 및
상기 발광 구조물의 측면에 배치되는 절연층을 포함하며,
상기 제1 전극의 타단은 상기 발광 구조물의 측면에 배치되는 절연층으로부터 이격하는 발광 소자.
A light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
a passivation layer disposed on the first conductivity type semiconductor layer;
A first disposed on the passivation layer, one end penetrating the passivation layer and contacting the first conductivity-type semiconductor layer, and the other end extending toward the side of the light emitting structure and extending down to the lower end of the light emitting structure. electrode;
a second electrode disposed below the second conductivity type semiconductor layer;
an electrode pad disposed below the second electrode; and
Including an insulating layer disposed on the side of the light emitting structure,
The other end of the first electrode is spaced apart from the insulating layer disposed on the side of the light emitting structure.
제1항에 있어서, 상기 제1 전극은,
상기 제1 도전형 반도체층 상에 배치되는 상부 전극;
상기 상부 전극과 연결되고, 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉되는 적어도 하나의 접촉 전극; 및
상기 상부 전극의 일단과 연결되고, 상기 발광 구조물의 측부 방향으로 확장되어 상기 발광 구조물의 하단 아래까지 확장되는 확장 전극을 포함하는 발광 소자.
The method of claim 1, wherein the first electrode,
an upper electrode disposed on the first conductivity type semiconductor layer;
at least one contact electrode connected to the upper electrode and passing through the passivation layer to contact the first conductivity type semiconductor layer; and
A light emitting device including an extension electrode connected to one end of the upper electrode and extending in a lateral direction of the light emitting structure to extend below the lower end of the light emitting structure.
제2항에 있어서, 상기 확장 전극은,
상기 패시베이션층 상에 배치되고, 상기 상부 전극으로부터 수평 방향으로 확장되는 제1 확장부; 및
상기 제1 확장부와 연결되고, 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층으로 향하는 방향으로 상기 제2 도전형 반도체층의 하면 아래까지 확장되는 제2 확장부를 포함하는 발광 소자.
The method of claim 2, wherein the expansion electrode,
a first expansion portion disposed on the passivation layer and extending from the upper electrode in a horizontal direction; and
A light emitting device comprising a second expansion portion connected to the first extension portion and extending from the first conductivity type semiconductor layer to the second conductivity type semiconductor layer to a lower surface of the second conductivity type semiconductor layer.
제3항에 있어서,
상기 제2 확장부는 수직 방향으로 상기 발광 구조물과 오버랩되지 않으며, 상기 수직 방향은 상기 제1 도전형 반도체층의 상면과 수직인 방향인 발광 소자.
According to claim 3,
The second extension portion does not overlap with the light emitting structure in a vertical direction, and the vertical direction is a light emitting device perpendicular to the top surface of the first conductivity type semiconductor layer.
제4항에 있어서,
상기 제2 확장부의 하단의 하면은 상기 제2 전극 패드의 하면과 동일 평면 상에 위치하는 발광 소자.
According to claim 4,
The lower surface of the lower end of the second expansion part is positioned on the same plane as the lower surface of the second electrode pad.
제4항에 있어서,
상기 제2 확장부는 수직선을 기준으로 경사지도록 확장되며, 상기 수직선은 상기 제1 도전형 반도체층의 상면과 수직인 가상의 직선인 발광 소자.
According to claim 4,
The second expansion part extends to be inclined with respect to a vertical line, and the vertical line is an imaginary straight line perpendicular to the top surface of the first conductivity type semiconductor layer.
제6항에 있어서,
상기 수직선과 상기 제2 확장부 간의 내각은 0°~ 15°인 발광 소자.
According to claim 6,
An interior angle between the vertical line and the second extension is 0 ° to 15 ° light emitting element.
제4항에 있어서,
상기 제2 확장부와 상기 절연층 간의 이격 거리는 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층 방향으로 갈수록 증가하는 발광 소자.
According to claim 4,
The light emitting element of claim 1 , wherein the separation distance between the second expansion part and the insulating layer increases in a direction from the first conductivity type semiconductor layer to the second conductivity type semiconductor layer.
제3항에 있어서,
상기 제2 확장부는 상기 활성층 및 상기 제2 도전형 반도체층의 측면 상에 위치하는 절연층의 일부와 이격하는 발광 소자.
According to claim 3,
The second expansion part spaced apart from a part of the insulating layer positioned on the active layer and the side surface of the second conductivity type semiconductor layer.
제1항에 있어서,
상기 제1 전극은 상기 발광 구조물의 상면의 측변들 중 어느 한 측변에 인접하여 위치하는 발광 소자.
According to claim 1,
The first electrode is a light emitting element positioned adjacent to any one side of the side of the upper surface of the light emitting structure.
제1항에 있어서, 상기 제1 전극은,
상기 발광 구조물의 상면의 측변들 중 제1 측변에 인접하여 위치하는 제1-1 전극; 및
상기 발광 구조물의 상면의 측변들 중 상기 제1 측변과 마주보는 제2 측변에 인접하여 위치하는 제1-2 전극을 포함하는 발광 소자.
The method of claim 1, wherein the first electrode,
A 1-1 electrode positioned adjacent to a first side of the side of the upper surface of the light emitting structure; and
A light emitting device comprising a first-second electrode positioned adjacent to a second side facing the first side among side sides of the upper surface of the light emitting structure.
제3항에 있어서,
상기 제2 확장부는 수직 방향으로 상기 접촉 전극과 오버랩되지 않으며, 상기 수직 방향은 상기 제1 도전형 반도체층의 상면과 수직인 방향인 발광 소자.
According to claim 3,
The second expansion part does not overlap with the contact electrode in a vertical direction, and the vertical direction is a direction perpendicular to the upper surface of the first conductivity type semiconductor layer.
제3항에 있어서, 상기 절연층은,
상기 제2 도전형 반도체층의 하면에 배치되고, 상기 제2 전극을 노출하는 제1 절연층; 및
상기 발광 구조물의 측면에 배치되는 제2 절연층을 포함하며,
상기 제2 확장부의 하단은 상기 제1 절연층 및 제2 절연층으로부터 이격되는 발광 소자.
The method of claim 3, wherein the insulating layer,
a first insulating layer disposed on a lower surface of the second conductivity-type semiconductor layer and exposing the second electrode; and
And a second insulating layer disposed on the side of the light emitting structure,
The lower end of the second expansion part is spaced apart from the first insulating layer and the second insulating layer.
제1 배선 전극 및 제2 배선 전극을 포함하는 기판; 및
상기 기판 상에 매트릭스 형태로 배치되는 복수의 발광 소자들을 포함하며,
상기 복수의 발광 소자들은 적색광을 발생하는 제1 발광 소자, 녹색광을 발생하는 제2 발광 소자, 및 청색광을 발생하는 제2 발광 소자를 포함하며,
상기 복수의 발광 소자들 각각은 청구항 제1항 내지 제13항 중 어느 한 항에 기재된 발광 소자이고,
상기 복수의 발광 소자들 각각의 제1 전극은 상기 제1 배선 전극에 본딩되고, 상기 복수의 발광 소자들 각각의 제2 전극 패드는 상기 제2 배선 전극에 본딩되는 디스플레이 장치.
a substrate including a first wiring electrode and a second wiring electrode; and
It includes a plurality of light emitting elements arranged in a matrix form on the substrate,
The plurality of light emitting elements include a first light emitting element generating red light, a second light emitting element generating green light, and a second light emitting element generating blue light,
Each of the plurality of light emitting elements is a light emitting element according to any one of claims 1 to 13,
A first electrode of each of the plurality of light emitting elements is bonded to the first wire electrode, and a second electrode pad of each of the plurality of light emitting elements is bonded to the second wire electrode.
KR1020160064957A 2016-05-26 2016-05-26 Light emitting device KR102477250B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160064957A KR102477250B1 (en) 2016-05-26 2016-05-26 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160064957A KR102477250B1 (en) 2016-05-26 2016-05-26 Light emitting device

Publications (2)

Publication Number Publication Date
KR20170133758A KR20170133758A (en) 2017-12-06
KR102477250B1 true KR102477250B1 (en) 2022-12-13

Family

ID=60922236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160064957A KR102477250B1 (en) 2016-05-26 2016-05-26 Light emitting device

Country Status (1)

Country Link
KR (1) KR102477250B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102545087B1 (en) * 2022-09-19 2023-06-20 웨이브로드 주식회사 Epitaxy die for semiconductor light emitting devices, semiconductor light emitting devices including the same and manufacturing method thereof
KR102566048B1 (en) * 2022-09-19 2023-08-14 웨이브로드 주식회사 Epitaxy die for semiconductor light emitting devices, semiconductor light emitting devices including the same and manufacturing method thereof
KR102545077B1 (en) * 2022-09-19 2023-06-21 웨이브로드 주식회사 Epitaxy die for semiconductor light emitting devices, semiconductor light emitting devices including the same and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157496A (en) * 2012-01-31 2013-08-15 Sony Corp Light-emitting element, method of manufacturing the same, and light-emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101926507B1 (en) * 2012-04-20 2018-12-10 엘지이노텍 주식회사 Light emitting device, method for fabricating the same, and light emitting device package
KR101649657B1 (en) * 2014-10-07 2016-08-30 엘지전자 주식회사 Semiconductor devices and methods of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157496A (en) * 2012-01-31 2013-08-15 Sony Corp Light-emitting element, method of manufacturing the same, and light-emitting device

Also Published As

Publication number Publication date
KR20170133758A (en) 2017-12-06

Similar Documents

Publication Publication Date Title
US10903397B2 (en) Light emitting device package
US9299884B2 (en) Light emitting device and light emitting device package including the same
KR102566498B1 (en) Light emitting device
KR102075655B1 (en) Light emitting device and light emitting device package
EP2432036A2 (en) Light emitting diode
KR101150861B1 (en) Light emitting diode having multi-cell structure and its manufacturing method
KR101154709B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR102588170B1 (en) Semiconductor light emitting device having a reflector layer of multilayer structure
CN108140700A (en) Luminescent device
CN103094300A (en) Light emitting device
KR20150139194A (en) Light emitting diode and method of fabricating the same
CN111433921B (en) Light-emitting diode
US8637893B2 (en) Light emitting device package, method of manufacturing the same, and lighting system
KR101798231B1 (en) Light emitting device
JP2013046050A (en) Light-emitting element and light-emitting element package
KR102477250B1 (en) Light emitting device
KR102566499B1 (en) Light emitting device
TWI591849B (en) Semiconductor light emitting structure and semiconductor package structure thereof
US8390006B2 (en) Light emitting device including a plurality of GaN-based reflective layers
US20230135799A1 (en) Light-emitting device
TWI672826B (en) Light-emitting device
KR102075059B1 (en) Light emitting device and light emitting device package
KR20160124065A (en) Light emitting device, light emitting device package, and lighting system
KR102504334B1 (en) Light emitting device
KR102034710B1 (en) Light Emitting Device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant